JPH01103188A - サーボ系における速度検出装置 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 （産業上の利用分野〕 本発明はサーボ系における制御対象の速度を検出する装
置に関する。

〔従来の技術） 制御対象の速度に比例した数のパルスを出力するパルス
エンコーダと、該エンコーダの出力パルスを計数するカ
ウンタとを速度帰還ループ内に設けたサーボ系が従来か
ら実用されている。

このサーボ系では、所定の時間間隔でその時間間隔にお
ける上記カウンタの計数値がサンプリングされ、上記時
間間隔と上記計数値とに基づいて上記制御対象の速度が
速度帰還情報として求められる。

〔発明が解決しようとする問題点〕

上記従来のサーボ系においては、上記カウンタの計数値
のサンプリング時間が一定であることから次のような不
都合を生じる。

すなわち、制御対象の速度が中速のときにおける上記カ
ウンタの計数値が１００であるとすると、この場合、３
ｉ度の検出分解能は、±１パルスであるから、制御対象
の速度が１％変動した際にこの変動を検出することがで
きる。ところが、制御対象が低速運転されてカウンタの
計数値が１０になったとすると、この場合、制御対象の
速度が１０％変動しないと、その速度変動を検出できな
いことになる。

上記速度の検出精度を高めるには、パルス発生密度の高
い高分解能のエンコーダを使用ずればよいが、かくする
と、制御対象の高速運転時におけるカウンタへの入力パ
ルス数が多くなるので、該カウンタのピット数を大ぎく
しなければならず、これは装置のコストを上昇させるこ
とになる。また、上記高分解能のエンコーダを使用する
ことも装置コストを上昇させる要因となる。

本発明の目的は、＠置のコストを上昇させることなく上
記従来装置の問題点を解決することができる速度検出装
置を提供することにある。

〔問題点を解決するための手段〕

本発明の第１発明では、制御対象の速度に比例した数の
パルスを出力するパルス発生手段と、上記パルス発生手
段の出力パルスを計数する計数手段とを″Ｍ度帰還ルー
プ内に設ｃプだサーボ系において、上記シｊｕｌｌ対象
の速度を精度よく検出するのに必要な上記パルスの目標
計数値を設定する手段と、上記計数手段の計数値と上記
目標計数値とを比較する比較手段と、上記比較手段によ
って、上記計数手段の計数値が上記目標計数値以上にな
ったことが検出された場合に、その時点での該計数手段
の計数値とその計数値の計数に要した時間とに基づいて
上記制御対象の速度を求める手段とが備えられている。

また本発明の第２発明では、微少時間内における上記パ
ルスの発生数に基づいて上記制御対象の概略的な速度を
求める手段と、上記概略的な３ｉ度に基づいて、上記制
御対象の速度を精度よく検出するのに必要な上記パルス
の計数時間を設定する手段と、設定された上記計数時間
と、この計数時間内における上記計数手段の計数値とに
基づいて上記制御対象の速度を求める手段とが備えられ
ている。

（実施例） 以下、図面を参照して本発明の実施例について説明する
。

第１図は、本発明が適用されたサーボ制御系を示してい
る。

同図に示すサーボ系は、サーボモータ１の速度制御に用
いられており、該モータ１の目標回転速度ＶＯを指令す
る速度指令発生器２と、上記モータ１の回転速度に比例
した数のパルス信号を出力するパルスエンコーダ３と、
このパルスエンコーダ３の出力パルスが入力されるカウ
ンタ４と、−定周期Δｔのクロックパルスを発生するク
ロックパルス発生器５と、後述するサーボプロセッナ６
と、ＰＷＭ回路７と、モータ駆動回路８とを具えている
。

ＰＷＭ　（パルス幅変調）回路７は、上記サーボブＯセ
ッサ６から出力される後述する速度パラメータＶｐを表
わ′１信号をその値に応じたデユーティ比のパルス信号
８１．８２に変換づるものであり、入力信号が正および
負のときにそれぞれ信号８１およびＳ２を出力する。

モータ駆動回路８は、４つのスイッチ素子ＳＷ１〜ＳＷ
４をブリッジ接続した構成をもち、つぎのように作用す
る。すなわち、ＰＷＭ回路７から信号Ｓ１が出力された
場合には、スイッチＳＷ１．ＳＷ４を閉成して、モータ
１を正転作動させ、また、同口路７から信号Ｓ２が出力
された場合には、ＳＷ２　、ＳＷ３を閉成してモータ１
を逆転作動させる。

第２図は、上記サーボプロセッサ６で実行される処理手
順を示すフローチャートである。なお、プロセッサ６は
、クロックパルス発生器５の出力パルスを割り込み信号
として入力し、この出力パルスの発生タイミングで上記
フローチャートの内容を実行する。

同図に示す手順では、速度指令発生器２によって設定さ
れた目標速度Ｖｏが読み込まれ（ステップ１０１）、つ
いで上記ステップ１０１において読み込まれた現時点で
の速度Ｖｏと時間ΔＴ（ｌｆＪにステップ１０１におい
て読み込まれた速度ｖＯとの比較が行なわれ、両者に変
化があるか否かが判断される（ステップ１０２）。ステ
ップ１０２で目標速度Ｖｏの変化が無いと判断された場
合には、ステップ１０４で積絆フラグがＯＮされている
か否か、つまりエンコーダ３の出力パルスが上記カウン
タ４によって計数されている状態にあるか否かが判断さ
れる。このステップ１０４の判断結果がＮｏである場合
には、積算フラグがＯＮされ（ステップ１０５）、つい
で割り込みの回数ｎを１に、またカウンタ４によるパル
スのｇＩ算値Ｓを０に初期設定する処理が実行される（
ステップ１０６）。

つぎに上記クロックパルスの発生周期Δｔの期間内にカ
ウンタ４に入力されるパルスが該カウンタで積等される
（ステップ１０７）。そして、カウンタ４の′ｇ４算値
Ｓが、モータ１の速度の検出粘度を確保するのに必要な
予設定値Ｒ以上であるか否かが判断される（ステップ１
０８）。

ステップ１０８で槓免値Ｓが予設定パルス数Ｒに達して
いないと判断された場合には、上記割込の回数ｎを１だ
けインクリメントする処理が実行されたのち（ステップ
１０９）、手順がステップ１０１にリターンされる。

現時点において、積ロフラグはＯＮされており、したが
って上記リターン後においてはステップ１０４よりステ
ップ１０７に手順がジャンプされ、以後、ステップ１０
８の判断結果がＮｏである間は上記と同様の手順が繰り
返えされる。

ステップ１０８で積算値Ｓが予設定値Ｒよりも大きいこ
とが判断された場合には、手順がステップ１１０に移行
され、このステップ１１０でＶ４詐フラグがＯＦＦされ
る。ついでステップ１０１において読み込まれた目標速
度ｖＯ、ステップ１０７において演算処理されたパルス
の積算ｍｓ、ステップ１１２において求められた割り込
みの回数ｎおよび上記クロックパルスの発生周期Δｔに
基づいて下式（１）に示す演算が実行される（ステップ
１１１）。

上式の右辺第２項は、モータ１の実速度を示し、したが
って上式のεは目標速度と実速度の偏差を表わす。

つぎに、ＰＷＭ回路７におけるデユーティ比を決定する
パラメータＶｐが、次式（２）に基づいて求められる（
ステップ１１２）。

ｖ　　　＝ｖ　　　＋Ｋ　・ε　　　　　　・・・（２
）ｐ ただし、Ｋは、制御ゲインである。

上記（２）式によって演算されたパラメータＶ。

を示寸信号は、Ｐ　Ｗ　Ｍ回路７に加えられ、その手順
がリターンされる。

かくしてこの実施例によれば、カウンタ４の計数ｆｎＳ
が上記モータ１の実３ｉ１ｉ度の検出精度を確保するの
に必要な数Ｒに達するまで上記一定周期Δｔのサンプリ
ングが繰り返し行なわれる。これは、制御対象が高速で
運転されているときにはエンコーダからのパルスのサン
プリング時間が短くなり、また制御対象が低速で運転さ
れているときには同ナンブリング時間が長くなることを
意味する。イして、このサンプリング時間の自動変更に
より制御対象の速度によらず常に高い精度の速度検出を
行なうことができる。

つぎに、目標速度ｖＯが変更された場合について説明す
る。この場合には、萌記ステップ１０２の判断結果がＹ
ＥＳとなるので、ステップ１１３において加減速処理が
実行される。

こめ加減速処理は、目標速度Ｖｏが変化した場合にこの
変化にモータ１の速度変化が追従できず、そのためハン
チングが発生して系の不安定性を招く虞れがあるため実
行される。同処理は、目標速度Ｖｏが変化した場合にモ
ータ１の時定数を考慮して速度パラメータＶｐを徐々に
変化させるものである。

つぎに、積ロフラグをオフにする処理が実行されたのも
（ステップ１１３）、手順がステップ１０１にリターン
される。

上記目標速度ＶＯの変更が行なわれたのち、ある時間「
を経過まではモータ１が加速もしくは減速動作を継続し
ている。

ステップ１０３でこの加減速状態が判断されている間は
、上記加減速処理が行なわれ、このステップ１０３の判
断結果がＮＯになった時点で手順がステップ１０４に移
行されて定速運転制御が再び行なわれる。

上記モータ１が加減速状態から定常な状態に落ち着くま
での時間Ｔは、該モータの時゛定数より予め知られる。

そこで実施例では、加減速処理が開始された時点でタイ
マを起動させ、このタイマが上記時間Ｔの計時を終了し
たか否かをステップ１０３で判断させている。

第３図は、本光明の他の実施例を示す。なお、同図に示
す手順は前記時間Δｔのサイクルで前記ブＬ］ｌ？ッサ
６によって行なわれる。

同図において、ステップ２０１，２０２，２０３および
２１３の内容は第２図におけるステップ１０１．１０２
．１０３および１１３と同じであるのｒ説明を省略する
。

ステップ２０３でモータ１が加減速途中でないことが判
断されると、定３！運転時のフィードバックｆｌ＋ｌＪ
御に手順が移行される。

この定速運転時のフィードバック制御を行なう場合には
、まず図示されていないタイマとカウンタ４がリセット
される（ステップ２０４）。つぎに上記タイマがスター
トされて（ステップ２０５）、これと同時にカウンタ４
によってエンコーダ３の出力パルスが計数される（ステ
ップ２０６）。つぎのステップ２０７では、上記タイマ
が予設定微少時間Δτ０の計時を終了したか否かが判断
され、同ステップΔτ０時間の計時終了が判断され場合
には、この予設定時間Δτ０およびこの時間内にカウン
タ４で計数されたパルス数ＰＯに基づいて、モーターの
仮速ＵＶ＝Ｐｏ／Δｔｏを演算づる処理が実行される（
ステップ２０８）。

つぎにステップ２０８において演算された板速度Ｖに対
応するサンプリング時間τ（〉τ０）を図示されていな
いメモリから読み出す処理が実行される（ステップ２０
９）。

上記メモリに格納されているサンプリング時間τは、モ
ーターの速度検出精度を確保するのに必要な範囲のパル
ス数をカウンタ４に入力するための時間であり、第４図
にその格納内容の一例が示されている。

同図の内容では、■が中速度Ｖ　Ｊ：Ｘ下である場合に
長いサンプリング時間τ＝で［が、またＶが■ｏよりも
高い場合に短かいサンプリング時間がτ＝τ、がそれぞ
れ該メモリより読出される。

ステップ２０９で時間でか決定されると、前記タイマが
この時間τの吉１時を終了した時点でのカウンタ４の計
数値Ｐが読込まれる（ステップ２１０）。

イしてステップ２１１では、下式（３）に基づいで、Ｌ
１標速度Ｖｏとモーターの実速度Ｐ／τとの偏差εが演
埠される。

ε＝Ｖｏ−□　　　　　　　・・・（３）τ つぎに、ＰＷＭ回路７のデユーティ比を決定するパラメ
ータｖ０が前記（２）式に基づいてＰＦ３算され、この
パラメータＶ　を示す＠号が該ＰＷＭ回路に加えられる
。

この結果、モータ駆動回路８は、モーターが目標速度Ｖ
Ｏを保持でるように該モータを駆！７Ｊする。

この実施例では、ステップ２０８で求められる仮速段■
に基づいてサンプリング時間τを決定している。つまり
Ｖが第４図に示すＶ。以下の場合にはサンプリング時間
τ［が、またＶが■、よりも大きい場合にはサンプリン
グ時間τ　（＜ｔＬ）が採用される。

したがって、この実施例においても、モーターの速度に
応じた適正なサンプリング時間が、自動設定され、これ
により精度の高いＭ度フィードバック情報を得ることが
できる。

なお、上記サンプリング時間τを決定するメモリの内容
は第４図に示すものに限定されず、第５図あるいは第６
図に示すような内容としてもよい。

また、前記板速度Ｖは、エンコーダ３の出力パルスをＦ
−Ｖ変換器に入力することにより検出することも可能で
ある。

（発明の効宋〕 以上説明したようにこの発明によれば、制御対象の速度
に比例したパルスのサンプリング時間（計数手段の計数
時間）が該制御対象の速度に適合する大きさに変化され
、これによってＶＸ度の高い速度検出に必要なパルス数
が制御対象の速度によらず常に確保される。つまり本発
明では、時間に対するパルス発生数の少ない低速域でリ
ンブリング時間が長くされ、これによって低速域でも十
分なパルス数が得られる。したがって、計数手段のビッ
ト数を増加づることなく、低速域での適正な速麻制υμ
が可能となる。

なお、本発明はサーボモータ以外の制御対象を制御する
サーボ系にももちろん適用することができる。

【図面の簡単な説明】

第１図は、本発明に係る速度検出Ｂ置の一実施例を示す
ブロック図、第２図は第１図に示したサーボプロセッサ
の処理手順を示すフローチャート、第３図は本発明の他
の実施例を示したフローチャート、第４図、第５図およ
び第６図は、それぞれモータの速度とサンプリング時間
の関係を例示したグラフである。 １・・・サーボモータ、２・・・速度指令発生器、３・
・・パルスエンコーダ、４・・・カウンタ、５・・・ク
ロックパルス発生器、６・・・サーボプロセッサ、７・
・・ＰＷＭ回路、８・・・モータ駆動回路。 第２図

Claims (2)

【特許請求の範囲】
1. （１）制御対象の速度に比例した数のパルスを出力する
   パルス発生手段と、上記パルス発生手段の出力パルスを
   計数する計数手段とを速度帰還ループに設けたサーボ系
   において、 上記制御対象の速度を精度よく検出するのに必要な上記
   パルスの目標計数値を設定する手段と、上記計数手段の
   計数値と上記目標計数値とを比較する比較手段と、 上記比較手段によつて上記計数手段の計数値が上記目標
   計数値以上になったことが検出された場合に、その時点
   での該計数手段の計数値とその計数値の計数に要した時
   間とに基づいて上記制御対象の速度を求める手段と を有したサーボ系における速度検出装置。
2. （２）制御対象の速度に比例した数のパルスを出力する
   パルス発生手段と、上記パルス発生手段の出力パルスを
   計数する計数手段とを速度帰還ループ内に設けたサーボ
   系において、 微少時間内における上記パルスの発生数に基づいて上記
   制御対象の概略的な速度を求める手段と、上記概略的な
   速度に基づいて、上記制御対象の速度を精度よく検出す
   るのに必要な上記パルスの計数時間を設定する手段と、 設定された上記計数時間と、この計数時間内における上
   記計数手段の計数値とに基づいて上記制御対象の速度を
   求める手段と を有したサーボ系における速度検出装置。