JPH01100935A - 半導体装置 - Google Patents

半導体装置

Info

Publication number
JPH01100935A
JPH01100935A JP62258661A JP25866187A JPH01100935A JP H01100935 A JPH01100935 A JP H01100935A JP 62258661 A JP62258661 A JP 62258661A JP 25866187 A JP25866187 A JP 25866187A JP H01100935 A JPH01100935 A JP H01100935A
Authority
JP
Japan
Prior art keywords
region
type
semiconductor region
semiconductor
base
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP62258661A
Other languages
English (en)
Other versions
JPH0318341B2 (ja
Inventor
Takashi Kimura
隆 木村
Yoshie Kato
加藤　美枝
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toshiba Corp
Original Assignee
Toshiba Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toshiba Corp filed Critical Toshiba Corp
Priority to JP62258661A priority Critical patent/JPH01100935A/ja
Priority to KR1019880013299A priority patent/KR910007104B1/ko
Priority to DE3855093T priority patent/DE3855093T2/de
Priority to EP88117018A priority patent/EP0312048B1/en
Priority to US07/256,662 priority patent/US4996580A/en
Publication of JPH01100935A publication Critical patent/JPH01100935A/ja
Publication of JPH0318341B2 publication Critical patent/JPH0318341B2/ja
Granted legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
    • H01L22/30—Structural arrangements specially adapted for testing or measuring during manufacture or treatment, or specially adapted for reliability measurements
    • H01L22/34—Circuits for electrically characterising or monitoring manufacturing processes, e. g. whole test die, wafers filled with test structures, on-board-devices incorporated on each die, process control monitors or pad structures thereof, devices in scribe line

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Automation & Control Theory (AREA)
  • Testing Or Measuring Of Semiconductors Or The Like (AREA)
  • Bipolar Transistors (AREA)
  • Testing Of Individual Semiconductor Devices (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 ［発明の目的］ （産業上の利用分野） この発明はバイポーラ型の半導体装置に係り、特に電流
増幅率の測定並びに制御が効果的に行なえる電流増幅率
モニタ用に好適な半導体装置に関する。
（従来の技術） バイポーラトランジスタにおいて、電流増幅率（以下、
ｈＦＥと称する）は重要な特性の一つである。バイポー
ラ型半導体装置では、製造工程の途中でこのｈＦＥを測
定しながら制御する目的でモニタ用トランジスタを設け
るようにしている。
第３図は、従来のモニタ用トランジスタの素子構造を示
す断面図である。このトランジスタは特にモニタ専用の
ものを設けるのではなく、本体トランジスタをモニタ用
に使用するようにしたものである。Ｎ＋型シリコン半導
体基板３０上にはエピタキシャル層からなるＮ型コレク
タ領域３１が形成されている。上記Ｎ型コレクタ領域３
１の表面にはＰ型ベース領域３２が拡散によって形成さ
れ、さらにこのＰ型ベース領域３２の表面にはＮ＋型エ
ミッタ領ｔｊｌｉ３３が拡散によって形成されている。
また、Ｐ型ベース領域３２と接触するようにＰ＋型ベー
スコンタクト領域３４が拡散によって形成され、基板表
面上には保護膜としての絶縁！！３５が設けられている
。
バイポーラトランジスタのり、−Ｅは、コレクタ。
エミッタ間に一部バイアス電圧を印加した状態でベース
′Ｒ流を流し、そのときのコレクタ電流を測定し、コレ
クタ電流とベース電流との比を計算することによって測
定される。この測定の際には図示するようにＮ４″型エ
ミツタ領域３３と、Ｐ＋型ベースコンタクト領域３４の
表面にリード３６．３７を接触させている。測定の結果
、所望するｈＦＥの値が得られていない場合にはエミッ
タ拡散を追加して再び１ｌＦＥの測定を行なう。
ところで、上記構造のトランジスタではリード３６、３
７の接触のために、表面に形成された絶縁膜３５の破線
で示す部分を除去している。従って、ベース、エミッタ
接合面の一部が外気に直接さらされることになり、表面
状態の影響を受は易く、正確にｈＦＥを測定することは
困難である。このため、ｈＦＥを再現性良く制御するこ
とはできない。
このような欠点を解決するため、さらに従来では第４図
に示すような素子構造のモニタ用トランジスタを使用し
ている。このトランジスタは、Ｐ型ベース領域３２内に
２個のＮ＋型エミッタ領域３３Ａ、　３３Ｂを形成し、
一方の領域３３Ａは通常のエミッタ領域として使用し、
他方の領域３３Ｂは疑似的にベース領域として使用し、
両領域３３Ａ、　３３Ｂの表面にリード３６．３７を接
触させるものである。
このとき、領域３３１３とＰ型ベース領域３２どの間に
逆バイアス電圧を印加することによってベース電流を流
すようにしている。
この構造のトランジスタではベース、エミッタ接合が外
気にさらされることがないため、ｈＦＥの再現性をかな
り高くすることができる。ところが、Ｐ型ベース領域３
２の拡散深さｘｊが１μｍ以下の高周波トランジスタで
は、本体トランジスタとの間でｈＦＥのずれが生じてし
まい、やはりｈＦＥの再現性が悪化してしまう。
（発明が解決しようとする問題点） この発明は、従来装置が持つｈＦＥの制御性、再現性が
悪いという欠点を除去するごとができる半導体装置を提
供することを目的とする。
［発明の構成］ （問題点を解決するための手段） この発明の半導体装置は、第１導電型の半導体基体と、
上記基体内に選択的に設けられた第２導電型の第１半導
体領域と、上記第１半導体領域内に選択的に設けられた
第１導電型の第２半導体領域と、上記第１半導体領域内
に選択的に設けられ第１半導体領域よりも高濃度に不純
物を含む第２導電型の第３半導体領域と、上記第３半導
体領域内に選択的に設けられた第１導電型の第４半導体
領域と、上記基体上に形成され上記第２半導体領域及び
第４半導体領域それぞれに対応した位置に第１及び第２
開孔部を有する第１絶縁膜と、上記第１絶縁膜の第１開
孔部を介して上記第２半導体領域と接続され、第１導電
型の不純物を含む第１多結晶半導体層と、上記第１絶縁
膜の第２開孔部を介して上記第４半導体領域と接続され
、第１導電型の不純物を含む第２多結晶半導体層とから
構成されている。
（作用） この発明の半導体装置では、疑似ベースとして使用する
第４半導体領域をベース領域となる第２半導体領域と同
一導電型で第２半導体領域よりも高濃度に不純物を含む
第３半導体領域内に設けるようにしているので、第４半
導体領域と第３半導体領域とからなるＰＮ接合の逆耐圧
が低下し、より本体トランジスタに近いものとなる。
（実施例） 以下、図面を参照してこの発明を実施例により説明する
。
第１図はこの発明に係る半導体装置の第１の実施例によ
る素子構造を示す断面図である。図において、１０はＮ
＋＋シリコン半導体基板である。この基板１０上には厚
さ１０μｍのＮ型コレクタ領域１１が形成されている。
上記Ｎ型コレクタ領域１１の表面には深さが０．３μｍ
のＰ型ベース領域１２が形成されており、さらにこのＰ
型ベース領域１２の表面にはＮ＋型型板ミッタ領域１３
形成されている。
また、Ｐ型ベース領域１２と接触するようにＰ＋型ベー
スコンタクト領域１４が形成されている。上記Ｐ型ベー
ス領域１２内にはＰ＋型高濃度領域１５が形成され、さ
らにこのＰ＋型高濃度領域１５内にはＮ＋型嵩高濃度領
域１６形成されている。
上記Ｎ型コレクタ領域１１の表面上にはシリコン酸化１
！（ＳｉＯ２）１７が、さらにその上にはシリコン窒化
１１！Ｊ（Ｓｉ３Ｎ＋）１８が順次堆積されており、こ
の両膜には上記Ｎ＋＋エミッタ領域１３の一部表面が露
出するような開孔部１９と、上記Ｎ＋型型部濃度領域６
の一部表面が露出するような開孔部２０とがそれぞれ開
孔されている。そして上記シリコン窒化膜１８上には、
上記開孔部１９を介して上記Ｎ１型エミツタ領１ｉｉ！
１３の表面と接続された多結晶シリコン層２１が、上記
開孔部２０を介して上記Ｎ＋型型部濃度領域６の表面と
接続された多結晶シリコン層２２がそれぞれ形成されて
いる。上記両釜結晶シリコン層２１．２２はシリコン窒
化膜１８上に堆積され、Ｎ型不純物を含む多結晶シリコ
ン層をパターニングすることによって形成されている。
−このような構造あ装置は、Ｎ＋型嵩高濃度領域１６疑
似ベース領域、多結晶シリコン層２１をエミッタ電極、
多結晶シリコン層２２を疑似ベースＮ極とするＮＰＮ型
トランジスタである。そして、ｈＦＥの測定は、コレク
タ、エミッタ間に一部バイアス電圧を印加した状態でベ
ース電流を流し、そのときのコレクタ電流を測定し、コ
レクタ電流とベース電流との比を計算することによって
測定される。また、この測定の際には図示するように多
結晶シリコン層２１．２２の表面にリード２３．２４を
接触させている。
上記構造のトランジスタでは、Ｎ＋型型板ミッタ領域１
３Ｐ型ベース領域１２とからなるＰＮ接合が外気に直接
さらされることがないので、前記第３図に示す従来装置
のように表面状態がＦＩＦＥの測定に悪影響を与えるこ
とはない。しかも、上記実施例装置では疑似ベース領域
として使用されるＮ１型高濃度領域１６が、Ｐ型ベース
領域１２よりも不純物濃度が高いＰ＋型高濃度領域１５
内に形成されているので、ベース電流を流す際にＮ＋型
嵩高濃度領域１６Ｐ＋型高濃度領域１５とからなるＰＮ
接合に対して印加すべき逆バイアス電圧の値を、前記第
４図に示す従来装置に比べて小さくすることができる。
この結果、ｔＩＦＥ測定時の条件が本体トランジスタに
より近いものとなる。このため、Ｐ型ベース領域１２の
拡散深さが浅い高周波トランジスタの場合でも本体トラ
ンジスタとほぼ同様のｈＦＥとなり、ｈＦＥのずれを大
幅に削減することができる。従って、上記実施例のトラ
ンジスタを使用すれば、ｈＦＥを再現性良く制御するこ
とが可能となる。
上記構造のトランジスタは例えば次のような方法で製造
することができる。すなわち、まず、ｓｂを１ｘ１０”
　／ｃｍ３の濃度で含むシリコン基板１０を用意し、そ
の上にエピタキシャル成長法によってＰを１Ｘ１０”　
’　／ｃｍ３の濃度で含むＮ型コレクタ領域１１を厚さ
１０μｍに形成する。
次にＮ型コレクタ領域１１の表面にＢを加速エネルギー
が４０ＫｅＶ、ドーズ量が２Ｘ１０１’／ｃｍ２の条件
でイオン注入した後、１０００℃、１時間の熱処理によ
って拡散並びに活性化を行ないＰ＋型ベースコンタクト
領域１４とＰ＋型高濃度領域１５とを形成する。
続いて熱酸化によりＮ型コレクタ領域１１の表面に１５
００人の厚みのシリコン酸化膜１７を成長させ２その上
からフォトレジストをマスクして選択的にＢを加速エネ
ルギーが３５ＫｅＶ、ドーズ聞が１　ｘｌ　０１４／ｃ
ｍ２の条件でイオン注入し、９００℃、３０分の熱処理
によって深さが０．３μｍのＰ型ベース領域１２を形成
する。この後、熱分解法により、上記シリコン酸化膜１
７上にシリコン窒化ｗＡ１８を形成する。そしてフォト
リソグラフィーにより開孔部１９．２０を開孔し、続い
てＳ　ｉ　Ｈ４、ＡＳＨ３の混合ガス中で７００℃に加
熱することによって、シリコン窒化膜１８上にＡｓを含
有した厚さが５０００人の多結晶シリコン層を堆積させ
る。この模、選択エツチング法によって不要部分を除去
することによりバターニングを行ない、多結晶シリコン
層２１．２２を形成する。次に、上記多結晶シリコン１
１２１．２２に含まれる不純物の外拡散（アウト・デイ
フィージョン）を防止するために全面に熱分解法により
シリコン酸化膜（図示せず）を５０００人の厚みに堆積
し、１０００℃、２０秒間の熱処理を加えることによっ
て多結晶シリコン層２１．２２から不純物を拡散させ、
前記Ｐ型ベース領域１２内にはＮ＋＋エミッタ領域１３
を、前記Ｐ＋型高濃度領域１５内にはＮ＋型型部濃度領
域１６それぞれ形成する。
そして、ｈＦＥ測定の際には外拡散防止用のシリコン酸
化膜を除去し、多結晶シリコン層２１．２２の表面を露
出させた状態で、それぞれの表面に前記リード２３．２
４を接触させ、その間に例えば５〜５０μ八程度の電流
を流すことにより行なう。
ｈＦＥが所望する値に至っていない場合には、上記多結
晶シリコンＷ１２１．２２を再びシリコン酸化膜で覆い
、再度熱処理を加えることによって多結晶シリコンｌ！
１２１．２２からの不純物拡散を行なう。
そして、これを必要なだけ繰り返して行なうことにより
所望するｈＦＥに制御することができる。
第２図はこの発明に係る半導体装置の第２の実施例によ
る素子構造を示す断面図である。この実施例装置が上記
実施例のものと異なっているところは前記多結晶シリコ
ン層２１．２２上に予めシリコン酸化膜２５が形成され
ている点である。このシリコン酸化膜２５の前記リード
２３．２４が接触する位置には開孔部２６．２７が形成
されている。
このような構造の装置には、予めシリコン酸化Ｗ／Ａ２
５が表面に設けられているので、ｈＦＥ測定後の再熱処
理を直ちに繰り返して行なうことができるという効果が
ある。
このように上記各実施例装置ではｈＦＥを再現性良く制
御することができる。さらに上記各実施例装置では、多
結晶シリコン［２１，２２の表面抵抗が１００／口以下
と充分に低くなるため、ｈ、εモニタ用トランジスタと
してばかりではなく多層電極素子として使用することも
可能である。
なお、この発明は上記実施例に限定されるものではなく
種々の変形が可能であることはいうまでもない。例えば
上記各実施例ではこの発明をＮＰＮ型トランジスタに実
施した場合について説明したが、これは基板１０として
Ｐ型のものを使用し、その上にＰ型エピタキシャル層を
成長させることによってＰＮＰ型のものを構成すること
ができる。
［発明の効果］ 以上説明したようにこの発明によれば、ｈＦＥを再現性
良く制御することができる半導体装置を提供することが
できる。
【図面の簡単な説明】
第１図はこの発明に係る半導体装置の第１の実施例によ
る素子構造を示す断面図、第２図はこの発明に係る半導
体装置の第２の実施例による素子構造を示す断面図、第
３図は従来装置の素子構造を示す断面図、第４図は上記
とは異なる従来装置の素子構造を示す断面図である。 １０・・・Ｎ＋＋シリコン半導体基板、１１・・・Ｎ型
コレクタ領域、１２・・・Ｐ型ベース領域、１３・・・
Ｎ＋＋エミッタ領域、１４・・・Ｐ＋型ベースコンタク
ト領域、１５・・・Ｐ＋型高濃度領域、１６・・・Ｎ＋
型型部濃度領域１７・・・シリコン酸化膜、１８・・・
シリコン窒化膜、１９゜２０・・・開孔部、２１．２２
・・・多結晶シリコン層、２３．２４・・・リード、２
５・・・シリコン酸化膜。 出願人代理人　弁理士　鈴江武彦 第１図 第３　図

Claims (3)

    【特許請求の範囲】
  1. （１）第１導電型の半導体基体と、上記基体内に選択的
    に設けられた第２導電型の第１半導体領域と、上記第１
    半導体領域内に選択的に設けられた第１導電型の第２半
    導体領域と、上記第１半導体領域内に選択的に設けられ
    第１半導体領域よりも高濃度に不純物を含む第２導電型
    の第３半導体領域と、上記第３半導体領域内に選択的に
    設けられた第１導電型の第４半導体領域と、上記基体上
    に形成され上記第２半導体領域及び第４半導体領域それ
    ぞれに対応した位置に第１及び第２開孔部を有する第１
    絶縁膜と、上記第１絶縁膜の第１開孔部を介して上記第
    ２半導体領域と接続され、第１導電型の不純物を含む第
    １多結晶半導体層と、上記第１絶縁膜の第２開孔部を介
    して上記第４半導体領域と接続され、第１導電型の不純
    物を含む第２多結晶半導体層とを具備したことを特徴と
    する半導体装置。
  2. （２）前記基体がコレクタ、前記第１半導体領域がベー
    ス、前記第２半導体領域がエミッタ、前記第４半導体領
    域がベースコンタクト、前記第１多結晶半導体層がエミ
    ッタ電極、前記第２多結晶半導体層がベース電極として
    それぞれ使用される特許請求の範囲第１項に記載の半導
    体装置。
  3. （３）前記第１多結晶半導体層及び第２多結晶半導体層
    が一部表面を除いて第２絶縁膜で覆われている特許請求
    の範囲第１項に記載の半導体装置。
JP62258661A 1987-10-14 1987-10-14 半導体装置 Granted JPH01100935A (ja)

Priority Applications (5)

Application Number Priority Date Filing Date Title
JP62258661A JPH01100935A (ja) 1987-10-14 1987-10-14 半導体装置
KR1019880013299A KR910007104B1 (ko) 1987-10-14 1988-10-12 반도체장치
DE3855093T DE3855093T2 (de) 1987-10-14 1988-10-13 Bipolarhalbleiteranordnung
EP88117018A EP0312048B1 (en) 1987-10-14 1988-10-13 Bipolar semiconductor device
US07/256,662 US4996580A (en) 1987-10-14 1988-10-13 Bipolar semiconductor device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP62258661A JPH01100935A (ja) 1987-10-14 1987-10-14 半導体装置

Publications (2)

Publication Number Publication Date
JPH01100935A true JPH01100935A (ja) 1989-04-19
JPH0318341B2 JPH0318341B2 (ja) 1991-03-12

Family

ID=17323344

Family Applications (1)

Application Number Title Priority Date Filing Date
JP62258661A Granted JPH01100935A (ja) 1987-10-14 1987-10-14 半導体装置

Country Status (5)

Country Link
US (1) US4996580A (ja)
EP (1) EP0312048B1 (ja)
JP (1) JPH01100935A (ja)
KR (1) KR910007104B1 (ja)
DE (1) DE3855093T2 (ja)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5311055A (en) * 1991-11-22 1994-05-10 The United States Of America As Represented By The Secretary Of The Navy Trenched bipolar transistor structures
TW350089B (en) * 1996-11-11 1999-01-11 Nippon Electric Co A semiconductor and the manufacturing method
GB0022345D0 (en) * 2000-09-12 2000-10-25 Jackel Int Ltd A drinking vessel
US20070237207A1 (en) * 2004-06-09 2007-10-11 National Semiconductor Corporation Beta variation cancellation in temperature sensors

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4197632A (en) * 1975-12-05 1980-04-15 Nippon Electric Co., Ltd. Semiconductor device
JPS5268376A (en) * 1975-12-05 1977-06-07 Nec Corp Semiconductor device
US4213806A (en) * 1978-10-05 1980-07-22 Analog Devices, Incorporated Forming an IC chip with buried zener diode
US4319257A (en) * 1980-01-16 1982-03-09 Harris Corporation Low thermal coefficient semiconductor device
US4435225A (en) * 1981-05-11 1984-03-06 Fairchild Camera & Instrument Corporation Method of forming self-aligned lateral bipolar transistor
JPS61181140A (ja) * 1985-02-06 1986-08-13 Nec Corp 半導体装置および製造方法
JPS62193137A (ja) * 1986-02-19 1987-08-25 Hitachi Ltd 半導体装置の製造方法

Also Published As

Publication number Publication date
US4996580A (en) 1991-02-26
DE3855093D1 (de) 1996-04-18
KR910007104B1 (ko) 1991-09-18
DE3855093T2 (de) 1996-08-29
EP0312048A3 (en) 1990-07-25
EP0312048B1 (en) 1996-03-13
JPH0318341B2 (ja) 1991-03-12
KR890007402A (ko) 1989-06-19
EP0312048A2 (en) 1989-04-19

Similar Documents

Publication Publication Date Title
US4486942A (en) Method of manufacturing semiconductor integrated circuit BI-MOS device
US4159915A (en) Method for fabrication vertical NPN and PNP structures utilizing ion-implantation
JPS62290173A (ja) 半導体集積回路装置の製造方法
JPH01100935A (ja) 半導体装置
JPS5871655A (ja) 半導体装置
JPH0271526A (ja) 半導体集積回路およびその製造方法
JPS637665A (ja) ラテラルｐｎｐトランジスタ
JPS63211755A (ja) 半導体装置の製造方法
JP2747574B2 (ja) バイポーラトランジスタ及びその製造方法
KR100380253B1 (ko) 산화알루미늄을이용한저항소자형성방법
JPH10256267A (ja) 半導体集積回路装置
JP2594697B2 (ja) 半導体装置の製造方法
JPS63144567A (ja) 半導体装置の製造方法
JP3182887B2 (ja) 半導体装置の製造方法
JPH01186669A (ja) 半導体装置の製造方法
JPH0567623A (ja) 半導体装置の製造方法
JPS59189640A (ja) 半導体装置の製造方法
JPS587065B2 (ja) 高抵抗層を有する半導体装置及びその製造方法
JPH0220057A (ja) 半導体装置の製造方法
JP2003110117A (ja) 半導体装置の製造方法
JPS6034033A (ja) 半導体装置の製造方法
JPS63249370A (ja) 半導体装置およびその製造方法
JPH01161764A (ja) 半導体集積回路の製造方法
JPS6110251A (ja) 半導体装置
JPS59147455A (ja) 半導体装置の製造方法

Legal Events

Date Code Title Description
EXPY Cancellation because of completion of term
FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20080312

Year of fee payment: 17