JPH01100588A - Screen display device - Google Patents
Screen display deviceInfo
- Publication number
- JPH01100588A JPH01100588A JP62258952A JP25895287A JPH01100588A JP H01100588 A JPH01100588 A JP H01100588A JP 62258952 A JP62258952 A JP 62258952A JP 25895287 A JP25895287 A JP 25895287A JP H01100588 A JPH01100588 A JP H01100588A
- Authority
- JP
- Japan
- Prior art keywords
- circuit
- display
- oscillation
- period
- patterns
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 230000010355 oscillation Effects 0.000 claims abstract description 45
- 238000001514 detection method Methods 0.000 abstract description 10
- 238000010586 diagram Methods 0.000 description 5
- 230000000694 effects Effects 0.000 description 3
- 238000000034 method Methods 0.000 description 2
- 230000002411 adverse Effects 0.000 description 1
- 230000005540 biological transmission Effects 0.000 description 1
- 230000004044 response Effects 0.000 description 1
Landscapes
- Digital Computer Display Output (AREA)
- Controls And Circuits For Display Device (AREA)
Abstract
Description
【発明の詳細な説明】
〔産業上の利用分野〕
この発明は、ブラウン管等の表示装置に文字やパターン
等を表示させる画面表示装置に関するものである。DETAILED DESCRIPTION OF THE INVENTION [Field of Industrial Application] The present invention relates to a screen display device for displaying characters, patterns, etc. on a display device such as a cathode ray tube.
画面表示装置は、ブラウン管等の表示装置に文字やパタ
ーン等を表示させるものであり、第４図に従来のこの種
の画面表示装置の一例の構成を示す。A screen display device displays characters, patterns, etc. on a display device such as a cathode ray tube, and FIG. 4 shows the configuration of an example of a conventional screen display device of this type.
第４図において、１は発振回路、２は発振回路１で発振
させた信号で各種タイミングを発生させるタイミングジ
ェネレータ、３はこのタイミングジェネレータ２の出力
と本画面表示装置を制御するためのマイコン等からの制
御データ（表示オン。In Fig. 4, 1 is an oscillation circuit, 2 is a timing generator that generates various timings using signals oscillated by the oscillation circuit 1, and 3 is a microcomputer, etc. for controlling the output of this timing generator 2 and this screen display device. control data (display on).
オフ等のコマンドやキャラクタコード）２１とを入力と
する入力制御回路、４は制御データを記憶する表示用メ
モリ、５は表示すべき文字やパターン等を記憶するキャ
ラクタＲＯＭ、６は映像信号の同期信号２２を入力する
同期信号入力回路、７は文字やパターン等の表示位置を
検出するための表示位置検出回路、８は表示制御回路で
あり、本画面表示装置は以上の各回路により構成さ゛れ
ており、表示制御回路８の出力が表示文字出力２３とし
てブラウン管等の表示装置に出力される。4 is a display memory that stores control data, 5 is a character ROM that stores characters and patterns to be displayed, and 6 is a video signal synchronization circuit. 7 is a display position detection circuit for detecting the display position of characters, patterns, etc., and 8 is a display control circuit. This screen display device is composed of the above-mentioned circuits. The output of the display control circuit 8 is output as a display character output 23 to a display device such as a cathode ray tube.
次に動作について説明する。入力制御回路３はマイコン
等からの制御データ２１を処理して表示オン、オフのコ
マンドに応じて本画面表示装置全体をオンあるいはオフ
にするもので、コマンドが表示オンのときにはキャラク
タコードを表示用メモリ４に記憶させる。表示用メモリ
（ＲＡＭ）４は制御データの書込みと表示時の読出し
を行なう必要があり、画面表示装置が大型化（高機能化
）するに従い読出し、書込みのアドレスが増加するので
、書込みと読出しを時分割制御し読出し、書込みのアド
レスを共通化した方がチップサイズを小型化するうえで
有利である。以下、書込みと読出しを時分割制御するも
のとして説明を続ける。Next, the operation will be explained. The input control circuit 3 processes control data 21 from a microcomputer, etc., and turns the entire screen display device on or off in response to a display on/off command. When the command is display on, it processes the character code for display. Store it in memory 4. The display memory (RAM) 4 needs to write control data and read it during display.As screen display devices become larger (more sophisticated), the number of addresses for reading and writing increases, so writing and reading are required. It is advantageous to use common read and write addresses through time-division control in order to reduce the chip size. The following explanation will be continued assuming that writing and reading are time-divisionally controlled.
表示時は、表示用メモリ４に記憶した出力データがキャ
ラクタＲＯＭ５をアクセスし、このキャラクタＲＯＭ５
より出力される表示文字を表示制御回路８へ入力する。During display, the output data stored in the display memory 4 accesses the character ROM 5, and the output data stored in the display memory 4 accesses the character ROM 5.
The display characters outputted from the display control circuit 8 are inputted to the display control circuit 8.
ここで、表示時のタイミングは映像信号からの同期信号
２２を同期信号入力回路６に入力し、この同期信号を表
示位置検出回路７でカウントすることによって、表示位
置を決定する。Here, the display timing is determined by inputting the synchronizing signal 22 from the video signal to the synchronizing signal input circuit 6, and counting this synchronizing signal by the display position detecting circuit 7, thereby determining the display position.
表示制御回路８では表示文字出力を外部の映像信号に同
期して出力させ、ブラウン管等の表示装置に送り出す。The display control circuit 8 outputs a display character output in synchronization with an external video signal and sends it to a display device such as a cathode ray tube.
第５図は、表示メモリ４が時分割制御されている場合の
発振回路ｌの動作を示している。同期信号入力回路より
出力される制御信号１３は水平同期信号検出パルスであ
り、発振回路はこの期間（Ｂ）のみ短時間停止するだけ
であり、それ以外は常に発振しており（Ａ）、表示メモ
リ４の書込みと読出しができるようにしている。FIG. 5 shows the operation of the oscillation circuit 1 when the display memory 4 is time-divisionally controlled. The control signal 13 output from the synchronization signal input circuit is a horizontal synchronization signal detection pulse, and the oscillation circuit only stops for a short time during this period (B), otherwise it is constantly oscillating (A), and the display The memory 4 can be written and read.
ここで、発振回路１を水平同期信号検出パルスで停止さ
せるのは、表示文字出力が外部の映像信号に同期して出
力されるため、発振回路１はその同期信号に対して正確
に位相合わせを行なう必要があるためである。Here, the reason why the oscillation circuit 1 is stopped by the horizontal synchronization signal detection pulse is because the display character output is output in synchronization with the external video signal, so the oscillation circuit 1 accurately matches the phase with respect to the synchronization signal. This is because it is necessary to do so.
従来の画面表示装置において、表示用ＲＡＭの読出しお
よび書込みを時分割制御して動作させるようにしたもの
では、制御データの到来に備えて水平同期検出パルスに
よる短期間以外は常に発振回路が発振していなければな
らず、たとえ表示装置が表示オフの状態でも発振回路は
発振していることが必要であるために、発振回路の発振
周波数の高調波成分が輻射され、これが映像信号に飛び
込むことにより、映像信号に悪影響を及ぼすという、い
わゆるスプリアスによる問題があった。In conventional screen display devices that operate by time-division control of reading and writing to display RAM, the oscillation circuit always oscillates except for a short period of time due to horizontal synchronization detection pulses in preparation for the arrival of control data. The oscillation circuit must be oscillating even when the display device is off, so harmonic components of the oscillation frequency of the oscillation circuit are radiated, and this jumps into the video signal. However, there was a problem with so-called spurious signals that adversely affected the video signal.
この発明は、上記のような問題点を解決するためになさ
れたもので、発振回路によるスプリアスを軽減させるこ
とができるとともに、消費電力の低減が可能な画面表示
装置を得ることを目的としている。The present invention was made in order to solve the above-mentioned problems, and aims to provide a screen display device that can reduce spurious noise caused by an oscillation circuit and reduce power consumption.
この発明に係る画面表示装置は、文字表示をしている場
合およびマイコン等より表示制御データを入力する場合
にのみ発振回路を発振させるようにしたものである。In the screen display device according to the present invention, the oscillation circuit is made to oscillate only when displaying characters or inputting display control data from a microcomputer or the like.
この発明においては、必要時、即ち文字表示をしている
場合およびマイコン等より表示制御データを入力する場
合以外は発振回路の発振を停止させる発振停止制御回路
を設けるようにしたので、発振回路によるスプリアスを
軽減できるとともに、消費電力を低減することができる
。In this invention, an oscillation stop control circuit is provided that stops the oscillation of the oscillation circuit except when necessary, that is, when displaying characters or inputting display control data from a microcomputer, etc. Not only can spurious noise be reduced, but also power consumption can be reduced.
〔実施例〕
以下、この発明の一実施例を図について説明する。第１
図は本発明の一実施例による画面表示装置を示し、図に
おいて、第４図と同一符号は同一のものを示す。９は発
振停止制御回路であり、本実施例で付加したものである
。この発振停止制御回路９は入力制御回路３より出力さ
れるマイコン等からの制御データ伝送期間である命令書
込みパルス１１と表示制御回路８より出力される表示期
間中であることを示す表示パルス１２および同期信号入
力回路６より出力される水平同期信号検出パルス１３を
入力信号としている。[Example] Hereinafter, an example of the present invention will be described with reference to the drawings. 1st
The figure shows a screen display device according to an embodiment of the present invention, and in the figure, the same reference numerals as in FIG. 4 indicate the same parts. Reference numeral 9 denotes an oscillation stop control circuit, which is added in this embodiment. The oscillation stop control circuit 9 receives a command write pulse 11 outputted from the input control circuit 3 during a control data transmission period from a microcomputer, etc., a display pulse 12 outputted from the display control circuit 8 indicating that the display period is in progress, and The horizontal synchronizing signal detection pulse 13 output from the synchronizing signal input circuit 6 is used as an input signal.
第２図に発振停止制御回路９の具体的回路を示す。図に
おいて、２１は２人力ＮＯＲゲートであり、上記の命令
書込みパルス１１と表示パルス１２を入力としている。FIG. 2 shows a specific circuit of the oscillation stop control circuit 9. In the figure, 21 is a two-man powered NOR gate, which receives the above-mentioned command write pulse 11 and display pulse 12 as input.
２２は２人力ＯＲゲートであり、２人力ＮＯＲゲート２
１の出力が一方の入力に接続され、他の一方の入力は同
期信号検出パルス１３に接続されている。２人力ＯＲゲ
ート２２の出力が“Ｈ“のとき発振回路１は発振を停止
するものとする。22 is a two-man powered OR gate, and a two-man powered NOR gate 2
1 output is connected to one input, and the other input is connected to the synchronization signal detection pulse 13. It is assumed that the oscillation circuit 1 stops oscillating when the output of the two-power OR gate 22 is "H".
第３図は発振回路１の発振状態を示したものである。図
から明らかなように、発振回路１はこの画面表示装置が
表示期間中である場合またはマイコン等からの制御デー
タを入力中である場合の２つの時に限って発振状態（Ａ
）にすることができ、それ以外では停止状態（Ｂ）にす
ることができる。FIG. 3 shows the oscillation state of the oscillation circuit 1. As is clear from the figure, the oscillation circuit 1 is in the oscillation state (A
), otherwise it can be in the stopped state (B).
ここで、表示メモリ４は上述のように時分割制御されて
いるが、例えば命令書込みパルスのパルス幅を充分長く
とることにより時分割の時間を確実に確保することで、
書込み期間に水平同期信号検出パルスの期間となって発
振回路が停止し発振回路の位相合わせが行なわれても、
正確に制御データを書込むことができる。Here, the display memory 4 is time-divisionally controlled as described above, but for example, by ensuring the time-division time by making the pulse width of the command write pulse sufficiently long,
Even if the oscillation circuit stops during the horizontal synchronization signal detection pulse period during the write period and the phase of the oscillation circuit is adjusted,
Control data can be written accurately.
以上のように、この発明に係る画面表示装置によれば、
表示用ＲＡＭの読出しおよび書込みを時分割制御して動
作させるようにしたものにおいて、発振停止制御回路を
設けて表示をしている場合および表示制御データを入力
する場合以外は発振回路の発振を停止させるようにした
ので、発振回路より放出されるスプリアスを従来のもの
に比し大幅に軽減でき、発振回路のスプリアス対策とし
て効果があり、かつ消費電力を低減できるという効果も
ある。As described above, according to the screen display device according to the present invention,
In devices that operate by time-sharing control of reading and writing to the display RAM, an oscillation stop control circuit is installed to stop the oscillation of the oscillation circuit except when displaying or when inputting display control data. As a result, spurious emissions emitted from the oscillation circuit can be significantly reduced compared to conventional ones, which is effective as a countermeasure against spurious noise in the oscillation circuit, and also has the effect of reducing power consumption.
第１図は本発明の一実施例による画面表示装置を示す図
、第２図は上記実施例の発振停止制御回路を示す回路図
、第３図は第２図の発振停止制御回路のタイミング図、
第４図は従来の画面表示装置の構成図、第５図は従来の
画面表示装置の発振回路の発振状態を示す図である。
図において、１は発振回路、２はタイミングジェネレー
タ、３は入力制御回路、４は表示用メモリ、５はキャラ
クタＲＯＭ （パターンジェネレータ）、６は同期信号
入力回路、７は表示位置検出回路、８は表示制御回路、
９は発振停止制御回路である。FIG. 1 is a diagram showing a screen display device according to an embodiment of the present invention, FIG. 2 is a circuit diagram showing an oscillation stop control circuit of the above embodiment, and FIG. 3 is a timing diagram of the oscillation stop control circuit of FIG. 2. ,
FIG. 4 is a block diagram of a conventional screen display device, and FIG. 5 is a diagram showing an oscillation state of an oscillation circuit of the conventional screen display device. In the figure, 1 is an oscillation circuit, 2 is a timing generator, 3 is an input control circuit, 4 is a display memory, 5 is a character ROM (pattern generator), 6 is a synchronization signal input circuit, 7 is a display position detection circuit, and 8 is a display position detection circuit. display control circuit,
9 is an oscillation stop control circuit.
Claims (1)
ための装置であって、 本装置内の各種タイミングの基準となる信号を発振する
発振回路と、 本装置を制御するための制御データを入力、処理する入
力制御回路と、 映像信号の同期信号を入力する同期信号入力回路と、 上記入力制御回路により処理された、表示装置に表示さ
せるべき表示内容を記憶する表示用メモリと、 上記表示内容を表示すべき文字、パターン等に変換する
パターンジェネレータと、 上記同期信号をカウントして上記表示すべき文字、パタ
ーン等の表示位置を決定する表示位置決定回路と、 上記表示すべき文字、パターン等を上記映像信号に同期
して出力するための表示制御回路とを備え、 上記表示メモリの読出しおよび書込みを時分割制御して
表示を行う画面表示装置において、上記制御データの入
力期間および上記文字、パターン等の表示期間を除き上
記発振回路を停止させる発振停止制御回路を備えたこと
を特徴とする画面表示装置。(1) A device for displaying characters, patterns, etc. on the screen of a display device, which includes an oscillation circuit that oscillates signals that serve as reference for various timings within the device, and control data for controlling the device. an input control circuit for inputting and processing; a synchronization signal input circuit for inputting a synchronization signal of a video signal; a display memory for storing display content processed by the input control circuit and to be displayed on a display device; a pattern generator that converts content into characters, patterns, etc. to be displayed; a display position determining circuit that counts the synchronization signals and determines display positions of the characters, patterns, etc. to be displayed; and characters, patterns, etc. to be displayed. and a display control circuit for outputting the above data in synchronization with the video signal, and performs display by time-sharing control of reading and writing of the display memory. , a screen display device comprising an oscillation stop control circuit that stops the oscillation circuit except during display periods of patterns and the like.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP62258952A JPH083703B2 (en) | 1987-10-13 | 1987-10-13 | Screen display |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP62258952A JPH083703B2 (en) | 1987-10-13 | 1987-10-13 | Screen display |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH01100588A true JPH01100588A (en) | 1989-04-18 |
| JPH083703B2 JPH083703B2 (en) | 1996-01-17 |
Family
ID=17327308
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP62258952A Expired - Fee Related JPH083703B2 (en) | 1987-10-13 | 1987-10-13 | Screen display |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH083703B2 (en) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0744284A (en) * | 1992-12-14 | 1995-02-14 | Internatl Business Mach Corp <Ibm> | Method and device for controlling electric power in video subsystem |
-
1987
- 1987-10-13 JP JP62258952A patent/JPH083703B2/en not_active Expired - Fee Related
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0744284A (en) * | 1992-12-14 | 1995-02-14 | Internatl Business Mach Corp <Ibm> | Method and device for controlling electric power in video subsystem |
Also Published As
| Publication number | Publication date |
|---|---|
| JPH083703B2 (en) | 1996-01-17 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4095267A (en) | Clock pulse control system for microcomputer systems | |
| US4388621A (en) | Drive circuit for character and graphic display device | |
| US5631592A (en) | Pulse generation/sensing arrangement for use in a microprocessor system | |
| US5408639A (en) | External memory access control for a processing system | |
| JPS5848106B2 (en) | Cursor display method | |
| JPH01100588A (en) | Screen display device | |
| KR100551160B1 (en) | Device for enabling specific register function in digital mobile communication system | |
| JPH0542525Y2 (en) | ||
| JPS63131175A (en) | Character display device | |
| JP2584493B2 (en) | Display device for radar | |
| JPS5850436Y2 (en) | light pen position detection device | |
| SU1615787A1 (en) | Device for output of graphic information | |
| JPH04140810A (en) | Information processor | |
| JPS5583933A (en) | Memory control system for character display unit | |
| JPS61170142A (en) | Serial data processing unit | |
| JPS63121365A (en) | Character display control circuit | |
| JPS5563431A (en) | Trend graph display unit | |
| JPS57198595A (en) | Dynamic memory driving circuit | |
| KR920008958B1 (en) | Display control apparatus | |
| KR950001589B1 (en) | Automatic increasing control logic circuit for display data | |
| JPS60178570A (en) | Data receiver | |
| KR940001842Y1 (en) | Selecting circuit for display type | |
| JPH02211097A (en) | Controlling circuit for step motor | |
| JP2522571B2 (en) | Electronic equipment data transfer device | |
| JPH0398186A (en) | Reader/writer for ic card |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313111 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| LAPS | Cancellation because of no payment of annual fees |