KR100551160B1

KR100551160B1 - Device for enabling specific register function in digital mobile communication system

Info

Publication number: KR100551160B1
Application number: KR1019980062795A
Authority: KR
Inventors: 홍 구 강; 찬 희 전; 정 수 김
Original assignee: 유티스타콤코리아 유한회사
Priority date: 1998-12-31
Filing date: 1998-12-31
Publication date: 2006-05-25
Also published as: KR20000046119A

Abstract

본 발명은 디지털 이동통신 시스템의 기지국 에이직, 특히, 기지국 모뎀 에이직내부의 특정 레지스터에서 정상적인 기능을 수행 할 수 있도록 시간을 발생시켜 주는 디지탈 이동통신 시스템의 특정 레지스터 기능 실행 장치에 관한 것으로서, 본 발명 디지탈 이동통신 시스템의 특정 레지스터 기능 실행 장치에 의하면, 종래의 소프트웨어적으로 프로그램 명령문을 실행하여 기지국 모뎀 에이직의 특정 레지스터가 기능을 실행할 수 있는 시간을 계산하여 정확한 시간을 계산할 수 없었으며, 정확성을 보장해 주기 위해서 필요 이상의 많은 시간이 소요됨으로써, CPU의 성능이 저하되는 것을, 다수개의 디 플립-플립 또는 카운터를 사용하여 특정 레지스터 및 CPU가 기능을 활성화할 수 있는 시간을 계산하는데 정확성을 보장해 주므로 CPU 및 특정 레지스터의 성능을 극대화할 수 있는 효과가 있다.The present invention relates to an apparatus for executing a specific register function of a digital mobile communication system that generates time to perform a normal function in a specific register of a base station, particularly a base station modem, of a digital mobile communication system. According to the specific register function executing apparatus of the invention digital mobile communication system, it is impossible to calculate the exact time by executing the program statement in the conventional software and calculating the time for which the specific register of the base station modem AIZ executes the function. By taking more time than necessary to ensure that the CPU's performance is reduced, it ensures accuracy in calculating the amount of time certain registers and CPUs can activate using multiple flip-flips or counters. CPU and specific registers There is an effect that can maximize performance.

Description

Device for enabling specific register function in digital mobile communication system

본 발명은 디지털 이동통신 시스템의 기지국 에이직에 관한 것으로, 특히, 기지국 모뎀 에이직내부의 특정 레지스터를 제어하는 CPU에 시간 정보를 제공해 주는 디지탈 이동통신 시스템의 특정 레지스터 기능 실행 장치에 관한 것이다.The present invention relates to a base station of a digital mobile communication system, and more particularly, to an apparatus for executing a specific register function of a digital mobile communication system that provides time information to a CPU controlling a specific register inside a base station modem.

종래의 기지국 모뎀 에이직(ASIC : Application Specific Integrated Cir- cuit)의 특정 레지스터 기능 실행 기술은 기지국 모뎀 에이직에 데이터를 쓰고 나서 특정 시간이 될 때까지 운용자가 CPU내부에 소프트웨어적으로 프로그램 명령어(예를 들면 for loop문)를 실행시켜서 시간을 계산하였다.The conventional application specific integrated function (ASIC) specific register function execution technology of the base station modem ASIC writes data to the base station modem logic until the specified time, the operator program in the CPU program (e.g. For example, the time was calculated by executing a for loop statement.

그러나, 상기와 같이 시간을 계산하는 CPU(Central Process Unit)가 리스크(RISC : Reduced Instr- uction Set Computer) CPU일 경우 CPU의 명령을 동시에 세 개까지 실행하기 때문에 정확한 시간을 계산하기 어려웠다.However, when the CPU (Central Process Unit) that calculates the time as described above is a risk (RISC) reduced CPU, it is difficult to calculate the exact time because up to three CPU instructions are executed at the same time.

또한, 정확한 시간 계산이 어려웠기 때문에 모뎀 에이직 레지스터의 값을 보장해 주기 위해서는 특정시간보다 더 많은 프로그램 명령어를 실행시켜야 하며, 이로 인해 CPU의 성능이 저하되었고, CPU가 변경될 경우 리스크 CPU의 내부 동작 특성을 정확하게 파악해야 하는 문제점이 있었다.In addition, since accurate time calculation was difficult, it is necessary to execute more program instructions than a specific time to guarantee the value of the modem AI register, which degrades the performance of the CPU. There was a problem that the characteristics must be accurately understood.

따라서, 본 발명은 상기와 같은 종래의 문제점을 해소하기 위한 것으로, 특히, 기지국 모뎀 에이직의 특정 레지스터가 기능을 실행할 수 있는데 필요한 시간을 CPU의 클럭을 사용하여 기능 실행 시간을 정확하게 계산할 수 있도록 한 디지탈 이동통신 시스템의 특정 레지스터 기능 활성화 장치를 제공하는 데 있다.Accordingly, the present invention is to solve the above-mentioned conventional problems, and in particular, the time required for the specific register of the base station modem AI to execute the function can be accurately calculated using the clock of the CPU The present invention provides a device for activating a specific register function of a digital mobile communication system.

상기와 같은 목적을 달성하기 위하여 본 발명 디지털 이동통신 시스템의 특정 레지스터 기능 실행 장치는, 클럭을 공급해 주는 오실레이터와; 상기 오실레이터에서 출력된 클럭을 입력받아 어드레스와 데이터 및 제어 신호를 출력시켜 주는 CPU와; 상기 CPU에서 출력된 제어신호를 입력받아 상기 CPU의 주변에 장착된 SRAM, EPROM 등을 제어하기 위한 신호를 출력시켜 주는 제어부와; 상기 제어부에서 출력된 제어신호를 입력받아 특정 레지스터에 데이터를 기록하는 기지국 모뎀으로 이루어진 디지탈 이동통신 시스템의 기지국 모뎀 에이직 특정 레지스터 기능 실행 장치에 있어서, 상기 제어부에서 출력된 제어신호와 상기 오실레이터에서 출력된 클럭펄스 신호를 입력받아 상기 기지국 모뎀의 특정 레지스터에 데이터를 기록한 후 기능을 수행할 시간을 상기 CPU에서 알 수 있도록 기능 수행 신호를 발생시켜 주는 신호 발생부를 포함하여 구성된 것을 특징으로 한다.In order to achieve the above object, a specific register function executing apparatus of the digital mobile communication system of the present invention comprises: an oscillator for supplying a clock; A CPU which receives a clock output from the oscillator and outputs an address, data, and a control signal; A control unit which receives a control signal output from the CPU and outputs a signal for controlling SRAM, EPROM, etc. mounted in the periphery of the CPU; A base station modem a specific register function execution device of a digital mobile communication system comprising a base station modem for receiving a control signal output from the control unit and writing data to a specific register, the control signal output from the control unit and an output from the oscillator And a signal generator for generating a function execution signal so that the CPU can know the time to perform the function after receiving the clock clock signal received and writing data to a specific register of the base station modem.

이하, 상술한 내용을 본 발명에 따른 실시예를 통해 상세히 설명하면 다음과 같다.Hereinafter, the above-described contents will be described in detail through an embodiment according to the present invention.

도 1 은 디지탈 이동통신 시스템의 특정 레지스터 기능 활성화 장치를 나타낸 블록도이고, 도 2 는 디지탈 이동통신 시스템의 특정 레지스터 기능 활성화 장치에서 신호 발생부를 나타낸 제 1 상세도이며, 도 4 는 디지탈 이동통신 시스템의 특정 레지스터 기능 활성화 장치에서 신호 발생부를 나타낸 제 2 상세도이다.1 is a block diagram illustrating a specific register function activating apparatus of a digital mobile communication system, FIG. 2 is a first detailed diagram illustrating a signal generator in a specific register function activating apparatus of a digital mobile communication system, and FIG. 4 is a digital mobile communication system. 2 is a detailed view showing a signal generator in a specific register function activator of FIG.

본 발명은 도 1 에 도시한 바와 같이, 먼저, 오실레이터(100)는 후술하는 CPU(200)가 구동할 수 있도록 클럭을 공급하는 역할을 하고, CPU(200)는 상기 오실레이터(100)에서 출력된 클럭을 입력받아 어드레스 및 데이터와 제어 신호를 출력하는 역할을 한다.As shown in FIG. 1, the oscillator 100 serves to supply a clock so that the CPU 200 to be described later can be driven, and the CPU 200 is output from the oscillator 100. It receives clock and outputs address, data and control signal.

또한, 제어부(300)는 상기 CPU(200)에서 출력된 제어신호에 의해 상기 CPU(200)의 주변에 장착된 SRAM(Static Random Access Memory), EPROM(Erasable Programmable Read Only Memory) 및 후술하는 기지국 모뎀(400) 등을 제어하기 위한 신호를 출력하는 역할을 한다.In addition, the control unit 300 is a static random access memory (SRAM), erasable programmable read only memory (EPROM) mounted in the periphery of the CPU 200 by a control signal output from the CPU 200 and a base station modem to be described later. (400) serves to output a signal for controlling.

또한, 기지국 모뎀(400)은 상기 제어부(300)에서 출력된 제어신호에 의해 도시하지 않은 특정 레지스터에 데이터를 기록하는 역할을 하고, 신호 발생부(500)는 상기 제어부(300)에서 출력된 제어신호와 상기 오실레이터(100)에서 출력된 클럭에 의해 상기 기지국 모뎀(400) 내부의 특정 레지스터에 데이터를 기록한 후 기능을 수행할 시간을 상기 CPU(200)에서 알 수 있도록 기능 수행 신호를 발생하는 역할을 한다.In addition, the base station modem 400 serves to record data in a specific register not shown by the control signal output from the control unit 300, the signal generator 500 is the control output from the control unit 300 Generates a function execution signal so that the CPU 200 knows the time to perform a function after writing data to a specific register inside the base station modem 400 by a signal and a clock output from the oscillator 100. Do it.

한편, 도 2 에 도시한 바와 같이, 디지털 이동통신 시스템의 특정 레지스터 기능 실행 장치의 일 실시예에 따른 상기 신호 발생부(500)의 제 1 인버터(510)는 상기 제어부(300)에서 출력된 제어신호를 입력받아 변환하는 기능을 한다.Meanwhile, as shown in FIG. 2, the first inverter 510 of the signal generator 500 according to an embodiment of the specific register function execution device of the digital mobile communication system controls the output from the controller 300. It receives and converts signals.

또한, 제 1 디 플립-플롭(520)은 다수개로 이루어져 상기 제어부(300)에서 출력된 제어신호와 상기 오실레이터(100)에서 출력된 클럭을 입력받아 입력 신호와 동일 신호를 출력하는 역할을 한다.In addition, a plurality of first flip-flops 520 is provided to receive a control signal output from the controller 300 and a clock output from the oscillator 100 and output the same signal as the input signal.

한편, 도 4 에 도시한 바와 같이, 디지털 이동통신 시스템의 특정 레지스터 기능 실행 장치의 이 실시예에 따른 상기 신호 발생부(500)의 제 2 디 플립-플롭(530)은 상기 제어부(300)에서 출력된 제어 신호를 입력받아 동일한 신호를 출력시켜 주는 역할을 한다.On the other hand, as shown in FIG. 4, the second de-flip-flop 530 of the signal generator 500 according to this embodiment of the specific register function executing apparatus of the digital mobile communication system is controlled by the controller 300. It receives the output control signal and outputs the same signal.

또한, 카운터(540)는 상기 제 2 디 플립-플롭(530)에서 출력된 신호를 입력에 따라 오프 상태에서 온 상태로 변환하여 카운팅하는 기능을 하고, 제 2 인버터(550)는 상기 카운터(540)에서 출력된 신호를 입력받아 변환시켜 주는 역할을 하고, 앤드 게이트(560)는 상기 카운터(540)에서 출력된 신호에 의해 온/오프 기능을 함으로써, 본 실시예를 구성한다.In addition, the counter 540 converts the signal output from the second flip-flop 530 from an off state to an on state according to an input and counts the counter. In this example, the AND gate 560 functions as an input / output function of the signal output from the counter, and the AND gate 560 functions as an on / off function by the signal output from the counter 540.

이하, 상기와 같이 구성된 디지털 이동통신 시스템의 특정 레지스터 기능 활성화 장치의 일 실시예에 따른 동작과정을 도 1, 도 2, 도 3 에 도시한 바와 같이, 설명하면 다음과 같다.Hereinafter, an operation process according to an embodiment of a specific register function activation device of a digital mobile communication system configured as described above will be described as follows in FIGS. 1, 2, and 3.

오실레이터(100)에서 도 3 에 도시한 바와 같이, 30nsec의 주기를 갖는 클럭을 인가시켜 주면, CPU(200)에서 상기 오실레이터(100)에서 출력된 클럭을 입력받아 특정 레지스터에 대한 어드레스 및 데이터와 도시하지 않은 주변 장치에 제어신호를 출력시켜 준다. As shown in FIG. 3, when the oscillator 100 applies a clock having a period of 30 nsec, the CPU 200 receives a clock output from the oscillator 100 to receive an address, data, and a specific register. It outputs a control signal to a peripheral device that has not been used.

또한, 제어부(300)에서 상기 CPU(200)로 부터 출력된 제어신호를 입력받아 주변에 장착되어 있는 도시하지 않은 SRAM, EPROM 및 기지국 모뎀(400) 등을 제어하기 위한 신호와 라이트 신호를 출력시켜 준다.In addition, the control unit 300 receives a control signal output from the CPU 200 and outputs a signal and a write signal for controlling an unillustrated SRAM, EPROM, and base station modem 400, etc., which are mounted in the vicinity. give.

그러면, 기지국 모뎀(400)에서 상기 제어부(300)로 부터 출력된 제어신호와 라이트 신호에 의해 상기 기지국 모뎀(400)내의 도시하지 않은 특정 레지스터에 데이터를 기록하게 된다.Then, the base station modem 400 writes data to a specific register (not shown) in the base station modem 400 by the control signal and the write signal output from the control unit 300.

이때, 신호 발생부(500)내의 제 1 인버터(510)에서는 도 3 에 도시한 바와 같이, 상기 제어부(300)를 통해 출력된 제어신호를 입력받아 하이 신호를 로우 신호로 변환하여 출력시켜 주거나, 로우 신호를 하이 신호로 변환하여 출력시켜 준다.In this case, as shown in FIG. 3, the first inverter 510 in the signal generator 500 receives a control signal output through the controller 300, converts a high signal into a low signal, and outputs the low signal. It converts low signal to high signal and outputs it.

또한, 상기 신호 발생부(500)내의 제 1 디 플립-플롭(520)은 다수개로 이루어져 상기 제 1 인버터(510)에서 출력된 하이 또는 로우 신호와 상기 오실레이터(100)에서 출력된 클럭을 입력받아 상기 제 1 인버터(510)를 통해 입력된 신호와 동일한 신호를 출력시켜 준다.In addition, a plurality of first flip-flops 520 in the signal generator 500 may receive a high or low signal output from the first inverter 510 and a clock output from the oscillator 100. It outputs the same signal as the signal input through the first inverter 510.

예를 들면, 상기 제 1 인버터(510)를 통해 입력된 신호가 하이 신호이면, 상기 제 1 디 플립-플롭(520)에서 출력된 신호도 이와 동일한 하이 신호를 출력시켜 주고, 상기 제 1 인버터(510)를 통해 입력된 신호가 로우 신호이면, 상기 제 1 디 플립-플롭(520)에서 출력된 신호 또한 이와 동일한 로우 신호를 출력시켜 준다.For example, if the signal inputted through the first inverter 510 is a high signal, the signal output from the first flip-flop 520 also outputs the same high signal, and the first inverter ( If the signal input through 510 is a low signal, the signal output from the first flip-flop 520 also outputs the same low signal.

즉, 초기에 상기 제 1 인버터(510)를 통해 입력되는 제어신호를 로우 신호로 설정하여 상기 오실레이터(100)에서 도 3 에 도시한 바와 같이 주기적인 클럭이 발생함과 동시에 14개로 이루어진 각각의 제 1 디 플립-플롭(520)에서 상기 오실레이터(100)의 클럭에 의해 출력단에 각각의 하이 신호를 출력시켜 준다.That is, by setting the control signal initially input through the first inverter 510 as a low signal, the oscillator 100 generates a periodic clock as shown in FIG. In one de flip-flop 520, the high signal is output to the output terminal by the clock of the oscillator 100.

이때, 상기 CPU(200)에서 기지국 모뎀(400)내의 특정 레지스터에 데이터를 라이트함과 동시에 상기 제 1 인버터(510)를 통해 입력되는 제어신호를 하이 신호로 출력하면, 상기 오실레이터(100)에서 클럭이 발생함에 따라 각각의 제 1 디 플립-플롭(520)의 출력단에서 로우 신호가 출력된다.In this case, when the CPU 200 writes data to a specific register in the base station modem 400 and outputs a control signal input through the first inverter 510 as a high signal, the oscillator 100 clocks the clock. As this occurs, a low signal is output at an output terminal of each first de-flip-flop 520.

그러므로, 상기 CPU(200)에서 기지국 모뎀(400)의 특정 레지스터에 데이터를 라이트할 때, 데어터를 라이트함과 동시에 제어신호를 로우 신호에서 하이 신호로 출력하면, 상기 제 1 인버터(510)를 통해 로우 신호가 다수개로 구성되어 있는 상기 제 1 디 플립-플롭(520)의 SR단자에 동시에 입력되고, 출력단의 신호는 상기 오실레이터에서 클럭이 발생할때마다 순차적으로 로우 신호가 출력된다.Therefore, when the CPU 200 writes data to a specific register of the base station modem 400, when the data is written and the control signal is output from the low signal to the high signal, the first inverter 510 is output. A plurality of low signals are simultaneously input to the SR terminals of the first de-flip-flop 520, and the signals of the output terminals are sequentially outputted whenever a clock is generated in the oscillator.

즉, 상기 제 1 디 플립-플롭(520) 최종단에서 로우 신호가 출력되는 것을 상기 제어부(300)를 통해 CPU(200)에서 입력받아 설정 시간이 지난 것을 인식하므로써, 다음 명령어를 출력하여 여타 다른 보드들과 데이터 통신 및 다른 기능을 실행한다.That is, the controller 200 recognizes that the low signal is output from the final stage of the first de-flip-flop 520 by the CPU 200 and recognizes that the set time has elapsed. Perform data communication and other functions with the boards.

이하, 디지탈 이동통신 시스템의 특정 레지스터 기능 활성화 장치의 이 실시예에 따른 동작과정을 도 1, 도 4, 도 5 에 도시한 바와 같이, 설명하면 다음과 같다.Hereinafter, an operation process according to this embodiment of a specific register function activation device of a digital mobile communication system will be described as follows in FIGS. 1, 4, and 5.

오실레이터(100)에서 도 5 에 도시한 바와 같이, 30nsec의 주기를 갖는 클럭을 인가시켜 주면, CPU(200)에서 상기 오실레이터(100)에서 출력된 클럭을 입력받아 특정 레지스터에 대한 어드레스 및 데이터와 도시하지 않은 주변 장치에 제어신호를 출력시켜 준다. As shown in FIG. 5, when the oscillator 100 applies a clock having a period of 30 nsec, the CPU 200 receives a clock output from the oscillator 100 to receive an address, data, and a specific register. It outputs a control signal to a peripheral device that has not been used.

이때, 단일로 이루어진 제 2 디 플립-플롭(530)과 카운터(540)의 초기값을 로우라고 설정한 상태에서 상기 제어부(300)를 통해 제어신호가 하이 신호로 입력되면, 상기 제 2 디 플립-플롭(530)에서 하이 신호를 입력받아 입력 신호와 동일한 하이 신호를 출력시켜 준다.In this case, when a control signal is input as a high signal through the control unit 300 in a state in which the initial values of the single second flip-flop 530 and the counter 540 are set low, the second de-flip The flop 530 receives the high signal and outputs the same high signal as the input signal.

또한, 도 5 에 도시한 바와 같이, 상기 카운터(540)에서 상기 제 2 디 플립-플롭(530)에서 출력된 하이 신호와 상기 오실레이터(100)에서 출력된 클럭을 입력받아 16진 카운팅을 하게 되고, 출력이 "1110"이 되는 순간 즉, 16진 카운터 출력이 "E"가 될 때, 제 2 인버터(550)에서 카운터(540)로 부터 "0"이 출력되는 것을 "1"로 변환하여 출력시켜 준다.In addition, as shown in FIG. 5, the counter 540 receives the high signal output from the second flip-flop 530 and the clock output from the oscillator 100 to perform hexadecimal counting. When the output becomes "1110", that is, when the hexadecimal counter output becomes "E", the second inverter 550 converts the output of "0" from the counter 540 to "1" and outputs it. Let it be.

그러면, 상기 카운터(540)에서 출력된 "111" 하이 신호와 제 2 인버터(550)를 통해 출력된 "1" 하이 신호를 앤드 게이트(560)에서 입력받아 하이 신호를 출력시켜 주고, 상기 제 2 디 플립-플롭(530)과 카운터(540)의 클리어 단자에서 도 5 에 도시한 바와 같은 즉, 상기 앤드 게이트(560)로 부터 출력된 하이 신호를 입력받아 카운터의 출력값을 초기값인 로우 신호로 출력하게 된다.Then, the " 111 " high signal output from the counter 540 and the " 1 " high signal output through the second inverter 550 are inputted from the AND gate 560 to output a high signal. In the clear terminal of the de-flip-flop 530 and the counter 540, as shown in FIG. 5, that is, the high signal output from the AND gate 560 is input, and the output value of the counter is converted into a low signal as an initial value. Will print.

이렇게 출력된 로우 신호를 상기 제어부(300)를 통해 CPU(200)에서 입력받아 설정 시간이 지난 것을 인식하므로써, 다음 명령어를 출력하여 여타 다른 보드들과 데이터 통신 및 다른 기능을 실행한다.By receiving the output low signal from the CPU 200 through the controller 300 and recognizing that the set time has elapsed, the next command is output to execute data communication and other functions with other boards.

이상에서 살펴본 바와 같이 본 발명 디지털 이동통신 시스템의 특정 레지스터 기능 활성화 장치는, 종래의 소프트웨어적으로 프로그램 명령문을 실행하여 기지국 모뎀 에이직의 특정 레지스터가 기능을 실행할 수 있는 시간을 계산하여 정확한 시간을 계산할 수 없었으며, 정확성을 보장해 주기 위해서 필요 이상의 많은 시간이 소요됨으로써, CPU의 성능이 저하되는 것을 다수개의 디 플립-플립 또는 카운터를 사용하여 특정 레지스터 및 CPU가 기능을 활성화할 수 있는 시간을 계산하는데 정확성을 보장해 주므로 CPU의 성능을 극대화할 수 있는 효과가 있다.As described above, the apparatus for activating a specific register function of the digital mobile communication system of the present invention calculates an accurate time by calculating a time that a specific register of the base station modem AIZ executes a function by executing a program statement in the conventional software. It is not possible to calculate the time that a particular register and CPU can activate a function using multiple de-flip-flips or counters. This guarantees accuracy, maximizing CPU performance.

도 1 은 본 발명의 일 실시예에 따른 디지탈 이동통신 시스템의 특정 레지스 터 기능 활성화 장치를 나타낸 블록도,1 is a block diagram showing an apparatus for activating a specific register function of a digital mobile communication system according to an embodiment of the present invention;

도 2 는 본 발명의 일 실시예에 따른 디지탈 이동통신 시스템의 특정 레지스 터 기능 활성화 장치에서 신호 발생부를 나타낸 제 1 상세도,2 is a first detailed view illustrating a signal generator in a specific register function activation device of a digital mobile communication system according to an embodiment of the present invention;

도 3 은 도 2 의 타이밍도,3 is a timing diagram of FIG. 2;

도 4 는 본 발명의 일 실시예에 따른 디지탈 이동통신 시스템의 특정 레지스 터 기능 활성화 장치에서 신호 발생부를 나타낸 제 2 상세도,4 is a second detailed view showing a signal generator in a specific register function activation device of a digital mobile communication system according to an embodiment of the present invention;

도 5 는 도 4 의 타이밍도이다.5 is a timing diagram of FIG. 4.

<도면의 주요 부분에 대한 부호의 설명><Explanation of symbols for the main parts of the drawings>

100 : 오실레이터 200 : CPU100: oscillator 200: CPU

300 : 제어부 400 : 기지국 모뎀300 control unit 400 base station modem

500 : 신호 발생부 510 : 제 1 인버터500: signal generator 510: first inverter

520 : 제 1 디 플립-플롭 530 : 제 2 디 플립-플롭520: first di flip-flop 530: second di flip-flop

540 : 카운터 550 : 제 2 인버터540: counter 550: second inverter

560 : 앤드 게이트560: And Gate

Claims

An oscillator for supplying a clock; A CPU which receives a clock output from the oscillator and outputs an address, data, and a control signal; A control unit which receives a control signal output from the CPU and outputs a signal for controlling SRAM, EPROM, etc. mounted in the periphery of the CPU; A base station modem a specific register function execution device of a digital mobile communication system comprising a base station modem for receiving a control signal output from the control unit and writing data to a specific register, the control signal output from the control unit and an output from the oscillator And a signal generator for generating a function execution signal so that the CPU knows the time to perform the function after receiving the clock clock signal inputted and recording data in a specific register of the base station modem. Device that activates certain register functions.

The display apparatus of claim 1, wherein the signal generator comprises: an inverter configured to receive a control signal output from a controller, convert a high signal into a low signal, and convert a low signal into a high signal; And a flip-flop configured to receive a control signal output from the controller and a clock output from the oscillator and output the same signal as the input signal.

The apparatus of claim 1, wherein the signal generator comprises a single flip-flop configured to receive a control signal output from the controller and a clock output from the oscillator and output the same signal as the input signal; A counter for counting a signal output from the flip-flop from an off state to an on state according to an input signal; An inverter which receives the signal output from the counter and converts the signal into a low and a high signal according to the input signal; And an AND gate functioning on / off by the signal output from the counter.