JP7846841B1

JP7846841B1 - 電力伝送回路

Info

Publication number: JP7846841B1
Application number: JP2026500995A
Authority: JP
Inventors: 利之柿原; 圭松島; 和也稲鶴; 翔馬田中
Original assignee: Hamamatsu Photonics KK
Current assignee: Hamamatsu Photonics KK
Priority date: 2024-06-28
Filing date: 2025-06-04
Publication date: 2026-04-15
Anticipated expiration: 2045-06-04
Also published as: WO2026004516A1

Abstract

低電位側から高電位側にむかって電圧を昇圧する回路と接続された電力伝送回路１は、低電圧側制御回路１２が低電圧側インバータ回路１３を駆動して生成した高電圧側電圧を、第１のトランス１４、及び第２のトランス１５を経て、整流回路１６に伝送する電力伝送を、第１の期間において行い、低電圧側制御回路１２が低電圧側インバータ回路１３を駆動して生成した第１の信号を、第１のトランス１４、及び第２のトランス１５を経て、高電圧側制御回路１８に伝送する第１の信号伝送を、第１の期間とは別の第２の期間において行う。

Description

本開示は、電力伝送回路に関する。

数百キロボルト級の高電圧を生成する高電圧電源では、低電圧側から高電圧側の基板に実装された電源素子に電力を伝送すると共に、高電圧側に実装された制御素子への指示信号を伝送する電力伝送回路が用いられる（例えば、特許文献１）。特許文献１に開示された電力伝送回路では、電力伝送に加えて、低電圧側に設けられた伝送スイッチによるＯＮ／ＯＦＦ信号を高電圧側に伝送している。

特開２００８－４１３１８号公報

伝送する電力の周波数は例えば数百ｋＨｚであり、伝送する信号の周波数は、電力の周波数よりも大きく、例えば数ＭＨｚである。そのため、電力及び信号を同時に伝送する場合、高電圧側にフィルタを設けて、それらを分離する必要がある。高電圧電源では、低電圧側と高電圧側との間の絶縁耐圧を確保するうえで、高電圧電源の一部を絶縁油に含侵する手段、又は高電圧電源の一部を絶縁樹脂でコーティングする手段が採用される場合がある。しかし、それらの場合、絶縁油及び絶縁樹脂中では、フィルタの特性が変化してしまい、高電圧側において信号が正確に受信されないおそれがある。

本開示では、低電位側から高電位側に電力及び信号を正確に伝送することができる電力伝送回路を提供することを目的とする。

本開示の一側面に係る電力伝送回路は、［１］「低電位側から高電位側にむかって電圧を昇圧する回路と接続された電力伝送回路であって、前記低電位側に接続された一次巻線である低電圧側巻線、及び前記高電位側に接続された二次巻線である高電圧側巻線を含む絶縁トランスである第１のトランスと、前記低電圧側巻線に出力端が接続された低電圧側インバータ回路と、前記低電圧側インバータ回路の入力端に接続され、前記低電圧側インバータ回路を駆動する低電圧側制御回路と、一次巻線、第１の二次巻線及び第２の二次巻線を含み、前記一次巻線が前記高電圧側巻線に接続された第２のトランスと、前記第１の二次巻線に接続された整流回路と、前記第２の二次巻線に接続され、第１の信号に基づいて動作を行う高電圧側制御回路と、を備え、前記低電圧側制御回路が前記低電圧側インバータ回路を駆動して生成した高電圧側電圧を、前記第１のトランス、及び前記第２のトランスを経て、前記整流回路に伝送する電力伝送を、第１の期間において行い、前記低電圧側制御回路が前記低電圧側インバータ回路を駆動して生成した前記第１の信号を、前記第１のトランス、及び前記第２のトランスを経て、前記高電圧側制御回路に伝送する第１の信号伝送を、前記第１の期間とは別の第２の期間において行う、電力伝送回路」である。

上記［１］に記載の電力伝送回路では、低電圧側インバータ回路にて生成された電圧を高電圧側電圧として第１のトランスを介して伝送することにより、低電位側から高電位側に電力伝送を行うことができる。更に、第１の信号を電力伝送と共通の第１のトランスを介して伝送することにより、低電位側から高電位側に第１の信号伝送を行うことができる。電力伝送は第１の期間において行われ、第１の信号伝送は第２の期間において行われる。つまり、電力伝送にて伝送される高電圧側電圧及び第１の信号伝送にて伝送される第１の信号は、それぞれ時間的に分離された状態で、伝送される。これにより、高電圧側電圧と第１の信号とを分離するフィルタを設ける必要がないため、絶縁油及び絶縁樹脂中においても、高電位側において高電圧側制御回路が第１の信号を正確に受信することができる。さらに、第１の二次巻線に接続された整流回路に高電圧側電圧を伝送することにより、高電圧側電圧を整流し、例えば高電位側に配置された電源素子へ供給される電源電圧を生成することができる。加えて、第１のトランスと整流回路及び高電圧側制御回路との間に第２のトランスを設けることにより、第１のトランスと整流回路及び高電圧側制御回路との間に不測の共通インピーダンスが形成されることを抑制することができる。

本開示の一側面に係る電力伝送回路は、［２］「前記第２の二次巻線と前記高電圧側制御回路との間には、前記第１の信号のひずみを改善する波形成形回路が接続されている、［１］に記載の電力伝送回路」であってもよい。この場合、第２の二次巻線と高電圧側制御回路との間には、第１の信号のひずみを改善する波形成形回路が接続されている。これにより、高電圧側制御回路に第１の信号が入力される前に、第１の信号のひずみを改善することにより、高電圧側制御回路が第１の信号をより正確に受信することができる。

本開示の一側面に係る電力伝送回路は、［３］「前記第１のトランスの前記高電圧側巻線と前記第２のトランスの前記一次巻線との間に出力端が接続され、前記高電圧側制御回路に入力端が接続された高電圧側インバータ回路を更に備え、前記低電圧側制御回路は、前記低電圧側インバータ回路の駆動とは別の動作を第２の信号に基づいて行い、前記高電圧側制御回路が前記高電圧側インバータ回路を駆動して生成した前記第２の信号を、前記第１のトランスを経て前記低電圧側制御回路に伝送する第２の信号伝送を、前記第１の期間及び前記第２の期間とは別の第３の期間において行う、［１］又は［２］に記載の電力伝送回路」であってもよい。この場合、第２の信号を、電力伝送及び第１の信号伝送と共通の第１のトランスを介して伝送することにより、高電位側から低電位側に第２の信号伝送を行うことができる。これにより、第１の信号伝送と併せて、低電位側と高電位側との間で双方向に信号伝送を行うことができる。更に、第２の信号は第３の期間において伝送されることから、高電圧側電圧及び第１の信号とは時間的に分離された状態で、伝送される。これにより、絶縁油及び絶縁樹脂中においても、低電位側において低電圧側制御回路が第２の信号を正確に受信することができる。

本開示の一側面に係る電力伝送回路は、［４］「前記第１のトランスは、疎結合トランスである、［１］～［３］のいずれか一つに記載の電力伝送回路」であってもよい。この場合、例えば、密結合トランスに比べて漏れインダクタンスが増えることにより、共振周波数を規定するうえで、共振周波数における励磁インダクタンスのリアクタンス値に対して負荷抵抗値が十分に小さい領域において、励磁インダクタンスに比べて漏れインダクタンスが支配的となり、共振周波数を規定し易くなる。これにより、共振周波数に基づいて、電力伝送にて伝送される電圧の周波数、及び第１の信号の周波数を設定し易くすることができる。

本開示の一側面に係る電力伝送回路は、［５］「前記低電位側に設けられ、前記第１の信号を、前記低電圧側制御回路とは別に生成する第２の低電圧側制御回路と、前記第２の低電圧側制御回路に接続された発光素子と、前記発光素子と光結合された入力端を含み、前記低電位側と前記高電位側との間を接続するように配置された光ファイバと、前記光ファイバの出力端と前記高電位側において光結合された光検出素子と、前記高電圧側制御回路に接続された出力端子、及び一対の入力端子を含み、前記一対の入力端子の一方の入力端子が前記光検出素子と接続され、前記一対の入力端子の他方の入力端子が前記高電位側の基準電位に接続されたアンプと、を更に備える、［１］～［４］のいずれか一つに記載の電力伝送回路」であってもよい。この場合、第２の低電圧側制御回路にて生成された第１の信号が発光素子において電光変換され、光ファイバによって低電圧側から高電圧側に伝送される。伝送された第１の信号は、高電圧側において、光検出素子によって光電変換され、アンプによって増幅されて高電圧側制御回路に出力される。アンプの一対の入力端子の他方が高電位側の基準電位に接続されており、出力端子が高電圧側制御回路に接続されている。高電圧側制御回路の基準電位は、高電位側の基準電位と同電位である。これにより、アンプは、高電位側の領域内において、第１の信号を伝送することができる。以上の構成により、第１のトランス及び第２のトランスとは別に信号伝送のルートを確保することにより、例えば、第１の信号伝送のみでは伝送量が不十分な場合に対応することができる。

本開示の一側面に係る電力伝送回路は、［６］「低電位側から高電位側にむかって電圧を昇圧する回路と接続された電力伝送回路であって、前記低電位側に接続された一次巻線である低電圧側巻線、及び前記高電位側に接続された二次巻線である高電圧側巻線を含む絶縁トランスである第１のトランスと、前記低電圧側巻線に出力端が接続された低電圧側インバータ回路と、前記低電圧側インバータ回路の入力端に接続され、前記低電圧側インバータ回路を駆動する低電圧側制御回路と、前記高電圧側巻線に接続された整流回路と、入力端及び出力端を含み、前記入力端が前記整流回路に接続された第１のＤＣコンバータと、前記出力端に接続され、第１の信号に基づいて動作を行う第２のＤＣコンバータと、を備え、前記低電圧側制御回路が前記低電圧側インバータ回路を駆動して生成した高電圧側電圧を、前記第１のトランス、前記整流回路、及び前記第１のＤＣコンバータを経て、前記第２のＤＣコンバータに伝送する電力伝送を、第１の期間において行い、前記低電圧側制御回路が前記低電圧側インバータ回路を駆動して生成した前記第１の信号を、前記第１のトランス、前記整流回路、及び前記第１のＤＣコンバータを経て、前記第２のＤＣコンバータに伝送する第１の信号伝送を、前記第１の期間とは別の第２の期間において行う、電力伝送回路。」である。

上記［６］に記載の電力伝送回路においても、電力伝送にて伝送される高電圧側電圧及び第１の信号伝送にて伝送される第１の信号は、それぞれ時間的に分離された状態で、伝送される。これにより、高電圧側電圧と第１の信号とを分離するフィルタを設ける必要がないため、絶縁油及び絶縁樹脂中においても、高電位側において高電圧側制御回路が第１の信号を正確に受信することができる。さらに、第１の二次巻線に接続された整流回路に高電圧側電圧を伝送することにより、高電圧側電圧を整流し、例えば高電位側に配置された電源素子へ供給される電源電圧を生成することができる。

本開示によれば、低電位側から高電位側に電力及び信号を正確に伝送することができる。

本開示の一側面に係る電力伝送回路を含む高電圧電源のブロック図である。電力伝送及び第１の信号伝送によって伝送される伝送波形の一例を示す図である。直列共振回路の構成及び動作について説明するための図である。図４の（ａ）は、フルブリッジ回路の場合の第１の期間における低電圧側インバータ回路の動作の一例を示す。図４の（ｂ）は、フルブリッジ回路の場合の第３の期間における低電圧側インバータ回路の動作の一例を示す。図５の（ａ）は、ハーフブリッジ回路の場合の第１の期間及び第２の期間における低電圧側インバータ回路の動作の一例を示す。図５の（ｂ）は、ハーフブリッジ回路の場合の第３の期間における低電圧側インバータ回路の動作の一例を示す。第１変形例に係る電力伝送回路を含む高電圧電源のブロック図である。第１変形例に係る電力伝送回路において伝送される伝送波形の一例を示す図である。図８の（ａ）は、第２変形例に係る電力伝送回路のブロック図である。図８の（ｂ）は、第３変形例に係る電力伝送回路のブロック図である。第４変形例に係る電力伝送回路のブロック図である。第５変形例に係る電力伝送回路のブロック図である。

以下、図面を参照しながら、本開示の一実施形態に係る電力伝送回路の好適な実施形態について詳細に説明する。

図１は、本開示の一側面に係る電力伝送回路１を含む高電圧電源１０のブロック図である。高電圧電源１０は、数百ｋＶを入力電圧とするような装置に適用可能であり、例えば、Ｘ線管及び電子線照射装置に適用される。本実施形態では、高電圧電源１０がＸ線管ＸＬに適用されるものとして説明する。高電圧電源１０は、電力伝送回路１と、高電圧生成回路３と、検出回路４と、カソード用電源５１と、フィラメント用電源５２と、グリッド用電源５３と、を備えている。Ｘ線管ＸＬは、カソード電極ＣＥと、フィラメントＦＥと、グリッド電極ＧＥとを含んでいる。フィラメントＦＥは、通電により発熱する。カソード電極ＣＥは、フィラメントＦＥによって加熱されて電子を放出する。グリッド電極ＧＥは、カソード電極ＣＥから放出される電子を、カソード電極ＣＥとの間に電界を形成することにより、カソード電極ＣＥから放出される電子の量を調整する。

高電圧生成回路３は、Ｘ線管ＸＬに供給するための高電圧を生成するための回路である。高電圧生成回路３は、インバータ３１と、出力トランス３２と、コッククロフトウォルトン回路３３と、を有している。インバータ３１は、複数のトランジスタによって構成された回路である。インバータ３１は、ブリッジ回路であってもよいし、プッシュプル回路であってもよい。インバータ３１は、ブリッジ回路の場合、例えば、ハイサイドのＦＥＴのソース端子とローサイドのＦＥＴのドレイン端子とが互いに接続されたハーフブリッジ回路である。インバータ３１は、入力された直流電圧を交流電圧に変換する。出力トランス３２は、一次巻線３２ａ及び二次巻線３２ｂを含んでいる。一次巻線３２ａは、インバータ３１に接続されている。出力トランス３２は、インバータ３１において生成された交流電圧を一次巻線３２ａ及び二次巻線３２ｂの巻線比に応じて昇圧する機能部である。コッククロフトウォルトン回路３３の入力は、二次巻線３２ｂに接続されている。コッククロフトウォルトン回路３３の出力は、Ｘ線管ＸＬに接続されている。コッククロフトウォルトン回路３３は、出力トランス３２から出力された交流電圧を昇圧及び整流することで、直流電圧を生成する。コッククロフトウォルトン回路３３は、出力トランス３２から出力された交流電圧の大きさを数百ｋＶにまで昇圧整流し、Ｘ線管ＸＬに供給する。

高電圧生成回路３において、インバータ３１及び出力トランス３２の一次巻線３２ａは、第１の基準電位Ｇ１を基準電位とする低電位側領域６に配置されている。例えば、低電位側領域６は、第１の基準電位Ｇ１を基準電位とする配線基板を含み、インバータ３１及び出力トランス３２は、当該配線基板上に実装されている。第１の基準電位Ｇ１は、例えば０Ｖである。一方で、コッククロフトウォルトン回路３３の出力は、Ｘ線管ＸＬに接続されると共に、第２の基準電位Ｇ２を基準電位とする領域である高電位側領域７の該基準電位を規定している。第２の基準電位Ｇ２は、例えば数百ｋＶである。高電位側領域７は、例えば、第２の基準電位Ｇ２を基準電位とする配線基板を含む。高電圧電源１０では、低電位側領域６と高電位側領域７との間の絶縁耐圧を確保するうえで、高電圧電源１０の一部を絶縁油に含侵する手段、又は高電圧電源１０の一部を絶縁樹脂でコーティング又はモールドする手段が採用され得る。

検出回路４は、Ｘ線管ＸＬに供給される電流を検出し、検出結果に基づいた指示電圧Ｖａを電力伝送回路１に向けて出力する回路である。検出回路４は、検出抵抗Ｒ１と、エラーアンプ４５と、を有している。エラーアンプ４５は、一対の入力端子４５ａ，４５ｂ及び出力端子４５ｃを含んでいる。一方の入力端子４５ａは、二次巻線３２ｂとコッククロフトウォルトン回路３３の入力との間のノードに接続されている。検出抵抗Ｒ１は、一方の入力端子４５ａと第１の基準電位Ｇ１との間に接続されている。検出抵抗Ｒ１は、コッククロフトウォルトン回路３３に供給される電流の大きさを検出し、検出電圧Ｖｂに変換する。つまり、検出回路４は、コッククロフトウォルトン回路３３に供給される電流を検出することによって、Ｘ線管ＸＬに供給される電流の大きさを検出している。一方の入力端子４５ａには、検出電圧Ｖｂが入力される。他方の入力端子４５ｂには、外部から入力される設定電圧Ｖｃが入力される。設定電圧Ｖｃは、Ｘ線管ＸＬに供給される電流の設定値を表す電圧である。エラーアンプ４５は、検出電圧Ｖｂと設定電圧Ｖｃとの差分を増幅した指示電圧Ｖａを電力伝送回路１に出力する。

電力伝送回路１は、低電位側領域６から、高電位側領域７に配置されたカソード用電源５１、フィラメント用電源５２、及びグリッド用電源５３に電力を伝送すると共に、カソード用電源５１、フィラメント用電源５２、及びグリッド用電源５３の出力を制御するための指示信号を伝送する回路である。電力伝送回路１は、ＡＤコンバータ１１と、低電圧側制御回路１２と、低電圧側インバータ回路１３と、第１のトランス１４と、第２のトランス１５と、整流回路１６と、波形成形回路１７と、高電圧側制御回路１８と、ＤＡコンバータ１９と、を有している。ＡＤコンバータ１１、低電圧側制御回路１２、低電圧側インバータ回路１３、及び第１のトランス１４の一次巻線１４ａは、低電位側領域６に配置されている。第１のトランス１４の二次巻線１４ｂ、第２のトランス１５、整流回路１６、波形成形回路１７、高電圧側制御回路１８、及びＤＡコンバータ１９は、高電位側領域７に配置されている。

電力伝送回路１では、低電位側領域６と高電位側領域７との間において電力伝送及び第１の信号伝送が行われる。電力伝送回路１では、低電圧側制御回路１２をマスター側とし、高電圧側制御回路１８をスレーブ側とした例えば、ＵＡＲＴ（Universal Asynchronous Receiver/Transmitter）通信によって、第１の信号伝送が行われる。図２は、電力伝送及び第１の信号伝送によって伝送される伝送波形の一例を示す図である。伝送波形Ｄ１は、第１の期間Ｔ１及び第２の期間Ｔ２を含んでいる。低電圧側制御回路１２は、第１の期間Ｔ１において、電力伝送を行う。低電圧側制御回路１２は、電力伝送では、低電圧側インバータ回路１３を駆動して生成した高電圧側電圧Ｖ１を、第１のトランス１４、及び第２のトランス１５を経て、整流回路１６に伝送する。高電圧側電圧Ｖ１は、ＬｏｗレベルとＨｉレベルとの間で電圧の大きさが周期的に変化する高周波であり、高電圧側電圧Ｖ１の周波数は、例えば、１００ｋＨｚである。低電圧側制御回路１２は、第１の期間Ｔ１とは別の第２の期間Ｔ２において、第１の信号伝送を行う。低電圧側制御回路１２は、第１の信号伝送では、低電圧側インバータ回路１３、第１のトランス１４、及び第２のトランス１５を経て、第１の信号Ｓ１を伝送する。第１の信号Ｓ１は、高電圧側制御回路１８がカソード用電源５１、フィラメント用電源５２、及びグリッド用電源５３の出力を制御するための信号である。第１の信号Ｓ１は、ＬｏｗレベルとＨｉレベルとの間で電圧の大きさが伝送波形に応じて変化する高周波であり、第１の信号Ｓ１の周波数は、高電圧側電圧Ｖ１の周波数よりも大きく、例えば、１ＭＨｚである。電力伝送にて伝送される高電圧側電圧Ｖ１、及び第１の信号伝送にて伝送される第１の信号Ｓ１は、それぞれ時間的に分離された状態で、伝送される。言い換えれば、電力伝送回路１では、高電圧側電圧Ｖ１及び第１の信号Ｓ１は、時分割多重化（ＴＤＭ：time division multiplexing）方式にて伝送される。

電力伝送回路１のうち、低電圧側制御回路１２、低電圧側インバータ回路１３、第１のトランス１４、第２のトランス１５、及び整流回路１６は、電力伝送経路８を構成している。まず、電力伝送経路８の構成について説明する。

低電圧側制御回路１２の出力端子１２ｂは、低電圧側インバータ回路１３の入力端に接続されている。低電圧側制御回路１２は、例えば、ＦＰＧＡ（Field-Programmable Gate Array）である。低電圧側インバータ回路１３は、複数のトランジスタによって構成されたブリッジ回路であり、例えば、ハーフブリッジ回路である。低電圧側制御回路１２は、低電圧側インバータ回路１３を例えば１００ｋＨｚの周波数で駆動して高電圧側電圧Ｖ１を生成する。

第１のトランス１４は、一次巻線１４ａ及び二次巻線１４ｂを含んでいる。一次巻線１４ａは、低電位側領域６に配置されていることから、低電圧側巻線と言い換えることができる。二次巻線１４ｂは、高電位側領域７に配置されていることから、高電圧側巻線と言い換えることができる。第１のトランス１４は、低電位側領域６と高電位側領域７とを絶縁する絶縁トランスである。一次巻線１４ａは、低電圧側インバータ回路１３の出力端に接続されている。一次巻線１４ａの一端と低電圧側インバータ回路１３の出力との間には、直列共振用コンデンサＣｓが接続されている。

図３の（ａ）は、一次巻線１４ａと低電圧側インバータ回路１３との間に存在する寄生成分を概略的に図示した回路図である。図３の（ａ）に示されるように、第１のトランス１４の漏れインダクタンスＬａは、直列共振用コンデンサＣｓと直列に接続されるように存在している。第１のトランス１４の励磁インダクタンスＬｐは、一次巻線１４ａと並列に接続されるように存在している。直列共振用コンデンサＣｓ、漏れインダクタンスＬａ、及び励磁インダクタンスＬｐは、直列共振回路ＲＣ（ＬＬＣ共振回路）を構成している。図３の（ａ）では、励磁インダクタンスＬｐに並列に負荷抵抗Ｒ_Ｌが接続されている。

第１のトランス１４は、疎結合トランスである。疎結合トランスは、密結合トランスに比べ、一次巻線１４ａと二次巻線１４ｂとの間の結合係数が低いため、漏れインダクタンスＬａの大きさが大きくなる。直列共振回路ＲＣでは、２つの共振周波数が規定される。共振周波数ｆ_０は、励磁インダクタンスＬｐ、漏れインダクタンスＬａ、及び直列共振用コンデンサＣｓによって規定される共振周波数である。共振周波数ｆ_１は、漏れインダクタンスＬａ及び直列共振用コンデンサＣｓによって規定される共振周波数である。直列共振回路ＲＣの共振周波数ｆ_１は、式（１）で表される。
ｆ_１＝１／２×π×ＳＱＲＴ（Ｌａ×Ｃｓ）…（１）
式（１）において、ＳＱＲＴは平方根を示す。式（１）に示されるように、共振周波数ｆ_１においては、励磁インダクタンスＬｐに比べて、漏れインダクタンスＬａが支配的となるので、共振周波数ｆ_１は直列共振用コンデンサＣｓ及び漏れインダクタンスＬａに基づいて決定される。共振周波数ｆ_１においては、共振周波数ｆ_１における励磁インダクタンスＬｐのリアクタンス値に対して負荷抵抗Ｒ_Ｌの大きさが十分に小さい領域となり、励磁インダクタンスＬｐに比べて、漏れインダクタンスＬａが支配的となる。この際に、負荷抵抗Ｒ_Ｌの大きさを式（２）に基づいて設定する。
２πｆ_１Ｌｐ＞＞Ｒ_Ｌ…（２）
式（２）が成立する場合に、直列共振用コンデンサＣｓと励磁インダクタンスＬｐとの間に直列共振が成立し、高効率な電力伝送が行われる。

図３の（ｂ）は、直列共振回路ＲＣの周波数特性を示す図である。図３の（ｂ）の横軸は駆動周波数（Ｈｚ）を表し、縦軸は直列共振回路ＲＣの出力電圧の大きさを相対出力で表している。本実施形態では、直列共振回路ＲＣの共振周波数ｆ_１が高電圧側電圧Ｖ１の周波数と一致している。図３の（ｂ）に示される周波数特性に基づいて、第１の信号Ｓ１の出力の大きさが高電圧側電圧Ｖ１の出力の大きさの例えば１／１０になるように、第１の信号Ｓ１の周波数が設定される。

再び図１を参照する。第２のトランス１５は、一次巻線１５ａ、第１の二次巻線１５ｂ、及び第２の二次巻線１５ｃを含んでいる。一次巻線１５ａは、第１のトランス１４の二次巻線１４ｂに接続されている。第１の二次巻線１５ｂは、整流回路１６の入力端に接続されている。第２の二次巻線１５ｃは、波形成形回路１７の入力端に接続されている。第２のトランス１５は、第１のトランス１４と整流回路１６及び高電圧側制御回路１８との間に不測の共通インピーダンスが形成されることを抑制する。電力伝送では、高電圧側電圧Ｖ１は、一次巻線１５ａから第１の二次巻線１５ｂに伝送され、整流回路１６に伝送される。

整流回路１６は、第２のトランス１５から伝送された高電圧側電圧Ｖ１から直流電圧である電源電圧Ｖｃｃを生成する。整流回路１６は、例えば、整流ダイオードと、平滑コンデンサとを含んでいる。高電圧側電圧Ｖ１は、整流ダイオードにおいて整流され、平滑コンデンサにおいて平滑化されることによって、電源電圧Ｖｃｃに変換される。電源電圧Ｖｃｃは、高電位側領域７上に配置された素子（例えば、カソード用電源５１、フィラメント用電源５２、及びグリッド用電源５３、及び高電圧側制御回路１８）を駆動するための電源電圧となる。

続いて、第１の信号伝送経路９の構成について、電力伝送経路８と異なる点に関して説明する。電力伝送回路１のうち、ＡＤコンバータ１１、低電圧側制御回路１２、低電圧側インバータ回路１３、第１のトランス１４、第２のトランス１５、波形成形回路１７、高電圧側制御回路１８、及びＤＡコンバータ１９は、第１の信号伝送経路９を構成している。

ＡＤコンバータ１１の入力は、エラーアンプ４５の出力端子４５ｃに接続されている。ＡＤコンバータ１１は、指示電圧Ｖａをアナログ信号からデジタル信号に変換する。

低電圧側制御回路１２の入力端子１２ａは、ＡＤコンバータ１１の出力端子に接続されている。低電圧側制御回路１２は、ＡＤコンバータ１１から指示電圧Ｖａのデジタル信号が入力されると、第１の信号Ｓ１を生成する。低電圧側制御回路１２は、低電圧側インバータ回路１３を、電力伝送時とは異なる周波数（例えば１ＭＨｚ）で駆動して第１の信号Ｓ１を第１のトランス１４に伝送する。そして、第１の信号Ｓ１は、第１のトランス１４の一次巻線１４ａから二次巻線１４ｂに伝送されることにより、低電位側領域６から高電位側領域７に伝送される。つまり、高電圧側電圧Ｖ１の低電位側領域６から高電位側領域７への伝送（電力伝送）と、第１の信号Ｓ１の低電位側領域６から高電位側領域７への伝送（第１の信号伝送）とは、共通の第１のトランス１４を介して行われる。

第１の信号Ｓ１は、例えば、一周期を一つの値としている。その値のビット数は、例えば、８ビットであり、００００００００～１１１１１１１１の間において大きさが変化する。例えば、第１の信号Ｓ１におけるＨｉレベルは、‘１’を表し、Ｌｏｗレベルは‘０’を表す。低電圧側制御回路１２は、指示電圧Ｖａの大きさに基づいて、第１の信号Ｓ１の各値を００００～１１１１の間において設定する。

第１のトランス１４の二次巻線１４ｂと第２のトランス１５の一次巻線１５ａとの間において、一次巻線１５ａと並列に終端抵抗Ｒ２が設けられる。終端抵抗Ｒ２は、第１の信号Ｓ１の反射を抑制するために設けられている。第１の信号伝送では、第１の信号Ｓ１は、終端抵抗Ｒ２において反射が抑制されたうえで、一次巻線１５ａから第２の二次巻線１５ｃに伝送され、波形成形回路１７に伝送される。更に、終端抵抗Ｒ２のみでなく、終端抵抗Ｒ２とコンデンサとを直列に接続したＣＲ回路が一次巻線１５ａと並列に設けられてもよい。一次巻線１５ａと並列にＣＲ回路が設けられた場合、第１の信号Ｓ１の波形品質を維持しつつ、第１の信号の大きさが変化する際の交流的な終端を実現し得る。

波形成形回路１７の入力端は、第２のトランス１５の第２の二次巻線１５ｃに接続されている。波形成形回路１７は、第１の信号Ｓ１のひずみを改善したうえで、高電圧側制御回路１８に第１の信号Ｓ１を伝送する。波形成形回路１７は、例えば、信号伝送帯域よりも高いカットオフ周波数を具備するローパスフィルタであり、第１の信号Ｓ１の伝送信号に寄与しない高調波成分を除去する。波形成形回路１７の入力端は、整流回路１６にて生成された電源電圧Ｖｃｃに接続されている。第２の二次巻線１５ｃに発生する電圧の振幅は、整流回路１６の負荷状況により変化する。波形成形回路１７は、電源電圧Ｖｃｃを基準とした差動構成を入力端の構成としている。これにより、波形成形回路１７は、負荷状況によらず、安定して第１の信号Ｓ１を受信する。

高電圧側制御回路１８の第１の入力端子１８ａは、波形成形回路１７の出力端に接続されている。高電圧側制御回路１８は、ひずみが改善された第１の信号Ｓ１に基づいて、カソード用電源５１を制御するためのカソード制御信号Ｓｃ、フィラメント用電源５２を制御するためのフィラメント制御信号Ｓｆ、及びグリッド用電源５３を制御するためのグリッド制御信号Ｓｇを生成する。カソード制御信号Ｓｃ、フィラメント制御信号Ｓｆ、及びグリッド制御信号Ｓｇは、例えば、各電源５１～５３の入力電圧である。高電圧側制御回路１８は、各電源５１～５３の入力電圧を制御することで、各電源５１～５３から出力される出力電圧の値を制御してもよい。高電圧側制御回路１８は、第１の信号Ｓ１の各値に基づいて、カソード制御信号Ｓｃ、フィラメント制御信号Ｓｆ、及びグリッド制御信号Ｓｇを生成する。言い換えれば、高電圧側制御回路１８は、第１の信号Ｓ１を、カソード制御信号Ｓｃ、フィラメント制御信号Ｓｆ、及びグリッド制御信号Ｓｇにシリアル／パラレル変換する。例えば、第１の信号Ｓ１の第１の値はカソード制御信号Ｓｃに対応し、第２の値はフィラメント制御信号Ｓｆに対応し、第３の値はグリッド制御信号Ｓｇに対応してもよい。カソード制御信号Ｓｃ、フィラメント制御信号Ｓｆ、及びグリッド制御信号Ｓｇの大きさは、第１の信号Ｓ１の各値と紐づいたルックアップテーブルに基づいて設定されてもよい。

ＤＡコンバータ１９の入力端子１９ａは、高電圧側制御回路１８の第１の出力端子１８ｂに接続されている。ＤＡコンバータ１９は、第１の出力端子１９ｂと、第２の出力端子１９ｃと、第３の出力端子１９ｄとを含んでいる。第１の出力端子１９ｂは、カソード用電源５１の入力端子５１ａに接続されている。第２の出力端子１９ｃは、フィラメント用電源５２の入力端子５２ａに接続されている。第３の出力端子１９ｄは、グリッド用電源５３の入力端子５３ａに接続されている。ＤＡコンバータ１９は、高電圧側制御回路１８から入力されたカソード制御信号Ｓｃをアナログ信号に変換し、第１の出力端子１９ｂからカソード用電源５１に出力する。ＤＡコンバータ１９は、高電圧側制御回路１８から入力されたフィラメント制御信号Ｓｆをアナログ信号に変換し、第２の出力端子１９ｃからフィラメント用電源５２に出力する。ＤＡコンバータ１９は、高電圧側制御回路１８から入力されたグリッド制御信号Ｓｇをアナログ信号に変換し、第３の出力端子１９ｄからグリッド用電源５３に出力する。

カソード用電源５１の第１の出力端子５１ｂは、Ｘ線管ＸＬのカソード電極ＣＥに接続されている。カソード用電源５１は、高電圧側制御回路１８によって制御された出力電圧をカソード電極ＣＥに供給する。フィラメント用電源５２の第１の出力端子５２ｂは、Ｘ線管ＸＬのフィラメントＦＥに接続されている。フィラメント用電源５２は、高電圧側制御回路１８によって制御された出力電圧をフィラメントＦＥに供給する。グリッド用電源５３の第１の出力端子５３ｂは、Ｘ線管ＸＬのグリッド電極ＧＥに接続されている。グリッド用電源５３は、高電圧側制御回路１８によって制御された出力電圧をグリッド電極ＧＥに供給する。

再び図２を参照する。低電圧側制御回路１２から高電圧側制御回路１８に向けて伝送される伝送波形Ｄ１は、第１の期間Ｔ１と第２の期間Ｔ２との間に、第３の期間Ｔ３を含んでいる。伝送波形Ｄ１では、第２の期間Ｔ２の後に、再び第１の期間Ｔ１が続いている。第３の期間Ｔ３では、電力伝送によって電力伝送経路８に残存した電力を消費するための期間である。これにより、電力伝送経路８上のリンギング成分が除去される。第３の期間Ｔ３は、言い換えれば、安定期間である。第３の期間Ｔ３での電力の消費は、例えば、ダミー抵抗によって行われる。第２のトランス１５の第１の二次巻線１５ｂと第２の基準電位Ｇ２との間に、ダミー抵抗及びスイッチ素子が直列に接続された回路が設けられ、第１の期間Ｔ１の終了後に、低電圧側制御回路１２又は高電圧側制御回路１８からスイッチ素子をオンする信号が送信されてもよい。

或いは、第３の期間Ｔ３での電力の消費は、例えば、低電圧側インバータ回路１３において短絡回路網を形成することで実施されてもよい。図４は、低電圧側インバータ回路１３の動作の一例を説明するための図である。図４に示されるように、低電圧側インバータ回路１３は、トランジスタＴＲ１～トランジスタＴＲ４によるフルブリッジ回路によって構成されていてもよい。トランジスタＴＲ１～トランジスタＴＲ４のそれぞれは、第１の電流端子と第２の電流端子とを含んでいる。図４の（ａ）は、フルブリッジ回路の場合の第１の期間Ｔ１における低電圧側インバータ回路１３の動作の一例を示す。第１の期間Ｔ１では、トランジスタＴＲ１及びトランジスタＴＲ４が同時にＯＮする期間と、トランジスタＴＲ２及びトランジスタＴＲ３が同時にＯＮする期間とが交互に繰り返される。トランジスタＴＲ１及びトランジスタＴＲ４が同時にＯＮする期間では、インバータ電流Ｉ_Ｆ１は、トランジスタＴＲ１の第２の電流端子ＴＲ１ｂから一次巻線１４ａを経由して、トランジスタＴＲ４の第１の電流端子ＴＲ４ａに流れる。そして、インバータ電流Ｉ_Ｆ１は、トランジスタＴＲ４の第２の電流端子ＴＲ４ｂから第１の基準電位Ｇ１に流れる。トランジスタＴＲ２及びトランジスタＴＲ３が同時にＯＮする期間では、インバータ電流Ｉ_Ｆ２は、トランジスタＴＲ３の第２の電流端子ＴＲ３ｂから一次巻線１４ａを経由して、トランジスタＴＲ２の第１の電流端子ＴＲ２ａに流れる。そして、インバータ電流Ｉ_Ｆ２は、トランジスタＴＲ２の第２の電流端子ＴＲ２ｂから第１の基準電位Ｇ１に流れる。

図４の（ｂ）は、フルブリッジ回路の場合の第３の期間Ｔ３における低電圧側インバータ回路１３の動作の一例を示す。第３の期間Ｔ３では、例えば、トランジスタＴＲ２及びトランジスタＴＲ４が同時にＯＮすることで、短絡回路網が形成される。短絡回路網におけるインバータ電流Ｉ_Ｆ３は、トランジスタＴＲ２の第２の電流端子ＴＲ２ｂから第１の基準電位Ｇ１を経由してトランジスタＴＲ４の第２の電流端子ＴＲ４ｂに流れる。インバータ電流Ｉ_Ｆ３は、トランジスタＴＲ４の第１の電流端子ＴＲ４ａから一次巻線１４ａを経由してトランジスタＴＲ２の第１の電流端子ＴＲ２ａに流れる。このような短絡回路網が形成されることにより、第１の期間Ｔ１で蓄積された共振エネルギーを消費させ易くなる。これにより、第２の期間Ｔ２開始時の波形の乱れを抑制し、安定した通信を実現できる。

図５に示されるように、低電圧側インバータ回路１３は、トランジスタＴＲ１～トランジスタＴＲ４によるハーフブリッジ回路によって構成されていてもよい。トランジスタＴＲ１～トランジスタＴＲ４のそれぞれは、第１の電流端子と第２の電流端子とを含んでいる。図５の（ａ）は、ハーフブリッジ回路の場合の第１の期間Ｔ１及び第２の期間Ｔ２における低電圧側インバータ回路１３の動作の一例を示す。第１の期間Ｔ１では、電力伝送用として、トランジスタＴＲ１のＯＮする期間とトランジスタＴＲ２のＯＮする期間とが交互に繰り返される。第２の期間Ｔ２では、信号伝送用として、トランジスタＴＲ３のＯＮする期間とトランジスタＴＲ４のＯＮする期間とが交互に繰り返される。トランジスタＴＲ１のＯＮする期間とトランジスタＴＲ２のＯＮする期間とが交互に繰り返される期間では、インバータ電流Ｉ_Ｆ１は、トランジスタＴＲ１の第２の電流端子ＴＲ１ｂから一次巻線１４ａを経由して、第１の基準電位Ｇ１に流れる。トランジスタＴＲ３のＯＮする期間とトランジスタＴＲ４のＯＮする期間とが交互に繰り返される期間では、インバータ電流Ｉ_Ｆ２は、トランジスタＴＲ３の第２の電流端子ＴＲ３ｂから一次巻線１４ａを経由して、第１の基準電位Ｇ１に流れる。なお、トランジスタＴＲ３の第２の電流端子ＴＲ３ｂと一次巻線１４ａとの間には、ダンピング抵抗ＤＲ１が接続されていてもよい。ダンピング抵抗ＤＲ１が接続されることにより、第１の信号Ｓ１の波形品質を維持しつつ、高周波成分の低減に繋がり、ノイズ抑制に寄与し得る。

図５の（ｂ）は、ハーフブリッジ回路の場合の第３の期間Ｔ３における低電圧側インバータ回路１３の動作の一例を示す。第３の期間Ｔ３では、例えば、トランジスタＴＲ２及びトランジスタＴＲ４がＯＮすることで、ダンピング抵抗ＤＲ１を含んだ短絡回路網が形成される。短絡回路網におけるインバータ電流Ｉ_Ｆ３は、トランジスタＴＲ４の第２の電流端子ＴＲ４ｂから第１の基準電位Ｇ１に流れる。このような電力消費素子であるダンピング抵抗ＤＲ１を含んだ短絡回路網が形成されることにより、第１の期間Ｔ１で蓄積された共振エネルギーを消費させ易くなる。これにより、第２の期間Ｔ２開始時の波形の乱れを抑制し、安定した通信を実現できる。

低電圧側制御回路１２が伝送波形Ｄ１を伝送することにより、第１の期間Ｔ１における電力伝送と、第３の期間Ｔ３における電力消費と、第２の期間Ｔ２における第１の信号伝送とが、第１の期間Ｔ１、第３の期間Ｔ３、及び第２の期間Ｔ２の順に繰り返し行われる。マスター側である低電圧側制御回路１２及びスレーブ側である高電圧側制御回路１８は、第１の期間Ｔ１、第２の期間Ｔ２、及び第３の期間Ｔ３のそれぞれと同期する機能を有している。同期機能は、例えば、第１の期間Ｔ１、第２の期間Ｔ２、及び第３の期間Ｔ３のそれぞれの開始を、低電圧側制御回路１２及び高電圧側制御回路１８に含まれるカウンタによって検出する機能である。

低電圧側制御回路１２は、外部からの入力に応じて、第１のモードと第２のモードとを切り替えてもよい。第１のモードでは、低電圧側制御回路１２は、第１の期間Ｔ１における電力伝送と、第３の期間Ｔ３における電力消費と、第２の期間Ｔ２における第１の信号伝送とを、第１の期間Ｔ１、第３の期間Ｔ３、及び第２の期間Ｔ２の順に繰り返し行う。第２のモードでは、通常時においては、低電圧側制御回路１２は、第１の期間Ｔ１における電力伝送のみを繰り返し行う。所定のタイミングにおいて、低電圧側制御回路１２は、一度の伝送の間に一度だけ、第１の期間Ｔ１における電力伝送と、第３の期間Ｔ３における電力消費と、第２の期間Ｔ２における第１の信号伝送とを順に行う。
［作用及び効果］

電力伝送回路１では、低電圧側インバータ回路１３にて生成された電圧を高電圧側電圧Ｖ１として第１のトランス１４を介して伝送することにより、低電位側領域６から高電位側領域７に電力伝送を行うことができる。更に、第１の信号Ｓ１を電力伝送と共通の第１のトランス１４を介して伝送することにより、低電位側領域６から高電位側領域７に第１の信号伝送を行うことができる。電力伝送は第１の期間Ｔ１において行われ、第１の信号伝送は第２の期間Ｔ２において行われる。つまり、電力伝送にて伝送される高電圧側電圧Ｖ１、及び第１の信号伝送にて伝送される第１の信号Ｓ１は、それぞれ時間的に分離された状態で、伝送される。これにより、高電圧側電圧Ｖ１と第１の信号Ｓ１とを分離するフィルタを設ける必要がないため、絶縁油及び絶縁樹脂中においても、高電圧側において高電圧側制御回路１８が第１の信号Ｓ１を正確に受信することができる。さらに、第１の二次巻線１５ｂに接続された整流回路１６に高電圧側電圧Ｖ１を伝送することにより、高電圧側電圧Ｖ１を整流し、高電位側領域７に配置された電源５１～５３といった電源素子及び高電位側領域７において動作する回路群へ供給される電源電圧Ｖｃｃを生成することができる。加えて、第１のトランス１４と整流回路１６及び高電圧側制御回路１８との間に第２のトランス１５を設けることにより、第１のトランス１４と整流回路１６及び高電圧側制御回路１８との間に不測の共通インピーダンスが形成されることを抑制することができる。

第２の二次巻線１５ｃと高電圧側制御回路１８との間には、第１の信号Ｓ１のひずみを改善する波形成形回路１７が接続されている。この場合、高電圧側制御回路１８に第１の信号Ｓ１が入力される前に、第１の信号Ｓ１のひずみを改善することにより、高電圧側制御回路１８が第１の信号Ｓ１をより正確に受信することができる。

第１のトランス１４は、疎結合トランスである。この場合、例えば、密結合トランスに比べて、漏れインダクタンスＬａが増える。これにより、共振周波数ｆ_０を規定するうえで、共振周波数における励磁インダクタンスのリアクタンス値に対して負荷抵抗値が十分に小さい領域において、励磁インダクタンスＬｐに比べて、漏れインダクタンスＬａが支配的となり、共振周波数ｆ_０を規定し易くなる。よって、共振周波数ｆ_０に基づいて、電力伝送にて伝送される電圧の周波数、及び第１の信号Ｓ１の周波数を設定し易くすることができる。
［変形例］

以上、本開示の実施形態について説明してきたが、本開示は必ずしも上述した実施形態に限定されるものではなく、その要旨を逸脱しない範囲で様々な変更が可能である。
［第１変形例］

図６は、第１変形例に係る高電圧電源１０Ａのブロック図である。実施形態に係る高電圧電源１０と異なる点のみを説明する。高電圧電源１０Ａは、電力伝送回路１に代えて、電力伝送回路１Ａを備えている。電力伝送回路１Ａでは、電力伝送、及び第１の信号伝送に加え、高電圧側制御回路１８から低電圧側制御回路１２に向けて第２の信号伝送が行われる。電力伝送回路１Ａは、電力伝送回路１の構成に加え、第２のＤＡコンバータ２１と、第２の波形成形回路２２と、第３のトランス２３と、高電圧側インバータ回路２４と、第２のＡＤコンバータ２５と、を有している。第２のＤＡコンバータ２１、第２の波形成形回路２２、及び第３のトランス２３は、低電位側領域６に配置されている。高電圧側インバータ回路２４、及び第２のＡＤコンバータ２５は、高電位側領域７に配置されている。電力伝送回路１Ａにおいても、電力伝送回路１と同様に、第２のトランス１５の一次巻線１５ａと並列に終端抵抗Ｒ２が設けられる。或いは、一次巻線１５ａと並列に、終端抵抗Ｒ２とコンデンサとを直列に接続したＣＲ回路が設けられてもよい。

第２の信号伝送において伝送される第２の信号Ｓ２は、例えば、カソード用電源５１、フィラメント用電源５２、及びグリッド用電源５３の出力電圧を検出した値のデジタル信号である。第２の信号Ｓ２の周波数は、高電圧側電圧Ｖ１の周波数よりも大きく、例えば、１ＭＨｚである。第２の信号Ｓ２は、第１の信号Ｓ１と同様に、例えば、一周期を一つの値としている。各値のビット数は、例えば、８ビットであり、００００００００～１１１１１１１１の間において大きさが変化する。低電圧側制御回路１２は、第２の信号Ｓ２に基づいて低電圧側インバータ回路１３の駆動とは別の動作を行う。例えば、カソード用電源５１、フィラメント用電源５２、及びグリッド用電源５３の出力電圧を検出した値を第２のＤＡコンバータ２１を介して外部に出力する。

第２の信号伝送を行う第２の信号伝送経路２０の構成について、第１の信号伝送経路９と異なる点に関して説明する。電力伝送回路１Ａのうち、第２のＡＤコンバータ２５、高電圧側制御回路１８、高電圧側インバータ回路２４、第１のトランス１４、第３のトランス２３、第２の波形成形回路２２、低電圧側制御回路１２、及び第２のＤＡコンバータ２１は、第２の信号伝送経路２０を構成している。

第２のＡＤコンバータ２５は、第１の入力端子２５ａと、第２の入力端子２５ｂと、第３の入力端子２５ｃとを含んでいる。第１の入力端子２５ａは、カソード用電源５１の第２の出力端子５１ｃに接続されている。第２の入力端子２５ｂは、フィラメント用電源５２の第２の出力端子５２ｃに接続されている。第３の入力端子２５ｃは、グリッド用電源５３の第２の出力端子５３ｃに接続されている。第２のＡＤコンバータ２５は、カソード用電源５１の出力電圧をデジタル信号に変換し、そのデジタル信号を出力端子２５ｄから高電圧側制御回路１８に出力する。第２のＡＤコンバータ２５は、フィラメント用電源５２の出力電圧をデジタル信号に変換し、そのデジタル信号を出力端子２５ｄから高電圧側制御回路１８に出力する。第２のＡＤコンバータ２５は、グリッド用電源５３の出力電圧をデジタル信号に変換し、そのデジタル信号を出力端子２５ｄから高電圧側制御回路１８に出力する。

高電圧側制御回路１８の第２の入力端子１８ｃにカソード用電源５１の出力電圧のデジタル信号、フィラメント用電源５２の出力電圧のデジタル信号、及びグリッド用電源５３の出力電圧のデジタル信号が入力される。高電圧側制御回路１８は、各デジタル信号を時系列に並べることで第２の信号Ｓ２を生成する。言い換えれば、高電圧側制御回路１８は、カソード用電源５１の出力電圧、フィラメント用電源５２の出力電圧、及びグリッド用電源５３の出力電圧のデジタル信号を、第２の信号Ｓ２にパラレル／シリアル変換する。高電圧側制御回路１８は、第２の信号Ｓ２を第２の出力端子１８ｄから高電圧側インバータ回路２４に出力する。

高電圧側インバータ回路２４の入力端は、高電圧側制御回路１８の第２の出力端子１８ｄと接続されている。高電圧側インバータ回路２４の出力端は、第１のトランス１４の二次巻線１４ｂに接続されている。高電圧側制御回路１８は、高電圧側インバータ回路２４を、例えば１ＭＨｚの周波数で駆動して、第２の信号Ｓ２を第１のトランス１４に伝送する。なお、高電圧側インバータ回路２４の出力端と二次巻線１４ｂとの間には、直列共振用コンデンサＣｓ２が接続されている。直列共振回路ＲＣの共振周波数ｆ_１は、直列共振用コンデンサＣｓ２の値を含めて算出され得る。直列共振用コンデンサＣｓ２と高電圧側インバータ回路２４との間にダンピング抵抗が接続されてもよい。ダンピング抵抗が接続されることにより、第２の信号Ｓ２の波形品質を維持しつつ、高周波成分の低減に繋がり、ノイズ抑制に寄与し得る。

第２の信号Ｓ２は、第１のトランス１４の二次巻線１４ｂから一次巻線１４ａに伝送されることにより、高電位側領域７から低電位側領域６に伝送される。つまり第２の信号伝送は、第１の信号伝送及び電力伝送と共通の第１のトランス１４を介して行われる。

第３のトランス２３の二次巻線２３ｂは、第１のトランス１４の一次巻線１４ａに接続されている。第３のトランス２３の一次巻線２３ａは、第２の波形成形回路２２の入力端に接続されている。第２の信号Ｓ２は、第３のトランス２３の二次巻線２３ｂから一次巻線２３ａに伝送される。第３のトランス２３は、第１のトランス１４と第２の波形成形回路２２との間に不測の共通インピーダンスが形成されることを抑制することができる。

第２の波形成形回路２２の入力端は、第３のトランス２３の一次巻線２３ａに接続されている。第２の波形成形回路２２は、第２の信号Ｓ２のひずみを改善したうえで、低電圧側制御回路１２に第２の信号Ｓ２を伝送する。第２の波形成形回路２２は、例えば、信号伝送帯域よりも高いカットオフ周波数を具備するローパスフィルタであり、第２の信号Ｓ２の伝送信号に寄与しない高調波成分を除去する。

低電圧側制御回路１２の第２の入力端子１２ｃは、第２の波形成形回路２２の出力端に接続されている。低電圧側制御回路１２は、ひずみが改善された第２の信号Ｓ２から、カソード用電源５１の出力電圧のデジタル信号、フィラメント用電源５２の出力電圧のデジタル信号、及びグリッド用電源５３の出力電圧のデジタル信号を抽出し、第２のＤＡコンバータ２１に出力する。

第２のＤＡコンバータ２１の入力端子は、低電圧側制御回路１２の第２の出力端子１２ｄに接続されている。第２のＤＡコンバータ２１は、カソード用電源５１の出力電圧のデジタル信号、フィラメント用電源５２の出力電圧のデジタル信号、及びグリッド用電源５３の出力電圧のデジタル信号をそれぞれアナログ信号に変換し、高電圧電源１０Ａの外部に出力する。第２のＤＡコンバータ２１の出力は、カソード用電源５１の出力電圧のデジタル信号、フィラメント用電源５２の出力電圧のデジタル信号、及びグリッド用電源５３の出力電圧のデジタル信号の大きさによって変動する。このため、低電圧側制御回路１２は、第２の信号Ｓ２によって第２のＤＡコンバータ２１の出力を制御しているとみなすことができる。

図７は、電力伝送回路１Ａにおいて伝送される伝送波形の一例を示す図である。電力伝送回路１Ａでは、低電圧側制御回路１２から高電圧側制御回路１８に向けて第２の伝送波形Ｄ２が伝送される。第２の伝送波形Ｄ２は、第２の期間Ｔ２の後に、第４の期間Ｔ４を含んでいる。低電圧側制御回路１２は、第２の伝送波形Ｄ２を高電圧側制御回路１８に伝送する中で、第４の期間Ｔ４では、電力伝送及び信号伝送を行わない。電力伝送回路１Ａでは、高電圧側制御回路１８から低電圧側制御回路１２に向けて第３の伝送波形Ｄ３が伝送される。第３の伝送波形Ｄ３は、第４の期間Ｔ４に含まれる。低電圧側制御回路１２は、第２の伝送波形Ｄ２を高電圧側制御回路１８に伝送することにより、第１の期間Ｔ１における電力伝送と、第３の期間Ｔ３における電力消費と、第２の期間Ｔ２における第１の信号伝送とを、第１の期間Ｔ１、第３の期間Ｔ３、及び第２の期間Ｔ２の順に行う。その後、高電圧側制御回路１８は、第３の伝送波形Ｄ３を低電圧側制御回路１２に伝送することにより、第４の期間Ｔ４における第２の信号伝送を行う。これにより、電力伝送回路１Ａでは、第１の期間Ｔ１における電力伝送と、第３の期間Ｔ３における電力消費と、第２の期間Ｔ２における第１の信号伝送と、第４の期間Ｔ４における第２の信号伝送とが、第１の期間Ｔ１、第３の期間Ｔ３、第２の期間Ｔ２、及び第４の期間Ｔ４の順に繰り返し行われる。

電力伝送回路１Ａにおいても、低電圧側制御回路１２及び高電圧側制御回路１８は、外部からの入力に応じて、第１のモードと第２のモードとを切り替えてもよい。第１のモードでは、低電圧側制御回路１２及び高電圧側制御回路１８は、第１の期間Ｔ１における電力伝送と、第３の期間Ｔ３における電力消費と、第２の期間Ｔ２における第１の信号伝送と、第４の期間Ｔ４における第２の信号伝送とを、第１の期間Ｔ１、第３の期間Ｔ３、第２の期間Ｔ２、及び第４の期間の順に繰り返し行う。第２のモードでは、通常時においては、低電圧側制御回路１２は、第１の期間Ｔ１における電力伝送のみを繰り返し行う。所定のタイミングにおいて、低電圧側制御回路１２及び高電圧側制御回路１８は、一度の伝送の間に一度だけ、電力伝送と、電力消費と、第１の信号伝送と、第２の信号伝送とを、第１の期間Ｔ１、第３の期間Ｔ３、第２の期間Ｔ２、及び第４の期間Ｔ４の順に行う。

上述した電力伝送回路１Ａでは、第２の信号Ｓ２を、電力伝送及び第１の信号伝送と共通の第１のトランス１４を介して伝送することにより、高電位側領域７から低電位側領域６に第２の信号伝送を行うことができる。これにより、第１の信号伝送と併せて、低電位側領域６と高電位側領域７との間で双方向に信号伝送を行うことができる。更に、第２の信号Ｓ２は第４の期間Ｔ４において伝送されることから、高電圧側電圧Ｖ１及び第１の信号Ｓ１とは時間的に分離された状態で、伝送される。これにより、絶縁油及び絶縁樹脂中においても、低電位側領域６において低電圧側制御回路１２が第２の信号Ｓ２を正確に受信することができる。
［第２変形例、第３変形例］

図８の（ａ）は、第２変形例に係る電力伝送回路１Ｂのブロック図である。なお、図８では、各電源５１～５３、Ｘ線管ＸＬ、高電圧生成回路３、及び検出回路４の記載を省略している。外部から電圧が入力される端子をＶｏｌｔａｇｅＩｎｐｕｔとし、外部に電圧を出力する端子をＶｏｌｔａｇｅＯｕｔｐｕｔとして図示している。電力伝送回路１Ｂは、低電圧側インバータ回路１３に代えて、第１の低電圧側インバータ回路１３Ａと、第２の低電圧側インバータ回路１３Ｂと、を備える点において、電力伝送回路１と相違する。電力伝送回路１では、電力伝送及び第１の信号伝送において、共通の低電圧側インバータ回路１３が駆動される。これに対して、電力伝送回路１Ｂでは、電力伝送において、第１の低電圧側インバータ回路１３Ａが例えば１００ｋＨｚで駆動される。第１の信号伝送において、第２の低電圧側インバータ回路１３Ｂが第１の低電圧側インバータ回路１３Ａの駆動周波数よりも大きい周波数、例えば１ＭＨｚで駆動される。図８の（ａ）の例では、第２の低電圧側インバータ回路１３Ｂの出力端と第１のトランス１４の一次巻線１４ａとの間にダンピング抵抗Ｒ３が設けられている。ダンピング抵抗Ｒ３によって、第１の信号Ｓ１の振動が抑制される。図８の（ｂ）は、第３変形例に係る電力伝送回路１Ｃのブロック図である。電力伝送回路１Ｃは、低電圧側インバータ回路１３に代えて、第１の低電圧側インバータ回路１３Ａと、第２の低電圧側インバータ回路１３Ｂと、を備える点のみにおいて、電力伝送回路１Ａと相違する。電力伝送回路１Ｃでは、電力伝送において、第１の低電圧側インバータ回路１３Ａが例えば１００ｋＨｚで駆動される。第２の信号伝送において、第２の低電圧側インバータ回路１３Ｂが、第１の低電圧側インバータ回路１３Ａの駆動周波数よりも大きい周波数、例えば１ＭＨｚで駆動される。電力伝送回路１Ｂ，１Ｃにおいても、電力伝送回路１と同様に、第２のトランス１５の一次巻線と並列に終端抵抗Ｒ２が設けられてもよい。或いは、第２のトランス１５の一次巻線と並列に、終端抵抗Ｒ２とコンデンサとを直列に接続したＣＲ回路が設けられてもよい。また、電力伝送回路１Ｃにおいても、電力伝送回路１Ａと同様に、直列共振用コンデンサＣｓ２と高電圧側インバータ回路２４との間にダンピング抵抗が接続されてもよい。
［第４変形例］

上述した実施形態及び変形例における電力伝送回路では、第１の信号伝送経路９及び第２の信号伝送経路２０に加え、新たに信号伝送経路が追加されてもよい。図９は、第４変形例に係る電力伝送回路１Ｄのブロック図である。電力伝送回路１Ｄは、第３の信号伝送経路３０及び第４の信号伝送経路４０を備える点のみにおいて、電力伝送回路１Ａと相違する。

第３の信号伝送経路３０は、第２の低電圧側制御回路２６と、発光素子２７と、光ファイバ２８と、フォトダイオード（光検出素子）２９と、ＰＤ駆動回路４４と、アンプ３４とを備えている。第２の低電圧側制御回路２６及び発光素子２７は、低電位側領域６に設けられている。フォトダイオード２９、ＰＤ駆動回路４４及びアンプ３４は、高電位側領域７に設けられている。

電力伝送回路１Ｄでは、第２のトランス１５が、高電位側領域７において、フローティング領域である第２の高電位側領域７１、及び第２の基準電位Ｇ２を基準電位とする第３の高電位側領域７２を規定している。

第２の低電圧側制御回路２６の入力端は、ＡＤコンバータ１１の出力端に接続されている。第２の低電圧側制御回路２６は、第１の信号Ｓ１を、低電圧側制御回路１２とは別に生成する。発光素子２７は、第２の低電圧側制御回路２６の出力端に接続されている。発光素子２７は、第１の信号Ｓ１を光エネルギーに変換する。光ファイバ２８の入力端は、発光素子２７と光結合されている。光ファイバ２８は、第１のトランス１４と並列に配置されており、低電位側領域６と高電位側領域７との間を接続するように配置されている。光エネルギーに変換された第１の信号Ｓ１は、光ファイバ２８によって低電位側領域６から高電位側領域７に伝送される。

フォトダイオード２９は、第２の高電位側領域７１において、光ファイバ２８の出力端と光結合されている。光ファイバ２８によって伝送された第１の信号Ｓ１は、第３の高電位側領域７２において、フォトダイオード２９によって光電変換される。ＰＤ駆動回路４４は、フォトダイオード２９によって光電変換された第１の信号Ｓ１をアンプ３４に伝送する。

アンプ３４は、一対の入力端子３４ａ，３４ｂと、出力端子３４ｃ、を含んでいる。一方の入力端子３４ａは、ＰＤ駆動回路４４を介してフォトダイオード２９に接続されている。他方の入力端子３４ｂは、第２の基準電位Ｇ２に接続されている。出力端子３４ｃは、高電圧側制御回路１８に接続されている。アンプ３４は、第１の信号Ｓ１を増幅して、且つ、第１の信号Ｓ１を高電圧側制御回路１８に出力する。以上の第３の信号伝送経路３０によって、第１の信号Ｓ１が、第２の低電圧側制御回路２６から高電圧側制御回路１８に伝送される。

第４の信号伝送経路４０は、第２の低電圧側制御回路２６と、フォトダイオード３５と、光ファイバ３６と、発光素子３７と、ＬＥＤ駆動回路３８と、アンプ３９とを備えている。第２の低電圧側制御回路２６及びフォトダイオード３５は、低電位側領域６に設けられている。発光素子３７、ＬＥＤ駆動回路３８及びアンプ３９は、高電位側領域７に設けられている。

アンプ３９の一方の入力端子３９ａは、高電圧側制御回路１８に接続されている。他方の入力端子３９ｂは、第２の基準電位Ｇ２に接続されている。出力端子３９ｃは、ＬＥＤ駆動回路３８を介して発光素子３７に接続されている。アンプ３９は、第２の信号Ｓ２を増幅して、且つ、第２の信号Ｓ２をＬＥＤ駆動回路３８を介して発光素子３７に出力する。発光素子３７は、光ファイバ３６の入力端と第３の高電位側領域７２において光結合されている。光ファイバ３６の出力端は、低電位側領域６においてフォトダイオード３５と光結合されている。フォトダイオード３５は、第２の低電圧側制御回路２６に接続されている。発光素子３７において光エネルギーに変換された第２の信号Ｓ２は、光ファイバ３６によって高電位側領域７から低電位側領域６に伝送される。光ファイバ３６によって伝送された第２の信号Ｓ２は、フォトダイオード３５によって光電変換され、第２の低電圧側制御回路２６に出力される。以上の第４の信号伝送経路４０によって、第２の信号Ｓ２が、高電圧側制御回路１８から第２の低電圧側制御回路２６に伝送される。

上述した電力伝送回路１Ｄでは、第２の低電圧側制御回路２６にて生成された第１の信号Ｓ１が発光素子３７において電光変換され、光ファイバ３６によって低電位側領域６から高電位側領域７に伝送される。伝送された第１の信号Ｓ１は、高電位側領域７において、光検出素子によって光電変換され、アンプ３４によって増幅されて高電圧側制御回路１８に出力される。アンプ３４の他方の入力端子３４ｂが第２の基準電位Ｇ２に接続されており、出力端子３４ｃが高電圧側制御回路１８に接続されている。高電圧側制御回路１８の基準電位は、第２の基準電位Ｇ２と同電位である。これにより、アンプ３４は、第２の基準電位Ｇ２を基準電位とする第３の高電位側領域７２内において、第１の信号Ｓ１を伝送することができる。以上の構成により、第１のトランス１４及び第２のトランス１５とは別に信号伝送のルートを確保することにより、例えば、第１の信号伝送のみでは伝送量が不十分な場合に対応することができる。なお、電力伝送回路１Ｄにおいても、電力伝送回路１Ａと同様に、直列共振用コンデンサＣｓ２と高電圧側インバータ回路２４との間にダンピング抵抗が接続されてもよい。
［第５変形例］

第４変形例において説明した第３の信号伝送経路３０及び第４の信号伝送経路４０は、更に別の回路に応用されてもよい。図１０は、第５変形例に係る電力伝送回路１Ｅのブロック図である。電力伝送回路１Ｅは、第３の信号伝送経路３０及び第４の信号伝送経路４０に加え、低電圧側制御回路１２と、低電圧側インバータ回路１３と、第１のトランス１４と、整流回路１６Ａと、絶縁型ＤＣＤＣコンバータ５０（第１のＤＣコンバータ）と、非絶縁型ＤＣＤＣモジュール４２（第２のＤＣコンバータ）と、第２の高電圧側制御回路４３と、を備えている。電力伝送回路１Ｅは、第２のトランス１５に代えて、絶縁型ＤＣＤＣコンバータ５０を備えている。絶縁型ＤＣＤＣコンバータ５０は、入力端５０ａ及び出力端５０ｂを含んでおり、入力端５０ａと出力端５０ｂとの間は絶縁されている。整流回路１６Ａは、第１のトランス１４の二次巻線１４ｂと絶縁型ＤＣＤＣコンバータ５０の入力端５０ａとの間に設けられている。電力伝送回路１Ｅでは、アンプ３４は、入力端子３４ａ，３４ｂと出力端子３４ｃとの間が絶縁された絶縁アンプである。同様に、アンプ３９は、入力端子３９ａ，３９ｂと出力端子３９ｃとの間が絶縁された絶縁アンプである。

電力伝送回路１Ｅでは、例えば、高電圧側電圧Ｖ１が整流回路１６Ａにおいて整流され、絶縁型ＤＣＤＣコンバータ５０において直流電圧の大きさが変換された後に、非絶縁型ＤＣＤＣモジュール４２の電源電圧として活用されてもよい。アンプ３４の電源電圧は、整流回路１６Ａによって生成されたＶｃｃから供給されてもよい。アンプ３９の電源電圧は、絶縁型ＤＣＤＣコンバータ５０の出力端５０ｂから供給されてもよい。

絶縁型ＤＣＤＣコンバータ５０は、高電位側領域７において、第２の基準電位Ｇ２を、第３の基準電位Ｇ２１及び第４の基準電位Ｇ２２に分離している。絶縁型ＤＣＤＣコンバータ５０の入力端５０ａは、第３の基準電位Ｇ２１に接続されている。絶縁型ＤＣＤＣコンバータ５０の出力端５０ｂは、非絶縁型ＤＣＤＣモジュール４２の第１の入力端子４２ａに接続されている。絶縁型ＤＣＤＣコンバータ５０の出力端５０ｂは、第４の基準電位Ｇ２２に接続されている。

電力伝送回路１Ｅのうち、低電圧側制御回路１２、低電圧側インバータ回路１３、第１のトランス１４、整流回路１６Ａ、絶縁型ＤＣＤＣコンバータ５０、及び非絶縁型ＤＣＤＣモジュール４２は、第１の信号伝送経路９を構成している。非絶縁型ＤＣＤＣモジュール４２は、第３の高電位側領域７２に配置されている。非絶縁型ＤＣＤＣモジュール４２は、絶縁型ＤＣＤＣコンバータ５０から第１の信号Ｓ１を入力する。非絶縁型ＤＣＤＣモジュール４２は、内部で生成した出力電圧をＸ線管ＸＬに供給する。図１０の例では、非絶縁型ＤＣＤＣモジュール４２の各端子間、及び各端子と第４の基準電位Ｇ２２との間には、サージアブソーバＺが設けられている。サージアブソーバＺは、例えば、非絶縁型ＤＣＤＣモジュール４２のサージ耐圧を向上させる。

電力伝送回路１Ｅのうち、低電圧側制御回路１２、低電圧側インバータ回路１３、第１のトランス１４、及び第２の高電圧側制御回路４３は、第５の信号伝送経路６０を構成している。第２の高電圧側制御回路４３は、第２の高電位側領域７１に配置されている。第２の高電圧側制御回路４３の第１の端子４３ａは、第１のトランス１４の二次巻線１４ｂに接続されている。第２の高電圧側制御回路４３の第２の端子４３ｂは、ＰＤ駆動回路４４及びＬＥＤ駆動回路３８に接続されている。第２の高電圧側制御回路４３は、例えば、ＰＤ駆動回路４４及びＬＥＤ駆動回路３８の電源電圧を供給してもよい。図１０では、図示していないが、第５の信号伝送経路６０では、例えば、低電圧側制御回路１２から第２の高電圧側制御回路４３にむけて、第２の高電圧側制御回路４３がアンプ３４，３９をキャリブレーションするための信号を伝送してもよい。或いは、第５の信号伝送経路６０では、第２の高電圧側制御回路４３が、アンプ３４，３９の故障状態を検出し、検出した信号を低電圧側制御回路１２に伝送してもよい。

電力伝送回路１Ｅでは、アンプ３４，３９は、第２の高電位側領域７１と第３の高電位側領域７２との間に跨るように配置されている。アンプ３４の出力端子３４ｃは、第３の高電位側領域７２において、非絶縁型ＤＣＤＣモジュール４２の第２の入力端子４２ｂに接続されている。アンプ３９の一方の入力端子３９ａは、第３の高電位側領域７２において、非絶縁型ＤＣＤＣモジュール４２の出力端子４２ｃに接続されている。アンプ３９の他方の入力端子３９ｂは、第４の基準電位Ｇ２２に接続されている。

アンプ３４は、第３の信号伝送経路３０によって伝送された第１の信号Ｓ１を、第２の高電位側領域７１から第３の高電位側領域７２に伝送する。第２の低電圧側制御回路２６にて生成された第１の信号Ｓ１は、光ファイバ２８によって低電位側領域６から第２の高電位側領域７１に伝送される。第１の信号Ｓ１は、第２の高電位側領域７１において、フォトダイオード２９によって光電変換される。ＰＤ駆動回路４４は、フォトダイオード２９によって光電変換された第１の信号Ｓ１をアンプ３４に伝送する。アンプ３４は、第１の信号Ｓ１を、第２の高電位側領域７１から第３の高電位側領域７２に伝送し、非絶縁型ＤＣＤＣモジュール４２に出力する。

アンプ３９は、非絶縁型ＤＣＤＣモジュール４２から入力した第２の信号Ｓ２を、第３の高電位側領域７２から第２の高電位側領域７１に伝送する。第２の信号Ｓ２は、光ファイバ３６によって第２の高電位側領域７１から低電位側領域６に伝送される。第２の信号Ｓ２は、フォトダイオード３５によって光電変換され、第２の低電圧側制御回路２６に出力される。

本変形例の電力伝送回路１Ｅにおいても、低電圧側インバータ回路１３にて生成された電圧を高電圧側電圧Ｖ１として第１のトランス１４を介して伝送することにより、低電位側領域６から高電位側領域７に電力伝送を行う。加えて、第１の信号Ｓ１を電力伝送と共通の第１のトランス１４を介して伝送することにより、低電位側領域６から高電位側領域７に第１の信号伝送を行う。電力伝送は第１の期間Ｔ１において行われ、第１の信号伝送は第２の期間Ｔ２において行われる。これにより、高電圧側電圧Ｖ１と第１の信号Ｓ１とを分離するフィルタを設ける必要がないため、絶縁油及び絶縁樹脂中においても、第２の高電圧側制御回路４３が高電位側領域７において第１の信号Ｓ１を正確に受信することができる。

本発明による電力伝送回路は、上述した実施形態および各変形例の例示に限定されるものではなく、特許請求の範囲によって示され、特許請求の範囲と均等の意味及び範囲内でのすべての変更が含まれることが意図される。

上記実施形態では、第２の二次巻線１５ｃと高電圧側制御回路１８との間に波形成形回路１７が接続されているが、必要に応じ、波形成形回路１７を省くことが可能である。更に、上記実施形態では、第１のトランス１４が疎結合トランスである場合を例示しているが、第１のトランス１４は疎結合トランスを除く他の絶縁トランスであってもよい。

１，１Ａ，１Ｂ，１Ｃ，１Ｄ，１Ｅ…電力伝送回路、１２…低電圧側制御回路、１３…低電圧側インバータ回路、１４…第１のトランス、１５…第２のトランス、１４ａ…第１のトランスの一次巻線（低電圧側巻線）、１４ｂ…第１のトランスの二次巻線（高電圧側巻線）、１５ａ…第２のトランスの一次巻線、１５ｂ…第２のトランスの第１の二次巻線、１５ｃ…第２のトランスの第２の二次巻線、１６，１６Ａ…整流回路、１７…波形成形回路、１８…高電圧側制御回路、２４…高電圧側インバータ回路、２７，３７…発光素子、２８，３６…光ファイバ、２９…フォトダイオード（光検出素子）、３４，３９…アンプ、４２…非絶縁型ＤＣＤＣモジュール（第２のＤＣコンバータ）、５０…絶縁型ＤＣＤＣコンバータ（第１のＤＣコンバータ）、６…低電位側領域（低電位側）、７…高電位側領域（高電位側）、Ｇ１…第１の基準電位、Ｇ２…第２の基準電位、Ｇ２１…第３の基準電位、Ｇ２２…第４の基準電位、Ｓ１…第１の信号、Ｓ２…第２の信号、Ｔ１…第１の期間，Ｔ２…第２の期間，Ｔ４…第４の期間（第３の期間）、Ｖ１…高電圧側電圧。

Claims

低電位側から高電位側にむかって電圧を昇圧する回路と接続された電力伝送回路であって、
前記低電位側に接続された一次巻線である低電圧側巻線、及び前記高電位側に接続された二次巻線である高電圧側巻線を含む絶縁トランスである第１のトランスと、
前記低電圧側巻線に出力端が接続された低電圧側インバータ回路と、
前記低電圧側インバータ回路の入力端に接続され、前記低電圧側インバータ回路を駆動する低電圧側制御回路と、
一次巻線、第１の二次巻線及び第２の二次巻線を含み、前記一次巻線が前記高電圧側巻線に接続された第２のトランスと、
前記第１の二次巻線に接続された整流回路と、
前記第２の二次巻線に接続され、第１の信号に基づいて動作を行う高電圧側制御回路と、
を備え、
前記低電圧側制御回路が前記低電圧側インバータ回路を駆動して生成した高電圧側電圧を、前記第１のトランス、及び前記第２のトランスを経て、前記整流回路に伝送する電力伝送を、第１の期間において行い、
前記低電圧側制御回路が前記低電圧側インバータ回路を駆動して生成した前記第１の信号を、前記第１のトランス、及び前記第２のトランスを経て、前記高電圧側制御回路に伝送する第１の信号伝送を、前記第１の期間とは別の第２の期間において行う、電力伝送回路。
前記第２の二次巻線と前記高電圧側制御回路との間には、前記第１の信号のひずみを改善する波形成形回路が接続されている、請求項１に記載の電力伝送回路。
前記第１のトランスの前記高電圧側巻線と前記第２のトランスの前記一次巻線との間に出力端が接続され、前記高電圧側制御回路に入力端が接続された高電圧側インバータ回路を更に備え、
前記低電圧側制御回路は、前記低電圧側インバータ回路の駆動とは別の動作を第２の信号に基づいて行い、
前記高電圧側制御回路が前記高電圧側インバータ回路を駆動して生成した前記第２の信号を、前記第１のトランスを経て前記低電圧側制御回路に伝送する第２の信号伝送を、前記第１の期間及び前記第２の期間とは別の第３の期間において行う、請求項１又は２に記載の電力伝送回路。
前記第１のトランスは、疎結合トランスである、請求項１又は２に記載の電力伝送回路。
前記低電位側に設けられ、前記第１の信号を、前記低電圧側制御回路とは別に生成する第２の低電圧側制御回路と、
前記第２の低電圧側制御回路に接続された発光素子と、
前記発光素子と光結合された入力端を含み、前記低電位側と前記高電位側との間を接続するように配置された光ファイバと、
前記光ファイバの出力端と前記高電位側において光結合された光検出素子と、
前記高電圧側制御回路に接続された出力端子、及び一対の入力端子を含み、前記一対の入力端子の一方の入力端子が前記光検出素子と接続され、前記一対の入力端子の他方の入力端子が前記高電位側の基準電位に接続されたアンプと、を更に備える、請求項１又は２に記載の電力伝送回路。
低電位側から高電位側にむかって電圧を昇圧する回路と接続された電力伝送回路であって、
前記低電位側に接続された一次巻線である低電圧側巻線、及び前記高電位側に接続された二次巻線である高電圧側巻線を含む絶縁トランスである第１のトランスと、
前記低電圧側巻線に出力端が接続された低電圧側インバータ回路と、
前記低電圧側インバータ回路の入力端に接続され、前記低電圧側インバータ回路を駆動する低電圧側制御回路と、
前記高電圧側巻線に接続された整流回路と、
入力端及び出力端を含み、前記入力端が前記整流回路に接続された第１のＤＣコンバータと、
前記出力端に接続され、第１の信号に基づいて動作を行う第２のＤＣコンバータと、
を備え、
前記低電圧側制御回路が前記低電圧側インバータ回路を駆動して生成した高電圧側電圧を、前記第１のトランス、前記整流回路、及び前記第１のＤＣコンバータを経て、前記第２のＤＣコンバータに伝送する電力伝送を、第１の期間において行い、
前記低電圧側制御回路が前記低電圧側インバータ回路を駆動して生成した前記第１の信号を、前記第１のトランス、前記整流回路、及び前記第１のＤＣコンバータを経て、前記第２のＤＣコンバータに伝送する第１の信号伝送を、前記第１の期間とは別の第２の期間において行う、電力伝送回路。