JP7729397B2 - 量子デバイス、量子コンピュータ及び量子デバイスの製造方法 - Google Patents

量子デバイス、量子コンピュータ及び量子デバイスの製造方法

Info

Publication number
JP7729397B2
JP7729397B2 JP2023563376A JP2023563376A JP7729397B2 JP 7729397 B2 JP7729397 B2 JP 7729397B2 JP 2023563376 A JP2023563376 A JP 2023563376A JP 2023563376 A JP2023563376 A JP 2023563376A JP 7729397 B2 JP7729397 B2 JP 7729397B2
Authority
JP
Japan
Prior art keywords
layer
topological insulator
quantum device
dimensional topological
opening
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2023563376A
Other languages
English (en)
Other versions
JPWO2023095199A1 (ja
JPWO2023095199A5 (ja
Inventor
雅之 細田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fujitsu Ltd
Original Assignee
Fujitsu Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fujitsu Ltd filed Critical Fujitsu Ltd
Publication of JPWO2023095199A1 publication Critical patent/JPWO2023095199A1/ja
Publication of JPWO2023095199A5 publication Critical patent/JPWO2023095199A5/ja
Application granted granted Critical
Publication of JP7729397B2 publication Critical patent/JP7729397B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Landscapes

  • Superconductor Devices And Manufacturing Methods Thereof (AREA)

Description

本開示は、量子デバイス、量子コンピュータ及び量子デバイスの製造方法に関する。
マヨラナ準粒子を用いた量子コンピュータについての研究が行われている。マヨラナ準粒子を発生させる技術として、2次元のトポロジカル絶縁体を用いる技術が提案されている。
米国特許出願公開第2020/0356887号明細書
2次元のトポロジカル絶縁体を用いる従来技術では、安定した特性を得ることが困難である。
本開示の目的は、特性を安定させやすくできる量子デバイス、量子コンピュータ及び量子デバイスの製造方法を提供することにある。
本開示の一形態によれば、基板と、前記基板の上に設けられた2次元トポロジカル絶縁体層と、前記2次元トポロジカル絶縁体層を覆う第1保護層と、前記第1保護層に設けられ、前記2次元トポロジカル絶縁体層の側面が露出する開口部と、前記開口部内に設けられ、前記2次元トポロジカル絶縁体層の前記側面に接する超伝導体層と、を有する量子デバイスが提供される。
本開示によれば、特性を安定させやすくできる。
図1は、第1実施形態に係る量子デバイスを示す上面図である。 図2は、第1実施形態に係る量子デバイスを示す断面図である。 図3は、第1実施形態に係る量子デバイスの製造方法を示す断面図(その1)である。 図4は、第1実施形態に係る量子デバイスの製造方法を示す断面図(その2)である。 図5は、第1実施形態に係る量子デバイスの製造方法を示す断面図(その3)である。 図6は、第1実施形態に係る量子デバイスの製造方法を示す断面図(その4)である。 図7は、第1実施形態に係る量子デバイスの製造方法を示す断面図(その5)である。 図8は、第1実施形態に係る量子デバイスの製造方法を示す断面図(その6)である。 図9は、第1実施形態に係る量子デバイスの製造方法を示す断面図(その7)である。 図10は、第1実施形態に係る量子デバイスの製造方法を示す断面図(その8)である。 図11は、第1実施形態に係る量子デバイスの製造方法を示す上面図(その1)である。 図12は、第1実施形態に係る量子デバイスの製造方法を示す上面図(その2)である。 図13は、第1実施形態に係る量子デバイスの製造方法を示す上面図(その3)である。 図14は、第1実施形態に係る量子デバイスの製造方法を示す上面図(その4)である。 図15は、第1実施形態に係る量子デバイスの製造方法を示す上面図(その5)である。 図16は、第1実施形態に係る量子デバイスの製造方法を示す上面図(その6)である。 図17は、第2実施形態に係る量子デバイスを示す上面図である。 図18は、第2実施形態に係る量子デバイスの製造方法を示す上面図(その1)である。 図19は、第2実施形態に係る量子デバイスの製造方法を示す上面図(その2)である。 図20は、第2実施形態に係る量子デバイスの製造方法を示す上面図(その3)である。 図21は、第2実施形態に係る量子デバイスの製造方法を示す上面図(その4)である。 図22は、第2実施形態に係る量子デバイスの製造方法を示す上面図(その5)である。 図23は、第2実施形態に係る量子デバイスの製造方法を示す上面図(その6)である。 図24は、第3実施形態に係る量子デバイスを示す断面図である。 図25は、第3実施形態に係る量子デバイスの製造方法を示す断面図(その1)である。 図26は、第3実施形態に係る量子デバイスの製造方法を示す断面図(その2)である。 図27は、第3実施形態に係る量子デバイスの製造方法を示す断面図(その3)である。 図28は、第実施形態に係る量子コンピュータを示す図である。
以下、本開示の実施形態について添付の図面を参照しながら具体的に説明する。なお、本明細書及び図面において、実質的に同一の機能構成を有する構成要素については、同一の符号を付することにより重複した説明を省くことがある。
(第1実施形態)
まず、第1実施形態について説明する。第1実施形態は、2次元トポロジカル絶縁体を含む量子デバイスに関する。図1は、第1実施形態に係る量子デバイスを示す上面図である。図2は、第1実施形態に係る量子デバイスを示す断面図である。図2は、図1中のII-II線に沿った断面図に相当する。
第1実施形態に係る量子デバイス1は、図1及び図2に示すように、基板10と、積層体120と、超伝導体層30と、磁性体層141及び142と、ゲート絶縁層91と、ゲート電極92とを有する。なお、図1では、ゲート絶縁層91及びゲート電極92を省略している。
基板10は、Si基板11と、Si基板11の上に形成されたSi酸化膜12とを有する。基板10が絶縁基板であってもよい。
積層体120は、第1保護層21と、第2保護層22と、2次元トポロジカル絶縁体層23とを有する。2次元トポロジカル絶縁体層23は、例えば、単層の1T´-2テルル化タングステン(WTe)である。2次元トポロジカル絶縁体層23が単層の1T´-2セレン化タングステン(WSe)又は1T´-2テルル化モリブデン(MoTe)であってもよい。2次元トポロジカル絶縁体層23の厚さは、例えば1nm程度である。2次元トポロジカル絶縁体層23は縁23Eを備える。第1保護層21及び第2保護層22は、例えば六方晶窒化ホウ素(h-BN)を含む。第1保護層21及び第2保護層22がh-BN層であってもよい。h-BN層は層状物質層の一例である。第1保護層21及び第2保護層22の厚さは、例えば10nm~20nm程度である。第1保護層21は、2次元トポロジカル絶縁体層23の一方の面(第1面)を覆い、第2保護層22は、2次元トポロジカル絶縁体層23の他方の面(第2面)を覆う。また、2次元トポロジカル絶縁体層23の全周にわたって、2次元トポロジカル絶縁体層23の縁23Eの外側で、第1保護層21及び第2保護層22は互いに接触している。積層体120は、基板10の上に2次元トポロジカル絶縁体層23を第1保護層21よりも基板10側にして設けられている。第2保護層22が基板10に接している。
積層体120に開口部25が形成されている。開口部25は第1保護層21を貫通する。また、2次元トポロジカル絶縁体層23の側面が開口部25に露出する。平面視で、2次元トポロジカル絶縁体層23に、開口部25を構成する凹部24が形成されている。開口部25が第2保護層22に達していてもよく、開口部25の底面が第2保護層22の上面よりも基板10側にあってもよい。
積層体120に開口部26及び27が形成されている。開口部26及び27は第1保護層21を貫通する。開口部26及び27が第2保護層22に達していてもよく、開口部26及び27の底面が第2保護層22の上面よりも基板10側にあってもよい。開口部26は、2次元トポロジカル絶縁体層23の縁23Eに沿って、開口部25から一方の側に離れて形成されている。開口部27は、2次元トポロジカル絶縁体層23の縁23Eに沿って、開口部25から他方の側に離れて形成されている。開口部25が開口部26と開口部27との間に位置する。開口部26及び27は、縁23Eから離れている。
超伝導体層30は開口部25内に設けられている。超伝導体層30は2次元トポロジカル絶縁体層23の側面に接しており、2次元トポロジカル絶縁体層23の開口部25に露出した側面は、超伝導体層30により覆われている。超伝導体層30は第1保護層21の上面よりも上方に突出していてもよい。超伝導体層30は、例えばタングステン(W)層である。超伝導体層30の厚さは、例えば10nm~30nm程度である。
磁性体層141は開口部26内に設けられている。磁性体層142は開口部27内に設けられている。磁性体層141及び142は2次元トポロジカル絶縁体層23に及ぶ磁界を生成する。磁性体層141及び142は、2次元トポロジカル絶縁体層23の縁23Eから離れており、2次元トポロジカル絶縁体層23に接していない。磁性体層141及び142は、例えばコバルト(Co)層である。
ゲート絶縁層91は、積層体120及び超伝導体層30を覆うようにして基板10の上に設けられている。ゲート電極92は、ゲート絶縁層91の上に設けられている。ゲート絶縁層91は、例えば窒化シリコン(Si)、二酸化シリコン(SiO)又は六方晶窒化ホウ素の薄膜層である。ゲート電極92は、例えば金(Au)電極である。
量子デバイス1では、2次元トポロジカル絶縁体層23のエッジステートにより、縁23Eに縁チャネルが形成される。そして、超伝導体層30よりも磁性体層141側の部分にマヨラナ準粒子γ1が発現し、超伝導体層30よりも磁性体層142側の部分にマヨラナ準粒子γ2が発現する。マヨラナ準粒子γ1は、磁性体層141が生成する磁場の影響により、超伝導体層30の近傍に拘束され、マヨラナ準粒子γ2は、磁性体層142が生成する磁場の影響により、超伝導体層30の近傍に拘束される。
なお、超伝導体層30と磁性体層141,142との間の距離は、例えば50nm~500nm程度である。
次に、第1実施形態に係る量子デバイス1の製造方法について説明する。図3~図10は、第1実施形態に係る量子デバイス1の製造方法を示す断面図である。図11~図16は、第1実施形態に係る量子デバイス1の製造方法を示す上面図である。
まず、図3に示すように、積層体120を形成する。積層体120の形成では、非酸化性雰囲気、例えばアルゴン(Ar)雰囲気中で、2次元トポロジカル絶縁体層23を準備する。2次元トポロジカル絶縁体層23は、例えば、バルク状のWTeから単層の1T´-WTeを剥離することで取得できる。2次元トポロジカル絶縁体層23の準備の後、非酸化性雰囲気中で、2次元トポロジカル絶縁体層23の一方の面に第1保護層21を貼り付け、他方の面に第2保護層22を貼り付ける。
次いで、図4及び図11に示すように、基板10の上に、2次元トポロジカル絶縁体層23を第1保護層21よりも基板10側にして積層体120を設ける。本実施形態では、第2保護層22が基板10に接するようにして、基板10の上に積層体120を設ける。積層体120は、例えばスタンプ法により基板10の上に設けることができる。積層体120は、大気中で基板10の上に設けてもよい。2次元トポロジカル絶縁体層23の全体が第1保護層21及び第2保護層22より覆われており、2次元トポロジカル絶縁体層23の酸化が防止されるためである。図4は図11中のIV-IV線に沿った断面図に相当する
その後、図5及び図12に示すように、積層体120を覆う犠牲層81を基板10の上に形成する。犠牲層81は、例えば蒸着法により形成することができる。犠牲層81は、例えばアルミニウム(Al)層である。犠牲層81がAu層であってもよい。犠牲層81の厚さは、好ましくは20nm以上であり、より好ましくは30nm以上である。図5は図12中のV-V線に沿った断面図に相当する。
続いて、図6及び図13に示すように、犠牲層81の上に保護層82を形成する。後述のように、開口部25、26及び27は集束イオンビーム(focused ion beam:FIB)を用いて形成される。保護層82は、開口部25、26及び27を形成する際のFIBの照射によるダメージを抑制しようとする部分の上方に設ける。例えば、2次元トポロジカル絶縁体層23の開口部25、26及び27の形成後に残存させる部分の上方で、開口部25、26及び27を形成する予定の領域の周囲に保護層82を形成する。保護層82は、例えば白金(Pt)層である。保護層82の厚さは、例えば20nm~50nm程度である。保護層82は、例えばFIBを用いて形成することができる。保護層82を形成する際のFIBの出力が5V程度であれば、犠牲層81により積層体120へのダメージを抑制することができる。図6は図13中のVI-VI線に沿った断面図に相当する。
次いで、図7及び図14に示すように、積層体120に開口部25、26及び27を形成する。開口部25、26及び27は、例えば真空中でFIBを用いて形成することができる。開口部25は、第1保護層21を貫通し、2次元トポロジカル絶縁体層23の側面が露出するように形成される。つまり、開口部25は、2次元トポロジカル絶縁体層23の一部を除去するように形成される。この結果、2次元トポロジカル絶縁体層23の縁23Eの一部が移動して、2次元トポロジカル絶縁体層23に、開口部25を構成する凹部24が形成される。また、開口部25、26及び27の底に第2保護層22が露出する。例えば、犠牲層81の厚さが20nm、第1保護層21の厚さが10nm、2次元トポロジカル絶縁体層23の厚さが1nmの場合、開口部25、26及び27の深さは35nm程度とする。開口部25、26及び27の形成の際に、保護層82が形成されているため、2次元トポロジカル絶縁体層23のダメージが抑制される。図7に示すように、開口部25、26及び27の周囲に切削残渣83が生じてもよい。図14及び図15では、切削残渣83が省略されている。図7は図14中のVII-VII線に沿った断面図に相当する。
その後、図8及び図15に示すように、開口部25内に超伝導体層30を形成する。超伝導体層30は、例えば真空中でFIBを用いて形成することができる。開口部25、26及び27の形成と、超伝導体層30の形成とを、同一の装置中で大気暴露せずに連続して行ってもよい。超伝導体層30は、少なくとも2次元トポロジカル絶縁体層23の開口部25に露出した側面の全体を覆う程度の厚さに形成する。また、開口部26内に磁性体層141を形成し、開口部27内に磁性体層142を形成する。磁性体層141及び142は、例えば真空中でFIBを用いて形成することができる。超伝導体層30の形成の際に開口部25の周囲に超伝導体層30の材料が付着してもよく、磁性体層141の形成の際に開口部26の周囲に磁性体層141の材料が付着してもよく、磁性体層142の形成の際に開口部27の周囲に磁性体層142の材料が付着してもよい。図8は図15中のVIII-VIII線に沿った断面図に相当する。
続いて、図9及び図16に示すように、犠牲層81を除去する。犠牲層81の除去に伴い、保護層82及び切削残渣83も除去される。犠牲層81がAl層である場合、犠牲層81は塩酸を用いて除去することができる。犠牲層81がAu層である場合、犠牲層81はヨウ素を含有する溶液を用いて除去することができる。図9は図16中のIX-IX線に沿
った断面図に相当する。
次いで、図10に示すように、ゲート絶縁層91及びゲート電極92を形成する。ゲート絶縁層91は、例えば原子層堆積(atomic layer deposition:ALD)法により形成
することができる。ゲート電極92は、例えばマスクを用いた蒸着及びマスクの除去によるリフトオフにより形成することができる。ゲート電極92を、成膜及びその後のエッチングにより形成してもよい。
このようにして、第1実施形態に係る量子デバイス1を製造することができる。
第1実施形態では、超伝導体層30が開口部25内に設けられ、2次元トポロジカル絶縁体層23の縁23Eに接する。このため、マヨラナ準粒子γ1及びγ2を発現させるための、2次元トポロジカル絶縁体層23と、超伝導体層30と、磁性体層141及び142との関係を安定して実現しやすい。
また、FIBを用いて開口部25、26及び27を形成するため、開口部25、26及び27を高精度で形成することができる。量子デバイス1の製造に際して、積層体120の準備と、開口部25の形成から超伝導体層30の形成までの処理とを非酸化性雰囲気で行えば、2次元トポロジカル絶縁体層23の酸化を容易に抑制して、酸化に伴う特性の変動を抑制することができる。開口部25、26及び27の形成の際に切削残渣が生じても、その前に犠牲層81を形成しているため、犠牲層81の除去に伴って切削残渣を容易に除去することができる。開口部25、26及び27の形成の前に保護層82を形成しているため、開口部25、26及び27の形成の際の積層体120へのダメージを抑制することができる。
なお、開口部25の形成の際に、2次元トポロジカル絶縁体層23の側面の近傍にダメージが生じてトポロジカル特性が劣化した部分が生じたとしても、その数原子内側においてトポロジカル特性が回復する。このため、トポロジカル特性が回復した部分に超伝導体層30からの超伝導近接効果がもたらされる。
また、バルクのWTeから1T´-WTeを剥離した場合、2次元トポロジカル絶縁体層23の形状が剥離の度に異なるおそれがある。本実施形態によれば、2次元トポロジカル絶縁体層23の形状が剥離の度に異なったとしても、超伝導体層30と、磁性体層141及び142とを2次元トポロジカル絶縁体層23の形状に応じて適切に配置することができる。
(第2実施形態)
次に、第2実施形態について説明する。第2実施形態は、主として磁性体層の配置の点で第1実施形態と相違する。図17は、第2実施形態に係る量子デバイスを示す上面図である。なお、図17では、ゲート絶縁層91及びゲート電極92を省略している。
第2実施形態に係る量子デバイス2では、図17に示すように、積層体120に開口部26及び27が形成されておらず、磁性体層141及び142に代えて磁性体層241及び242が設けられている。
磁性体層241は、2次元トポロジカル絶縁体層23の縁23Eに沿って、超伝導体層30から一方の側に離れて、第1保護層21の上に設けられている。磁性体層242は、2次元トポロジカル絶縁体層23の縁23Eに沿って、超伝導体層30から他方の側に離れて、第1保護層21の上に設けられている。超伝導体層30が磁性体層241と磁性体層242との間に位置する。磁性体層241及び242は、平面視で、2次元トポロジカル絶縁体層23の縁23Eと重なる。磁性体層241及び242は2次元トポロジカル絶縁体層23に及ぶ磁界を生成する。磁性体層241及び242は2次元トポロジカル絶縁体層23に接していない。磁性体層241及び242は、例えばCo層である。
他の構成は第1実施形態と同様である。
量子デバイス2でも、超伝導体層30よりも磁性体層141側の部分にマヨラナ準粒子γ1が発現し、超伝導体層30よりも磁性体層142側の部分にマヨラナ準粒子γ2が発現する。マヨラナ準粒子γ1は、磁性体層141が生成する磁場の影響により、超伝導体層30の近傍に拘束され、マヨラナ準粒子γ2は、磁性体層142が生成する磁場の影響により、超伝導体層30の近傍に拘束される。
次に、第2実施形態に係る量子デバイス2の製造方法について説明する。図18~図23は、第2実施形態に係る量子デバイス2の製造方法を示す上面図である。
まず、第1実施形態と同様にして、積層体120を基板10の上に設ける工程までの処理を行う(図4及び図11参照)。次いで、図18に示すように、第1保護層21の上に磁性体層241及び242を形成する。磁性体層241及び242は、例えばマスクを用いた蒸着及びマスクの除去によるリフトオフにより形成することができる。磁性体層241及び242を、成膜及びその後のエッチングにより形成してもよい。
その後、図19に示すように、積層体120と、磁性体層241及び242とを覆う犠牲層81を基板10の上に形成する。犠牲層81は、例えばAl層又はAu層である。
続いて、図20に示すように、犠牲層81の上に保護層82を形成する。保護層82の形成の際に、走査イオン顕微鏡(scanning ion microscope:SIM)等を用いて磁性体
層241及び242の位置を特定し、磁性体層241及び242をアライメントマークとして用いてもよい。保護層82は、開口部25を形成する際のFIBの照射によるダメージを抑制しようとする部分の上方に設ける。例えば、2次元トポロジカル絶縁体層23の開口部25の形成後に残存させる部分の上方で、開口部25を形成する予定の領域の周囲に保護層82を形成する。保護層82は、例えばPt層である。
次いで、図21に示すように、積層体120に開口部25を形成する。この結果、2次元トポロジカル絶縁体層23の縁23Eの一部が移動して、2次元トポロジカル絶縁体層23に、開口部25を構成する凹部24が形成される。また、開口部25の底に第2保護層22が露出する。開口部25の周囲に切削残渣83が生じてもよい(図7参照)。
その後、図22に示すように、開口部25内に超伝導体層30を形成する。超伝導体層30は、少なくとも2次元トポロジカル絶縁体層23の開口部25に露出した側面の全体を覆う程度の厚さに形成する。超伝導体層30の形成の際に開口部25の周囲に超伝導体層30の材料が付着してもよい。
続いて、図23に示すように、犠牲層81を除去する。犠牲層81の除去に伴い、保護層82及び切削残渣83も除去される。
次いで、第1実施形態と同様に、ゲート絶縁層91及びゲート電極92を形成する(図10参照)。
このようにして、第2実施形態に係る量子デバイス2を製造することができる。
第2実施形態でも、超伝導体層30が開口部25内に設けられ、2次元トポロジカル絶縁体層23の縁23Eに接する。このため、マヨラナ準粒子γ1及びγ2を発現させるための、2次元トポロジカル絶縁体層23と、超伝導体層30と、磁性体層241及び242との関係を安定して実現しやすい。
(第3実施形態)
次に、第3実施形態について説明する。第3実施形態は、主として積層体の構成の点で第1実施形態と相違する。図24は、第3実施形態に係る量子デバイスを示す断面図である。
第3実施形態に係る量子デバイス3では、図24に示すように、積層体120に代えて積層体320が設けられている。積層体320は、第1保護層21と、2次元トポロジカル絶縁体層23とを有し、第2保護層22を有しない。積層体320は、基板10の上に2次元トポロジカル絶縁体層23を第1保護層21よりも基板10側にして設けられている。2次元トポロジカル絶縁体層23が基板10に接している。また、2次元トポロジカル絶縁体層23の全周にわたって、2次元トポロジカル絶縁体層23の縁23Eの外側で、第1保護層21も基板10に接している。
開口部25が基板10に達していてもよく、開口部25の底面が基板10の上面よりも基板10の下面側にあってもよい。開口部25の底面は、Si酸化膜12内にあってもよく、Si基板11内にあってもよく、Si基板11とSi酸化膜12との界面にあってもよい。開口部25の底面が基板10の上面にあってもよい。
他の構成は第1実施形態と同様である。
量子デバイス3でも、超伝導体層30よりも磁性体層141側の部分にマヨラナ準粒子γ1が発現し、超伝導体層30よりも磁性体層142側の部分にマヨラナ準粒子γ2が発現する(図1参照)。
次に、第3実施形態に係る量子デバイス3の製造方法について説明する。図25~図27は、第3実施形態に係る量子デバイス3の製造方法を示す断面図である。
まず、図25に示すように、非酸化性雰囲気、例えばAr雰囲気中で、2次元トポロジカル絶縁体層23を基板10に貼り付け、2次元トポロジカル絶縁体層23の上に第1保護層21を貼り付ける。このようにして、積層体320が形成される。
次いで、図26に示すように、第1実施形態と同様にして、犠牲層81の形成と、保護層82の形成と、開口部25、26及び27と、超伝導体層30の形成と、磁性体層141及び142と、犠牲層81の除去とを行う。
その後、図27に示すように、第1実施形態と同様にして、ゲート絶縁層91及びゲート電極92を形成する。
このようにして、第3実施形態に係る量子デバイス3を製造することができる。
第2実施形態でも、超伝導体層30が開口部25内に設けられ、2次元トポロジカル絶縁体層23の縁23Eに接する。このため、マヨラナ準粒子γ1及びγ2を発現させるための、2次元トポロジカル絶縁体層23と、超伝導体層30と、磁性体層141及び142との関係を安定して実現しやすい。
また、第2保護層22が設けられていなくても、2次元トポロジカル絶縁体層23の第1面は第1保護層21により覆われ、第2面は基板10により覆われるため、2次元トポロジカル絶縁体層23の酸化を容易に抑制して、酸化に伴う特性の変動を抑制することができる。
(第4実施形態)
次に、第4実施形態について説明する。第4実施形態は、量子コンピュータに関する。図28は、第実施形態に係る量子コンピュータを示す図である。
第4実施形態に係る量子コンピュータ4は、汎用コンピュータ401と、制御部402と、量子デバイス403とを有する。制御部402は、汎用コンピュータ401からの制御信号に基づいて量子デバイス403を制御する。量子デバイス403としては、第1~第3実施形態のいずれかに係る量子デバイスが用いられる。制御部402及び量子デバイス403はクリオスタット404に収納される。
量子コンピュータ4により、安定した量子演算を行うことが可能である。
以上、好ましい実施の形態等について詳説したが、上述した実施の形態等に制限されることはなく、請求の範囲に記載された範囲を逸脱することなく、上述した実施の形態等に種々の変形及び置換を加えることができる。
1、2、3、403:量子デバイス
4:量子コンピュータ
10:基板
21:第1保護層
22:第2保護層
23:2次元トポロジカル絶縁体層
23E:縁
24:凹部
25、26、27:開口部
30:超伝導体層
81:犠牲層
82:保護層
120、320:積層体
141、142、241、242:磁性体層

Claims (13)

  1. 基板と、
    前記基板の上に設けられた2次元トポロジカル絶縁体層と、
    前記2次元トポロジカル絶縁体層を覆う第1保護層と、
    前記第1保護層に設けられ、前記2次元トポロジカル絶縁体層の側面が露出する開口部と、
    前記開口部内に設けられ、前記2次元トポロジカル絶縁体層の前記側面に接する超伝導体層と、
    を有することを特徴とする量子デバイス。
  2. 平面視で、前記2次元トポロジカル絶縁体層に、前記開口部を構成する凹部が形成されていることを特徴とする請求項1に記載の量子デバイス。
  3. 前記2次元トポロジカル絶縁体層は、単層の1T´-WTeからなることを特徴とする請求項1又は2に記載の量子デバイス。
  4. 前記第1保護層は、第1層状物質層を有することを特徴とする請求項1乃至3のいずれか1項に記載の量子デバイス。
  5. 前記基板と前記2次元トポロジカル絶縁体層との間に設けられた第2保護層を有することを特徴とする請求項1乃至4のいずれか1項に記載の量子デバイス。
  6. 前記第2保護層は、第2層状物質層を有することを特徴とする請求項5に記載の量子デバイス。
  7. 前記第1保護層に接し、前記超伝導体層から離れて設けられ、前記2次元トポロジカル絶縁体層に及ぶ磁界を生成する磁性体層を有することを特徴とする請求項1乃至6のいずれか1項に記載の量子デバイス。
  8. 請求項1乃至7のいずれか1項に記載の量子デバイスを含むことを特徴とする量子コンピュータ。
  9. 非酸化性雰囲気中で、基板の上に、2次元トポロジカル絶縁体層を形成する工程と、
    前記2次元トポロジカル絶縁体層上に第1保護層を形成する工程と、
    非酸化性雰囲気中で、前記第1保護層に、前記2次元トポロジカル絶縁体層の側面が露出する開口部を形成する工程と、
    非酸化性雰囲気中で、前記開口部内に超伝導体層を形成する工程と、
    を有することを特徴とする量子デバイスの製造方法。
  10. 前記開口部は、集束イオンビームを用いて形成されることを特徴とする請求項9に記載の量子デバイスの製造方法。
  11. 前記第1保護層を形成する工程と前記開口部を形成する工程との間に、前記第1保護層を覆う犠牲層を形成する工程を有し、
    前記開口部は、前記犠牲層を貫通して形成され、
    前記超伝導体層を形成する工程の後に、前記犠牲層を除去する工程を有することを特徴とする請求項9又は10に記載の量子デバイスの製造方法。
  12. 前記第1保護層を設ける工程と前記開口部を形成する工程との間に、前記第1保護層を覆う犠牲層を形成する工程を有し、
    前記開口部は、集束イオンビームを用いて前記犠牲層を貫通して形成され、
    前記犠牲層を形成する工程と前記開口部を形成する工程との間に、前記犠牲層の上に、前記集束イオンビームから前記2次元トポロジカル絶縁体層を保護する保護層を形成する工程を有し、
    前記超伝導体層を形成する工程の後に、前記犠牲層及び前記保護層を除去する工程を有することを特徴とする請求項9に記載の量子デバイスの製造方法。
  13. 前記2次元トポロジカル絶縁体層を形成する前に、前記基板上に第2保護層を形成する工程を有することを特徴とする請求項9乃至12のいずれか1項に記載の量子デバイスの製造方法。
JP2023563376A 2021-11-24 2021-11-24 量子デバイス、量子コンピュータ及び量子デバイスの製造方法 Active JP7729397B2 (ja)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
PCT/JP2021/042964 WO2023095199A1 (ja) 2021-11-24 2021-11-24 量子デバイス、量子コンピュータ及び量子デバイスの製造方法

Publications (3)

Publication Number Publication Date
JPWO2023095199A1 JPWO2023095199A1 (ja) 2023-06-01
JPWO2023095199A5 JPWO2023095199A5 (ja) 2024-08-01
JP7729397B2 true JP7729397B2 (ja) 2025-08-26

Family

ID=86539046

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2023563376A Active JP7729397B2 (ja) 2021-11-24 2021-11-24 量子デバイス、量子コンピュータ及び量子デバイスの製造方法

Country Status (2)

Country Link
JP (1) JP7729397B2 (ja)
WO (1) WO2023095199A1 (ja)

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20200320420A1 (en) 2019-04-02 2020-10-08 International Business Machines Corporation Tunable superconducting resonator for quantum computing devices

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20200320420A1 (en) 2019-04-02 2020-10-08 International Business Machines Corporation Tunable superconducting resonator for quantum computing devices

Non-Patent Citations (2)

* Cited by examiner, † Cited by third party
Title
RHODES, Daniel A. et al.,Enhanced Superconductivity in Monolayer Td-MoTe2,NANO LETTERS,2021年03月09日,2021, 21,pp. 2505-2511,DOI: 10.1021/acs.nanolett.0c04935
細田雅之 他,WTe2薄膜デバイスにおける電極形成手法の検討,2021年第68回応用物理学会春季学術講演会 公式ガイドブック,2021年03月10日,19a-Z31-5

Also Published As

Publication number Publication date
WO2023095199A1 (ja) 2023-06-01
JPWO2023095199A1 (ja) 2023-06-01

Similar Documents

Publication Publication Date Title
US6884704B2 (en) Ohmic metal contact and channel protection in GaN devices using an encapsulation layer
US20090315122A1 (en) Semiconductor device having ohmic recessed electrode
CN110291649A (zh) 用于原位制造“马约拉纳材料-超导体”混合网络的方法以及通过该方法制造的混合结构
JP4751498B2 (ja) 半導体三端子装置
US8173529B2 (en) Semiconductor device manufacturing method
JP2007273492A (ja) 窒化物半導体装置およびその製造方法
JP6269276B2 (ja) 半導体装置、半導体装置の製造方法
JP3664987B2 (ja) 電子顕微鏡観察用試料の作成方法及び半導体装置の解析方法
TWI380374B (en) Semiconductor fabrication process including recessed source/drain regions in an soi wafer
JP3801091B2 (ja) 炭化珪素半導体装置およびその製造方法
JPS58500680A (ja) 低抵抗合成金属導体を具えた半導体デバイスおよびその製造方法
CN113889534A (zh) 无金欧姆接触电极、半导体器件和射频器件及其制法
CN107302026B (zh) 用于处理载体的方法和电子部件
JP7729397B2 (ja) 量子デバイス、量子コンピュータ及び量子デバイスの製造方法
TW201545315A (zh) 半導體裝置與其之製造方法
TW202527830A (zh) 具有氧化物或氮氧化物晶種層的高臨界溫度金屬氮化物層
JP2001508598A (ja) 半導体表面処理方法及び装置
US20250015169A1 (en) Electronic device, quantum computer, and method for manufacturing electronic device
JP6369366B2 (ja) 半導体装置の製造方法
EP0696053A1 (fr) Procédé de réalisation d'un transistor à effet de champ à canal creusé
TWI652820B (zh) 半導體結構的製造方法及半導體裝置
JP2002299705A (ja) 微小面積トンネル接合の作製方法
CN117501453B (zh) 固定电荷显现方法、薄膜晶体管的制造方法及薄膜晶体管
JPH11260701A (ja) 電子ビーム露光の位置合わせマーク
JPH05167063A (ja) オーミック電極とその形成方法及び半導体装置

Legal Events

Date Code Title Description
A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20240516

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20240516

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20250513

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20250702

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20250715

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20250728

R150 Certificate of patent or registration of utility model

Ref document number: 7729397

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150