JP2001508598A - 半導体表面処理方法及び装置 - Google Patents

半導体表面処理方法及び装置

Info

Publication number
JP2001508598A
JP2001508598A JP52970798A JP52970798A JP2001508598A JP 2001508598 A JP2001508598 A JP 2001508598A JP 52970798 A JP52970798 A JP 52970798A JP 52970798 A JP52970798 A JP 52970798A JP 2001508598 A JP2001508598 A JP 2001508598A
Authority
JP
Japan
Prior art keywords
ions
semiconductor
zone
electrons
molecule
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Ceased
Application number
JP52970798A
Other languages
English (en)
Inventor
ジャン−ピエール ブリアン
Original Assignee
ユニヴェルシテ ピエール エ マリ キュリ
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by ユニヴェルシテ ピエール エ マリ キュリ filed Critical ユニヴェルシテ ピエール エ マリ キュリ
Publication of JP2001508598A publication Critical patent/JP2001508598A/ja
Ceased legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/26—Bombardment with radiation
    • H01L21/263—Bombardment with radiation with high-energy radiation
    • H01L21/265—Bombardment with radiation with high-energy radiation producing ion implantation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02123—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon
    • H01L21/02164—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material being a silicon oxide, e.g. SiO2
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B81—MICROSTRUCTURAL TECHNOLOGY
    • B81C—PROCESSES OR APPARATUS SPECIALLY ADAPTED FOR THE MANUFACTURE OR TREATMENT OF MICROSTRUCTURAL DEVICES OR SYSTEMS
    • B81C1/00—Manufacture or treatment of devices or systems in or on a substrate
    • B81C1/00841—Cleaning during or after manufacture
    • B81C1/00849—Cleaning during or after manufacture during manufacture
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C14/00—Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material
    • C23C14/04—Coating on selected surface areas, e.g. using masks
    • C23C14/048—Coating on selected surface areas, e.g. using masks using irradiation by energy or particles
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/04—Coating on selected surface areas, e.g. using masks
    • C23C16/047—Coating on selected surface areas, e.g. using masks using irradiation by energy or particles
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/02227—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process
    • H01L21/0223—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process formation by oxidation, e.g. oxidation of the substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/314—Inorganic layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/314—Inorganic layers
    • H01L21/316—Inorganic layers composed of oxides or glassy oxides or oxide based glass
    • H01L21/31604—Deposition from a gas or vapour
    • H01L21/31608—Deposition of SiO2
    • H01L21/31612—Deposition of SiO2 on a silicon body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/314—Inorganic layers
    • H01L21/316—Inorganic layers composed of oxides or glassy oxides or oxide based glass
    • H01L21/3165—Inorganic layers composed of oxides or glassy oxides or oxide based glass formed by oxidation
    • H01L21/31654—Inorganic layers composed of oxides or glassy oxides or oxide based glass formed by oxidation of semiconductor materials, e.g. the body itself
    • H01L21/31658—Inorganic layers composed of oxides or glassy oxides or oxide based glass formed by oxidation of semiconductor materials, e.g. the body itself by thermal oxidation, e.g. of SiGe
    • H01L21/31662—Inorganic layers composed of oxides or glassy oxides or oxide based glass formed by oxidation of semiconductor materials, e.g. the body itself by thermal oxidation, e.g. of SiGe of silicon in uncombined form

Landscapes

  • Engineering & Computer Science (AREA)
  • Chemical & Material Sciences (AREA)
  • Physics & Mathematics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Power Engineering (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Health & Medical Sciences (AREA)
  • Toxicology (AREA)
  • Materials Engineering (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Mechanical Engineering (AREA)
  • Organic Chemistry (AREA)
  • Metallurgy (AREA)
  • General Chemical & Material Sciences (AREA)
  • High Energy & Nuclear Physics (AREA)
  • Cleaning Or Drying Semiconductors (AREA)
  • Weting (AREA)
  • Electrodes Of Semiconductors (AREA)

Abstract

(57)【要約】 本発明は半導体（１Ｂ）の表面（２）を処理する為の方法と、対応する処理装置に関する。表面は水素で飽和された外部結合手を有する半導体の第一の分子でふさがれる。方法は低エネルギーの高電荷イオンのビーム（３０）を表面に向けて送ることと、それに減速電圧（Ｕ2）を表面近くで印加することとを含む。このように、イオンは接触すること無しに第一の分子の電子を抽出し、対応する外部結合手を飽和する水素を放出させる。そして絶縁性化合物の第二の分子が形成されるように、未結合となった外部結合手を飽和する生成物が送られる。本発明は表面洗浄、エッチング及びナノレベルの製造に対して有用である。

Description

【発明の詳細な説明】 半導体表面処理方法及び装置 本発明は半導体の表面処理に関し、半導体と同時に半導体表面を処理する為の 方法と装置に関する。その用途は、表面洗浄、エッチング及びナノレベルの製造 の分野にわたる。 シリコンウエハを水素化シリコンより成る極めて不活性で極めて平坦な表面に 処理することが可能な技術としては、水素がシリコン上に単原子層を形成するも のが知られている。このような調整は、当業者により行われている標準的手法に 従って切断され、大気にさらされたシリコンウエハでなされ得る。周囲の酸素が 即座にウエハを覆ってシリコンを酸化することは知られており、通常は約２０オ ングストロームに相当する５〜６原子層の厚さにＳｉＯ2分子が形成される。従 って専門家には周知の、ＢＥＬＬ ＴＥＬＥＰＨＯＮＥ Ｃｏ.，により考案され た方法によれば、表面酸化シリコンウエハは２つの槽に連続して浸せきされるが 、第一の槽には弗化水素酸が入っており、第二の槽には弗化水素酸と同時にアン モニアイオンが入っている。処理された表面は従ってエッチングされており、単 一の水素層にて覆われている。処理されたウエハは真空に置かれ、外部汚染から 守られる。 従ってこのような技術は極めて清浄な表面を得ることを可能とするが、しかし 外部に水素による不活性層を伴う。それでも特にＳｉＯ2から成る１層又は何層 かの外部絶縁層を有することが有利な場合もしばしばある。例えば、ＳｉＯ2で 覆われたシリコンウエハは、更に金属層を設けることによりＭＯＳ型トランジス タを製造する為に利用できる。 半導体の表面処理に付随するもう１つの問題は、これら表面のエッチング（リ ソグラフィー）に関わることである。産業レベルにおける表面の刻印（Marking ）は、マークの寸法及び位置に関してミクロンの分数単位で行われている。高電 荷イオンをマイカ又はグラファイト表面に送り、接触と高エネルギー衝突を利用 して恒久的に規則的なきず（defect）をつけることが推奨されて来た。これらの きずは、表面トポロジーを変えてしまうように分布する数ナノメートルの大きさ の ブリスタを作る。 このエッチング法の主要な欠点はこの方法が単に表面トポロジーを変化させる だけだというところにある。 本発明はシリコンウエハの表面処理法に関し、この表面を極めて清浄で平坦に 、そして１層又は何層かのＳｉＯ2単層で作ることを可能とするものである。 より一般的に言えば、本発明は半導体の表面処理法に関し、この表面を極めて 清浄で明確な輪郭に、そして１層又は何層かの分子層にわたる絶縁性化合物で作 ることを可能とするものである。 本発明の目的はまた、前記表面を約１ナノメートルだけエッチングすることが 可能な半導体の表面処理法を提供するところにある。 本発明は容易に実行することができ、表面調整のリアルタイム制御が可能で後 の制御を簡単にしかも極めて高い精度で行うことが出来るような方法に関する。 本発明の他の目的は、この表面を極めて清浄で明確な輪郭に作れるように洗浄 すること、そして１層又は何層かの分子層にわたる絶縁性化合物で作ることを可 能とする半導体表面処理用装置である。 本発明はまた、この表面を約１ナノメートルだけエッチングすることが可能の 半導体表面処理用装置にも関する。 本発明は容易に実施及び実用化でき、表面調整のリアルタイム制御が可能で 後の表面状態の制御を簡単にしかも極めて高精度で行うことが出来るような処理 装置に関する。 本発明はまた、好ましくは既存の半導体の少なくとも１万倍分に等しい多大な 情報記憶容量を有する半導体に関する。 この視点において本発明は、外部結合手を有し、前記結合手が水素原子で飽和 している半導体の第一の分子からこの表面が作られている半導体表面処理法に関 する。 本発明による方法は； 低エネルギーで高電荷の陽イオンを発生させるステップと； 真空下でこれらのイオンから成るビームを表面の少なくとも１ゾーンへと 送るステップであって、これらのゾーンは表面の決められた部分をカバーし ているステップと； ビームのイオンに対して制御された平均速度を与える為に、ビームに減速 電圧を表面近くで印加するステップであって、これによりイオンがこれらの ゾーンの第一の分子の電子を表面に接触することなく抽出し、従ってこれら 第一の分子はその水素原子を失い、対応する外部結合手が未結合となるステ ップと；そして 絶縁性化合物の第二の分子を形成する為にこれらのゾーンに未結合となっ た外部結合手を飽和する生成物を送るステップとを含む。 「表面」という語は、一般的に結晶面に概ね沿って切断された半導体の表面部 分を意味する。 表面は、特に層を成長させたりエッチングに供する為の基板として役立つよう に平面であるのが有利である。異なる形態の実施例においては表面は曲面である 。 「高電荷の陽イオン」という語は、少なくとも３個の正の電荷、好ましくは少 なくとも15個の正の電荷を有するイオンを意味する。これらのエネルギーを「低 い」と説明するのは、エネルギーが約１ＭｅＶ又は１ＧｅＶである粒子加速器で 得られるイオンと比較してのことである。従ってイオンの低エネルギーとは数十 ｋｅＶより小さい。 イオンのビームが送られる「真空」下とは、例えば１０-9Pa程度の比較的高圧 力に相当しても良い。それはまた、超高真空でも良い。 減速電圧はイオンに対して零に近い、一般的には数十ｋｅＶ未満の非常に低い エネルギーを与える為に印加される。 本発明による処理方法において重要な点は、イオンが表面に接触しないという ことである。逆にそれらが表面の電子を引き付け、反対方向に流れて離れて行く 。 低エネルギーの高電荷イオンを利用して半導体から電子を抽出することは、１ ９９６年11月6日〜9日、テキサス州デントン市で開催された１４ｔｈ．Ｉｎｔｅ ｒｎａｔｉｏｎａｌ Ｃｏｎｆｅｒｅｎｃｅ ｏｆ Ａｐｐｌｉｃａｔｉｏｎｓ ｉ ｎ Ｒｅｓｅａｒｃｈ ａｎｄ Ｉｎｄｕｓｔｒｙで発表されたＪｅａｎ−Ｐｉｅ ｒｒｅ Ｂｒｉａｎｄによる論文に説明されている。概略を言うと、低エネルギ ーの高電荷イオンは、表面から数十オングストロームにも及ぶかなり長い距 離において半導電性媒体と相互作用を開始する。イオンはリュードベリ状態を経 る伝導電子、即ち価電子を引き寄せ、捕獲する。従ってイオンは中空原子即ち、 例えば少なくとも部分的に空の内部殻と活性電子より成る外部殻を有する原子と なる。イオンにより捕獲される電子の数は、これらの電子がその後イオンからオ ージェ効果により放出される為、その電荷よりもかなり多い。１個のイオンによ り半導体から除去される電子の数は、一般的にその電荷の約３倍に等しい。 表面近くにおいて、イオンはイオンに引力をはたらかせる電子影像を生成し、 その為表面に向かうその動きを加速する傾向にある。しかしながら、イオンによ る電子の抽出は、半導体又は絶縁体のその表面にこの電子影像を代償するような 正孔を作る。イオンから形成される中空原子をトランポリン効果により表面に接 触すること無しに後ろに散乱させることが出来る。半導体材料への接触及びそこ への進入が起るか起らないかはイオンの初期映写（cinematic）条件による。臨 界速度を超えると、表面に向うイオンは正孔の形成にもかかわらず半導体材料に 到達し、浸透する。逆に臨界速度を下回るとトランポリン効果が発生する。臨界 速度の値は半導体材料の抽出電位（extraction potential）及び陽イオンの初電 荷により決る。 減速電圧を用いてイオンの平均速度を制御することによりトランポリン効果を 誘発し、イオンに制御された電荷及びエネルギーを与えることが出来る。 更に各イオンは、その面がそのイオンの位置と速度で決まる素相互作用ゾーン から電子を抽出する。従ってイオンビームがそこに向って送られるように決定し たゾーンは、ビーム中のイオンの素相互作用ゾーン全ての集合である。 半導体の表面から抽出された電子は、基本的に第一の分子の外部結合手に結合 する電子である。それらがなくなると、外部結合手を飽和している水素が陽子に 還元され、表面からの束縛を解かれる。よって外部結合手は未結合となる。 半導体表面のエッチングでは、イオンビームの位置を制御してエッチングゾー ンの正確な選択を可能にすることにより、空間的に完璧な制御が可能である。エ ッチングはビーム又はターゲットの位置又は向きを変化させつつ一つのゾーンか ら他へと段階的に逐次行われるのが好ましい。一実施例によれば、幾つかのビー ムが同時に表面へと向けられる。 本発明による処理方法は既存のエッチング技術とはビームのイオンと材料の表 面との間にいかなる接触も無い点が異なる。イオンの衝撃によりブリスタを形成 する方法とは対照的に、表面のトポロジーは変えることはないが、導電性を変化 させる。実際、第一の分子は半導電性である一方、第二の分子は絶縁性である。 従ってエッチングの分野においては、本発明による方法により絶縁性ピークを ナノメートルの単位で作ることが可能となる。よって情報記憶容量を、既存の技 術の１００2、更には１０００2にまで大きくすることが出来るのである。加えて トンネル効果顕微鏡を用いることによりエッチング後の表面導電性の局所制御が 容易で迅速になる。 表面洗浄の分野においては、本発明に基づく処理方法により、絶縁性化合物の 第二の分子より成る極めて清浄で明確に画定された表面を得ることが可能となる 。 本発明の処理方法の第一の実施例では、ゾーンは表面全体にわたっている。 この場合処理方法は半導電性の表面を絶縁性の表面に変えて行くものとなり、 表面洗浄の範疇で用いられるのが好ましい。 本発明の処理方法の第二の好適実施例では、ゾーンは半導体表面にエッチング された絶縁性のネットワークの輪郭を描くものである。 このネットワークは、その場に残された第一の分子に隣接する第二に形成され た分子から成る。第二の実施例では半導体のエッチングが可能である。 できれば、（両実施例において）ゾーン内に絶縁性化合物を形成した後にトン ネル効果顕微鏡を用いて局所的に導電性を制御することが望ましい。 この制御により処理の精巧性の観点から必要な精度が供される。表面は、この 表面を走査するトンネル効果顕微鏡の先端を使って電気的に読み取ることが出来 る。「局所制御」という語は、表面のあらゆる部分に対する空間的走査により実 施可能の恒久的に限局性の制御のことを意味する。 有利な点は、表面が酸化された状態からの半導体表面の前調整のために、方法 が； ．半導体を第一の弗化水素酸槽に浸せきするステップと；そして ．半導体を弗化水素酸及びアンモニアイオンより成る第二の槽に浸せきする ステップとを含む点である。 ＢＥＬＬ ＴＥＬＥＰＨＯＮＥ Ｃｏ.，により利用される技術に相当するこの 前ステップにより、完璧に制御された表面における５〜６層の酸素原子層を持つ 酸化状態の表面から水素原子の単原子層で置き換えることが出来る。 有利なのは生成物が未結合の外部結合手を飽和する酸素より成ることである。 従って第二に形成された分子は電気的絶縁特性を呈し、半導体は第二の分子の 第一の層から更なる層を制御下で成長させる為の基板として用いることが出来、 例えば金属を堆積させることによりＭＯＳトランジスタやキャパシタネットワー クを製造することが出来る。 未結合の外部結合手を飽和する酸素が一緒に送られるように、その後部分的な 真空下でイオンのビームを送ることに意味が生じる。 従って、後者は酸素という形で表面近くに自然に存在する為に、生成物を送る 為の特定の独立したステップを設ける必要が無い。部分的な真空は１０-9Ｐａに 及んでも良い。 生成物を送る為の他の実施例によれば、イオンのビームは非常に高度な真空下 で送られる為に酸素は未結合の外部結合手を飽和させることはなく、そして表面 のエッチング後、未結合の外部結合手を飽和させる原子を運ぶ生成物が送られる 。この生成物は例えば窒素でも良い。本発明による処理工程は、例えば１０-19 Ｐａの超高真空下で行われる。 本発明の方法の好適実施例においては、半導体はシリコンを基本としたもので ある。 すると第一の分子は、本質的にＳｉＨである。第二の分子はそれら自体の部分 では、生成物が酸素を運んで来た場合にはＳｉＯ2となり、窒素を運んで来た場 合は窒化珪素（Ｓｉ3Ｎ4）となる。 好ましくは、抽出された電子がイオンの１つの電子殻から他の電子殻へと入れ 替わる時に放射されたＸ線を測定しながら電子がイオンにより抽出される。 実際、中空原子に捕獲され、放出されなかった電子はより深層の殻へと流れつ つＸ線を放射する。この現象は前記したＪｅａｎ−Ｐｉｅｒｒｅ ＢＲＩＡＮＤ による論文と共に、「Ｉｍａｇｅｓ ｄｅ ｌａ Ｐｈｙｓｉｑｕｅ」（１９９２、 ｐｐ．５８−６２）に掲載したＪｅａｎ−Ｐｉｅｒｒｅ ＢＲＩＡＮＤらによる 論文にも記述されている。簡単に説明すると、Ｘ線の放射と検出は以下のように 行われる。深層の殻において放射される最後のＸ遷移のみが観測される一方で、 より高い殻における遷移はより低いエネルギーを呈し、連続する背景に埋没して しまう。従って、できればＬ及びＫ殻に向かう遷移を測定することが好ましい。 Ｌ及びＫ殻のギャップは徐々に埋められて行く。本発明の処理方法によると、中 空原子はリュードベリ条件下で形成されるので深い殻へと到達するには非常に多 数の段階を通らねばならない。Ｌ殻はＫ殻と比較して低い埋め込み速度（fillin grate）を呈する為に電子がＬ殻に到達するとすぐにＫα型Ｘ線が放出される。 Ｌ殻、より広義には内部殻の漸進的な埋め込みは、Ｘ線の検出による事象の時 間測定の為に有利に用いられる。内部殻の埋め込みは、実際に数十フェムトセカ ンドの間隔の時間的標点を発生させる。 有利なのは、Ｘ線を測定することにより制御する為に減速電圧を変化させるこ とになり、放射されたＸ線は減速電圧の幾つかの値について測定される点である 。 本発明の目的はまた、外部結合手を有する半導体の第一の分子により表面が形 成され、これらの結合手を水素原子が飽和している半導体の表面処理用の装置を 提供するところにもある。 本発明によれば、処理装置は； 低エネルギーの高電荷陽イオン源と； イオン源のイオンのビームを引き出し、それを表面へと向ける放射電圧 を印加する為の手段と； ビームのイオンに制御された平均速度を与える為に表面近くに配された 減速電圧を印加する為の手段であって、イオンが表面に接触すること無し に第一の分子の幾つかから電子を抽出できるようにし、従って第一の分子 がそれらの水素原子を失い、対応する外部結合手が未結合となるようにす る手段と； 絶縁性化合物の第二の分子を形成する為に未結合の外部結合手を飽和す る為の生成物源であって、生成物を表面に向けてビームの経路に更に送る 生成物源と；そして ビーム及び表面を減圧する装置とを含む。 本発明による処理装置は洗浄又は表面エッチングに利用することが出来る。 これにより絶縁層で覆われた或いは半導体の上に絶縁性のパターンをエッチン グされた、極めて清浄で明確に画定された表面を得ることが可能となる。 本発明による処理装置は、できれば処理される表面の局所的導電性の制御を行 うトンネル効果顕微鏡を含んだものが望ましい。 本発明による処理装置は、できれば抽出された電子がこれらイオンの１つの電 子殻から他の殻へと入れ替わる時の放射Ｘ線を測定する機器を含んだものが望ま しい。 本発明はまた、絶縁性のネットワークがエッチングされた表面を有する半導体 にも関する。本発明によれば、絶縁性のネットワークは約１ナノメートルの深さ にエッチングされる。 本発明による方法は、そのようなナノレベルの部品を得る手段を提供する。 エッチング後の表面は導電性のコーティングで覆われることが好ましい。 本発明のより深い理解を得る為に以下の添付の図を参照しつつ、実施の形態と 同時に本発明の実施例を用いて説明する。 図１Ａは本発明による表面処理方法を実施する為に企図された半導体のウエハ を示す。 図１Ｂは前処理後の図１Ａのウエハを示す。 図１Ｃは本発明による処理方法の第一の実施例を施した後の図１Ａ及び図１Ｂ のウエハを示す。 図１Ｄは本発明による処理方法の第二の実施例を施した後の図１Ａ及び図１Ｂ のウエハを示す。 図２は、図１Ａのウエハから図１Ｂのウエハを経て図1Aのウエハから図１Ｃ又 は図１Ｄのウエハと変換する為の前処理及び本発明による処理方法の様々なステ ップのフローチャートである。 図３は本発明による処理装置の実施例の概略図である。 図４は本発明による処理方法の実施時の、高電荷陽イオンと図１Ｂのウエハ表 面との間の相互作用を表わしたものである。 図５は本発明による処理方法の図１Ｂのウエハに対する実施時の、中空原子の 深い殻におけるＸ線の放射を伴う電子遷移を描いたものである。 図６は本発明による処理方法の図１Ｂのウエハに対する実施時に測定されたＸ 線のスペクトルを表わしたもので、このスペクトルはエネルギーに関する計数の 単位で表現されている。 図１Ａに示される半導体ウエハ（１）は表面（２）に沿って切断されている。 ウエハ（１）は、例えばシリコン（有利な例であり以下の明細においてもそう前 提する）から成る。ウエハ（１）を構成する半導体は純粋なシリコンでも、様々 な濃度でＰ又はＮ型にドーピングされたシリコンでも良く、その場合、有利なド ーピング濃度は１０15〜１０18原子／ｃｍ3である。 表面（２）はウエハ（１）が大気に晒された為に酸化した状態にある。半導体 はシリコンより成る為、従って表面には５〜６原子層にわたってＳｉＯ2分子が 形成されている。「表面」という語は、非常に薄い厚さ（ｅ１）を持つＳｉＯ2 分子より成るウエハ（１）の外表面を意味する。厚さ（ｅ１）は約２０オングス トロームである。 １Ａの初期形態にあるウエハ（１）には、表面（２）のエッチングを可能とす る為、及び水素の単層で覆う為の前処理が施される。この前処理には図２に示す ２つのステップ（１１、１２）が含まれる。前処理の第一のステップ（１１）に よると、ウエハ（１）は弗化水素酸の第一の槽に浸せきされ、そして前処理の第 二のステップ（１２）においてアンモニアイオンを含む弗化水素酸の第二の槽に 浸せきされる。従って表面（２）はウエハ（１）の半導体の分子表面に結合する 酸素を排除する為にエッチングされる。従って未結合の外部結合手はすぐにでも 水素で飽和することが出来る未結合の状態とされる。 前処理によりウエハ（１）は前処理後状態（図１Ｂ及び２）となり、この状態 においては表面（２）は極めて不活性で平坦になっており、そして厚さ（ｅ２） のＳｉＨ分子より構成されている。こうして水素原子はウエハ（１）上に単原子 層を形成する。 その後ウエハ（１）には、表面（２）の優れた輪郭と極めて高い清浄度を保ち つつ、ＳｉＨ分子を表面（２）の全体または部分においてＳｉＯ2分子と置き換 える為の一連の処理が施される。２つの実施例に分けることが出来る。第一の実 施例においては、外部結合をする水素が表面（２）全体にわたって酸素と置き換 えられる。ウエハの状態（１Ｃ）が得られ(図１Ｃ)、ここでは外表面のＳｉＯ2 分子が単原子層で、よって実質的に（ｅ１）より薄い厚み（ｅ３）で覆っている 。従って、ウエハ（１）の状態（１Ａ）から状態（１Ｃ）への変換は優れた表面 の清浄度を可能とすると同時に接触が無いことによる表面の原子スケールでの高 い平坦度を保つ。 第二の実施例においては、表面（２）の外部結合手を飽和している原子（Ｈ） は決められたゾーンと選択的に置き換えられる。従ってウエハ（１）は図１Ｄに 示されるようにエッチングされる。このエッチングでは表面（２）のこれらの決 められたゾーンは絶縁性のＳｉＯ2の突出部により形成される為、絶縁性の部分 （５）により構成されるネットワークを形成することになる一方で、表面（２） の相補ゾーンはＳｉＨ分子より構成されたまま残っている。 ウエハを図１Ｃ又は図１Ｄの状態にする処理は似ており、基本的な違いは処理 するゾーンの範囲である。従ってそれらは両実施例について一緒に説明する。 これらの処理を実施する為に、図３に示される表面処理装置が用いられる。こ の装置は、低エネルギーの高電荷陽イオンを発生させるイオン源（２０）を含む 。イオン源（２０）は、ＥＣＲ源（電子サイクロトロン共鳴源）のような、磁気 構造体内に閉じ込めた非常に高温のプラズマ中におけるイオンの作成を利用した ものでも良い。その作用原理はまた、ソレノイド中の電子ビームの圧縮でも良く 、ここでは電子ビームに注入された原子がイオン化されると同時に空間電荷に捕 獲される。よってイオン源（２０）はＥＢＩＳ型（電子ビームイオン源）でも良 い。 イオン源（２０）から放射されるイオンはＡｒ17+又はＡｒ18+のアルゴンでも ウラニウムでも良い。正の電荷の数は数単位からウラニウムの場合の９２までで 異なる。 処理装置はまた、イオン源（２０）からイオンを抽出する為の、放射電圧（Ｕ1 ）を印加する第一の手段（２２）をもイオン源（２０）に隣接したゾーン（２ １）内に有する。第一の印加手段（２２）は従って、ウエハ（１）の表面に向け られ、制御された方向（３１）に沿ったイオンのビーム（３０）を発生させる。 処理装置はまた、表面（２）近くのゾーン（２３）中に減速電圧（Ｕ2）を印 加する第二の手段（２４）も含む。第二の印加手段（２４）は、イオンが表面（ ２）から前記表面に接触すること無く電子を抽出し、そして中空原子及びイオン として後ろに散乱するようにビーム（３０）のイオンを充分に減速する。イオン 源（２０）から放出されるイオンは、５〜２０ｋｅＶ／ｑの範囲の、例えば数ｋ ｅＶ／ｑのエネルギー（ここでｑは各イオン中の正の電荷数）を有する為、この 第二の印加手段（２４）は０〜数ｅＶ／ｑの範囲のエネルギーを制御された方法 でイオンに与える。この第二の印加手段(２４)は電位計を有する平面キャパシタ （planecapacitor）を含んでいても良い。減速電圧（Ｕ2）を制御することによ り、各イオンの表面（２）に対する接近距離を制御することが可能となり、よっ てこのイオンによりエッチングされる素相互作用ゾーンのサイズも制御可能とな る。 電圧（Ｕ1、Ｕ2）の印加手段（２２、２４）はイオンビーム（３０）を正確に 表面（２）の決められたゾーンへと向けることが出来る。できればこれらは可能 な限り最大のイオンのガイディング精度を保証するものが好ましい。 処理装置は、イオンにより表面（２）から抽出された電子がこれらイオンの１ つの電子殻から他へと入れ替わる時の放出Ｘ線を測定する為の機器（２５）を含 むものが好ましい。 イオン源（２０）から放出されるイオンビーム（３０）及びウエハ（１）の表 面（２）は、減圧容器（２６）により室内雰囲気から守られている。 処理装置の有利な点は、イオン源（２０）に接続する、印加手段（２２、２４ ）及び測定器（２５）を操作する処理ユニット（２７）をも含み、これら処理作 業の命令や制御が可能となっていることである。 処理される表面（２）の局所的導電性の制御を行うトンネル効果顕微鏡も処理 装置に設けられていることが好ましい。 稼動においては、表面処理の際に以下のステップ（図２）が連続して実行され る。方法は、第一のステップ（１３）において、低エネルギーの高電荷陽イオン がイオン源（２０）を用いて生成され、第二のステップ（１４）において、イオ ンのビーム（３０）が放射電圧（Ｕ1）の印加手段（２２）を用いて表面（２） に向けて送られることを含む。するとビームは方向（３１）を辿る。第三のステ ップ（１５）において、印加手段（２４）を用いてビーム（３０）に減速電圧（ Ｕ2 ）が表面近くにて印加される。これによりビーム（３０）のイオンには方向（ ３２）に制御された平均速度が与えられる。 ビーム（３０）のイオンが表面（２）に充分に近づくと、前記表面と相互作用 を開始する。表面（２）の上には捕獲ゾーン（２８）が画定され、この中におい てビーム（３０）のイオンはウエハ（１）の電子を捕獲することが出来る。この ゾーンは表面（２）上の距離（ｄ）まで伸びている。従って、イオン（４０）が ゾーン（２８）に入ると同時に、図４に示されるようにイオン（４０）から距離 （ｄ）にある外周を有する直径（Ｄ）の円形に略画定される表面（２）の部分（ ４２）と相互作用する。相互作用部分（４２）の直径（Ｄ）は、従って距離（２ ｄ）を超えることは無い。よってイオン（４０）は抽出ゾーン（２８）内におけ る接近中は常に部分（４２）の外表の電子を引き付け、抽出する。この接近は印 加手段（２４）によりイオンの運動エネルギーを調節することにより制御される 。イオン（４０）は電子を捕獲し、これにより前記イオンは中空原子となる。 その後この中空原子はトランポリン効果の為に接触することなく後ろに散乱す る。実際、この中空原子は正の電荷を保持する為、表面（２）の部分（４２）に 形成した正孔がイオン（４０）から作られた中空原子を押し離す。イオンのビー ム（３０）は従って表面（２）とは反対方向の（３３）の各方向へと送り返され る。 ビーム（３０）の表面（２）への入射は直角であることが好ましく、ビーム（ ３０）の位置は印加手段（２２、２４）により制御される。 有利なのは、ビーム（３０）のイオンにより電子が捕獲されるに従い、抽出さ れた電子がイオンの１つの電子殻から他へと置き換えられる時に放出されるＸ線 が測定器（２５）を用いて測定されることである。従って電子の抽出プロセスは リアルタイムで制御される。 具体例をあげる目的で説明すれば、イオン源（２０）を１１ｋｅＶ／ｑのエネ ルギーのＡｒ17+のイオンを生成するＥＣＲ源である。ウエハ（１Ｂ）は、その 表面（２）がＳｉ平面（１１１）を単一の水素層で不活性化したＳｉＨウエハで ある。すると相互作用距離は約２０オングストロームである。イオンのビーム（ ３０）は直角入射で表面（２）に向けて送られ、そしてイオンは調整可能の０〜 １ ２ｅＶ／ｑのエネルギー範囲まで減速される。イオンが表面（２）と１ｅＶ／ｑ のエネルギーで相互作用すると、図６におけるｅＶ単位のエネルギー軸（８１） と計数単位の軸（８２）でグラフ化されているＫ型Ｘ線のスペクトル（８０）が 観測される。このスペクトル（８０）には、サテライト（ＫＬ1、ＫＬ2、ＫＬ3 ）にそれぞれ対応する３つの本質的に際立ったサテライト放射線（８３−８５） が見られる。放射線の分布はサテライト（ＫＬ1）に関する放射線（８３）で高 いピークを示している。 簡単に述べると、観測されたスペクトル（８０）に対して図５を参照しながら 以下の説明が可能である。図５では電子を黒丸、そしてギャップを白丸で示す。 電子(５０)を捕獲するイオン(４０)の最も内側の３つの電子殻(atomic layers) はＫ、Ｌ及びＭと呼ばれる。最も深いＫ殻は概略図上２つの位置（７１、７２） を有し、一方（７１）は既に電子から成り、他の一方（７２）はギャップを呈し ている。第二のＬ殻及び第三のＭ殻はそれぞれ８つの位置(６１−６８)及び（５ １−５８）を有し、当初、イオン（４０）においては空となっている。イオンに より電子が捕獲されると、これら電子の一部がオージエカスケードにしたがって 最も深い殻に向かって落ちて行く。従ってリュードベリ条件下にある中空原子が 形成され、Ｌ殻を埋めるプロセスはＫ殻のギャップ（７２）を埋めるプロセスと 比べると遅い。Ｌ殻の位置（６１−６８）にそれぞれ対応する８つのギャップは 徐々に埋められて行くが、この埋め込み作用の開始時にＫ殻の位置（７２）が埋 められ、これに対応してＸ線が放出される。従って、約２５ｅＶの間隔で１〜３ 個の範囲のＬ殻上に見られる電子の数に関する放射線（８３−８５）を得るもの である。Ｌ殻は通常、Ｋ殻の位置（７２）が埋められる時点では一杯になっては いない為、放射線（ＫＬ1…ＫＬ8）の分布は始めの３つの放射線（８３−８５） に集中し、最初の放射線（８３）で高いピークを示す。放射線（８３−８５）の エネルギーの正確な測定では、更にＭ殻の平均電子数が示されるが、この数は例 えば１又は２個程度である。 その他、オージエ電子は主に位置（６１−６８）の内の１つの埋め込みの各々 で放出される為、Ｌ殻の埋め込みは砂時計的役割を一部で果たしている。例えば 、３．１０-16秒の期間で埋め込みが行われる。 表面（２）からの電子の抽出により対応する外部結合手を飽和していた水素が この表面（２）から消えることになる。これらの外部結合手は従って未結合とな る。 ビーム（３０）及び減速電圧（Ｕ2）の位置は、ビーム（３０）によりエッチ ングされる表面（２）における相互作用ゾーンを画定する。このゾーンはビーム （３０）範囲の回りで、２ｄより大きい外周を持つことは無い。出来ればこの広 がりは約１ナノメートルであることが好ましい。 表面処理の第四のステップ（１６）においては、絶縁性化合物の分子を形成す る為に未結合の外部結合手を飽和する生成物がエッチングされたゾーンへと送ら れる。簡単に行う方法には、容器（２６）に約１０-9Ｐａの部分的な真空を適用 することが含まれる。容器（２６）中に存在する酸素はすぐに未結合の結合手を 飽和して絶縁性化合物を形成する。 その後、ビーム（３０）及び／又はターゲットの向き及び／又は位置、そして できればビームの広がりを変化させながら、そしてこのビーム（３０）のゾーン （２８）におけるイオンのエネルギーを制御しつつ（１３）から（１６）の全て の処理が繰り返される。本発明の処理方法の第一の実施例においては、表面（２ ）全体が走査される。そしてウエハ（１）の状態（１Ｃ）が得られる。本発明に よる処理方法の第二の実施例においては、対照的に前記ビーム又はターゲットを 動かすことにより決められた絶縁性の部分（５）に対応するゾーンのみをビーム （３０）で走査する。従ってウエハ（１）の状態（１Ｄ）が得られる。 他の実施例によれば、容器（２６）内は超高真空に保持され、未結合となる外 部結合手を飽和させる生成物を送ること無しに表面（２）中の意図したゾーン全 てがエッチングされる。このエッチングが終了すると、生成物が表面（２）全体 にわたって送られ、エッチングされた全てのゾーンの未結合の外部結合手を同時 に飽和する。 できれば、更なるステップ（１７）の間にトンネル効果顕微鏡を用いてウエハ （１Ｃ又は１Ｄ）の表面（２）の局所的導電性制御が施されることが望ましい。 ここまで説明してきた実施例においては、ステップ（１１、１２）は水素原子 でウエハ（１）上の単原子層を形成する前処理であり、これら水素原子の一部は その後酸素、窒素又はその他のいずれかの適当な成分にステップ（１３−１６） にて置き換えられる。この実施例の変更形においては、この適切な成分の層が何 層か作られるように未結合の外部結合手を飽和させる生成物がステップ（１６） の間に送られる。従って１層から何層かの範囲の突出部が作られるが、層の数は 好ましくは５層未満である。例えば、飽和させる生成物の圧力の制御や部分的な 注入の制御が可能である。 従って、表面（２）の１層又は何層かに及ぼされる可能な外表面劣化を考慮す ることが出来る。得られた表面（２）は単層の実施例と同様に、極めて清浄で、 明確な輪郭を持つ。 最後に有利な実施例においては表面（２）は導電性の層でコーティングされる 。このコーティングは、ＭＯＳトランジスタを製造する場合は金属製であること が好ましい。この実施例においては、処理装置は容器（２６）内に導電性材料用 の真空蒸着手段を含む。
【手続補正書】特許法第１８４条の８第１項 【提出日】平成１１年１月２８日（１９９９．１．２８） 【補正内容】 半導体の表面処理に付随するもう１つの問題は、これら表面のエッチング（リ ソグラフィー）に関わることである。産業レベルにおける表面の刻印（Marking ）は、マークの寸法及び位置に関してミクロンの分数で行われている。高電荷イ オンをマイカ又はグラファイト表面に送り、接触と高エネルギー衝突を利用して 恒久的に規則的なきず（defect）をつけることが推奨されて来た。これらのきず は、表面トポロジーを変えてしまうように分布する数ナノメートルの大きさのブ リスタを作る。 このエッチング法の主要な欠点はこの方法が単に表面トポロジーを変化させる だけだというところにある。 文献ＥＰ−Ａ−０．５６７．９８５には薄膜の製造方法が開示されている。こ の方法は、水素原子を含むように処理された表面を持つ基板に選択的照射を行っ てこの表面上に照射されたゾーン及び照射されなかったゾーンを形成する第一の ステップを含む。方法は、照射されなかったゾーン上に薄膜を選択的に形成する 第二のステップを含む。この文献により示されるように、開示された方法によれ ば半導体基板上に最小１００ｎｍまでの厚さに薄いアルミ膜を作成することが出 来る。 日本の特許要約の文献ｖｏｌ．１７、Ｎo６４９(Ｅ１４６８)、ＪＰ−Ａ−５ ．２１１．１２０には、金属イオンの流体源から発生させ、ターゲットに向けて 送られるイオンビームの運動エネルギーを調整しつつ薄膜の試料を形成すること が可能な装置が記載されている。基板の表面での試料の形成は、イオンビームを 用いて基板を照射することにより得られる。 アプライドフィジックスレターズｖｏｌ．５６、Ｎo２０（１９９０年５月１ ４日）のＪＡ．ＤＡＧＡＴＡらによる文献（ｐｐ．２００１−２００３）には、 ＳＴＭ型のトンネル効果顕微鏡を用いて水素で不活性化されたシリコン表面の化 学的改質について述べられている。この文献は１００ｎｍの線解像度について触 れている。 本発明はシリコンウエハの表面処理法に関し、この表面を極めて清浄で平坦に 、そして１層又は何層かのＳｉＯ2単層で作ることを可能とするものである。 より一般的に言えば、本発明は半導体の表面処理法に関し、この表面を極めて 清浄で明確な輪郭に、そして１層又は何層かの分子層にわたる絶縁性化合物で作 ることを可能とするものである。 本発明の目的はまた、前記表面を約１ナノメートルだけエッチングすることが 可能な半導体の表面処理法を提供するところにある。 本発明は容易に実行することができ、表面調整のリアルタイム制御が可能で後 の制御を簡単にしかも極めて高精度で行うことが出来るような方法に関する。 本発明の他の目的は、この表面を極めて清浄で明確な輪郭に作れるように洗浄 すること、そして１層又は何層かの分子層にわたる絶縁性化合物で作ることを可 能とする半導体表面処理用装置である。 本発明はまた、この表面を約１ナノメートルだけエッチングすることが可能の 半導体表面処理用装置にも関する。 本発明は容易に実施及び実用化でき、表面調整のリアルタイム制御が可能で後 の表面状態の制御を簡単にしかも極めて高精度で行うことが出来るような処理装 置に関する。 本発明はまた、好ましくは既存の半導体の少なくとも１万倍分に等しい多大な 情報記憶容量を有する半導体に関する。 この視点において本発明は、外部結合手を有し、前記結合手が水素原子で飽和 している半導体の第一の分子からこの表面が作られている半導体表面処理法に関 する。 本方法は； ＭｅＶと比較して低エネルギーで各々が少なくとも３つの正の電荷を有す る陽イオンを発生させるステップと； 真空下でこれらのイオンから成るビームを表面の少なくとも１ゾーンへと 送るステップであって、これらのゾーンは表面の決められた部分をカバーし ているステップと； ビームのイオンに対して制御された平均速度を与える為に、ビームに減速 電圧を表面近くで印加するステップであって、これによりイオンがこれらの ゾーンの第一の分子の電子を表面に接触することなく抽出し、従ってこれら 第一の分子はその水素原子を失い、対応する外部結合手が未結合となるステ ップと；そして 有利なのは、Ｘ線を測定することにより制御する為に減速電圧を変化させるこ とになり、放射されたＸ線は減速電圧の幾つかの値について測定される点である 。 本発明の目的はまた、請求項１１に従う半導体表面処理用の装置を提供すると ころにもある。 本発明による処理装置は洗浄又は表面エッチングに利用することが出来る。 これにより絶縁層で覆われた或いは半導体背景の上に絶縁性のパターンをエッ チングされた、極めて清浄で明確に画定された表面を得ることが可能となる。 本発明による処理装置は、できれば処理される表面の局所的電気導電性の制御 を行うように意図されたトンネル効果顕微鏡を含んだものが望ましい。 本発明による処理装置は、できれば抽出された電子がこれらイオンの１つの電 子殻から他の層へと入れ替わる時に放射されるＸ線を測定する機器を含んだもの が望ましい。 本発明はまた、絶縁性のネットワークがエッチングされた表面を有する半導体 にも関する。本発明によれば、絶縁性のネットワークは請求項１４もしくは１５ の内の１つに基づいてエッチングされる。 本発明による方法は、そのようなナノレベルの部品を得る手段を提供する。 エッチング後の表面は導電性のコーティングで覆われることが好ましい。 本発明のより深い理解を得る為に以下の添付の図を参照しつつ、実施の形態と 同時に本発明の実施例を用いて説明する。 図１Ａは本発明による表面処理方法を実施する為に企図された半導体のウエハ を示す。 図１Ｂは前処理後の図１Ａのウエハを示す。 図１Ｃは本発明による処理方法の第一の実施例を施した後の図１Ａ及び図１Ｂ のウエハを示す。 図１Ｄは本発明による処理方法の第二の実施例を施した後の図１Ａ及び図１Ｂ のウエハを示す。 請求の範囲 １．半導体（ＩＢ）の表面（２）を処理する方法であって、この表面（２）は外 部結合手を有する半導体の第一の分子から成り、前記結合手は水素原子で飽和さ れている方法において、該方法は； 各々が少なくとも３つの正の電荷を有し、ＭｅＶに比して低エネルギーの 陽イオン（４０）を生成するステップと； 真空下でこれらイオン（４０）より成るビーム（３０）を表面（２）の少 なくとも１ゾーン（４２）に向けて送るステップであって、前記ゾーン（４ ２）は表面（２）の決められた部分をカバーするステップと； 表面（２）近くにおいてビーム（３０）へ減速電圧（Ｕ2）を印加してビ ーム（３０）のイオン（４０）に制御された平均速度を与えるステップであ って、前記イオン（４Ｏ）が前記ゾーン（４２）の第一の分子の電子（５０ ）を表面（２）に接触すること無しに抽出する為、前記第一の分子がそれら の水素原子を失い、対応する外部結合手が未結合となるステップと；そして 前記ゾーン（４２）に向けて未結合となった外部結合手を飽和する生成物 を送り、絶縁性化合物の第二の分子を形成するステップとを含む方法。 ２．前記ゾーン（４２）が表面（２）全体をカバーすることを特徴とする請求項 １に記載の処理方法。 ３．前記ゾーン（４２）が半導体（１Ｄ）の前記表面（２）においてエッチング される絶縁性ネットワーク（５）を画定することを特徴とする請求項１に記載の 処理方法。 ４．前記ゾーン（４２）中に絶縁性化合物を形成した後に、トンネル効果顕微鏡 を用いて局所的導電性制御が実施されることを特徴とする先行請求項のいずれか １つに記載の処理方法。 ５．表面（２）の酸化された状態から半導体（１）の表面（２）を事前に調整す る為に； 半導体（１Ａ）を第一の弗化水素酸槽に浸せきするステップと；その後 半導体（１）を弗化水素酸及びアンモニアイオンより成る第二の槽に浸せ きするステップとを含むことを特徴とする先行請求項のいずれか１つに記載 の処理方法。 ６．前記生成物が前記未結合の外部結合手を飽和させる酸素を含むことを特徴と する先行請求項のいずれか１つに記載の処理方法。 ７．イオン（４０）のビーム（３０）が、前記未結合の外部結合手を飽和させる 酸素が同時に送られるように、部分的な真空下で送られることを特徴とする請求 項６に記載の処理方法。 ８．半導体（１）がシリコンを基本としたものであることを特徴とする先行請求 項のいずれか１つに記載の処理方法。 ９．イオン（４０）による電子（５０）の抽出が、抽出された電子（５０）が前 記イオン（４０）の１つの電子殻（Ｋ、Ｌ、Ｍ）から他の殻へと入れ替わる際に 放出される放出Ｘ線を測定することにより制御されることを特徴とする先行請求 項のいずれか１つに記載の処理方法。 １０．減速電圧（Ｕ2）が変化され、前記放射Ｘ線が前記減速電圧（Ｕ2）の幾つ かの値について測定されることを特徴とする請求項９に記載の処理方法。 １１．半導体（１Ｂ）の表面（２）を処理する装置であって； 陽イオン（４０）源（２０）と； イオン源（２０）の前記イオン（４０）のビーム（３０）を引き出す放射 電圧（Ｕ１）を印加し、前記を表面（２）に向ける手段（２２）と； ビーム（３０）のイオン（４０）に制御された平均速度を与える為に表面 （２）近くに配された減速電圧（Ｕ2）を印加する手段（２４）と； 前記表面（２）における未結合となった外部結合手を飽和する生成物源で あって、更に前記外部結合手を未結合とするビーム（３０）の経路へと表面 （２）に向けて生成物を送る生成物源と；そして ビーム（３０）及び表面（２）を減圧する為の装置（２６）とを含み； イオン（４０）源（２０）が、各々が少なくとも３つの正の電荷を有し、 ＭｅＶに比して低エネルギーのイオンのソースであり；そして 生成物源が、絶縁性化合物の分子を形成するように未結合となった結合手 を飽和する生成物のソースであることを特徴とする装置。 １２．処理された表面（２）の局所的導電性制御を実施するように意図されたト ンネル効果顕微鏡を含むことを特徴とする請求項１１に記載の処理方法。 １３．１つの電子殻（Ｋ、Ｌ、Ｍ）から抽出された電子（５０）が前記イオン（ ４０）の他の殻へと入れ替わる際の放出Ｘ線（３５）を測定する為の機器（２５ ）を含むことを特徴とする請求項１１又は１２のいずれか１つに記載の処理方法 。 １４．絶縁性ネットワーク（５）がエッチングされている表面（２）を有する半 導体（１Ｄ）であって、絶縁性ネットワーク（５）が請求項３及び請求項３〜１ ０のいずれか１つに従う処理方法によってエッチングされていることを特徴とす る半導体（１Ｄ）。 １５．絶縁性ネットワーク（５）がエッチングされている表面（２）を有する半 導体（１Ｄ）であって、絶縁性ネットワーク（５）が１００ｎｍより小さい厚み でエッチングされていることを特徴とする半導体。 １６．エッチング後の前記表面（２）が導電性コーティングで覆われることを特 徴とする請求項１４又は１５のいずれか１つに記載の半導体。

Claims (1)

  1. 【特許請求の範囲】 １．半導体（１Ｂ）の表面（２）を処理する方法であって、この表面（２）は外 部結合手を有する半導体の第一の分子から成り、前記結合手は水素原子で飽和さ れている方法において、該方法は； 低エネルギーの高電荷陽イオン（４０）を生成するステップと； 真空下でこれらイオン（４０）より成るビーム（３０）を表面（２）の少 なくとも１ゾーン（４２）に向けて送るステップであって、前記ゾーン（４ ２）は表面（２）の決められた部分をカバーするステップと； 表面（２）近くにおいてビーム（３０）へ減速電圧（Ｕ2）を印加してビ ーム（３０）のイオン（４０）に制御された平均速度を与えるステップであ って、前記イオン（４０）が前記ゾーン（４２）の第一の分子の電子（５０ ）を表面（２）に接触すること無しに抽出する為、前記第一の分子がそれら の水素原子を失い、対応する外部結合手が未結合となるステップと；そして 前記ゾーン（４２）に向けて未結合となった外部結合手を飽和する生成物 を送り、絶縁性化合物の第二の分子を形成するステップとを含むことを特徴 とする方法。 ２．前記ゾーン（４２）が表面（２）全体をカバーすることを特徴とする請求項 １に記載の処理方法。 ３．前記ゾーン（４２）が半導体（１Ｄ）の前記表面（２）においてエッチング される絶縁性ネットワーク（５）を画定することを特徴とする請求項１に記載の 処理方法。 ４．前記ゾーン（４２）中に絶縁性化合物を形成した後に、トンネル効果顕微鏡 を用いて局所的導電性制御が実施されることを特徴とする先行請求項のいずれか １つに記載の処理方法。 ５．表面（２）の酸化された状態から半導体（１）の表面（２）を事前に調整す る為に； 半導体（１Ａ）を第一の弗化水素酸槽に浸せきするステップと；その後 半導体（１）を弗化水素酸及びアンモニアイオンより成る第二の槽に浸せ きするステップとを含むことを特徴とする先行請求項のいずれか１つに記載 の処理方法。 ６．前記生成物が前記未結合の外部結合手を飽和させる酸素を含むことを特徴と する先行請求項のいずれか１つに記載の処理方法。 ７．イオン（４０）のビーム（３０）が、前記未結合の外部結合手を飽和させる 酸素が同時に送られるように、部分的な真空下で送られることを特徴とする請求 項６に記載の処理方法。 ８．半導体（１）がシリコンを基本としたものであることを特徴とする先行請求 項のいずれか１つに記載の処理方法。 ９．イオン（４０）による電子（５０）の抽出が、抽出された電子（５０）が前 記イオン（４０）の１つの電子殻（Ｋ、Ｌ、Ｍ）から他の殻へと入れ替わる際の 放出Ｘ線を測定することにより制御されることを特徴とする先行請求項のいずれ か１つに記載の処理方法。 １０．減速電圧（Ｕ2）が変化され、前記放射Ｘ線が前記減速電圧（Ｕ2）の幾つ かの値について測定されることを特徴とする請求項９に記載の処理方法。 １１．半導体（１Ｂ）の表面（２）を処理する装置であって、前記表面（２）は 外部結合手を有する半導体の第一の分子から成り、前記結合手は水素原子で飽和 されている装置において、該装置は； 低エネルギーの高電荷陽イオン（４０）源（２０）と； イオン源（２０）の前記イオン（４０）のビーム（３０）を引き出す放射 電圧（Ｕ1）を印加し、前記を表面（２）に向ける手段（２２）と； ビーム（３０）のイオン（４０）に制御された平均速度を与える為に表面 （２０）近くに配された減速電圧（Ｕ2）を印加する手段（２４）であって 、前記イオン（４０）が幾つかの第一の分子から電子（５０）を表面（２） に接触すること無しに抽出することを可能とし、従って前記第一の分子がそ れらの水素原子を失うようにさせ、対応する外部結合手を未結合にさせる手 段と； 絶縁性化合物の第二の分子を形成する為に未結合となった外部結合手を飽 和する生成物源であって、更にビーム（３０）の経路へと表面（２）に向け て生成物を送る生成物源と；そして ビーム（３０）及び表面（２）を減圧する為の装置（２６）とを含むこと を特徴とする装置。 １２．処理された表面（２）の局所的導電性制御を実施するトンネル効果顕微鏡 を含むことを特徴とする請求項11に記載の処理方法。 １３．１つの電子殻（Ｋ、Ｌ、Ｍ）から抽出された電子（５０）が前記イオン（ ４０）の他の殻へと入れ替わる際に放出される放出Ｘ線（３５）を測定する為の 機器（２５）を含むことを特徴とする請求項１１又は１２のいずれか１つに記載 の処理方法。 １４．絶縁性ネットワーク（５）がエッチングされている表面（２）を有する半 導体（１Ｄ）であって、絶縁性ネットワーク（５）が約１ナノメートルの深さに エッチングされていることを特徴とする半導体。 １５．エッチング後の前記表面（２）が導電性コーティングで覆われることを特 徴とする請求項１４に記載の半導体。
JP52970798A 1996-12-31 1997-12-29 半導体表面処理方法及び装置 Ceased JP2001508598A (ja)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
FR9616288A FR2757881B1 (fr) 1996-12-31 1996-12-31 Procede de traitement d'une surface d'un semi-conducteur, dispositif correspondant et semi-conducteur associe
FR96/16288 1996-12-31
PCT/FR1997/002441 WO1998029901A1 (fr) 1996-12-31 1997-12-29 Procede et dispositif de traitement d'une surface d'un semi-conducteur

Publications (1)

Publication Number Publication Date
JP2001508598A true JP2001508598A (ja) 2001-06-26

Family

ID=9499362

Family Applications (1)

Application Number Title Priority Date Filing Date
JP52970798A Ceased JP2001508598A (ja) 1996-12-31 1997-12-29 半導体表面処理方法及び装置

Country Status (8)

Country Link
US (1) US6355574B1 (ja)
EP (1) EP0950258B1 (ja)
JP (1) JP2001508598A (ja)
KR (1) KR20000062399A (ja)
AT (1) ATE302471T1 (ja)
DE (1) DE69734011T2 (ja)
FR (1) FR2757881B1 (ja)
WO (1) WO1998029901A1 (ja)

Families Citing this family (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
FR2793349B1 (fr) * 1999-05-07 2003-06-27 X Ion Procede de croissance d'une couche d'oxyde de silicium de faible epaisseur sur une surface de substrat de silicium et machine a deux reacteurs de mise en oeuvre
FR2793264B1 (fr) * 1999-05-07 2001-06-15 X Ion Procede de nettoyage d'une surface de substrat de silicium et application a la fabrication de composants electroniques integres
FR2804623B1 (fr) * 2000-02-09 2002-05-03 Univ Paris Curie Procede de traitement d'une surface de diamant et surface de diamant correspondante
RU2164718C1 (ru) * 2000-07-04 2001-03-27 Общество с ограниченной ответственностью "Агентство маркетинга научных разработок" Установка для формирования наноструктур на поверхности полупроводниковых пластин ионными пучками
FR2815770A1 (fr) * 2000-10-23 2002-04-26 X Ion Procede de lithographie ionique a haute selectivite
FR2849266A1 (fr) * 2002-12-18 2004-06-25 Gilles Borsoni Machine de traitement uniforme de surfaces d'echantillons par projection d'ions multicharges
FR2890231B1 (fr) * 2005-08-29 2009-10-09 Jean Pierre Briand Methode de fabrication de cathodes froides fonctionnant sous faibles tensions par irradiation de films minces de dlc avec des ions multicharges et surfaces emettrices correspondantes
US20080128641A1 (en) * 2006-11-08 2008-06-05 Silicon Genesis Corporation Apparatus and method for introducing particles using a radio frequency quadrupole linear accelerator for semiconductor materials
US20090124159A1 (en) * 2007-03-02 2009-05-14 Jean Pierre Briand Method of fabrication of cold cathodes on thin diamondlike carbon films irradiated with multicharged ions and field emissive corresponding surfaces
US20130063863A1 (en) * 2011-07-08 2013-03-14 John P. Timler Insulator Based Upon One or More Dielectric Structures

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS60138918A (ja) * 1983-12-27 1985-07-23 Toshiba Corp 半導体装置の製造方法
JPH0712015B2 (ja) * 1988-11-18 1995-02-08 新技術事業団 シリコン固体表面へのパターン形成法
US5010040A (en) * 1988-12-30 1991-04-23 Mobil Solar Energy Corporation Method of fabricating solar cells
US5231055A (en) * 1989-01-13 1993-07-27 Texas Instruments Incorporated Method of forming composite interconnect system
FR2668642B1 (fr) * 1990-10-25 1993-11-05 Commissariat A Energie Atomique Source d'ions fortement charges a sonde polarisable et a resonance cyclotronique electronique.
JP3168593B2 (ja) * 1991-03-13 2001-05-21 株式会社島津製作所 高輝度集束イオンビームを用いた化合物の薄膜パターン生成方法
JP2920850B2 (ja) * 1991-03-25 1999-07-19 東京エレクトロン株式会社 半導体の表面処理方法及びその装置
JP3048749B2 (ja) * 1992-04-28 2000-06-05 キヤノン株式会社 薄膜形成方法
JP3334911B2 (ja) * 1992-07-31 2002-10-15 キヤノン株式会社 パターン形成方法

Also Published As

Publication number Publication date
DE69734011D1 (de) 2005-09-22
EP0950258A1 (fr) 1999-10-20
FR2757881A1 (fr) 1998-07-03
ATE302471T1 (de) 2005-09-15
EP0950258B1 (fr) 2005-08-17
FR2757881B1 (fr) 1999-04-09
WO1998029901A1 (fr) 1998-07-09
US6355574B1 (en) 2002-03-12
DE69734011T2 (de) 2006-06-14
KR20000062399A (ko) 2000-10-25

Similar Documents

Publication Publication Date Title
US6537606B2 (en) System and method for improving thin films by gas cluster ion beam processing
Utke et al. Gas-assisted focused electron beam and ion beam processing and fabrication
JPH04288815A (ja) パターン形成方法及び装置
JP2731886B2 (ja) シングルイオン注入装置及び方法
JP2001508598A (ja) 半導体表面処理方法及び装置
JP3540047B2 (ja) 微細パターン作成方法
US5708267A (en) Processing method using fast atom beam
Yavas et al. Field emitter array fabricated using focused ion and electron beam induced reaction
EP1016117B1 (fr) Dispositif et procede de gravure par ions
US5171718A (en) Method for forming a fine pattern by using a patterned resist layer
Kubena et al. Dot lithography for zero‐dimensional quantum wells using focused ion beams
Lisitsyn et al. Study of ion beam including deposition modes of platinum nanosized structures using by focused ion beams
Wada et al. The use of a Si-based resist system and Ti electrode for the fabrication of sub-10 nm metal-insulator-metal tunnel junctions
Machalett et al. Focused-ion-beam writing of electrical connections into platinum oxide films
JPH0547870A (ja) 荷電粒子流照射装置
Dutta et al. Electron-beam direct writing using RD2000N for fabrication of nanodevices
JP3642568B2 (ja) 磁気抵抗効果膜の製造方法
Kojima et al. Sub-30-nm resolution parallel EB lithography based on a planar type Si nanowire array ballistic electron source
JPH07230985A (ja) 表面処理方法およびその装置
RU2192689C1 (ru) Способ получения кремниевых наноструктур
Kim et al. Nanocrystals acting as Coulomb islands operating at room temperature created using a focused ion-beam process
JPH0869960A (ja) 無機レジスト描画装置及び描画方法
JP3331699B2 (ja) 表面分析法
Wang et al. The improved self-assembled monolayer of octadecyltrichlorosilane as positive resist for patterning silicon surface by metastable helium atom beam lithography
Gurovich et al. Development of ion-beam technique for manufacturing silicon nanowires

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20041210

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20071009

A601 Written request for extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A601

Effective date: 20080108

A602 Written permission of extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A602

Effective date: 20080218

A313 Final decision of rejection without a dissenting response from the applicant

Free format text: JAPANESE INTERMEDIATE CODE: A313

Effective date: 20080603

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20080715