KR20000062399A - 반도체 표면 처리 방법 및 장치 - Google Patents

반도체 표면 처리 방법 및 장치 Download PDF

Info

Publication number
KR20000062399A
KR20000062399A KR1019997005991A KR19997005991A KR20000062399A KR 20000062399 A KR20000062399 A KR 20000062399A KR 1019997005991 A KR1019997005991 A KR 1019997005991A KR 19997005991 A KR19997005991 A KR 19997005991A KR 20000062399 A KR20000062399 A KR 20000062399A
Authority
KR
South Korea
Prior art keywords
ions
semiconductor
electrons
molecules
external
Prior art date
Application number
KR1019997005991A
Other languages
English (en)
Inventor
장-삐에르 브리앙
Original Assignee
레멜르 쟝
유니베르시떼 삐에르 에 마리 퀴리
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 레멜르 쟝, 유니베르시떼 삐에르 에 마리 퀴리 filed Critical 레멜르 쟝
Publication of KR20000062399A publication Critical patent/KR20000062399A/ko

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/26—Bombardment with radiation
    • H01L21/263—Bombardment with radiation with high-energy radiation
    • H01L21/265—Bombardment with radiation with high-energy radiation producing ion implantation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02123—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon
    • H01L21/02164—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material being a silicon oxide, e.g. SiO2
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B81—MICROSTRUCTURAL TECHNOLOGY
    • B81C—PROCESSES OR APPARATUS SPECIALLY ADAPTED FOR THE MANUFACTURE OR TREATMENT OF MICROSTRUCTURAL DEVICES OR SYSTEMS
    • B81C1/00—Manufacture or treatment of devices or systems in or on a substrate
    • B81C1/00841—Cleaning during or after manufacture
    • B81C1/00849—Cleaning during or after manufacture during manufacture
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C14/00—Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material
    • C23C14/04—Coating on selected surface areas, e.g. using masks
    • C23C14/048—Coating on selected surface areas, e.g. using masks using irradiation by energy or particles
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/04—Coating on selected surface areas, e.g. using masks
    • C23C16/047—Coating on selected surface areas, e.g. using masks using irradiation by energy or particles
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/02227—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process
    • H01L21/0223—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process formation by oxidation, e.g. oxidation of the substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/314—Inorganic layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/314—Inorganic layers
    • H01L21/316—Inorganic layers composed of oxides or glassy oxides or oxide based glass
    • H01L21/31604—Deposition from a gas or vapour
    • H01L21/31608—Deposition of SiO2
    • H01L21/31612—Deposition of SiO2 on a silicon body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/314—Inorganic layers
    • H01L21/316—Inorganic layers composed of oxides or glassy oxides or oxide based glass
    • H01L21/3165—Inorganic layers composed of oxides or glassy oxides or oxide based glass formed by oxidation
    • H01L21/31654—Inorganic layers composed of oxides or glassy oxides or oxide based glass formed by oxidation of semiconductor materials, e.g. the body itself
    • H01L21/31658—Inorganic layers composed of oxides or glassy oxides or oxide based glass formed by oxidation of semiconductor materials, e.g. the body itself by thermal oxidation, e.g. of SiGe
    • H01L21/31662—Inorganic layers composed of oxides or glassy oxides or oxide based glass formed by oxidation of semiconductor materials, e.g. the body itself by thermal oxidation, e.g. of SiGe of silicon in uncombined form

Landscapes

  • Engineering & Computer Science (AREA)
  • Chemical & Material Sciences (AREA)
  • Physics & Mathematics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Health & Medical Sciences (AREA)
  • Toxicology (AREA)
  • Metallurgy (AREA)
  • Materials Engineering (AREA)
  • Mechanical Engineering (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Organic Chemistry (AREA)
  • General Chemical & Material Sciences (AREA)
  • High Energy & Nuclear Physics (AREA)
  • Cleaning Or Drying Semiconductors (AREA)
  • Weting (AREA)
  • Electrodes Of Semiconductors (AREA)
  • Drying Of Semiconductors (AREA)

Abstract

본 발명은 반도체(1B)의 표면(2)을 처리하는 방법 및 대응하는 처리 장치에 관한 것이다. 표면은 수소로 포화되는 외부 접합제를 가지는 반도체의 제 1 분자에 의하여 만들어진다. 방법은 저에너지를 가지는 고대전된 이온의 빔(30)을 표면을 향하여 보내는 단계와, 표면의 부근에서 감속 전압(U2)을 빔에 적용하는 단계를 포함한다. 이러한 방식으로, 제 1 분자의 전자들의 접촉 및 대응하는 외부 접합제를 포화시키는 수소 원자의 방면 없이 이온들은 추출한다. 짝의 외부 접합제를 포화시키는 산출물은 절연성 성분의 제 2 분자를 형성하도록 보내진다. 본 발명은 표면 세정, 에칭 및 미소-제조에 유용하다.

Description

반도체 표면 처리 방법 및 장치{Method and device for treating a semiconductor surface}
수소 첨가 실리콘으로 만들어지는 반면에, 실리콘의 상부에 단원자(monoatomic) 층을 형성하는 완전 불활성 및 극 평면을 가지는 실리콘웨이퍼를 준비할 수 있는 기술들이 공지되어 있다. 이러한 준비는 당업자에게 공지된 표준 규격에 따라서 절단되고 공기에 공개되도록 노출된 실리콘웨이퍼로부터 만들어질 수 있다. 실리콘을 산화시키기 위하여 웨이퍼의 표면을 즉시 주위의 산소가 커버하는 한편 대략 20옹스트롬의 5-6개의 원자층들 위에 SiO2분자들을 형성하는 것이 공지되어 있다. 그러므로, 전문가들에 의하여 다소 공지되어 있으며 벨 텔레폰사(BELL TELEPHONE Co.,)에 의하여 제조된 방법에 따라서, 표면 산화 실리콘웨이퍼는 2개의 연속적인 조(bath)들에 침지되며, 하나의 조는 불화수소산을 수용하고, 다른 것은 불화수소산 뿐만 아니라 암모늄 이온을 수용한다. 그러므로, 처리된 표면은 하나의 수소층으로 에칭되고 덮여진다. 결과적인 웨이퍼는 진공하에서 유지되어, 외부 오염물로부터 보호된다.
그러므로, 이러한 기술은 극히 깨끗한 표면을 얻을 수 있게 하나, 외부의 수소 불활성층을 구비한다. 이러한 것이 SiO2로 만들어진 하나 또는 몇 개의 외부의 절연층을 가지는 것이 유용하다는 것을 증명하였다. 예를 들어, SiO2층으로 덮여진 실리콘웨이퍼는 추가의 금속층을 적용하는 것에 의하여 MOS형 트랜지스터를 제조하기 위하여 사용될 수 있다.
반도체의 표면 처리와 관련된 또 다른 문제는 이러한 표면의 에칭(리소그래피)에 관한 것이다. 산업 수준에서 표면 마킹은 현재 마크뿐만 아니라 그 위치에 관한 것으로서 미크론분의 1로 수행된다. 접촉 및 고에너지 충돌을 사용하여 영구적인 세밀한 결함들을 만들기 위하여 운모 또는 흑연 표면으로 고대전된 이온을 보내는 것이 제안되었었다. 이러한 결함들은 크기에 있어서 수 나노미터이며 표면 위상을 변화시킬 정도로 분산된 기포를 만든다.
이러한 에칭 방법의 주요 결점은 이러한 방법들이 표면위상을 단지 변경시키는 것이다.
본 발명은 반도체 표면 처리에 관한 것이고, 보다 상세하게는 반도체의 표면 뿐만 아니라 반도체 처리 방법 및 장치에 관한 것이다. 표면 세정, 에칭 및 미소-제조의 분야에서의 적용을 알았다.
도 1A는 본 발명에 따른 표면 처리되도록 의도된 반도체웨이퍼를 도시한다.
도 1B는 사전 처리 후의 도 1A의 웨이퍼를 도시한다.
도 1C는 본 발명에 따른 처리 방법의 제 1 실시예의 적용후의 도 1A의 웨이퍼를 도시한다.
도 1D는 본 발명에 따른 처리 방법의 제 2 실시예의 적용후의 도 1A의 웨이퍼를 도시한다.
도 2는 사전 처리 및 도 1A의 웨이퍼로부터 도 1B의 웨이퍼를 통하여 도 1C 또는 도 1D의 웨이퍼로 변환할 수 있는 본 발명에 따른 처리 방법의 다양한 단계의 흐름도이다.
도 3은 본 발명에 따른 처리 장치의 개략적인 실시예이다.
도 4는 본 발명의 처리 방법의 적용동안 도 1B의 웨이퍼 표면과 함께 고대전된 양의 이온의 상호 작용을 나타낸다.
도 5는 본 발명에 따른 처리 방법의 도 1B의 웨이퍼의 적용동안, 중공의 원자의 깊은 층에서 X선의 방사와 함께 전자 변환을 예시한다.
도 6은 본 발명에 따른 도 1B의 처리 공정의 웨이퍼에 대한 적용동안 측정된 X선의 스펙트럼을 나타내고, 이러한 스펙트럼은 에너지에 관계하여 카운팅 유니트에서 설명된다.
본 발명은 이러한 표면을 극히 깨끗하며 평면으로 만들 수 있게 하고 하나 또는 몇 개의 SiO2단층으로 만들어진 실리콘웨이퍼의 표면 처리 방법에 관한 것이다.
보다 상세하게, 본 발명은 이러한 극히 깨끗하고 잘 형성된 표면을 만들고, 하나 또는 몇 개의 분자층에 걸쳐서 연장하는 절연 성분에 의하여 만들어진 반도체 표면을 처리하는 방법에 관한 것이다.
본 발명의 목적은 대략 1㎚까지 반도체 표면을 에칭할 수 있게 하는 반도체 표면 처리 방법을 제공하는 데 있다.
본 발명은 표면 준비의 실시간 제어를 가능하게 하고, 이러한 제어를 매우 간단할 뿐만 아니라 극히 정확하고 용이하게 실시할 수 있는 방법에 관한 것이다.
본 발명의 또 다른 목적은 반도체 표면을 극히 깨끗하고 잘 형성되도록 세정할 수 있으며 하나 또는 몇 개의 분자층 위에 있는 절연 성분에 의하여 만들어진 반도체 표면 처리 장치를 제공하는데 있다.
본 발명은 또한 대략 1㎚까지 반도체 표면을 에칭할 수 있는 반도체 표면 처리 장치에 관한 것이다.
본 발명은 표면 준비의 실시간 제어를 가능하게 하고, 표면 상태의 제어를 매우 간단할 뿐만 아니라 극히 정확하게 할 수 있도록 용이하게 수행되고 실시될 수 있는 그러한 장치에 관한 것이다.
본 발명은 또한 바람직하게 실존하는 반도체의 것보다 적어도 10,000배의 수율에 의하여 상당한 정보 저장 용량을 가지는 반도체에 관한 것이다.
이러한 관점에서, 표면이 외부 접합제를 구비한 반도체의 제 1 분자들에 의하여 만들어지고, 접합제들이 수소 원자로 포화되는 반도체 표면을 처리하는 방법에 관한 것이다.
본 발명에 따라서, 방법은
저에너지를 가지는 고대전된 양(+)의 이온들을 발생시키는 단계와,
진공하에서 표면의 소정 부분을 덮는 영역들중 적어도 하나를 향하여 이온으로 만들어진 빔을 보내는 단계와,
제어된 평균 속도로 이온빔의 이온을 주기 위하여 표면에 인접하여 감속 전압을 빔에 적용하고, 제 1 분자들이 수소 원자를 상실하고 대응하는 외부 접합제들이 짝으로 되도록(pendant), 표면에 접촉함이 없이 이온들이 이러한 영역들의 제 1 분자의 전자를 추출하는 단계와,
절연 성분의 제 2 분자들을 형성하기 위하여 짝의 외부 접합제를 포화시키는 산출물을 이러한 영역들로 보내는 단계를 포함한다.
‘표면’은 대략 결정학상의(crystallographic) 평면을 따라서 대체로 절단된 반도체의 표면 부분을 의미한다.
표면은 층들을 성장시키기 위한 또는 에칭을 위한 기판으로서 제공하기 위하여 유익한 평면이다. 변경예에서, 표면은 곡선이다.
‘고대전된 양의 이온들’은 적어도 3개의 양의 전하, 바람직하게 15개의 양의 전하를 가지는 이온들을 의미한다. 이러한 것들의 에너지는 실제의 가속기를 사용하여 얻어진 것에 대하여 낮다고 할 수 있으며, 이러한 에너지는 대략 1MeV 또는 GeV이다. 그러므로, 저에너지의 이온은 수십 keV보다 작다.
진공하에서 이온들의 빔은 예를 들어 10-9Pa의 차수에서와 같이 비교적 고압에 대응하여 보내질 수도 있다. 이는 또한 초진공일 수 있다.
감속 전압은 매우 낮은 에너지를 이온에 주기 위하여 적용되며, 0에 가까우며 대체로 수십 eV보다 작다.
본 발명에 따른 처리 방법의 중요한 것은 이온이 표면에 접촉하지 않는 다는 것이다. 대조적으로, 이온들은 표면 전자들을 흡인하여, 반대 방향으로 멀리 흐른다.
저에너지를 가진 고대전된 이온들을 사용하여 반도체로부터 전자들을 추출하는 것은 1996년 11월 6-9일에 텍사스 덴톤에서 열린 연구 및 산업에 있어서 가속기 적용의 제 14차 국제 회의에서 제출된 장 삐에르 브리앙의 논문에 설명되었다. 개략적으로, 저에너지를 가지는 고대전된 이온들은 표면으로부터 수십 옹스트롬에 달하는 아주 먼 거리에서 반도전체 매체와 상호작용하기 시작한다. 이온은 리드베르크(Rydberg) 조건을 통하여 전도성 또는 원자가(valence) 전자들을 흡인한 다음 포획한다. 그러므로, 이온들은 중공의 원자, 즉 적어도 부분적으로 비어있는 내부층 및 전류가 통하는 전자들로 만들어지는 외부층을 구비한 원자로 된다. 이온에 의하여 포획된 전자의 수는 전자의 일부가 어거(Auger) 효과에 의하여 이온으로부터 추출되기 때문에 그 전하보다 상당히 많다. 하나의 이온에 의하여 반도체로부터 제거된 전자의 수는 대략 그 전하의 3배와 같다.
표면에 밀접하여, 이온은 전자상을 만들고, 이는 이온에서 흡인력을 발휘하여 표면을 향하여 전자를 가속하는 경향이 있다. 그러나, 반도체 또는 절연물 상에서 이온에 의한 전자의 추출은 이러한 전자상을 보상하기 위한 표면에서의 양의 홀(hole)을 생성한다. 이온으로부터 형성된 중공의 원자는 트램폴린(trampoline) 효과에 의하여 표면 위에서 어떠한 접촉을 만듦이 없이 후방으로 분산될 수 있다. 반도체 물질의 내측이 아닌 접촉 및 침입의 존재는 이온의 초기 영화적(cinematic)인 상태에 좌우되며: 표면을 직접적으로 향하는 이온은 양을 홀의 형성에도 불구하고 임계 속도 이상으로 반도체 물질에 도달하여 침투한다. 역으로, 트램폴린 효과는 이러한 임계 속도 아래에서 발생한다. 이러한 임계 속도는 반도체 물질의 추출 전위 및 양의 이온의 초기 전하에 좌우된다.
감속 전압을 사용한 이온들의 평균 속도를 제어하는 트램폴린 효과를 기동하여 이온에 제어된 전하 및 에너지를 주는 것을 가능하게 한다.
더욱이, 각 이온은 그 표면이 이온의 위치 및 속도에 의하여 결정되는 기초적인 상호 작용 영역으로부터 전자를 추출한다. 그러므로, 이온이 보내지는 결정된 영역은 빔에서 이온들의 기본적인 상호 작용 영역 모두의 연합으로 이루어진다.
반도체의 표면으로부터 추출된 전자들은 제 1 분자들의 외부 접합제와 관련된 필수 전자들이다. 이러한 것의 부재시에, 외부 접합제를 포화시키는 수소 원자들은 더 이상 어떠한 것도 표면에 표시하지 않는 양자들로 감소된다. 외부 접합제들은 그럼 다음 짝으로 된다.
반도체의 표면을 에칭하는 것은 에칭 영역들의 정확한 선택을 가능하게 하는 이온빔의 제어된 위치에 의하여 공간적으로 완전하게 제어될 수 있다. 바람직하게, 에칭은 하나의 영역씩 일련의 단계로 발생하는 한편, 빔 또는 목표물의 위치 정위 또는 정위를 변화시킨다. 한 실시예에 따라, 몇 개의 빔들이 동시에 표면으로 직접 향한다.
본 발명에 따른 처리 방법은 이온빔과 물질 표면의 어떠한 접촉도 없는 것에 의하여 존재하는 에칭 기술과 상이하다. 이온 충격에 의하여 기포를 형성하는 것으로 이루어진 방법과 비교하여, 표면의 위상은 변경되지 않고, 그 전도성이 변경된다. 참으로, 제 1 분자들은 반도전성이며, 제 2 분자는 절연성이다.
에칭의 분야에서, 그러므로, 본 발명에 따른 방법은 1나노미터의 차수로 절연 피크들을 발생시킬 수 있다. 그러므로, 정보 저장 용량은 존재하는 기술에 대하여 1002, 심지어 10002배까지 증가될 수 있다. 더욱이, 에칭 후의 표면 전도성의 국부적 제어는 터널 효과 현미경을 사용하여 용이하고 신속하다.
표면 세정의 분야에서, 본 발명에 따른 처리 방법은 극히 깨끗하고 웰이 한정되며 절연성 성분의 제 2 분자들에 의하여 만들어진 표면을 얻게 할 수 있다.
본 발명의 제 1 실시예에 따라서, 영역들은 전체 표면을 덮는다.
처리 방법은 반도전성 표면을 절연성 표면으로 변경하는 단계로 이루어지며, 바람직하게 표면 세정의 범위 내에서 사용된다.
본 발명의 처리 방법의 바람직한 제 2 실시예에 따라서, 영역들은 반도체의 표면에 에칭된 절연성 네트워크를 형성한다.
이러한 네트워크는 적소에서 남아 있는 제 1 분자들에 인접하여 형성된 제 2 분자들을 포함한다.
바람직하게(양 실시예에서), 영역들에 절연성 성분이 형성된 후에, 전기 전도성은 터널 효과 현미경을 사용하여 국부적으로 제어된다.
이러한 제어는 처리의 기교의 관점에서 필요한 정확성을 제공한다. 표면은 이러한 표면을 스캐닝하는 터널 효과 현미경의 팁을 사용하여 전기적으로 판독할 수 있다. ‘국부적 제어’는 영구적으로 국부화된 제어를 의미하고, 표면의 어떠한 부분에 대한 공간적인 스캐닝에 의하여 적용될 수 있다.
바람직하게, 표면의 산화된 상태로부터 반도체 표면의 선행의 준비를 위한 방법은 제 1 불화수소산의 조에 반도체를 침지하는 단계와;
불화수소산 및 암모늄 이온을 수용하는 조에 상기 반도체를 침지하는 단계를 포함한다.
벨 텔레폰사에 의하여 사용된 기술과 일치하는 이러한 선행의 단계는 와전하게 제어된 표면에서 5 내지 6개의 산소 원자층을 수행하는 표면의 산화된 상태로부터 수소 원자의 하나의 원자층으로 변환시킬 수 있다.
바람직하게, 산출물은 짝의 외부 접합제를 포화시키는 산소를 포함한다.
그러므로, 제 2 분자는 전기 절연 성질을 보이며, 반도체는 예를 들어 금속 증착에 의한 MOS 트랜지스터 또는 캐패시터 네트워크를 제조하도록 제 2 분자의 제 1 층으로부터 추가의 제어된 성장층을 위한 기판으로서 사용될 수 있다.
부분적인 진공하에서 이온빔들을 보내어서, 짝의 외부 접합제을 포화시키는 산소가 결합적으로 보내진다.
그러므로, 산출물을 산소의 형태로 표면에 밀접하여 자연스럽게 이용할 수 있기 때문에, 산출물을 보내기 위한 특정의 별도의 단계를 제공할 필요가 없다. 부분적인 진공은 10-9Pa에 달할 수 있다.
산출물을 보내기 위한 또 다른 실시예에 따라서, 이온빔은 매우 높은 진공하에서 보내져서, 산소는 짝의 외부 접합제를 포화시키지 못하고, 표면의 에칭후에, 짝의 외부 접합제를 포화시키는 원자를 운반하는 산출물이 보내진다. 이러한 산출물은 예를 들어 10-10Pa에서와 같은 초고진공하에 만들어진다.
본 발명의 방법의 바람직한 실시예에서, 반도체는 실리콘을 기본으로 한다.
제 1 분자는 필수적으로 SiH이다. 제 2 분자는 그 자체의 부품들에 대하여 산출물이 산소 원자를 가져오는 경우에 SiO2이며, 질소 원자를 가져오는 경우에 질화 규소(Si3N4)이다.
바람직하게, 전자들은 이온들에 의하여 추출되는 한편, 추출된 전자들이 이온들의 하나의 전자층으로부터 다른 전자층으로 변환할 때 방사되는 X선을 측정한다.
참으로, 중공의 추출되지 않은 원자들에 의하여 포획된 전자들은 보다 깊은 층으로 유동하는 한편, X선의 방사를 유발한다. 이러한 현상은 이전에 언급된 바와 같은 장 삐에르 브리앙의 논문에서뿐만 아니라, 1992년에 이메지 데 라 피지크사에서 간행된 장 삐에르 브리앙 등의 논문, 58-62 쪽에 기술되어 있다. 간단한 방법으로, X선의 방사 및 검출은 다음과 같이 발생한다. 단지 깊은 층에서 방사된 최후의 X선 변화만이 관찰되며, 보다 높은 층에서의 변화는 보다 낮은 에너지를 보이고, 연속적인 배경으로 사라진다. 그러므로, 측정된 변화들은 바람직하게 L 및 K 층들을 향한다. L 및 K 층들에서의 틈은 점차적으로 채워진다. 본 발명의 처리 방법에 있어서, 중공의 원자들은 리드베르크 조건으로 형성되어서, 매우 많은 수의 단계들이 깊은 층들에 도달하도록 필요하다. L층은 K 층과 비교하여 매우 느린 충진속도를 보여서, 전자가 L 층에 도달하자마자 Kα형태의 X선이 방사된다.
L 층 또는 보다 일반적으로 초기 층의 점차적인 충진은 방사된 X선의 방향으로 사건(event)의 임시적인 측정을 위하여 유익하게 사용된다. 참으로 초기의 층들을 채우는 것은 수십 fs(femto-second)까지 이격된 임시 마크를 발생시킨다.
바람직하게, 측정에 의하여 X선을 제어하기 위하여, 감속 전압은 변화를 유발하고, 방사된 X선은 감속 전압의 몇 개의 값에 대하여 측정된다.
본 발명의 목적은 또한 반도체 표면을 처리하는 장치이며, 이러한 표면은 외부 접합제를 가지는 반도체의 제 1 분자로 만들어지며, 수소 원자들은 이러한 접합제를 포화시킨다.
본 발명에 따라서, 처리 장치는
저에너지를 가지는 고대전된 양의 이온의 발생원과,
이온 발생원의 이온의 빔을 추출하여 표면을 향하게 하는 방사 전압을 적용하기 위한 수단과,
이온빔에 제어된 평균 속도를 주기 위하여 표면에 인접하여 배열된 감속 전압을 적용하며, 표면에 접촉함이 없이 상기 이온들이 제 1 분자로부터 전자를 추출할 수 있게 하며, 제 1 분자들이 수소 원자를 상실하도록 하여 대응하는 외부 접합제 짝을 만들도록 하는 수단과,
절연성 성분의 제 2 분자들을 형성하기 위하여 상기 짝의 외부 접합제를 포화시키며, 산출물을 빔들의 경로로 표면을 향하여 추가적으로 보내는 산출물원과,
빔과 표면을 가압하는 기구를 포함하는 것을 특징으로 한다.
본 발명에 따른 장치는 표면을 세정하거나 에칭하기 위하여 사용될 수 있다.
이러한 것은 반도체 배경 상의 절연층 또는 절연층을 가진 에칭으로 덮여진 극히 깨끗하고 웰이 한정된 표면을 얻을 수 있게 한다.
바람직하게, 본 발명에 따른 표면 처리 장치는 처리된 표면의 국부적 전기 전도성 제어를 수행하는 터널 효과 현미경을 포함한다.
바람직하게, 본 발명에 따른 처리 장치는 전자들이 이온들의 또 다른 층으로 변환되는 전자층으로부터 추출될 때 방사된 X선을 측정하기 위한 장치를 포함한다.
본 발명은 또한 절연 네트워크가 에칭된 표면을 가지는 반도체에 관한 것이다. 본 발명에 따라서, 절연 네트워크는 대략 1㎚의 깊이로 에칭된다.
본 발명에 따른 방법은 그러한 나노 성분을 얻는 수단을 제공한다.
바람직하게, 에칭 후에 표면은 전도성 피복제로 덮여진다.
도 1A에 도시된 반도체 웨이퍼(1)는 표면(2)을 따라서 절단된다. 웨이퍼(1)는 예를 들어 다음의 본 명세서에서 유지될 수 있는 이로운 예로써 실리콘으로 형성된다. 웨이퍼(1)를 구성하는 반도체는 순수 실리콘 또는 다양한 농도의 P 또는 N 도핑된 실리콘일 수 있으며, 도핑 농도는 ㎝3당 1015및 1018의 원자의 범위에 놓인다.
표면(2)은 웨이퍼(1)의 공기 노출로 인하여 산화된 상태를 가진다. 반도체가 실리콘(SiO2)으로 만들어지기 때문에, 분자들은 5 내지 6개의 원자층들 이상의 표면에 형성된다. 표면은 사실 매우 작은 두께(e1)를 가지는 웨이퍼(1)의 표면 부분을 의미하며, SiO2분자로 만들어진다. 두께(e1)는 대략 20옹스트롬이다.
이러한 초기 형태(1A)의 웨이퍼(1)는 표면을 에칭하여 하나의 수소층으로 덮여지도록 사전 처리된다. 이러한 사전 처리는 도 2의 2개의 단계(11 및 12)를 포함한다. 사전 처리의 단계(11)에 따라서, 웨이퍼(1)는 불화수소산의 제 1 조로 침지되고, 사전 처리의 제 2 단계(12) 동안, 불화수소산 및 암모늄산을 수용하는 제 2조로 침지된다. 그러므로, 표면(2)은 웨이퍼(1)의 반도체의 분자의 표면에 결합된 산소를 제거하기 위하여 에칭된다. 그러므로, 짝의 외부 접합제는 수소와 함께 즉시 포화될 수 있다.
사전 처리는 웨이퍼(1)의 사전 처리 상태(1B)를 이끌고(도 1B 및 도 2), 이 때 표면(2)은 극히 불활성의 평면이며, 두께(e2) 상에서 SiH로 만들어진다. 수소 원자들은 웨이퍼(1) 위에 하나의 원자층을 만든다.
그런 다음, 웨이퍼(1)는 SiO2분자로의 표면(2)의 SiH 분자의 전체 또는 부분적인 교체를 목적으로 하는 일련의 작업이 행해지는 한편, 표면(2)의 우수한 한정 극도의 세정도를 유지한다. 2개의 실시예들을 구별될 수 있다. 먼저, 외부 접합제를 만드는 수소는 전체 표면(2) 위에서 산소로 대체된다. 웨이퍼(도 1C)의 상태(1C)는 표면의 SiO2분자가 하나의 원자층을 포함하며 즉 실제로 두께(e1)보다 작은 두께(e3)를 덮는 것으로 얻어질 수 있다. 그러므로, 웨이퍼(1)의 상태(1A)로부터 상태(1C)로 변환하는 것은 우수한 표면 세정도를 구성하는 한편, 어떠한 접촉 없이 원자 스케일에서 양호한 균일도를 유지한다.
제 2 실시예에서, 표면(2)의 외부 접합제를 포화시키는 원자(H)들은 선택적으로 감축된 영역으로 대체된다. 웨이퍼(1)는 도 1D에서 볼 수 있는 바와 같이 에칭된다. 이러한 에칭을 위하여, 표면(2)의 이러한 감축된 영역들이 SiO2정점을 절연시키는 것에 의하여 만들어지기 때문에, 영역들은 절연 부품(5)들로 구성되는 네트워크를 형성하고, SiH로 만들어진 표면(2)의 보완적인 영역들은 남게 된다.
웨이퍼(1C 또는 1D)로 이끄는 처리 작업은 본질적으로 처리된 영역의 범위에 유사하고 상이하다. 그러므로, 작업들은 2개의 실시예에 대하여 결합하여 기술된다.
이러한 작업을 적용하도록, 도 3에 도시된 표면 처리 장치가 사용된다. 이러한 장치는 저에너지를 가진 고대전된 양의 이온들을 발생시키는 이온 발생원(20)을 포함한다. 이온 발생원(20)은 ECR(Electron Cyclotron Rresonance)과 같은 자기 구조물 내에 한정된 매우 높은 플라즈마 내측에 준비된 이온을 이용할 수도 있다. 이러한 작업 원리는 또한 솔레노이드에서 전자빔의 압축일 수 있으며, 전자빔으로 분출된 원자들은 공간 전하에 의하여 동시에 이온화되어 포획된다. 그러므로, 이온 발생원(20)은 EBIS형(Electron Beam Ion Source)의 것일 수 있다.
이온 발생원(20)으로부터 방사된 이온들은 예를 들어 Ar17+또는 Ar18+또는 우라늄일 수 있다. 양의 전하의 수는 적은 단위로부터 우라늄에 대한 92까지 다양할 수 있다.
처리 장치는 또한 이온 발생원(20)에 인접한 영역(21)으로부터 이온을 추출하는 방사 전압(U1)의 제 1 적용 수단(22)을 포함한다. 제 1 적용 수단(22)은 이온빔(30)을 발생시키고, 발생된 이온빔은 제어된 방향(31)을 따라서 웨이퍼(1)의 표면(2)을 향한다.
처리 장치는 또한 표면(2)에 인접한 영역(23)에서 감속 전압(U2)을 위한 제 2 적용 수단(24)을 포함한다. 제 2 적용 수단(24)은 이온빔(30)을 충분하게 감속하여서, 이온빔은 표면과 어떠한 접촉없이 표면(2)으로부터 전자를 추출하고, 중공의 원자 및 이온의 형태로 후방으로 분산된다. 이온 발생원(20)으로부터 방사된 이온들이 수 keV/q의, 예를 들어 5 및 20keV/q의 범위에 놓이는 에너지를 가짐으로써, 여기에서, q는 각 이온의 양의 전하의 수, 제 2 적용 수단은 제어된 방법으로 이온20들에 0 및 약간의 keV/q 사이에 놓이는 에너지를 준다. 이러한 제 2 적용 수단(24)은 전위차계를 구비한 평면 캐패시터를 포함할 수도 있다. 감속 전압(U2)을 제어하는 것은 표면(2)에 대한 각 이온의 접근 거리, 즉 이러한 이온에 의하여 에칭된 기본적인 상호 작용 영역의 크기를 제어할 수 있다.
전압(U1및 U2)의 적용 수단(22,24)은 이온빔(30)을 표면(2)의 감축된 영역을 향하여 정확하게 정위시킬 수 있다. 바람직하게, 이러한 것들은 이온들의 최대 가능한 안내를 보장할 수 있게 한다. 처리 장치는 바람직하게 이온빔(30)의 이온들에 의하여 표면(2)으로부터 추출된 전자들이 하나의 전자층으로부터 다른 전자층으로 변환할 때 방사된 X선을 측정하기 위한 설비(25)를 포함한다. 이온 표면(20) 및 웨이퍼(1)의 표면(2)에 의하여 방사된 이온빔(30)은 강압 케이싱(26)에 의하여 실내 대기로부터 보호된다.
처리 장치는 또한 적용 수단(22,24)을 이용하여 측정 설비(25)에 연결되며 이온 발생원(20)에 연결되고 이러한 모든 작업을 명령하고 제어하는 처리 유니트(27)를 포함한다.
처리된 표면(2)의 국부적 전기 전도성 제어를 수행하는 터널 효과 현미경은 바람직하게 처리 장치를 보완한다.
작업에 있어서, 다음의 단계들은 표면을 처리할 때(도 2) 연속적으로 수행된다. 이러한 방법은 제 1 단계(13)에서, 이온 발생원(20)을 사용하여 저에너지를 가진 고대전된 양의 이온을 만들고, 제 2 단계(14)에서, 방사 전압(U1)의 적용 수단(22)을 사용하여 표면(2)을 향하여 이온빔(30)을 보내는 단계로 이루어진다. 그런 다음, 빔은 방향(31)을 따른다. 제 3 단계(15)에서, 빔(30)은 적용 수단(24)을 사용하여 표면(2)에 인접하여 감속 전압(U2)이 적용된다. 이온빔(30)은 방향(32)으로 제어된 평균 속도가 주어진다.
이온빔(30)이 표면(2)에 충분히 인접하였을 때, 이온들은 표면과 상호작용하기 시작한다. 표면(2) 위에서, 포획 영역(28)이 형성되고, 이온빔(30)은 포획 영역에서 웨이퍼(1)의 전자들을 포획할 수 있다. 이러한 영역(28)은 표면(2) 위에서 거리(d)까지 연장한다. 그러므로, 이온(40)이 영역(28)으로 들어가자마자, 이온은 도 4에 도시된 바와 같이 이온(40)으로부터 거리(d)에서 외형을 가지는 대략 지름(D)의 디스크를 형성하는 이러한 표면(2)의 일부분(42)과 반응한다. 그러므로, 상호 반응부분(43)의 지름(D)은 2d를 초과하지 않는다. 이온(40)은 추출 영역(28)에서 이온의 접근 내내 부분(42)의 표면 전자를 흡인하여 추출한다. 이러한 접근은 적용 수단(24)의 도움으로 이온(40)의 운동 에너지를 조정하는 것에 의하여 제어된다. 이온(40)은 전자들을 포획하고, 전자들은 이온을 중공의 원자로 변환시킨다.
그런 다음, 이러한 중공의 원자는 트램폴린 효과에 의하여 접촉을 만들지 않고 후방으로 분산된다. 참으로, 표면(2)의 부분(42)에 형성된 양의 홀들은 이온(40)으로 만들어진 중공의 원자와 충돌하며, 이러한 중공의 원자는 양의 전하를 유지한다. 이온빔(30)은 일련의 방향(33)으로 표면(2)에 반대 방향으로 되돌아 보내진다.
바람직하게, 표면(2) 상에서의 빔(30)의 입사는 정상적이며, 빔(30)의 위치는 적용 수단(22,24)들에 의하여 제어된다.
전자들이 이온빔(30)에 의하여 포획됨으로써, 추출된 전자들이 하나의 전자층으로부터 다른 이온층으로 변환될 때 방사되는 X선은 측정 설비(25)를 사용하여 측정된다. 그러므로, 전자들의 추출 공정은 실시간으로 제어된다.
예증적인 목적을 위하여, 이온 표면(20)은 11keV/q를 가진 이온(Ar17+)을 산출하는 ECR원이다. 웨이퍼(1B)는 표면(2)이 하나의 수소층으로 불활성화된 Si 평면(111)이다. 상호 반응 거리는 대략 20옹스트롬이다. 이온빔(30)은 정상적인 입사로 표면(2)을 향하여 보내지고, 이온들은 0 및 12eV/q 사이에서 조정 가능한 에너지 범위로 감속된다. 이온들이 표면(2)과 1eV/q로 반응할 때, K형태의 X선의 스펙트럼(80)은 eV에서 에너지 축 및 카운팅 유니트(82)의 축을 따라서 도 6에 도시된 바와 같이 관찰될 수 있다. 이러한 스펙트럼(80)은 기본적으로 위성(KL1,KL2및 KL3)에 각각 일치하는 3개의 위성 광선(83-85)을 뚜렷이 한다. 광선들의 분배는 위성(KL1)과 관련된 광선(83) 상에서 높게 뾰족해진다.
단순한 방식으로, 다음의 설명들은 도 5에 대하여 관찰되는 스펙트럼(80) 상에서 주어질 수 있다. 도 5는 채워 있는 원에 의한 전자들 및 빈 원에 의한 틈들을 나타낸다. 전자(50)를 포획하는 이온(40)의 3개의 가장 내측의 원자층들은 K,L,M으로 불린다. 가장 깊은 층(K)은 개략적으로 2개의 위치(71,72)를 포함하며, 그 중 하나(71)는 이미 전자에 의하여 만들어졌으며, 다른 것(72)은 틈새를 보인다. 제 2 층(L) 및 제 3 층(M)은 초기에 이온(40)에서 비워 있는 각각 8개의 위치(61-68 및 51-58)를 포함한다. 전자들이 이온들에 의하여 포획될 때, 이러한 전자들의 일부는 어거 캐스캐이드가 따르는 가장 깊은 층들을 향하여 하강한다. 중공의 원자는 리드베르크의 조건으로 형성되며, 층(L)의 충진은 층(K)의 틈새(72)의 충진과 비교하여 느리다. 층(L)의 위치(61-68)에 각각 대응하는 8개의 틈새는 점차적으로 충진되며, X선은 이러한 충진 작업의 초기에 층(K)의 위치(72)의 충진에 대응하여 방사된다. 그러므로, 광선(83-85)들은 대략 25eV만큼 이격되어 1과 3 사이의 범위에서 층(L) 상의 목격 전자들의 수와 관련된다. 층(K)의 위치(72)가 충진될 때 층(L)이 통상 충진되지 않음으로써, 광선(KL1....KL8)들의 분배는 3개의 광선(83-85)에 집중되고, 광선(83)에서 높게 뾰족해진다. 광선(83-85)들의 에너지의 정확한 측정은 층(M)상의 전자들의 평균 숫자를 지시하고, 이러한 수는 1 또는 2에 가깝다.
층(L)을 충진하는 것은 모래시계의 부분을 움직이는 외에, 어거 전자는 위치(61-68)들 중 하나의 각 중진에서 주로 방사된다. 예를 들어, 충진은 3.10-16초의 주기로 발생한다.
표면(2)으로부터 전자들의 추출은 대응하는 외부 접합제를 포화시키는 소 원자로 하여금 이러한 표면(2)으로부터 사라지게 한다. 이러한 외부 접합제는 짝으로 된다.
빔(30)의 위치 및 감속 전압(U2)은 표면(2)에 상호 작용 영역을 형성하고, 이러한 것은 빔(30)에 의하여 에칭된다. 이러한 영역은 다만 빔(30)의 범위 주위의 2d 주계를 덮는다. 바람직하게, 이러한 범위는 대략 1㎚이다.
표면 처리의 제 4 작업(16)에서, 짝의 외부 접합제를 포화시키는 산출물은 전연 성부의 분자들을 형성하기 위하여 에칭된 영역으로 보내진다. 간단한 처리방식은 대략 10-9Pa인 케이싱(26)에서의 부분 진공을 적용하는 단계를 포함한다. 그런 다음, 케이싱(26)에 존재하는 산소는 절연 성분을 형성하기 위하여 짝의 접합제를 즉시 포화시킨다.
그런 다음, 모든 작업(13 내지 16)들은 반복되는 한편, 추출 영역(28)에서 이러한 빔의 이온들의 에너지를 제어하는 것에 의하여 목표물 및/또는 빔(30)의 범위 및/또는 빔(30)의 위치 정위를 변화시킨다. 본 발명의 처리 방법의 제 1 실시예에서, 전체 표면(2)이 스캐닝된다. 그런 다음, 웨이퍼(1)의 상태(1C)를 얻었다. 본 발명에 따른 처리 방법의 제 2 실시예에서, 빔(30)은 단지 상기 빔 또는 목표물을 이동시키는 것에 의하여 결정된 절연 부분(5)에 대응하는 영역들을 스캐닝하도록 만들어진다. 그러므로, 웨이퍼(1)의 상태(1D)가 얻어진다.
또 다른 실시예에 따라서, 케이싱(26)의 내측은 초진공 하에 유지되며, 표면(2)에서 예측되는 모든 영역들은 짝의 외부 접합제들을 포화시키는 산출물을 보냄이 없이 에칭된다. 이러한 에칭이 종료되면, 산출물은 에칭된 모든 영역들의 짝의 외부 접합제를 동시에 포화시키기 위하여 전체 표면(2) 위로 보내진다.
바람직하게, 추가의 단계(17) 동안, 웨이퍼(1C 또는 1D)의 표면(2)의 국부적 전기 전도성 제어는 터널 효과 현미경을 사용하여 수행된다.
지금까지 기술된 실시예에서, 단계(11,12)들은 수소 원자가 웨이퍼(1) 위에 하나의 원자층을 만들도록 사용되며, 이러한 수소 원자의 일부는 단계(13 내지 16)동안 산소, 질소 또는 다른 어떤 적절한 성분으로 대체된다. 이러한 실시예의 변경예에 있어서, 짝의 외부 접합제를 포화시키는 산출물은 이러한 성분의 다수의 층을 형성하도록 작업(16)동안 보내진다. 그러므로, 하나로부터 다수의 층의 범위에 놓이는 피크가 산출되며, 층들의 수는 바람직하게 5보다 작다. 예를 들어, 산출물을 포화시키는 압력 또는 부분 분사는 제어될 수 있다.
그러므로, 표면(2)의 하나 또는 다수의 층들을 침범하는 것을 면할 수 없는 가능한 표면의 악화가 고려된다. 하나의 층을 가지는 실시예에서와 같이, 얻어진 표면(2)은 극히 평면의 웰이 형성된다.
궁극적으로, 바람직한 실시예에서, 표면(2)은 전도성 층으로 피복된다. 이러한 피복은 바람직하게 MOS 트랜지스터의 제조를 위하여 금속성이다. 이러한 실시예에서, 처리 장치는 케이싱(26)에서 전도성 물질을 위한 진공의 증기수단을 포함한다.

Claims (15)

  1. 표면(2)이 외부 접합제를 구비한 반도체의 제 1 분자에 의하여 만들어지며, 상기 접합제는 수소원자로 포화되는 반도체(1B)의 표면(2)을 처리하는 방법에 있어서,
    저에너지를 가지는 고대전된 양(+)의 이온(40)들을 발생시키는 단계와,
    진공하에서 표면(2)의 소정 부분을 덮는 영역(42)들중 적어도 하나를 향하여 이온(40)으로 만들어진 빔(30)을 보내는 단계와,
    제어된 평균 속도로 이온빔(30)의 이온(40)을 주기 위하여 표면(2)에 인접하여 감속 전압(U2)을 빔(30)에 적용하고, 제 1 분자들이 수소 원자를 상실하고 대응하는 외부 접합제들이 짝으로 되도록, 표면(2)에 접촉함이 없이 상기 이온(40)들이 이러한 영역(42)들의 제 1 분자의 전자(50)를 추출하는 단계와,
    절연 성분의 제 2 분자들을 형성하기 위하여 짝의 외부 접합제를 포화시키는 산출물을 상기 영역(42)들로 보내는 단계를 포함하는 것을 특징으로 하는 반도체 표면 처리 방법.
  2. 제 1 항에 있어서, 상기 영역(42)들은 전체 표면(2)을 덮는 것을 특징으로 하는 방법.
  3. 제 1 항에 있어서, 상기 영역(42)들은 반도체(1D)의 표면(2)에 절연성 네트워크(5)를 형성하는 것을 특징으로 하는 방법.
  4. 선행의 항중 어느 한 항에 있어서, 상기 영역(42)에 절연성 성분이 형성된 후에, 국부적 전기 전도성 제어가 터널 효과 현미경을 사용하여 수행되는 것을 특징으로 하는 방법.
  5. 선행의 항중 어느 한 항에 있어서, 표면(2)의 산화 상태로부터 반의 표면(2)을 미리 준비하기 위하여,
    제 1 불화수소산의 조에 반도체(1A)를 침지하는 단계와;
    불화수소산 및 암모늄 이온을 수용하는 조에 상기 반도체(1)를 침지하는 단계를 포함하는 것을 특징으로 하는 방법.
  6. 선행의 항중 어느 한 항에 있어서, 상기 산출물은 상기 짝의 외부 접합제를 포함시키는 산소를 포함하는 것을 특징으로 하는 방법.
  7. 선행의 항중 어느 한 항에 있어서, 이온(40)들의 빔(30)은 부분 진공하에 보내져서, 상기 짝의 외부 접합제를 포화시키는 산소가 결합적으로 보내지는 것을 특징으로 하는 방법.
  8. 선행의 항중 어느 한 항에 있어서, 반도체(1)는 실리콘으로 만들어지는 것을 특징으로 하는 방법.
  9. 선행의 항중 어느 한 항에 있어서, 이온(40)들에 의한 전자(50)의 추출은 추출된 전자가 하나의 전자층(K,L,M)으로부터 상기 이온(40)들의 다른 층으로 변환할 때 방사되는 X선을 측정하는 것에 의하여 제어되는 것을 특징으로 하는 방법.
  10. 제 9 항에 있어서, 감속 전압(U2)은 변화되며, 상기 방사된 X선은 상기 감속 전압(U2)의 몇 개의 값을 위하여 측정되는 것을 특징으로 하는 방법.
  11. 표면(2)이 외부 접합제를 구비한 반도체의 제 1 분자에 의하여 만들어지며, 상기 접합제는 수소원자로 포화되는 반도체(1B)의 표면(2)을 처리하는 장치에 있어서,
    저에너지를 가지는 고대전된 양의 이온(40)의 발생원(20)과,
    이온 발생원(20)의 이온(40)의 빔(30)을 추출하여 표면을 향하게 하는 방사 전압(U1)을 적용하기 위한 수단(22)과,
    이온빔(30)에 제어된 평균 속도를 주기 위하여 표면(20)에 인접하여 배열된 감속 전압(U2)을 적용하며, 표면에 접촉함이 없이 상기 이온(40)들이 제 1 분자로부터 전자(50)를 추출할 수 있게 하며, 제 1 분자들이 수소 원자를 상실하도록 하여 대응하는 외부 접합제 짝을 만들도록 하는 수단과,
    절연성 성분의 제 2 분자들을 형성하기 위하여 상기 짝의 외부 접합제를 포화시키며, 산출물을 빔들의 경로로 표면(2)을 향하여 추가적으로 보내는 산출물원과,
    빔(30)과 표면(2)을 가압하는 기구를 포함하는 것을 특징으로 반도체 표면 처리 장치.
  12. 제 11 항에 있어서, 처리된 표면(2)의 국부적 전기 전도성 제어를 수행하는 터널 효과 현미경을 포함하는 것을 특징으로 하는 장치.
  13. 제 11 항 또는 제 12 항중 어느 한 항에 있어서, 전자층(K,L,M)으로부터 추출된 전자가 전자층(K,L,M)으로부터 상기 이온(40)들의 다른 층으로 변환할 때 방사되는 X선(35)을 측정하기 위한 설비(25)를 포함하는 것을 특징으로 하는 장치.
  14. 절연성 네트워크(5)가 에칭되는 표면(2)을 가지는 반도체(1D)에 있어서,
    상기 절연성 네트워크(5)는 대략 1㎚의 깊이로 에칭되는 것을 특징으로 하는 반도체.
  15. 제14 항에 있어서, 에칭 후에 상기 표면(2)은 도전성 피복제로 덮여지는 것을 특징으로 하는 반도체.
KR1019997005991A 1996-12-31 1997-12-29 반도체 표면 처리 방법 및 장치 KR20000062399A (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
FR9616288A FR2757881B1 (fr) 1996-12-31 1996-12-31 Procede de traitement d'une surface d'un semi-conducteur, dispositif correspondant et semi-conducteur associe
FR96/16288 1996-12-31

Publications (1)

Publication Number Publication Date
KR20000062399A true KR20000062399A (ko) 2000-10-25

Family

ID=9499362

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019997005991A KR20000062399A (ko) 1996-12-31 1997-12-29 반도체 표면 처리 방법 및 장치

Country Status (8)

Country Link
US (1) US6355574B1 (ko)
EP (1) EP0950258B1 (ko)
JP (1) JP2001508598A (ko)
KR (1) KR20000062399A (ko)
AT (1) ATE302471T1 (ko)
DE (1) DE69734011T2 (ko)
FR (1) FR2757881B1 (ko)
WO (1) WO1998029901A1 (ko)

Families Citing this family (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
FR2793349B1 (fr) * 1999-05-07 2003-06-27 X Ion Procede de croissance d'une couche d'oxyde de silicium de faible epaisseur sur une surface de substrat de silicium et machine a deux reacteurs de mise en oeuvre
FR2793264B1 (fr) * 1999-05-07 2001-06-15 X Ion Procede de nettoyage d'une surface de substrat de silicium et application a la fabrication de composants electroniques integres
FR2804623B1 (fr) 2000-02-09 2002-05-03 Univ Paris Curie Procede de traitement d'une surface de diamant et surface de diamant correspondante
RU2164718C1 (ru) * 2000-07-04 2001-03-27 Общество с ограниченной ответственностью "Агентство маркетинга научных разработок" Установка для формирования наноструктур на поверхности полупроводниковых пластин ионными пучками
FR2815770A1 (fr) * 2000-10-23 2002-04-26 X Ion Procede de lithographie ionique a haute selectivite
FR2849266A1 (fr) * 2002-12-18 2004-06-25 Gilles Borsoni Machine de traitement uniforme de surfaces d'echantillons par projection d'ions multicharges
FR2890231B1 (fr) * 2005-08-29 2009-10-09 Jean Pierre Briand Methode de fabrication de cathodes froides fonctionnant sous faibles tensions par irradiation de films minces de dlc avec des ions multicharges et surfaces emettrices correspondantes
US20080128641A1 (en) * 2006-11-08 2008-06-05 Silicon Genesis Corporation Apparatus and method for introducing particles using a radio frequency quadrupole linear accelerator for semiconductor materials
US20090124159A1 (en) * 2007-03-02 2009-05-14 Jean Pierre Briand Method of fabrication of cold cathodes on thin diamondlike carbon films irradiated with multicharged ions and field emissive corresponding surfaces
US20130009595A1 (en) * 2011-07-08 2013-01-10 Brown Kevin L Devices for receiving periodic charging

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS60138918A (ja) * 1983-12-27 1985-07-23 Toshiba Corp 半導体装置の製造方法
JPH0712015B2 (ja) * 1988-11-18 1995-02-08 新技術事業団 シリコン固体表面へのパターン形成法
US5010040A (en) * 1988-12-30 1991-04-23 Mobil Solar Energy Corporation Method of fabricating solar cells
US5231055A (en) * 1989-01-13 1993-07-27 Texas Instruments Incorporated Method of forming composite interconnect system
FR2668642B1 (fr) * 1990-10-25 1993-11-05 Commissariat A Energie Atomique Source d'ions fortement charges a sonde polarisable et a resonance cyclotronique electronique.
JP3168593B2 (ja) * 1991-03-13 2001-05-21 株式会社島津製作所 高輝度集束イオンビームを用いた化合物の薄膜パターン生成方法
JP2920850B2 (ja) * 1991-03-25 1999-07-19 東京エレクトロン株式会社 半導体の表面処理方法及びその装置
JP3048749B2 (ja) * 1992-04-28 2000-06-05 キヤノン株式会社 薄膜形成方法
JP3334911B2 (ja) * 1992-07-31 2002-10-15 キヤノン株式会社 パターン形成方法

Also Published As

Publication number Publication date
EP0950258B1 (fr) 2005-08-17
EP0950258A1 (fr) 1999-10-20
DE69734011D1 (de) 2005-09-22
ATE302471T1 (de) 2005-09-15
US6355574B1 (en) 2002-03-12
FR2757881A1 (fr) 1998-07-03
WO1998029901A1 (fr) 1998-07-09
JP2001508598A (ja) 2001-06-26
FR2757881B1 (fr) 1999-04-09
DE69734011T2 (de) 2006-06-14

Similar Documents

Publication Publication Date Title
US6537606B2 (en) System and method for improving thin films by gas cluster ion beam processing
US5661043A (en) Forming a buried insulator layer using plasma source ion implantation
US4457803A (en) Processing method using a focused ion beam
JP2731886B2 (ja) シングルイオン注入装置及び方法
JP2016504599A (ja) エッチング速度を変化させるためのイオン注入
KR20000062399A (ko) 반도체 표면 처리 방법 및 장치
EP0082640B1 (en) Ion implantation method
KR100445105B1 (ko) 가스 클러스터 이온빔을 이용한 아이.티.오 박막 표면처리시스템 및 그 방법
Yavas et al. Field emitter array fabricated using focused ion and electron beam induced reaction
EP1016117B1 (fr) Dispositif et procede de gravure par ions
US5171718A (en) Method for forming a fine pattern by using a patterned resist layer
JPH0582081A (ja) 収束イオンビーム質量分析方法及び収束イオンビーム質量分析複合装置
Namba Current work on focused ion beams in Japan
JPS6134844A (ja) 中性微細ビ−ムの照射装置
Kada et al. Fabrication of microstructures embedded in SC-CVD diamond with a focused proton microbeam
JPH08241884A (ja) 超微細加工法
Yamada 20 Years History of Fundamental Research on Gas Cluster Ion Beams, and Current Status of the Applications to Industry
RU2192689C1 (ru) Способ получения кремниевых наноструктур
JPH01278027A (ja) 半導体基板の加工方法
Markwitz et al. Low‐energy Fe+ ion implantation into silicon nanostructures
Gamo et al. Recent Advances in the Application of Focused Ion Beams
El-Kareh et al. Ion implantation
Bernhard Basnar et al. SURFACE AND INTERFACE STUDY OF ION BEAM DEPOSITED SILICON OXIDE THIN FILMS
Thibault et al. ELECTRON IRRADIATION OF MIS CAPACITORS ANNEALING AND BIAS-TEMPERATURE STRESS STUDIES
Yamada et al. Cluster Ion Beam Process for Nanofabrication

Legal Events

Date Code Title Description
WITN Application deemed withdrawn, e.g. because no request for examination was filed or no examination fee was paid