JP7686817B1 - アイソレータ - Google Patents

Abstract

【課題】信頼性の向上したアイソレータを提供することである。
【解決手段】実施形態のアイソレータは、リジッド基板である第１リジッド基板と、前記第１リジッド基板に第１方向に積層されたフレキシブルプリント配線板である第１フレキシブルプリント配線板と、を有する基板と、前記第１フレキシブルプリント配線板に設けられた第１コイルと、前記第１フレキシブルプリント配線板に設けられ、前記第１方向において前記第１コイルと離間し対向する第２コイルと、前記基板の上に設けられた第１半導体チップと、前記基板の上に設けられた第２半導体チップと、前記基板の中に設けられ、前記第１半導体チップと前記第１コイルを接続する第１配線と、前記基板の中に設けられ、前記第２半導体チップと前記第２コイルを接続する第２配線と、を有する。
【選択図】 図３

Description

本発明の実施形態は、アイソレータに関する。

互いに電気的に絶縁された送信回路と受信回路の間で信号を伝達するためのアイソレータが知られている。アイソレータには、発光素子や受光素子を用いるもののほかに、コイルを用いるものがある。

特開２００８－０６１２３６号公報

本発明が解決しようとする課題は、信頼性の向上したアイソレータを提供することである。

実施形態のアイソレータは、リジッド基板である第１リジッド基板と、前記第１リジッド基板に第１方向に積層されたフレキシブルプリント配線板である第１フレキシブルプリント配線板と、を有する基板と、前記第１フレキシブルプリント配線板に設けられた第１コイルと、前記第１フレキシブルプリント配線板に設けられ、前記第１方向において前記第１コイルと離間し対向する第２コイルと、前記基板の上に設けられた第１半導体チップと、前記基板の上に設けられた第２半導体チップと、前記基板の中に設けられ、前記第１半導体チップと前記第１コイルを接続する第１配線と、前記基板の中に設けられ、前記第２半導体チップと前記第２コイルを接続する第２配線と、を有する。

別の実施形態のアイソレータは、第１ダイパッドと、前記第１ダイパッドの上に設けられた第１半導体チップと、前記第１ダイパッドと離間して設けられた第２ダイパッドと、前記第２ダイパッドの上に設けられ、リジッド基板である第１リジッド基板と、前記第１リジッド基板に第１方向に積層されたフレキシブルプリント配線板である第１フレキシブルプリント配線板と、を有する基板と、前記第１フレキシブルプリント配線板に設けられた第１コイルと、前記第１フレキシブルプリント配線板に設けられ、前記第１方向において前記第１コイルと離間し対向する第２コイルと、前記基板の上に設けられ、前記基板の中に設けられた第３配線によって前記第２コイルと接続された電極パッドと、前記第１ダイパッド及び前記第２ダイパッドと離間して設けられた第３ダイパッドと、前記第３ダイパッドの上に設けられた第２半導体チップと、前記第１半導体チップと、前記第２ダイパッドとを接続する第１ワイヤと、前記電極パッドと、前記第２半導体チップとを接続する第２ワイヤと、を有する。

第１実施形態に係るアイソレータ１００の模式的平面図である。 第１実施形態に係るアイソレータ１００の模式的平面図である。 第１実施形態に係るアイソレータ１００の断面図である。 第１フレキシブルプリント配線板の内部構造の一例を示す断面図である。 第１実施形態の第１変形例に係るアイソレータ１０１の断面図である。 第２実施形態に係るアイソレータ２００の断面図である。 第３実施形態に係るアイソレータ３００の断面図である。 第３実施形態の第１変形例に係るアイソレータ３０１の断面図である。 第４実施形態に係るアイソレータ４００の断面図である。

以下に、本発明の各実施の形態について図面を参照しつつ説明する。

なお、図面は模式的または概念的なものであり、各部分の厚みと幅との関係、部分間の大きさの比率などは、必ずしも現実のものと同一とは限らない。また、同じ部分を表す場合であっても、図面により互いの寸法や比率が異なって表される場合もある。

例えば、本願明細書中に示される断面図において、積層構造が示されるものがあるが、積層構造の各層の厚みの比率は現実のものと同一とは限らない。断面図中では一方の層が他方の層より厚く図示されているような場合であっても、現実では一方の層と他方の層の厚みは同程度である場合や、一方の層が他方の層よりも薄い場合などがあり得る。つまり、本願明細書中の図面に示される厚みなどの寸法は現実のものとは異なる場合がある。

第１リジッド基板から第１フレキシブルプリント配線板へ向かう方向をＺ方向（第１方向）とする。また、Ｚ方向と直交する方向をＸ方向（第２方向）、Ｘ方向及びＺ方向と交差する方向をＹ方向（第３方向）とする。なお、Ｘ方向、Ｙ方向及びＺ方向は本実施形態では直交関係で示しているが、直交に限定されずたがいに交差する関係であればよい。

また、説明のために、Ｚ方向の正の方向を「上」と呼び、Ｚ方向の負の方向を「下」と呼ぶ。ただし、「上」、「下」の方向は、重力方向または半導体装置の実装時における方向に限定されない。

なお、本願明細書と各図において、既出の図に関して前述したものと同様の要素には同一の符号を付して詳細な説明は適宜省略する。

（第１実施形態）
図１は、本実施形態に係るアイソレータ１００を例示する模式的平面図である。

アイソレータ１００は、基板１０と、第１半導体チップ３１と、第１配線４１と、第１コイル２１と、第２コイル２２と、第２配線４２と、第２半導体チップ３２と、を有する。これらの部材は、図１には図示しない樹脂部７０によって覆われている。アイソレータ１００は、例えば半導体パッケージである。

図１には、第１半導体チップ３１及び第２半導体チップ３２と接続される外部接続端子は図示されない。アイソレータ１００は、例えば後に図３に示すように、リードフレーム６１、６２を端子として有する。

第１コイル２１と第２コイル２２を含む複数のコイルは、基板１０の中に設けられる。複数のコイルのそれぞれは、平面視において例えば渦巻き状である。第２コイル２２は、第１コイル２１の上方（Ｚ方向の正の方向）に配置され、第１コイル２１から離間している。図１においては、第１コイル２１と第２コイル２２が重なっている。第１コイル２１と第２コイル２２とは、磁気的に結合するように設けられる。

図１に示す例では、第１コイル２１と第２コイル２２は、それぞれ２つずつ設けられる。しかしながら、第１コイル２１及び第２コイル２２の数については、図１に示す例に限定されず、１つずつであってもよいし、３つずつ以上であってもよい。

第１配線４１は、第１半導体チップ３１と第１コイル２１とを電気的に接続する。第２配線４２は、第２半導体チップ３２と第２コイル２２とを電気的に接続する。

図２は、本実施形態に係るアイソレータ１００を例示する模式的平面図である。なお、図１とは異なり、第１コイル２１及び第２コイル２２の重なる様子を示すために、一部で立体的に表示している。

第１半導体チップ３１と第１コイル２１との間には、第１配線４１が設けられる。第１配線４１は、例えば複数形成され、それぞれ第１コイル２１の中心部及び外縁部に電気的に接続される。ここで、コイルの中心部及び外縁部について、例えば導線を渦巻き状に成型して得られるコイルの一方の端を含む部分を中心部、他方の端を含む部分を外縁部と定義する。第１配線４１を介して第１半導体チップ３１から第１コイル２１へと電気信号を伝達することができる。電気信号とは、例えば電流の向きや大きさ、又は電流の大きさの時間変化を指す。

図２は、アイソレータ１００が第１コイル２１及び第２コイル２２をそれぞれ２つずつ有する例を示している。第２コイル２２は、それぞれ第１コイル２１の上方に配置される。第２コイル２２と第２半導体チップ３２は、第２配線４２によって電気的に接続される。第２配線４２は、例えば複数形成され、それぞれ第２コイル２２の中心部及び外縁部と電気的に接続される。

第１コイル２１と第２コイル２２が磁気的に結合されるとは、第１コイル２１に流れる電流により発生した磁界が第２コイル２２を貫き、電磁誘導により第２コイル２２を電流が流れることをいう。図２には上向きの矢印により第１コイル２１によって発生するＺ方向の正の方向の磁界を図示している。第２コイル２２が第１コイル２１の上方に設けられているため、図示した磁界は、第２コイル２２を貫く。

次に図２を参照しつつ、アイソレータ１００の動作について説明する。以下では第１半導体チップ３１は入力側であり、第２半導体チップ３２は出力側である例について述べる。アイソレータ１００は、たがいに絶縁されている第１半導体チップ３１から第２半導体チップ３２へと、信号を伝達する。

まず、第１半導体チップ３１に入力信号が流れると、入力信号は第１配線４１を介して、第１コイル２１へと流れる。第１コイル２１を流れる電流は、図２に示すようにＺ方向の磁界を生成する。

第２コイル２２は第１コイル２１から離間しており、第１コイル２１と第２コイル２２の間には図２には図示しない絶縁体が介在している。つまり、第１コイル２１の電位と第２コイル２２の電位は一般的には異なるものとすることができる。一方、磁界は絶縁体を通過して第１コイル２１から第２コイル２２へと到達することが可能である。第２コイル２２をＺ方向の磁場が貫通することで、第２コイル２２に誘導電流が流れる。

第２コイル２２に流れる電流は、第２配線４２を通って第２半導体チップ３２へと達する。こうして、第１半導体チップ３１から第２半導体チップ３２へと、電気信号が伝達される。

図３は、アイソレータ１００の断面構造の一例を示す断面図である。図３は、図１のＡ－Ａ′線にそった断面図である。

図３に示すように、アイソレータ１００は、基板１０、第１コイル２１、第２コイル２２、第１半導体チップ３１、第２半導体チップ３２、第１配線４１、第２配線４２、導電層５１及び５２、リードフレーム６１及び６２、並びに樹脂部７０を有する。リードフレーム６１及び６２の一部は樹脂部７０から突出し、アイソレータ１００の外部接続端子として用いられる。

基板１０は、第１リジッド基板１１、第１フレキシブルプリント配線板１２、第２リジッド基板１３が積層された構造を有する。第１フレキシブルプリント配線板１２は、第１リジッド基板１１の上に設けられる。第２リジッド基板１３は、第１フレキシブルプリント配線板１２の上に設けられる。しかしながら、単に積層されるといった時には、下から上の方向に所定の順序で並んでいるとは限らず、Ｚ方向において重なっていればよい。

第１リジッド基板１１及び第２リジッド基板１３は、例えばエポキシ樹脂を含むリジッド基板である。第１フレキシブルプリント配線板１２は、例えばポリイミドや液晶ポリマーを含むフィルムを有するフレキシブルプリント配線板（Ｆｒｅｘｉｂｌｅ Ｐｒｉｎｔｅｄ Ｃｉｒｃｕｉｔ、以下ではＦＰＣ基板とも呼ぶ）である。第１フレキシブルプリント配線板１２は、例えばポリイミドフィルムやＰＥＴフィルムを基材としてフィルム状に形成され、第１リジッド基板１１及び第２リジッド基板１３よりも剛性の小さい配線板である。

第１フレキシブルプリント配線板１２は、第１リジッド基板１１と第２リジッド基板１３の間に設けられる。第１フレキシブルプリント配線板１２の上下方向（Ｚ方向）の両面に導電材料を含む層を配し、コイルを形成することができる。図３に示すように第１フレキシブルプリント配線板１２の下面側に第１コイル２１を形成し、第１フレキシブルプリント配線板１２の上面側に第２コイル２２が形成される。

第１コイル２１と第２コイル２２は、基板１０の厚さ方向であるＺ方向において離間し対向するように設けられる。第１フレキシブルプリント配線板１２の詳細な内部構造については、後で図４を参照して述べる。

第１半導体チップ３１と第１配線４１との電気的接続、及び、第１半導体チップ３１と導電層５１との電気的接続は、接着層３１ａにより保たれる。図３は、第１半導体チップ３１及び第２半導体チップが、下面に複数の電極を有する例を図示している。複数の接着層３１ａや３２ａはそれぞれ異なる電極に接続される。

導電層５１は、接着層６１ａによってリードフレーム６１に電気的に接続される。接着層３１ａ及び６１ａは、例えば、はんだや銀ペーストを含む。

接着層３２ａは、第２半導体チップ３２と第２配線４２との電気的接続、及び、第２半導体チップ３２と導電層５２との電気的接続を保つ。また、導電層５２は、接着層６２ａによってリードフレーム６２に電気的に接続される。接着層３２ａ及び６２ａは、例えば、はんだや銀ペーストを含む。

なお、図３に示す断面図には図示されないが、第１配線４１及び第２配線４２は、例えばそれぞれ複数設けられ、第１コイル２１及び第２コイル２２の中心部及び外縁部と電気的に接続される。

図３に示した例では、第１半導体チップ３１及び第２半導体チップ３２は下面（Ｚ方向の負の方向の面）において電気信号の入力及び出力を行っている。リードフレーム６１から第１半導体チップ３１を介して第１配線４１へと向かう方向、もしくはその逆の方向に電気信号が伝達される。例えば、第１半導体チップ３１は、リードフレームから入力された電気信号を処理して、第１コイル２１の中心部及び外縁部のそれぞれに対応した電気信号を生成し、複数の第１配線４１へと出力する。また、第２半導体チップ３２は、第２コイル２２の中心部と外縁部のそれぞれから第２配線４２を介して電気信号を受け取り、電気信号を処理してリードフレーム６２へと出力をする。

第１半導体チップ３１と第１コイル２１は、基板１０に設けられる第１配線４１によって電気的に接続される。第１配線４１は、第２リジッド基板１３の上面から第２リジッド基板１３，第１フレキシブルプリント配線板１２の中を伸びて、第１フレキシブル配線板１２の下面を通って第１リジッド基板１１に達する。第１配線４１は、第２リジッド基板１３の上面から第１フレキシブル配線板１２の下面までの間で、例えばＺ方向に沿って設けられてもよい。そして、第１リジッド基板１１においてＸＹ平面内で延伸して第１コイル２１の下方に到達する。最後にＺ方向に伸びて第１コイル２１へと接続される。

以上、第１配線４１の形状の一例を述べたが、第１配線４１の形状はこれに限定されない。第１配線４１は、Ｚ方向に沿った方向に伸びる部分の割合が大きいほど、第１コイル２１が生成する磁界と、第１配線４１の周りに発生する磁界と、の干渉による特性の悪化を抑制することができるため望ましい。

第２コイル２２と第２半導体チップ３２は、第２配線４２により電気的に接続される。第２配線４２は、第２コイル２２から、第２リジッド基板１３の上面からＺ方向の正の方向に第２リジッド基板１３の中を伸びる。次に第２リジッド基板１３の内部においてＸＹ平面内で延伸する。最後に第２リジッド基板１３の中をＺ方向に伸びて第２リジッド基板１３の上面に達する。以上、第２配線４２の形状について述べたが、第２配線４２の形状はこれに限定されない。第２配線４２は、Ｚ方向に沿った方向に伸びる部分の割合が大きいほど、第２コイル２２を貫く磁界と、第２配線４２の周りに発生する磁界と、の干渉による特性の悪化を抑制することができるため望ましい。

第１配線４１及び第２配線４２のうち、Ｚ方向に沿う方向に設けられる部分は、例えば基板１０をＺ方向に掘削してビアホールを形成し、導電材料を埋め込むことで形成することができる。また、第１配線４１及び第２配線４２のうち、ＸＹ平面内に設けられる部分は、リジッド基板である第１リジッド基板１１や第２リジッド基板１３を多層構造として、導電材料を含む層を形成して得ることができる。

図３を参照しつつ、改めてアイソレータ１００の動作について説明する。リードフレーム６１は入力端子であり、リードフレーム６２は出力端子である場合について述べる。リードフレーム６１は導電層５１を介して電気信号を第１半導体チップ３１に入力する。第１半導体チップ３１は、受け取った入力信号に所定の処理を施し、第１配線４１へと信号を伝達する。なお、図３の断面構造には表されないが、第１配線４１は、第１コイル２１の中心部に接続される部分と、外縁部に接続される部分を有していると了解される。

第１コイル２１は、第１半導体チップ３１からの信号を受け取る。第１コイル２１にリードフレーム６１が受け取った入力信号に基づいた電流が流れる。第１コイル２１に流れる電流は、図３においてＺ方向に磁界を生成する。

第１フレキシブルプリント配線板１２により第１コイル２１と電気的に絶縁された第２コイル２２に磁界が到達すると、電磁誘導により第２コイル２２に電流が流れる。第２コイル２２に流れた電流は、電気信号として第２配線４２を通って、第２半導体チップ３２に至る。第２半導体チップ３２は、受け取った電気信号に所定の処理を施して、導電層５２を介してリードフレーム６２へと出力する。

以下では、本実施形態に係るアイソレータ１００の製造方法の一例を説明する。まず、基板１０に第１コイル２１、第２コイル２２、第１配線４１、第２配線４２、導電層５１及び５２を形成する。次に接着層３１ａ及び３２ａを介して第１半導体チップ３１及び第２半導体チップ３２を載置する。また、接着層６１ａ及び６２ａを介してリードフレーム６１及び６２を設ける。そして、リードフレーム６１、６２のうちで入力及び出力の端子となる部分を除いて樹脂部７０により封止する。

次に図４を参照しつつ、第１フレキシブルプリント配線板１２の構造の一例について説明する。第１フレキシブルプリント配線板１２は、基材１２ａ及び絶縁体１２ｂを有する。基材１２ａは、例えばポリイミド又は液晶ポリマーを含むフィルム状の絶縁材料である。絶縁体１２ｂは、例えばプリプレグ等の熱硬化性樹脂を含む。

第１コイル２１は基材１２ａの下面に設けられる。第２コイル２２は基材１２ａの上面に設けられる。第１コイル２１及び第２コイル２２を覆うように基材１２ａの上下両面に絶縁体１２ｂが設けられる。ここで、絶縁体１２ｂは、少なくとも第１コイル２１や第２コイル２２のＺ方向の厚みと同等以上の厚みで設けられる。絶縁体１２ｂによって第１フレキシブルプリント配線板１２の上下の面を平坦に保つことができる。

基板１０は、図４に示した第１フレキシブルプリント配線板１２の上下に、リジッド基板である第１リジッド基板１１及び第２リジッド基板１３を設けることで形成される。

本実施形態に係るアイソレータ１００によれば、基板１０にリードフレーム６１、６２や第１半導体チップ３１、第２半導体チップ３２を実装する際に第１フレキシブルプリント配線板１２の変形を抑制することで、基板１０の変形を抑制し、アイソレータの信頼性を向上することが可能である。基板の変形といった時には、基板の屈曲や基板の位置ずれを含むものとする。

例えば、第１半導体チップ３１を載置するときに、基板１０は図３において局所的にＺ方向の力を受ける。なぜなら、基板１０からみてＺ方向の正の方向に位置する第１半導体チップ３１を、Ｚ方向の負の方向に押すことで基板１０に接着する必要があるからである。つまり、第１半導体チップ３１を実装することで、基板１０には応力がかかる。

ここで、比較のために、フレキシブルプリント配線板のみからなる基板に半導体チップを実装する場合について述べる。フレキシブルプリント配線板のみからなる基板では、半導体チップ等の実装時にフレキシブルプリント配線板にかかる応力により、フレキシブルプリント配線板が屈曲する恐れがある。さらには、フレキシブルプリント配線板のみからなる基板はリジッド基板を含む基板よりも軽量であり位置ずれがおこりやすい。つまり、フレキシブルプリント配線板のみからなる基板の場合には、意図しない基板の屈曲及び搭載位置ずれの恐れがある。

一方、本実施形態によれば、基板１０はリジッド基板とフレキシブルプリント配線板を含んだ積層構造を有しており、フレキシブルプリント配線板の変形は、重ねられたリジッド基板の剛性がフレキシブルプリント配線板よりも大きいために抑制される。したがって、基板１０の変形が抑制され、信頼性を向上することができる。

基板１０は、リジッド基板である第１リジッド基板１１及び第２リジッド基板１３を有する。例えばＦＰＣ基板である第１フレキシブルプリント配線板１２は、Ｚ方向においてリジッド基板に挟まれる。したがって、基板１０の変形には、２層のリジッド基板を変形させるためのより大きな応力が必要となる。基板１０の変形をさらに抑制することができる。

第１フレキシブルプリント配線板１２の変形を抑制し、実装安定性が向上して基板１０の変形に起因する故障および不良を抑制することで、歩留まりを向上することができる。ここで、実装安定性が高いとは、例えば基板１０の上に半導体チップやリードフレームを搭載するときに、基板１０が変形せずに安定した構造を保つことができることを指す。本実施形態によれば、基板１０の変形を抑制することで、アイソレータ１００の信頼性を向上することができる。

基板１０の変形を抑制することで電気的な接続を確実にし、かつ、基板１０の変形を抑制することでコイル同士の磁気的結合の効率を良好に保つことができる。したがって、信号伝達にかかる損失を抑制して、信号伝達の性能を向上することができる。

また、本実施形態に係るアイソレータ１００によれば、第１配線４１及び第２配線４２は基板１０の内部配線によって実現されており、ワイヤ等による電気的接続の必要がない。言い換えると、ワイヤレスの配線が可能である。したがって、ワイヤボンディングの工程を省略することが可能であり、製造効率を向上し、製造工程を短縮することができる。

さらに、本実施形態に係るアイソレータ１００によれば、フレキシブルプリント配線板である第１フレキシブルプリント配線板１２に第１コイル２１及び第２コイル２２を実装することで、第１コイル２１と第２コイル２２のＺ方向の距離を微細に制御して磁気結合定数を高めることが可能である。第１コイル２１と第２コイル２２のＺ方向の距離が短いほど、第１コイル２１が生成する磁界について、損失を少なくして第２コイル２２に到達させることができる。つまり、磁気結合定数が大きいとは、第１コイル２１から第２コイル２２への磁界としての信号の伝達に損失が小さいことをいう。リジッド基板のみからなる基板にコイルを形成する場合と比較して、より厚さの薄いフレキシブルプリント配線板１２の上下の面にコイルを形成することで、磁気結合定数を高めることが可能である。

第１配線４１及び第２配線４２は、Ｚ方向に沿う部分と、ＸＹ平面内に設けられる部分とを含む。第１配線４１のうち、第１半導体チップ３１の下から第１リジッド基板１１へと至る部分に注目すると、配線がＺ方向に沿っているため、電流が流れる際に生成される磁界はＺ方向に直交する方向である。第１コイル２１が生成するＺ方向に沿った方向の磁界と、第１配線４１のＺ方向に沿う部分に電流が流れることで生成する磁界と、は直交する。磁界が直交することで、磁界の干渉を抑制し、ノイズによる信号伝達にかかる特性の悪化を抑制することができる。

また、第１配線４１や第２配線４２のうち、第１リジッド基板１１及び第２リジッド基板１３内にＸＹ平面に平行に設けられる部分については、第１コイル２１及び第２コイル２２とＺ方向に離間している。第１コイル２１及び第２コイル２２と離間しているため、磁界の干渉を抑えることができる。

コイル（第１コイル２１及び第２コイル２２）と、配線（第１配線４１及び第２配線４２）の間の磁界の干渉は配線のレイアウト等によるため、基板１０の変形に伴ってコイルと配線の間の位置関係が変わると、磁界の干渉が助長される恐れがある。本実施形態によれば、基板１０の変形を抑制することでコイルと配線の間の磁界の干渉による特性の悪化を抑制することが可能である。

（第１実施形態の第１変形例）
図５は、第１実施形態の第１変形例に係るアイソレータ１０１の断面構造を示している。第１実施形態に係るアイソレータ１００と共通する部分については一部説明を省略する。

本実施形態に係るアイソレータ１０１は、第１半導体チップ３１と第１コイル２１、又は、第２半導体チップ３２と第２コイル２２、を接続する構造が第１実施形態に係るアイソレータ１００とは異なる。

第１配線４１は、第１フレキシブルプリント配線板１２に形成された第１部分４１ａを有する。第１配線４１の第１部分４１ａは、第１フレキシブルプリント配線板１２の下面に沿って伸びて、第１コイル２１と接続する。

第２配線４２は、第１フレキシブルプリント配線板１２に形成された第１部分４２ａを有する。第２配線４２の第１部分４２ａは、第１フレキシブルプリント配線板１２の上面に沿って伸びて、第２コイル２２と接続する。

第１配線４１の第１部分４１ａ及び第２配線４２の第１部分４２ａは、第１フレキシブルプリント配線板１２のうちで、例えば図４に示す絶縁体１２ｂの中に設けられる。例えば、絶縁体１２ｂを形成する工程に、導電材料を含む層を形成する工程を追加することで形成してもよい。

第１配線４１の第１部分４１ａは、例えば複数設けられ第１コイル２１の中心部と外縁部にそれぞれ接続される。複数の第１部分４１ａと、複数の第１配線４１とがそれぞれ接続される。第２配線４２の第１部分４２ａは複数設けられ、第２コイル２２の中心部と外縁部にそれぞれ接続される。複数の第１部分４２ａと、複数の第２配線４２とがそれぞれ接続される。

本変形例に係るアイソレータ１０１によれば、第１フレキシブルプリント配線板１２に第１部分４１ａ及び４２ａが設けられることで、半導体チップ（３１や３２）とコイル（２１や２２）の電気的接続のための配線の配線長を短くすることが可能である。

半導体チップとコイルの電気的接続を、より短い配線で行うことができるため、配線を電流が流れることで生じる磁界を減少させることができる。したがって磁界の干渉による特性の悪化を抑制することができる。第１コイル２１と第２コイル２２との間の信号伝達にかかる損失をさらに抑制することができる。

（第２実施形態）
図６は、第２実施形態に係るアイソレータ２００の断面構造を表している。第１実施形態に係るアイソレータ１００と共通する部分については一部説明を省略する。

本実施形態に係るアイソレータ２００は、裏面電極５７、５８を有する。裏面電極５７は、第１半導体チップ３１の下に設けられた導電層５３、導電層５３と裏面電極５７の間に設けられた貫通導電領域５５を介して、第１半導体チップ３１（の下に設けられた接着層３１ａ）と電気的に接続される。裏面電極５７は、例えば入力端子である。

裏面電極５８は、第２半導体チップ３２の下に設けられた導電層５４、導電層５４と裏面電極５８の間に設けられた貫通導電領域５６を介して、第２半導体チップ３２（の下に設けられた接着層３２ａ）と電気的に接続される。裏面電極５８は、例えば出力端子である。

導電層５３、５４は、第２リジッド基板１３に形成される。裏面電極５７、５８は、第１リジッド基板１１に形成される。導電層５３、５４及び裏面電極５７、５８は、例えば多層構造を有するリジッド基板に導電材料を含む層を形成することで得られる。

貫通導電領域５５、５６は、第１リジッド基板１１、第１フレキシブルプリント配線板１２及び第２リジッド基板１３をＺ方向に貫通する。貫通導電領域５５、５６は、例えば基板１０をＺ方向に掘削してビアホールを形成し、導電材料を埋め込むことで形成される。

本実施形態に係るアイソレータ２００によれば、入力端子および出力端子は、裏面に電極を露出させることで形成可能である。第１実施形態に係るアイソレータ１００とは異なる実装の形態に対して適用可能なパッケージを提供することができる。第１実施形態に係るアイソレータ１００や、本実施形態に係るアイソレータ２００をはじめとして、パッケージの端子の構造は種々のものを考えることが可能である。

（第３実施形態）
図７は、第３実施形態に係るアイソレータ３００の断面構造を表している。第１実施形態に係るアイソレータ１００と共通する部分については一部説明を省略する。

アイソレータ３００が有する基板１０は、第１リジッド基板１１及び第１フレキシブルプリント配線板１２からなる２層構造である。第１リジッド基板１１はリジッド基板であり、第１フレキシブルプリント配線板１２はフレキシブルプリント配線板である。第１リジッド基板１１の上に第１フレキシブルプリント配線板１２が設けられる。

第１フレキシブルプリント配線板１２の上面には、導電層５１及び５２が形成される。導電層５１及び５２は、例えば第１フレキシブルプリント配線板１２のうち図４に示す絶縁体１２ｂの中に形成される。

第１フレキシブルプリント配線板１２の上に、接着層３１ａ、３２ａを介して第１半導体チップ３１及び第２半導体チップ３２が設けられる。また導電層５１や５２の上に、接着層６１ａ及び６２ａを介してリードフレーム６１及び６２が設けられる。リードフレーム６１は例えば入力端子であり、リードフレーム６２は例えば出力端子である。

第１配線４１は、第１フレキシブルプリント配線板１２及び第１リジッド基板１１の中を伸びて、第１半導体チップ３１の下の接着層３１ａと第１コイル２１とを接続する。なお、第１配線４１の形状は、図７に示す形状に限定されず、例えば第１フレキシブルプリント配線板１２内部に設けられた配線のみから形成されていてもよい。

第２コイル２２と接続された第２配線４２は、第１フレキシブルプリント配線板１２のうち図４に示す絶縁体１２ｂの中に形成される。第２配線４２は、第１フレキシブルプリント配線板１２の上面に沿って伸びて第２コイル２２と接続する。第２コイル２２の中心部と外縁部のそれぞれに接続された複数の第２配線４２は、接着層３２ａを介して第２半導体チップ３２と接続される。

本実施形態に係るアイソレータ３００によれば、基板１０を２層構造にすることで、パッケージの小型化が可能である。基板１０は、リジッド基板である第１リジッド基板１１とフレキシブルプリント配線板である第１フレキシブルプリント配線板１２からなる。第１実施形態に係るアイソレータ１００と比べて、第２リジッド基板１３の分だけ、基板１０の厚みを薄くすることができる。したがって、パッケージの小型化が可能である。

また、基板１０は第１リジッド基板１１を含んでいるため、第１フレキシブルプリント配線板１２の変形を抑制することができる。アイソレータ３００の信頼性を向上することができる。

図７に示す例によれば、第２コイル２２と第２半導体チップ３２の電気的接続は、ワイヤボンディングの工程を必要とせず、製造工程の短縮が可能である。

また、第１実施形態と比べて第１配線４１の配線長を短くすることができるため、第１フレキシブルプリント配線板１２に設けられた第１コイル２１及び第２コイル２２と、第１配線４１との間の磁界の干渉によって信号伝達に係る特性の悪化を抑制することができる。なお、図３に示す第２配線４２は必要としないため、さらに磁界の干渉を抑制できる。

（第３実施形態の第１変形例）
第３実施形態の第１変形例に係るアイソレータ３０１について、図８を参照しつつ説明する。図７に示すアイソレータ３００と共通する部分は一部説明を省略する。

図８には、第２半導体チップ３２が上面（Ｚ方向の正の方向の面）から下面（Ｚ方向の負の方向の面）へと、もしくはその逆向きに電気信号を伝達するように電極を備えている例を示している。

第１フレキシブルプリント配線板１２の下面には第１コイル２１が形成され、上面には第２コイル２２が形成される。第２コイル２２の上に、第２コイル２２と電気的に接続された電極パッド５９が設けられる。電極パッド５９に接続されたワイヤＷ０の他端は、第２半導体チップ３２の上面へと接続される。ワイヤＷ０はワイヤボンディングにより電極パッド５９へと接続される。

なお、電極パッド５９は、例えばＸＹ平面内で複数設けられており、第２コイル２２の中心部と外縁部のそれぞれに接続され、ワイヤＷ０も複数設けられる。

第３実施形態の第１変形例に係るアイソレータ３０１によれば、半導体チップ（例えば第２半導体チップ３２）の上面とコイル（例えば第２コイル２２）との間の電気的接続をワイヤボンディングによって行う際に、基板１０の変形を抑制することができる。基板１０は、ＦＰＣ基板である第１フレキシブルプリント配線板１２の下に、リジッド基板である第１リジッド基板１１を有しており、第１フレキシブルプリント配線板１２の変形を抑制することができる。アイソレータ３０１の信頼性を向上することができる。

（第４実施形態）
図９は、第４実施形態に係るアイソレータ４００の断面構造を表している。第１実施形態に係るアイソレータ１００と共通する部分については一部説明を省略する。

アイソレータ４００は、第１ダイパッド８１の上に第１半導体チップを有する。また、第２ダイパッド８２の上に基板１０を有する。第３ダイパッド８３の上に第２半導体チップ３２を有する。第１ダイパッド８１、第２ダイパッド８２及び第３ダイパッド８３は、それぞれ離間して設けられる。

第１半導体チップ３１は、上面に電極を有しており、第１ダイパッド８１と接する下面においては、第１ダイパッド８１と電気的に絶縁される。第２半導体チップ３２は、上面に電極を有しており、第３ダイパッド８３と接する下面においては、第３ダイパッド８３と電気的に絶縁される。

基板１０は、後述するように内部にコイルを含む配線が施されており、配線の一部は第２ダイパッド８２と電気的に接続される。

第１半導体チップ３１と第２ダイパッド８２は、ワイヤＷ１を介して接続される。ワイヤＷ１は、第１半導体チップ３１の上面と、第２ダイパッド８２の上面に接する。基板１０と第２半導体チップ３２は、ワイヤＷ２を介して接続される。

基板１０は、第１リジッド基板１１及び第１フレキシブルプリント配線板１２が積層された２層構造を有する。第１リジッド基板１１はリジッド基板である。第１フレキシブルプリント配線板１２はＦＰＣ基板である。図９に示した例では、第１リジッド基板１１は第１フレキシブルプリント配線板１２の上に設けられる。

第１フレキシブルプリント配線板１２には第１コイル２１及び第２コイル２２が設けられる。第１フレキシブルプリント配線板１２の内部構造は、例えば図４に示す例と同様であってもよい。第１コイル２１は第１フレキシブルプリント配線板１２の下面に設けられ、第２コイル２２は第１フレキシブルプリント配線板１２の上面に設けられる。第１コイル２１は第２ダイパッド８２と電気的に接続される。第２コイル２２は第１コイル２１と電気的に絶縁される。

第２コイル２２と接続された第３配線４３が第１リジッド基板１１をＺ方向に貫通するように設けられる。第３配線４３は第１リジッド基板の上面に設けられた電極パッド５９と接続される。電極パッド５９には、ワイヤＷ２が接続される。

また、アイソレータ４００は、外部端子８４及び８５を有する。外部端子８４と８５は、それぞれ第１ダイパッド８１、第２ダイパッド８２及び第３ダイパッド８３と離間して設けられる。外部端子８４は、例えば入力端子である。外部端子８５は、例えば出力端子である。

外部端子８４と第１半導体チップ３１は、ワイヤＷ３を介して電気的に接続される。外部端子８５と第２半導体チップ３２は、ワイヤＷ４を介して電気的に接続される。つまり、第１半導体チップ３１は、上面に複数の電極を有しており、一方はワイヤＷ１により第２ダイパッド８２に接続され、他方はワイヤＷ３により外部端子８４に接続される。第２半導体チップ３２は、上面に複数の電極を有しており、一方は、ワイヤＷ２により電極パッド５９に接続され、他方はワイヤＷ４により外部端子８５に接続される。

次に、アイソレータ４００の動作について説明する。外部端子８４が入力端子、外部端子８５が出力端子である例について述べる。

外部端子８４に入力される電気信号は、ワイヤＷ３を介して第１半導体チップ３１に到達する。第１半導体チップ３１は受け取った電気信号に所定の処理を施して、ワイヤＷ１へと出力する。第１半導体チップ３１から出た信号は、ワイヤＷ１から第２ダイパッド８２を介して第１コイル２１へと達する。

第１コイル２１は受け取った電気信号に応じて磁界を生成する。例えば図９でＺ方向の磁界が生成される。Ｚ方向の磁界は、第１コイルとはＺ方向に離間した第２コイル２２を貫通する。第２コイル２２には電磁誘導により電流が流れる。磁界を介して第１コイルと第２コイルの間で信号が伝達される。

第２コイル２２へと伝達された信号は、第３配線４３及び電極パッド５９を介してワイヤＷ２に流れる。ワイヤＷ２を通って、第２半導体チップ３２へと信号が伝達される。第２半導体チップ３２は、信号に所定の処理を施してワイヤＷ４へと出力する。ワイヤＷ４が外部端子８５へと伝える信号が出力信号となる。

本実施形態に係るアイソレータ４００によれば、基板１０を薄くしてパッケージを小型化しながら、第１フレキシブルプリント配線板１２の変形を抑制し、信頼性を向上することができる。

基板１０は、第１リジッド基板１１と第１フレキシブルプリント配線板１２の２層構造を有する。第１実施形態に係るアイソレータ１００と比較して、基板１０の厚さを薄くすることができる。基板１０の厚さを薄くすることでパッケージの小型化が可能である。

第１リジッド基板１１はリジッド基板であり、例えばワイヤＷ２をワイヤボンディングにより設ける際に第１フレキシブルプリント配線板１２の変形を抑制することができる。アイソレータ４００の信頼性を向上することができる。

なお、第１リジッド基板１１は、第１フレキシブルプリント配線板１２よりも小さい面積を有していてもよい。電極パッド５９は第１リジッド基板１１の上に設けられる。ワイヤＷ２を電極パッド５９に接続するワイヤボンディングの工程において基板１０に応力がかかるが、リジッド基板である第１リジッド基板１１が少なくとも電極パッド５９の下に位置していることで、ワイヤＷ２実装時の応力は第１リジッド基板１１に分散することができる。第１リジッド基板１１を構成する材料をより少なくすることで、製造コストを削減することができる。

以上説明した少なくとも一つの実施形態によれば、基板１０がリジッド基板の層とフレキシブルプリント配線板の層の少なくとも２層の構造を有しており、第１コイル２１及び第２コイルが配置される第１フレキシブルプリント配線板１２の変形を抑制することができる。アイソレータの実装安定性を向上し、故障および不良を抑制することで、アイソレータの信頼性を向上することができる。また、第１フレキシブルプリント配線板１２の上下の面にコイルを形成し、第１コイル２１と第２コイル２２のＺ方向の距離を短くすることで、磁気結合係数を高め、信号伝達にかかる性能を向上することができる。さらには、第１半導体チップ３１（第２半導体チップ３２）と第１コイル２１（第２コイル２２）を接続する構造について、配線からの磁界の干渉によって信号伝達にかかる特性が悪化することを抑制できる。

以上、具体例を参照しつつ実施形態について説明した。しかし、実施形態はこれらの具体例に限定されるものではない。すなわち、これら具体例に、当業者が適宜設計変更を加えたものも、実施形態の特徴を備えている限り、実施形態の範囲に包含される。前述した各具体例が備える各要素およびその配置、材料、条件、形状、サイズなどは、例示したものに限定されるわけではなく適宜変更することができる。

以上では、コイルを用いるアイソレータについて説明したが、コンデンサーを用いるアイソレータにも適用することが可能である。

また、前述した各実施形態が備える各要素は、技術的に可能な限りにおいて複合させることができ、これらを組み合わせたものも実施形態の特徴を含む限り実施形態の範囲に包含される。その他、実施形態の思想の範疇において、当業者であれば、各種の変更例および修正例に想到し得るものであり、それら変更例および修正例についても実施形態の範囲に属するものと了解される。

本発明のいくつかの実施形態を説明したが、これらの実施形態は、例として提示したものであり、発明の範囲を限定することは意図していない。これら新規な実施形態は、その他の様々な形態で実施されることが可能であり、発明の要旨を逸脱しない範囲で、種々の省略、置き換え、変更を行うことができる。これら実施形態やその変形は、発明の範囲や要旨に含まれるとともに、特許請求の範囲に記載された発明とその均等の範囲に含まれる。

１００、１０１、２００、３００、３０１、４００、４０１・・・アイソレータ
１１・・・第１リジッド基板
１２・・・第１フレキシブルプリント配線板
１３・・・第２リジッド基板
２１・・・第１コイル
２２・・・第２コイル
３１・・・第１半導体チップ
３２・・・第２半導体チップ
３１ａ、３２ａ・・・接着層
４１・・・第１配線
４２・・・第２配線
４１ａ・・・第１部分
４２ａ・・・第１部分
４３・・・第３配線
５１、５２、５３、５４・・・導電層
５５、５６・・・貫通導電領域
５７、５８・・・裏面電極
６１、６２・・・リードフレーム
６１ａ、６２ａ・・・接着層
７０・・・樹脂部
８１・・・第１ダイパッド
８２・・・第２ダイパッド
８３・・・第３ダイパッド
８４、８５・・・外部端子
Ｗ０、Ｗ１、Ｗ２、Ｗ３、Ｗ４・・・ワイヤ

Claims (9)

1. リジッド基板である第１リジッド基板と、前記第１リジッド基板に第１方向に積層されたフレキシブルプリント配線板である第１フレキシブルプリント配線板と、を有する基板と、
   前記第１フレキシブルプリント配線板に設けられた第１コイルと、
   前記第１フレキシブルプリント配線板に設けられ、前記第１方向において前記第１コイルと離間し対向する第２コイルと、
   前記基板の上に設けられた第１半導体チップと、
   前記基板の上に設けられた第２半導体チップと、
   前記基板の中に設けられ、前記第１半導体チップと前記第１コイルを接続する第１配線と、
   前記基板の中に設けられ、前記第２半導体チップと前記第２コイルを接続する第２配線と、
   を有するアイソレータ。
2. 前記第１フレキシブルプリント配線板は、前記第１リジッド基板の上に設けられ、
   前記基板は、前記第１フレキシブルプリント配線板の上に設けられた第２リジッド基板をさらに有する、
   請求項１に記載のアイソレータ。
3. 前記第１配線は、前記第２リジッド基板の上面から前記第１フレキシブルプリント配線板の下面まで前記第１方向に伸びる、
   請求項２に記載のアイソレータ。
4. 前記第１配線は、前記第１フレキシブルプリント配線板に形成され、前記第１フレキシブルプリント配線板の下面に沿って伸び、前記第１コイルと接続される第１部分を有する、
   請求項３に記載のアイソレータ。
5. 前記第１半導体チップ及び前記第２半導体チップを封止する樹脂部と、
   前記第１半導体チップ又は前記第２半導体チップとそれぞれ電気的に接続される複数のリードフレームと、
   をさらに有する、
   請求項３に記載のアイソレータ。
6. 前記第１半導体チップ及び前記第２半導体チップを封止する樹脂部と、
   前記第１リジッド基板に設けられ、前記樹脂部から露出する複数の裏面電極と、
   前記基板の中を前記第１方向に延伸して設けられた貫通導電領域と、
   前記貫通導電領域と、前記第１半導体チップ又は前記第２半導体チップを接続する導電層と、
   をさらに有する、請求項３に記載のアイソレータ。
7. 第１ダイパッドと、
   前記第１ダイパッドの上に設けられた第１半導体チップと、
   前記第１ダイパッドと離間して設けられた第２ダイパッドと、
   前記第２ダイパッドの上に設けられ、リジッド基板である第１リジッド基板と、前記第１リジッド基板に第１方向に積層されたフレキシブルプリント配線板である第１フレキシブルプリント配線板と、を有する基板と、
   前記第１フレキシブルプリント配線板に設けられた第１コイルと、
   前記第１フレキシブルプリント配線板に設けられ、前記第１方向において前記第１コイルと離間し対向する第２コイルと、
   前記基板の上に設けられ、前記基板の中に設けられた第３配線によって前記第２コイルと接続された電極パッドと、
   前記第１ダイパッド及び前記第２ダイパッドと離間して設けられた第３ダイパッドと、
   前記第３ダイパッドの上に設けられた第２半導体チップと、
   前記第１半導体チップと、前記第２ダイパッドとを接続する第１ワイヤと、
   前記電極パッドと、前記第２半導体チップとを接続する第２ワイヤと、
   を有するアイソレータ。
8. 前記第１フレキシブルプリント配線板は、
   前記第１コイルが下面に設けられ、前記第２コイルが上面に設けられる基材と、
   前記基材を前記第１方向に挟むように、上面と下面のそれぞれに前記第１コイル又は前記第２コイルの前記第１方向の厚さと同等以上の厚さで設けられた絶縁体と、を有する、
   請求項１乃至７のいずれか１項に記載のアイソレータ。
9. 前記基材は、ポリイミドを含むフィルム状の絶縁材料からなり、
   前記絶縁体は、熱硬化性樹脂を含む、
   請求項８に記載のアイソレータ。

Images