JP7588937B2 - 電力増幅器 - Google Patents
電力増幅器 Download PDFInfo
- Publication number
- JP7588937B2 JP7588937B2 JP2020209599A JP2020209599A JP7588937B2 JP 7588937 B2 JP7588937 B2 JP 7588937B2 JP 2020209599 A JP2020209599 A JP 2020209599A JP 2020209599 A JP2020209599 A JP 2020209599A JP 7588937 B2 JP7588937 B2 JP 7588937B2
- Authority
- JP
- Japan
- Prior art keywords
- phase
- positive
- negative
- signal
- overcurrent detection
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 238000001514 detection method Methods 0.000 claims description 199
- 230000005236 sound signal Effects 0.000 claims description 4
- 238000010586 diagram Methods 0.000 description 18
- 101100433746 Arabidopsis thaliana ABCG29 gene Proteins 0.000 description 4
- 101100433754 Arabidopsis thaliana ABCG30 gene Proteins 0.000 description 4
- 102000012677 DET1 Human genes 0.000 description 4
- 101150113651 DET1 gene Proteins 0.000 description 4
- 101100054289 Oryza sativa subsp. japonica ABCG34 gene Proteins 0.000 description 4
- 101100054291 Oryza sativa subsp. japonica ABCG35 gene Proteins 0.000 description 4
- 101100107595 Oryza sativa subsp. japonica ABCG41 gene Proteins 0.000 description 4
- 101100107601 Oryza sativa subsp. japonica ABCG45 gene Proteins 0.000 description 4
- 101150088582 PDR1 gene Proteins 0.000 description 4
- 101150024488 PDR2 gene Proteins 0.000 description 4
- 101100321174 Saccharomyces cerevisiae (strain ATCC 204508 / S288c) YRR1 gene Proteins 0.000 description 4
- 101100400877 Trichophyton rubrum (strain ATCC MYA-4607 / CBS 118892) MDR1 gene Proteins 0.000 description 4
- 238000002844 melting Methods 0.000 description 4
- 230000008018 melting Effects 0.000 description 4
- 239000004065 semiconductor Substances 0.000 description 4
- 239000003990 capacitor Substances 0.000 description 2
- 230000000630 rising effect Effects 0.000 description 2
- 230000001360 synchronised effect Effects 0.000 description 2
- 101100484492 Arabidopsis thaliana VHA-C gene Proteins 0.000 description 1
- 101150066284 DET2 gene Proteins 0.000 description 1
- 101000746134 Homo sapiens DNA endonuclease RBBP8 Proteins 0.000 description 1
- 101000969031 Homo sapiens Nuclear protein 1 Proteins 0.000 description 1
- 102100021133 Nuclear protein 1 Human genes 0.000 description 1
- 101100206695 Rattus norvegicus Thoc6 gene Proteins 0.000 description 1
- 102100029469 WD repeat and HMG-box DNA-binding protein 1 Human genes 0.000 description 1
- 101710097421 WD repeat and HMG-box DNA-binding protein 1 Proteins 0.000 description 1
- 238000007796 conventional method Methods 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 230000005669 field effect Effects 0.000 description 1
- 229910044991 metal oxide Inorganic materials 0.000 description 1
- 150000004706 metal oxides Chemical class 0.000 description 1
- 238000000034 method Methods 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 238000012544 monitoring process Methods 0.000 description 1
- 230000010355 oscillation Effects 0.000 description 1
- 230000005855 radiation Effects 0.000 description 1
- 230000001629 suppression Effects 0.000 description 1
Images
Landscapes
- Amplifiers (AREA)
Description
本発明は、電力増幅器に係り、特に、半導体上に出力段がＢＴＬ（Bridged Trans Less）接続を用いて構成されてなる電力増幅器における出力同時天絡、同時地絡時の過電流に対する安全対策費用削減、回路の安全性、信頼性の向上等を図ったものに関する。
オーディオパワーアンプは、８Ω、４Ωなどの重負荷のスピーカを駆動するため、サイズの大きいパワートランジスタを用いて入力信号を電力増幅するのが一般的である。そのようなパワートランジスタを用いた電力増幅器の出力端子が、天絡、又は、地絡した場合、大電流による焼損の危険性が高いため過電流検出回路を内蔵するのが一般的である。
係る過電流検出回路は、例えば、特許文献１に開示されたようにパワートランジスタの電流をモニターする方法等が知られており、さらに、過電流検出回路の検出精度向上や電力損失の低減を図った構成が特許文献２等において開示されている。
係る過電流検出回路は、例えば、特許文献１に開示されたようにパワートランジスタの電流をモニターする方法等が知られており、さらに、過電流検出回路の検出精度向上や電力損失の低減を図った構成が特許文献２等において開示されている。
図６には、このような従来の電力増幅器の一回路構成例が示されており、以下、同図を参照しつつ、この従来回路について説明する。
この電力増幅器は、正相入力信号ＩＮＰと逆相入力信号ＩＮＮとが、それぞれ基本的に同一構成の増幅回路により増幅されて、ＢＴＬ接続された負荷ＲＬを駆動可能に構成されてなるものである。
すなわち、正相入力信号ＩＮＰは、第１のドライブ回路ＰＤＲ１を介してプッシュプル接続された２つのパワートランジスタＱ１，Ｑ２により増幅され、その正相増幅出力ＯＵＴＰは負荷ＲＬの一端に印加される構成となっている。
また、逆相入力信号ＩＮＮは、第２のドライブ回路ＰＤＲ２を介してプッシュプル接続された２つのパワートランジスタＱ３，Ｑ４により増幅され、その逆相増幅出力ＯＵＴＮは負荷ＲＬの他端に印加される構成となっている。
この電力増幅器は、正相入力信号ＩＮＰと逆相入力信号ＩＮＮとが、それぞれ基本的に同一構成の増幅回路により増幅されて、ＢＴＬ接続された負荷ＲＬを駆動可能に構成されてなるものである。
すなわち、正相入力信号ＩＮＰは、第１のドライブ回路ＰＤＲ１を介してプッシュプル接続された２つのパワートランジスタＱ１，Ｑ２により増幅され、その正相増幅出力ＯＵＴＰは負荷ＲＬの一端に印加される構成となっている。
また、逆相入力信号ＩＮＮは、第２のドライブ回路ＰＤＲ２を介してプッシュプル接続された２つのパワートランジスタＱ３，Ｑ４により増幅され、その逆相増幅出力ＯＵＴＮは負荷ＲＬの他端に印加される構成となっている。
また、パワートランジスタＱ１，Ｑ２に流れる電流は、検出用トランジスタＱｄ１，Ｑｄ２によりモニターされ、所定の第１の電流値を超えた場合に第１及び第２の検出回路ＤＥＴ１，ＤＥＴ２から過電流検出信号が出力されるようになっている。
同様に、パワートランジスタＱ３，Ｑ４に流れる電流は、検出用トランジスタＱｄ３，Ｑｄ４によりモニターされ、所定の第１の電流値を超えた場合に第３及び第４の検出回路ＤＥＴ３，ＤＥＴ４から過電流の検出信号が出力されるようになっている。
同様に、パワートランジスタＱ３，Ｑ４に流れる電流は、検出用トランジスタＱｄ３，Ｑｄ４によりモニターされ、所定の第１の電流値を超えた場合に第３及び第４の検出回路ＤＥＴ３，ＤＥＴ４から過電流の検出信号が出力されるようになっている。
第１乃至第４の検出回路ＤＥＴ１～ＤＥＴ４からの検出信号は、論理和回路ＯＲを介して過電流検出信号ＯＣＤＥＴとして、第１及び第２のドライブ回路ＰＤＲ１，ＰＤＲ２へ入力され、動作停止信号として機能するようになっている。すなわち、第１乃至第４の検出回路ＤＥＴ１～ＤＥＴ４のいずれからの検出信号に対応して論理和回路ＯＲを介して過電流検出信号ＯＣＤＥＴが出力され、第１及び第２のドライブ回路ＰＤＲ１，ＰＤＲ２に入力されると、第１及び第２のドライブ回路ＰＤＲ１，ＰＤＲ２は動作停止し、パワートランジスタＱ１～Ｑ４が駆動停止されるようになっている。
ここで、第１乃至第４の検出回路ＤＥＴ１～ＤＥＴ４が検出信号ＯＣＤＥＴを出力する基準となる第１の電流値は、アプリケーションの最大電流よりも大きな値に設定され、アプリケーションの最大電流Ｉoutmaxは、下記する式１により算出される。
Ｉoutmax＝（Ｐoutmax／ＲＬ）１／２×２１／２・・・式１
なお、ここで、Ｐoutmaxは電力増幅器の最大出力電力、ＲＬは負荷抵抗値とする。
例えば、負荷抵抗値ＲＬ＝４Ω、最大出力電力Ｐoutmax＝８Ｗの電力増幅器の場合、アプリケーションの最大電流は２Ａと算出される。したがって、この場合、第１の電流値は２Ａを超える適宜な値、例えば、２．５Ａなどに設定される。
上述のようにして第１の電流値が決定された後、この電流値においてボンディングワイヤの溶断が生じないようにボンディングワイヤの本数が決定されることとなる。
例えば、図７に模式的に示されたように、上述のような過電流に対処するために、半導体ＩＣパッケージＰＡＣに搭載されたＩＣチップＩＣ-ＣＨにおいては、電源電圧用ボンディングパッドＶＤＤ ＰＡＤやグランド用ボンディングパッドＶＳＳ ＰＡＤを増設して、半導体ＩＣパッケージＰＡＣの外周近傍に設けられた電源電圧用接続ピンＶＤＤ ＰＩＮやグランド用接続ピンＶＳＳ ＰＩＮと、対応するボンディングパッドとを接続するボンディングワイヤを増設することで、ボンディングワイヤ一本あたりに流れる電流を減らす対策が採られる。
例えば、負荷抵抗値ＲＬ＝４Ω、最大出力電力Ｐoutmax＝８Ｗの電力増幅器の場合、アプリケーションの最大電流は２Ａと算出される。したがって、この場合、第１の電流値は２Ａを超える適宜な値、例えば、２．５Ａなどに設定される。
上述のようにして第１の電流値が決定された後、この電流値においてボンディングワイヤの溶断が生じないようにボンディングワイヤの本数が決定されることとなる。
例えば、図７に模式的に示されたように、上述のような過電流に対処するために、半導体ＩＣパッケージＰＡＣに搭載されたＩＣチップＩＣ-ＣＨにおいては、電源電圧用ボンディングパッドＶＤＤ ＰＡＤやグランド用ボンディングパッドＶＳＳ ＰＡＤを増設して、半導体ＩＣパッケージＰＡＣの外周近傍に設けられた電源電圧用接続ピンＶＤＤ ＰＩＮやグランド用接続ピンＶＳＳ ＰＩＮと、対応するボンディングパッドとを接続するボンディングワイヤを増設することで、ボンディングワイヤ一本あたりに流れる電流を減らす対策が採られる。
ここで、正相増幅出力ＯＵＴＰ、逆相増幅出力ＯＵＴＮが同時天絡、同時地絡する場合について考える。同時天絡、同時地絡が発生した場合、先の第１の電流値の２倍が電源端子ＶＤＤ、又は、グランド端子ＶＳＳに流れる虞がある。そのため、このような場合にも、ボンディングワイヤが溶断しないようにするためには、電源端子ＶＤＤ、及び、グランド端子ＶＳＳには、ボンディングワイヤのさらなる増設、強化が必要となる。
そのため、ボンディングワイヤの本数増加とボンディングパッド数の増加による製品原価の高騰を招くという問題がある。
そのため、ボンディングワイヤの本数増加とボンディングパッド数の増加による製品原価の高騰を招くという問題がある。
本発明は、上記実状に鑑みてなされたもので、ボンディングワイヤの本数増加やボンディングパッド数の増加を招くことなく、同時天絡、同時短絡時の過電流に対する回路の安全確保、信頼性の向上可能な電力増幅器を提供するものである。
上記本発明の目的を達成するため、本発明に係る電力増幅器は、
正相入力信号を増幅する正相信号増幅部と、逆相入力信号を増幅する逆相信号増幅部とを有し、前記正相信号増幅部の出力と前記逆相信号増幅部の出力がＢＴＬ接続で負荷に供給可能に構成されると共に、前記正相信号増幅部における第１の電流値を超える過電流の発生と、前記逆相信号増幅部における第１の電流値を超える過電流の発生とを、それぞれ検出可能に構成された過電流検出部とを有してなる電力増幅器であって、
前記過電流検出部は、前記正相信号増幅部と前記逆相信号増幅部における同時天絡の発生、又は、前記正相信号増幅部と前記逆相信号増幅部における同時地絡の発生により、前記正相信号増幅部と前記逆相信号増幅部のそれぞれにおける第２の電流値を超える過電流の発生を検出可能に構成されると共に、前記第１の電流値を超える過電流、又は、前記第２の電流値を超える過電流のいずれかが検出された場合に、前記正相信号増幅部及び前記逆相信号増幅部に対して統合過電流検出信号を出力し、
前記正相信号増幅部及び前記逆相信号増幅部は、前記統合過電流検出信号が出力された際に、それぞれ動作停止可能に構成されてなり、
前記正相信号増幅部は、正相パワートランジスタドライブ回路と、正相第１及び第２のパワートランジスタと、正相第１及び第２のモニタトランジスタとを有し、ＰチャンネルＭＯＳＦＥＴの前記正相第１のパワートランジスタと、ＮチャンネルＭＯＳＦＥＴの前記正相第２のパワートランジスタは、ドレインが相互に接続され、前記正相第１のパワートランジスタのソースには電源電圧が印可可能とされ、前記正相第２のパワートランジスタのソースはグランドに接続され、
前記正相第１及び第２のパワートランジスタは、外部から正相入力信号が入力される前記正相パワートランジスタドライブ回路のドライブ信号が、前記正相第１及び第２のパワートランジスタの各々のゲートに入力されることで駆動可能とされ、
ＰチャンネルＭＯＳＦＥＴの前記正相第１のモニタトランジスタとＮチャンネルＭＯＳＦＥＴの前記正相第２のモニタトランジスタは、ドレインが相互に接続されると共に、前記正相第１及び第２のパワートランジスタのドレイン相互の接続点及び前記負荷の一端が接続される正相出力端子に接続され、
前記正相第１のモニタトランジスタのソースは、正相第１の検出抵抗器を介して前記電源電圧が印加可能とされ、
前記正相第２のモニタトランジスタのソースは、正相第２の検出抵抗器を介してグランドに接続され、
前記逆相信号増幅部は、逆相パワートランジスタドライブ回路と、逆相第１及び第２のパワートランジスタと、逆相第１及び第２のモニタトランジスタとを有し、ＰチャンネルＭＯＳＦＥＴの前記逆相第１のパワートランジスタと、ＮチャンネルＭＯＳＦＥＴの前記逆相第２のパワートランジスタは、ドレインが相互に接続され、前記逆相第１のパワートランジスタのソースには前記電源電圧が印可可能とされ、前記逆相第２のパワートランジスタのソースはグランドに接続され、
前記逆相第１及び第２のパワートランジスタは、外部から逆相入力信号が入力される前記逆相パワートランジスタドライブ回路のドライブ信号が、前記逆相第１及び第２のパワートランジスタの各々のゲートに入力されることで駆動可能とされ、
ＰチャンネルＭＯＳＦＥＴの前記逆相第１のモニタトランジスタとＮチャンネルＭＯＳＦＥＴの前記逆相第２のモニタトランジスタは、ドレインが相互に接続されると共に、前記逆相第１及び第２のパワートランジスタのドレイン相互の接続点及び前記負荷の他端が接続される逆相出力端子に接続され、
前記正相出力端子と前記逆相出力端子の間には、前記負荷が接続され、
前記逆相第１のモニタトランジスタのソースは、逆相第１の検出抵抗器を介して前記電源電圧が印加可能とされ、
前記逆相第２のモニタトランジスタのソースは、逆相第２の検出抵抗器を介してグランドに接続され、
前記過電流検出部は、正相第１基準第１及び第２の過電流検出回路と、逆相第１基準第１及び第２の過電流検出回路と、正相第２基準第１及び第２の過電流検出回路と、逆相第２基準第１及び第２の過電流検出回路とを有し、
前記正相第１のモニタトランジスタのソースと前記正相第１の検出抵抗器との接続点は、前記正相第１基準第１の過電流検出回路及び前記正相第２基準第１の過電流検出回路の入力段に接続され、
前記正相第２のモニタトランジスタのソースと前記正相第２の検出抵抗器との接続点は、前記正相第１基準第２の過電流検出回路及び前記正相第２基準第２の過電流検出回路の入力段に接続され、
前記逆相第１のモニタトランジスタのソースと前記逆相第１の検出抵抗器との接続点は、前記逆相第１基準第１の過電流検出回路及び前記逆相第２基準第１の過電流検出回路の入力段に接続され、
前記逆相第２のモニタトランジスタのソースと前記逆相第２の検出抵抗器との接続点は、前記逆相第１基準第２の過電流検出回路及び前記逆相第２基準第２の過電流検出回路の入力段に接続され、
前記正相出力端子と逆相出力端子における同時地絡の発生により、前記正相第１のモニタトランジスタにより検出された前記正相第１のパワートランジスタの電流が、前記正相第２基準第１の過電流検出回路によって前記第２の電流値を超える過電流と判定され、前記逆相第１のモニタトランジスタにより検出された前記逆相第１のパワートランジスタの電流が、前記逆相第２基準第１の過電流検出回路によって前記第２の電流値を超える過電流と判定された場合に、前記過電流検出部による前記正相信号増幅部及び前記逆相信号増幅部に対する前記統合過電流検出信号が出力され、
前記正相出力端子と逆相出力端子における同時天絡の発生により、前記正相第２のモニタトランジスタにより検出された前記正相第２のパワートランジスタの電流が、前記正相第２基準第２の過電流検出回路によって前記第２の電流値を超える過電流と判定され、前記逆相第２のモニタトランジスタにより検出された前記逆相第２のパワートランジスタの電流が、前記逆相第２基準第２の過電流検出回路によって前記第２の電流値を超える過電流と判定された場合に、前記過電流検出部による前記正相信号増幅部及び前記逆相信号増幅部に対する前記統合過電流検出信号が出力されるよう構成されてなるものである。
正相入力信号を増幅する正相信号増幅部と、逆相入力信号を増幅する逆相信号増幅部とを有し、前記正相信号増幅部の出力と前記逆相信号増幅部の出力がＢＴＬ接続で負荷に供給可能に構成されると共に、前記正相信号増幅部における第１の電流値を超える過電流の発生と、前記逆相信号増幅部における第１の電流値を超える過電流の発生とを、それぞれ検出可能に構成された過電流検出部とを有してなる電力増幅器であって、
前記過電流検出部は、前記正相信号増幅部と前記逆相信号増幅部における同時天絡の発生、又は、前記正相信号増幅部と前記逆相信号増幅部における同時地絡の発生により、前記正相信号増幅部と前記逆相信号増幅部のそれぞれにおける第２の電流値を超える過電流の発生を検出可能に構成されると共に、前記第１の電流値を超える過電流、又は、前記第２の電流値を超える過電流のいずれかが検出された場合に、前記正相信号増幅部及び前記逆相信号増幅部に対して統合過電流検出信号を出力し、
前記正相信号増幅部及び前記逆相信号増幅部は、前記統合過電流検出信号が出力された際に、それぞれ動作停止可能に構成されてなり、
前記正相信号増幅部は、正相パワートランジスタドライブ回路と、正相第１及び第２のパワートランジスタと、正相第１及び第２のモニタトランジスタとを有し、ＰチャンネルＭＯＳＦＥＴの前記正相第１のパワートランジスタと、ＮチャンネルＭＯＳＦＥＴの前記正相第２のパワートランジスタは、ドレインが相互に接続され、前記正相第１のパワートランジスタのソースには電源電圧が印可可能とされ、前記正相第２のパワートランジスタのソースはグランドに接続され、
前記正相第１及び第２のパワートランジスタは、外部から正相入力信号が入力される前記正相パワートランジスタドライブ回路のドライブ信号が、前記正相第１及び第２のパワートランジスタの各々のゲートに入力されることで駆動可能とされ、
ＰチャンネルＭＯＳＦＥＴの前記正相第１のモニタトランジスタとＮチャンネルＭＯＳＦＥＴの前記正相第２のモニタトランジスタは、ドレインが相互に接続されると共に、前記正相第１及び第２のパワートランジスタのドレイン相互の接続点及び前記負荷の一端が接続される正相出力端子に接続され、
前記正相第１のモニタトランジスタのソースは、正相第１の検出抵抗器を介して前記電源電圧が印加可能とされ、
前記正相第２のモニタトランジスタのソースは、正相第２の検出抵抗器を介してグランドに接続され、
前記逆相信号増幅部は、逆相パワートランジスタドライブ回路と、逆相第１及び第２のパワートランジスタと、逆相第１及び第２のモニタトランジスタとを有し、ＰチャンネルＭＯＳＦＥＴの前記逆相第１のパワートランジスタと、ＮチャンネルＭＯＳＦＥＴの前記逆相第２のパワートランジスタは、ドレインが相互に接続され、前記逆相第１のパワートランジスタのソースには前記電源電圧が印可可能とされ、前記逆相第２のパワートランジスタのソースはグランドに接続され、
前記逆相第１及び第２のパワートランジスタは、外部から逆相入力信号が入力される前記逆相パワートランジスタドライブ回路のドライブ信号が、前記逆相第１及び第２のパワートランジスタの各々のゲートに入力されることで駆動可能とされ、
ＰチャンネルＭＯＳＦＥＴの前記逆相第１のモニタトランジスタとＮチャンネルＭＯＳＦＥＴの前記逆相第２のモニタトランジスタは、ドレインが相互に接続されると共に、前記逆相第１及び第２のパワートランジスタのドレイン相互の接続点及び前記負荷の他端が接続される逆相出力端子に接続され、
前記正相出力端子と前記逆相出力端子の間には、前記負荷が接続され、
前記逆相第１のモニタトランジスタのソースは、逆相第１の検出抵抗器を介して前記電源電圧が印加可能とされ、
前記逆相第２のモニタトランジスタのソースは、逆相第２の検出抵抗器を介してグランドに接続され、
前記過電流検出部は、正相第１基準第１及び第２の過電流検出回路と、逆相第１基準第１及び第２の過電流検出回路と、正相第２基準第１及び第２の過電流検出回路と、逆相第２基準第１及び第２の過電流検出回路とを有し、
前記正相第１のモニタトランジスタのソースと前記正相第１の検出抵抗器との接続点は、前記正相第１基準第１の過電流検出回路及び前記正相第２基準第１の過電流検出回路の入力段に接続され、
前記正相第２のモニタトランジスタのソースと前記正相第２の検出抵抗器との接続点は、前記正相第１基準第２の過電流検出回路及び前記正相第２基準第２の過電流検出回路の入力段に接続され、
前記逆相第１のモニタトランジスタのソースと前記逆相第１の検出抵抗器との接続点は、前記逆相第１基準第１の過電流検出回路及び前記逆相第２基準第１の過電流検出回路の入力段に接続され、
前記逆相第２のモニタトランジスタのソースと前記逆相第２の検出抵抗器との接続点は、前記逆相第１基準第２の過電流検出回路及び前記逆相第２基準第２の過電流検出回路の入力段に接続され、
前記正相出力端子と逆相出力端子における同時地絡の発生により、前記正相第１のモニタトランジスタにより検出された前記正相第１のパワートランジスタの電流が、前記正相第２基準第１の過電流検出回路によって前記第２の電流値を超える過電流と判定され、前記逆相第１のモニタトランジスタにより検出された前記逆相第１のパワートランジスタの電流が、前記逆相第２基準第１の過電流検出回路によって前記第２の電流値を超える過電流と判定された場合に、前記過電流検出部による前記正相信号増幅部及び前記逆相信号増幅部に対する前記統合過電流検出信号が出力され、
前記正相出力端子と逆相出力端子における同時天絡の発生により、前記正相第２のモニタトランジスタにより検出された前記正相第２のパワートランジスタの電流が、前記正相第２基準第２の過電流検出回路によって前記第２の電流値を超える過電流と判定され、前記逆相第２のモニタトランジスタにより検出された前記逆相第２のパワートランジスタの電流が、前記逆相第２基準第２の過電流検出回路によって前記第２の電流値を超える過電流と判定された場合に、前記過電流検出部による前記正相信号増幅部及び前記逆相信号増幅部に対する前記統合過電流検出信号が出力されるよう構成されてなるものである。
本発明によれば、出力端の同時天絡や同時地絡が生じた際に、出力端の一方に天絡、又は、地絡が生じた場合の過電流検出の基準である従来の第１の電流値とは別個の第２の電流値によって過電流の発生が検出されるように構成したので、従来と異なり、同時天絡、同時地絡発生時におけるボンディングワイヤ溶断回避のためのボンディングの本数増加やボンディングパッドの増加を伴うことなく、回路の安全性確実、信頼性の向上を図ることができるという効果を奏するものである。
以下、本発明の実施の形態について、図１乃至図５を参照しつつ説明する。
なお、以下に説明する部材、配置等は本発明を限定するものではなく、本発明の趣旨の範囲内で種々改変することができるものである。
最初に、本発明の実施の形態における電力増幅器の第１の回路構成例について、図１を参照しつつ説明する。
この電力増幅器は、正相信号増幅部１０１と、逆相信号増幅部１０２と、過電流検出部１０３とに大別されて構成されたものとなっている。
正相信号増幅部１０１と逆相信号増幅部１０２の各々の増幅出力信号は、ＢＴＬ接続により負荷（図１においては「ＲＬ」と表記）３７に供給される構成となっている。
なお、以下に説明する部材、配置等は本発明を限定するものではなく、本発明の趣旨の範囲内で種々改変することができるものである。
最初に、本発明の実施の形態における電力増幅器の第１の回路構成例について、図１を参照しつつ説明する。
この電力増幅器は、正相信号増幅部１０１と、逆相信号増幅部１０２と、過電流検出部１０３とに大別されて構成されたものとなっている。
正相信号増幅部１０１と逆相信号増幅部１０２の各々の増幅出力信号は、ＢＴＬ接続により負荷（図１においては「ＲＬ」と表記）３７に供給される構成となっている。
過電流検出部１０３は、従来同様、正相出力端子９３における天絡、又は、地絡、若しくは、逆相出力端子９４における天絡、又は、地絡による過電流の発生を、正相第１基準第１及び第２の過電流検出回路６１，６２、逆相第１基準第１及び第２の過電流検出回路７１，７２により行い、過電流が検出された際に正相信号増幅部１０１及び逆相信号増幅部１０２の動作が遮断されるようになっている（詳細は後述）。
さらに、本発明の実施の形態における過電流検出部１０３は、従来と異なり、正相信号増幅部１０１と逆相信号増幅部１０２における同時天絡、同時地絡による出力電流の過電流検出が過電流検出部１０３によって行われ、過電流が検出された際に正相信号増幅部１０１及び逆相信号増幅部１０２の動作が遮断されるようになっている（詳細は後述）。
正相信号増幅部１０１は、正相パワートランジスタドライブ回路（図１においては「ＰＤＲＰ」と表記）５１と、正相第１及び第２のパワートランジスタ（図１においては、それぞれ「Ｍ１ＨＰ」、「Ｍ２ＬＰ」と表記）１，２と、正相第１及び第２のモニタトランジスタ（図１においては、それぞれ「Ｍｍ１ＨＰ」、「Ｍｍ２ＬＰ」と表記）５，６とを主たる構成要素として構成されてなるものである。
また、逆相信号増幅部１０２は、被増幅信号が逆相入力信号という点では、正相信号増幅部と異なるが、基本的な構成は正相信号増幅部１０１と同様である。
また、逆相信号増幅部１０２は、被増幅信号が逆相入力信号という点では、正相信号増幅部と異なるが、基本的な構成は正相信号増幅部１０１と同様である。
すなわち、逆相信号増幅部１０２は、逆相パワートランジスタドライブ回路（図１においては「ＰＤＲＮ」と表記）５２と、逆相第１及び第２のパワートランジスタ（図１においては、それぞれ「Ｍ１ＨＮ」、「Ｍ２ＬＮ」と表記）３，４と、逆相第１及び第２のモニタトランジスタ（図１においては、それぞれ「Ｍｍ１ＨＮ」、「Ｍｍ２ＬＮ」と表記）７，８とを主たる構成要素として構成されてなるものである。
過電流検出部１０３は、正相第１基準第１及び第２の過電流検出回路（図１においては、それぞれ「Ｌ１ＤＴＨＰ」、「Ｌ１ＤＴＬＰ」と表記）６１，６２と、逆相第１基準第１及び第２の過電流検出回路（図１においては、それぞれ「Ｌ１ＤＴＨＮ」、「Ｌ１ＤＴＬＮ」と表記）７１，７２と、正相第２基準第１及び第２の過電流検出回路（図１においては、それぞれ「Ｌ２ＤＴＨＰ」、「Ｌ２ＤＴＬＰ」と表記）６３，６４と、逆相第２基準第１及び第２の過電流検出回路（図１においては、それぞれ「Ｌ２ＤＴＨＮ」、「Ｌ２ＤＴＬＮ」と表記）７３，７４と、第１及び第２のＡＮＤ回路（図１においては、それぞれ「ＡＮＤ１」、「ＡＮＤ２」と表記）１１，１２と、６入力論理和回路（図１においては「ＯＲ」と表記）１３とを主たる構成要素として構成されたものとなっている。
本発明の実施の形態において、正相信号増幅部１０１における正相第１のパワートランジスタ１には、ＰチャンネルＭＯＳＦＥＴ（Metal Oxide Semiconductor Field-Effect Transistor）が、正相第２のパワートランジスタ２には、ＮチャンネルＭＯＳＦＥＴが、それぞれ用いられている。
この正相第１及び第２のパワートランジスタ１，２は、電源端子９５とグランド端子９６との間にプッシュプル接続されて設けられている。
すなわち、正相第１及び第２のパワートランジスタ１，２は、ドレインが相互に接続されて、正相第１のパワートランジスタ１のソースは電源端子９５に、正相第２のパワートランジスタ２のソースは、グランド端子９６に、それぞれ接続されている。
なお、電源端子９５とグランド端子９６の間には、直流電源４０が接続されている。
この正相第１及び第２のパワートランジスタ１，２は、電源端子９５とグランド端子９６との間にプッシュプル接続されて設けられている。
すなわち、正相第１及び第２のパワートランジスタ１，２は、ドレインが相互に接続されて、正相第１のパワートランジスタ１のソースは電源端子９５に、正相第２のパワートランジスタ２のソースは、グランド端子９６に、それぞれ接続されている。
なお、電源端子９５とグランド端子９６の間には、直流電源４０が接続されている。
正相パワートランジスタドライブ回路５１は、正相入力端子９１を介して正相入力信号が入力され、そのドライブ信号を正相第１及び第２のパワートランジスタ１，２のゲートへ出力することで正相第１及び第２のパワートランジスタ１，２が駆動されるようになっている。
また、正相パワートランジスタドライブ回路５１は、後述するように、過電流検出部１０３の統合過電流検出信号ＯＣＤＥＴが論理値Ｈｉｇｈに相当するレベルとなると動作停止し、正相第１及び第２のパワートランジスタ１，２の動作を遮断できるようになっている。
また、正相パワートランジスタドライブ回路５１は、後述するように、過電流検出部１０３の統合過電流検出信号ＯＣＤＥＴが論理値Ｈｉｇｈに相当するレベルとなると動作停止し、正相第１及び第２のパワートランジスタ１，２の動作を遮断できるようになっている。
さらに、本発明の実施の形態において、正相第１のモニタトランジスタ５には、ＰチャンネルＭＯＳＦＥＴが、正相第２のモニタトランジスタ６には、ＮチャンネルＭＯＳＦＥＴが、それぞれ用いられている。
正相第１及び第２のモニタトランジスタ５，６は、ドレインが相互に接続されると共に、正相第１及び第２のパワートランジスタ１，２のドレイン相互の接続点と正相出力端子９３に接続されている。
正相第１及び第２のモニタトランジスタ５，６は、ドレインが相互に接続されると共に、正相第１及び第２のパワートランジスタ１，２のドレイン相互の接続点と正相出力端子９３に接続されている。
また、正相第１のモニタトランジスタ５のソースは、正相第１の検出抵抗器（図１においては「Ｒ１ＨＰ」と表記）２１を介して電源端子９５に印加される電源電圧ＶＤＤが印加されるようになっている。また、正相第１のモニタトランジスタ５のソースと正相第１の検出抵抗器２１との接続点は、正相第１基準第１の過電流検出回路６１及び正相第２基準第１の過電流検出回路６３の入力段に接続されている。
一方、正相第２のモニタトランジスタ６のソースは、正相第２の検出抵抗器（図１においては「Ｒ２ＬＰ」と表記）２２及びグランド端子９６を介してグランド電位に維持されるようになっている。また、正相第２のモニタトランジスタ６のソースと正相第２の検出抵抗器２２との接続点は、正相第１基準第２の過電流検出回路６２及び正相第２基準第２の過電流検出回路６４の入力段に接続されている。
次に、逆相信号増幅部１０２における逆相第１のパワートランジスタ３には、ＰチャンネルＭＯＳＦＥＴが、逆相第２のパワートランジスタ４には、ＮチャンネルＭＯＳＦＥＴが、それぞれ用いられている。
この逆相第１及び第２のパワートランジスタ３，４は、電源端子９５とグランド端子９６との間にプッシュプル接続されて設けられている。
この逆相第１及び第２のパワートランジスタ３，４は、電源端子９５とグランド端子９６との間にプッシュプル接続されて設けられている。
すなわち、逆相第１及び第２のパワートランジスタ３，４は、ドレインが相互に接続されて、逆相第１のパワートランジスタ３のソースは電源端子９５に、逆相第２のパワートランジスタ４のソースは、グランド端子９６に、それぞれ接続されている。
逆相パワートランジスタドライブ回路５２は、逆相入力端子９２を介して逆相入力信号が入力され、そのドライブ信号を逆相第１及び第２のパワートランジスタ３，４のゲートへ出力することで逆相第１及び第２のパワートランジスタ３，４を駆動されるようになっている。
逆相パワートランジスタドライブ回路５２は、逆相入力端子９２を介して逆相入力信号が入力され、そのドライブ信号を逆相第１及び第２のパワートランジスタ３，４のゲートへ出力することで逆相第１及び第２のパワートランジスタ３，４を駆動されるようになっている。
また、逆相パワートランジスタドライブ回路５２は、後述するように、過電流検出部１０３の統合過電流検出信号ＯＣＤＥＴが論理値Ｈｉｇｈに相当するレベルとなると動作停止し、逆相第１及び第２のパワートランジスタ３，４の動作を遮断できるようになっている。
本発明の実施の形態において、逆相第１のモニタトランジスタ７には、ＰチャンネルＭＯＳＦＥＴが、逆相第２のモニタトランジスタ８には、ＮチャンネルＭＯＳＦＥＴが、それぞれ用いられている。
本発明の実施の形態において、逆相第１のモニタトランジスタ７には、ＰチャンネルＭＯＳＦＥＴが、逆相第２のモニタトランジスタ８には、ＮチャンネルＭＯＳＦＥＴが、それぞれ用いられている。
逆相第１及び第２のモニタトランジスタ７，８は、ドレインが相互に接続されると共に、逆相第１及び第２のパワートランジスタ３，４のドレイン相互の接続点と逆相出力端子９４に接続されている。
また、逆相第１のモニタトランジスタ７のソースは、逆相第１の検出抵抗器（図１においては「Ｒ１ＨＮ」と表記）２３を介して電源端子９５に印加される電源電圧ＶＤＤが印加されるようになっている。また、逆相第１のモニタトランジスタ７のソースと逆相第１の検出抵抗器２３との接続点は、逆相第１基準第１の過電流検出回路７１及び逆相第２基準第１の過電流検出回路７３の入力段に接続されている。
また、逆相第１のモニタトランジスタ７のソースは、逆相第１の検出抵抗器（図１においては「Ｒ１ＨＮ」と表記）２３を介して電源端子９５に印加される電源電圧ＶＤＤが印加されるようになっている。また、逆相第１のモニタトランジスタ７のソースと逆相第１の検出抵抗器２３との接続点は、逆相第１基準第１の過電流検出回路７１及び逆相第２基準第１の過電流検出回路７３の入力段に接続されている。
一方、逆相第２のモニタトランジスタ８のソースは、逆相第２の検出抵抗器（図１においては「Ｒ２ＬＮ」と表記）２４及びグランド端子９６を介してグランド電位に維持されるようになっている。また、逆相第２のモニタトランジスタ８のソースと逆相第２の検出抵抗器２４との接続点は、逆相第１基準第２の過電流検出回路７２及び逆相第２基準第２の過電流検出回路７４の入力段に接続されている。
正相第１基準第１及び第２の過電流検出回路６１，６２と、逆相第１基準第１及び第２の過電流検出回路７１，７２の各々の出力は、６入力論理和回路１３に入力されている。
また、正相第２基準第１の過電流検出回路６３の出力と、逆相第２基準第１の過電流検出回路７３の出力は、第１のＡＮＤ回路１１に入力されて、その論理積出力が６入力論理和回路１３に入力されるようになっている。
また、正相第２基準第１の過電流検出回路６３の出力と、逆相第２基準第１の過電流検出回路７３の出力は、第１のＡＮＤ回路１１に入力されて、その論理積出力が６入力論理和回路１３に入力されるようになっている。
さらに、正相第２基準第２の過電流検出回路６４の出力と、逆相第２基準第２の過電流検出回路７４の出力は、第２のＡＮＤ回路１２に入力されて、その論理積出力が６入力論理和回路１３に入力されるようになっている。
６入力論理和回路１３は、６つの入力のいずれかが論理値Ｈｉｇｈとなった場合に、それを統合過電流検出信号ＯＣＤＥＴとして出力する。
６入力論理和回路１３の出力端子は、正相パワートランジスタドライブ回路５１と逆相パワートランジスタドライブ回路５２のそれぞれの統合過電流検出信号入力端子ＯＣＤＥＴに接続されている。
６入力論理和回路１３は、６つの入力のいずれかが論理値Ｈｉｇｈとなった場合に、それを統合過電流検出信号ＯＣＤＥＴとして出力する。
６入力論理和回路１３の出力端子は、正相パワートランジスタドライブ回路５１と逆相パワートランジスタドライブ回路５２のそれぞれの統合過電流検出信号入力端子ＯＣＤＥＴに接続されている。
次に、上記構成における回路動作について説明する。
まず、正相入力端子９１に外部から入力された正相信号ＩＮＰは、正相パワートランジスタドライブ回路５１、正相第１及び第２のパワートランジスタ１，２により電力増幅され、正相出力端子９３から正相出力信号ＯＵＴＰとして出力される。
また、逆相入力端子９２に外部から入力された逆相信号ＩＮＮは、逆相パワートランジスタドライブ回路５２、逆相第１及び第２のパワートランジスタ３，４により電力増幅され、逆相出力端子９４から逆相出力信号ＯＵＴＮとして出力され、正相出力端子９３と逆相出力端子９４の間に接続された負荷３７はＢＴＬ駆動されることとなる。
まず、正相入力端子９１に外部から入力された正相信号ＩＮＰは、正相パワートランジスタドライブ回路５１、正相第１及び第２のパワートランジスタ１，２により電力増幅され、正相出力端子９３から正相出力信号ＯＵＴＰとして出力される。
また、逆相入力端子９２に外部から入力された逆相信号ＩＮＮは、逆相パワートランジスタドライブ回路５２、逆相第１及び第２のパワートランジスタ３，４により電力増幅され、逆相出力端子９４から逆相出力信号ＯＵＴＮとして出力され、正相出力端子９３と逆相出力端子９４の間に接続された負荷３７はＢＴＬ駆動されることとなる。
一方、過電流検出部１０３においては、正相第１のモニタトランジスタ５により正相第１のパワートランジスタ１の電流が、正相第２のモニタトランジスタ６により正相第２のパワートランジスタ２の電流が、それぞれ検出され、その検出電流が、正相第１基準第１及び第２の過電流検出回路６１，６２、及び、正相第２基準第１及び第２の過電流検出回路６３，６４において、それぞれの基準を超えているか否かが判定される。
すなわち、正相第１のパワートランジスタ１の電流が第１の基準電流値を超えた場合、正相第１基準第１の過電流検出回路６１から論理値Ｈｉｇｈに相当するレベルの検出信号（以下説明の便宜上、「正相第１基準第１トランジスタ過電流検出信号」と称する）が、正相第２のパワートランジスタ２の電流が第１の基準電流値を超えた場合、正相第１基準第２の過電流検出回路６２から論理値Ｈｉｇｈに相当するレベルの検出信号（以下説明の便宜上、「正相第１基準第２トランジスタ過電流検出信号」と称する）が、それぞれ出力される。
また、逆相第１のパワートランジスタ３の電流が第１の基準電流値を超えた場合、逆相第１基準第１の過電流検出回路７１から論理値Ｈｉｇｈに相当するレベルの検出信号（以下説明の便宜上、「逆相第１基準第１トランジスタ過電流検出信号」と称する）が、逆相第２のパワートランジスタ４の電流が第１の基準電流値を超えた場合、逆相第１基準第２の過電流検出回路７２から論理値Ｈｉｇｈに相当するレベルの検出信号（以下説明の便宜上、「逆相第１基準第２トランジスタ過電流検出信号」と称する）が、それぞれ出力される。
さらに、正相第１のパワートランジスタ１の電流が第２の基準電流値を超えた場合、正相第２基準第１の過電流検出回路６３から論理値Ｈｉｇｈに相当するレベルの検出信号（以下説明の便宜上、「正相第２基準第１トランジスタ過電流検出信号」と称する）が、正相第２のパワートランジスタ２の電流が第２の基準電流値を超えた場合、正相第２基準第２の過電流検出回路６４から論理値Ｈｉｇｈに相当するレベルの検出信号（以下説明の便宜上、「正相第２基準第２トランジスタ過電流検出信号」と称する）が、それぞれ出力される。
またさらに、逆相第１のパワートランジスタ３の電流が第２の基準電流値を超えた場合、逆相第２基準第１の過電流検出回路７３から論理値Ｈｉｇｈに相当するレベルの検出信号（以下説明の便宜上、「逆相第２基準第１トランジスタ過電流検出信号」と称する）が、逆相第２のパワートランジスタ４の電流が第２の基準電流値を超えた場合、逆相第２基準第２の過電流検出回路７４から論理値Ｈｉｇｈに相当するレベルの検出信号（以下説明の便宜上、「逆相第２基準第２トランジスタ過電流検出信号」と称する）が、それぞれ出力される。
そして、正相１基準第１の過電流検出回路６１、正相１基準第２の過電流検出回路６２、逆相１基準第１の過電流検出回路７１、及び、逆相１基準第２の過電流検出回路７２のいずれかから論理値Ｈｉｇｈに相当するレベルの検出信号が出力された場合に、６入力論理和回路１３から同じく論理値Ｈｉｇｈに相当するレベルの統合過電流検出信号ＯＣＤＥＴが出力され、正相パワートランジスタドライブ回路５１及び逆相パワートランジスタドライブ回路５２にそれぞれ入力される。
その結果、正相パワートランジスタドライブ回路５１、逆相パワートランジスタドライブ回路５２による正相第１及び第２のパワートランジスタ１，２、逆相第１及び第２のパワートランジスタ３，４の駆動が停止され、正相第１及び第２のパワートランジスタ１，２、逆相第１及び第２のパワートランジスタ３，４は、遮断状態となる。
また、第１のＡＮＤ回路１１、又は、第２のＡＮＤ回路１２のいずれかの出力が論理値Ｈｉｇｈに相当するレベルとなった場合にも、上述と同様に、６入力論理和回路１３から同じく論理値Ｈｉｇｈに相当するレベルの統合過電流検出信号ＯＣＤＥＴが出力され、正相第１及び第２のパワートランジスタ１，２、逆相第１及び第２のパワートランジスタ３，４が遮断状態とされる。
すなわち、正相第２基準第１の過電流検出回路６３と逆相第２基準第１の過電流検出回路７３の双方において第２の電流値を超える過電流が検出された場合、第１のＡＮＤ回路１１から論理値Ｈｉｇｈに相当するレベルの検出信号（以下説明の便宜上、「同時地絡過電流検出信号」と称する）が出力される。
また、正相第２基準第２の過電流検出回路６４と逆相第２基準第２の過電流検出回路７４の双方において第２の電流値を超える過電流が検出された場合、第２のＡＮＤ回路１２から論理値Ｈｉｇｈに相当するレベルの検出信号（以下説明の便宜上、「同時天絡過電流検出信号」と称する）が出力される。
また、正相第２基準第２の過電流検出回路６４と逆相第２基準第２の過電流検出回路７４の双方において第２の電流値を超える過電流が検出された場合、第２のＡＮＤ回路１２から論理値Ｈｉｇｈに相当するレベルの検出信号（以下説明の便宜上、「同時天絡過電流検出信号」と称する）が出力される。
正相第１基準第１及び第２の過電流検出回路６１，６２、逆相第１基準第１及び第２の過電流検出回路７１，７２は、基本的に従来と同様に、正相出力端子９３又は逆相出力端子９４における天絡、又は、地絡の発生によって正相第１、第２のパワートランジスタ１、２、逆相第１、第２のパワートランジスタ３、４のいずれかに過電流が生ずることを検出するために設けられている。そして、過電流検出の基準となる第１の電流値は、従来同様、先の式１により求められるアプリケーション（電力増幅器の具体的な使用形態）の最大電流Ｉoutmaxを超える適宜な値に選定されるものとなっている。
一方、正相出力端子９３と逆相出力端子９４における同時天絡、又は、同時地絡の発生により、正相第１のパワートランジスタ１に第２の電流値を超える過電流が生じたことを検出する正相第２基準第１の過電流検出回路６３、正相第２のパワートランジスタ２に第２の電流値を超える過電流が生じたことを検出する正相第２基準第２の過電流検出回路６４、逆相第１のパワートランジスタ３に第２の電流値を超える過電流が生じたことを検出する逆相第２基準第１の過電流検出回路７３、及び、逆相第２のパワートランジスタ４に第２の電流値を超える過電流が生じたことを検出する逆相第２基準第２の過電流検出回路７４における過電流検出の基準である第２の電流値は、次述するような観点から定められる。
まず、負荷に対する電力供給が本発明の実施の形態の電力増幅器のようにＢＴＬ接続で行われる回路の場合、一方の出力が電流をソースするときに、もう一方は電流をシンクするため、通常動作において、ハイサイドトランジスタである正相第１のパワートランジスタ１と逆相第１のパワートランジスタ３が同時に大電流をソースすることはなく、また、ローサイドパワートランジスタである正相第２のパワートランジスタ２と逆相第２のパワートランジスタ４が同時に大電流をシンクすることはない。
そのため、第２の電流値は、先の第１の電流値と異なり、式１により求められるアプリケーションの最大電流を考慮することなく第１の電流値よりも十分小さな値に設定することができる。すなわち、パワートランジスタに対する過電流によるダメージをより早期に解消し、回路保護を図ることが可能となる。
なお、第２の電流値の具体的な値は、電力増幅器の具体的な仕様や、使用形態等を考慮して、個々に適切な値を選定することとなる。
なお、第２の電流値の具体的な値は、電力増幅器の具体的な仕様や、使用形態等を考慮して、個々に適切な値を選定することとなる。
上述の構成例において、正相入力信号と逆相入力信号は、交互に正負にレベル変化する信号を想定しているが、このような信号に限定される必要はなく、第１の回路構成例は、３値パルス幅変調信号を用いる場合も有効である。
図３には、３値パルス幅変調信号の生成に適する３値パルス幅変調回路の回路構成例が、図４には、３値パルス幅変調回路の動作を説明する波形図が、それぞれ示されており、以下、これらの図を参照しつつ３値パルス幅変調信号について説明する。
図３には、３値パルス幅変調信号の生成に適する３値パルス幅変調回路の回路構成例が、図４には、３値パルス幅変調回路の動作を説明する波形図が、それぞれ示されており、以下、これらの図を参照しつつ３値パルス幅変調信号について説明する。
最初に、図３に示された３値パルス幅変調回路について説明する。
この３値パルス幅変調回路は、第１及び第２のコンパレータ（図３においては、それぞれ「ＣＯＭ１」、「ＣＯＭ２」と表記）４１，４２と、三角波発振器（図３においては「ＯＳＣ」と表記）４３を有して構成されている。
第１及び第２のコンパレータ４１，４２の各々の反転入力端子は、相互に接続されて三角波発振器４３の出力段に接続されている。
この３値パルス幅変調回路は、第１及び第２のコンパレータ（図３においては、それぞれ「ＣＯＭ１」、「ＣＯＭ２」と表記）４１，４２と、三角波発振器（図３においては「ＯＳＣ」と表記）４３を有して構成されている。
第１及び第２のコンパレータ４１，４２の各々の反転入力端子は、相互に接続されて三角波発振器４３の出力段に接続されている。
また、第１のコンパレータ４１には、第１の回路構成例と同様な正相入力信号ＩＮＰが、第２のコンパレータ４２には、同じく逆相入力信号ＩＮＮが、それぞれ入力されるようになっている。
三角波発振器４３には、後述するようなクロック信号ＣＬＫが入力され、このクロック信号ＣＬＫに同期した三角波信号ＴＷが生成、出力され、第１及び第２のコンパレータ４１，４２へ入力されるようになっている。
三角波発振器４３には、後述するようなクロック信号ＣＬＫが入力され、このクロック信号ＣＬＫに同期した三角波信号ＴＷが生成、出力され、第１及び第２のコンパレータ４１，４２へ入力されるようになっている。
次に、図４を参照しつつ、図３に示された３値パルス幅変調回路と電力増幅器の動作について説明する。
三角波発振器４３から出力される三角波信号ＴＷ（図４（Ａ）二点鎖線参照）は、アナログオーディオ信号である正相入力信号、逆相入力信号に比して繰り返し周波数が十分高く設定されたものとなっている（図４（Ｂ）参照）。すなわち、三角波発振器４３に入力されるクロック信号ＣＬＫ（図４（Ｂ）参照）の繰り返し周波数は、アナログオーディオ信号に対して高い周波数に設定されている。
三角波発振器４３から出力される三角波信号ＴＷ（図４（Ａ）二点鎖線参照）は、アナログオーディオ信号である正相入力信号、逆相入力信号に比して繰り返し周波数が十分高く設定されたものとなっている（図４（Ｂ）参照）。すなわち、三角波発振器４３に入力されるクロック信号ＣＬＫ（図４（Ｂ）参照）の繰り返し周波数は、アナログオーディオ信号に対して高い周波数に設定されている。
第１のコンパレータ４１において、正相アナログ入力信号ＩＮＰが無入力時には、第１のコンパレータ４１からはデューティ５０％の繰り返しパルス信号が出力されるが、無入力時以外においては、三角波信号が正相アナログ入力信号ＩＮＰを下回ったところでハイレベルとなり、三角波信号が正相アナログ入力信号ＩＮＰを上回ったところでローレベルとなる第１のパルス幅変調信号ＰＷＭＰが出力される（図４（Ａ）及び図４（Ｃ）参照）。
また、第２のコンパレータ４２においても、逆相アナログ入力信号ＩＮＮが無入力時には、第２のコンパレータ４１からはデューティ５０％の繰り返しパルス信号が出力されるが、無入力時以外においては、三角波信号が逆相アナログ入力信号ＩＮＮを下回ったところでハイレベルとなり、三角波信号が逆相アナログ入力信号ＩＮＮを上回ったところでローレベルとなる第２のパルス幅変調信号ＰＷＭＮが出力される（図４（Ａ）及び図４（Ｄ）参照）。
上述の第１のパルス幅変調信号ＰＷＭＰは正相入力端子９１へ入力され、正相信号増幅部１０１により増幅されて正相出力信号ＯＵＴＰとして正相出力端子９３へ出力される一方、第２のパルス幅変調信号ＰＷＭＮは逆相入力端子９２へ入力され、逆相信号増幅部１０２により増幅されて逆相出力信号ＯＵＴＮとして逆相出力端子９４へ出力される。
正相アナログ入力信号ＩＮＰと逆相アナログ入力信号ＩＮＮが無信号時には、第１のパルス幅変調信号ＰＷＭＰと第２のパルス幅変調信号ＰＷＭＮの差分はゼロとなる。その結果、負荷３７には、図４（Ｅ）に示されたようにハイレベル、ゼロ、マイナスハイレベルの３値パルス幅変調信号が与えられることとなる。
正相アナログ入力信号ＩＮＰと逆相アナログ入力信号ＩＮＮが無信号時には、第１のパルス幅変調信号ＰＷＭＰと第２のパルス幅変調信号ＰＷＭＮの差分はゼロとなる。その結果、負荷３７には、図４（Ｅ）に示されたようにハイレベル、ゼロ、マイナスハイレベルの３値パルス幅変調信号が与えられることとなる。
このような３値パルス幅変調信号を用いた場合、入力信号が無信号の場合、先に説明したように正相出力信号ＯＵＴＰと逆相出力信号ＯＵＴＮの差分がゼロとなるため、出力ＬＣフィルタを介して負荷をＢＴＬで駆動する必要がなく、出力ＬＣフィルタの省略によるコストダウンが可能となる。
その一方で、３値パルス幅変調信号は、同時にハイレベル、同時にローレベルとなる場合があるため、同時天絡、同時地絡の発生を考慮する必要があるが、本発明の実施の形態における電力増幅器は、係る同時天絡、同時地絡による過電流に起因する回路素子の焼損等を確実に抑圧、防止可能であり、３値パルス幅変調信号を用いる場合に好適である。
その一方で、３値パルス幅変調信号は、同時にハイレベル、同時にローレベルとなる場合があるため、同時天絡、同時地絡の発生を考慮する必要があるが、本発明の実施の形態における電力増幅器は、係る同時天絡、同時地絡による過電流に起因する回路素子の焼損等を確実に抑圧、防止可能であり、３値パルス幅変調信号を用いる場合に好適である。
しかし、高出力化に伴う高電源電圧化による輻射ノイズの影響を考慮する必要がある場合には、３値パルス幅変調信号を用いても出力ＬＣフィルタを介して負荷をＢＴＬ接続で駆動する構成を採ることとなる。
無入力時における第１のパルス幅変調信号ＰＷＭＰ及び第２のパルス幅変調信号ＰＷＭＮは、先に説明したようにデューティ５０％であるため、電源電圧ＶＤＤの半分の電圧値をバイアスポイントとして動作することとなる。したがって、動作開始時に、出力ＬＣフィルタにＶＤＤ/２のインパルスが入力し、ＬＣ共振による電流の減衰振動が発生する。
無入力時における第１のパルス幅変調信号ＰＷＭＰ及び第２のパルス幅変調信号ＰＷＭＮは、先に説明したようにデューティ５０％であるため、電源電圧ＶＤＤの半分の電圧値をバイアスポイントとして動作することとなる。したがって、動作開始時に、出力ＬＣフィルタにＶＤＤ/２のインパルスが入力し、ＬＣ共振による電流の減衰振動が発生する。
通常、ＬＣフィルタで用いるインダクタの直列抵抗値Ｒは小さく、ＬＣＲ回路にインパルス入力がなされたときの電流ＩFILTERは、下記する式２で表される。
ＩFILTER＝（ＶＤＤ／２）／｛Ｌ／Ｃ－（Ｒ／２）２｝１／２×ｅ－（Ｒ/２Ｌ）ｔ×ｓｉｎ［ｔ｛１／ＬＣ－（Ｒ／２Ｌ）２｝１／２］・・・式２
したがって、式２で表されるインパルス信号起因の電流が、正相第２基準第１及び第２の過電流検出回路６３，６４、及び、逆相第２基準第１及び第２の過電流検出回路７３，７４における第２の電流値を超え、本来不要な過電流検出が行われてしまうという問題が生ずる可能性がある。
このような問題を回避する方策としては、第２の電流値を大きくすることが必要とされるが、それは、ボンディングパッド増加やボンディングワイヤ増加を招いてしまう。
図２には、出力ＬＣフィルタを設けることにより生ずる上述のような問題の解決に適する第２の回路構成例が示されており、以下、同図を参照しつつ、第２の回路構成例について説明する。
なお、図１に示された構成要素と同一の構成要素については、同一の符号を付して、その詳細な説明を省略し、以下、異なる点を中心に説明する。
この第２の回路構成例は、図１に示された第１の回路構成例に、インパルス信号起因の電流が第２の電流値を超えた場合に過電流検出信号の出力を回避するための論理回路（詳細は後述）を付加した構成を有するものである。
図２には、出力ＬＣフィルタを設けることにより生ずる上述のような問題の解決に適する第２の回路構成例が示されており、以下、同図を参照しつつ、第２の回路構成例について説明する。
なお、図１に示された構成要素と同一の構成要素については、同一の符号を付して、その詳細な説明を省略し、以下、異なる点を中心に説明する。
この第２の回路構成例は、図１に示された第１の回路構成例に、インパルス信号起因の電流が第２の電流値を超えた場合に過電流検出信号の出力を回避するための論理回路（詳細は後述）を付加した構成を有するものである。
すなわち、この電力増幅器は、過電流検出部１０３において、第１及び第２のＡＮＤ回路１１，１２の後段に、ＮＯＴ回路１４、第１及び第２のＤフリップフロップ１５，１６、２入力論理和回路１７、及び、カウンタ回路１８、並びに、６入力論理和回路１３に代えて５入力論理和回路（図２においては「ＯＲ２」と表記）１９による論理回路が増設された構成を有してなるものである。さらに、この電力増幅部の正相出力端子９３と負荷３７との間に第１の出力ＬＣフィルタ８１、逆相出力端子９４と負荷３７との間に第２の出力ＬＣフィルタ８２が、それぞれ設けられている。
以下、具体的に回路構成について説明する。
第１のＡＮＤ回路１１の出力端子は、第１のＤフリップフロップ１５のＤ入力端子に、第２のＡＮＤ回路１２の出力端子は、第２のＤフリップフロップ１６のＤ入力端子に、それぞれ接続されている。
第１のＡＮＤ回路１１の出力端子は、第１のＤフリップフロップ１５のＤ入力端子に、第２のＡＮＤ回路１２の出力端子は、第２のＤフリップフロップ１６のＤ入力端子に、それぞれ接続されている。
また、第２のＤフリップフロップ１６のクロック入力端子ＣＫには、図示されないクロック信号発生回路で生成されたクロック信号ＣＬＫが、第１のＤフリップフロップ１５のクロック入力端子ＣＫには、ＮＯＴ回路１４により反転されたクロック信号ＣＬＫが、それぞれ入力されるようになっている。
第１及び第２のＤフリップフロップ１５，１６のそれぞれの出力Ｑは、２入力論理和回路１７に、それぞれ入力され、２入力論理和回路１７の出力は、カウンタ回路１８へ被計数信号ＲＳＴＸとして入力されるようになっている。
第１及び第２のＤフリップフロップ１５，１６のそれぞれの出力Ｑは、２入力論理和回路１７に、それぞれ入力され、２入力論理和回路１７の出力は、カウンタ回路１８へ被計数信号ＲＳＴＸとして入力されるようになっている。
カウンタ回路１８は、第１及び第２のＤフリップフロップ１５，１６に印加されているクロック信号と同一のクロック信号ＣＬＫを用いて２入力論理和回路１７の出力信号の計数を行うものである。このカウンタ回路１８は、後述するように２入力論理和回路１７の出力信号を所定回数計数した際に論理値Ｈｉｇｈに相当する信号（以下説明の便宜上、「同時過電流検出信号」と称する）を出力する。
第１及び第２の出力ＬＣフィルタ８１，８２は、基本的に同一構成を有してなるもので、以下の回路構成の説明においては、第１の出力ＬＣフィルタ８１の構成要素の後ろに、第２の出力ＬＣフィルタ８２の対応する構成要素を括弧書きすることで、第１の出力ＬＣフィルタ８１の回路構成の説明を以て、第２の出力ＬＣフィルタ８２の回路構成の説明に代えることとする。
第１の出力ＬＣフィルタ８１において、正相出力端子９３（逆相出力端子９４）と負荷３７との間には、第１のフィルタ抵抗器３１（第２のフィルタ抵抗器３２）と第１のフィルタコイル３３（第２のフィルタコイル３４）が、正相出力端子９３（逆相出力端子９４）に第１のフィルタ抵抗器３１（第２のフィルタ抵抗器３２）が位置するように直列接続されて設けられている。
さらに、第１のフィルタコイル３３（第２のフィルタコイル３４）と負荷３７との接続点とグランドとの間には、第１のフィルタコンデンサ３５（第２のフィルタコンデンサ３６）が接続されている。
さらに、第１のフィルタコイル３３（第２のフィルタコイル３４）と負荷３７との接続点とグランドとの間には、第１のフィルタコンデンサ３５（第２のフィルタコンデンサ３６）が接続されている。
次に、上記構成における動作について図５の波形図を参照しつつ説明する。
第１のパルス信号幅変調信号が正相入力端子９１から入力されると、第１のパルス信号幅変調信号は、正相パワートランジスタドライブ回路５１、正相第１及び第２のパワートランジスタ１，２により電力増幅され正相出力端子９３に正相出力信号ＯＵＴＰとして出力される（図５（Ａ）参照）。
第２のパルス信号幅変調信号が逆相入力端子９２から入力されると、第２パルス信号幅変調信号は、逆相パワートランジスタドライブ回路５２、逆相第１及び第２のパワートランジスタ３，４により電力増幅され逆相出力端子９４に逆相出力信号ＯＵＴＮとして出力される（図５（Ｂ）参照）。
第１のパルス信号幅変調信号が正相入力端子９１から入力されると、第１のパルス信号幅変調信号は、正相パワートランジスタドライブ回路５１、正相第１及び第２のパワートランジスタ１，２により電力増幅され正相出力端子９３に正相出力信号ＯＵＴＰとして出力される（図５（Ａ）参照）。
第２のパルス信号幅変調信号が逆相入力端子９２から入力されると、第２パルス信号幅変調信号は、逆相パワートランジスタドライブ回路５２、逆相第１及び第２のパワートランジスタ３，４により電力増幅され逆相出力端子９４に逆相出力信号ＯＵＴＮとして出力される（図５（Ｂ）参照）。
正相出力信号ＯＵＴＰは、第１の出力ＬＣフィルタ８１を介して、逆相出力信号ＯＵＴＮは、第２の出力ＬＣフィルタ８２を介して、負荷３７へ供給されて負荷３７はＢＴＬ接続で駆動されることとなる。
回路起動時（図５において時刻ｔ１）には、正相出力信号ＯＵＴＰ、逆相出力信号ＯＵＴＮの立ち上がりにより第１及び第２の出力ＬＣフィルタ８１，８２に起因する突入電流の発生により共振状態となるが、回路の動作状態は時間の経過に伴い徐々に定常状態となってゆく。
回路起動時（図５において時刻ｔ１）には、正相出力信号ＯＵＴＰ、逆相出力信号ＯＵＴＮの立ち上がりにより第１及び第２の出力ＬＣフィルタ８１，８２に起因する突入電流の発生により共振状態となるが、回路の動作状態は時間の経過に伴い徐々に定常状態となってゆく。
すなわち、正相第１及び第２のパワートランジスタ１，２に流れる正相出力電流ＩＯＵＴＰ、逆相第１及び第２のパワートランジスタ３，４に流れる逆相出力電流ＩＯＵＴＮは、回路起動後、しばらくの間は、正相出力信号ＯＵＴＰ、逆相出力信号ＯＵＴＮの立ち上がり、立ち下がり近傍において第２の電流値を超える場合がある（図５（Ａ）乃至図５（Ｄ）参照）。
その結果、第１のＡＮＤ回路１１により論理値Ｈｉｇｈに相当する信号が出力されると第１のＤフリップフロップ１５により、また、第２のＡＮＤ回路１２により論理値Ｈｉｇｈに相当する信号が出力されると第２のＤフリップフロップ１６により、それぞれ第１のパルス幅変調信号及び第２のパルス幅変調信号（図４（Ｃ）及び図４（Ｄ）参照）の１周期の間、論理値Ｈｉｇｈが保持される。
その結果、第１のＡＮＤ回路１１により論理値Ｈｉｇｈに相当する信号が出力されると第１のＤフリップフロップ１５により、また、第２のＡＮＤ回路１２により論理値Ｈｉｇｈに相当する信号が出力されると第２のＤフリップフロップ１６により、それぞれ第１のパルス幅変調信号及び第２のパルス幅変調信号（図４（Ｃ）及び図４（Ｄ）参照）の１周期の間、論理値Ｈｉｇｈが保持される。
カウンタ回路１８の第１のカウント周期は、計数動作（カウント動作）を繰り返し行う際の時間間隔であり、この第１のカウント周期時間は、第１及び第２の出力ＬＣフィルタ８１，８２におけるＬＣ共振周期よりも十分大きな時間に設定されている。そのため、第１のＤフリップフロップ１５、又は、第２のＤフリップフロップ１６からの論理値Ｈｉｇｈに対応する信号が、カウンタ回路１８によって複数回計数されても、カウンタ回路１８からカウントアップによる同時過電流検出信号が出力されることはない。
したがって、正相パワートランジスタドライブ回路５１、逆相パワートランジスタドライブ回路５２が、統合過電流検出信号ＯＣＤＥＴによって動作停止されることはなく、回路起動後の回路動作を維持することができる。
したがって、正相パワートランジスタドライブ回路５１、逆相パワートランジスタドライブ回路５２が、統合過電流検出信号ＯＣＤＥＴによって動作停止されることはなく、回路起動後の回路動作を維持することができる。
一方、例えば、同時地絡が生じた場合（図５において時刻ｔｎ）、正相出力信号ＯＵＴＰ、逆相出力信号ＯＵＴは、電圧降下を生じ低電圧レベルとなる（図５（Ａ）及び図５（Ｂ）参照）。
正相出力電流ＩＯＵＴＰと逆相出力電流ＩＯＵＴＮは、第１、第２のパルス幅変調信号ＰＷＭＰ、ＰＷＭＮに、それぞれ同期するような出力状態となる（図５（Ｃ）及び図５（Ｄ）時刻ｔｎ以降参照）。
正相出力電流ＩＯＵＴＰと逆相出力電流ＩＯＵＴＮは、第１、第２のパルス幅変調信号ＰＷＭＰ、ＰＷＭＮに、それぞれ同期するような出力状態となる（図５（Ｃ）及び図５（Ｄ）時刻ｔｎ以降参照）。
ここで、第１、第２のパルス幅変調信号ＰＷＭＰ、ＰＷＭＮの繰り返し周期は、カウンタ回路１８の第１のカウント周期よりも小さく、しかも、この場合、正相出力電流ＩＯＵＴＰと逆相出力電流ＩＯＵＴＮは、第２の電流値を超える大きさであるため、出力の度毎に、第１のＡＮＤ回路１１からは、論理値Ｈｉｇｈに相当する同時天絡過電流検出信号が、第２のＡＮＤ回路１２からは、論理値Ｈｉｇｈに相当する同時地絡過電流検出信号が、それぞれ出力されることとなる。
第１及び第２のＤフリップフロップ１５，１６は、論理値Ｈｉｇｈに相当する信号が入力されると、第１のカウント周期の間、出力Ｑを論理値Ｈｉｇｈに保持する。
そして、第１及び第２のＤフリップフロップ１５，１６のいずれかの論理値Ｈｉｇｈに相当する信号は、カウンタ回路１８において第１のカウント周期の間、計数されることでカウンタ回路１８からは、第１のカウント周期終了時に論理値Ｈｉｇｈに相当する同時過電流検出信号が出力される。この同時過電流検出信号に対応して５入力論理和回路１９から論理値Ｈｉｇｈに相当する過電流検出信号ＯＣＤＥＴが出力されることとなる（図５（Ｅ）参照）。
そして、第１及び第２のＤフリップフロップ１５，１６のいずれかの論理値Ｈｉｇｈに相当する信号は、カウンタ回路１８において第１のカウント周期の間、計数されることでカウンタ回路１８からは、第１のカウント周期終了時に論理値Ｈｉｇｈに相当する同時過電流検出信号が出力される。この同時過電流検出信号に対応して５入力論理和回路１９から論理値Ｈｉｇｈに相当する過電流検出信号ＯＣＤＥＴが出力されることとなる（図５（Ｅ）参照）。
なお、第１のカウント周期中に同時天絡・当時地絡が発生した場合、その間、電流が流れてしまうが、ボンディングワイヤの溶断電流は、時間の関数となっており、通常、オーディオパワーアンプで使用するＬＣフィルタの回路定数を考慮して定められた第１のカウント周期においては溶断電流は十分大きいため、直ちにボンディングワイヤの溶断が生ずるような虞はない。
また、回路が定常状態にある場合には、ＬＣフィルタ起因のリプル電流が流れるため、第２の電流値は想定されるリプル電流よりも大きめに設定すると好適である。
また、回路が定常状態にある場合には、ＬＣフィルタ起因のリプル電流が流れるため、第２の電流値は想定されるリプル電流よりも大きめに設定すると好適である。
ボンディングワイヤの本数増加やボンディングパッド数の増加を抑えつつ、従来に比して、同時天絡、同時短絡時の過電流のより確実な抑圧が所望される電力増幅器に適用できる。
１…正相第１のパワートランジスタ
２…正相第２のパワートランジスタ
３…逆相第１のパワートランジスタ
４…逆相第２のパワートランジスタ
５…正相第１のモニタトランジスタ
６…正相第２のモニタトランジスタ
７…逆相第１のモニタトランジスタ
８…逆相第２のモニタトランジスタ
５１…正相パワートランジスタドライブ回路
５２…逆相パワートランジスタドライブ回路
６１…正相第１基準第１の過電流検出回路
６２…正相第１基準第２の過電流検出回路
６３…正相第２基準第１の過電流検出回路
６２…正相第２基準第２の過電流検出回路
７１…逆相第１基準第１の過電流検出回路
７２…逆相第１基準第２の過電流検出回路
７３…逆相第２基準第１の過電流検出回路
７２…逆相第２基準第２の過電流検出回路
２…正相第２のパワートランジスタ
３…逆相第１のパワートランジスタ
４…逆相第２のパワートランジスタ
５…正相第１のモニタトランジスタ
６…正相第２のモニタトランジスタ
７…逆相第１のモニタトランジスタ
８…逆相第２のモニタトランジスタ
５１…正相パワートランジスタドライブ回路
５２…逆相パワートランジスタドライブ回路
６１…正相第１基準第１の過電流検出回路
６２…正相第１基準第２の過電流検出回路
６３…正相第２基準第１の過電流検出回路
６２…正相第２基準第２の過電流検出回路
７１…逆相第１基準第１の過電流検出回路
７２…逆相第１基準第２の過電流検出回路
７３…逆相第２基準第１の過電流検出回路
７２…逆相第２基準第２の過電流検出回路
Claims (5)
- 正相入力信号を増幅する正相信号増幅部と、逆相入力信号を増幅する逆相信号増幅部とを有し、前記正相信号増幅部の出力と前記逆相信号増幅部の出力がＢＴＬ接続で負荷に供給可能に構成されると共に、前記正相信号増幅部における第１の電流値を超える過電流の発生と、前記逆相信号増幅部における第１の電流値を超える過電流の発生とを、それぞれ検出可能に構成された過電流検出部とを有してなる電力増幅器であって、
前記過電流検出部は、前記正相信号増幅部と前記逆相信号増幅部における同時天絡の発生、又は、前記正相信号増幅部と前記逆相信号増幅部における同時地絡の発生により、前記正相信号増幅部と前記逆相信号増幅部のそれぞれにおける第２の電流値を超える過電流の発生を検出可能に構成されると共に、前記第１の電流値を超える過電流、又は、前記第２の電流値を超える過電流のいずれかが検出された場合に、前記正相信号増幅部及び前記逆相信号増幅部に対して統合過電流検出信号を出力し、
前記正相信号増幅部及び前記逆相信号増幅部は、前記統合過電流検出信号が出力された際に、それぞれ動作停止可能に構成されてなり、
前記正相信号増幅部は、正相パワートランジスタドライブ回路と、正相第１及び第２のパワートランジスタと、正相第１及び第２のモニタトランジスタとを有し、ＰチャンネルＭＯＳＦＥＴの前記正相第１のパワートランジスタと、ＮチャンネルＭＯＳＦＥＴの前記正相第２のパワートランジスタは、ドレインが相互に接続され、前記正相第１のパワートランジスタのソースには電源電圧が印可可能とされ、前記正相第２のパワートランジスタのソースはグランドに接続され、
前記正相第１及び第２のパワートランジスタは、外部から正相入力信号が入力される前記正相パワートランジスタドライブ回路のドライブ信号が、前記正相第１及び第２のパワートランジスタの各々のゲートに入力されることで駆動可能とされ、
ＰチャンネルＭＯＳＦＥＴの前記正相第１のモニタトランジスタとＮチャンネルＭＯＳＦＥＴの前記正相第２のモニタトランジスタは、ドレインが相互に接続されると共に、前記正相第１及び第２のパワートランジスタのドレイン相互の接続点及び前記負荷の一端が接続される正相出力端子に接続され、
前記正相第１のモニタトランジスタのソースは、正相第１の検出抵抗器を介して前記電源電圧が印加可能とされ、
前記正相第２のモニタトランジスタのソースは、正相第２の検出抵抗器を介してグランドに接続され、
前記逆相信号増幅部は、逆相パワートランジスタドライブ回路と、逆相第１及び第２のパワートランジスタと、逆相第１及び第２のモニタトランジスタとを有し、ＰチャンネルＭＯＳＦＥＴの前記逆相第１のパワートランジスタと、ＮチャンネルＭＯＳＦＥＴの前記逆相第２のパワートランジスタは、ドレインが相互に接続され、前記逆相第１のパワートランジスタのソースには前記電源電圧が印可可能とされ、前記逆相第２のパワートランジスタのソースはグランドに接続され、
前記逆相第１及び第２のパワートランジスタは、外部から逆相入力信号が入力される前記逆相パワートランジスタドライブ回路のドライブ信号が、前記逆相第１及び第２のパワートランジスタの各々のゲートに入力されることで駆動可能とされ、
ＰチャンネルＭＯＳＦＥＴの前記逆相第１のモニタトランジスタとＮチャンネルＭＯＳＦＥＴの前記逆相第２のモニタトランジスタは、ドレインが相互に接続されると共に、前記逆相第１及び第２のパワートランジスタのドレイン相互の接続点及び前記負荷の他端が接続される逆相出力端子に接続され、
前記正相出力端子と前記逆相出力端子の間には、前記負荷が接続され、
前記逆相第１のモニタトランジスタのソースは、逆相第１の検出抵抗器を介して前記電源電圧が印加可能とされ、
前記逆相第２のモニタトランジスタのソースは、逆相第２の検出抵抗器を介してグランドに接続され、
前記過電流検出部は、正相第１基準第１及び第２の過電流検出回路と、逆相第１基準第１及び第２の過電流検出回路と、正相第２基準第１及び第２の過電流検出回路と、逆相第２基準第１及び第２の過電流検出回路とを有し、
前記正相第１のモニタトランジスタのソースと前記正相第１の検出抵抗器との接続点は、前記正相第１基準第１の過電流検出回路及び前記正相第２基準第１の過電流検出回路の入力段に接続され、
前記正相第２のモニタトランジスタのソースと前記正相第２の検出抵抗器との接続点は、前記正相第１基準第２の過電流検出回路及び前記正相第２基準第２の過電流検出回路の入力段に接続され、
前記逆相第１のモニタトランジスタのソースと前記逆相第１の検出抵抗器との接続点は、前記逆相第１基準第１の過電流検出回路及び前記逆相第２基準第１の過電流検出回路の入力段に接続され、
前記逆相第２のモニタトランジスタのソースと前記逆相第２の検出抵抗器との接続点は、前記逆相第１基準第２の過電流検出回路及び前記逆相第２基準第２の過電流検出回路の入力段に接続され、
前記正相出力端子と逆相出力端子における同時地絡の発生により、前記正相第１のモニタトランジスタにより検出された前記正相第１のパワートランジスタの電流が、前記正相第２基準第１の過電流検出回路によって前記第２の電流値を超える過電流と判定され、前記逆相第１のモニタトランジスタにより検出された前記逆相第１のパワートランジスタの電流が、前記逆相第２基準第１の過電流検出回路によって前記第２の電流値を超える過電流と判定された場合に、前記過電流検出部による前記正相信号増幅部及び前記逆相信号増幅部に対する前記統合過電流検出信号が出力され、
前記正相出力端子と逆相出力端子における同時天絡の発生により、前記正相第２のモニタトランジスタにより検出された前記正相第２のパワートランジスタの電流が、前記正相第２基準第２の過電流検出回路によって前記第２の電流値を超える過電流と判定され、前記逆相第２のモニタトランジスタにより検出された前記逆相第２のパワートランジスタの電流が、前記逆相第２基準第２の過電流検出回路によって前記第２の電流値を超える過電流と判定された場合に、前記過電流検出部による前記正相信号増幅部及び前記逆相信号増幅部に対する前記統合過電流検出信号が出力されるよう構成されてなることを特徴とする電力増幅器。 - 前記第２の電流値は、前記第１の電流値よりも小さいことを特徴とする請求項１記載の電力増幅器。
- 前記正相入力信号及び前記逆相入力信号がアナログオーディオ信号である場合に、それぞれ、パルス幅変調を施して前記アナログオーディオ信号の信号レベルに応じてハイレベルとローレベルのパルス信号に変換し、前記パルス幅変調が施された前記正相入力信号を第１のパルス幅変調信号として前記正相信号増幅部へ入力すると共に、前記パルス幅変調が施された前記逆相入力信号を第２のパルス幅変調信号として、前記逆相信号増幅部へ入力し、前記負荷において前記第１のパルス幅変調信号と前記第２のパルス幅変調信号の差分に応じたハイレベル、ゼロ、マイナスハイレベルの３値パルス幅変調信号の生成を可能とたことを特徴とする請求項２記載の電力増幅器。
- 前記正相信号増幅部と前記負荷との間に第１のＬＣフィルタが、前記逆相信号増幅部と前記負荷との間に第２のＬＣフィルタが、それぞれ設けられ、
前記過電流検出部は、前記正相信号増幅部と前記逆相信号増幅部における同時天絡の発生により第２の電流値を超える過電流の発生が検出された際に、論理値Ｈｉｇｈに相当する同時天絡過電流検出信号を生成すると共に、当該同時天絡過電流検出信号を前記第１のパルス幅変調信号及び第２のパルス幅変調信号の１周期分保持する第１のＤフリップフロップが設けられる一方、
前記正相信号増幅部と前記逆相信号増幅部における同時地絡の発生により第２の電流値を超える過電流の発生が検出された際に、論理値Ｈｉｇｈに相当する同時地絡過電流検出信号を生成すると共に、当該同時地絡過電流検出信号を前記パルス幅変調信号の１周期分保持する第２のＤフリップフロップが設けられ、
前記第１又は第２のＤフリップフロップからの論理値Ｈｉｇｈに相当する出力信号を第１のカウント周期の間、計数後に論理値Ｈｉｇｈに相当する同時過電流検出信号として出力するカウンタ回路が設けられ、前記カウンタ回路が前記同時過電流検出信号を出力した場合に、前記統合過電流検出信号を出力可能に構成されてなることを特徴とする請求項３記載の電力増幅器。 - 前記第１のカウント周期は、前記ＬＣフィルタの共振周期よりも大であることを特徴とする請求項４記載の電力増幅器。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2020209599A JP7588937B2 (ja) | 2020-12-17 | 2020-12-17 | 電力増幅器 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2020209599A JP7588937B2 (ja) | 2020-12-17 | 2020-12-17 | 電力増幅器 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2022096475A JP2022096475A (ja) | 2022-06-29 |
| JP7588937B2 true JP7588937B2 (ja) | 2024-11-25 |
Family
ID=82163694
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2020209599A Active JP7588937B2 (ja) | 2020-12-17 | 2020-12-17 | 電力増幅器 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP7588937B2 (ja) |
Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2002171140A (ja) | 2000-12-01 | 2002-06-14 | Mitsubishi Electric Corp | オーディオ信号増幅出力回路 |
| JP2007325236A (ja) | 2006-06-05 | 2007-12-13 | Yamaha Corp | Ｄ級増幅器およびその過電流保護方法 |
| JP2012235403A (ja) | 2011-05-09 | 2012-11-29 | New Japan Radio Co Ltd | 容量性スピーカ駆動回路 |
| JP2020065120A (ja) | 2018-10-15 | 2020-04-23 | 新日本無線株式会社 | Ｄ級増幅回路 |
Family Cites Families (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2565818B2 (ja) * | 1992-02-19 | 1996-12-18 | ローム株式会社 | Ｂｔｌ増幅装置の保護回路およびオーディオ装置 |
-
2020
- 2020-12-17 JP JP2020209599A patent/JP7588937B2/ja active Active
Patent Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2002171140A (ja) | 2000-12-01 | 2002-06-14 | Mitsubishi Electric Corp | オーディオ信号増幅出力回路 |
| JP2007325236A (ja) | 2006-06-05 | 2007-12-13 | Yamaha Corp | Ｄ級増幅器およびその過電流保護方法 |
| JP2012235403A (ja) | 2011-05-09 | 2012-11-29 | New Japan Radio Co Ltd | 容量性スピーカ駆動回路 |
| JP2020065120A (ja) | 2018-10-15 | 2020-04-23 | 新日本無線株式会社 | Ｄ級増幅回路 |
Also Published As
| Publication number | Publication date |
|---|---|
| JP2022096475A (ja) | 2022-06-29 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US8284953B2 (en) | Circuit and method of reducing pop-up noise in a digital amplifier | |
| KR100924734B1 (ko) | 동기 정류형 스위칭 레귤레이터 | |
| US8134400B2 (en) | Semiconductor circuit | |
| US10367459B2 (en) | Class-D amplifier circuit | |
| US7940138B2 (en) | Electrostatic discharge protection oscillation circuit in LSI | |
| US9160290B2 (en) | Class D amplifier and control method | |
| JP5160320B2 (ja) | スイッチング駆動回路 | |
| JPWO2004010575A1 (ja) | パワーアンプ装置 | |
| CN117394844A (zh) | 电平移位电路、驱动电路和半桥电路 | |
| JP2007082036A (ja) | 半導体集積回路装置、電源装置、電気機器 | |
| US7982522B2 (en) | Semiconductor integrated circuit for realizing an amplifier having ringing reduction circuitry | |
| JP7588937B2 (ja) | 電力増幅器 | |
| US7564275B2 (en) | Switching circuit and a method of driving a load | |
| JP5094431B2 (ja) | 電力増幅回路 | |
| WO2025148379A1 (zh) | 一种断线保护电路及传感器 | |
| US8525559B2 (en) | Non-overlap circuit | |
| JP4835665B2 (ja) | リンギング低減回路および該リンギング低減回路を備えた半導体集積回路 | |
| JP2004056254A (ja) | パワーアンプ装置 | |
| JP7718823B2 (ja) | Ｄ級増幅回路 | |
| JP4222389B2 (ja) | リンギング低減回路および該リンギング低減回路を備えた半導体集積回路 | |
| CN222147149U (zh) | 一种逆变输出保护电路 | |
| US7388431B2 (en) | Switching amplifier and control method thereof | |
| JP2024118719A (ja) | Ｄ級増幅回路 | |
| JP3951917B2 (ja) | パルス幅変調増幅器 | |
| CN113302570B (zh) | 一种接口电路 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20231110 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20240725 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20240730 |
|
| A601 | Written request for extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A601 Effective date: 20240925 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20241017 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20241112 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20241112 |
|
| R150 | Certificate of patent or registration of utility model |
Ref document number: 7588937 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |