JP7579853B2 - 半導体デバイス検査方法及び半導体デバイス検査装置 - Google Patents
半導体デバイス検査方法及び半導体デバイス検査装置 Download PDFInfo
- Publication number
- JP7579853B2 JP7579853B2 JP2022527548A JP2022527548A JP7579853B2 JP 7579853 B2 JP7579853 B2 JP 7579853B2 JP 2022527548 A JP2022527548 A JP 2022527548A JP 2022527548 A JP2022527548 A JP 2022527548A JP 7579853 B2 JP7579853 B2 JP 7579853B2
- Authority
- JP
- Japan
- Prior art keywords
- frequency
- phase component
- characteristic signal
- semiconductor device
- scanning position
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Images
Classifications
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
- G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
- G01R31/28—Testing of electronic circuits, e.g. by signal tracer
- G01R31/317—Testing of digital circuits
- G01R31/3181—Functional testing
- G01R31/319—Tester hardware, i.e. output processing circuits
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
- G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
- G01R31/28—Testing of electronic circuits, e.g. by signal tracer
- G01R31/2851—Testing of integrated circuits [IC]
- G01R31/2855—Environmental, reliability or burn-in testing
- G01R31/2872—Environmental, reliability or burn-in testing related to electrical or environmental aspects, e.g. temperature, humidity, vibration, nuclear radiation
- G01R31/2879—Environmental, reliability or burn-in testing related to electrical or environmental aspects, e.g. temperature, humidity, vibration, nuclear radiation related to electrical aspects, e.g. to voltage or current supply or stimuli or to electrical loads
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
- G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
- G01R31/28—Testing of electronic circuits, e.g. by signal tracer
- G01R31/2851—Testing of integrated circuits [IC]
- G01R31/2855—Environmental, reliability or burn-in testing
- G01R31/286—External aspects, e.g. related to chambers, contacting devices or handlers
- G01R31/2868—Complete testing stations; systems; procedures; software aspects
- G01R31/287—Procedures; Software aspects
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
- G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
- G01R31/28—Testing of electronic circuits, e.g. by signal tracer
- G01R31/302—Contactless testing
- G01R31/308—Contactless testing using non-ionising electromagnetic radiation, e.g. optical radiation
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
- G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
- G01R31/28—Testing of electronic circuits, e.g. by signal tracer
- G01R31/302—Contactless testing
- G01R31/308—Contactless testing using non-ionising electromagnetic radiation, e.g. optical radiation
- G01R31/311—Contactless testing using non-ionising electromagnetic radiation, e.g. optical radiation of integrated circuits
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
- G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
- G01R31/28—Testing of electronic circuits, e.g. by signal tracer
- G01R31/317—Testing of digital circuits
- G01R31/31712—Input or output aspects
- G01R31/31715—Testing of input or output circuits; test of circuitry between the I/C pins and the functional core, e.g. testing of input or output driver, receiver, buffer
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- General Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Toxicology (AREA)
- Health & Medical Sciences (AREA)
- Environmental & Geological Engineering (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Computer Hardware Design (AREA)
- Computer Vision & Pattern Recognition (AREA)
- Electromagnetism (AREA)
- Tests Of Electronic Circuits (AREA)
- Testing Or Measuring Of Semiconductors Or The Like (AREA)
Description
実施形態の一側面は、半導体デバイス検査方法及び半導体デバイス検査装置に関する。
従来から、3次元的に半導体チップが積層された半導体デバイスの電気特性を解析する手法として、ロックインOBIRCH(Lock-in Optical Beam Induced Resistance Change)が知られている(例えば、下記非特許文献1参照)。この手法によれば、半導体デバイスにレーザをスキャンしながら抵抗等の電気特性の変化を測定することにより、非破壊での半導体デバイスの故障解析が実現される。
K.J.P. Jacobs et al.,"Lock-in thermal laser stimulation for non-destructive failure localization in 3-D devices", Microelectronics Reliability, Vol.76-77(2017), Pages188-193.
上述したような従来の手法においては、半導体チップがレーザの照射方向に複数の層で積層された半導体デバイスを対象にした場合に、積層構成に対応して電気特性を解析することが望まれていた。
そこで、実施形態の一側面は、かかる課題に鑑みてなされたものであり、半導体デバイスの積層構成に対応した電気特性を解析することが可能な半導体デバイス検査方法及び半導体デバイス検査装置を提供することを課題とする。
実施形態の一側面に係る半導体デバイス検査方法は、半導体デバイスに対して電力を供給すると同時に半導体デバイスの電力の供給に応じた電気特性を測定するステップと、第1の周波数で強度変調された光と、第1の周波数よりも高い第2の周波数で強度変調された光を半導体デバイスに走査し、当該走査に応じた第1の周波数成分及び第2の周波数成分の電気特性を示す特性信号を取得するステップと、半導体デバイスにおける光の光軸方向の第1の位置の電気特性が反映される第1の走査位置の特性信号の位相成分を基準にして、任意の走査位置の特性信号の位相成分を補正するステップと、半導体デバイスにおける光の光軸方向の第1の位置と異なる第2の位置の電気特性が反映される第2の走査位置の特性信号の位相成分を特定し、当該位相成分を用いて任意の走査位置の特性信号の位相成分を規格化するステップと、任意の走査位置の規格化された特性信号の位相成分に基づいた結果を出力するステップと、を備える。
あるいは、実施形態の他の側面に係る半導体デバイス検査装置は、半導体デバイスに対して電力を供給すると同時に半導体デバイスの電力の供給に応じた電気特性を測定する測定器と、第1の周波数で強度変調された光と、第1の周波数よりも高い第2の周波数で強度変調された光を半導体デバイスに走査する光走査装置と、光の走査に応じた第1の周波数成分及び第2の周波数成分の電気特性を示す特性信号を取得する信号取得装置と、特性信号を処理するプロセッサと、を備え、プロセッサは、半導体デバイスにおける光の光軸方向の第1の位置の電気特性が反映される第1の走査位置の特性信号の位相成分を基準にして、任意の走査位置の特性信号の位相成分を補正し、半導体デバイスにおける光の光軸方向の第1の位置と異なる第2の位置の電気特性が反映される第2の走査位置の特性信号の位相成分を特定し、当該位相成分を用いて任意の走査位置の特性信号の位相成分を規格化し、任意の走査位置の規格化された特性信号の位相成分に基づいた結果を出力する。
上記一側面あるいは他の側面によれば、第1の周波数で変調された光と第2の周波数で変調された光とを半導体デバイスに走査しながら第1の周波数成分及び第2の周波数成分の半導体デバイスの電気特性を測定した特性信号が取得される。そして、取得された任意の走査位置の特性信号の位相成分が、半導体デバイスの光の光軸方向の第1の位置の電気特性が反映される走査位置の特性信号の位相成分を基準に補正されてから、半導体デバイスの当該光軸方向の第2の位置の電気特性が反映される走査位置の特性信号の位相成分が特定され、当該位相成分を用いて任意の走査位置の特性信号の位相成分が規格化される。さらに、任意の走査位置の規格化された特性信号の位相成分に基づいた結果が出力される。これにより、半導体デバイスの任意の走査位置における層構造を推定することができ、半導体デバイスの積層構成に対応した電気特性を解析することができる。
本発明の一側面によれば、半導体デバイスの積層構成に対応した電気特性を解析することができる。
以下、添付図面を参照して、本発明の実施形態について詳細に説明する。なお、説明において、同一要素又は同一機能を有する要素には、同一符号を用いることとし、重複する説明は省略する。
図1は、実施形態にかかる半導体デバイス検査装置である半導体検査装置1の概略構成図である。半導体検査装置1は、測定対象物(DUT:Device Under Test)である半導体デバイスの故障個所の解析を行うために各箇所の電気特性を測定するための装置である。この半導体検査装置1の測定対象としては、複数の半導体チップが2層以上で積層された半導体デバイスが好適に用いられる。なお、図1においては、電気信号の装置間の流れを実線矢印で示し、光信号の装置間の流れを点線矢印で示す。
すなわち、半導体検査装置1は、電圧印加装置3及び電流測定装置5を含む測定器7と、光源9と、信号源11と、光走査装置13と、ロックインアンプ(信号取得装置)15と、光検出器17と、検査装置19とを含んで構成される。以下、半導体検査装置1の各構成要素について詳細に説明する。
測定器7は、2つの端子を有し、その2つの端子が半導体デバイスSに電気的に接続されることにより、半導体デバイスS内に形成される回路に電圧印加装置3から定電圧を印加して電力を供給し、その供給に応じて2つの端子間の半導体デバイスS内を流れる電流を、電流測定装置5において電気特性として測定する。
光源9は、例えばレーザ光を照射するレーザ光源(照射源)である。光源9は、信号源11によって可変の周波数で生成される交流信号を受けて、その交流信号に含まれる周波数で強度変調したレーザ光を生成する。この交流信号は、単一の周波数成分を有する信号であってもよいし、複数の周波数成分を含む信号(例えば、矩形波信号)であってもよい。光走査装置13は、光源9から照射されたレーザ光を半導体デバイスSに向けて導光して照射させるとともに、半導体デバイスSにおけるレーザ光の照射位置を半導体デバイスSの表面に沿って2次元的に走査させる。ここで、光走査装置13におけるレーザ光の2次元的な走査は、検査装置19によって制御される。また、光走査装置13は、レーザ光の照射に応じて半導体デバイスSの表面から生じた反射光を光検出器17に向けて導光する。なお、光源9はインコヒーレントな光を生成するSLDやLED、ランプ光源等でもよい。
ロックインアンプ15は、信号源11から出力される交流信号をモニターするとともに測定器7によって測定された電気特性を示す特性信号を受け、特性信号のうちのレーザ光の変調周波数の周波数成分を抽出(ロックイン検出)して検査装置19に出力する。このとき、ロックインアンプ15は、交流信号に含まれる複数の周波数成分に応じて、複数の周波数成分を抽出してもよい。光検出器17は、光走査装置13によって走査されたレーザ光に応じて半導体デバイスSによって生じた反射光を受け、反射光の強度を示す強度信号を検査装置19に出力する。
検査装置19は、ロックインアンプ15、光検出器17、及び光走査装置13に電気的に接続され、光走査装置13による2次元的な走査を制御するとともに、ロックインアンプ15からの特性信号及び光検出器17からの強度信号を処理するデータ処理装置である。
図2は、検査装置19のハードウェア構成を示している。図2に示すように、検査装置19は、物理的には、プロセッサであるCPU(Central Processing Unit)101、記録媒体であるRAM(Random Access Memory)102又はROM(Read Only Memory)103、通信モジュール104、及び入出力モジュール106等を含んだコンピュータ等であり、各々は電気的に接続されている。検査装置19の機能は、CPU101及びRAM102等のハードウェア上にプログラム等を読み込ませることにより、CPU101の制御のもとで、通信モジュール104、及び入出力モジュール106等を動作させるとともに、RAM102におけるデータの読み出し及び書き込みを行うことで実現される。なお、検査装置19は、入出力デバイスとして、ディスプレイ、キーボード、マウス、タッチパネルディスプレイ等を含んでいてもよいし、ハードディスクドライブ、半導体メモリ等のデータ記録装置を含んでいてもよい。また、検査装置19は、複数のコンピュータによって構成されていてもよい。
図3は、半導体検査装置1の測定対象の半導体デバイスSの積層構造の一例を示す。半導体デバイスSは、例えば、半導体回路部C1及び配線部W1を含む第1層L1と、半導体回路部C2及び配線部W2を含む第2層L2と、層間配線部W12とを少なくとも有する、多層構造の半導体デバイスである。なお、図3においては、層間に存在する絶縁層の図示を省略している。このような半導体デバイスSにおいては、半導体検査装置1の電圧印加装置3による電圧の印加に伴って、第1層L1にのみに電流が生成される領域A1、第2層L2のみに電流が生成される領域A2、及び、第1層L1及び第2層L2の両方に電流が生成される領域A12が、層間の界面方向、すなわち半導体デバイスSの表面Suに沿って生ずる。このような半導体デバイスSには、レーザ光の光軸が層間の界面(表面Su)に略垂直となるように第1層L1側からレーザ光が照射される。これにより、レーザ光の集光されている第1層L1の位置から熱が伝搬する。そのため、領域A1への照射に対して得られる特性信号には、光軸方向において光源9に近い第1の位置にある第1層L1の電気特性が反映される。また、領域A2への照射に対して得られる特性信号には、光軸方向において光源9から遠い第2の位置にある第2層L2の電気特性が反映される。また、領域A12への照射に対して得られる特性信号には、第1層L1及び第2層L2の両方の電気特性が反映される。
以下、検査装置19の機能について詳細に説明する。
検査装置19は、少なくとも、第1の周波数f1で強度変調されたレーザ光、及び第1の周波数よりも高い第2の周波数で強度変調されたレーザ光を、半導体デバイスS上の領域A1,A2,A12を含む領域に2次元的に走査するように光走査装置13を制御する。本実施形態では、検査装置19は、第1及び第2の周波数f1,f2以外の複数の周波数で強度変調されたレーザ光も半導体デバイスSに走査するように制御する。このような複数の周波数で強度変調されたレーザ光は、別々に照射されてもよい。また、矩形波に強度変調したレーザ光のような形態で、複数の周波数で強度変調されたレーザ光を同時に照射したような状態を実現してもよい。
また、検査装置19は、上記の複数の変調周波数f1,f2,…のレーザ光の走査の制御に応じて、複数の周波数成分f1,f2,…毎にロックイン検出された特性信号を、その位相及び振幅もしくは複素数で表現した信号として半導体デバイスSの走査位置毎に取得し、それらの特性信号を二次元画像に変換して解析する。図4には、検査装置19で取得された複数の周波数成分毎の特性信号を二次元画像で表現したイメージを示している。この二次元画像は、ガウシアンフィルタ等のフィルタが適用されてもよい。理論的には、半導体デバイスS上の各走査位置に対するレーザ光の照射時に得られる特性信号の振幅及び位相を複素数によって表した信号SGは、第1層L1及び第2層L2における温度変化をそれぞれΔT1及びΔT2とし、第1層L1及び第2層L2における温度係数をそれぞれγ1及びγ2とすると、下記式(1);
SG=γ1ΔT1+γ2ΔT2 …(1)
で表される。検査装置19は、このような特性を利用した各層毎の特性信号の解析機能を有する。
SG=γ1ΔT1+γ2ΔT2 …(1)
で表される。検査装置19は、このような特性を利用した各層毎の特性信号の解析機能を有する。
ここで、半導体デバイスSの領域A1に含まれる少なくとも1つの走査位置は、設計データに基づいてユーザによって予め検査装置19に設定されている。あるいは、当該走査位置は、設計データに基づいて予め検査装置19において自動的に特定されている。またあるいは、当該検査装置19は、後述する位相成分が周波数に対する変化が最も小さい場所を走査位置として設定してもよい。
そして、検査装置19は、各走査位置で得られた特性信号の位相成分θを取得し、その位相成分θと周波数の平方根f1/2との関係を走査位置毎に解析する。図5には、検査装置19によって解析された位相成分θと周波数の平方根f1/2との関係をプロットしたグラフを示す。このように、領域A1内の走査位置に対応する位相成分θの解析点P1と、領域A2内の走査位置に対応する位相成分θの解析点P2と、領域A12内の走査位置に対応する位相成分θの解析点P12とが、異なった特性を有するように得られる。
また、検査装置19は、上記のようにして得られた任意の走査位置の位相成分θの各解析点を、予め既知の走査位置の解析点P1を基準にして、その解析点P1における位相成分θを相殺するように補正する。このとき、検査装置19は、位相成分θの相殺により-πからπに(あるいはその逆に)値が不連続に変化した場合には、その後の解析に支障を与えないように、位相成分θに-2π(あるいは2π)を加えて位相の連続性を保つように処理する。図6には、検査装置19によって補正された位相成分θと周波数の平方根f1/2との関係をプロットしたグラフ示す。このようにして補正された位相成分θの周波数の平方根f1/2に対する特性は、領域A1,A2,A12間で異なった特性を示す。すなわち、領域A1に対応する特性は常にゼロに近い値を持ち、領域A2に対応する特性は周波数の平方根f1/2に対して傾きαの線形な特性を持ち、領域A12に対応する特性は極値を持つ特性となる。
そして、検査装置19は、上記のようにして補正された任意の走査位置の位相成分θの特性から、異なる周波数の平方根f1/2の間の変化が線形的である特性を有する特性を、領域A2に対応する走査位置の特性として特定する。このとき、検査装置19は、解析点が第1の周波数f1及び第2の周波数f2しか持たない場合には、2つの周波数f1,f2の平方根f1/2の間の変化が相対的に大きい走査位置の特性を、領域A2に対応する走査位置の周波数特性として特定してもよい。さらに、検査装置19は、特定した領域A2に対応する走査位置の解析点P2を基に、その解析点P2の異なる周波数の平方根f1/2間の傾き(変化率)αを基準にして、任意の走査位置の位相成分θの特性を対象に、その位相成分θの周波数の平方根f1/2に対する変化率を規格化する。具体的には、任意の走査位置の特性において、横軸をΩ=|α|×f1/2でスケーリングするようにその特性を規格化する。このとき、傾きαは、複数の解析点P2を近似した直線の傾きから求められてもよいし、解析点P2が第1の周波数f1及び第2の周波数f2に対応した2点しか持たない場合には2点間の傾きから求められてもよい。
図7には、検査装置19によって規格化された位相成分θと周波数のスケーリング値Ωとの関係をプロットしたグラフを示す。このとき、上記式(1)の理論式より、周波数が低い箇所(ゼロに近い箇所)の位相成分θの傾きは、下記式(2);
この性質を利用して、検査装置19は、十分高い変調周波数で得られた特性信号で表現された二次元画像の各画素の値を、第1層L1の温度係数γ1として取得する。ただし、第2層L2の寄与がゼロになることはなく少なからず存在するため、位相のばらつき具合とシグモイド関数を基に重みを決定するフィルタを適用した後の数値を温度係数γ1とする。このフィルタによれば、次のようにして重みが決定される。すなわち、注目画素の振幅と位相をそれぞれR0、θ0とし、その周辺の画素の振幅と位相をそれぞれRi、θi(i=1,2,…N-1、Nは自然数)とした場合に、下記式(3);
さらに、検査装置19は、上述した機能により規格化された任意の走査位置の位相成分θの解析点を参照しながら、解析点のスケーリング値Ωに対する傾き(変化率)βを、Ω=0の近傍において算出する。この傾きβは、第1の周波数f1に対応する解析点と第2の周波数f1に対応する解析点との間の傾きから求められてもよいし、3点以上の解析点を近似する曲線を求め、その曲線のΩ=0における接線の傾きから求められてもよい。そして、検査装置19は、決定された当該走査位置に対応する画素における温度係数γ1と、当該走査位置に対応して算出された傾きβとを、上記式(2)に代入することにより、当該走査位置における温度係数γ2を算出する。
検査装置19は、このような温度係数γ2の算出をそれぞれの走査位置に関して繰り返すことにより、各走査位置毎に温度係数γ1及び温度係数γ2を求める。また、検査装置19は、各走査位置毎に算出された傾きβを二次元画像として、ディスプレイ等の入出力モジュール106に出力し、各走査位置毎に算出された温度係数γ1及び温度係数γ2のそれぞれを、第1層L1及び第2層L2の電気特性を示す二次元画像として入出力モジュール106に出力する。
図8には、検査装置19によって出力された傾きβの二次元画像Gβの一例を示し、図9には、検査装置19によって出力された温度係数γ1及び温度係数γ2のそれぞれの二次元画像Gγ1,Gγ2の一例を示している。このように、二次元画像Gβ上に傾きβの各走査位置における分布が反映され、それぞれの二次元画像Gγ1,Gγ2上に温度係数γ1及び温度係数γ2の各走査位置における分布が別々に反映される。
ここで、検査装置19は、二次元画像Gγ1,Gγ2上に温度係数γ1及び温度係数γ2のそれぞれを反映させる際には、画像上で各層の特性を解析させやすくするために、第1層L1及び第2層L2の両方が反応する程度の変調周波数でロックイン検出された特性信号の振幅Rを用いた重み付けをした値γ1w,γ2wを、下記式(5)及び下記式(6);
次に、本実施形態に係る半導体検査装置1を用いた半導体デバイスSを対象にした解析処理の手順、すなわち、本実施形態に係る半導体デバイス検査方法の流れについて説明する。図10は、半導体検査装置1による解析処理の手順を示すフローチャートである。
まず、測定器7によって、半導体デバイスSに対する電力の供給と、半導体デバイスSの電気特性の測定が開始される(ステップS1)。次に、検査装置19によって光走査装置13の動作が制御されることにより、第1の周波数f1で強度変調されたレーザ光が半導体デバイスS上に2次元的に走査されると同時に、検査装置19においてロックインアンプ15によってその第1の周波数f1でロックイン検出された特性信号が取得される(ステップS2)。
さらに、検査装置19において、取得された特性信号の二次元分布を示す二次元画像が取得される(ステップS3)。その後、レーザ光の変調周波数が第2の周波数f1、及び第1及び第2の周波数以外の周波数に順次変更されて(ステップS4)、ステップS2及びステップS3の処理が繰り返されることにより、複数の周波数f2,…でそれぞれロックイン検出された複数の特性信号が取得される。
次に、検査装置19によって、各走査位置の特性信号を基に周波数の平方根f1/2に対する特性信号の位相成分θの関係が解析され、半導体デバイスSの領域A1内の位相成分の解析点を基準にして、任意の走査位置の位相成分θの解析点が補正される(ステップS5)。さらに、検査装置19によって、任意の走査位置の位相成分θの解析点から半導体デバイスSの領域A2内の走査位置に対応する位相成分θの解析点P2が特定され、その解析点P2間の傾きαを基準にして、任意の走査位置の位相成分θの解析点の変化率が規格化される(ステップS6)。
その後、検査装置19により、規格化された任意の走査位置の位相成分θの解析点におけるΩ=0近傍の傾きβが算出され、その傾きβと別途取得した当該走査位置における第1層L1の温度係数γ1とを基に、当該走査位置における第2層L2の温度係数γ2が算出される(ステップS7)。その後、解析対象の走査位置が順次変更されて(ステップS7)、ステップS5~ステップS7の処理が繰り返されることにより、複数の走査位置における温度係数γ1,γ2が取得される。
さらに、検査装置19によって、全ての走査位置における温度係数γ1,γ2が、重み付けによって値γ1w,γ2wに調整される(ステップS10)。最後に、検査装置19において、各層L1,L2における温度係数γ1w,γ2wの分布を示す二次元画像が出力される(ステップS10)。
以上説明した半導体検査装置1によれば、複数の周波数で変調されたレーザ光を半導体デバイスSに二次元的に走査しながら複数の周波数成分の半導体デバイスSの電気特性をロックイン検出した特性信号が取得される。そして、取得された任意の走査位置の特性信号の位相成分θが、半導体デバイスSの第1層L1の電気特性が反映される走査位置の特性信号の位相成分θを基準に補正される。さらに、半導体デバイスSの第2層L2の電気特性が反映される走査位置の特性信号の位相成分θが特定され、当該位相成分θを用いて任意の走査位置の特性信号の位相成分θが規格化される。さらに、任意の走査位置の規格化された特性信号の位相成分θに基づいた結果が出力される。これにより、半導体デバイスSの任意の走査位置における層構造を推定することができ、半導体デバイスSの積層構成に対応した電気特性を解析することができる。
また、上記のような位相成分θの補正により、第1層L1の電気特性が反映される走査位置の特性信号の位相成分θに対する任意の走査位置の位相成分θの相対値が取得できる。これにより、位相成分θを基にした層構造の容易な推定が可能となる。
また、上記のような位相成分θを規格化する際に、特性信号の位相成分θの周波数特性を基に走査位置が特定されることで、第2層L2の電気特性を反映する特性信号の位相成分θが容易に取得できる。その結果、任意の走査位置の層構造の容易な推定が可能となる。具体的には、補正後の特性信号の位相成分θの異なる周波数間の変化が相対的に大きい走査位置が特定されている。この場合、第2層L2の電気特性を反映する特性信号の位相成分θが容易に取得できる。また、補正後の特性信号の位相成分θの周波数間の変化が線形的である走査位置が特定されている。この場合も、第2層L2の電気特性を反映する特性信号の位相成分θが容易に取得できる。
また、本実施形態では、特性信号の位相成分θの規格化を行うことにより、規格化された任意の位置の特性信号の位相信号θの周波数特性が半導体デバイスSの層構造を顕在化した波形となる。その結果、任意の走査位置の層構造の推定の精度が向上する。
また、本実施形態では、特性信号の位相成分θを規格化する際には、第2層L2の電気特性を反映する走査位置の位相成分θの周波数の平方根f1/2に対する変化率を用いて、任意の走査位置の位相成分θの周波数の平方根f1/2に対する変化率が規格化されている。このような構成により、規格化された任意の位置の特性信号の位相信号θの周波数特性が半導体デバイスSの層構造をより顕在化した波形となり、任意の走査位置の層構造の推定の精度がより向上する。
さらに、本実施形態では、任意の走査位置の特性信号の位相成分θの周波数に対する傾きβを示す画像が出力される。これにより、半導体デバイスSの任意の走査位置における層構造を視覚化することができ、視覚化された画像を参照することで半導体デバイスSの積層構成に対応した電気特性を解析することができる。
またさらに、本実施形態では、任意の走査位置における第1層L1の温度係数γ1を示す画像と、任意の走査位置における第2層L2の温度係数γ2を示す画像とが並列に出力されている。このような機能により、半導体デバイスSの任意の走査位置における各層L1,L2毎の電気特性を視覚化することができ、視覚化された画像を基に半導体デバイスSの各層L1,L2の電気特性を解析することができる。
以上、本発明の種々の実施形態について説明したが、本発明は上記実施形態に限定されるものではなく、各請求項に記載した要旨を変更しない範囲で変形し、又は他のものに適用したものであってもよい。
例えば、検査装置19においては、第1の周波数f1でロックイン検出された特性信号の位相成分θと、第1の周波数f1よりも高い第2の周波数f2でロックイン検出された特性信号の位相成分θとの差の二次元分布を示す画像を生成及び出力してもよい。例えば、図11に示すように、第1の周波数f1での位相成分θを表す画像Gf1と、第2の周波数f2での位相成分θを表す画像Gf2を基に、各画像Gf1,Gf2の位相成分θの差分を反映した差画像Gdiffを生成してもよい。このような差画像Gdiffを基に、半導体デバイスSの各走査位置における層の深さの情報を視覚的に取得することができる。検査装置19は、差画像Gdiffを出力する際には、位相成分θの差を濃淡によって表して出力しもよいし、差をLUT(Look-up Table)等を参照して色相に変換して出力してもよい。
また、半導体検査装置1は、レーザ光の二次元走査を、半導体デバイスS上での複数のラインに沿った一次元走査をラインに垂直な方向にずらして繰り返すことにより実行し、その一次元走査毎の変調周波数を、第1の周波数f1及び第2の周波数で交互に変更するように動作してもよい。例えば、第1の周波数f1=1Hz、第2の周波数=4Hzに設定される。図12には、このような変形例に係る半導体検査装置1によって、ライン毎に変調周波数f1、f2に対応してロックイン検出されることにより生成される位相成分θの二次元分布を表す画像Goutの一例を示している。このような変形例によっても、光源9から遠い位置の層L3の電気特性と、光源9から近い位置の層L4の電気特性とが容易に判別可能となる。
また、検査装置19においては、異なる周波数の平方根f1/2の間の変化を基に領域A2に対応する走査位置の位相成分θの特性を特定していたが、半導体デバイスSの領域A2に含まれる走査位置がユーザによって予め検査装置19に設定されていてもよい。あるいは、検査装置19において当該走査位置が設計データに基づいて予め自動的に特定されてもよい。
上記実施形態においては、第1層L1及び第2層L2を含む2層構造の半導体デバイスSを対象にしていたが、検査装置19は、3層構造以上の半導体デバイスSを対象にした解析機能を有していてもよい。
例えば、図13に示すような、光源9に近い側から、第1の位置にある第1層L1、第2の位置にある第2層L2,及び第3の位置にある第3層L3を含む多層構造を有する半導体デバイスSを対象としてもよい。このような半導体デバイスSにおいて、設計データ等から、第1層L1のみに電流が流れる経路PAを有する領域A1と、第1層L1及び第2層に経路PAを有する領域A12と、第2層L2及び第3層L3に経路PAを有する領域A23と、第3層L3のみに経路PAを有する領域A3が既知であるとする。また、光源9からのレーザ光は第1層L1に集光されるように照射されるものとする。
上記の構成の半導体デバイスSを対象にした場合、検査装置19は、まず、領域A1の特性信号を基準に全ての走査位置の特性信号の位相補正及び変化率の規格化を行い、領域A23の特性信号を基準に全ての走査位置の特性信号の変化率の規格化を行う。次に、領域A1の特性信号と領域A23の特性信号を対象に、上記実施形態の解析処理を実行することにより、全ての走査位置における、第1層L1の温度係数γ1と、第2層L2及び第3層L3の温度係数γ23とを取得する。
次に、検査装置19は、領域A3の特性信号と領域A12の特性信号を対象に、上記実施形態の解析処理を実行して、全ての走査位置における、第3層L3の温度係数γ3と、第1層L1及び第2層L2の温度係数γ12とを取得する。
このような変形例によれば、3層構造の半導体デバイスを対象に、任意の走査位置における層L1,L2,L3毎の電気特性を推定することができる。
また、検査装置19は、図14に示すような4層構造の半導体デバイスSを対象にした解析機能を有していてもよい。図14に示す半導体デバイスSは、光源9に近い側から、第1の位置にある第1層L1、第2の位置にある第2層L2,第3の位置にある第3層L3、及び第4の位置にある第4層L4を含む多層構造を有する。このような半導体デバイスSにおいて、設計データ等から、第1層L1のみに電流が流れる経路PAを有する領域A1と、第2層L2、第3層L3、及び第4層L4に経路PAを有する領域A234と、が既知であるとする。また、光源9からのレーザ光は第1層L1に集光されるように照射されるものとする。
上記の構成の半導体デバイスSを対象にした場合、検査装置19は、まず、領域A1の特性信号を基準に全ての走査位置の特性信号の位相補正を行い、領域A234の特性信号を基準に全ての走査位置の特性信号の変化率の規格化を行う。次に、領域A1の特性信号と領域A234の特性信号を対象に、上述した実施形態の解析処理を実行することにより、全ての走査位置における、第1層L1の温度係数γ1と、第2層L2、第3層L3、及び第4層L4の温度係数γ234とを取得する。その後、検査装置19は、各走査位置の特性信号を対象に、3層構造の半導体デバイスSを対象とした上述した解析処理を実行して、第2層L2~第4層L4のそれぞれの温度係数γ2,γ3,γ4を取得することができる。
このような変形例によれば、4層構造の半導体デバイスを対象に、任意の走査位置における層L1,L2,L3,L4毎の電気特性を推定することができ、同様に5層以上の構造の半導体デバイスを対象に任意の走査位置における各層の電気特性を推定することもできる。
上述した実施形態では、補正するステップでは、第1の走査位置の特性信号の位相成分を相殺するように任意の走査位置の特性信号の位相成分を補正する、ことが好適である。上述した実施形態では、プロセッサは、第1の走査位置の特性信号の位相成分を相殺するように任意の走査位置の特性信号の位相成分を補正する、ことが好適である。これにより、第1の位置の電気特性が反映される第1の走査位置の特性信号の位相成分に対する任意の走査位置の位相成分の相対値が取得できるので、その位相成分を基にした層構造の容易な推定が可能となる。
また、規格化するステップでは、補正後の特性信号の位相成分の第1の周波数と第2の周波数との間の変化に基づいて、第2の走査位置の特性信号の位相成分を特定する、ことも好適である。また、プロセッサは、補正後の特性信号の位相成分の第1の周波数と第2の周波数との間の変化に基づいて、第2の走査位置の特性信号の位相成分を特定する、ことも好適である。この場合、特性信号の位相成分の周波数特性を基に第2の走査位置が特定されることで、第2の位置の電気特性を反映する特性信号の位相成分が容易に取得できる。その結果、任意の走査位置の層構造の容易な推定が可能となる。
さらに、第1の位置は、第2の位置よりも光の照射源に近い位置であり、規格化するステップでは、補正後の特性信号の位相成分の第1の周波数と第2の周波数との間の変化が相対的に大きい走査位置を第2の走査位置とする、ことも好適である。さらに、第1の位置は、第2の位置よりも光の照射源に近い位置であり、プロセッサは、補正後の特性信号の位相成分の第1の周波数と第2の周波数との間の変化が相対的に大きい走査位置を第2の走査位置とする、ことも好適である。この場合、特性信号の位相成分の2つの周波数間の変化の大きさを基に第2の走査位置が特定されることで、第2の位置の電気特性を反映する特性信号の位相成分が容易に取得できる。その結果、任意の走査位置の層構造の容易な推定が可能となる。
またさらに、規格化するステップでは、第2の走査位置の特性信号の位相成分の第1の周波数と第2の周波数との間の変化を基準に、任意の走査位置の特性信号の位相成分の第1の周波数と第2の周波数との間の変化を規格化する、ことも好適である。またさらに、プロセッサは、第2の走査位置の特性信号の位相成分の第1の周波数と第2の周波数との間の変化を基準に、任意の走査位置の特性信号の位相成分の第1の周波数と第2の周波数との間の変化を規格化する、ことも好適である。かかる構成によれば、規格化された任意の位置の特性信号の位相信号の周波数特性が半導体デバイスの層構造を顕在化した波形となり、任意の走査位置の層構造の推定の精度が向上する。
さらにまた、取得するステップでは、第1及び第2の周波数以外の周波数で強度変調された光をさらに走査して特性信号を取得し、規格化するステップでは、補正後の特性信号の位相成分の周波数の平方根に対する変化が線形的である走査位置を第2の走査位置とする、ことも好適である。さらにまた、プロセッサは、第1及び第2の周波数以外の周波数で強度変調された光をさらに走査して特性信号を取得し、補正後の特性信号の位相成分の周波数の平方根に対する変化が線形的である走査位置を第2の走査位置とする、ことも好適である。かかる構成によれば、特性信号の位相成分の周波数の平方根に対する変化の特性を基に第2の走査位置が特定されることで、第2の位置の電気特性を反映する特性信号の位相成分が確実に取得できる。その結果、任意の走査位置の層構造の確実な推定が可能となる。
また、規格化するステップでは、第2の走査位置の特性信号の位相成分の周波数の平方根に対する変化率を用いて、任意の走査位置の特性信号の位相成分の周波数の平方根に対する変化率を規格化する、ことも好適である。また、プロセッサは、第2の走査位置の特性信号の位相成分の周波数の平方根に対する変化率を用いて、任意の走査位置の特性信号の位相成分の周波数の平方根に対する変化率を規格化する、ことも好適である。かかる構成を採れば、規格化された任意の位置の特性信号の位相信号の周波数特性が半導体デバイスの層構造をより顕在化した波形となり、任意の走査位置の層構造の推定の精度がより向上する。
さらに、出力するステップでは、任意の走査位置の特性信号の位相成分の周波数に対する変化を示す画像を出力する、ことが好適である。さらに、プロセッサは、任意の走査位置の特性信号の位相成分の周波数に対する変化を示す画像を出力する、ことが好適である。かかる構成を採れば、半導体デバイスの任意の走査位置における層構造を視覚化することができ、視覚化された画像を参照することで半導体デバイスの積層構成に対応した電気特性を解析することができる。
またさらに、出力するステップでは、任意の走査位置の特性信号の位相成分の周波数に対する変化を基に、任意の走査位置における第1の位置の電気特性を示す画像と、任意の走査位置における第2の位置の電気特性を示す画像と、を少なくとも出力する、ことが好適である。またさらに、プロセッサは、任意の走査位置の特性信号の位相成分の周波数に対する変化を基に、任意の走査位置における第1の位置の電気特性を示す画像と、任意の走査位置における第2の位置の電気特性を示す画像と、を少なくとも出力する、ことも好適である。この場合、半導体デバイスの任意の走査位置における各層毎の電気特性を視覚化することができ、視覚化された画像を基に半導体デバイスの各層の電気特性を解析することができる。
実施形態は、半導体デバイス検査方法及び半導体デバイス検査装置を使用用途とし、半導体デバイスの積層構成に対応した電気特性を解析することができるものである。
1…半導体検査装置、3…電圧印加装置、5…電流測定装置、7…測定器、9…光源、11…信号源、13…光走査装置、15…ロックインアンプ(信号取得装置)、17…光検出器、19…検査装置、101…CPU(プロセッサ)、102…RAM、103…ROM、104…通信モジュール、106…入出力モジュール、S…半導体デバイス。
Claims (18)
- 半導体デバイスに対して電力を供給すると同時に半導体デバイスの前記電力の供給に応じた電気特性を測定するステップと、
第1の周波数で強度変調された光と、前記第1の周波数よりも高い第2の周波数で強度変調された光を前記半導体デバイスに走査し、当該走査に応じた前記第1の周波数成分及び前記第2の周波数成分の前記電気特性を示す特性信号を取得するステップと、
前記半導体デバイスにおける前記光の光軸方向の第1の位置の前記電気特性が反映される第1の走査位置の前記特性信号の位相成分を基準にして、任意の走査位置の前記特性信号の位相成分を補正するステップと、
前記半導体デバイスにおける前記光の光軸方向の前記第1の位置と異なる第2の位置の前記電気特性が反映される第2の走査位置の前記特性信号の位相成分を特定し、当該位相成分を用いて任意の走査位置の前記特性信号の位相成分を規格化するステップと、
任意の走査位置の前記規格化された前記特性信号の位相成分に基づいた結果を出力するステップと、
を備える半導体デバイス検査方法。 - 前記補正するステップでは、前記第1の走査位置の前記特性信号の位相成分を相殺するように前記任意の走査位置の前記特性信号の位相成分を補正する、
請求項1に記載の半導体デバイス検査方法。 - 前記規格化するステップでは、補正後の前記特性信号の位相成分の前記第1の周波数と前記第2の周波数との間の変化に基づいて、前記第2の走査位置の前記特性信号の位相成分を特定する、
請求項1又は2に記載の半導体デバイス検査方法。 - 前記第1の位置は、前記第2の位置よりも前記光の照射源に近い位置であり、
前記規格化するステップでは、補正後の前記特性信号の位相成分の前記第1の周波数と前記第2の周波数との間の変化が相対的に大きい走査位置を前記第2の走査位置とする、
請求項3に記載の半導体デバイス検査方法。 - 前記規格化するステップでは、前記第2の走査位置の前記特性信号の位相成分の前記第1の周波数と前記第2の周波数との間の変化を基準に、任意の走査位置の前記特性信号の位相成分の前記第1の周波数と前記第2の周波数との間の変化を規格化する、
請求項1~4のいずれか1項に記載の半導体デバイス検査方法。 - 前記取得するステップでは、前記第1及び第2の周波数以外の周波数で強度変調された光をさらに走査して前記特性信号を取得し、
前記規格化するステップでは、補正後の前記特性信号の位相成分の周波数の平方根に対する変化が線形的である走査位置を前記第2の走査位置とする、
請求項3に記載の半導体デバイス検査方法。 - 前記規格化するステップでは、前記第2の走査位置の前記特性信号の位相成分の周波数の平方根に対する変化率を用いて、前記任意の走査位置の前記特性信号の位相成分の周波数の平方根に対する変化率を規格化する、
請求項6に記載の半導体デバイス検査方法。 - 前記出力するステップでは、前記任意の走査位置の前記特性信号の位相成分の周波数に対する変化を示す画像を出力する、
請求項1~7のいずれか1項に記載の半導体デバイス検査方法。 - 前記出力するステップでは、前記任意の走査位置の前記特性信号の位相成分の周波数に対する変化を基に、前記任意の走査位置における前記第1の位置の前記電気特性を示す画像と、前記任意の走査位置における前記第2の位置の前記電気特性を示す画像と、を少なくとも出力する、
請求項1~7のいずれか1項に記載の半導体デバイス検査方法。 - 半導体デバイスに対して電力を供給すると同時に半導体デバイスの前記電力の供給に応じた電気特性を測定する測定器と、
第1の周波数で強度変調された光と、前記第1の周波数よりも高い第2の周波数で強度変調された光を前記半導体デバイスに走査する光走査装置と、
前記光の走査に応じた前記第1の周波数成分及び前記第2の周波数成分の前記電気特性を示す特性信号を取得する信号取得装置と、
前記特性信号を処理するプロセッサと、を備え、
前記プロセッサは、
前記半導体デバイスにおける前記光の光軸方向の第1の位置の前記電気特性が反映される第1の走査位置の前記特性信号の位相成分を基準にして、任意の走査位置の前記特性信号の位相成分を補正し、
前記半導体デバイスにおける前記光の光軸方向の前記第1の位置と異なる第2の位置の前記電気特性が反映される第2の走査位置の前記特性信号の位相成分を特定し、当該位相成分を用いて任意の走査位置の前記特性信号の位相成分を規格化し、
任意の走査位置の前記規格化された前記特性信号の位相成分に基づいた結果を出力する、
半導体デバイス検査装置。 - 前記プロセッサは、前記第1の走査位置の前記特性信号の位相成分を相殺するように前記任意の走査位置の前記特性信号の位相成分を補正する、
請求項10に記載の半導体デバイス検査装置。 - 前記プロセッサは、補正後の前記特性信号の位相成分の前記第1の周波数と前記第2の周波数との間の変化に基づいて、前記第2の走査位置の前記特性信号の位相成分を特定する、
請求項10又は11に記載の半導体デバイス検査装置。 - 前記第1の位置は、前記第2の位置よりも前記光の照射源に近い位置であり、
前記プロセッサは、補正後の前記特性信号の位相成分の前記第1の周波数と前記第2の周波数との間の変化が相対的に大きい走査位置を前記第2の走査位置とする、
請求項12に記載の半導体デバイス検査装置。 - 前記プロセッサは、前記第2の走査位置の前記特性信号の位相成分の前記第1の周波数と前記第2の周波数との間の変化を基準に、任意の走査位置の前記特性信号の位相成分の前記第1の周波数と前記第2の周波数との間の変化を規格化する、
請求項10~13のいずれか1項に記載の半導体デバイス検査装置。 - 前記プロセッサは、前記第1及び第2の周波数以外の周波数で強度変調された光をさらに走査して前記特性信号を取得し、
補正後の前記特性信号の位相成分の周波数の平方根に対する変化が線形的である走査位置を前記第2の走査位置とする、
請求項12に記載の半導体デバイス検査装置。 - 前記プロセッサは、前記第2の走査位置の前記特性信号の位相成分の周波数の平方根に対する変化率を用いて、前記任意の走査位置の前記特性信号の位相成分の周波数の平方根に対する変化率を規格化する、
請求項15に記載の半導体デバイス検査装置。 - 前記プロセッサは、前記任意の走査位置の前記特性信号の位相成分の周波数に対する変化を示す画像を出力する、
請求項10~16のいずれか1項に記載の半導体デバイス検査装置。 - 前記プロセッサは、前記任意の走査位置の前記特性信号の位相成分の周波数に対する変化を基に、前記任意の走査位置における前記第1の位置の前記電気特性を示す画像と、前記任意の走査位置における前記第2の位置の前記電気特性を示す画像と、を少なくとも出力する、
請求項10~16のいずれか1項に記載の半導体デバイス検査装置。
Applications Claiming Priority (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2020091373 | 2020-05-26 | ||
| JP2020091373 | 2020-05-26 | ||
| PCT/JP2021/014505 WO2021241008A1 (ja) | 2020-05-26 | 2021-04-05 | 半導体デバイス検査方法及び半導体デバイス検査装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPWO2021241008A1 JPWO2021241008A1 (ja) | 2021-12-02 |
| JP7579853B2 true JP7579853B2 (ja) | 2024-11-08 |
Family
ID=78744279
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2022527548A Active JP7579853B2 (ja) | 2020-05-26 | 2021-04-05 | 半導体デバイス検査方法及び半導体デバイス検査装置 |
Country Status (7)
| Country | Link |
|---|---|
| US (1) | US12517170B2 (ja) |
| EP (1) | EP4148437B1 (ja) |
| JP (1) | JP7579853B2 (ja) |
| KR (1) | KR102921430B1 (ja) |
| CN (1) | CN115667955A (ja) |
| TW (1) | TWI858249B (ja) |
| WO (1) | WO2021241008A1 (ja) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US12222387B2 (en) | 2020-05-26 | 2025-02-11 | Hamamatsu Photonics K.K. | Semiconductor device inspection method and semiconductor device inspection apparatus |
Citations (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2010197051A (ja) | 2009-02-20 | 2010-09-09 | Toshiba Corp | 故障解析装置 |
| WO2013008850A1 (ja) | 2011-07-13 | 2013-01-17 | 浜松ホトニクス株式会社 | 発熱点検出方法及び発熱点検出装置 |
| JP2013526723A (ja) | 2010-06-08 | 2013-06-24 | ディーシージー システムズ、 インコーポライテッド | 3次元ホットスポット位置特定 |
| JP2016534344A (ja) | 2013-08-23 | 2016-11-04 | ディーシージー システムズ、 インコーポレイテッドDcg Systems Inc. | ホットスポット位置特定のためのロックインサーモグラフィ方法およびシステム |
| WO2018061378A1 (ja) | 2016-09-28 | 2018-04-05 | 浜松ホトニクス株式会社 | 半導体デバイス検査方法及び半導体デバイス検査装置 |
| WO2021241007A1 (ja) | 2020-05-26 | 2021-12-02 | 浜松ホトニクス株式会社 | 半導体デバイス検査方法及び半導体デバイス検査装置 |
Family Cites Families (12)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP3256555B2 (ja) * | 1991-03-18 | 2002-02-12 | 株式会社日立製作所 | 半導体メモリ不良解析システムと不良セル表示出力方法 |
| JP3113731B2 (ja) * | 1991-05-17 | 2000-12-04 | キヤノン株式会社 | 部品実装検査方法及びその検査装置並びに該検査装置により検査された基板 |
| JP2765427B2 (ja) | 1993-04-13 | 1998-06-18 | 日本電気株式会社 | 半導体集積回路内部相互配線の検査方法および装置 |
| US20020011852A1 (en) * | 2000-03-21 | 2002-01-31 | Andreas Mandelis | Non-contact photothermal radiometric metrologies and instrumentation for characterization of semiconductor wafers, devices and non electronic materials |
| JP2004296771A (ja) * | 2003-03-27 | 2004-10-21 | Renesas Technology Corp | 半導体検査装置及び検査方法 |
| JP4917975B2 (ja) | 2007-06-29 | 2012-04-18 | ルネサスエレクトロニクス株式会社 | 検査故障解析方法及び検査故障解析装置 |
| JP2011047825A (ja) * | 2009-08-27 | 2011-03-10 | Renesas Electronics Corp | 半導体装置の故障解析装置及び故障解析方法 |
| JP2016014553A (ja) * | 2014-07-01 | 2016-01-28 | 三菱電機株式会社 | 故障解析装置 |
| JP5996687B2 (ja) | 2015-02-10 | 2016-09-21 | 浜松ホトニクス株式会社 | 検査装置及び検査方法 |
| US11415661B2 (en) * | 2016-11-17 | 2022-08-16 | Trinamix Gmbh | Detector for optically detecting at least one object |
| JP6419893B1 (ja) | 2017-06-02 | 2018-11-07 | 浜松ホトニクス株式会社 | 半導体検査装置 |
| CN114966619A (zh) * | 2021-02-22 | 2022-08-30 | 华为技术有限公司 | 一种探测装置、激光雷达、芯片及终端设备 |
-
2021
- 2021-04-05 JP JP2022527548A patent/JP7579853B2/ja active Active
- 2021-04-05 WO PCT/JP2021/014505 patent/WO2021241008A1/ja not_active Ceased
- 2021-04-05 EP EP21811885.9A patent/EP4148437B1/en active Active
- 2021-04-05 CN CN202180037685.5A patent/CN115667955A/zh active Pending
- 2021-04-05 US US17/926,390 patent/US12517170B2/en active Active
- 2021-04-05 KR KR1020227039459A patent/KR102921430B1/ko active Active
- 2021-04-15 TW TW110113569A patent/TWI858249B/zh active
Patent Citations (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2010197051A (ja) | 2009-02-20 | 2010-09-09 | Toshiba Corp | 故障解析装置 |
| JP2013526723A (ja) | 2010-06-08 | 2013-06-24 | ディーシージー システムズ、 インコーポライテッド | 3次元ホットスポット位置特定 |
| WO2013008850A1 (ja) | 2011-07-13 | 2013-01-17 | 浜松ホトニクス株式会社 | 発熱点検出方法及び発熱点検出装置 |
| JP2016534344A (ja) | 2013-08-23 | 2016-11-04 | ディーシージー システムズ、 インコーポレイテッドDcg Systems Inc. | ホットスポット位置特定のためのロックインサーモグラフィ方法およびシステム |
| WO2018061378A1 (ja) | 2016-09-28 | 2018-04-05 | 浜松ホトニクス株式会社 | 半導体デバイス検査方法及び半導体デバイス検査装置 |
| WO2021241007A1 (ja) | 2020-05-26 | 2021-12-02 | 浜松ホトニクス株式会社 | 半導体デバイス検査方法及び半導体デバイス検査装置 |
Non-Patent Citations (2)
| Title |
|---|
| JACOBS, K. J. P. et al.,"Lock-in thermal laser stimulation for non-destructive failure localization in 3-D devices",Microelectronics Reliability,2017年06月27日,Vol. 76-77,pp. 188-193,DOI: https://doi.org/10.1016/j.microrel.2017.06.034 |
| SCHMIDT, Christian et al.,"Non-destructive defect depth determination at fully packaged and stacked die devices using Lock-in Thermography",2010 17th IEEE International Symposium on the Physical and Failure Analysis of Integrated Circuits,2010年07月05日,DOI: 10.1109/IPFA.2010.5532004 |
Also Published As
| Publication number | Publication date |
|---|---|
| TWI858249B (zh) | 2024-10-11 |
| WO2021241008A1 (ja) | 2021-12-02 |
| KR20230015903A (ko) | 2023-01-31 |
| JPWO2021241008A1 (ja) | 2021-12-02 |
| US12517170B2 (en) | 2026-01-06 |
| US20230184825A1 (en) | 2023-06-15 |
| TW202212852A (zh) | 2022-04-01 |
| CN115667955A (zh) | 2023-01-31 |
| EP4148437B1 (en) | 2025-12-03 |
| EP4148437A4 (en) | 2024-04-17 |
| EP4148437A1 (en) | 2023-03-15 |
| KR102921430B1 (ko) | 2026-02-02 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP5328319B2 (ja) | テラヘルツ波を用いた検査装置及び検査方法 | |
| US6201850B1 (en) | Enhanced thickness calibration and shading correction for automatic X-ray inspection | |
| CN103300880B (zh) | 被检体信息获得装置和被检体信息获得方法 | |
| JP6714485B2 (ja) | 半導体デバイス検査方法及び半導体デバイス検査装置 | |
| KR102921430B1 (ko) | 반도체 디바이스 검사 방법 및 반도체 디바이스 검사 장치 | |
| JP7579852B2 (ja) | 半導体デバイス検査方法及び半導体デバイス検査装置 | |
| JP2011237444A (ja) | 果菜類の非破壊品質評価装置及び非破壊品質評価方法 | |
| JP6611387B1 (ja) | 半導体試料の検査装置及び検査方法 | |
| JP2009121828A (ja) | 三次元形状測定装置 | |
| WO2020174984A1 (ja) | 超音波検査装置及び超音波検査方法 | |
| JP4713217B2 (ja) | 検査装置及び方法 | |
| JPWO2016056109A1 (ja) | 解析装置及び解析方法 | |
| JP5171816B2 (ja) | 集積回路を分析する方法、観察方法、及びこれらの関連装置 | |
| Stoynova et al. | Improvement the postprocessing quality in lock-in thermography | |
| Stoynova et al. | Improvement the temperature signal filtering in lock-in thermography | |
| US20260029459A1 (en) | Inspection device and inspection method | |
| JP4848220B2 (ja) | 果菜類の非破壊品質評価装置及び非破壊品質評価方法 | |
| JP7059503B2 (ja) | 超音波伝搬映像の画像処理方法 | |
| Jiang | Review of non‑destructive testing technologies for semiconductor chip and circuit | |
| Chinone | Lateral Resolution Improvement of Lock-In OBIRCH by Deconvoluting Heat Diffusion | |
| WO2026088676A1 (ja) | 解析装置及び解析方法 | |
| JP2006064586A (ja) | 電子デバイスの不良箇所特定方法及び電子デバイスの不良箇所特定装置 | |
| JP2005283470A (ja) | 回路基板の電圧分布検出装置と検査装置、及び方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20231109 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20241008 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20241028 |
|
| R150 | Certificate of patent or registration of utility model |
Ref document number: 7579853 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
