JP5171816B2 - 集積回路を分析する方法、観察方法、及びこれらの関連装置 - Google Patents

集積回路を分析する方法、観察方法、及びこれらの関連装置 Download PDF

Info

Publication number
JP5171816B2
JP5171816B2 JP2009515915A JP2009515915A JP5171816B2 JP 5171816 B2 JP5171816 B2 JP 5171816B2 JP 2009515915 A JP2009515915 A JP 2009515915A JP 2009515915 A JP2009515915 A JP 2009515915A JP 5171816 B2 JP5171816 B2 JP 5171816B2
Authority
JP
Japan
Prior art keywords
circuit
response
laser
laser radiation
absence
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2009515915A
Other languages
English (en)
Other versions
JP2009541728A (ja
Inventor
デスプラ,ロメン
サンシェ,ケバン
Original Assignee
サントル ナシオナル デチュード スパシアル
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by サントル ナシオナル デチュード スパシアル filed Critical サントル ナシオナル デチュード スパシアル
Publication of JP2009541728A publication Critical patent/JP2009541728A/ja
Application granted granted Critical
Publication of JP5171816B2 publication Critical patent/JP5171816B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • GPHYSICS
    • G01MEASURING; TESTING
    • G01RMEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28Testing of electronic circuits, e.g. by signal tracer
    • G01R31/302Contactless testing
    • G01R31/308Contactless testing using non-ionising electromagnetic radiation, e.g. optical radiation
    • G01R31/311Contactless testing using non-ionising electromagnetic radiation, e.g. optical radiation of integrated circuits

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Electromagnetism (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Health & Medical Sciences (AREA)
  • Computer Vision & Pattern Recognition (AREA)
  • Computer Hardware Design (AREA)
  • Toxicology (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Tests Of Electronic Circuits (AREA)
  • Testing Or Measuring Of Semiconductors Or The Like (AREA)
  • Investigating Or Analysing Materials By Optical Means (AREA)

Description

本発明は、集積回路を分析する方法に関する。
集積回路は高速で動作する。従って、非常にわずかな内部的脆弱性により、その全体的動作において、障害リスクが生じる。特に、宇宙飛行ミッションにおいて遭遇するもののように、ストレスが加わる環境において使用される場合には、例えば、放射環境又は温度ストレスにより、脆弱性、又はわずかな内部的障害の影響を受け易くなる。
集積回路における脆弱性を判定するべく、既知の技法は、集積回路を局所的なレーザー放射に晒し、このようなストレス下において、その動作を評価している。
具体的には、既知の技法は、レーザー放射を受けている間に電気入力信号によって回路を励起し、回路の出力において得られた結果が正しいかどうかをチェックしている。レーザーを集積回路の小さなエリアに印加し、回路の表面上におけるいくつかのレーザーの位置について試験を反復することにより、回路全体をスキャンして、レーザー放射された際に回路が出力に正しくない結果を生成するエリアを識別する、回路マップを生成している。
このような方法は、例えば、特許文献1及び特許文献2に記述されている。
これらの分析法は、相対的に効果的ではあるが、これらの方法によって回路内において検出可能である障害は、レーザー放射された際に、予想された結果を提供しないという意味において目に見える、回路の誤動作に結び付く大きな障害のみである。
更には、特許文献3には、集積回路を分析するための方法及び装置が開示されており、これは、レーザー放射の存在及び不存在下における、回路の電気的励起の瞬間と応答の収集の瞬間の間における、回路を通じた信号の伝播時間の変動を算出している。この方法は、レーザーの存在によって誘発された伝播遅延のマップを提供することにより、障害が発生した回路の分析及び特徴判定に関する優れた結果を生成している。しかしながら、この方法及びこの装置は、非常に正確な遅延の数値計測を必要としている。この計測は、特定のケースにおいては、約10ピコ秒未満でなければならず、その結果、計測の実施に細心の注意を要することになる。
米国特許第6,483,322号明細書 米国特許第4,698,587号明細書 仏国特許第2,876,188号明細書
従って、本発明の目的は、動作中の回路に対するレーザービームの影響を更に容易に計測することが可能な回路による、分析方法及び分析装置を提案することにある。
この意味において、本発明の主題は、集積回路を分析する方法であり、この方法は、
−レーザー放射を回路の表面上の1地点に印加するステップと、
−このようにレーザー放射された回路を、電気励起信号を印加することによって励起するステップと、
−回路がレーザー放射された状態において、励起に対する回路の応答を収集するステップと、
−レーザー放射された回路の励起に対する応答と回路に印加されたレーザー放射の不存在下における回路の基準応答との間の、位相差を計測するステップと、を含む。
特定の実施例によれば、本分析方法は、
−基準応答は、レーザー放射の不存在下における回路を通じた励起信号の伝播時間に等しい遅延だけ、レーザー放射された回路の応答との関係において、時間的にシフトされた回路の励起信号であり、
−基準応答は、レーザー放射の不存在下において、回路の出力に予想される応答の関数である信号であり、
−基準応答は、放射の不存在下において正常に動作する回路の出力に予想される応答に等しく、
−基準応答は、放射の不存在下において回路の出力に予想される応答の、同一周波数の、且つ、パルスの振幅及び/又はパルス幅及び/又は形状が変更された変形であり、
−レーザー放射された回路の励起に対する応答と回路に印加されたレーザー放射の不存在下における回路の基準応答との間の、位相シフトを計測するステップは、
・レーザー放射された回路の励起に対する応答を回路に印加されたレーザー放射の不存在下における回路の基準応答によって乗算するステップと、
・得られた積を、低域通過フィルタを通じてフィルタリングするステップと、を有する、という特徴の中の1つ又は複数のものを含む。
本発明の別の主題は、観察方法であり、これは、
・集積回路の表面上の複数の地点について、集積回路の表面上の地点においてレーザー放射された回路の励起に対する応答と回路に印加されたレーザー放射の不存在下における回路の基準応答との間の、位相差を判定するべく前述のように回路を分析するステップと、
・レーザー放射の印加のそれぞれの地点について、レーザー放射された回路の励起に対する応答と回路に印加されたレーザー放射の不存在下における回路の基準応答との間の、位相差を表す値を示す集積回路の画像を生成するステップと、を含むことを特徴としており、
−レーザー放射は、800nm〜1400nmの波長を具備し、
−レーザー放射波長は、1064nm及び1340nmから構成されたグループから選定され、
−レーザー放射は、回路励起ステップと同期した状態でそれぞれの地点に印加され、
−レーザー放射は、回路励起ステップと同期しない状態においてそれぞれの地点に印加され、
−レーザー放射は、回路上のそれぞれの地点において少なくとも1つのパルスによってパルシングされる。
本発明の別の主題は、集積回路を分析する装置であり、この装置は、
−回路の表面上の1地点においてレーザー放射を印加する手段と、
−このようにレーザー放射された回路を、電気的励起信号を印加することによって励起する手段と、
−回路がレーザー放射された状態において、励起に対する回路の応答を収集する手段と、
−回路に印加されたレーザー放射の不存在下における回路の基準応答を提供する手段と、
−レーザー放射された回路の励起に対する応答と回路に印加されたレーザー放射の不存在下における回路の基準応答との間の、位相差を計測する手段と、を含む。
最後に、本発明の主題は、観察装置であり、これは、
−集積回路の表面上の複数の地点について、集積回路の表面上の地点においてレーザー放射された回路の励起に対する応答と回路に印加されたレーザー放射の不存在下における回路の基準応答との間の、位相差を判定するべく前述のように回路を分析する手段と、
−レーザー放射の印加のそれぞれの地点について、レーザー放射された回路の励起に対する応答と回路に印加されたレーザー放射の不存在下における回路の基準応答との間の、位相差を表す値を示す集積回路の画像を生成する手段と、を含むことを特徴としている。
本発明は、純粋に一例として、且つ、添付の図面を参照して提供される以下の説明を参照することにより、更に理解することができよう。
本発明による方法を実施した回路を分析する装置の第1実施例の概略図である。 図1の装置によって実施されるアルゴリズムのフローチャートである。 それぞれ、回路の電気励起信号、回路の出力において収集された信号、励起と出力信号の積、及び回路がレーザー放射の不存在下において動作している際の遅延した励起信号と回路の出力において収集された信号の間の位相差を表す(安定化後の)連続信号を示すグラフである。 それぞれ、応答信号における時間遅延及び応答信号における時間先行という影響を具備したレーザーによって回路にストレスが印加された場合の、それぞれ、図3A、図3B、図3C、及び図3Dのものと同一の図である。 それぞれ、応答信号における時間遅延及び応答信号における時間先行という影響を具備したレーザーによって回路にストレスが印加された場合の、それぞれ、図3A、図3B、図3C、及び図3Dのものと同一の図である。 本発明による方法を実施することによって得られた回路の画像の一例である。 本発明による回路を分析する装置の第2実施例の概略図である。 図7の実施例において使用された基準信号と回路の応答信号のグラフを示す図である。 本発明による回路を分析する装置の第3実施例の概略図である。
図1は、集積回路を支持して接続するプレート12と、回路を励起するための試験信号生成器16と、を含む集積回路Cを分析及び観察する装置10を示している。励起信号生成器16は、例えば、正弦波信号を供給するべく意図された関数生成器であり、この振幅は、図3Aに示されているように、既定の周波数において、+1ボルトと−1ボルトの間において変化している。
この励起信号は、例えば、回路Cのクロック信号である。
又、本装置は、電圧生成器17をも有し、この出力は、加算ユニット18内における信号の加算を提供するべく、励起信号生成器16の出力に接続されており、加算ユニットの出力は、入力信号を供給するべく、プレート12を通じて回路Cの入力に接続されている。従って、例えば、加算ユニット18の出力における入力信号は、正弦波信号であり、その振幅は、0〜+2ボルトである。
集積回路Cの少なくとも1つの出力は、回路Cの励起信号と図3Bに示されているこの回路の出力信号の間の位相差又は位相シフトを計測するユニット20に接続されている。
計測ユニット20は、0Vを中心とした交流信号を出力において取得するべく、回路の応答を形成する出力信号のDC成分を減算するユニット22をその入力に含む。
更には、ユニット20は遅延ライン24を含んでおり、その入力は、生成器16の出力に接続され、且つ、レーザーによるストレスの不存在下における検討対象の回路によって、信号処理の持続時間にマッチングするべく適合された遅延τだけ遅延した励起信号を供給するべく、意図されている。好ましくは、遅延τは、回路がレーザー放射に晒されていない際に、且つ、回路が正常に動作している際に、τだけ遅延した信号が回路の検討対象の信号と直交状態において到来するように、固定されている。遅延τは、実験的に判定され、且つ、回路の出力信号の特徴を示している。
ユニット22の出力及び遅延ライン24の出力は、乗算器回路26の入力に接続され、乗算器回路の出力は、低域通過フィルタを有する増幅器28に接続されており、この低域通過フィルタ増幅器のカットオフ周波数は、回路の動作周波数及びレーザーのスキャニング速度の関数として調節される。この周波数は、通常、500kHzのレベルである。
ユニット20の出力は、低域通過フィルタ増幅器28の出力によって形成されており、この出力は、その後続の処理を円滑に実行するべく、必要に応じて、シフト回路28Aと組み合わせられて、フィルタ28の出力において得られた信号を正の値の範囲に変更する。当初、この信号は、ゼロの値を中心としたインターバルに含まれている。
フィルタ28の出力は、例えば、取得カードを具備したコンピュータによって形成された情報処理ユニット29に接続されている。
更には、装置10は、試験対象の回路に対して垂直に配置されたレーザー源30をも含んでおり、このレーザー源には、レンズ31が取り付けられている。レーザー源30は、互いに垂直の2方向において、回路のプレーン内においてレーザービームを移動させる手段32によって保持されている。
移動手段32は、レーザーの位置を制御すると共にそのトリガリングを制御するべく意図された駆動ユニット34に接続されている。
駆動ユニット34は、例えば、制御手段と関連したコンピュータによって形成されている。
更には、駆動ユニット34は、レーザー30による回路の局所的な放射と同期した方式で回路の励起をトリガするべく、試験励起信号生成ユニット16に接続されている。
一実施例によれば、レーザービームは、1100nmを上回る波長、好ましくは1340nmに等しい波長を有すると共に、その局所的な抵抗値を変化させる可能性が高い熱効果を半導体材料内に誘発するべく意図されている。
別の実施例によれば、レーザービームは、1100nm未満の波長、好ましくは800nm〜1100nmの波長を有すると共に、光電気現象を回路の材料内に誘発するべく意図されている。
更には、レーザーは、シリコン層を通過する場合、1000nm〜1400nmの波長を有する。これらの波長におけるシリコンの透明性により、回路の表面上に分布した金属層によるスクリーニングを受けることなく、基板を介した分析を実行可能である。
具体的には、光電気現象が強力になり、且つ、レーザーがシリコン層を通過する際に、レーザー放射により、回路を形成する半導体内に電子−ホールペアの生成を誘発することができるように、レーザーは、好ましくは、1064nmの波長を有し、これらの電子−ホールペアは、電流の循環を生成する。
レーザービームは、その分解能の限度に到達した際に、ガウス分布を有する。
駆動ユニット34は、回路平面内において、レーザービームの座標X及びYを供給するべく、情報処理ユニット29に接続されており、これらの座標X及びYは、回路上のレーザービームの放射点の位置を表している。
情報処理ユニット29は、回路上において実行されるそれぞれの試験の際に、レーザービームの放射点の位置X、Yと、回路励起信号とレーザー放射された回路の出力における応答の間の位相シフトφを保存するべく意図されたリアルタイムストレージユニット40を含む。これらのストレージ手段は、ユニット20によって判定された際に、この情報を非常に高速で受信するべく意図されている。
従って、ストレージ手段40は、回路上のすべての地点について3つの値の組(X、Y、φ)を保存するべく意図されている。これらは、その出力において、回路の画像を生成する手段44に接続されおり、この画像は、回路の表面全体をトラッキングするレーザービームの存在の結果としてもたらされる位相シフトの値を表している。
回路画像の生成44は、地点ごとに、レーザーのスキャニングと同期した状態において実行可能であり、情報処理ユニットが、位相シフトφの値(電圧計測値)を画像上のピクセルの色レベルに変換する。
図1の装置は、図2に示されたアルゴリズムを実施するべく意図されている。
まず、ステップ100においては、レーザー放射は、回路に印加されていない。入力信号は、回路を通じて伝播するために、基準伝播時間τを要する。従って、遅延の値τを操作することにより、回路から到来した入力信号と遅延ライン24を通過した基準信号の間の位相シフトφ0が調節される。
例えば、位相シフトφ0を満足する値が見出されるまで、結果的に様々な遅延τの試験を伴う二分法を使用し、遅延値を調節可能である。
これを実行する別の方法は、回路内における基準信号の伝播時間τpを計測することである。このようにして、遅延τの値が直接的に選択される。
次いで、ステップ101において、レーザー放射の不存在下において、励起信号と、回路の励起に対する応答との間の位相差即ち位相シフトφ0を、回路20によって供給する。この位相シフトφ0は、好ましくは、+90°又は−90°に近い値に調節される。その場合には、フィルタ28の出力における信号は、実質的にゼロである。
位相シフトφ0を判定するべく、図3Aに示された遅延した励起信号と図3Bに示された回路の応答を乗算器26によって乗算し、図3Cに示された信号を取得する。フィルタ28の出力において得られた位相差が図3Dに示されている。これは、この対象事例では、極めてわずかに負である。
ステップ102において、レーザーを制御し、回路の座標X、Yにおける小さな領域に放射する。ステップ104において、これらの座標をストレージ手段40に記録する。このようにしてレーザービームによって放射された又は予め放射された回路を、ステップ106において、電気励起信号を送信することによって励起する。
ステップ106において、レーザーの存在下において、回路20が、遅延した励起信号と回路の励起に対する応答との間の位相差即ち位相シフトφを供給する。
図3Bと比較して図4Bに示されているように、レーザーの動作が回路応答の遅延に結び付いている場合には、信号間で位相遅延が生じる。フィルタ28の出力において得られた位相差が図4Dに示されている。図5Bに示されているように、反対に、回路応答が先行するケースにおいては、図5C及び図5Dに示されているように、2つの信号の間で位相先行が発生する。
本発明の第1実施例によれば、レーザービームは、連続的である。
ステップ108において、座標X、Yのそれぞれの位置について、3つの値の組(X、Y、φ)を取得する。3つの値の組(X、Y、φ)をストレージ手段40に保存する際に、地点ごとに、画像の生成44が行われる。
この第1実施例によれば、ステップ102〜ステップ108において、試験シーケンスの適用と同時にレーザー放射を回路の小さな領域に印加することにより、回路を試験シーケンスの間、照射している。
一方、本発明の第2の実施例によれば、好ましくは、1ナノ秒未満であるパルス持続時間によってレーザービームをパルシングさせるか、或いは、好ましくは、回路に適用された試験シーケンスの持続時間未満又はこれに等しいパルス持続時間によってレーザービームを変調している。これにより、回路を既定の試験シーケンスの持続時間にわたって照射する。
第2実施例によれば、好ましくは、試験シーケンスを数回にわたって反復し、試験シーケンスのいくつかの異なる瞬間における伝播時間の変動を計測している。
第2実施例によれば、既定の合計持続時間にわたって、且つ、回路の小さなエリア内において、試験シーケンスの適用と同期して、或いは、同期せず、レーザービームを印加している。
レーザーの印加が同期して行われる場合、レーザーの印加は、試験シーケンスの開始及び終了に対して、固定され且つあらかじめ決められた時間において、開始され終了する。
非同期状態の印加の際には、レーザービームの印加は、試験シーケンスの開始及び終了に関して、変化可能なランダムな時間に開始され終了する。
第1及び第2実施例においては、レーザーが回路全体をスキャンするように、回路をトラッキングするレーザービームの照射地点の様々な位置について、ステップ102〜ステップ108を連続的に反復する。このために、ステップ110において、回路全体がカバーされたかどうかに関するチェックを実行している。全体がカバーされていない場合には、照射地点がわずかに移動するように、ステップ112において、レーザーを手段32によって移動させた後に、ステップ102〜ステップ108を反復する。ループを実施することにより、回路の表面全体が徐々にカバーされるように、ステップ112を実施する。
ステップ116において、画像生成装置44によって回路の画像を生成する。このような画像が図6に示されている。この画像上には、レーザービームによるストレス印加の座標X、Yの位置のそれぞれのものについて、位相差の変化が示されている。
回路の障害又は脆弱性のエリアの視覚化を円滑に実行するべく、図6に示されている画像から、X及びY軸における二次元画像を抽出する。この二次元画像上においては、位相シフトφの変化が、異なる色によって着色されている。
この二次元画像を、座標X、Yを基準として、回路の光学画像上に重畳する。この光学画像は、レーザー30又はCCD光学カメラを使用して取得される。
1つの地点におけるレーザービームの存在は、位相シフトの変化又は変動を生成する。これは、回路の特定のエリアに対して、特に重要である。この変動は、レーザービームの影響に応じて、正又は負となる可能性があり、この結果、いくつかのエリアにおいては、レーザービームの存在下において、応答が相対的に迅速に取得され、その他のエリアにおいては、応答が遅延することになる。いくつかのケースにおいては、この変動が、回路内における誤った情報の伝播に結び付くことになる。この回路の誤った応答自体も、ある程度、遅延又は先行することになる。誤った応答の時間変動を回路の別の出力上において観察可能であることが有利である。
図6の画像上には、位相の大きな変動が存在するエリアが明瞭に表れている。このエリアは、先験的に、回路の障害有する領域に相当している。このような障害は、誤った結果を回路に生成させる特性を有していないため、明らかにマイナーではあるが、高度なストレスが印加された環境で動作する場合には、回路にとって有害なものとなる可能性がある障害を含む。
位相シフトの計算は、この場合には励起信号である基準信号を回路の応答によって単純に乗算し、且つ、得られた積の信号をフィルタリングすることによって取得されるため、セットアップが非常に微妙なものとなる可能性のある複雑な時間シフト計算を実施する必要はない。
一変形においては、図7に示されているように、励起信号生成器16を形成する関数生成器が、検討対象の集積回路16に既定の電気試験のシーケンスを適用すると共に乗算器回路26の基準信号を供給するべく意図された、テスタ50によって置換されている。
この実施例においては、テスタ50は、出力52から試験シーケンスを提供するべく意図されており、この出力52は、回路に対して直接的に適用される。出力54においては、テスタは基準信号を供給するべく意図されており、この基準信号は、回路が正常に動作している場合に、レーザーの不存在下で回路出力において予想される信号に対応している。
この基準信号は、第1実施例による回路のシミュレーションによって取得される。第2実施例においては、基準信号は、レーザーの不存在下において正常に動作している回路を直接的に計測することによって取得される。
テスタ50を使用する場合には、遅延をテスタ自身によってセットアップ可能であるため、遅延ライン24は、任意選択である。
第1実施例によれば、基準信号は、レーザーの不存在下において正常に動作している回路において予想される出力信号に等しい、周波数及びデューティサイクルを有する。
回路の応答信号の立ち上がりエッジのみの更に正確な分析を提供するべく、基準信号は、予想される出力信号と同一の周波数を有することが有利であるが、信号のパルスの振幅及び/又はデューティサイクル及び/又は形状は変更される。具体的には、図8に示されているように、その振幅を増大させ、基準信号のパルス幅を低減する。
従って、基準信号と回路応答信号のグラフの間の共通エリアに対応したこれら2つの信号の積を実施することによって、位相シフトが算出されるため、この位相シフトは、信号の立ち上がりエッジの遅延又は先行に対して非常に敏感であり、この結果、レーザー放射によって誘発可能な位相シフト変動の判定に高度な精度を提供する。
更には、本発明による方法によって計測される位相差は、回路の励起に対する応答と回路の基準応答の間に存在する初期相対位相シフトに依存しており、この初期相対位相シフトから、位相差を計測するステップが算出される。
従って、本方法を実施することによって得られる位相差は、位相遅延、即ち、レーザー放射の存在下における及び不存在下における信号の立ち上がり又は立ち下がりエッジの間の位相の差、又はデューティサイクルの変動、即ち、レーザー放射の存在下における及び不存在下における信号のデューティサイクルの平均値の変化であってよい。
具体的には、図1及び図7に示されている装置においては、レーザー放射に晒されていない際の回路の励起に対する応答と、定義によって回路に印加されたレーザー放射の不存在下におけるものである回路の基準応答との間の、初期相対位相シフトを0°に固定することにより、本方法を実施することによって得られる位相差は、後述するように、デューティサイクルの変動に等しい。
しかしながら、回路の励起に対する応答と回路の基準応答との間の、初期相対位相シフトを90°に固定した場合には、本方法を実施することによって得られる位相差は、レーザー放射の不存在下における及び存在下における信号の立ち上がり及び立ち下がりエッジ間の位相遅延に等しい。
実際には、回路励起及び応答信号が周期的である場合には、信号は、次の形態におけるフーリエ級数変換によって得られる正弦波関数の合計として表現可能である。
Figure 0005171816
回路の応答が、デューサイクルが50%に等しいVICによって表記された方形波信号である場合には、基準応答は、V1によって表記された正弦波信号であり、VICは、次の形態において記述可能である。
Figure 0005171816
ここで、Cnとtan(θn)は、次のとおりである。
Figure 0005171816
ステップ26による2つの信号の乗算の後に、混合された2つの信号は、フィルタリングの前においては、次の形態で表現される。
Figure 0005171816
低域通過フィルタによるフィルタリングの後には、フィルタの出力VOUTは、次の形態で表現される第1高調波に依存した関数に過ぎない。
OUT=(c1/2)cos(−θ1
以上の式は、レーザー刺激に起因した変化の不存在下において形成されるものと仮定している。回路がレーザー放射された際には、回路の応答は、その高調波の観点において、位相及び振幅レベルが変化する。
位相θ1及び振幅c1が、レーザーの動作状態において初期条件の周辺においてわずかに変化した場合には、それぞれ、第1高調波の振幅及び位相の正及び負の変動を表す変動dc及びdθは、出力が次の形態において表現されるように、加算される。
OUT=((c1+dc)/2)cos(−θ1+dθ)
従って、この式から、出力は、レーザー放射の結果、即ち、dc及びdθと、2つの入力、即ち、c1及びdθの間に設定された初期状態と、の両方に依存することが理解されよう。
従って、2つの入力が(レーザーの不存在下において)同相である際には、フィルタの出力は、値c1を通じたデューティサイクルの変動に対して非常に敏感である。
一方、初期位相シフトが90°に等しい際には、2つの入力信号は、直交状態にあり、従って、フィルタの出力は、dθを通じた位相遅延に対して相対的に敏感である。
具体的には、これらの条件のそれぞれのものについて、出力値は、それぞれ、VOUT00°=((c1+dc)/2)cos(dθ)VOUT90°=((c1+dc)/2)sin(dθ)に等しい。
図8には、0°及び90°に対する初期相対位相の調節を必要とすることなしに、レーザー放射に対する回路の露出に起因した位相遅延及びデューティサイクルの変動を同時に取得する装置が示されている。
このために、この装置は、図1の装置と同一の品目を含み、これに対して、その他の品目が追加されている。
具体的には、乗算器回路26及び低域通過フィルタ28は、参照符号102によって表記された第1位相差検出器回路を形成している。参照符号104によって表記された第2の同一の位相差検出器回路が、計測ユニット20内に配置されている。これは、回路102と同様に、乗算器回路126を含み、この出力は、フィルタ28と同一の低域通過フィルタ128の入力に接続されている。乗算器回路126は、第1入力により、減算ユニット22の出力から到来する信号を、即ち、回路26と同一の入力信号を受信している。
回路102に印加された基準応答に対して90°だけ位相シフトされた基準応答を回路104の入力に印加するべく、遅延ライン24の出力と乗算器回路26の第2入力の間に90°位相シフト装置130が配置されている。
シフト回路28Aに類似した方式により、フィルタ128の出力にシフト回路128Aが提供されている。
計算ユニット150は、シフト回路28A及び128Aによって再処理された後の2つの位相差検出器回路102及び104からの信号をその入力において受信している。
この意味において、回路102及び104の出力は、それぞれ、回路102及び104について、次の形態で表現される値を供給する。
OUT=((c1+dc)/2)cos(θ+dθ)
OUT(+90°)=((c1+dc)/2)sin(θ+dθ)
回路150は、レーザー刺激の結果としてもたらされる位相遅延dθ及びデューティサイクルdcの変動を抽出するべく、これら2つの式を合成するべく意図されており、これらは、それぞれ、次の関係から得られる。
Figure 0005171816
従って、本方法の1つもの又は別のものを実施することにより、デューティサイクル及び位相遅延の変動を単純な方法で計測し、これにより、試験対象の集積回路の動的特性に関する重要な情報を供給可能であることが観察される。
以前と同様に、情報処理ユニット29は、回路全体をスキャンすると共に、回路上の地点のそれぞれのものについて計測値を提供可能である、回路マップを提供する。

Claims (22)

  1. 集積回路(C)を分析する方法において、
    −前記回路(C)の表面上の1地点においてレーザー放射を印加するステップ(102)と、
    −このようにレーザー放射された前記回路(C)を、電気励起信号を印加することによって励起するステップ(106)と、
    −前記回路がレーザー放射された状態において、前記励起に対する前記回路の応答を収集するステップ(106)と、
    −レーザー放射された前記回路の前記励起に対する前記応答と前記回路に印加されたレーザー放射の不存在下における前記回路の基準応答との間の位相差を計測するステップ(106)と、
    を含む方法。
  2. 前記基準応答は、前記レーザー放射の不存在下における前記回路を通じた前記励起信号の伝播時間に等しい遅延だけ、レーザー放射された前記回路の応答との関係において時間的にシフトされた、前記回路の前記励起信号であることを特徴とする、請求項1記載の方法。
  3. 前記基準応答は、前記レーザー放射の不存在下における前記回路の出力に予想される応答の関数である信号であることを特徴とする、請求項1記載の方法。
  4. 前記基準応答は、前記放射の不存在下において正常に動作している前記回路の出力に予想される応答に等しいことを特徴とする、請求項3記載の方法。
  5. 前記基準応答は、前記パルスの周波数を変更せずに、その振幅および/またははパルス幅および/またはパルスの形状を変更することにより、前記放射の不存在下における前記回路の出力において予想される前記応答から形成されることを特徴とする、請求項3記載の方法。
  6. レーザー放射された前記回路の前記励起に対する前記応答と前記回路に印加されたレーザー放射の不存在下における前記回路の基準応答との間の、前記位相シフトを計測するステップは、
    −レーザー放射された前記回路の前記励起に対する前記応答を前記回路に印加された前記レーザー放射の不存在下における前記回路の前記基準応答によって乗算するステップと、
    −得られた前記積を低域通過フィルタを通じてフィルタリングするステップと、
    を有することを特徴とする請求項1〜5のいずれか一項記載の方法。
  7. レーザー放射された前記回路の前記励起に対する前記応答と前記回路への前記レーザー放射の不存在下における前記回路の前記基準応答との間の、前記位相差を計測する前記ステップ(106)は、前記レーザー放射の不存在下においてゼロの初期相対位相シフトを有する両方の応答を処理することにより、位相差として、デューティサイクルの変動を取得することによって実行されることを特徴とする、請求項1〜6のいずれか一項記載の方法。
  8. レーザー放射された前記回路の前記励起に対する前記応答と前記回路に印加された前記レーザー放射の不存在下における前記回路の前記基準応答との間の、前記位相差を計測する前記ステップ(106)は、両方が前記レーザー放射の不存在下において90°に等しい相対位相シフトを有すると考えられる両方の応答を処理することにより、位相差として、位相遅延を取得することによって実行されることを特徴とする、請求項1〜6のいずれか一項記載の方法。
  9. レーザー放射された前記回路の前記励起に対する前記応答と前記回路に印加された前記レーザー放射の不存在下における前記回路の基準応答との間の、前記位相差を計測する前記ステップ(106)に加えて、
    −レーザー放射された前記回路の前記励起に対する前記応答と既定の追加の位相差だけシフトされた前記回路に印加された前記レーザー放射の不存在下における前記回路の前記基準応答との間の、追加的な位相差を計測する追加のステップと、
    −レーザー放射された前記回路の前記励起に対する前記応答と前記回路に印加された前記レーザー放射の不存在下における前記回路の前記基準応答との間の、前記位相遅延及びデューティサイクルの変動を前記計測した位相差及び前記計測した追加の位相差から算出するステップと、
    を有することを特徴とする、請求項1〜6のいずれか一項記載の方法。
  10. 前記既定の追加の位相差は、90°に等しいことを特徴とする、請求項9記載の方法。
  11. 集積回路(C)を観察する方法において、
    −前記集積回路の表面上の複数の地点(X、Y)について、前記集積回路(C)の前記表面上の地点(X、Y)におけるレーザー放射された前記回路の励起に対する応答と前記回路に印加された前記レーザー放射の不存在下における前記回路の基準応答との間の、位相差を判定するべく、請求項1〜9のいずれか一項に従って前記回路を分析するステップ(102、106)と、
    −前記レーザー放射の印加のそれぞれの地点(X、Y)について、レーザー放射された前記回路の前記励起に対する前記応答と前記回路に印加された前記レーザー放射の不存在下における前記回路の前記基準応答との間の、前記位相差を表す値を示す前記集積回路(C)の画像を生成するステップ(108)と、
    を含むことを特徴とする方法。
  12. 前記レーザー放射は、800nm〜1400nmの波長を有することを特徴とする、請求項1〜11のいずれか一項記載の方法。
  13. 前記レーザー放射波長は、1064nm及び1340nmから構成されたグループから選択されることを特徴とする、請求項12記載の方法。
  14. 前記レーザー放射は、前記回路励起ステップ(106)と同期した状態においてそれぞれの地点(X、Y)に印加されることを特徴とする、請求項1〜13のいずれか一項記載の方法。
  15. 前記レーザー放射は、前記回路励起ステップ(106)と同期しない状態においてそれぞれの地点(X、Y)に印加されることを特徴とする、請求項1〜13のいずれか一項記載の方法。
  16. 前記レーザー放射は、前記回路上におけるそれぞれの地点(X、Y)において少なくとも1つのパルスによってパルシングされることを特徴とする、請求項1〜15のいずれか一項記載の方法。
  17. −回路(C)の表面上の地点においてレーザー放射を印加する手段(30)と、
    −このようにレーザー放射された前記回路(C)を、電気励起信号を印加することによって励起する手段(16、18;50)と、
    −前記回路がレーザー放射された状態において、前記励起に対する前記回路の応答を収集する手段(22)と、
    −前記回路に印加された前記レーザー放射の不存在下における前記回路の基準応答を提供する手段(16、24;50)と、
    −レーザー放射された前記回路の前記励起に対する前記応答と前記回路に印加された前記レーザー放射の不存在下における前記回路の前記基準応答との間の、位相差を計測する手段(26、28)と、
    を含む分析装置。
  18. レーザー放射された前記回路の前記励起に対する前記応答と前記回路に印加された前記レーザー放射の不存在下における前記回路の前記基準応答との間の、前記位相差を計測する前記手段(26、28)は、前記レーザー放射の不存在下においてゼロの初期相対位相シフトを具備した両方の応答を処理することにより、位相差としてデューティサイクルの変動を取得することを実行する手段を有することを特徴とする、請求項17記載の分析装置。
  19. レーザー放射された前記回路の前記励起に対する前記応答と前記回路に印加された前記レーザー放射の不存在下における前記回路の前記基準応答との間の、前記位相差を計測する前記手段(26、28)は、前記レーザー放射の不存在下において90°に等しい相対的な位相シフトを具備した両方の応答を処理することにより、位相差として位相遅延を取得することを実行する手段を有することを特徴とする、請求項17記載の分析装置。
  20. レーザー放射された前記回路の前記励起に対する前記応答と前記回路に印加された前記レーザー放射の不存在下における前記回路の基準応答との間の、前記位相差を計測する前記手段(26、28)に加えて、
    −レーザー放射された前記回路の前記励起に対する前記応答と既定の追加の位相差だけシフトされた前記回路に印加された前記レーザー放射の不存在下における前記回路の前記基準応答との間の、追加の位相差を計測する追加の手段(126、128、130)と、
    −レーザー放射された前記回路の前記励起に対する前記応答と前記回路に印加された前記レーザー放射の不存在下における前記回路の前記基準応答との間の、前記位相遅延及びデューテサイクルの変動を前記計測した位相差及び前記計測した追加の位相差から算出する手段(150)と、
    を含むことを特徴とする、請求項17記載の分析装置。
  21. 前記既定の追加の位相差は、90°に等しいことを特徴とする、請求項20記載の装置。
  22. −集積回路の表面上の複数の地点(X、Y)について、前記集積回路(C)の前記表面上の地点(X、Y)においてレーザー放射された前記回路の励起に対する応答と前記回路に印加された前記レーザー放射の不存在下における前記回路の基準応答との間の、位相差を判定するべく請求項17に従って前記回路を分析する装置と、
    −前記レーザー放射の印加のそれぞれの地点(X、Y)について、レーザー放射された前記回路の前記励起に対する前記応答と前記回路に印加された前記レーザー放射の不存在下における前記回路の前記基準応答との間の、前記位相差を表す値を示す前記集積回路(C)の画像を生成する手段(29)と、
    を含むことを特徴とする観察装置。
JP2009515915A 2006-06-19 2007-06-19 集積回路を分析する方法、観察方法、及びこれらの関連装置 Expired - Fee Related JP5171816B2 (ja)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
FR0605435 2006-06-19
FR0605435A FR2902525B1 (fr) 2006-06-19 2006-06-19 Procede d'analyse d'un circuit integre, procede d'observation et leurs installations associees.
PCT/FR2007/001014 WO2007147968A2 (fr) 2006-06-19 2007-06-19 Procede d'analyse d'un circuit integre, procede d'observation et leurs installations associees

Publications (2)

Publication Number Publication Date
JP2009541728A JP2009541728A (ja) 2009-11-26
JP5171816B2 true JP5171816B2 (ja) 2013-03-27

Family

ID=37697811

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2009515915A Expired - Fee Related JP5171816B2 (ja) 2006-06-19 2007-06-19 集積回路を分析する方法、観察方法、及びこれらの関連装置

Country Status (5)

Country Link
US (1) US8326558B2 (ja)
EP (1) EP2029399B1 (ja)
JP (1) JP5171816B2 (ja)
FR (1) FR2902525B1 (ja)
WO (1) WO2007147968A2 (ja)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP6714485B2 (ja) 2016-09-28 2020-06-24 浜松ホトニクス株式会社 半導体デバイス検査方法及び半導体デバイス検査装置

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4698587A (en) * 1985-03-28 1987-10-06 The United States Of America As Represented By The Secretary Of The Air Force Method of characterizing critical timing paths and analyzing timing related failure modes in very large scale integrated circuits
JPS62282279A (ja) * 1986-05-30 1987-12-08 Fujitsu Ltd トランジスタゲ−トの遅延時間測定装置
JPH0645418A (ja) * 1992-07-21 1994-02-18 Mitsubishi Denki Eng Kk 半導体テストシステム、半導体テスト方法、半導体集積回路の配線パターン作成方法および半導体集積回路
FR2792077B1 (fr) * 1999-04-09 2001-06-29 Centre Nat Etd Spatiales Installation et procede d'observation microscopique d'un circuit electronique a semi-conducteur
JP2003042967A (ja) * 2001-07-27 2003-02-13 Hitachi Ltd パターン欠陥検査装置
GB0220755D0 (en) * 2002-09-06 2002-10-16 Univ Cambridge Tech Terahertz spectroscopy
FR2876188B1 (fr) * 2004-10-01 2007-01-26 Cnes Epic Procede et installation d'analyse d'un circuit integre

Also Published As

Publication number Publication date
EP2029399A2 (fr) 2009-03-04
FR2902525B1 (fr) 2008-09-12
US8326558B2 (en) 2012-12-04
FR2902525A1 (fr) 2007-12-21
WO2007147968A3 (fr) 2008-04-17
EP2029399B1 (fr) 2016-04-13
US20100241379A1 (en) 2010-09-23
WO2007147968A2 (fr) 2007-12-27
JP2009541728A (ja) 2009-11-26

Similar Documents

Publication Publication Date Title
Breitenstein et al. Lock-in thermography
JP6718534B2 (ja) 画像処理方法、画像処理装置、画像処理プログラム、及び画像処理プログラムを記憶した記憶媒体
EP2820398B1 (en) Apparatus for time-resolved fluorescence imaging and pulse shaping
TWI595227B (zh) Semiconductor element inspection apparatus and semiconductor element inspection method
JP5745707B2 (ja) 半導体デバイス検査装置及び半導体デバイス検査方法
KR101911979B1 (ko) 발열점 검출 방법 및 발열점 검출 장치
JP2015145883A5 (ja)
US9638648B2 (en) Flaw detection using transient thermography
EP3521845B1 (en) Semiconductor device inspection method and semiconductor device inspection apparatus
US7560940B2 (en) Method and installation for analyzing an integrated circuit
CN105067489A (zh) 一种基于动态光散射技术的悬浮颗粒粒径测量装置及方法
JP5171816B2 (ja) 集積回路を分析する方法、観察方法、及びこれらの関連装置
JP6457546B2 (ja) 解析装置及び解析方法
JP5307683B2 (ja) 半導体検査装置
EP4148438A1 (en) Semiconductor device inspection method and semiconductor device inspection apparatus
Kerr Determining MTF with a Slant Edge Target
WO1997008541A1 (fr) Procede et dispositif de detection d'images optiques de deplacement thermique
CN109416276A (zh) 振动检测装置、方法、计算机存储介质及脉诊仪

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20100526

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20120801

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20120814

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20121108

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20121204

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20121225

R150 Certificate of patent or registration of utility model

Ref document number: 5171816

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

LAPS Cancellation because of no payment of annual fees