JP5171816B2 - 集積回路を分析する方法、観察方法、及びこれらの関連装置 - Google Patents
集積回路を分析する方法、観察方法、及びこれらの関連装置 Download PDFInfo
- Publication number
- JP5171816B2 JP5171816B2 JP2009515915A JP2009515915A JP5171816B2 JP 5171816 B2 JP5171816 B2 JP 5171816B2 JP 2009515915 A JP2009515915 A JP 2009515915A JP 2009515915 A JP2009515915 A JP 2009515915A JP 5171816 B2 JP5171816 B2 JP 5171816B2
- Authority
- JP
- Japan
- Prior art keywords
- circuit
- response
- laser
- laser radiation
- absence
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
- 238000000034 method Methods 0.000 title claims description 38
- 230000005855 radiation Effects 0.000 claims description 77
- 230000005284 excitation Effects 0.000 claims description 67
- 230000010363 phase shift Effects 0.000 claims description 26
- 238000001914 filtration Methods 0.000 claims description 5
- 238000012545 processing Methods 0.000 claims description 5
- 230000001360 synchronised effect Effects 0.000 claims description 5
- 238000012360 testing method Methods 0.000 description 18
- 238000004458 analytical method Methods 0.000 description 7
- 230000003111 delayed effect Effects 0.000 description 7
- 238000005259 measurement Methods 0.000 description 6
- 230000010365 information processing Effects 0.000 description 5
- 230000000630 rising effect Effects 0.000 description 4
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 3
- 238000004364 calculation method Methods 0.000 description 3
- 238000010586 diagram Methods 0.000 description 3
- 230000000694 effects Effects 0.000 description 3
- 230000003287 optical effect Effects 0.000 description 3
- 229910052710 silicon Inorganic materials 0.000 description 3
- 239000010703 silicon Substances 0.000 description 3
- 238000004422 calculation algorithm Methods 0.000 description 2
- 230000010354 integration Effects 0.000 description 2
- 239000000463 material Substances 0.000 description 2
- 239000004065 semiconductor Substances 0.000 description 2
- 230000000638 stimulation Effects 0.000 description 2
- 238000012512 characterization method Methods 0.000 description 1
- 239000003086 colorant Substances 0.000 description 1
- 230000001934 delay Effects 0.000 description 1
- 230000007274 generation of a signal involved in cell-cell signaling Effects 0.000 description 1
- 230000007257 malfunction Effects 0.000 description 1
- 239000002184 metal Substances 0.000 description 1
- 229910052751 metal Inorganic materials 0.000 description 1
- 230000000737 periodic effect Effects 0.000 description 1
- 238000012216 screening Methods 0.000 description 1
- 238000004088 simulation Methods 0.000 description 1
- 230000006641 stabilisation Effects 0.000 description 1
- 238000011105 stabilization Methods 0.000 description 1
- 239000000758 substrate Substances 0.000 description 1
- 238000012800 visualization Methods 0.000 description 1
Images
Classifications
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
- G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
- G01R31/28—Testing of electronic circuits, e.g. by signal tracer
- G01R31/302—Contactless testing
- G01R31/308—Contactless testing using non-ionising electromagnetic radiation, e.g. optical radiation
- G01R31/311—Contactless testing using non-ionising electromagnetic radiation, e.g. optical radiation of integrated circuits
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Electromagnetism (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Health & Medical Sciences (AREA)
- Computer Vision & Pattern Recognition (AREA)
- Computer Hardware Design (AREA)
- Toxicology (AREA)
- General Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Tests Of Electronic Circuits (AREA)
- Testing Or Measuring Of Semiconductors Or The Like (AREA)
- Investigating Or Analysing Materials By Optical Means (AREA)
Description
−レーザー放射を回路の表面上の1地点に印加するステップと、
−このようにレーザー放射された回路を、電気励起信号を印加することによって励起するステップと、
−回路がレーザー放射された状態において、励起に対する回路の応答を収集するステップと、
−レーザー放射された回路の励起に対する応答と回路に印加されたレーザー放射の不存在下における回路の基準応答との間の、位相差を計測するステップと、を含む。
−基準応答は、レーザー放射の不存在下における回路を通じた励起信号の伝播時間に等しい遅延だけ、レーザー放射された回路の応答との関係において、時間的にシフトされた回路の励起信号であり、
−基準応答は、レーザー放射の不存在下において、回路の出力に予想される応答の関数である信号であり、
−基準応答は、放射の不存在下において正常に動作する回路の出力に予想される応答に等しく、
−基準応答は、放射の不存在下において回路の出力に予想される応答の、同一周波数の、且つ、パルスの振幅及び/又はパルス幅及び/又は形状が変更された変形であり、
−レーザー放射された回路の励起に対する応答と回路に印加されたレーザー放射の不存在下における回路の基準応答との間の、位相シフトを計測するステップは、
・レーザー放射された回路の励起に対する応答を回路に印加されたレーザー放射の不存在下における回路の基準応答によって乗算するステップと、
・得られた積を、低域通過フィルタを通じてフィルタリングするステップと、を有する、という特徴の中の1つ又は複数のものを含む。
・集積回路の表面上の複数の地点について、集積回路の表面上の地点においてレーザー放射された回路の励起に対する応答と回路に印加されたレーザー放射の不存在下における回路の基準応答との間の、位相差を判定するべく前述のように回路を分析するステップと、
・レーザー放射の印加のそれぞれの地点について、レーザー放射された回路の励起に対する応答と回路に印加されたレーザー放射の不存在下における回路の基準応答との間の、位相差を表す値を示す集積回路の画像を生成するステップと、を含むことを特徴としており、
−レーザー放射は、800nm〜1400nmの波長を具備し、
−レーザー放射波長は、1064nm及び1340nmから構成されたグループから選定され、
−レーザー放射は、回路励起ステップと同期した状態でそれぞれの地点に印加され、
−レーザー放射は、回路励起ステップと同期しない状態においてそれぞれの地点に印加され、
−レーザー放射は、回路上のそれぞれの地点において少なくとも1つのパルスによってパルシングされる。
−回路の表面上の1地点においてレーザー放射を印加する手段と、
−このようにレーザー放射された回路を、電気的励起信号を印加することによって励起する手段と、
−回路がレーザー放射された状態において、励起に対する回路の応答を収集する手段と、
−回路に印加されたレーザー放射の不存在下における回路の基準応答を提供する手段と、
−レーザー放射された回路の励起に対する応答と回路に印加されたレーザー放射の不存在下における回路の基準応答との間の、位相差を計測する手段と、を含む。
−集積回路の表面上の複数の地点について、集積回路の表面上の地点においてレーザー放射された回路の励起に対する応答と回路に印加されたレーザー放射の不存在下における回路の基準応答との間の、位相差を判定するべく前述のように回路を分析する手段と、
−レーザー放射の印加のそれぞれの地点について、レーザー放射された回路の励起に対する応答と回路に印加されたレーザー放射の不存在下における回路の基準応答との間の、位相差を表す値を示す集積回路の画像を生成する手段と、を含むことを特徴としている。
VOUT(+90°)=((c1+dc)/2)sin(θ+dθ)
Claims (22)
- 集積回路(C)を分析する方法において、
−前記回路(C)の表面上の1地点においてレーザー放射を印加するステップ(102)と、
−このようにレーザー放射された前記回路(C)を、電気励起信号を印加することによって励起するステップ(106)と、
−前記回路がレーザー放射された状態において、前記励起に対する前記回路の応答を収集するステップ(106)と、
−レーザー放射された前記回路の前記励起に対する前記応答と前記回路に印加されたレーザー放射の不存在下における前記回路の基準応答との間の位相差を計測するステップ(106)と、
を含む方法。 - 前記基準応答は、前記レーザー放射の不存在下における前記回路を通じた前記励起信号の伝播時間に等しい遅延だけ、レーザー放射された前記回路の応答との関係において時間的にシフトされた、前記回路の前記励起信号であることを特徴とする、請求項1記載の方法。
- 前記基準応答は、前記レーザー放射の不存在下における前記回路の出力に予想される応答の関数である信号であることを特徴とする、請求項1記載の方法。
- 前記基準応答は、前記放射の不存在下において正常に動作している前記回路の出力に予想される応答に等しいことを特徴とする、請求項3記載の方法。
- 前記基準応答は、前記パルスの周波数を変更せずに、その振幅および/またははパルス幅および/またはパルスの形状を変更することにより、前記放射の不存在下における前記回路の出力において予想される前記応答から形成されることを特徴とする、請求項3記載の方法。
- レーザー放射された前記回路の前記励起に対する前記応答と前記回路に印加されたレーザー放射の不存在下における前記回路の基準応答との間の、前記位相シフトを計測するステップは、
−レーザー放射された前記回路の前記励起に対する前記応答を前記回路に印加された前記レーザー放射の不存在下における前記回路の前記基準応答によって乗算するステップと、
−得られた前記積を低域通過フィルタを通じてフィルタリングするステップと、
を有することを特徴とする請求項1〜5のいずれか一項記載の方法。 - レーザー放射された前記回路の前記励起に対する前記応答と前記回路への前記レーザー放射の不存在下における前記回路の前記基準応答との間の、前記位相差を計測する前記ステップ(106)は、前記レーザー放射の不存在下においてゼロの初期相対位相シフトを有する両方の応答を処理することにより、位相差として、デューティサイクルの変動を取得することによって実行されることを特徴とする、請求項1〜6のいずれか一項記載の方法。
- レーザー放射された前記回路の前記励起に対する前記応答と前記回路に印加された前記レーザー放射の不存在下における前記回路の前記基準応答との間の、前記位相差を計測する前記ステップ(106)は、両方が前記レーザー放射の不存在下において90°に等しい相対位相シフトを有すると考えられる両方の応答を処理することにより、位相差として、位相遅延を取得することによって実行されることを特徴とする、請求項1〜6のいずれか一項記載の方法。
- レーザー放射された前記回路の前記励起に対する前記応答と前記回路に印加された前記レーザー放射の不存在下における前記回路の基準応答との間の、前記位相差を計測する前記ステップ(106)に加えて、
−レーザー放射された前記回路の前記励起に対する前記応答と既定の追加の位相差だけシフトされた前記回路に印加された前記レーザー放射の不存在下における前記回路の前記基準応答との間の、追加的な位相差を計測する追加のステップと、
−レーザー放射された前記回路の前記励起に対する前記応答と前記回路に印加された前記レーザー放射の不存在下における前記回路の前記基準応答との間の、前記位相遅延及びデューティサイクルの変動を前記計測した位相差及び前記計測した追加の位相差から算出するステップと、
を有することを特徴とする、請求項1〜6のいずれか一項記載の方法。 - 前記既定の追加の位相差は、90°に等しいことを特徴とする、請求項9記載の方法。
- 集積回路(C)を観察する方法において、
−前記集積回路の表面上の複数の地点(X、Y)について、前記集積回路(C)の前記表面上の地点(X、Y)におけるレーザー放射された前記回路の励起に対する応答と前記回路に印加された前記レーザー放射の不存在下における前記回路の基準応答との間の、位相差を判定するべく、請求項1〜9のいずれか一項に従って前記回路を分析するステップ(102、106)と、
−前記レーザー放射の印加のそれぞれの地点(X、Y)について、レーザー放射された前記回路の前記励起に対する前記応答と前記回路に印加された前記レーザー放射の不存在下における前記回路の前記基準応答との間の、前記位相差を表す値を示す前記集積回路(C)の画像を生成するステップ(108)と、
を含むことを特徴とする方法。 - 前記レーザー放射は、800nm〜1400nmの波長を有することを特徴とする、請求項1〜11のいずれか一項記載の方法。
- 前記レーザー放射波長は、1064nm及び1340nmから構成されたグループから選択されることを特徴とする、請求項12記載の方法。
- 前記レーザー放射は、前記回路励起ステップ(106)と同期した状態においてそれぞれの地点(X、Y)に印加されることを特徴とする、請求項1〜13のいずれか一項記載の方法。
- 前記レーザー放射は、前記回路励起ステップ(106)と同期しない状態においてそれぞれの地点(X、Y)に印加されることを特徴とする、請求項1〜13のいずれか一項記載の方法。
- 前記レーザー放射は、前記回路上におけるそれぞれの地点(X、Y)において少なくとも1つのパルスによってパルシングされることを特徴とする、請求項1〜15のいずれか一項記載の方法。
- −回路(C)の表面上の地点においてレーザー放射を印加する手段(30)と、
−このようにレーザー放射された前記回路(C)を、電気励起信号を印加することによって励起する手段(16、18;50)と、
−前記回路がレーザー放射された状態において、前記励起に対する前記回路の応答を収集する手段(22)と、
−前記回路に印加された前記レーザー放射の不存在下における前記回路の基準応答を提供する手段(16、24;50)と、
−レーザー放射された前記回路の前記励起に対する前記応答と前記回路に印加された前記レーザー放射の不存在下における前記回路の前記基準応答との間の、位相差を計測する手段(26、28)と、
を含む分析装置。 - レーザー放射された前記回路の前記励起に対する前記応答と前記回路に印加された前記レーザー放射の不存在下における前記回路の前記基準応答との間の、前記位相差を計測する前記手段(26、28)は、前記レーザー放射の不存在下においてゼロの初期相対位相シフトを具備した両方の応答を処理することにより、位相差としてデューティサイクルの変動を取得することを実行する手段を有することを特徴とする、請求項17記載の分析装置。
- レーザー放射された前記回路の前記励起に対する前記応答と前記回路に印加された前記レーザー放射の不存在下における前記回路の前記基準応答との間の、前記位相差を計測する前記手段(26、28)は、前記レーザー放射の不存在下において90°に等しい相対的な位相シフトを具備した両方の応答を処理することにより、位相差として位相遅延を取得することを実行する手段を有することを特徴とする、請求項17記載の分析装置。
- レーザー放射された前記回路の前記励起に対する前記応答と前記回路に印加された前記レーザー放射の不存在下における前記回路の基準応答との間の、前記位相差を計測する前記手段(26、28)に加えて、
−レーザー放射された前記回路の前記励起に対する前記応答と既定の追加の位相差だけシフトされた前記回路に印加された前記レーザー放射の不存在下における前記回路の前記基準応答との間の、追加の位相差を計測する追加の手段(126、128、130)と、
−レーザー放射された前記回路の前記励起に対する前記応答と前記回路に印加された前記レーザー放射の不存在下における前記回路の前記基準応答との間の、前記位相遅延及びデューティサイクルの変動を前記計測した位相差及び前記計測した追加の位相差から算出する手段(150)と、
を含むことを特徴とする、請求項17記載の分析装置。 - 前記既定の追加の位相差は、90°に等しいことを特徴とする、請求項20記載の装置。
- −集積回路の表面上の複数の地点(X、Y)について、前記集積回路(C)の前記表面上の地点(X、Y)においてレーザー放射された前記回路の励起に対する応答と前記回路に印加された前記レーザー放射の不存在下における前記回路の基準応答との間の、位相差を判定するべく請求項17に従って前記回路を分析する装置と、
−前記レーザー放射の印加のそれぞれの地点(X、Y)について、レーザー放射された前記回路の前記励起に対する前記応答と前記回路に印加された前記レーザー放射の不存在下における前記回路の前記基準応答との間の、前記位相差を表す値を示す前記集積回路(C)の画像を生成する手段(29)と、
を含むことを特徴とする観察装置。
Applications Claiming Priority (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
FR0605435 | 2006-06-19 | ||
FR0605435A FR2902525B1 (fr) | 2006-06-19 | 2006-06-19 | Procede d'analyse d'un circuit integre, procede d'observation et leurs installations associees. |
PCT/FR2007/001014 WO2007147968A2 (fr) | 2006-06-19 | 2007-06-19 | Procede d'analyse d'un circuit integre, procede d'observation et leurs installations associees |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2009541728A JP2009541728A (ja) | 2009-11-26 |
JP5171816B2 true JP5171816B2 (ja) | 2013-03-27 |
Family
ID=37697811
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2009515915A Expired - Fee Related JP5171816B2 (ja) | 2006-06-19 | 2007-06-19 | 集積回路を分析する方法、観察方法、及びこれらの関連装置 |
Country Status (5)
Country | Link |
---|---|
US (1) | US8326558B2 (ja) |
EP (1) | EP2029399B1 (ja) |
JP (1) | JP5171816B2 (ja) |
FR (1) | FR2902525B1 (ja) |
WO (1) | WO2007147968A2 (ja) |
Families Citing this family (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP6714485B2 (ja) | 2016-09-28 | 2020-06-24 | 浜松ホトニクス株式会社 | 半導体デバイス検査方法及び半導体デバイス検査装置 |
Family Cites Families (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US4698587A (en) * | 1985-03-28 | 1987-10-06 | The United States Of America As Represented By The Secretary Of The Air Force | Method of characterizing critical timing paths and analyzing timing related failure modes in very large scale integrated circuits |
JPS62282279A (ja) * | 1986-05-30 | 1987-12-08 | Fujitsu Ltd | トランジスタゲ−トの遅延時間測定装置 |
JPH0645418A (ja) * | 1992-07-21 | 1994-02-18 | Mitsubishi Denki Eng Kk | 半導体テストシステム、半導体テスト方法、半導体集積回路の配線パターン作成方法および半導体集積回路 |
FR2792077B1 (fr) * | 1999-04-09 | 2001-06-29 | Centre Nat Etd Spatiales | Installation et procede d'observation microscopique d'un circuit electronique a semi-conducteur |
JP2003042967A (ja) * | 2001-07-27 | 2003-02-13 | Hitachi Ltd | パターン欠陥検査装置 |
GB0220755D0 (en) * | 2002-09-06 | 2002-10-16 | Univ Cambridge Tech | Terahertz spectroscopy |
FR2876188B1 (fr) * | 2004-10-01 | 2007-01-26 | Cnes Epic | Procede et installation d'analyse d'un circuit integre |
-
2006
- 2006-06-19 FR FR0605435A patent/FR2902525B1/fr not_active Expired - Fee Related
-
2007
- 2007-06-19 US US12/305,721 patent/US8326558B2/en active Active
- 2007-06-19 EP EP07788905.3A patent/EP2029399B1/fr not_active Not-in-force
- 2007-06-19 WO PCT/FR2007/001014 patent/WO2007147968A2/fr active Application Filing
- 2007-06-19 JP JP2009515915A patent/JP5171816B2/ja not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
EP2029399A2 (fr) | 2009-03-04 |
FR2902525B1 (fr) | 2008-09-12 |
US8326558B2 (en) | 2012-12-04 |
FR2902525A1 (fr) | 2007-12-21 |
WO2007147968A3 (fr) | 2008-04-17 |
EP2029399B1 (fr) | 2016-04-13 |
US20100241379A1 (en) | 2010-09-23 |
WO2007147968A2 (fr) | 2007-12-27 |
JP2009541728A (ja) | 2009-11-26 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
Breitenstein et al. | Lock-in thermography | |
JP6718534B2 (ja) | 画像処理方法、画像処理装置、画像処理プログラム、及び画像処理プログラムを記憶した記憶媒体 | |
EP2820398B1 (en) | Apparatus for time-resolved fluorescence imaging and pulse shaping | |
TWI595227B (zh) | Semiconductor element inspection apparatus and semiconductor element inspection method | |
JP5745707B2 (ja) | 半導体デバイス検査装置及び半導体デバイス検査方法 | |
KR101911979B1 (ko) | 발열점 검출 방법 및 발열점 검출 장치 | |
JP2015145883A5 (ja) | ||
US9638648B2 (en) | Flaw detection using transient thermography | |
EP3521845B1 (en) | Semiconductor device inspection method and semiconductor device inspection apparatus | |
US7560940B2 (en) | Method and installation for analyzing an integrated circuit | |
CN105067489A (zh) | 一种基于动态光散射技术的悬浮颗粒粒径测量装置及方法 | |
JP5171816B2 (ja) | 集積回路を分析する方法、観察方法、及びこれらの関連装置 | |
JP6457546B2 (ja) | 解析装置及び解析方法 | |
JP5307683B2 (ja) | 半導体検査装置 | |
EP4148438A1 (en) | Semiconductor device inspection method and semiconductor device inspection apparatus | |
Kerr | Determining MTF with a Slant Edge Target | |
WO1997008541A1 (fr) | Procede et dispositif de detection d'images optiques de deplacement thermique | |
CN109416276A (zh) | 振动检测装置、方法、计算机存储介质及脉诊仪 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20100526 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20120801 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20120814 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20121108 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20121204 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20121225 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 5171816 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
LAPS | Cancellation because of no payment of annual fees |