JP7560362B2 - 画素回路およびその駆動方法、表示装置 - Google Patents

Description

本願は、２０１８年０９月１３日に提出された出願番号が第２０１８１１０６９６８１．１である中国特許出願の優先権を主張し、ここで、上記中国特許出願に開示されている内容の全体が本願の一部として援用される。

本開示の実施例は、画素回路およびその駆動方法、表示装置に関する。

有機発光ダイオード（Ｏｒｇａｎｉｃ Ｌｉｇｈｔ Ｅｍｉｔｔｉｎｇ Ｄｉｏｄｅ、ＯＬＥＤ）表示パネルは、自発光で、コントラストが高く、消費エネルギーが低く、視野角が広く、応答速度が速く、可撓性パネルに使用でき、使用温度の範囲が広く、製造が簡単などの特徴を有し、広い発展見通しを持っている。ＯＬＥＤ表示パネルの高速な発展に伴い、ＯＬＥＤ表示パネルには高解像度かつ高リフレッシュレートの特性を有するように求められている。

本開示の少なくともいくつかの実施例は、記憶回路と、データ書き込み回路と、発光駆動回路と、補償回路とを含み、前記データ書き込み回路は、前記記憶回路に接続され、かつ走査制御信号の制御でデータ電圧を前記記憶回路に書き込むように構成され、前記記憶回路は、前記データ電圧を記憶し、かつ記憶されたデータ電圧を前記補償回路により補償操作を行うことに用いられるように構成され、前記補償回路は、前記発光駆動回路に接続され、かつ補償制御信号の制御で前記記憶されたデータ電圧に基づいた補償電圧を、前記発光駆動回路の制御端に保持するように構成され、前記発光駆動回路は、発光素子にさらに接続され、かつ前記補償電圧の制御で発光素子が発光するように駆動するように構成される、画素回路を提供する。

例えば、本開示のいくつかの実施例により提供される画素回路において、前記記憶回路は、第１コンデンサを含み、前記第１コンデンサの第１端が第１電源端に接続され、前記第１コンデンサの第２端が前記データ書き込み回路に接続されている。

例えば、本開示のいくつかの実施例により提供される画素回路中において、前記発光駆動回路は、駆動トランジスタを含み、前記発光駆動回路の制御端が前記駆動トランジスタの制御電極を含み、前記駆動トランジスタの第１電極が前記データ書き込み回路と前記第１コンデンサの第２端とに接続され、前記駆動トランジスタの第２電極と制御電極とがともに前記補償回路に接続されている。

例えば、本開示のいくつかの実施例により提供される画素回路において、前記データ書き込み回路は、データ書き込みトランジスタを含み、前記データ書き込みトランジスタの第１電極が前記データ電圧を受信するように構成され、前記データ書き込みトランジスタの第２電極が前記第１コンデンサの第２端と前記駆動トランジスタの第１電極に接続され、前記データ書き込みトランジスタの制御電極が前記走査制御信号を受信するように構成される。

例えば、本開示のいくつかの実施例により提供される画素回路において、前記補償回路は、補償トランジスタと第２コンデンサとを含み、前記補償トランジスタの第１電極が前記駆動トランジスタの第２電極に接続され、前記補償トランジスタの第２電極が前記駆動トランジスタの制御電極に接続され、前記補償トランジスタの制御電極が前記補償制御信号を受信するように構成され、前記第２コンデンサの第１端が第２電源端に接続され、前記第２コンデンサの第２端が前記駆動トランジスタの制御電極に接続され、前記第１コンデンサの静電容量の値が前記第２コンデンサの静電容量の値よりも大きい。

例えば、本開示のいくつかの実施例により提供される画素回路は、発光制御回路をさらに含み、前記発光制御回路は、前記発光駆動回路と前記発光素子にそれぞれ接続され、かつ発光制御信号の制御で前記発光素子が発光するように駆動する前記発光駆動回路を制御するように構成される。

例えば、本開示のいくつかの実施例により提供される画素回路において、前記発光制御回路は、第１発光制御トランジスタを含み、前記発光制御信号が第１発光制御サブ信号を含み、前記第１発光制御トランジスタの第１電極が前記第２電源端に接続され、前記第１発光制御トランジスタの第２電極が前記駆動トランジスタの第１電極に接続され、前記第１発光制御トランジスタの制御電極が前記第１発光制御サブ信号を受信するように構成される。

例えば、本開示のいくつかの実施例により提供される画素回路において、前記第１電源端から出力される第１電圧信号は、前記第２電源端から出力される第２電圧信号と同一である。

例えば、本開示のいくつかの実施例により提供される画素回路において、前記発光制御回路は、第２発光制御トランジスタをさらに含み、前記発光制御信号は、第２発光制御サブ信号を含み、前記第２発光制御トランジスタの第１電極が前記駆動トランジスタの第２電極に接続され、前記第２発光制御トランジスタの第２電極が前記発光素子の第１端に接続され、前記第２発光制御トランジスタの制御電極が前記第２発光制御サブ信号を受信するように構成され、前記発光素子の第２端が第３電源端に接続されている。

例えば、本開示のいくつかの実施例により提供される画素回路において、前記第１電源端から出力される第１電圧信号は、前記第３電源端から出力される第３電圧信号と同一である。

例えば、本開示のいくつかの実施例により提供される画素回路は、第１リセット回路をさらに含み、前記第１リセット回路は、前記発光駆動回路の制御端とリセット信号端とに接続され、かつ第１リセット制御信号の制御で前記発光駆動回路の制御端をリセットするように構成される。

例えば、本開示のいくつかの実施例により提供される画素回路は、第２リセット回路をさらに含み、前記第２リセット回路は、前記発光素子の第１端とリセット信号端とに接続され、かつ第２リセット制御信号の制御で前記発光素子の第１端をリセットするように構成される。

例えば、本開示のいくつかの実施例により提供される画素回路において、前記補償制御信号は、前記第２リセット制御信号と同一の信号である。

例えば、本開示のいくつかの実施例により提供される画素回路において、前記第１電源端から出力される第１電圧信号は、前記リセット信号端から出力されるリセット信号と同一である。

本開示の少なくともいくつかの実施例は、第１コンデンサと、第２コンデンサと、駆動トランジスタと、データ書き込みトランジスタと、補償トランジスタと、第１発光制御トランジスタと、第２発光制御トランジスタと、第１リセットトランジスタと、第２リセットトランジスタとを含み、前記データ書き込みトランジスタの第１電極がデータ電圧を受信するように構成され、前記データ書き込みトランジスタの第２電極が前記第１コンデンサの第２端に接続され、前記データ書き込みトランジスタの制御電極が走査制御信号を受信するように構成され、前記第１コンデンサの第１端が第１電源端に接続され、前記第１コンデンサが前記データ書き込みトランジスタに書き込まれた前記データ電圧を記憶するように構成され、前記駆動トランジスタの第１電極が前記データ書き込みトランジスタの第２電極と前記第１コンデンサの第２端とに接続され、前記駆動トランジスタの第２電極が前記補償トランジスタの第１電極に接続され、前記駆動トランジスタの制御電極が前記補償トランジスタの第２電極に接続され、前記補償トランジスタの制御電極が補償制御信号を受信するように構成され、前記第２コンデンサの第１端が前記第１電源端に接続され、前記第２コンデンサの第２端が前記駆動トランジスタの制御電極に接続され、前記第１発光制御トランジスタの第１電極が前記第１電源端に接続され、前記第１発光制御トランジスタの第２電極が前記駆動トランジスタの第１電極に接続され、前記第１発光制御トランジスタの制御電極が第１発光制御サブ信号を受信するように構成され、前記第２発光制御トランジスタの第１電極が前記駆動トランジスタの第２電極に接続され、前記第２発光制御トランジスタの第２電極が前記発光素子の第１端に接続され、前記第２発光制御トランジスタの制御電極が前記第１発光制御サブ信号を受信するように構成され、前記発光素子の第２端が第３電源端に接続され、前記第１リセットトランジスタの第１電極がリセット信号端に接続され、前記第１リセットトランジスタの第２電極が前記駆動トランジスタの制御電極に接続され、前記第１リセットトランジスタの制御電極が第１リセット制御信号を受信するように構成され、前記第２リセットトランジスタの第１電極が前記リセット信号端に接続され、前記第２リセットトランジスタの第２電極が前記発光素子の第１端に接続され、前記第２リセットトランジスタの制御電極が第２リセット制御信号を受信するように構成される、画素回路をさらに提供する。

本開示の少なくともいくつかの実施例は、上記のいずれか一項に記載の画素回路に応用される駆動方法であって、データ書き込み段階では、前記記憶回路に前記データ電圧を書き込むことと、補償段階では、前記記憶されたデータ電圧に基づいて、前記補償回路に前記補償電圧を書き込むことと、発光段階では、前記補償電圧に基づいて前記発光素子が発光するように駆動することと、を含む、駆動方法を提供する。

例えば、本開示のいくつかの実施例により提供される駆動方法では、前記データ書き込み段階の持続時間は、前記補償段階の持続時間よりも短い。

本開示の少なくともいくつかの実施例は、上記のいずれか一項に記載の画素回路を含む、表示装置をさらに提供する。

例えば、本開示のいくつかの実施例により提供される表示装置は、上記のいずれか一項に記載の発光素子を含み、前記画素回路は、前記発光素子が発光するように駆動するように構成される。

本開示の実施例の技術構成をさらに明確に説明するために、以下に実施例の図面について簡単に紹介する。言うまでもないが、下記に記載の図面は本発明の実施例に係るものに過ぎず、本開示に対し制限するものではない。

本開示のいくつかの実施例により提供される画素回路の概略ブロック図である。 本開示のいくつかの実施例により提供される画素回路の構成図である。 本開示のいくつかの実施例により提供されるもう一つの画素回路の概略構成図である。 本開示のいくつかの実施例により提供される画素回路の駆動方法の概略フローチャットである。 画素回路の構成概略図である。 図４Ａに示す画素回路の駆動方法のタイムチャットである。 本開示のいくつかの実施例により提供される画素回路の駆動方法の例示的なタイムチャットである。 本開示のいくつかの実施例により提供される表示装置の概略ブロック図である。

本開示の実施例の目的、技術構成、及びメリットをさらに明確に説明するために、以下において本発明の実施例の図面を参照して、本開示の実施例の技術構成について明確に、完全に記載する。明らかなように、記載した実施例は本開示の一部の実施例であり、全ての実施例ではない。上記に記載の本開示の実施例に基づいて、当業者が創造的な労働を必要としない前提において得ることができるその他の実施例は、いずれも本開示の範囲に属するものとなる。

特に定義されない限り、本開示で使用される技術用語又は科学用語は、当業者が理解する通常の意味である。本開示で使用される「第１」、「第２」及び類似する語は、何らかの順序、数量又は重要性を示すものではなく、異なる構成部分を区別するためのものにすぎない。「含む」や「含まれる」などの類似する語は、この語の前に出現した素子や物がこの語の後に挙げられる素子や物、及びそれらの均等物を含むことを意味するが、その他の素子や物を排除するものではない。「接続」や「互いに接続」などの類似する語は、物理的又は機械的な接続に限定されず、直接的か間接的かを問わず、電気的な接続を含んでもよい。「上」、「下」、「左」、「右」などは、相対位置関係を示すためのものにすぎず、説明対象の絶対位置が変わると、該相対位置関係もそれに応じて変わる可能性がある。

本開示の実施例の以下の説明を明確かつ簡潔にするために、本開示は既知の機能および既知の部品の詳細な説明を省略する。

現在、高リフレッシュレートを有するＯＬＥＤディスプレイにはいくつかの問題が存在している。例えば、解像度が２４００（ＲＧＢ）×１６００の１２０ＨＺの電子製品（例えば、ノートパソコン）について、１ラインのデータ書き込み時間はただ５マイクロ秒であり、電子製品の画素回路に大きな負荷があるため、画素回路における駆動トランジスタのゲート電圧の上昇時間が長く、画素回路に対する補償が不足になり、パネルの輝度に不均一の現象を生じ、さらに、表示パネルの表示効果に影響してしまう。

本開示の少なくとも１つの実施例は、記憶回路によりデータ電圧を一時的に記憶することにより、データ書き込み段階の後でも依然として補償操作を可能とし、補償時間を延長し、十分に補償するという目的を達成し、補償時間が表示パネルのリフレッシュレート、解像度に関係ないようにすることを実現し、表示パネルの表示輝度の均一性を改善し、表示効果を向上させる、画素回路及びその駆動方法、表示装置を提供する。

例えば、トランジスタの特性によって、トランジスタは、Ｎ型トランジスタとＰ型トランジスタとに分けられるが、明確にするために、本開示の実施例は、トランジスタがＰ型トランジスタ（例えば、低温ポリシリコン（ＬＴＰＳ）Ｐ型薄膜トランジスタ）であるものを例に、本開示の技術構成を詳しく述べたが、本開示の実施例のトランジスタはＰ型トランジスタに限定されず、当業者は、実際の必要に応じてＮ型トランジスタ（例えば、Ｎ型ＭＯＳトランジスタ）をさらに利用して本開示の実施例における一つまたは複数のトランジスタの機能を実現することができる。

なお、本開示の実施例で用いられるトランジスタは、薄膜トランジスタや電界効果トランジスタや同じ特性のその他のスイッチングデバイスでもよく、薄膜トランジスタは、酸化物半導体薄膜トランジスタ、アモルファスシリコン薄膜トランジスタ、又はポリシリコン薄膜トランジスタなどを含むことができる。トランジスタは、ソース、ドレインが構造的に対称でもよいため、そのソース、ドレインが物理的な構造では区別されなくてもよい。本開示の実施例において、トランジスタを区別するために、制御電極であるゲート以外に、一つの電極を第１電極とし、もう一つの電極を第２電極として直接記載している。よって、本開示の実施例において、全部または一部のトランジスタの第１電極と第２電極とは、必要に応じて交換してもよい。

以下、図面を参照して、本開示のいくつかの実施例について詳細に説明するが、本開示は、これらの具体的な実施例に限定されるものではない。

図１は、本開示のいくつかの実施例により提供される画素回路の概略ブロック図であり、図２Ａは、本開示のいくつかの実施例により提供される画素回路の構成図である。

例えば、図１に示すように、本開示のいくつかの実施例により提供される画素回路１００は、記憶回路１１と、データ書き込み回路１２と、発光駆動回路１３と、補償回路１４とを含むことができる。例えば、データ書き込み回路１２は、記憶回路１１と発光駆動回路１３とにそれぞれ接続され、かつ走査制御信号の制御でデータ電圧を記憶回路１１に書き込むように構成される。記憶回路１１は、発光駆動回路１３に接続され、かつ発光駆動回路１３を介して補償回路１４に接続されることにより、記憶回路１１は、データ電圧を記憶し、かつ記憶されたデータ電圧を補償回路１４により補償操作を行うことに用いられるように構成される。補償回路１４は、発光駆動回路１３に接続され、かつ補償制御信号の制御で記憶されデータ電圧に基づいた補償電圧を、発光駆動回路１３の制御端に保持するように構成され、つまり、補償回路１４は、補償制御信号の制御で記憶されたデータ電圧に基づいて補償電圧を決定し、かつ補償電圧を発光駆動回路１３の制御端に保持することができる。発光駆動回路１３は、発光素子ＥＬにさらに接続され、かつ補償電圧の制御で発光素子ＥＬが発光するように駆動するように構成される。

例えば、記憶回路１１に記憶されたデータ電圧は、データ書き込み回路１２により受信されたデータ電圧と異なってもよく、例えば、伝送中の信号線での電圧降下などの要素に影響され、記憶回路１１に記憶されたデータ電圧の値は、データ書き込み回路１２により受信されたデータ電圧の値よりも小さくてもよい。

例えば、画素回路１００は、例えば、アクティブマトリクス有機発光ダイオード（ＡＭＯＬＥＤ）表示パネル等のような表示パネルに応用されることができる。ＡＭＯＬＥＤ表示パネルは、本開示の実施例により提供される画素回路１００を含むことにより、当該ＡＭＯＬＥＤ表示パネルは、高リフレッシュレート、高解像度、良好な輝度の均一度、中大型サイズ等の特徴を持つことができる。

例えば、発光素子ＥＬは、動作時に発光信号（例えば、電流信号でもよい）を受信し、かつ当該発光信号に応じた強度の光を発光するように構成される。発光素子ＥＬは、発光ダイオードでもよく、発光ダイオードは、例えば、有機発光ダイオード（ＯＬＥＤ）又は量子ドット発光ダイオード（ＱＬＥＤ）などでもよいが、本開示の実施例は、これらに限定されるものではない。発光素子ＥＬは、例えば、異なる発光材料を用いることにより、異なる色の光を発光し、カラー発光を行うことができる。

例えば、図２Ａに示すように、記憶回路１１は、第１コンデンサＣ１を含む。第１コンデンサＣ１の第１端が第１電源端Ｖ１に接続され、第１コンデンサＣ１の第２端が第１ノードＳに接続され、データ書き込み回路１２も第１ノードＳに接続され、つまり、第１コンデンサＣ１の第２端がデータ書き込み回路１２に接続されている。

例えば、第１電源端Ｖ１は、一定の直流基準電圧を出力するように、直流基準電圧端である。第１電源端Ｖ１は、一定の直流基準電圧を供給できるものであれば、高圧端でも低圧端でもよく、本開示では、これを限定しない。例えば、いくつかの例において、第１電源端Ｖ１は、接地することができる。

例えば、図２Ａに示すように、発光駆動回路１３は、駆動トランジスタＭ１を含み、発光駆動回路１３の制御端が駆動トランジスタＭ１の制御電極を含む。駆動トランジスタＭ１の第１電極が第１ノードＳに接続され、即ち、駆動トランジスタＭ１の第１電極がデータ書き込み回路１２及び第１コンデンサＣ１の第２端に接続され、駆動トランジスタＭ１の第２電極と制御電極がともに補償回路１４に接続されている。図２Ａに示すように、駆動トランジスタＭ１の第２電極が第２ノードＤに接続され、駆動トランジスタＭ１の制御電極が第３ノードＧに接続されている。

例えば、駆動トランジスタＭ１は、Ｐ型トランジスタであり、また駆動トランジスタＭ１の第１電極はソースであり、駆動トランジスタＭ１の第２電極はドレインであり、以下においてこれを例に説明するが、本開示の実施例は、これに限定されるものではない。

例えば、図２Ａに示すように、データ書き込み回路１２は、データ書き込みトランジスタＭ２を含む。データ書き込みトランジスタＭ２の第１電極がデータ電圧Ｖ_{ｄａｔａ１}を受信するように構成され、データ書き込みトランジスタＭ２の第２電極が第１ノードＳに接続され、即ち、データ書き込みトランジスタＭ２の第２電極が第１コンデンサＣ１の第２端と駆動トランジスタＭ１の第１電極とに接続され、データ書き込みトランジスタＭ２の制御電極が走査制御信号ＶＧ１を受信するように構成される。例えば、データ書き込みトランジスタＭ２の第１電極が、データ電圧Ｖ_{ｄａｔａ１}を受信するようにデータ線ＤＡに接続され、データ書き込みトランジスタＭ２の制御電極が走査制御信号ＶＧ１を受信するようにゲートラインＧ１に接続されている。

例えば、図２Ａに示すように、補償回路１４は、補償トランジスタＭ４と第２コンデンサＣ２を含むことができる。補償トランジスタＭ４の第１電極が第２ノードＤに接続され、即ち、補償トランジスタＭ４の第１電極が駆動トランジスタＭ１の第２電極に接続され、補償トランジスタＭ４の第２電極が第３ノードＧに接続され、即ち、補償トランジスタＭ４の第２電極が駆動トランジスタＭ１の制御電極に接続され、補償トランジスタＭ４の制御電極が補償制御信号ＶＧ２を受信するように構成され、例えば、補償トランジスタＭ４の制御電極が補償制御信号ＶＧ２を受信するように補償制御信号線Ｇ２に接続されるように構成される。第２コンデンサＣ２の第１端が第２電源端Ｖ２に接続され、第２コンデンサＣ２の第２端が第３ノードＧに接続され、即ち、第２コンデンサＣ２の第２端が駆動トランジスタＭ１の制御電極に接続されている。

例えば、第１ノードＳの電圧の補償過程での減少量が少ないことを確保するために、第１コンデンサＣ１の静電容量の値は、第２コンデンサＣ２の静電容量の値よりも大きい。例えば、第１コンデンサＣ１の静電容量の値は、第２コンデンサＣ２の静電容量の値の複数倍でもよく、例えば、５０～１０００倍、さらに例えば、２００～５００倍でもよいことにより、第１コンデンサＣ１の静電容量の値は、第２コンデンサＣ２の静電容量の値よりも大幅に大きい。

例えば、走査制御信号ＶＧ１と補償制御信号ＶＧ２とが異なるため、データ書き込みトランジスタＭ２と補償トランジスタＭ４とを別々に制御することができる。例えば、走査制御信号ＶＧ１の有効時間は、補償制御信号ＶＧ２の有効時間よりも短く、つまり、データ書き込みトランジスタＭ２のオン状態にある時間は、補償トランジスタＭ４のオン状態にある時間よりも短い。例えば、補償制御信号ＶＧ２は、任意の信号でもよく、当該信号は、データ書き込みトランジスタＭ２のオン状態にある時間帯とデータ書き込みトランジスタＭ２のオフされた後の時間帯に有効である。

例えば、第２電源端Ｖ２は、一定の直流電圧を出力するように、直流電圧端でもよい。第２電源端Ｖ２は、高圧端でもよい。

例えば、第１電源端Ｖ１から出力される第１電圧信号は、第２電源端Ｖ２から出力される第２電圧信号と同一でもよい。例えば、画素回路における電源端の数を節約し、生産コストを節約するために、第１電源端Ｖ１と第２電源端Ｖ２とは、同一の電源端である。

なお、第１電源端Ｖ１から出力される第１電圧信号は、第２電源端Ｖ２から出力される第２電圧信号と異なってもよく、本開示では、これを限定しない。

例えば、データ書き込み段階では、データ書き込みトランジスタＭ２の制御電極は、有効な走査制御信号ＶＧ１（例えば、ローレベル信号）を受信することで、データ書き込みトランジスタＭ２が導通することができる。補償トランジスタＭ４の制御電極は、有効な補償制御信号ＶＧ２（例えば、ローレベル信号）を受信することで、補償トランジスタＭ４が導通することができる。データ書き込みトランジスタＭ２が導通するため、データ電圧Ｖ_{ｄａｔａ１}は、データ書き込みトランジスタＭ２を介して第１コンデンサＣ１に書き込まれることができる。補償トランジスタＭ４も導通するため、駆動トランジスタＭ１の制御電極と第２電極が電気的に接続されることにより、駆動トランジスタＭ１がダイオード接続状態にあり、かつ飽和状態にある。データ電圧Ｖ_{ｄａｔａ１}は、順次駆動トランジスタＭ１と補償トランジスタＭ４を介して第２コンデンサＣ２に書き込まれることができる。

例えば、補償段階では、走査制御信号ＶＧ１が無効信号（例えば、ハイレベル信号）となり、即ち、データ書き込みトランジスタＭ２がオフされ、補償制御信号ＶＧ２が依然として有効信号であり（即ち、補償制御信号ＶＧ２が依然としてローレベル信号である）、これにより補償トランジスタＭ４が導通を保持する。第１コンデンサＣ１が当該記憶されたデータ電圧Ｖ_{ｄａｔａ２}を記憶することができるため、このとき、第１ノードＳでの電圧は、依然として記憶されたデータ電圧Ｖ_{ｄａｔａ２}であり、これにより、記憶されたデータ電圧Ｖ_{ｄａｔａ２}は、依然として順次駆動トランジスタＭ１と補償トランジスタＭ４を介して第２コンデンサＣ２に書き込まれ、補償過程を実現することができる。この補償段階では、第１ノードＳの電圧が徐々に低減し、第３ノードＧの電圧が徐々に上昇し、第３ノードＧと第１ノードＳとの電圧差Ｖ_ＧＳが駆動トランジスタＭ１の閾値電圧Ｖｔｈに等しくなり、即ち、Ｖ_ＧＳ＝Ｖｔｈとなるとき、駆動トランジスタＭ１がオフされ、補償段階を終了する。

例えば、第１コンデンサＣ１の静電容量の値は、第２コンデンサＣ２の静電容量の値よりも大幅に大きいため、第１ノードＳの電圧の補償過程での減少量が小さいため、補償段階が終了するとき、第１ノードＳの電圧は、記憶されたデータ電圧Ｖ_{ｄａｔａ２}と基本的に同一である。つまり、補償段階が終了するとき、第１ノードＳの電圧は、およそ記憶されたデータ電圧Ｖ_{ｄａｔａ２}であり、第３ノードＧの電圧は、およそＶ_{ｄａｔａ２}＋Ｖｔｈである。例えば、補償電圧は、補償段階が終了するときの第３ノードＧでの電圧であり、即ち、補償電圧は、Ｖ_{ｄａｔａ２}＋Ｖｔｈである。なお、伝送中の信号線の電圧降下などの要素による影響を考慮に入れないとき、記憶回路１１に記憶されたデータ電圧の値は、データ書き込み回路１２により受信されたデータ電圧の値に等しく、即ち、Ｖ_{ｄａｔａ１}＝Ｖ_{ｄａｔａ２}と見なすことができ、本開示は、Ｖ_{ｄａｔａ１}＝Ｖ_{ｄａｔａ２}を例に本開示の実施例を詳細に説明する。

上記により、本開示の実施例において、第２コンデンサＣ２は、データ電圧Ｖ_{ｄａｔａ１}を記憶することができるため、補償制御信号ＶＧ２の制御で、補償トランジスタＭ３のオン状態にある時間を延長することにより、補償時間を延長し、十分に補償するという目的を達成することができる。なお、走査制御信号ＶＧ１と補償制御信号ＶＧ２とは、二つの別々な信号であり、補償過程は、データ書き込み過程と関係がなく、即ち、補償時間は、表示パネルのリフレッシュレート、解像度と関係がない。

例えば、図２Ａに示すように、画素回路１００は、発光制御回路１５をさらに含む。発光制御回路１５は、発光駆動回路１３と発光素子ＥＬとにそれぞれ接続され、かつ発光制御信号の制御で導通又はオフされるように構成されることにより、電流が発光素子ＥＬが発光するように駆動する発光駆動回路１３を流れるか否かを制御する。

例えば、図２Ａに示すように、発光制御回路１５は、第１発光制御トランジスタＭ６を含むことができる。第１発光制御トランジスタＭ６は、第２電源端Ｖ２と発光駆動回路１３との間に設けられ、かつ第２電源端Ｖ２と発光駆動回路１３との間の接続を導通または切断するように制御するように構成される。

例えば、発光制御信号は、第１発光制御サブ信号Ｖ_ＥＭ１を含む。図２Ａに示すように、第１発光制御トランジスタＭ６の第１電極が第２電源端Ｖ２に接続され、第１発光制御トランジスタＭ６の第２電極が駆動トランジスタＭ１の第１電極（即ち、第１ノードＳ）に接続され、第１発光制御トランジスタＭ６の制御電極が第１発光制御サブ信号Ｖ_ＥＭ１を受信するように構成され、例えば、第１発光制御トランジスタＭ６の制御電極が第１発光制御サブ信号Ｖ_ＥＭ１を受信するように第１発光制御信号線ＥＭ１に接続されるように構成される。

なお、図２Ａに示す例において、第１発光制御トランジスタＭ６の第１電極は、個別な一つの電源端（第２電源端Ｖ２）に接続されることができ、即ち、第１発光制御トランジスタＭ６の第１電極と第２コンデンサＣ２の第１端は、異なる電源端にそれぞれ接続されている。しかし、本開示の実施例はそれに限定されるものではなく、第１発光制御トランジスタＭ６の第１電極も、第１電源端Ｖ１に接続されてもよく、即ち、第１発光制御トランジスタＭ６の第１電極と第２コンデンサＣ２の第１端は、ともに同一の第１電源端Ｖ１に接続されている。

例えば、図２Ａに示すように、発光制御回路１５は、第２発光制御トランジスタＭ７をさらに含むことができる。第２発光制御トランジスタＭ７は、発光駆動回路１３と発光素子ＥＬとの間に設けられ、かつ発光駆動回路１３と発光素子ＥＬとの間の接続を導通又は切断するように制御するように構成される。

例えば、発光制御信号は、第２発光制御サブ信号Ｖ_ＥＭ２をさらに含む。図２Ａに示すように、第２発光制御トランジスタＭ７の第１電極が駆動トランジスタＭ１の第２電極（即ち、第２ノードＤ）に接続され、第２発光制御トランジスタＭ７の第２電極が発光素子ＥＬの第１端に接続され、第２発光制御トランジスタＭ７の制御電極が第２発光制御サブ信号Ｖ_ＥＭ２を受信するように構成され、例えば、第２発光制御トランジスタＭ７の制御電極が第２発光制御サブ信号Ｖ_ＥＭ２を受信するように第２発光制御信号線ＥＭ２に接続されるように構成される。発光素子ＥＬの第２端が第３電源端Ｖ３に接続されている。

例えば、発光素子ＥＬの第１端は、陽極でもよく、発光素子ＥＬの第２端は、陰極でもよい。

例えば、第１発光制御信号線ＥＭ１により提供される第１発光制御サブ信号Ｖ_ＥＭ１は、第２発光制御信号線ＥＭ２により提供される第２発光制御サブ信号Ｖ_ＥＭ２と同一でもよい。

なお、２Ａに示す例において、第１発光制御トランジスタＭ６の制御電極と第２発光制御トランジスタＭ７の制御電極は、異なる発光制御信号を受信するように異なる発光制御信号線に接続されることができる。しかし、それに限定されず、第１発光制御トランジスタＭ６の制御電極と第２発光制御トランジスタＭ７の制御電極は、例えば、同一の第１発光制御サブ信号Ｖ_ＥＭ１を受信するように第１発光制御信号線ＥＭ１のような同一の発光制御信号線に電気的に接続されることもできる。本開示は、これを限定しない。

例えば、第３電源端Ｖ３は、一定の直流電圧を出力するように、直流電圧端でもよい。第３電源端Ｖ３は、低圧端でもよい。例えば、いくつかの例において、第３電源端Ｖ３は、接地することもできる。

例えば、第１電源端Ｖ１から出力される第１電圧信号は、第３電源端Ｖ３から出力される第３電圧信号と同一でもよく、つまり、画素回路における電源端の数を節約し、生産コストを節約するために、第１電源端Ｖ１と第３電源端Ｖ３は、同一の電源端でもよい。

なお、第２電源端Ｖ２から出力される第２電圧信号は、第３電源端Ｖ３から出力される第３電圧信号と異なる。

例えば、図２Ａに示すように、画素回路１００は、第１リセット回路１６をさらに含むことができる。第１リセット回路１６は、発光駆動回路１３の制御端とリセット信号端ＶＩＮＴとに接続され、かつ第１リセット制御信号ＶＲＴ１の制御で発光駆動回路１３の制御端をリセットするように構成される。

例えば、図２Ａに示すように、第１リセット回路１６は、第１リセットトランジスタＭ３を含むことができ、第１リセットトランジスタＭ３の第１電極がリセット信号を受信するようにリセット信号端ＶＩＮＴに接続され、第１リセットトランジスタＭ３の第２電極が発光駆動回路１３の制御端（即ち、第３ノードＧ）に接続され、第１リセットトランジスタＭ３の制御電極が第１リセット制御信号ＶＲＴ１を受信するように第１リセット制御信号線ＲＴ１に接続されるように構成される。

例えば、図２Ａに示すように、画素回路１００は、第２リセット回路１７をさらに含むことができる。第２リセット回路１７は、発光素子ＥＬの第１端とリセット信号端ＶＩＮＴとに接続され、かつ第２リセット制御信号ＶＲＴ２の制御で発光素子ＥＬの第１端をリセットするように構成される。

例えば、図２Ａに示すように、第２リセット回路１７は、第２リセットトランジスタＭ５を含み、第２リセットトランジスタＭ５の第１電極がリセット信号を受信するようにリセット信号端ＶＩＮＴに接続され、第２リセットトランジスタＭ５の第２電極が発光素子ＥＬの第１端に接続され、第２リセットトランジスタＭ５の制御電極が第２リセット制御信号ＶＲＴ２を受信するように第２リセット制御信号線ＲＴ２に接続されるように構成される。

例えば、補償制御信号ＶＧ２は、個別で幅が調整可能な信号でもよいが、これに限定されず、補償制御信号ＶＧ２は、当該画素回路１００における他の制御信号を用いてもよい。リセット段階は、補償段階と衝突しないため、第２リセット制御信号ＶＲＴ２を補償制御信号ＶＧ２として利用することができ、つまり、補償制御信号Ｇ２と第２リセット制御信号ＶＲＴ２は、同一の信号でもよく、第２リセット制御信号ＶＲＴ２は、補償制御信号ＶＧ２を兼ねる。例えば、第２リセットトランジスタＭ５の制御電極と補償トランジスタＭ４の制御電極とがともに第２リセット制御信号ＶＲＴ２を受信するように第２リセット制御信号線ＲＴ２に接続されることにより、当該画素回路には補償制御信号線Ｇ２を設けなくてもよく、信号線の数を節約することができる。

例えば、第１電源端Ｖ１から出力される第１電圧信号は、リセット信号端ＶＩＮＴから出力されるリセット信号と同一であり、即ち、第１電源端Ｖ１とリセット信号端ＶＩＮＴは、同一の電源端でもよい。

例えば、図２Ａに示す例において、第１リセットトランジスタＭ３の第１電極と第２リセットトランジスタＭ５の第１電極とは、ともに同一のリセット信号端ＶＩＮＴに接続されるが、これに限定されず、第１リセットトランジスタＭ３の第１電極と第２リセットトランジスタＭ５の第１電極とは、異なるリセット信号端にそれぞれ接続されることもでき、第１リセットトランジスタＭ３と第２リセットトランジスタＭ５は、対応するリセット機能をそれぞれ実現できればよく、本開示は、これを限定しない。

実際の応用ニーズに応じて、画素回路１００は、電源線における電源電圧降下（ＩＲ ｄｒｏｐ）をさらに補償することができることに注意すべきである。データ書き込み回路１２と、補償回路１４と、発光制御回路１５と、第１リセット回路１６と、第２リセット回路１７と等の回路の具体的な構造を実際の応用ニーズに応じて設定でき、本開示の実施例は、これらを具体的に限定しない。

図２Ｂは、本開示のいくつかの実施例により提供されるもう一つの画素回路の概略構成図である。例えば、図２Ｂに示すように、本開示の実施例により提供されるもう一つの画素回路１００は、第１コンデンサＣ１と、第２コンデンサＣ２と、駆動トランジスタＭ１と、データ書き込みトランジスタＭ２と、補償トランジスタＭ４と、第１発光制御トランジスタＭ６と、第２発光制御トランジスタＭ７と、第１リセットトランジスタＭ３と、第２リセットトランジスタＭ５とを含む。

例えば、図２Ｂに示すように、データ書き込みトランジスタＭ２の第１電極がデータ電圧Ｖ_{ｄａｔａ１}を受信するように構成され、データ書き込みトランジスタＭ２の第２電極が第１コンデンサＣ１の第２端に接続され、データ書き込みトランジスタＭ２の制御電極が走査制御信号ＶＧ１を受信するようにゲートラインＧ１に接続されるように構成される。第１コンデンサＣ１の第１端が第１電源端Ｖ１に接続されることにより、第１コンデンサＣ１は、データ書き込みトランジスタＭ２に書き込まれて記憶されたデータ電圧Ｖ_{ｄａｔａ２}を記憶するように構成される。

例えば、図２Ｂに示すように、駆動トランジスタＭ１の第１電極がデータ書き込みトランジスタＭ２の第２電極と第１コンデンサＣ１の第２端とに接続され、駆動トランジスタＭ１の第２電極が補償トランジスタＭ４の第１電極に接続され、駆動トランジスタＭ１の制御電極が補償トランジスタＭ４の第２電極に接続されている。補償トランジスタＭ４の制御電極が補償制御信号ＶＧ２を受信するように補償制御信号線Ｇ２に接続されるように構成される。

例えば、図２Ｂに示すように、第２コンデンサＣ２の第１端が第１電源端Ｖ１に接続され、第２コンデンサＣ２の第２端が駆動トランジスタＭ１の制御電極に接続されている。

例えば、図２Ｂに示すように、第１発光制御トランジスタＭ６の第１電極が第１電源端Ｖ１に接続され、第１発光制御トランジスタＭ６の第２電極が駆動トランジスタＭ１の第１電極に接続され、第１発光制御トランジスタＭ６の制御電極が第１発光制御サブ信号Ｖ_ＥＭ１を受信するように第１発光制御信号線ＥＭ１に接続されるように構成され、第２発光制御トランジスタＭ７の第１電極が駆動トランジスタＭ１の第２電極に接続され、第２発光制御トランジスタＭ７の第２電極が発光素子ＥＬの第１端に接続され、第２発光制御トランジスタＭ７の制御電極が第１発光制御サブ信号Ｖ_ＥＭ１を受信するように第１発光制御信号線ＥＭ１に接続されるように構成され、発光素子ＥＬの第２端が第３電源端Ｖ３に接続されている。

例えば、図２Ｂに示すように、第１リセットトランジスタＭ３の第１電極がリセット信号端ＶＩＮＴに接続され、第１リセットトランジスタＭ３の第２電極が駆動トランジスタＭ１の制御電極に接続され、第１リセットトランジスタＭ３の制御電極が第１リセット制御信号ＶＲＴ１を受信するように第１リセット制御信号線ＲＴ１に接続されるように構成される。第２リセットトランジスタＭ５の第１電極がリセット信号端ＶＩＮＴに接続され、第２リセットトランジスタＭ５の第２電極が発光素子ＥＬの第１端に接続され、第２リセットトランジスタＭ５の制御電極が第２リセット制御信号ＶＲＴ２を受信するように第２リセット制御信号線ＲＴ２に接続されるように構成される。

なお、発光素子ＥＬ、第１コンデンサＣ１、第２コンデンサＣ２、駆動トランジスタＭ１、データ書き込みトランジスタＭ２、補償トランジスタＭ４、第１発光制御トランジスタＭ６、第２発光制御トランジスタＭ７、第１リセットトランジスタＭ３および第２リセットトランジスタＭ５等に関する記載について、上記の図２Ａに示す実施例における、画素回路に関する説明を参照でき、ここでは、詳細な説明が省略される。

本開示の少なくとも１つの実施例は、上記何れか１項に記載の画素回路に応用される駆動方法をさらに提供する。図３は、本開示のいくつかの実施例により提供される画素回路の駆動方法の概略フローチャットである。図３に示すように、当該駆動方法は、
データ書き込み段階では、記憶回路にデータ電圧を書き込むステップＳ１０１と、
補償段階では、記憶されたデータ電圧に基づいて、補償回路に補償電圧を書き込むステップＳ１０２と、
発光段階では、補償電圧に基づいて発光素子が発光するように駆動するステップＳ１０３と、を含むことができる。

本開示の実施例により提供される駆動方法は、データ書き込み段階において、データ電圧を記憶回路に書き込むことで、データ書き込み段階の後の補償段階において、記憶回路に記憶されたデータ電圧に基づいて依然として補償操作を行い、補償時間を延長し、十分に補償するという目的を達成し、補償時間が表示パネルのリフレッシュレート、解像度と関係ないようにすることを実現し、表示パネルの表示輝度の均一性を改善し、表示効果を向上させることができる。

例えば、いくつかの実施例において、当該駆動方法は、第１リセット段階において、発光駆動回路の制御端をリセットすることと、第２リセット段階において、発光素子の第１端をリセットすることと、をさらに含むことができる。

例えば、画素回路のタイムチャットは、実際の必要に応じて設定でき、本開示の実施例はこれを具体的に限定しない。

図４Ａは、画素回路の構成概略図であり、図４Ｂは、図４Ａに示す画素回路の駆動方法のタイムチャットであり、図５は、本開示のいくつかの実施例により提供される画素回路の駆動方法の例示的なタイムチャットである。

例えば、図４Ａに示すように、７ＴＩＣ型画素回路２００は、データ書き込みトランジスタＭ２’と、駆動トランジスタＭ１’と、補償トランジスタＭ４’と、第２コンデンサＣ２’と、第１リセットトランジスタＭ３’と、第２リセットトランジスタＭ５’と、第１発光制御トランジスタＭ６’と、第２発光制御トランジスタＭ７’とを含むことができる。画素回路２００は、発光素子ＥＬ’が発光するように駆動するために用いられる。

例えば、図４Ａと図４Ｂに示すように、第１リセット段階１では、第１リセット制御信号線ＲＴ１により提供される第１リセット制御信号ＶＲＴ１は、ローレベル信号（即ち、有効信号）であり、走査制御信号線Ｇ３により提供される走査制御信号ＶＧ３と、第２リセット制御信号線ＲＴ２により提供される第２リセット制御信号ＶＲＴ２と、発光制御信号線ＥＭにより提供される発光制御信号Ｖ_ＥＭなどとの全部は、ハイレベル信号であり、これにより、第１リセットトランジスタＭ３’は、導通し、データ書き込みトランジスタＭ２’と、駆動トランジスタＭ１’と、補償トランジスタＭ４’と、第２リセットトランジスタＭ５’と、第１発光制御トランジスタＭ６’と、第２発光制御トランジスタＭ７’との全部は、オフされる。リセット信号端ＶＩＮＴから出力されるリセット信号は、駆動トランジスタＭ１’の制御電極をリセットするように第１リセットトランジスタＭ３’を介して駆動トランジスタＭ１’の制御電極に書き込まれることができる。これにより、直前のフレームにおいて、駆動トランジスタＭ１’の制御電極に保持される電圧は、クリアされ、駆動トランジスタＭ１’の制御電極における電圧Ｖ_Ｇ’と駆動トランジスタＭ１’の第１電極における電圧Ｖ_Ｓ’とは、ともにローレベル信号へリセットされる。

例えば、図４Ａと図４Ｂに示すように、データ書き込みおよび補償段階２において、走査制御信号ＶＧ３は、ローレベル信号（即ち、有効信号）であり、第１リセット信号ＶＲＴ１と、第２リセット信号ＶＲＴ２と、発光制御信号Ｖ_ＥＭなどとの全部は、ハイレベル信号であり、これにより、データ書き込みトランジスタＭ２’と、駆動トランジスタＭ１’と、補償トランジスタＭ４’との全部は、導通し、第１リセットトランジスタＭ３’と、第２リセットトランジスタＭ５’と、第１発光制御トランジスタＭ６’と、第２発光制御トランジスタＭ７’との全部は、オフされる。データ書き込みトランジスタＭ２’と、駆動トランジスタＭ１’と、補償トランジスタＭ４’との全部は、導通するため、データ電圧Ｖ_{ｄａｔａ１}は、順次データ書き込みトランジスタＭ２’、駆動トランジスタＭ１’および補償トランジスタＭ４’を介して駆動トランジスタＭ１’の制御電極（即ち、ノードＧ’）に書き込まれ、補償時間が十分であれば、最終的な駆動トランジスタＭ１’の制御電極の電圧は、Ｖ_{ｄａｔａ１}＋Ｖｔｈ’でもよく、Ｖｔｈ’は、駆動トランジスタＭ１’の閾値電圧である。しかし、データ書き込みおよび補償段階２の持続する時間が短いため、データ書き込みおよび補償段階２が終了するとき、駆動トランジスタＭ１’の制御電極の電圧Ｖ_Ｇ’はＶ_{ｄａｔａ１}＋Ｖｔｈ’に達することができず、即ち、Ｖ_Ｇ’＜Ｖ_{ｄａｔａ１}＋Ｖｔｈ’となる。図４Ｂに示すように、当該画素回路２００の駆動方法では、補償過程の時間は、走査制御信号ＶＧ３がローレベル信号である時間と同一である。

例えば、図４Ａと図４Ｂに示すように、第２リセット段階３では、第２リセット信号ＶＲＴ２は、ローレベル信号（即ち、有効信号）であり、第１リセット信号ＶＲＴ１と、走査制御信号ＶＧ３と、発光制御信号Ｖ_ＥＭなどとの全部は、ハイレベル信号であり、これにより、第２リセットトランジスタＭ５’は、導通し、その他のトランジスタの全部は、オフされ、リセット信号端ＶＩＮＴから出力されるリセット信号は、発光素子ＥＬ’の第１端をリセットするように、第２リセットトランジスタＭ５’を介して発光素子ＥＬ’の第１端に書き込まれることができ、このとき、発光素子ＥＬ’は発光しない。

例えば、図４Ａと図４Ｂに示すように、発光段階４では、発光制御信号Ｖ_ＥＭは、ローレベル信号（即ち、有効信号）であり、第１リセット信号ＶＲＴ１と、走査制御信号ＶＧ３と、第２リセット信号ＶＲＴ２などとの全部は、ハイレベル信号であり、これにより、データ書き込みトランジスタＭ２’と、補償トランジスタＭ４’と、第１リセットトランジスタＭ３’と、第２リセットトランジスタＭ５’との全部は、オフされ、第１発光制御トランジスタＭ６’と第２発光制御トランジスタＭ７’とは、ともに導通し、駆動トランジスタＭ１’の第１電極における電圧Ｖ_Ｓは、電源電圧端ＶＤＤから出力される高電圧Ｖ_ｄに上昇し、駆動トランジスタＭ１’の制御電極における電圧Ｖ_Ｇは、駆動トランジスタＭ１’が飽和状態にあるように制御でき、駆動トランジスタＭ１’の飽和電流の式により、駆動トランジスタＭ１’を流れる発光電流Ｉ_１は、Ｉ_１＝Ｋ＊（Ｖ_ＧＳ－Ｖｔｈ’）^２＝Ｋ＊（Ｖ_Ｇ’－Ｖ_ｄ－Ｖｔｈ’）^２と表すことができる。

上記の式において、Ｖ_ＧＳは、駆動トランジスタＭ１’のゲート（即ち、制御電極）とソース（即ち、第１電極）との間の電圧差である。Ｖ_Ｇ’＜Ｖ_{ｄａｔａ１}＋Ｖｔｈ’、Ｖ_Ｇ’－Ｖ_ｄ－Ｖｔｈ’＜Ｖ_{ｄａｔａ１}－Ｖ_ｄであるため、発光素子ＥＬ’から発する光は、書き込まれたデータ電圧Ｖ_{ｄａｔａ１}に一致しなく、表示パネルの表示ムラの現象を引起す。

以下、図２Ａと図５を参照し本開示の実施例により提供される画素回路の駆動方法の操作手順を詳細に説明する。

例えば、図２Ａと図５に示すように、第１リセット段階Ｔ１において、第１リセット制御信号線ＲＴ１により提供される第１リセット制御信号ＶＲＴ１は、ローレベル信号（即ち、有効信号）であり、ゲートラインＧ１により提供される走査制御信号ＶＧ１と、補償制御信号線Ｇ２により提供される補償制御信号ＶＧ２と、第２リセット制御信号線ＲＴ２により提供される第２リセット信号ＶＲＴ２と、第１発光制御信号線ＥＭ１により提供される第１発光制御サブ信号Ｖ_ＥＭ１と、第２発光制御信号線ＥＭ２により提供される第２発光制御サブ信号Ｖ_ＥＭ２などとの全部は、ハイレベル信号であり、これにより、第１リセットトランジスタＭ３は、導通し、データ書き込みトランジスタＭ２と、駆動トランジスタＭ１と、補償トランジスタＭ４と、第２リセットトランジスタＭ５と、第１発光制御トランジスタＭ６と、第２発光制御トランジスタＭ７との全部は、オフされる。リセット信号端ＶＩＮＴから出力されるリセット信号（例えば、低電圧信号）は、駆動トランジスタＭ１の制御電極をリセットするように駆動トランジスタＭ１の制御電極に書き込まれることができる。これにより、直前のフレームでは、駆動トランジスタＭ１の制御電極に保持された電圧は、クリアされ、駆動トランジスタＭ１の制御電極における電圧Ｖ_Ｇと駆動トランジスタＭ１の第１電極における電圧Ｖ_Ｓとは、ともにローレベル信号へリセットされる。

例えば、図２Ａと図５に示すように、データ書き込み段階Ｔ２（例えば、第１補償段階）において、走査制御信号ＶＧ１と補償制御信号ＶＧ２とは、ともにローレベル信号（即ち、有効信号）であり、第１リセット信号ＶＲＴ１と、第２リセット信号ＶＲＴ２と、第１発光制御サブ信号Ｖ_ＥＭ１と、第２発光制御サブ信号Ｖ_ＥＭ２などとの全部は、ハイレベル信号であり、これにより、データ書き込みトランジスタＭ２と、駆動トランジスタＭ１と、補償トランジスタＭ４との全部は、導通し、第１リセットトランジスタＭ３と、第２リセットトランジスタＭ５と、第１発光制御トランジスタＭ６と、第２発光制御トランジスタＭ７との全部は、オフされる。データ電圧Ｖ_{ｄａｔａ１}は、データ書き込みトランジスタＭ２を介して第１コンデンサＣ１の第２端（即ち、駆動トランジスタＭ１の第１電極）に書き込まれ、第１コンデンサＣ１は、当該記憶されたデータ電圧Ｖ_{ｄａｔａ２}（即ち、データ電圧Ｖ_{ｄａｔａ１}）を記憶することができる。駆動トランジスタＭ１の第１電極の電圧Ｖ_Ｓは、記憶されたデータ電圧Ｖ_{ｄａｔａ２}でもよい。補償トランジスタＭ４が導通するため、駆動トランジスタＭ１は、ダイオード接続方式を形成し、駆動トランジスタＭ１も導通することによって、データ電圧_{Ｖｄａｔａ１}は、さらに順次駆動トランジスタＭ１と補償トランジスタＭ４を介して駆動トランジスタＭ１の制御電極（即ち、第３ノードＧ）に書き込まれ、駆動トランジスタＭ１の制御電極の電圧Ｖ_Ｇが徐々に上昇ことによって、補償操作をし始める。

例えば、図２Ａと図５に示すように、補償段階Ｔ３（例えば、第２補償段階）において、補償制御信号ＶＧ２は、ローレベル信号（即ち、有効信号）に保持され、走査制御信号ＶＧ１は、ハイレベル信号（即ち、無効信号）になり、第１リセット信号ＶＲＴ１と、第２リセット信号ＶＲＴ２と、第１発光制御サブ信号Ｖ_ＥＭ１と、第２発光制御サブ信号Ｖ_ＥＭ２等との全部も、ハイレベル信号に保持されることによって、駆動トランジスタＭ１と補償トランジスタＭ４とは、導通を保持し、データ書き込みトランジスタＭ２は、オフされ、第１リセットトランジスタＭ３と、第２リセットトランジスタＭ５と、第１発光制御トランジスタＭ６と、第２発光制御トランジスタＭ７との全部も、オフを保持する。記憶されたデータ電圧Ｖ_{ｄａｔａ２}が第１コンデンサＣ１に記憶されるため、記憶されたデータ電圧Ｖ_{ｄａｔａ２}は、補償操作をし続けるように依然として順次駆動トランジスタＭ１と補償トランジスタＭ４を介して第２コンデンサＣ２に書き込まれることができる。このとき、駆動トランジスタＭ１の第１電極の電圧Ｖ_Ｓが徐々に下がり、駆動トランジスタＭ１の制御電極の電圧Ｖ_Ｇが依然として徐々に上昇する。補償段階Ｔ３は十分に長いため、最終的に、駆動トランジスタＭ１の第１電極と駆動トランジスタＭ１の制御電極との電圧差Ｖ_ＧＳは、駆動トランジスタＭ１の閾値電圧Ｖｔｈに等しくなり、即ち、Ｖ_ＧＳ＝Ｖｔｈとなるとき、駆動トランジスタＭ１は、オフされ、補償段階Ｔ３は、終了する。第１コンデンサＣ１の静電容量の値は、第２コンデンサＣ２の静電容量の値よりも大幅に大きいため、駆動トランジスタＭ１の第１電極の電圧Ｖ_Ｓの補償段階Ｔ３の補償過程での減少量は、小さいため、補償段階Ｔ３が終了するとき、駆動トランジスタＭ１の第１電極の電圧Ｖ_Ｓは、記憶されたデータ電圧Ｖ_{ｄａｔａ２}と基本的に同一である。つまり、補償段階Ｔ３が終了するとき、駆動トランジスタＭ１の第１電極の電圧Ｖ_Ｓは、およそ記憶されたデータ電圧Ｖ_{ｄａｔａ２}であり、駆動トランジスタＭ１の制御電極の電圧Ｖ_Ｇは、およそＶ_{ｄａｔａ２}＋Ｖｔｈである。第１コンデンサＣ１の静電容量の値は、第２コンデンサＣ２の静電容量の値よりも大幅に大きいとき、補償段階Ｔ３において、駆動トランジスタＭ１の第１電極の電圧の減少量は、無視してもよく、即ち、補償段階Ｔ３が終了するとき、駆動トランジスタＭ１の第１電極の電圧Ｖ_Ｓ＝Ｖ_{ｄａｔａ２}（即ち、Ｖ_{ｄａｔａ１}）であり、駆動トランジスタＭ１の制御電極の電圧Ｖ_Ｇ＝Ｖ_{ｄａｔａ２}＋Ｖｔｈである。

例えば、図５に示すように、当該画素回路の駆動方法では、補償過程の時間は、データ書き込み段階Ｔ２の時間と補償段階Ｔ３の時間とを含む。

例えば、図５に示すように、走査制御信号ＶＧ１がローレベル信号である時間は、データ電圧Ｖ_{ｄａｔａ１}が提供される時間と同一であるが、補償制御信号ＶＧ２がローレベル信号である時間は、データ電圧Ｖ_{ｄａｔａ１}が提供される時間と関係がない。補償制御信号ＶＧ２が有効信号である時間を調整し、第１コンデンサＣ１によりデータ電圧Ｖ_{ｄａｔａ１}を一時的に記憶することによって、補償時間を間接延長することができ、少ないコストで高解像度、高リフレッシュレートの画素駆動を実現することができる。

例えば、図５に示すように、データ書き込み段階Ｔ２（第１補償段階）の持続時間は、補償段階Ｔ３（第２補償段階）の持続時間よりも短く、即ち、本開示の実施例により提供される駆動方法は、補償時間を延長し、十分に補償するという目的を達成することができる。

なお、データ書き込み段階Ｔ２において、データ電圧Ｖ_{ｄａｔａ１}は、駆動トランジスタＭ１の制御電極に書き込まれることができ、およびデータ書き込み段階Ｔ２において、補償操作をし始め、補償段階Ｔ３において、データ電圧Ｖ_{ｄａｔａ１}は、補償操作をし続けるように依然として駆動トランジスタＭ１の制御電極に書き込まれることができる。これにより、本開示の実施例において、閾値電圧の補償は、第１補償段階（データ書き込み段階Ｔ２）と第２補償段階（補償段階Ｔ３）とを含むことができる。

例えば、図２Ａと図５に示すように、第２リセット段階Ｔ４において、第２リセット信号ＶＲＴ２は、ローレベル信号（即ち、有効信号）であり、第１リセット信号ＶＲＴ１と、走査制御信号ＶＧ１と、補償制御信号ＶＧ２と、第１発光制御サブ信号Ｖ_ＥＭ１と、第２発光制御サブ信号Ｖ_ＥＭ２などとの全部は、ハイレベル信号であり、これにより、第２リセットトランジスタＭ５は、導通し、その他のトランジスタは、全部オフされ、リセット信号端ＶＩＮＴから出力されるリセット信号は、発光素子ＥＬの第１端をリセットするように発光素子ＥＬの第１端に書き込まれることができ、このとき、発光素子ＥＬは発光しない。

例えば、図２Ａと図５に示すように、発光段階Ｔ５では、第１発光制御サブ信号Ｖ_ＥＭ１と第２発光制御サブ信号Ｖ_ＥＭ２とは、ともにローレベル信号（即ち、有効信号）であり、走査制御信号ＶＧ１と、補償制御信号ＶＧ２と、第１リセット信号ＶＲＴ１と、第２リセット信号ＶＲＴ２などとの全部は、ハイレベル信号であり、これにより、データ書き込みトランジスタＭ２と、補償トランジスタＭ４と、第１リセットトランジスタＭ３と、第２リセットトランジスタＭ５との全部は、オフされ、第１発光制御トランジスタＭ６と第２発光制御トランジスタＭ７とは、ともに導通し、駆動トランジスタＭ１の第１電極における電圧Ｖ_Ｓが第２電源端Ｖ２から出力される第２電圧信号Ｖ_ｄ２に上昇し、駆動トランジスタＭ１の制御電極における電圧Ｖ_Ｇが駆動トランジスタＭ１が飽和状態にあるように制御することができ、駆動トランジスタＭ１の飽和電流の式により、駆動トランジスタＭ１を流れる発光電流Ｉ_ＥＬは、
Ｉ_ＥＬ＝Ｋ＊（Ｖ_ＧＳ－Ｖｔｈ）^２
＝Ｋ＊［（Ｖ_{ｄａｔａ２}＋Ｖｔｈ－Ｖ_ｄ２）－Ｖｔｈ］^２
＝Ｋ＊（Ｖ_{ｄａｔａ２}－Ｖ_ｄ２）^２
と表すことができる。

上記の式において、Ｖ_ＧＳは、駆動トランジスタＭ１のゲートとソースとの間の電圧差であり、Ｖｔｈは、駆動トランジスタＭ１の閾値電圧である。上記の式によりわかるように、発光電流Ｉ_ＥＬは、既に駆動トランジスタＭ１の閾値電圧Ｖｔｈに影響されず、第２電源端Ｖ２から出力される第２電圧信号Ｖ_ｄ２と記憶されたデータ電圧Ｖ_{ｄａｔａ２}（即ち、データ電圧Ｖ_{ｄａｔａ１}）のみに関係がある。記憶されたデータ電圧Ｖ_{ｄａｔａ２}は、データ電圧線により直接伝送され、駆動トランジスタＭ１の閾値電圧Ｖｔｈと関係がなく、このように、駆動トランジスタＭ１の工程プロセスおよび長時間の操作による閾値電圧のドリフトの問題を解決することができる。上記により、本開示の実施例により提供される画素回路は、発光電流Ｉ_ＥＬの正確性を確保し、駆動トランジスタＭ１の閾値電圧による発光電流Ｉ_ＥＬへの影響を解消し、発光素子ＥＬが正常に動作することを確保し、表示画面の均一性を向上させ、表示効果を向上させることができる。

例えば、上記の式では、Ｋは、定数であり、かつＫは、Ｋ＝０．５＊μ_ｐ＊Ｃ_ｏｘ＊（Ｗ／Ｌ）と表すことができる。

ただし、μ_ｐは、駆動トランジスタＭ１の電子移動度であり、Ｃ_ｏｘは、駆動トランジスタＭ１のゲート単位静電容量であり、Ｗは、駆動トランジスタＭ１のチャネル幅であり、Ｌは、駆動トランジスタＭ１のチャネル長である。

なお、第１リセット段階、第２リセット段階、補償段階、データ書き込み段階および発光段階などとの設置形態は、実際の応用ニーズに応じて設定でき、本開示の実施例は、それらを具体的に限定しない。

本開示のいくつかの実施例は、表示装置をさらに提供する。図６は、本開示のいくつかの実施例により提供される表示装置の概略ブロック図である。図６に示すように、表示装置８０は、画像を表示するための表示パネル７０を含むことができる。表示パネル７０は、複数の画素ユニットを含み、複数の画素ユニットは、アレイ配置されることができる。各画素ユニットは、上記の何れか１つの実施例に記載の画素回路１００を含むことができる。当該画素回路１００は、記憶回路によりデータ電圧を一時的に記憶することにより、データ書き込み段階の後でも依然として補償操作を行うことができ、補償時間を延長し、十分に補償するという目的を達成し、補償時間が表示パネルのリフレッシュレート解像度と関係ないようにすることを実現し、表示パネルの表示の輝度の均一性を改善し、表示効果を向上させる。

例えば、各画素ユニットは、上記の何れか１つの実施例に記載の発光素子をさらに含むことができる。各画素ユニットにおいて、画素回路は、発光素子が発光するように駆動するように構成される。

例えば、表示パネル７０は、矩形のパネル、円形のパネル、楕円形のパネル又は多角形のパネル等でもよい。なお、表示パネル７０は、平面のパネルだけではなく、曲面のパネル、さらに球面のパネルでもよい。

例えば、表示パネル７０は、タッチ機能をさらに備えてもよく、即ち、表示パネル７０は、タッチ表示パネルでもよい。

例えば、図６に示すように、表示装置８０は、ゲートドライバ８２をさらに含むことができる。ゲートドライバ８２は、データ書き込み回路へ走査制御信号を提供するように、ゲートラインを介して画素ユニットの画素回路におけるデータ書き込み回路に電気的に接続されるように構成される。ゲートドライバ８２は、補償回路へ補償制御信号を提供するように、補償制御信号線を介して画素ユニットの画素回路における補償回路に電気的に接続されるようにさらに構成される。

例えば、図６に示すように、表示装置８０は、データドライバ８４をさらに含むことができる。データドライバ８４は、データ書き込み回路へデータ電圧を提供するように、データ線を介して画素ユニットの画素回路におけるデータ書き込み回路に電気的に接続されるように構成される。

例えば、ゲートドライバ８２とデータドライバ８４とは、各自の専用集積回路チップによってそれぞれ実現されることができ、または半導体製造プロセスで表示パネル７０に直接製造されることによって実現されることもできる。例えば、ゲートドライバ８２は、ＧＯＡ（Ｇａｔｅ Ｄｒｉｖｅｒ Ｏｎ Ａｒｒａｙ）型ゲート駆動回路を含むことができる。

例えば、表示装置８０は、携帯電話、タブレットコンピュータ、テレビ、ディスプレイ、ノートパソコン、デジタルフォトフレーム、ナビゲーション等の任意の表示機能を持つ製品や部材でもよい。

なお、表示装置８０の他の構成部分（例えば、制御装置、画像データ符号化／復号化装置、時計回路等）の全部は、当業者の理解すべきものであり、ここで詳細な説明が省略され、本開示を限制するものとしてはいけない。

本開示について、下記の点をさらに説明する必要がある。
（１）本開示の実施例の図面は、本開示の実施例の関する構造のみに関し、他の構造について通常の設計を参照することができる。
（２）コンフリクトがない場合、本開示の実施例および実施例における特徴を互いに組合せて新しい実施例を得ることができる。
以上は、本開示の具体的な実施形態に過ぎず、本開示の保護範囲は、これに限定されず、特許請求の範囲の保護範囲を基準とすべきである。

Claims (15)

1. 記憶回路と、データ書き込み回路と、発光駆動回路と、補償回路とを含む画素回路であって、
   前記データ書き込み回路は、前記記憶回路に接続され、かつ走査制御信号の制御でデータ電圧を前記記憶回路に書き込むように構成され、
   前記記憶回路は、前記データ電圧を記憶し、かつ記憶されたデータ電圧を前記補償回路により補償操作を行うことに用いられるように構成され、
   前記補償回路は、前記発光駆動回路に接続され、かつ補償制御信号の制御で前記記憶されデータ電圧に基づいた補償電圧を、前記発光駆動回路の制御端に保持するように構成され、
   前記発光駆動回路は、発光素子にさらに接続され、かつ前記補償電圧の制御で前記発光素子が発光するように駆動するように構成され、
   前記走査制御信号の有効時間と前記補償制御信号の有効時間とが部分的に重なり、前記走査制御信号の有効時間は前記補償制御信号の有効時間よりも短く、
   前記データ書き込み回路と前記記憶回路とはいずれも前記発光駆動回路に直接接続されており、
   前記記憶回路は、第１コンデンサを含み、前記第１コンデンサの第１端は、第１電源端に直接接続され、前記第１コンデンサの第２端は、前記データ書き込み回路に接続され、
   前記発光駆動回路は、前記発光素子の前記第１端に接続され、前記発光素子の第２端は、第３電源端に直接接続され、
   前記第１電源端から出力される第１電圧信号と、前記第３電源端から出力される第３電圧信号とが同一であり、
   前記補償制御信号の有効時間は連続的であり、前記補償制御信号は、個別で幅が調整可能な信号であり、
   前記発光駆動回路は駆動トランジスタを含み、前記補償回路は補償トランジスタと第２コンデンサを含み、
   前記補償トランジスタの第１電極は前記駆動トランジスタの第２電極に接続され、前記補償トランジスタの第２電極は前記駆動トランジスタの制御電極に接続され、前記補償トランジスタの制御電極は前記補償制御信号を受信するように構成され、
   前記第２コンデンサの第１端は第２電源端に接続され、前記第２コンデンサの第２端は前記駆動トランジスタの制御電極に接続され、
   前記第１コンデンサの静電容量の値は前記第２コンデンサの静電容量の値よりも大きく、前記第１コンデンサの静電容量の値は前記第２コンデンサの静電容量の値の５０から１０００倍である、画素回路。
2. 前記発光駆動回路の制御端が、前記駆動トランジスタの前記制御電極を含み、
   前記駆動トランジスタの第１電極が前記データ書き込み回路と前記第１コンデンサの第２端とに接続される、請求項１に記載の画素回路。
3. 前記データ書き込み回路は、データ書き込みトランジスタを含み、
   前記データ書き込みトランジスタの第１電極が前記データ電圧を受信するように構成され、前記データ書き込みトランジスタの第２電極が前記第１コンデンサの第２端と前記駆動トランジスタの第１電極に接続され、前記データ書き込みトランジスタの制御電極が前記走査制御信号を受信するように構成される、請求項２に記載の画素回路。
4. 前記発光駆動回路と前記発光素子にそれぞれ接続され、かつ発光制御信号の制御で前記発光駆動回路が前記発光素子を駆動して発光させるように制御するように構成される発光制御回路をさらに含む、請求項１に記載の画素回路。
5. 前記発光制御回路は、第１発光制御トランジスタを含み、前記発光制御信号が第１発光制御サブ信号を含み、
   前記第１発光制御トランジスタの第１電極が前記第２電源端に接続され、前記第１発光制御トランジスタの第２電極が前記駆動トランジスタの第１電極に接続され、前記第１発光制御トランジスタの制御電極が前記第１発光制御サブ信号を受信するように構成される、請求項４に記載の画素回路。
6. 前記発光制御回路は、第２発光制御トランジスタをさらに含み、前記発光制御信号は、第２発光制御サブ信号を含み、
   前記第２発光制御トランジスタの第１電極が前記駆動トランジスタの第２電極に接続され、前記第２発光制御トランジスタの第２電極が前記発光素子の前記第１端に接続され、前記第２発光制御トランジスタの制御電極が前記第２発光制御サブ信号を受信するように構成される、請求項５に記載の画素回路。
7. 前記発光駆動回路の制御端とリセット信号端とに接続され、かつ第１リセット制御信号の制御で前記発光駆動回路の制御端をリセットするように構成される第１リセット回路をさらに含む、請求項１～６のいずれか一項に記載の画素回路。
8. 前記発光素子の前記第１端とリセット信号端とに接続され、かつ第２リセット制御信号の制御で前記発光素子の前記第１端をリセットするように構成される第２リセット回路をさらに含む、請求項１～７のいずれか一項に記載の画素回路。
9. 前記補償制御信号と前記第２リセット制御信号とは、同一の信号である、請求項８に記載の画素回路。
10. 前記第１電源端により出力される前記第１電圧信号は、前記リセット信号端により出力されるリセット信号と同一である、請求項７～９のいずれか一項に記載の画素回路。
11. 第１コンデンサと、第２コンデンサと、駆動トランジスタと、データ書き込みトランジスタと、補償トランジスタと、第１発光制御トランジスタと、第２発光制御トランジスタと、第１リセットトランジスタと、第２リセットトランジスタとを含む画素回路であって、
    前記データ書き込みトランジスタの第１電極がデータ電圧を受信するように構成され、前記データ書き込みトランジスタの第２電極が前記第１コンデンサの第２端に接続され、前記データ書き込みトランジスタの制御電極が走査制御信号を受信するように構成され、
    前記第１コンデンサの第１端が第１電源端に直接接続され、前記第１コンデンサが前記データ書き込みトランジスタに書き込まれた前記データ電圧を記憶するように構成され、
    前記駆動トランジスタの第１電極が前記データ書き込みトランジスタの第２電極と前記第１コンデンサの第２端とに接続され、前記駆動トランジスタの第２電極が前記補償トランジスタの第１電極に接続され、前記駆動トランジスタの制御電極が前記補償トランジスタの第２電極に接続され、
    前記補償トランジスタの制御電極が補償制御信号を受信するように構成され、
    前記第２コンデンサの第１端が前記第１電源端に接続され、前記第２コンデンサの第２端が前記駆動トランジスタの制御電極に接続され、
    前記第１発光制御トランジスタの第１電極が前記第１電源端に接続され、前記第１発光制御トランジスタの第２電極が前記駆動トランジスタの第１電極に接続され、前記第１発光制御トランジスタの制御電極が第１発光制御サブ信号を受信するように構成され、
    前記第２発光制御トランジスタの第１電極が前記駆動トランジスタの第２電極に接続され、前記第２発光制御トランジスタの第２電極が発光素子の第１端に接続され、前記第２発光制御トランジスタの制御電極が前記第１発光制御サブ信号を受信するように構成され、
    前記発光素子の第２端が第３電源端に直接接続され、
    前記第１リセットトランジスタの第１電極がリセット信号端に接続され、前記第１リセットトランジスタの第２電極が前記駆動トランジスタの制御電極に接続され、前記第１リセットトランジスタの制御電極が第１リセット制御信号を受信するように構成され、
    前記第２リセットトランジスタの第１電極が前記リセット信号端に接続され、前記第２リセットトランジスタの第２電極が前記発光素子の第１端に接続され、前記第２リセットトランジスタの制御電極が第２リセット制御信号を受信するように構成され、
    前記走査制御信号の有効時間と前記補償制御信号の有効時間とが部分的に重なり、前記走査制御信号の有効時間は前記補償制御信号の有効時間よりも短く、
    前記データ書き込みトランジスタと前記第１コンデンサとはいずれも前記駆動トランジスタに直接接続されており、
    前記第１電源端から出力される第１電圧信号と、前記第３電源端から出力される第３電圧信号とが同一であり、
    前記補償制御信号の有効時間は連続的であり、前記補償制御信号は、個別で幅が調整可能な信号であり、
    前記第１コンデンサの静電容量の値は前記第２コンデンサの静電容量の値よりも大きく、前記第１コンデンサの静電容量の値は前記第２コンデンサの静電容量の値の５０から１０００倍である、画素回路。
12. 請求項１～１０のいずれか一項に記載の画素回路に応用される駆動方法であって、
    データ書き込み段階では、前記記憶回路に前記データ電圧を書き込むことと、
    補償段階では、前記記憶されたデータ電圧に基づいて、前記補償回路に前記補償電圧を書き込むことと、
    発光段階では、前記補償電圧に基づいて前記発光素子が発光するように駆動することと、を含む、駆動方法。
13. 前記データ書き込み段階の持続時間は、前記補償段階の持続時間よりも短いである、請求項１２に記載の駆動方法。
14. 請求項１～１１のいずれか一項に記載の画素回路を含む、表示装置。
15. 請求項１～１１のいずれか一項に記載の発光素子をさらに含み、
    前記画素回路は、前記発光素子が発光するように駆動するように構成される、請求項１４に記載の表示装置。

Images