JP7483101B1 - 表示装置及び表示装置の製造方法 - Google Patents

表示装置及び表示装置の製造方法 Download PDF

Info

Publication number
JP7483101B1
JP7483101B1 JP2023096706A JP2023096706A JP7483101B1 JP 7483101 B1 JP7483101 B1 JP 7483101B1 JP 2023096706 A JP2023096706 A JP 2023096706A JP 2023096706 A JP2023096706 A JP 2023096706A JP 7483101 B1 JP7483101 B1 JP 7483101B1
Authority
JP
Japan
Prior art keywords
substrate
align
patterns
alignment
grooves
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2023096706A
Other languages
English (en)
Other versions
JP2024079547A (ja
Inventor
スンハン ペク,
サンピョ ホン,
ヒョンジン アン,
キョンジェ ユン,
ジョンピル ハン,
Original Assignee
エルジー ディスプレイ カンパニー リミテッド
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by エルジー ディスプレイ カンパニー リミテッド filed Critical エルジー ディスプレイ カンパニー リミテッド
Application granted granted Critical
Publication of JP7483101B1 publication Critical patent/JP7483101B1/ja
Publication of JP2024079547A publication Critical patent/JP2024079547A/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • GPHYSICS
    • G09EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09GARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/006Electronic inspection or testing of displays and display drivers, e.g. of LED or LCD displays
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10KORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K71/00Manufacture or treatment specially adapted for the organic devices covered by this subclass
    • H10K71/851Division of substrate
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/005Processes
    • H01L33/0093Wafer bonding; Removal of the growth substrate
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10KORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K77/00Constructional details of devices covered by this subclass and not covered by groups H10K10/80, H10K30/80, H10K50/80 or H10K59/80
    • H10K77/10Substrates, e.g. flexible substrates
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10KORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10OLED displays
    • H10K59/12Active-matrix OLED [AMOLED] displays
    • H10K59/124Insulating layers formed between TFT elements and OLED elements

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Power Engineering (AREA)
  • Electroluminescent Light Sources (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)

Abstract

【解決手段】本発明の一実施例に係る表示装置は、表示領域及び非表示領域を含む基板、基板上に配置され、一部分が基板の外側に突出した有機絶縁層、非表示領域で基板と有機絶縁層との間に配置された複数のアラインパターン、及び基板の外側に突出した有機絶縁層の一部分の下面に配置された複数のアライン溝を含む。【効果】従って、本発明は、基板のエッジに隣接するように配置された複数のアラインパターンから基板のエッジの位置を容易に検出することができる。【選択図】図1

Description

本発明は、表示装置及び表示装置の製造方法に関し、より詳細には、食刻された基板の状態を容易にモニタリングできる表示装置及び表示装置の製造方法に関する。
コンピュータのモニタやTV、携帯電話等に使用される表示装置には、自ら光を発光する有機発光表示装置(Organic Light Emitting Display;OLED)等と、別途の光源を要する液晶表示装置(Liquid Crystal Display;LCD)等がある。
表示装置は、コンピュータのモニタ及びTVだけではなく、個人携帯機器までその適用範囲が多様になっており、広い表示面積を有しながらも減少した体積及び重さを有する表示装置についての研究が進行している。
一方、表示装置は、最初から表示装置と対応する基板上に製造工程を進行せず、マザー基板上に製造工程を進行した後、マザー基板をレーザまたはホイールを利用して物理的な方式で複数個に切断することで複数の表示装置を形成することができる。ただし、マザー基板がガラスからなる場合、切断面に微細クラックやガラス破片等が発生して切断面を滑らかに加工する別途のグラインディング工程が必要である。
本発明が解決しようとする課題は、食刻された基板のエッジの位置を容易にモニタリングできる表示装置及び表示装置の製造方法を提供することである。
本発明が解決しようとする他の課題は、マザー基板の食刻範囲を肉眼で簡単にモニタリングできる表示装置及び表示装置の製造方法を提供することである。
本発明が解決しようとする他の課題は、基板を多様な形状に食刻可能な表示装置及び表示装置の製造方法を提供することである。
本発明が解決しようとする他の課題は、剛性が向上した基板を含む表示装置及び表示装置の製造方法を提供することである。
本発明の課題は、以上において言及した課題に制限されず、言及されていない他の課題は、下記の記載から当業者に明確に理解され得るだろう。
前述したような課題を解決するために、本発明の一実施例に係る表示装置は、表示領域及び非表示領域を含む基板、基板上に配置され、一部分が基板の外側に突出した部分を有する有機絶縁層、非表示領域で基板と有機絶縁層との間に配置された複数のアラインパターン、及び有機絶縁層の一部分の下面に配置され、前記基板の外側に突出した複数のアライン溝を含む。従って、本発明は、基板のエッジに隣接するように配置された複数のアラインパターンから基板のエッジの位置を容易に検出することができる。
本発明の一実施例に係る表示装置の製造方法は、マザー基板上でスクライビングラインに隣接するように複数のアラインパターンを形成するステップ、複数のアラインパターンを覆う有機絶縁層を形成するステップ、及びスクライビングラインに沿ってマザー基板を食刻液で食刻するステップを含み、マザー基板を食刻するステップは、マザー基板と複数のアラインパターンのうち一部を共に食刻するステップである。従って、本発明は、マザー基板の食刻工程後、食刻されずに残っているアラインパターンからマザー基板の食刻範囲をモニタリングすることができる。
その他の実施例の具体的な事項は、詳細な説明及び図面に含まれている。
本発明は、基板のエッジの位置を肉眼で容易にモニタリングすることができる。
本発明は、マザー基板の食刻範囲をモニタリングしてマザー基板から複数の表示装置を容易に形成することができる。
本発明は、基板を化学的な方式で食刻することで基板の切断面で微細クラックや破片を最小化し、基板の剛性を向上させることができる。
本発明は、基板を多様な形状に容易に形成することができる。
本発明に係る効果は、以上において例示された内容により制限されず、さらに多様な効果が本発明内に含まれている。
本発明の一実施例に係る表示装置の平面図である。 図1のII-II’に沿った断面図である。 図1のIII-III’に沿った断面図である。 本発明の一実施例に係る表示装置の製造方法を説明するためのマザー基板の平面図である。 図4のV-V’に沿った断面図である。 図4のV-V’に沿った断面図である。 本発明の他の実施例に係る表示装置の平面図である。
本発明の利点及び特徴、そして、それらを達成する方法は、添付の図面と共に詳細に後述されている実施例を参照すると、明確になるだろう。しかし、本発明は、以下において開示される実施例に制限されるものではなく、互いに異なる多様な形状に具現され、単に、本実施例は、本発明の開示が完全なものとなるようにし、本発明の属する技術の分野における通常の知識を有する者に発明の範疇を完全に知らせるために提供されるものである。
本発明の実施例を説明するための図面に開示された形状、面積、比率、角度、個数等は、例示的なものであるので、本発明は、図示された事項に制限されるものではない。明細書全体にわたって、同じ参照符号は、同じ構成要素を指す。
また、本発明を説明するにあたって、関連した公知技術についての具体的な説明が本発明の要旨を不要に濁す恐れがあると判断される場合、その詳細な説明は省略する。本発明上において言及された「含む」、「有する」、「なされる」等が使用される場合、「~だけ」が使用されない以上、他の部分が加えられ得る。構成要素を単数で表現した場合、特に明示的な記載事項がない限り、複数を含む場合を含む。
構成要素を解釈するにあたって、別途の明示的な記載がなくても誤差範囲を含むものと解釈する。
位置関係についての説明である場合、例えば、「~上に」、「~上部に」、「~下部に」、「~隣に」等と二部分の位置関係が説明される場合、「すぐ」または「直接」が使用されない以上、二部分の間に一つ以上の他の部分が位置してもよい。
素子または層が他の素子または層の「上(on)」と称されるものは、他の素子のすぐ上または中間に他の層または他の素子を介在した場合をいずれも含む。
また、第1、第2等が多様な構成要素を述べるために使用されるが、これらの構成要素は、これらの用語により制限されない。これらの用語は、単に一つの構成要素を他の構成要素と区別するために使用するものである。従って、以下において言及される第1構成要素は、本発明の技術的思想内で第2構成要素であってもよい。
明細書全体にわたって、同じ参照符号は、同じ構成要素を指す。
図面で示された各構成の面積及び厚さは、説明の便宜のために示されたものであり、本発明は、示された構成の面積及び厚さに必ずしも限定されるものではない。
本発明の様々な実施例のそれぞれの特徴は、部分的または全体的に互いに結合または組み合わせ可能であり、技術的に多様な連動及び駆動が可能であり、各実施例が互いに対して独立して実施可能であってもよく、関連関係で共に実施してもよい。
以下においては、添付の図面を参照して、本発明の多様な実施例を詳細に説明する。
図1は、本発明の一実施例に係る表示装置の平面図である。図2は、図1のII-II’に沿った断面図である。図3は、図1のIII-III’に沿った断面図である。
図1及び図2を参照すると、本発明の一実施例に係る表示装置100は、基板110、第1バッファ層111、第1ゲート絶縁層112、第1層間絶縁層113、第2バッファ層114、第2ゲート絶縁層115、第2層間絶縁層116、第1平坦化層117、第2平坦化層118、バンク119、スペーサー層SPCL、スペーサーSPC、第1トランジスタ120、第2トランジスタ130、ストレージキャパシタ140、連結電極150、補助電極160、発光素子170、パッド電極PE、封止層180、サイドコーティング層190、偏光板POL、アラインパターンAP及びアライン溝AGを含む。
まず、図1を参照すると、基板110は、表示装置100に含まれた多様な構成要素を支持するための構成であり、絶縁物質からなり得る。例えば、基板110は、ガラスからなり得る。
基板110は、表示領域AA及び非表示領域NAを含む。
表示領域AAは、表示装置100で映像が表示される領域である。表示領域AAには、複数の画素を構成する複数のサブ画素及び複数のサブ画素を駆動するための回路が配置され得る。複数のサブ画素は、表示領域AAを構成する最小単位であり、複数のサブ画素それぞれに表示素子が配置され得る。例えば、複数のサブ画素それぞれには、表示素子としてアノード171、発光層172及びカソード173を含む発光素子170が配置され得るが、これに制限されない。また、複数のサブ画素を駆動するための回路には、駆動素子及び配線等が含まれ得る。例えば、回路は、トランジスタ、ストレージキャパシタ140、スキャン配線、データ配線等からなり得るが、これに制限されない。
非表示領域NAは、映像が表示されない領域である。非表示領域NAには、表示領域AAの発光素子170を駆動するための多様な配線及び回路等が配置される。例えば、非表示領域NAには、表示領域AAの複数のサブ画素及び回路に信号を伝達するためのリンク配線またはゲートドライバIC、データドライバICのような駆動IC等が配置され得るが、これに制限されない。
非表示領域NAに複数のパッド電極PEが配置される。複数のパッド電極PEは、フレキシブルフィルム及び印刷回路基板110のような駆動部品と電気的に連結され、表示領域AAの複数のサブ画素に各種の信号を伝達できる。この場合、複数のパッド電極PEは、複数のサブ画素と連結された各種の信号配線、例えば、スキャン配線やデータ配線等と電気的に連結され得る。図1においては、下側の非表示領域NAに4個のパッド電極PEが配置されたものと示したが、パッド電極PEの個数と位置は、これに制限されない。
基板110を囲むサイドコーティング層190が配置される。サイドコーティング層190は、基板110の内側エッジ110Eを覆うように配置され得る。サイドコーティング層190は、基板110から露出された表示装置100の外郭部を覆うことができる。基板110の食刻過程で基板110の上部の有機絶縁層が基板110から露出され得、サイドコーティング層190は、基板110から露出された有機絶縁層を覆って表示装置100の外郭部を保護し、表示装置100の内部に水分や酸素が浸透することを最小化することができる。
図2を参照すると、基板110上に第1バッファ層111が配置される。第1バッファ層111は、基板110から水分または不純物の拡散を最小化することができる。第1バッファ層111は、シリコン酸化物(SiOx)またはシリコン窒化物(SiNx)の単一層または複層で構成され得るが、これに制限されない。
第1バッファ層111上で複数のサブ画素それぞれに複数のトランジスタが配置される。複数のトランジスタは、第1トランジスタ120及び第2トランジスタ130を含む。
複数のトランジスタは、互いに異なるタイプのトランジスタからなり得る。例えば、複数のトランジスタのうち一つのトランジスタは、酸化物半導体をアクティブ層とするトランジスタであってよい。酸化物半導体物質は、オフ電流(off-current)が低いので、ターンオン(turn on)時間が短く、ターンオフ(turn off)時間を長く維持するスイッチングトランジスタに適している。
例えば、複数のトランジスタのうち他の一つのトランジスタは、低温ポリシリコン(Low Temperature Poly-Silicon、LTPS)をアクティブ層とするトランジスタであってよい。ポリシリコン物質は、移動度が高くて、消費電力が低く信頼性に優れるので、駆動トランジスタに適し得る。
一方、複数のトランジスタは、NタイプのトランジスタまたはPタイプのトランジスタであってよい。Nタイプのトランジスタは、キャリアが電子であるので、ソース電極からドレイン電極に電子が流れることができ、電流は、ドレイン電極からソース電極に流れることができる。Pタイプのトランジスタは、キャリアが正孔であるので、ソース電極からドレイン電極に正孔が流れることができ、電流は、ソース電極からドレイン電極に流れることができる。例えば、複数のトランジスタのうち一つのトランジスタは、Nタイプのトランジスタであってよく、複数のトランジスタのうち他の一つのトランジスタは、Pタイプのトランジスタであってよい。
まず、第1バッファ層111上に第1トランジスタ120が配置される。第1トランジスタ120は、第1アクティブ層121、第1ゲート電極122、第1ソース電極123及び第1ドレイン電極124を含む。
具体的に、第1バッファ層111上に第1アクティブ層121が配置される。第1アクティブ層121は、例えば、酸化物半導体、非晶質シリコンまたはポリシリコン等からなり得るが、これに制限されない。
第1アクティブ層121上に第1ゲート絶縁層112が配置される。第1ゲート絶縁層112は、第1アクティブ層121と第1ゲート電極122を絶縁させるための絶縁層であり、シリコン酸化物(SiOx)またはシリコン窒化物(SiNx)の単一層または複層で構成され得るが、これに制限されない。
第1ゲート絶縁層112上に第1ゲート電極122が配置される。第1ゲート電極122は、導電性物質、例えば、銅(Cu)、アルミニウム(Al)、モリブデン(Mo)、ニッケル(Ni)、チタン(Ti)、クロム(Cr)またはこれに対する合金で構成され得るが、これに制限されない。
第1ゲート電極122上に第1層間絶縁層113、第2バッファ層114、第2ゲート絶縁層115及び第2層間絶縁層116が配置される。
第1層間絶縁層113は、第1層間絶縁層113の下部の構成を保護するための絶縁層であり、シリコン酸化物(SiOx)またはシリコン窒化物(SiNx)の単一層または複層で構成され得るが、これに制限されない。
第1層間絶縁層113上に配置された第2バッファ層114は、シリコン酸化物(SiOx)またはシリコン窒化物(SiNx)の単一層または複層で構成され得るが、これに制限されない。
第2バッファ層114上に第2ゲート絶縁層115が配置される。第2ゲート絶縁層115は、後述する第2トランジスタ130の第2アクティブ層131と第2ゲート電極132を絶縁させるための絶縁層である。第2ゲート絶縁層115は、シリコン酸化物(SiOx)またはシリコン窒化物(SiNx)の単一層または複層で構成され得るが、これに制限されない。
第2ゲート絶縁層115上に第2層間絶縁層116が配置される。第2層間絶縁層116は、第2層間絶縁層116の下部の構成を保護するための絶縁層であり、シリコン酸化物(SiOx)またはシリコン窒化物(SiNx)の単一層または複層で構成され得るが、これに制限されない。
第2層間絶縁層116上に互いに離隔された第1ソース電極123及び第1ドレイン電極124が配置される。第1ソース電極123及び第1ドレイン電極124は、第2層間絶縁層116、第2ゲート絶縁層115、第2バッファ層114及び第1層間絶縁層113に形成されたコンタクトホールを通して第1アクティブ層121と電気的に連結され得る。第1ソース電極123及び第1ドレイン電極124は、導電性物質、例えば、銅(Cu)、アルミニウム(Al)、モリブデン(Mo)、チタン(Ti)、またはこれらの合金で構成され得るが、これに制限されるものではない。
次に、第2バッファ層114上に第2トランジスタ130が配置される。第2トランジスタ130は、第2アクティブ層131、第2ゲート電極132、第2ソース電極133及び第2ドレイン電極134を含む。
第2バッファ層114上に第2アクティブ層131が配置される。第2アクティブ層131は、例えば、酸化物半導体、非晶質シリコンまたはポリシリコン等からなり得るが、これに制限されない。
第2アクティブ層131上に第2ゲート絶縁層115が配置され、第2ゲート絶縁層115上に第2ゲート電極132が配置される。第2ゲート電極132は、導電性物質、例えば、銅(Cu)、アルミニウム(Al)、モリブデン(Mo)、ニッケル(Ni)、チタン(Ti)、クロム(Cr)またはこれに対する合金で構成され得るが、これに制限されない。
第2ゲート電極132上に第2層間絶縁層116が配置され、第2層間絶縁層116上に互いに離隔された第2ソース電極133及び第2ドレイン電極134が配置される。第2ソース電極133及び第2ドレイン電極134は、第2層間絶縁層116及び第2ゲート絶縁層115に形成されたコンタクトホールを通して第2アクティブ層131と電気的に連結され得る。第2ソース電極133及び第2ドレイン電極134は、導電性物質、例えば、銅(Cu)、アルミニウム(Al)、モリブデン(Mo)、ニッケル(Ni)、チタン(Ti)、クロム(Cr)またはこれに対する合金で構成され得るが、これに制限されない。
第1ゲート絶縁層112上にストレージキャパシタ140が配置される。ストレージキャパシタ140は、一定電圧を貯蔵して発光素子170が発光する間に駆動トランジスタのゲート電極の電圧レベルを一定に維持させることができ、発光素子170に一定の駆動電流が供給されるようにすることができる。ストレージキャパシタ140は、複数のキャパシタ電極を含む。ストレージキャパシタ140は、第1キャパシタ電極141及び第2キャパシタ電極142を含む。
まず、第1ゲート絶縁層112上に第1キャパシタ電極141が配置される。第1キャパシタ電極141は、導電性物質、例えば、銅(Cu)、アルミニウム(Al)、モリブデン(Mo)、ニッケル(Ni)、チタン(Ti)、クロム(Cr)またはこれに対する合金で構成され得るが、これに制限されない。
第1キャパシタ電極141上に第1層間絶縁層113が配置され、第1層間絶縁層113上に第1キャパシタ電極141に重畳する第2キャパシタ電極142が配置される。第2キャパシタ電極142は、導電性物質、例えば、銅(Cu)、アルミニウム(Al)、モリブデン(Mo)、ニッケル(Ni)、チタン(Ti)、クロム(Cr)またはこれに対する合金で構成され得るが、これに制限されない。
次に、第1トランジスタ120、第2トランジスタ130及びストレージキャパシタ140上に第1平坦化層117が配置される。第1平坦化層117は、複数のトランジスタ及びストレージキャパシタ140が配置された基板110の上部を平坦化できる。また、第1平坦化層117は、表示装置100の前面に形成され、非表示領域NAにまで配置され得る。第1平坦化層117は、単層または複層に構成され得、有機絶縁物質からなり得る。例えば、第1平坦化層117は、フォトレジストやアクリル(acryl)系有機物質からなり得るが、これに制限されない。
第2層間絶縁層116上に連結電極150が配置される。連結電極150は、ストレージキャパシタ140と第2トランジスタ130を電気的に連結するための電極である。連結電極150は、第1連結電極151及び第2連結電極152を含む。
第2層間絶縁層116上に第1連結電極151が配置される。第1連結電極151は、第2層間絶縁層116、第2ゲート絶縁層115、第2バッファ層114及び第1層間絶縁層113に形成されたコンタクトホールを通して第1キャパシタ電極141に連結され得る。第1連結電極151は、導電性物質、例えば、銅(Cu)、アルミニウム(Al)、モリブデン(Mo)、ニッケル(Ni)、チタン(Ti)、クロム(Cr)またはこれに対する合金で構成され得るが、これに制限されない。
第1平坦化層117上に第2連結電極152が配置される。第2連結電極152は、第1平坦化層117及び第2層間絶縁層116上に形成されたコンタクトホールを通して第2トランジスタ130の第2ソース電極133及び第1連結電極151に連結され得る。そこで、第2連結電極152及び第1連結電極151を通してストレージキャパシタ140の第1キャパシタ電極141と第2トランジスタ130の第2ソース電極133を互いに電気的に連結できる。第2連結電極152は、導電性物質、例えば、銅(Cu)、アルミニウム(Al)、モリブデン(Mo)、ニッケル(Ni)、チタン(Ti)、クロム(Cr)またはこれに対する合金で構成され得るが、これに制限されない。
第1平坦化層117上に補助電極160が配置される。補助電極160は、第1トランジスタ120と発光素子170を電気的に連結するための電極である。補助電極160は、第1平坦化層117に形成されたコンタクトホールを通して第1トランジスタ120の第1ドレイン電極124に連結され得る。補助電極160は、導電性物質、例えば、銅(Cu)、アルミニウム(Al)、モリブデン(Mo)、ニッケル(Ni)、チタン(Ti)、クロム(Cr)またはこれに対する合金で構成され得るが、これに制限されない。
補助電極160及び連結電極150上に第2平坦化層118が配置される。第2平坦化層118は、補助電極160及び連結電極150が形成された表示領域AAの上部を平坦化できる。そして、第2平坦化層118は、表示装置100の前面に形成され、非表示領域NAにまで配置され得る。第2平坦化層118は、単層または複層に構成され得、有機絶縁物質からなり得る。例えば、第2平坦化層118は、フォトレジストやアクリル(acryl)系有機物質からなり得るが、これに制限されない。
第2平坦化層118上に発光素子170が配置される。発光素子170は、光を発光する自発光素子であり、アノード171、発光層172及びカソード173を含む。
アノード171は、発光層172に正孔を供給でき、仕事関数の高い導電性物質からなり得る。例えば、アノード171は、スズ酸化物(Tin Oxide;TO)、インジウムスズ酸化物(Indium Tin Oxide;ITO)、インジウム亜鉛酸化物(Indium Zinc Oxide;IZO)、インジウムスズ亜鉛酸化物(Indium Zinc Tin Oxide;ITZO)等からなり得るが、これに制限されるものではない。
仮に、表示装置100が発光素子170で発光された光を発光素子170の上部に進行させるトップエミッション(Top emission)方式である場合、光を上部に進行させるためにアノード171の下部に反射層がさらに形成されてもよい。
アノード171上にバンク119が配置される。表示領域AAでバンク119は、アノード171のエッジを覆うように配置され得る。バンク119は、互いに隣接したサブ画素間の境界に配置され、複数のサブ画素それぞれの発光素子170から発光された光の混色を低減できる。そして、バンク119は、表示領域AAだけではなく非表示領域NAにも配置されて非表示領域NAの全体を覆うことができる。バンク119は、有機絶縁物質からなり得、例えば、バンク119は、ポリイミド(polyimide)、アクリル(acryl)またはベンゾシクロブテン(benzocyclobutene:BCB)系樹脂からなり得るが、これに制限されるものではない。
バンク119から露出されたアノード171上に発光層172が配置される。発光層172は、アノード171から正孔の供給を受け、カソード173から電子の供給を受けて光を発光できる。発光層172は、発光層172で発光された光の色相によって赤色発光層172、緑色発光層172、青色発光層172及び白色発光層172等からなり得る。
発光層172及びバンク119上にカソード173が配置される。カソード173は、複数のサブ画素全体にわたって配置され得る。即ち、複数のサブ画素それぞれの発光素子170は、カソード173を共有し得る。カソード173は、低電位電源配線と連結されて発光層172に電子を供給でき、仕事関数の低い導電性物質からなり得る。例えば、カソード173は、マグネシウム(Mg)、銀(Ag)、アルミニウム(Al)等のような金属及びこれらの合金からなる群から選択されたいずれか一つ以上からなり得るが、これに制限されるものではない。
仮に、表示装置100が発光素子170で発光された光を発光素子170の下部の基板110側に進行させるボトムエミッション(Bottom emission)方式である場合、光を基板110側に進行させるために、カソード173は、反射率の高い金属物質からなり得る。
バンク119と発光層172との間にスペーサーSPCが配置される。スペーサーSPCは、発光層172を形成する時に使用される蒸着マスクであるFMM(Fine Metal Mask)を支持することができる。蒸着マスクを支持するスペーサーSPCにより、蒸着マスクとバンク119との間及び蒸着マスクとアノード171との間の一定の距離を維持でき、蒸着マスクの接触による損傷を防止できる。このとき、スペーサーSPCは、蒸着マスクと接触する面積を最小化するように、上部へ行くほど幅が狭くなる形態になされ得る。スペーサーSPCは、有機絶縁物質、例えば、ポリイミド(polyimide)、アクリル(acryl)またはベンゾシクロブテン(benzocyclobutene:BCB)系樹脂からなり得るが、これに制限されるものではない。
そして、非表示領域NAにもスペーサー層SPCLが配置される。スペーサー層SPCLは、表示領域AAのスペーサーSPCと同じ層で同じ物質で形成され得る。スペーサー層SPCLは、非表示領域NAの全体に配置されてバンク119を覆うことができる。
表示領域AAの全体及び非表示領域NAの一部分で発光素子170上に封止層180が配置される。例えば、表示領域AAで封止層180は発光素子170を覆い、非表示領域NAで封止層180はスペーサー層SPCLの一部分を覆い得る。封止層180は、発光素子170を密封して、外部の湿気、酸素、衝撃等から発光素子170を保護することができる。封止層180は、設計によって多様な構造に形成され得る。
例えば、封止層180は、複数の無機層と複数の有機層が交互に積層されて形成され得る。例えば、無機層は、シリコン窒化物(SiNx)、シリコン酸化物(SiOx)、アルミニウム酸化物(AlOx)等のような無機物からなり得、有機層は、エポキシ(Epoxy)系列またはアクリル(Acryl)系列のポリマーが使用され得るが、これに制限されるものではない。他の例を挙げて、封止層180は、耐腐食性が強く、ホイル(foil)あるいは薄膜形態に加工が容易なアルミニウム(Al)、ニッケル(Ni)、クロム(Cr)、鉄(Fe)とニッケルの合金材質等の金属材質からなってもよい。
封止層180上で表示領域AA及び非表示領域NAに偏光板POLが配置される。偏光板POLは、選択的に光を透過させ、表示装置100に入射した外部光の反射を低減させることができる。具体的に、表示装置100は、半導体素子、配線、発光素子170等に適用される多様な金属物質が基板110上に形成される。そこで、基板110側に入射した外光は、金属物質から反射され得、外光の反射によって表示装置100の視認性が低減され得る。そこで、外光の反射を防止する偏光板POLを配置して、表示装置100の野外視認性を高めることができる。ただし、偏光板POLは、表示装置100の具現例によって省略されてもよい。
図1及び図3を共に参照すると、非表示領域NAに複数のパッド電極PEが配置される。複数のパッド電極PEそれぞれは、第1パッド電極PE1、第2パッド電極PE2及び第3パッド電極PE3を含む。
まず、第1ゲート絶縁層112上に第1パッド電極PE1が配置される。第1パッド電極PE1は、表示領域AAに配置された各種の配線と連結され、フレキシブルフィルムや印刷回路基板110からの信号を複数のサブ画素それぞれに伝達できる。第1パッド電極PE1は、導電性物質、例えば、銅(Cu)、アルミニウム(Al)、モリブデン(Mo)、ニッケル(Ni)、チタン(Ti)、クロム(Cr)またはこれに対する合金で構成され得るが、これに制限されない。
第1パッド電極PE1上に第1層間絶縁層113、第2バッファ層114、第2ゲート絶縁層115及び第2層間絶縁層116が配置され、第2層間絶縁層116上に第2パッド電極PE2が配置される。第2パッド電極PE2は、第1層間絶縁層113、第2バッファ層114、第2ゲート絶縁層115及び第2層間絶縁層116に形成されたコンタクトホールを通して第1パッド電極PE1と電気的に連結され得る。第2パッド電極PE2は、導電性物質、例えば、銅(Cu)、アルミニウム(Al)、モリブデン(Mo)、ニッケル(Ni)、チタン(Ti)、クロム(Cr)またはこれに対する合金で構成され得るが、これに制限されない。
第2パッド電極PE2上に第1平坦化層が配置され、第1平坦化層117上に第3パッド電極PE3が配置される。第3パッド電極PE3は、第1平坦化層117のコンタクトホールを通して第2パッド電極PE2に電気的に連結され得る。そして、第3パッド電極PE3は、第3パッド電極PE3上の第2平坦化層118、バンク119及びスペーサー層SPCLに形成されたコンタクトホールを通して複数のフレキシブルフィルムのような駆動部品と電気的に連結され得る。第3パッド電極PE3は、導電性物質、例えば、銅(Cu)、アルミニウム(Al)、モリブデン(Mo)、ニッケル(Ni)、チタン(Ti)、クロム(Cr)またはこれに対する合金で構成され得るが、これに制限されない。
このとき、パッド電極PEを外部の駆動部品と連結するために、非表示領域NA中、パッド電極PEが配置された領域では、偏光板POLが配置されないことがあり得る。そこで、パッド電極PEは、外部に露出されて駆動部品と電気的に連結され得る。
一方、非表示領域NAで無機絶縁物質からなる無機絶縁層は、ほとんど基板110の内側に配置され得る。一部の無機絶縁層は、ほとんど基板110の端部に隣接した領域に配置されず、一部の無機絶縁層のエッジは、基板110の内側エッジ110Eより内側に配置され得る。例えば、無機絶縁層は、第1バッファ層111、第1ゲート絶縁層112、第1層間絶縁層113、第2バッファ層114、第2ゲート絶縁層115及び第2層間絶縁層116を含み、このうち第1バッファ層111を除くほとんどの無機絶縁層は、非表示領域NAの一部にのみ配置され、基板110の内側エッジ110Eとは離隔されて配置され得る。シリコンを含む無機絶縁層は、ガラスからなる基板110の食刻過程で基板110食刻液により共に食刻され得るので、無機絶縁層のほとんどが食刻液に露出されないように基板110の端部と無機絶縁層を離隔させて配置し得る。
ただし、図2においては、複数の無機絶縁層のうち第1バッファ層111だけが基板110の全体に配置されて第1バッファ層111と基板110の内側エッジ110Eが対応するものと示したが、第1バッファ層111もまた残りの無機絶縁層と同様に基板110の内側エッジ110Eとは離隔されて基板110の内側にのみ配置されてもよく、これに制限されない。
そして、有機絶縁物質からなる有機絶縁層である第1平坦化層117、第2平坦化層118、バンク119及びスペーサー層SPCLは、基板110の外側に突出して配置され得る。そこで、表示装置100の外側エッジ100Eは、第1平坦化層117、第2平坦化層118、バンク119及びスペーサー層SPCLのエッジと対応し、基板110の内側エッジ110Eは、表示装置100の外側エッジ100Eより内側に配置され得る。有機絶縁層である第1平坦化層117、第2平坦化層118、バンク119及びスペーサー層SPCLは、有機絶縁物質からなり、基板110の食刻液により食刻されずにそのまま残り得、基板110の食刻過程で基板110の内側エッジ110Eより突出した形態に形成され得る。これについてのより詳細な説明は、図4乃至図6を参照して後述する。
次に、基板110の内側エッジ110Eと基板110から露出された第1平坦化層117を覆うサイドコーティング層190が配置される。サイドコーティング層190は、基板110の側面と第1平坦化層117の下面を覆うように配置され、表示装置100を保護することができる。サイドコーティング層190は、絶縁物質からなり得、例えば、ポリイミド(PI)、ポリウレタン(Poly Urethane)、エポキシ(Epoxy)、アクリル(Acryl)系列の物質からなり得るが、これに制限されない。
非表示領域NAで第1平坦化層117の下に一定の間隔を置いて互いに離隔された複数のアラインパターンAPが配置される。基板110の内側エッジ110Eに隣接した領域で第1平坦化層117と第1バッファ層111との間に複数のアラインパターンAPが配置される。複数のアラインパターンAPは、基板110の食刻時、基板110の食刻量及び食刻工程で決定された基板110の内側エッジ110Eの位置をモニタリングするためのパターンであり、一種の目盛りとして機能できる。複数のアラインパターンAPのうち最外郭のアラインパターンAPを測定して基板110の内側エッジ110Eの位置を確認することができる。
このとき、複数のアラインパターンAPは、基板110の内側エッジ110Eの位置を測定できるように基板110の内側エッジ110Eと平行に配置され得る。例えば、複数のアラインパターンAPは、基板110の内側エッジ110Eと平行に配置され、複数のアラインパターンAPそれぞれの平面形状は、基板110の内側エッジ110Eに沿って長く延びた複数の矩形状になされ得る。
複数のアラインパターンAPは、複数の第1アラインパターンAP1及び複数の第2アラインパターンAP2を含む。複数の第1アラインパターンAP1それぞれの間に複数個の第2アラインパターンAP2が配置され得る。複数の第1アラインパターンAP1間の間隔は、複数の第2アラインパターンAP2間の間隔より大きくてよい。そして、複数の第1アラインパターンAP1は、複数の第2アラインパターンAP2より長い長さを有し得る。複数の第1アラインパターンAP1を通して基板110のエッジの概略的な位置を測定し、複数の第1アラインパターンAP1の間に配置された複数個の第2アラインパターンAP2を通して基板110のエッジの細部的な位置を測定できる。例えば、複数の第1アラインパターンAP1は、10単位の目盛りを表示し、複数の第2アラインパターンAP2は、1単位の目盛りを表示し得る。そこで、相対的に大きな間隔を有する複数の第1アラインパターンAP1を利用して基板110のエッジの大体の位置を測定し、相対的に狭い間隔を有する複数の第2アラインパターンAP2を利用して基板110のエッジの具体的な位置を測定できる。ただし、図面に示された複数の第1アラインパターンAP1及び複数の第2アラインパターンAP2の個数及び間隔は例示的なものであり、複数の第1アラインパターンAP1及び複数の第2アラインパターンAP2の個数及び間隔は、多様に設計され得る。
そして、複数のアラインパターンAPは、ターゲットアラインパターンTAPを含む。ターゲットアラインパターンTAPは、実際に設計した基板110の内側エッジ110Eの位置に重畳するパターンであり、ターゲットアラインパターンTAPと基板110の内側エッジ110Eが対応するように食刻工程を遂行することができる。複数の第1アラインパターンAP1及び複数の第2アラインパターンAP2のいずれか一つがターゲットアラインパターンTAPに設定され得る。ただし、これに制限されず、ターゲットアラインパターンTAPを区分するように第1アラインパターンAP1及び第2アラインパターンAP2と異なる形状を有するアラインパターンAPを別に形成してもよい。
一方、食刻工程時、工程誤差等によりターゲットアラインパターンTAPから一定距離以内の領域をマージン領域に設定できる。この場合、複数のアラインパターンAPのいずれか一つは、マージン領域の範囲を示すマージンアラインパターンAPとして機能できる。例えば、ターゲットアラインパターンTAPを基準にn番目のアラインパターンAP及び-n番目のアラインパターンAPが配置された領域までをマージン領域に設定した場合、マージン領域の最外側に配置された一部のアラインパターンAPをマージンアラインパターンAPに設定できる。そこで、一対のマージンアラインパターンAPと一対のマージンアラインパターンAPとの間のターゲットアラインパターンTAPを利用して食刻工程時に基板110のエッジの位置をより具体的にモニタリングすることができる。
複数のアラインパターンAPは、ガラスからなる基板110の食刻時、基板110食刻液により共に食刻され得る物質、例えば、無機物質および/または金属物質からなり得る。複数のアラインパターンAPは、無機物質または金属物質のみからなるか、無機物質と金属物質を両方とも含むことができる。例えば、ガラスからなる基板110は、フッ酸と硝酸を混合した食刻液を利用して食刻され得る。フッ酸と硝酸からなる食刻液を使用する場合、ガラスの他にも無機物質や金属物質も食刻され得る。それゆえ、ガラスを食刻する食刻液により複数のアラインパターンAPが共に食刻され得るように複数のアラインパターンAPを無機物質および/または金属物質で形成できる。
例えば、複数のアラインパターンAPが無機物質のみからなる場合、第1バッファ層111上に形成される無機絶縁層のいずれか一つと同じ工程及び同じ物質で形成されるか、別途の工程で形成され得る。他の例を挙げて、複数のアラインパターンAPが金属物質からなる場合、基板110上に形成される各種の電極及び配線と同じ工程及び同じ物質で形成されてもよく、別途の工程で形成されてもよい。また、複数のアラインパターンAPが金属物質からなる場合、金属パターンの反射特性を利用して複数のアラインパターンAPの位置を肉眼でより容易に確認することができる。ただし、複数のアラインパターンAPは、無機物質や金属物質の他にガラスからなる基板110の食刻時、食刻液に共に反応して食刻される物質であれば、これに制限されない。
第1平坦化層117の下面に複数のアライン溝AGが配置される。第1平坦化層117とサイドコーティング層190との間に複数のアライン溝AGが配置される。複数のアライン溝AGには、サイドコーティング層190が充填され得る。複数のアライン溝AGは、基板110の食刻時、基板110と複数のアラインパターンAPが共に食刻されて形成された第1平坦化層117の溝であってよい。表示装置100の製造中には、複数のアライン溝AGそれぞれに複数のアラインパターンAPが配置されるが、基板110の食刻過程で一部のアラインパターンAPが除去されて第1平坦化層117の下面に複数のアライン溝AGが形成され得る。そして、基板110の食刻が完了すると、基板110から露出された第1平坦化層117を覆うサイドコーティング層190が複数のアライン溝AGを満たし得る。
複数のアライン溝AGは、基板110の内側エッジ110Eと平行に配置され得る。例えば、複数のアラインパターンAPそれぞれは、基板110の内側エッジ110Eと平行に配置され、複数のアライン溝AGそれぞれの平面形状は、基板110の内側エッジ110Eに沿って長く延びた矩形状になされ得る。
複数のアライン溝AGは、複数の第1アライン溝AG1及び複数の第2アライン溝AG2を含む。複数の第1アライン溝AG1は、複数の第1アラインパターンAP1が形成されていた空間であり、複数の第2アライン溝AG2は、複数の第2アラインパターンAP2が形成されていた空間である。複数の第1アライン溝AG1の内部に充填されたサイドコーティング層190の形状は、複数の第1アラインパターンAP1と対応し、複数の第2アライン溝AG2の内部に充填されたサイドコーティング層190の形状は、複数の第2アラインパターンAP2と対応し得る。
複数の第1アライン溝AG1それぞれの間に複数個の第2アライン溝AG2が形成され得る。そして、複数の第1アライン溝AG1間の間隔は、複数の第2アライン溝AG2間の間隔より大きくてよい。そこで、複数の第1アライン溝AG1の平面形状は、複数の第1アラインパターンAP1の平面形状と同一であり、複数の第2アライン溝AG2の平面形状は、複数の第2アラインパターンAP2の平面形状と同一であり得る。
以下においては、図4乃至図7を参照して、本発明の一実施例に係る表示装置100の製造方法を説明する。
図4は、本発明の一実施例に係る表示装置の製造方法を説明するためのマザー基板の平面図である。図5及び図6は、図4のV-V’に沿った断面図である。具体的に、図5は、食刻工程前のマザー基板10の断面図であり、図6は、食刻工程後のマザー基板10の断面図である。
図4を参照すると、マザー基板10は、複数の表示装置100を一度に製造するための基板であり、複数個の基板110が一つのマザー基板10をなし得る。マザー基板10は、表示装置100の基板110のようにガラスからなり得る。一つのマザー基板10で複数個の表示装置100の製造工程を同時に進行し、以後、マザー基板10を複数個に切断して複数の表示装置100を一度に形成できる。例えば、マザー基板10上に第1バッファ層111から封止層180まで形成した後、マザー基板10を複数個に分離できる。
マザー基板10に複数の検査パッド部APEが配置される。複数の検査パッド部APEそれぞれは、複数の表示装置100それぞれに対応して形成され得る。複数の検査パッド部APEは、マザー基板10上に形成された表示装置100の不良如何を検査するためのパッド電極である。複数の検査パッド部APEを通してサブ画素の点灯検査を遂行することができる。
複数の検査パッド部APEは、複数の表示装置100それぞれのパッド電極PEと電気的に連結され得る。複数の検査パッド部APEに検査信号を印加する場合、検査信号は、検査パッド部APE及びパッド電極PEを通して表示領域AAの複数のサブ画素に印加され得、サブ画素の点灯如何を検査できる。図面に示されてはいないが、複数の検査パッド部APEそれぞれと表示装置100のパッド電極PEを電気的に連結する検査用配線が形成され得る。
そして、上述したように、マザー基板10上の表示装置100の製造工程が完了した以後にスクライビングラインSCLに沿ってマザー基板10を複数個に切断できる。マザー基板10を複数個に切断するスクライビング工程で複数の検査パッド部APEは表示装置100の基板110とは分離されるので、実際の表示装置100では検査パッド部APEが残らない。
一方、既存には、マザー基板10を複数個に切断するとき、レーザやホイールを用いた物理的な方式を使用した。ただし、マザー基板10を物理的な方式でマザー基板10を切断する場合、切断面に微細クラックやガラス破片等が発生して基板110の剛性が低下し、切断面をまた滑らかに加工するグラインディング工程がさらに必要である。また、物理的な接触を通してマザー基板10を切断するとき、静電気が発生して表示装置100の損傷につながり得る。
そこで、本発明の一実施例に係る表示装置100及び表示装置100の製造方法においては、食刻液を用いた化学的な方式でマザー基板10を複数個の基板110に分離することができる。食刻液を用いた湿式食刻方式でマザー基板10を切断する場合、切断面でクラックやガラス破片を最小化し、基板110の剛性を向上させることができる。そして、食刻液を用いた切断方式の場合、曲線やホール形状等、より多様なデザインにマザー基板10を容易に加工できる。また、化学的な食刻方式では、物理的な接触を最小化してマザー基板10を加工するので、静電気の発生を最小化することができる。
一方、食刻液を用いてマザー基板10を切断する場合、物理的な食刻方式と比較して食刻線幅、即ち、基板110の食刻量を正確に制御することが多少難しくなり得る。そこで、本発明の一実施例に係る表示装置100及び表示装置100の製造方法においては、基板110の食刻量による基板110の内側エッジ110Eの位置を肉眼で簡単に測定できる複数のアラインパターンAPを形成して食刻工程を制御できる。
図4及び図5を共に参照すると、複数のアラインパターンAPは、マザー基板10上で基板110の内側エッジ110Eに対応するスクライビングラインSCLに沿って配置され得る。基板110の4辺それぞれに4辺と平行に配置された複数のアラインパターンAPが配置され得る。例えば、複数のアラインパターンAPは、基板110のエッジに対応するスクライビングラインSCLを基準にスクライビングラインSCLの両側に配置され得る。複数のアラインパターンAPは、一定の間隔にスクライビングラインSCLの内側の非表示領域NAからスクライビングラインSCLの外側の領域にまで配置され得る。このとき、スクライビングラインSCLに重畳するアラインパターンAPは、実際に設計した基板110の内側エッジ110Eと対応するので、ターゲットアラインパターンTAPになり得る。
図6を参照すると、食刻液を用いてマザー基板10を食刻できる。スクライビングラインSCLに沿って食刻液を塗布してマザー基板10を食刻できる。このとき、マザー基板10及び第1バッファ層111が食刻液により除去されて複数のアラインパターンAPが露出され得る。複数のアラインパターンAPは、上述したように、食刻液により共に食刻され得る無機物質および/または金属物質からなるので、基板110が食刻された領域に配置された複数のアラインパターンAPも共に食刻され得る。そこで、図6に示されたように、マザー基板10が除去された領域に重畳するアラインパターンAPは除去され、第1平坦化層117に複数のアライン溝AGが形成され得る。
このとき、基板110上に残っている複数のアラインパターンAPを通して基板110の食刻量と基板110の内側エッジ110Eの位置を検査できる。例えば、基板110の内側エッジ110Eは、基板110と第1平坦化層117との間に配置されて除去されずに残っている複数のアラインパターンAPのうち最外郭に配置されたアラインパターンAPと対応し得る。そして、食刻工程時に除去されなかった最外郭のアラインパターンAPとスクライビングラインSCLに重畳するターゲットアラインパターンTAPを比較して基板110の食刻量と食刻工程を制御できる。
そして、マザー基板10の食刻が完了すると、食刻領域で露出された有機絶縁層をレーザで切断してマザー基板10を複数個の表示装置100に分離できる。第1平坦化層117のような有機絶縁層は、ガラスからなる基板110の食刻液により食刻されない物質であるので、基板110が除去された領域でそのまま残り得る。そこで、有機絶縁層は、別途のレーザを利用して切断できる。このとき、有機絶縁層を基板110の内側エッジ110Eよりさらに外側の領域、即ち、表示装置100の外側エッジ100Eに対応するように切断して残りの食刻液が表示装置100の内部に浸透できないようにすることができる。
以後、基板110の内側エッジ110Eと第1平坦化層117に形成された複数のアライン溝AGを覆うサイドコーティング層190を形成して表示装置100の外郭部を保護することができる。
従って、本発明の一実施例に係る表示装置100及び表示装置100の製造方法においては、食刻液を用いた化学的な方式でガラスであるマザー基板10を切断して複数の表示装置100を形成することができる。このとき、スクライビングラインSCL及びスクライビングラインSCLの隣接領域に複数のアラインパターンAPを形成して食刻工程をモニタリングすることができる。複数のアラインパターンAPは、マザー基板10と第1平坦化層117との間に配置され、マザー基板10が食刻液により除去される時に共に除去され得る。そこで、マザー基板10が食刻された領域に重畳する複数のアラインパターンAPは除去されて第1平坦化層117に複数のアライン溝AGが形成され、マザー基板10が食刻されなかった領域に重畳する複数のアラインパターンAPはそのまま残り得る。従って、食刻工程で除去されなかった複数のアラインパターンAPをスケールのように使用して基板110の食刻量と基板110の内側エッジ110Eの位置を肉眼で簡単にモニタリングでき、食刻工程をより精密に制御できる。
図7は、本発明の他の実施例に係る表示装置の平面図である。図7の表示装置700は、図1乃至図3の表示装置100と比較して基板710と複数のアラインパターンAP及び複数のアライン溝AGの形状が異なるだけで、他の構成は実質的に同一であるので、重複した説明は省略する。
図7を参照すると、基板710の複数のコーナーのうち一部のコーナーは、ラウンド形状になされ得る。そして、基板710のラウンド形状のコーナーもまた食刻液を用いた化学的な方式で形成することができる。
基板710のコーナーをラウンド形状に食刻するとき、基板710の食刻量及び基板710の形状を制御するためにラウンド形状のアラインパターンAPが形成され得る。基板710のコーナーに隣接するように配置された複数のアラインパターンAPは、ラウンド形状を有するように構成される。そこで、基板710の食刻時、ラウンド形状を有する複数のアラインパターンAPに基づいてラウンド形状を有する基板710のコーナーを具現できる。
この他にも複数のアラインパターンAPを利用して基板710を多様な形状に食刻することができる。例えば、基板710の内部に円形のホールを形成する場合、ホールが形成される領域に予め円形の複数のアラインパターンAPを形成し、基板710の食刻時、複数のアラインパターンAPに基づいて円形のホールの大きさ及び位置をモニタリングして基板710を食刻することができる。
そして、基板710が食刻されてサイドコーティング層190が配置された領域には、複数のアラインパターンAPが除去された複数のアライン溝AGが配置される。複数のアライン溝AGもまたラウンド形状になされ得る。
そこで、本発明の他の実施例に係る表示装置700においては、基板710の形状と対応する形状のアラインパターンAPを形成して、基板710を多様な模様に製作できる。例えば、基板710のコーナーをラウンド形状に形成する場合、ラウンド形状を有するアラインパターンAPを配置して食刻工程時に基板710のコーナーの曲率及び基板710の大きさを容易にモニタリングすることができる。従って、複数のアラインパターンAPの形状を具現しようとする基板710のエッジと対応する形状に形成して、基板710を多様な形状に容易に形成することができ、表示装置700の設計自由度が向上し得る。
本発明の実施例に係る表示装置及び表示装置の製造方法は、下記のように説明され得る。
本発明の一実施例に係る表示装置は、表示領域及び非表示領域を含む基板、基板上に配置され、一部分が基板の外側に突出した有機絶縁層、非表示領域で基板と有機絶縁層との間に配置された複数のアラインパターン、及び基板の外側に突出した有機絶縁層の一部分の下面に配置された複数のアライン溝を含む。
複数のアラインパターン及び複数のアライン溝は、基板のエッジに対して平行に配置され得る。
基板は、ラウンド形状になされたコーナーを含み、コーナーに隣接するように配置された複数のアラインパターン及び複数のアライン溝それぞれは、ラウンド形状になされ得る。
複数のアラインパターンは、一定の間隔を置いて互いに離隔されて配置された複数の第1アラインパターン、及び複数の第1アラインパターンそれぞれの間で一定の間隔を置いて互いに離隔されて配置された複数の第2アラインパターンを含み、複数の第1アラインパターンは、複数の第2アラインパターンと異なる形状になされ得る。
複数のアライン溝は、一定の間隔を置いて互いに離隔されて配置された複数の第1アライン溝、及び複数の第1アライン溝それぞれの間で一定の間隔を置いて互いに離隔されて配置された複数の第2アライン溝を含み、複数の第1アライン溝は、複数の第2アライン溝と異なる形状になされ得る。
複数の第1アラインパターンの平面形状は、複数の第1アライン溝の平面形状と同一であり、複数の第2アラインパターンの平面形状は、複数の第2アライン溝の平面形状と同一であってよい。
基板は、ガラスからなり、複数のアラインパターンは、無機物質と金属物質のうち少なくともいずれか一つからなり得る。
基板の外側に突出した有機絶縁層の一部分及び複数のアライン溝を覆うサイドコーティング層をさらに含むことができる。
複数のアライン溝の内部に充填されたサイドコーティング層の形状は、複数のアラインパターンの形状と対応し得る。
本発明の一実施例に係る表示装置の製造方法は、マザー基板上でスクライビングラインに隣接するように複数のアラインパターンを形成するステップ、複数のアラインパターンを覆う有機絶縁層を形成するステップ、及びスクライビングラインに沿ってマザー基板を食刻液で食刻するステップを含み、マザー基板を食刻するステップは、マザー基板と複数のアラインパターンのうち一部を共に食刻するステップである。
複数のアラインパターンのうち一部が食刻液により食刻され、有機絶縁層に複数のアライン溝が形成され得る。
マザー基板が食刻されて露出された有機絶縁層及び複数のアライン溝を覆うサイドコーティング層を形成するステップをさらに含むことができる。
マザー基板が食刻されて露出された有機絶縁層を切断してマザー基板から複数の表示装置を形成するステップをさらに含むことができる。
以上、添付の図面を参照して、本発明の実施例をさらに詳細に説明したが、本発明は、必ずしもこのような実施例に限定されるものではなく、本発明の技術思想を外れない範囲内で多様に変形実施され得る。従って、本発明に開示された実施例は、本発明の技術思想を制限するためのものではなく、説明するためのものであり、このような実施例によって本発明の技術思想の範囲が制限されるものではない。それゆえ、以上において記述した実施例は、全ての面で例示的なものであり、制限的ではないものと理解すべきである。

Claims (17)

  1. 表示領域及び非表示領域を含む基板;
    前記基板上に配置され、一部分が前記基板の外側に突出した部分を有する有機絶縁層;
    前記非表示領域で前記基板と前記有機絶縁層との間に配置された複数のアラインパターン
    前記有機絶縁層の前記一部分の下面に配置され、前記基板の外側に突出した複数のアライン溝;及び
    前記基板の外側に突出した前記有機絶縁層の前記一部分及び前記複数のアライン溝を覆うサイドコーティング層を含む、表示装置。
  2. 前記複数のアラインパターン及び前記複数のアライン溝は、前記基板のエッジに対して平行に配置される、請求項1に記載の表示装置。
  3. 前記基板は、ラウンド形状を有するコーナーを含み、
    前記コーナーに隣接するように配置された前記複数のアラインパターン及び前記複数のアライン溝それぞれは、ラウンド形状を有する、請求項1に記載の表示装置。
  4. 前記複数のアラインパターンは、
    一定の間隔を置いて互いに離隔されて配置された複数の第1アラインパターン;及び
    前記複数の第1アラインパターンそれぞれの間で一定の間隔を置いて互いに離隔されて配置された複数の第2アラインパターンを含み、
    前記複数の第1アラインパターンは、前記複数の第2アラインパターンと異なる形状を有する、請求項1に記載の表示装置。
  5. 前記複数のアライン溝は、
    一定の間隔を置いて互いに離隔されて配置された複数の第1アライン溝;及び
    前記複数の第1アライン溝それぞれの間で一定の間隔を置いて互いに離隔されて配置された複数の第2アライン溝を含み、
    前記複数の第1アライン溝は、前記複数の第2アライン溝と異なる形状を有する、請求項4に記載の表示装置。
  6. 前記複数の第1アラインパターンの平面形状は、前記複数の第1アライン溝の平面形状と同一であり、
    前記複数の第2アラインパターンの平面形状は、前記複数の第2アライン溝の平面形状と同一である、請求項5に記載の表示装置。
  7. 前記基板は、ガラスからなり、
    前記複数のアラインパターンは、無機物質と金属物質のうち少なくともいずれか一つからなる、請求項1に記載の表示装置。
  8. 前記複数のアライン溝の内部に充填された前記サイドコーティング層の形状は、前記複数のアラインパターンの形状と対応する、請求項に記載の表示装置。
  9. マザー基板上でスクライビングラインに隣接するように複数のアラインパターンを形成するステップ;
    前記複数のアラインパターンを覆う有機絶縁層を形成するステップ
    前記スクライビングラインに沿って前記マザー基板を食刻液で食刻するステップ;及び
    前記マザー基板が食刻されて露出された前記有機絶縁層を覆うサイドコーティング層を形成するステップを含み、
    前記マザー基板を食刻するステップは、前記マザー基板と前記複数のアラインパターンのうち一部を共に食刻するステップであ
    前記複数のアラインパターンのうち一部が前記食刻液により食刻され、前記マザー基板から露出した前記有機絶縁層に複数のアライン溝が形成され、
    前記サイドコーティング層は、前記マザー基板から露出した前記複数のアライン溝を覆う、表示装置の製造方法。
  10. 前記マザー基板が食刻されて露出された前記有機絶縁層を切断して前記マザー基板から複数の表示装置を形成するステップをさらに含む、請求項に記載の表示装置の製造方法。
  11. 少なくとも一つのラウンド形状のコーナーを有し、表示領域及び非表示領域を含む基板;
    前記基板上に配置され、前記基板のエッジより突出した部分を有する少なくとも一つの有機絶縁層;
    前記基板のエッジの内側に配置された複数のアラインパターン;
    前記少なくとも一つの有機絶縁層の前記突出した部分の一面で前記基板に隣接するように配置された複数のアライン溝;及び
    前記基板を囲んで前記複数のアライン溝に充填されたサイドコーティング層を含む、表示装置。
  12. 前記複数のアラインパターン及び前記複数のアライン溝は、前記基板のエッジに対して平行に配置された、請求項11に記載の表示装置。
  13. 前記少なくとも一つのラウンド形状のコーナーで、前記複数のアラインパターン及び前記複数のアライン溝は、ラウンド形状を有する、請求項11に記載の表示装置。
  14. 前記複数のアラインパターンは、
    一定の間隔を置いて互いに離隔されて配置された複数の第1アラインパターン;及び
    前記複数の第1アラインパターンの間で一定の間隔を置いて互いに離隔されて配置された複数の第2アラインパターンを含み、
    前記複数の第1アラインパターンと前記複数の第2アラインパターンは、長さが異なる、請求項11に記載の表示装置。
  15. 前記複数のアライン溝は、
    一定の間隔を置いて互いに離隔されて配置された複数の第1アライン溝;及び
    前記複数の第1アライン溝それぞれの間で一定の間隔を置いて互いに離隔されて配置された複数の第2アライン溝を含み、
    前記複数の第1アラインパターンの平面形状は、前記複数の第1アライン溝の平面形状と同一であり、
    前記複数の第2アラインパターンの平面形状は、前記複数の第2アライン溝の平面形状と同一である、請求項14に記載の表示装置。
  16. 前記サイドコーティング層は、前記少なくとも一つの有機絶縁層の前記突出した部分を覆う、請求項11に記載の表示装置。
  17. 前記基板は、スクライビングラインに沿って切断されたマザー基板の一部分であり、前記複数のアラインパターンは、前記マザー基板の前記スクライビングラインに隣接するように配置された、請求項11に記載の表示装置。
JP2023096706A 2022-11-30 2023-06-13 表示装置及び表示装置の製造方法 Active JP7483101B1 (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR10-2022-0164159 2022-11-30
KR1020220164159A KR20240080638A (ko) 2022-11-30 2022-11-30 표시 장치 및 표시 장치의 제조 방법

Publications (2)

Publication Number Publication Date
JP7483101B1 true JP7483101B1 (ja) 2024-05-14
JP2024079547A JP2024079547A (ja) 2024-06-11

Family

ID=86776234

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2023096706A Active JP7483101B1 (ja) 2022-11-30 2023-06-13 表示装置及び表示装置の製造方法

Country Status (5)

Country Link
US (1) US20240177639A1 (ja)
EP (1) EP4380342A1 (ja)
JP (1) JP7483101B1 (ja)
KR (1) KR20240080638A (ja)
CN (1) CN118119232A (ja)

Citations (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20030097144A (ko) 2002-06-19 2003-12-31 엘지.필립스 엘시디 주식회사 액정표시소자
JP2006047380A (ja) 2004-07-30 2006-02-16 Optrex Corp 液晶表示パネル用マザー基板および液晶表示パネル
CN101520577A (zh) 2008-02-26 2009-09-02 株式会社日立显示器 液晶显示装置的制造方法
CN102844703A (zh) 2010-04-23 2012-12-26 夏普株式会社 切割引导槽形成方法、液晶母板、及切割方法
KR20140068655A (ko) 2012-11-28 2014-06-09 엘지디스플레이 주식회사 서포터 메인을 포함하는 액정표시장치모듈
JP2017111290A (ja) 2015-12-16 2017-06-22 株式会社ジャパンディスプレイ 液晶表示装置
US20190229066A1 (en) 2018-01-23 2019-07-25 Hannstar Display Corporation Display panel
US20200235329A1 (en) 2016-09-13 2020-07-23 Boe Technology Group Co., Ltd. Oled package substrate, manufacturing method thereof, oled display panel
KR20210157939A (ko) 2020-06-22 2021-12-30 삼성디스플레이 주식회사 표시 장치 및 표시 장치의 제조 방법
US20220246894A1 (en) 2021-02-04 2022-08-04 Samsung Display Co., Ltd. Display device and method of fabricating the same
US20220315481A1 (en) 2021-04-01 2022-10-06 Samsung Display Co., Ltd. Window manufacturing method and window manufacturing apparatus

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR102548869B1 (ko) * 2016-06-10 2023-06-28 삼성디스플레이 주식회사 가요성 표시 장치 및 이의 제조 방법
KR20210115113A (ko) * 2020-03-11 2021-09-27 삼성디스플레이 주식회사 표시 장치 및 그의 제조 방법
KR20220021985A (ko) * 2020-08-14 2022-02-23 삼성디스플레이 주식회사 표시 장치 및 이를 포함하는 타일형 표시 장치
CN114628403A (zh) * 2020-11-27 2022-06-14 京东方科技集团股份有限公司 显示基板母板及其制备方法、显示基板及显示装置
KR20220077996A (ko) * 2020-12-02 2022-06-10 삼성디스플레이 주식회사 표시 장치 및 이의 제조 방법

Patent Citations (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20030097144A (ko) 2002-06-19 2003-12-31 엘지.필립스 엘시디 주식회사 액정표시소자
JP2006047380A (ja) 2004-07-30 2006-02-16 Optrex Corp 液晶表示パネル用マザー基板および液晶表示パネル
CN101520577A (zh) 2008-02-26 2009-09-02 株式会社日立显示器 液晶显示装置的制造方法
CN102844703A (zh) 2010-04-23 2012-12-26 夏普株式会社 切割引导槽形成方法、液晶母板、及切割方法
KR20140068655A (ko) 2012-11-28 2014-06-09 엘지디스플레이 주식회사 서포터 메인을 포함하는 액정표시장치모듈
JP2017111290A (ja) 2015-12-16 2017-06-22 株式会社ジャパンディスプレイ 液晶表示装置
US20200235329A1 (en) 2016-09-13 2020-07-23 Boe Technology Group Co., Ltd. Oled package substrate, manufacturing method thereof, oled display panel
US20190229066A1 (en) 2018-01-23 2019-07-25 Hannstar Display Corporation Display panel
KR20210157939A (ko) 2020-06-22 2021-12-30 삼성디스플레이 주식회사 표시 장치 및 표시 장치의 제조 방법
US20220246894A1 (en) 2021-02-04 2022-08-04 Samsung Display Co., Ltd. Display device and method of fabricating the same
US20220315481A1 (en) 2021-04-01 2022-10-06 Samsung Display Co., Ltd. Window manufacturing method and window manufacturing apparatus

Also Published As

Publication number Publication date
CN118119232A (zh) 2024-05-31
US20240177639A1 (en) 2024-05-30
JP2024079547A (ja) 2024-06-11
KR20240080638A (ko) 2024-06-07
EP4380342A1 (en) 2024-06-05

Similar Documents

Publication Publication Date Title
US11194436B2 (en) Touch display device with lines connecting touch electrodes next to a hole in the active area
US11243629B2 (en) Touch display device
CN111736726B (zh) 一种触控基板及触控显示装置
KR20170014807A (ko) 폴더블 유기발광표시장치
US20230409153A1 (en) Touch substrate and display device
KR102517448B1 (ko) 유기전계발광 표시장치 및 그 제조방법
JP7493577B2 (ja) 発光表示装置およびその製造方法
JP7483101B1 (ja) 表示装置及び表示装置の製造方法
US20200174605A1 (en) Display panel
US11693525B2 (en) Touch display device
US20210202658A1 (en) Display device
KR20210082061A (ko) 스트레쳐블 표시 장치
KR102683138B1 (ko) 표시 장치
KR20190040767A (ko) 전계 발광 표시 장치 및 전계 발광 표시 장치 제조 방법
US11861100B2 (en) Display device
EP4199682A1 (en) Display device
US20240186307A1 (en) Light Emitting Display Device
US20230200115A1 (en) Display device
US20240222341A1 (en) Display device
US20230214051A1 (en) Touch Display Device
GB2591160A (en) Touch display device
KR20240092908A (ko) 표시 장치
KR20240097414A (ko) 표시 장치
KR20160032330A (ko) 유기발광표시장치 및 그 제조방법
KR20210084869A (ko) 표시 장치

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20230613

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20240109

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20240325

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20240409

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20240430

R150 Certificate of patent or registration of utility model

Ref document number: 7483101

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150