JP7475859B2 - 表示パネル、表示装置および表示パネルの制御方法 - Google Patents

表示パネル、表示装置および表示パネルの制御方法 Download PDF

Info

Publication number
JP7475859B2
JP7475859B2 JP2019552901A JP2019552901A JP7475859B2 JP 7475859 B2 JP7475859 B2 JP 7475859B2 JP 2019552901 A JP2019552901 A JP 2019552901A JP 2019552901 A JP2019552901 A JP 2019552901A JP 7475859 B2 JP7475859 B2 JP 7475859B2
Authority
JP
Japan
Prior art keywords
terminal
transistor
unit
light
compensation
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2019552901A
Other languages
English (en)
Other versions
JP2020525812A (ja
Inventor
永▲謙▼ 李
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
BOE Technology Group Co Ltd
Original Assignee
BOE Technology Group Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by BOE Technology Group Co Ltd filed Critical BOE Technology Group Co Ltd
Publication of JP2020525812A publication Critical patent/JP2020525812A/ja
Application granted granted Critical
Publication of JP7475859B2 publication Critical patent/JP7475859B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/30—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels
    • G09G3/32—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED]
    • G09G3/3208—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED]
    • G09G3/3225—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED] using an active matrix
    • G09G3/3233—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED] using an active matrix with pixel circuitry controlling the current through the light-emitting element
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/08—Active matrix structure, i.e. with use of active elements, inclusive of non-linear two terminal elements, in the pixels together with light emitting or modulating elements
    • G09G2300/0809—Several active elements per pixel in active matrix panels
    • G09G2300/0814—Several active elements per pixel in active matrix panels used for selection purposes, e.g. logical AND for partial update
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/08—Active matrix structure, i.e. with use of active elements, inclusive of non-linear two terminal elements, in the pixels together with light emitting or modulating elements
    • G09G2300/0809—Several active elements per pixel in active matrix panels
    • G09G2300/0819—Several active elements per pixel in active matrix panels used for counteracting undesired variations, e.g. feedback or autozeroing
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2320/00—Control of display operating conditions
    • G09G2320/02—Improving the quality of display appearance
    • G09G2320/0223—Compensation for problems related to R-C delay and attenuation in electrodes of matrix panels, e.g. in gate electrodes or on-substrate video signal electrodes
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2320/00—Control of display operating conditions
    • G09G2320/02—Improving the quality of display appearance
    • G09G2320/0233—Improving the luminance or brightness uniformity across the screen
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2320/00—Control of display operating conditions
    • G09G2320/02—Improving the quality of display appearance
    • G09G2320/0238—Improving the black level
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2330/00—Aspects of power supply; Aspects of display protection and defect management
    • G09G2330/02—Details of power systems and of start or stop of display operation

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Control Of Indicators Other Than Cathode Ray Tubes (AREA)
  • Control Of El Displays (AREA)
  • Electroluminescent Light Sources (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)

Description

関連出願の相互参照
本願は２０１７年６月３０日に出願された中国特許出願番号第２０１７１０５２５９５２．９号の優先権を主張するものであり、上記の中国特許出願に開示された内容を引用して本願の一部とする。
技術分野
本開示は表示技術の分野に関し、特に、表示パネル、表示装置および表示パネルの制御方法に関する。
ＯＬＥＤ（Ｏｒｇａｎｉｃ Ｌｉｇｈｔ Ｅｍｉｔｔｉｎｇ Ｄｉｏｄｅ、有機発光ダイオード）表示装置では、その表示輝度はＯＬＥＤデバイスの駆動電流に比例し、ＯＬＥＤデバイスが点灯すると、画素回路は、対応する駆動電流をＯＬＥＤデバイスに供給することで、電源電圧ＥＬＶＤＤからＯＬＥＤのカソードＥＬＶＳＳまでの経路を形成するようになる。
しかしながら、従来のＯＬＥＤ表示装置は、画面を表示するときに、表示輝度が不均一になり、且つＯＬＥＤ表示装置の表示面積が大きいほど、表示が不均一になることがある。
本開示の実施例は、関連技術における課題の一つを少なくともある程度解決することを目的とする。そこで、本開示の実施例は、補償期間に強制的に黒挿入を行うことで、補償期間の表示画面が黒画面になり、ＩＲドロップの影響を効果的に排除し、補償期間の画素回路が干渉されないように確保する表示パネルを提供する。本開示において、表示装置および表示パネルの制御方法に関する実施例も説明されている。
本開示の実施例による表示パネルは、複数の画素回路と、駆動回路とを含む。複数の画素回路において、各画素回路は、駆動トランジスタ、エネルギー貯蔵ユニット、データ書込ユニット、リセットユニット、補償ユニットおよび発光ユニットを含み、駆動トランジスタの第１のターミナルは、電源電圧を受け、駆動トランジスタの制御ターミナルは、エネルギー貯蔵ユニットの第１のターミナルおよびデータ書込ユニットにそれぞれ接続され、駆動トランジスタの第２のターミナルは、エネルギー貯蔵ユニットの第２のターミナル、リセットユニット及び補償ユニットの第１のターミナルにそれぞれ接続され、補償ユニットの第２のターミナルは、発光ユニットの第１のターミナルに接続され、発光ユニットの第２のターミナルは接地される。駆動回路は、各画素回路内の補償ユニットの制御ターミナル、データ書込ユニットおよびリセットユニットにそれぞれ接続され、且つ各画素回路内の補償ユニットの制御ターミナルは互いに接続され、駆動回路は、少なくとも補償期間において、エネルギー貯蔵ユニットの第２のターミナルと発光ユニットの第１のターミナルとが切り離され各画素回路内の発光ユニットが消灯状態となるように補償ユニットを制御する。
本開示の実施例の表示パネルによれば、補償ユニットを駆動トランジスタと発光ユニットとの間に追加すると共に、補償期間において、エネルギー貯蔵ユニットの第２のターミナルと発光ユニットの第１のターミナルとが切り離され各画素回路内の発光ユニットが消灯状態となるように補償ユニットを制御する。これにより、補償期間において強制的に黒挿入を行うことで、補償期間の表示画面が黒画面になり、ＩＲドロップの影響を効果的に排除し、補償期間の画素回路が干渉されないように確保する。
そして、本開示の上記の実施例による表示パネルは、更に以下の技術的特徴を有する。
本開示の一実施例によると、補償ユニットは、第１のトランジスタを含み、第１のトランジスタの第１のターミナルは補償ユニットの第１のターミナルに接続され、第１のトランジスタの第２のターミナルは補償ユニットの第２のターミナルに接続され、第１のトランジスタの制御ターミナルは補償ユニットの制御ターミナルに接続されている。
本開示の一実施例によると、データ書込ユニットは、第２のトランジスタを含み、第２のトランジスタの第１のターミナルは駆動トランジスタの制御ターミナルに接続され、第２のトランジスタの第２のターミナルはデータ線に接続され、第２のトランジスタの制御ターミナルは駆動回路に接続されている。
本開示の一実施例によると、リセットユニットは、第３のトランジスタを含み、第３のトランジスタの第１のターミナルは駆動トランジスタの第２のターミナルに接続され、第３のトランジスタの第２のターミナルはリセット線に接続され、第３のトランジスタの制御ターミナルは駆動回路に接続されている。
本開示の一実施例によると、駆動回路は、発光期間において、エネルギー貯蔵ユニットの第２のターミナルを発光ユニットの第１のターミナルに接続するように補償ユニットを制御すると共に、発光ユニットを発光制御するようにデータ書込ユニットとリセットユニットとを制御することにも用いられる。
本開示の一実施例によると、駆動回路は、発光ユニットを発光制御するようにデータ書込ユニットとリセットユニットとを制御するときに、まず、駆動回路は、第２のトランジスタをオンにするように第２のトランジスタの制御ターミナルに第１の制御信号を出力すると共に、第３のトランジスタをオフにするように第３のトランジスタの制御ターミナルに第２の制御信号を出力することにより、データ線のデータ信号がエネルギー貯蔵ユニットの第１のターミナルに書き込まれ、第１のトランジスタがオンになり、発光ユニットが発光状態になり、そして、駆動回路は、第３のトランジスタをオンにするように第３のトランジスタの制御ターミナルに第３の制御信号を出力すると共に、第２のトランジスタをオフにするように第２のトランジスタの制御ターミナルに第４の制御信号を出力することにより、エネルギー貯蔵ユニットの第２のターミナルがローレベルの信号にリセットされ、発光ユニットが消灯状態となる。
本開示の他の実施例によると、上記の実施例のいずれかの１つに記載の表示パネルを含む表示装置が提供されている。
本開示の実施形態の表示装置は、上記の表示パネルにより、強制的に黒挿入を行うことで、補償期間の表示画面が黒画面になり、ＩＲドロップの影響を効果的に排除し、補償期間の画素回路が干渉されないように確保する。これにより、表示装置の表示効果が向上する。
本開示の更に他の実施例には、表示パネルの制御方法が提供されている。表示パネルは、複数の画素回路を含み、複数の画素回路において、各画素回路は、駆動トランジスタ、エネルギー貯蔵ユニット、データ書込ユニット、リセットユニット、補償ユニットおよび発光ユニットを含み、駆動トランジスタの第１のターミナルは、電源電圧を受け、駆動トランジスタの制御ターミナルは、エネルギー貯蔵ユニットの第１のターミナルおよびデータ書込ユニットにそれぞれ接続され、駆動トランジスタの第２のターミナルは、エネルギー貯蔵ユニットの第２のターミナル、リセットユニット及び補償ユニットの第１のターミナルにそれぞれ接続され、補償ユニットの第２のターミナルは、発光ユニットの第１のターミナルに接続され、発光ユニットの第２のターミナルは接地され、且つ各画素回路内の補償ユニットの制御ターミナルは互いに接続され、制御方法は、補償期間において、エネルギー貯蔵ユニットの第２のターミナルと発光ユニットの第１のターミナルとが切り離され各画素回路内の発光ユニットが消灯状態となるように補償ユニットを制御するステップを含む。
本開示の実施例の表示パネルの制御方法によれば、補償ユニットを駆動トランジスタと発光ユニットとの間に追加すると共に、補償期間において、エネルギー貯蔵ユニットの第２のターミナルと発光ユニットの第１のターミナルとが切り離され各画素回路内の発光ユニットが消灯状態となるように補償ユニットを制御する。これにより、補償期間において強制的に黒挿入を行うことで、補償期間の表示画面が黒画面になり、ＩＲドロップの影響を効果的に排除し、補償期間の画素回路が干渉されないように確保する
そして、本開示の上記の実施例による表示パネルの制御方法は、更に以下の技術的特徴を有する。
本開示の一実施例によると、補償ユニットは、第１のトランジスタを含み、第１のトランジスタの第１のターミナルは補償ユニットの第１のターミナルに接続され、第１のトランジスタの第２のターミナルは補償ユニットの第２のターミナルに接続され、第１のトランジスタの制御ターミナルは補償ユニットの制御ターミナルに接続されている。
本開示の一実施例によると、データ書込ユニットは、第２のトランジスタを含み、第２のトランジスタの第１のターミナルは駆動トランジスタの制御ターミナルに接続され、第２のトランジスタの第２のターミナルはデータ線に接続され、リセットユニットは、第３のトランジスタを含み、第３のトランジスタの第１のターミナルは駆動トランジスタの第２のターミナルに接続され、第３のトランジスタの第２のターミナルはリセット線に接続される。
本開示の一実施例によると、表示パネルの制御方法は、発光期間において、エネルギー貯蔵ユニットの第２のターミナルと発光ユニットの第１のターミナルとを連通するように補償ユニットを制御すると共に、発光ユニットを発光制御するようにデータ書込ユニットとリセットユニットとを制御することを更に含む。
本開示の一実施例によると、発光ユニットを発光制御するようにデータ書込ユニットとリセットユニットとを制御することは、まず、第２のトランジスタをオンにするように第２のトランジスタの制御ターミナルに第１の制御信号を出力すると共に、第３のトランジスタをオフにするように第３のトランジスタの制御ターミナルに第２の制御信号を出力することにより、データ線のデータ信号がエネルギー貯蔵ユニットの第１のターミナルに書き込まれ、第１のトランジスタがオンになり、発光ユニットが発光状態になることと、そして、第３のトランジスタをオンにするように第３のトランジスタの制御ターミナルに第３の制御信号を出力すると共に、第２のトランジスタをオフにするように第２のトランジスタの制御ターミナルに第４の制御信号を出力することにより、エネルギー貯蔵ユニットの第２のターミナルがローレベルの信号にリセットされ、発光ユニットが消灯状態となることと、を含む。
本開示の実施例による表示パネルの概略構成図である。 本開示の一実施例による表示パネルにおけるある画素回路の構造図である。 本開示の一実施例による表示パネルの動作原理図である。 本開示の実施例による表示装置のブロック概略図である。 本開示の実施例による表示パネルの制御方法のフロー図である。
以下、本発明の実施例について詳細に説明する。実施例の例は図面に表示されるが、同一または同様の素子或いは同一または同様の機能を有する素子には同一または同様の符号を付与している。図面を参照して以下に記載される実施例は、例示的なものであり、本発明を説明することを意図しており、本発明を限定するものではないと理解すべきであろう。
本願の発明者らは、ＯＬＥＤ表示設備では、電圧源電圧ＥＬＶＤＤは、有効表示領域の外部から入力された後、有効表示領域内に配線を介して各画素回路に伝達されるが、配線が一定の抵抗を有するので、その伝達中に、電源電圧ＥＬＶＤＤに直流電圧降下（ＩＲドロップとも呼ばれる）が生成されることを発見した。
ＩＲドロップの存在により、有効表示領域内の電源電圧ＥＬＶＤＤの分布は不均一になる。その具体的な原因として、各画素回路の実際の電源電圧ＶＤＤ＿ｐｉｘｅｌ＝ＥＬＶＤＤ－Ｉ＊Ｒ、ここでＩはＥＬＶＤＤ信号ネットワークの電流値であり、Ｒは画素回路から電源電圧ＥＬＶＤＤの入力端までの配線抵抗であり、各画素回路から電源電圧ＥＬＶＤＤの入力端までの配線の長さが異なるので、各配線抵抗Ｒは異なるようになり、即ち、ＩＲドロップは異なるようになり、駆動トランジスタが飽和状態にある場合、各画素回路の画素電流は異なり、例えばＩ＝μＣｏｘＷ（ＥＬＶＤＤ－Ｉ＊Ｒ－Ｖｄａｔａ－Ｖｔｈ）２／（２Ｌ）であり、これにより、表示の不均一が招かれ、且つ表示面積が大きいほどＩＲドロップが大きくなり、表示の均一性が低下する。
表示の不均一性に対して、画素回路内の駆動トランジスタの閾値電圧Ｖｔｈを補償画素回路により補償できるが、電源電圧の直流電圧降下ＩＲドロップによる表示の不均一の問題を解決することはできない。本開示の実施例は、この問題を緩和または解決することを目的としている。
以下に添付図面を参照して、本開示の表示パネル、表示装置および表示パネルの制御方法を詳細に説明する。
図１は、本開示の実施例による表示パネルの概略構成図である。図１に示すように、本開示の実施例の表示パネルは、複数の画素回路１０（１つの画素回路１０が例示されている）と駆動回路２０とを含んでいる。
複数の画素回路１０において、各画素回路１０は、駆動トランジスタＤＲＴと、エネルギー貯蔵ユニット１１と、データ書込ユニット１２と、リセットユニット１３と、補償ユニット１４と、発光ユニット１５とを含んでいる。駆動トランジスタＤＲＴの第１のターミナルは、電源電圧を受ける（例えばプリセット電源ＥＬＶＤＤに接続される）ためのものである。駆動トランジスタＤＲＴの制御ターミナルは、エネルギー貯蔵ユニット１１の第１のターミナルとデータ書込ユニット１２とにそれぞれ接続されている。駆動トランジスタＤＲＴの第２のターミナルは、エネルギー貯蔵ユニット１１の第２のターミナル、セットユニット１３及び補償ユニット１４の第一のターミナルにそれぞれ接続されている。補償ユニット１４の第二のターミナルは発光ユニット１５の第１のターミナルに接続され、発光ユニット１５の第２のターミナルは接地ＥＬＶＳＳに接続されている。
駆動回路２０は、各画素回路１０内の補償ユニット１４の制御ターミナル、データ書込ユニット１２及びリセットユニット１３にそれぞれ接続されている。且つ、各画素回路１０内の補償ユニット１４の制御ターミナルは、互いに接続されている。駆動回路２０は、発光期間において、エネルギー貯蔵ユニット１１の第２のターミナルと発光ユニット１５の第１のターミナルとを連通するように補償ユニット１４を制御すると共に、発光ユニット１５を発光制御するようにデータ書込ユニット１２とリセットユニット１３とを制御し、並びに、補償期間において、エネルギー貯蔵ユニット１１の第２のターミナルと発光ユニット１５の第１のターミナルとが切り離され、各画素回路１０内の発光ユニット１５が消灯状態となるように補償ユニット１４を制御する。
具体的には、１つのフレームの表示時間において、発光ステージ（発光期間）と補償ステージ（補償期間）とが含まれていてもよい。発光ステージにおいて、駆動回路２０は、各画素回路１０のエネルギー貯蔵ユニット１１の第２のターミナルが対応する発光ユニット１５の第１のターミナルに連通されるように補償ユニット１４を制御し、このとき、駆動回路２０は、通常の制御モードで発光ユニット１５を発光制御するとよい。例えば、駆動回路２０は、まず、ある行の画素回路１０内のデータ書込ユニット１２をエネルギー貯蔵ユニット１１の第１のターミナルにデータ信号を書き込ませるように制御してもよい。データ信号の作用により、駆動トランジスタＤＲＴがオンになり、発光ユニット１５が発光状態になる。そして、駆動回路２０は、この行の画素回路１０内のデータ書込ユニット１２をエネルギー貯蔵ユニット１１の第１のターミナルへのデータ信号の書き込みを停止させるように制御すると共に、エネルギー貯蔵ユニット１１の第２のターミナルの電圧がグランドＥＬＶＳＳと同じになり発光ユニット１５が消灯されるように、リセットユニット１３をエネルギー貯蔵ユニット１１の第２のターミナルにリセット信号を出力させるように制御する。そして、駆動回路２０は、全ての画素回路１０の発光制御が完了するまで、上述のように次の行の画素回路１０を制御した後、補償ステージに入る。
補償ステージでは、主に各画素回路１０の補償データが取得されるが、補償データの取得期間（すなわちＳｅｎｓｅ期間、感知期間）には、補償データの取得に用いられる画素回路１０は消灯状態にあり、その他の画素回路１０は発光状態にあるので、ＩＲドロップの影響により、画面の表示の不均一が招かれる。且つ、表示画面が異なればＩＲドロップが異なるため、前後の補償データが不一致になり、補償データの差が大きくなれば、スジや影などのムラ（表示輝度の不均一）が招かれる。
したがって、補償ステージにおいて、駆動回路２０は、各画素回路１０のエネルギー貯蔵ユニット１１の第２のターミナルと対応する発光ユニット１５の第１のターミナルとが切り離されるように補償ユニット１４を制御する。このとき、エネルギー貯蔵ユニット１１の第２のターミナルの電圧の高低に関わらず、発光ユニット１５は消灯状態にある。これにより、感知期間に、全画面が黒い画面になると確保される。このように、駆動周波数を変更しない状態で（一般に、黒挿入を行うときに、駆動周波数を２倍にし、２倍にした全フレーム時間を利用して黒挿入を行う必要があることに対して、本願発明では、感知期間に強制的に黒挿入を行うことにより、駆動周波数を変更する必要はない）、感知期間に強制的に黒挿入を行うことになる。感知期間に全画面が確実に黒い画面になることにより、表示パネルの大型化と駆動トランジスタの経年劣化によるＩＲドロップの問題をより適切に補償し、ＩＲドロップの影響を効果的に排除し、補償期間において画素回路の状態が確実に干渉されないようにすると同時に、表示画面の急激な変化による前後の２つの補償データの差が大きいことによるさまざまなムラを効果的に排除することができるようになる。
当業者に本発明をより明確に理解させるために、以下に本開示の１つの例と併せて詳細な説明を行う。
本開示の一実施例によれば、図２に示すように、補償ユニット１４は、第１のトランジスタＴ１を含んでいる。第１のトランジスタＴ１の第１のターミナルは、補償ユニット１４の第１のターミナルに接続され、第１のトランジスタＴ１の第２のターミナルは、補償ユニット１４の第２のターミナルに接続され、第１のトランジスタＴ１の制御ターミナルは、補償ユニット１４の制御ターミナルに接続されている。
更に、図２に示すように、データ書込ユニット１２は、第２のトランジスタＴ２を含んでいる。第２のトランジスタＴ２の第１のターミナルは駆動トランジスタＤＲＴの制御ターミナルに接続され、第２のトランジスタＴ２の第２のターミナルはデータ線Ｄａｔａに接続され、第２のトランジスタＴ２の制御ターミナルは駆動回路２０に接続されている。
更に、図２に示すように、リセットユニット１３は、第３のトランジスタＴ３を含んでいる。第３のトランジスタＴ３の第１のターミナルは駆動トランジスタＤＲＴの第２のターミナルに接続され、第３のトランジスタＴ３の第２のターミナルはリセット線Ｓｅｎｓｅに接続され、第３のトランジスタＴ３の制御ターミナルは駆動回路２０に接続されている。また、エネルギー貯蔵ユニット１１はコンデンサＣであってもよい。発光ユニット１５は発光ダイオードＤであってもよい。駆動回路２０を複数の画素回路１０の外部、すなわち有効表示領域の外部に配置してもよい。
ここで、駆動回路２０は、データ書込ユニット１２とリセットユニット１３とを制御して発光ユニット１５を発光制御する場合、第２のトランジスタをオンにするように第２のトランジスタＴ２の制御ターミナルに第１の制御信号を出力すると共に、第３のトランジスタＴ３をオフにするように第３のトランジスタＴ３の制御ターミナルに第２の制御信号を出力することにより、データ線Ｄａｔａのデータ信号がエネルギー貯蔵ユニット１１の第１のターミナルに書き込まれ、第１のトランジスタＴ１がオンになり、発光ユニット１５が発光状態になる。そして、駆動回路２０は、第３のトランジスタＴ３をオンにするように第３のトランジスタＴ３の制御ターミナルに第３の制御信号を出力すると共に、第２のトランジスタＴ２をオフにするように第２のトランジスタＴ２の制御ターミナルに第４の制御信号を出力することにより、エネルギー貯蔵ユニット１１の第２のターミナルがローレベルの信号にリセットされ、発光ユニット１５が消灯状態となっている。
具体的には、図３に示すように、１つのフレームの表示時間において、発光ステージと補償ステージとが含まれていてもよい。発光ステージでは、駆動回路２０は、第１のトランジスタＴ１をオンにするように第１のトランジスタＴ１の制御ターミナルにハイレベル信号を出力する。各画素回路１０内の第１のトランジスタＴ１の制御ターミナルが互いに接続されているので、発光ステージにおいて、全ての画素回路１０内の第１のトランジスタＴ１がオンになる。この間、駆動回路２０は、複数の画素回路１０を１行ずつ走査する。つまり、先ず、１行目の画素回路１０内の第２のトランジスタＴ２の制御ターミナルにハイレベルの信号を出力することにより、１行目の画素回路１０内の第２のトランジスタＴ２をオンにして、対応するコンデンサＣの第１のターミナルにデータ信号Ｄａｔａを入力する。このとき、駆動トランジスタＤＲＴはオンになり、発光ダイオードＤは発光状態になる。そして、駆動回路２０は、１行目の画素回路１０内の第２のトランジスタＴ２をそれぞれオフにするように１行目の画素回路１０内の第２のトランジスタＴ２にローレベルの信号を出力すると同時に、１行目の画素回路１０内の第３のトランジスタＴ３をそれぞれオンにするように１行目の画素回路１０内の第３のトランジスタＴ３にハイレベルの信号を出力する。このとき、リセット線の感知信号はローレベル信号である（リセット信号と呼ばれる）ため、第１のトランジスタＴ１をオンにしても、ローレベル信号により発光ダイオードＤが消灯される。このように、１行目の画素回路１０に対する走査が完了する。
１行目の画素回路１０に対する走査が完了した後、上記のように２行目の画素回路１０に対して走査し、各行の画素回路１０に対する走査が完了するまで順番に走査を行い、発光ステージ全体が終了し、補償ステージに入る。
補償ステージでは、ある行の画素回路１０を外部からの補償を行う、すなわち駆動トランジスタＤＲＴの閾値電圧Ｖｔｈを補償する必要がある場合、駆動回路２０は、ハイレベルの信号を第２のトランジスタＴ２の制御ターミナルおよび第３のトランジスタＴ３の制御ターミナルに同時に出力することにより、第２のトランジスタＴ２および第３のトランジスタＴ３がオンになる。このとき、リセット線の感知信号はローレベル信号から徐々に増加し、感知信号は必要な補償電圧に達すると（補償電圧は小さく、発光ダイオードＤの順方向電圧降下よりも小さいので、発光ダイオードＤは発光しない）、駆動回路２０は、ローレベルの信号を第２のトランジスタＴ２および第３のトランジスタＴ３に同時に出力する。これにより、第２のトランジスタＴ２および第３のトランジスタＴ３がオフになり、補償電圧が保存される。駆動回路２０は該画素回路１０を駆動し次のフレームの表示時間に発光させるとき、駆動トランジスタＤＲＴの閾値電圧Ｖｔｈに対する補償効果を該補償電圧によって達成することができる。
また、この期間に、駆動回路２０は、ＩＲドロップの影響を防ぐために、第１のトランジスタＴ１をオフにするようにローレベル信号を第１のトランジスタＴ１の制御ターミナルに出力する。全ての画素回路１０の第１のトランジスタＴ１の制御ターミナルは互いに接続されているので、各の画素回路１０の第１のトランジスタＴ１はオフになり、画面全体は黒画面になる。これにより、ＩＲドロップの影響を効果的に排除し、補償期間において画素回路の状態が干渉されないように確保すると同時に、表示画面の急激な変化による前後の２つの補償データの差が大きいことによるさまざまなムラを排除することができるようになる。
本開示の実施例は、図２に示される３Ｔ１Ｃ画素回路だけでなく、２Ｔ１Ｃ、４Ｔ１Ｃなどの他のタイプの画素回路にも適用でき、表示パネルの大型化および駆動トランジスタの飽和特性の低下に起因する画像の表示の不均一の問題を解決するようになると理解すべきであろう。ここでは、これについて詳しく説明しない。
以上のように、本開示の実施例の表示パネルによれば、補償ユニットを駆動トランジスタと発光ユニットとの間に追加すると共に、補償期間において、エネルギー貯蔵ユニットの第２のターミナルと発光ユニットの第１のターミナルとが切り離され各画素回路内の発光ユニットが消灯状態となるように補償ユニットを制御する。これにより、補償期間において強制的に黒挿入を行うことで、補償期間の表示画面が黒画面になり、ＩＲドロップの影響を効果的に排除し、補償期間の画素回路が確実に干渉されないようにする。
図４は、本開示の実施例による表示装置のブロック概略図である。図４に示すように、本開示の実施例の表示装置１０００は、上述の表示パネル１００を含んでもよい。
本開示の実施形態の表示装置は、上記の表示パネルにより、強制的に黒挿入を行うことで、補償期間の表示画面が黒画面になり、ＩＲドロップの影響を効果的に排除し、補償期間の画素回路が干渉されないように確保する。これにより、表示装置の表示効果が向上する。
図５は、本開示の実施例による表示パネルの制御方法のフロー図である。
本開示の実施例では、図１に示すように、表示パネルは複数の画素回路を含む。複数の画素回路において、各画素回路は、駆動トランジスタ、エネルギー貯蔵ユニット、データ書込ユニット、リセットユニット、補償ユニットおよび発光ユニットを含む。駆動トランジスタの第１のターミナルは、プリセット電源に接続され、駆動トランジスタの制御ターミナルは、エネルギー貯蔵ユニットの第１のターミナルおよびデータ書込ユニットにそれぞれ接続され、駆動トランジスタの第２のターミナルは、エネルギー貯蔵ユニットの第２のターミナル、リセットユニット及び補償ユニットの第１のターミナルにそれぞれ接続され、補償ユニットの第２のターミナルは、発光ユニットの第１のターミナルに接続され、発光ユニットの第２のターミナルは接地されている。そして、各画素回路内の補償ユニットの制御ターミナルは互いに接続されている。
図５に示すように、本開示の実施例の表示パネルの制御方法は、以下のステップを含んでもよい。
Ｓ１：発光期間において、エネルギー貯蔵ユニットの第２のターミナルと発光ユニットの第１のターミナルとを連通するように補償ユニットを制御すると共に、発光ユニットを発光制御するようにデータ書込ユニットとリセットユニットとを制御する。
Ｓ２：補償期間において、エネルギー貯蔵ユニットの第２のターミナルと発光ユニットの第１のターミナルとが切り離され各画素回路内の発光ユニットが消灯状態となるように補償ユニットを制御する。
具体的には、本開示の一実施例によれば、図２に示すように、補償ユニットは第１のトランジスタを含み、第１のトランジスタの第１のターミナルは補償ユニットの第１のターミナルに接続され、第１のトランジスタの第２のターミナルは補償ユニットの第２のターミナルに接続され、第１のトランジスタの制御ターミナルは補償ユニットの制御ターミナルに接続されている。
更に、図２に示すように、データ書込ユニットは第２のトランジスタを含み、第２のトランジスタの第１のターミナルは駆動トランジスタの制御ターミナルに接続され、第２のトランジスタの第２のターミナルはデータ線に接続されている。リセットユニットは第３のトランジスタを含み、第３のトランジスタの第１のターミナルは駆動トランジスタの第２のターミナルに接続され、第３のトランジスタの第２のターミナルはリセット線に接続されている。
ところで、発光ユニットを発光制御するようにデータ書込ユニットとリセットユニットとを制御することは、まず第２のトランジスタをオンにするように第２のトランジスタの制御ターミナルに第１の制御信号を出力すると共に、第３のトランジスタをオフにするように第３のトランジスタの制御ターミナルに第２の制御信号を出力することにより、データ線のデータ信号がエネルギー貯蔵ユニットの第１のターミナルに書き込まれ、第１のトランジスタがオンになり、発光ユニットが発光状態になることと、そして第３のトランジスタをオンにするように第３のトランジスタの制御ターミナルに第３の制御信号を出力すると共に、第２のトランジスタをオフにするように第２のトランジスタの制御ターミナルに第４の制御信号を出力することにより、エネルギー貯蔵ユニットの第２のターミナルがローレベルの信号にリセットされ、発光ユニットが消灯状態となることと、を含んでいる。
本開示の実施例の表示パネルの制御方法に開示されない詳細は、本開示の実施例の表示パネルの開示を参照されたい。ここでは、詳しく説明しない。
本開示の実施例の表示パネルの制御方法によれば、補償ユニットを駆動トランジスタと発光ユニットとの間に追加すると共に、補償期間において、エネルギー貯蔵ユニットの第２のターミナルと発光ユニットの第１のターミナルとが切り離され各画素回路内の発光ユニットが消灯状態となるように補償ユニットを制御する。これにより、補償期間において強制的に黒挿入を行うことで、補償期間の表示画面が黒画面になり、ＩＲドロップの影響を効果的に排除し、補償期間の画素回路が確実に干渉されないようにする。
本開示の説明において、「中央」、「縦」、「横」、「長さ」、「幅」、「厚さ」、「上」、「下」、「前」、「後」、「左」、「右」、「垂直」、「水平」、「トップ」、「ボトム」、「内」、「外」、「時計回り」、「反時計回り」、「軸方向」、「半径方向」、「円周方向」などの用語が指示する方向または位置関係は、図面に示されている方向または位置関係に基づき、単に本開示を説明する便宜上のものであり、示された装置または素子が特定の位置を有し、特定の位置で構造して操作されなければならないことを指示するものではないので、本発明を限定するものと解釈されるべきではないと理解すべきであろう。
また、「第１」および「第２」という用語は説明のみを目的として使用されており、相対的な重要性を示すまたは暗示する、または示された技術的特徴の数を暗黙的に示すと解釈されるものではない。したがって、「第１」、「第２」を定義する特徴は、少なくとも１つの該特徴が明示的または暗黙的に含まれる。本開示の説明において、「複数」の意味は、特に明記されない限り、少なくとも２つ（例えば２つ、３つなど）である。
本開示において、「設置」、「接続」、「固定」などの用語は、特に明記または定義されない限り、広く理解されるべきである。例えば、固定接続で、取り外し可能な接続で、または一体的に構成されてもよいし、機械的なまたは電気的な接続で構成されてもよいし、直接的な接続で、中間媒体を介する間接的な接続で、または２つの素子の内部の連通または２つの素子の相互作用で構成されてもよい。本開示において上記の用語の特定の意味は、特に指定されない限り、場合により当業者に理解され得る。
本開示において、第１の特徴は第２の特徴の「上」または「下」に位置するということは、特に明記および定義されない限り、第１および第２の特徴は直接接触してもよいし、中間媒体を介して間接接触してもよい。そして、第１の特徴は第２の特徴の「上」、「上方」、「上側」に位置するということは、第１の特徴は第２の特徴の真上または斜め上に位置してもよいし、単に第１の特徴の高度が第２の特徴より高いと示してもよい。第１の特徴は第２の特徴の「下」、「下方」、「下側」に位置するということは、第１の特徴は第２の特徴の真下または斜め下に位置してもよいし、単に第１の特徴の高度が第２の特徴より低いと示してもよい。
本明細書の記載において、「一実施例」、「いくつかの実施例」、「例」、「特定の例」、または「いくつかの例」などの用語に関する記載は、実施例または例に関連して記載された特定の特徴、構造、材料、または特性が、本開示の少なくとも１つの実施例態または例に含まれると意図する。本明細書では、上記の用語に対する概略的な記載は、必ずしも同じ実施例または例に向けられているわけではない。そして、説明される特定の特徴、構造、材料、または特性は、任意の１つまたは複数の実施例または例において適切な方法で組み合わせることができる。また、当業者は、互いに矛盾しない限り、本明細書に記載される様々な実施例または例、並びに様々な実施例または例の特徴を組み合わせることができる。
本開示の実施例は上記に示して説明されたが、上記の実施例は例示的なものであり、本発明の範囲を限定するものとして解釈されるべきではないと理解すべきであろう。当業者は、本発明の範囲から逸脱することなく、上記の実施例に対して変更、修正、置換、および変形を加えることができる。
１０ 画素回路
１１ エネルギー貯蔵ユニット
１２ データ書込ユニット
１３ リセットユニット
１４ 補償ユニット
１５ 発光ユニット
２０ 駆動回路
１００ 表示パネル
１０００ 表示装置
ＤＲＴ 駆動トランジスタ
ＥＬＶＤＤ プリセット電源
ＥＬＶＳＳ グランド
Ｔ１ 第１のトランジスタ
Ｔ２ 第２のトランジスタ
Ｔ３ 第３のトランジスタ
Ｃ コンデンサ
Ｄ 発光ダイオード
Ｓｅｎｓｅ リセット線

Claims (3)

  1. 複数の画素回路と、駆動回路とを含む表示パネルであって、
    前記複数の画素回路において、各画素回路は、駆動トランジスタ、エネルギー貯蔵ユニット、データ書込ユニット、リセットユニット、補償ユニットおよび発光ユニットを含み、前記駆動トランジスタの第１のターミナルは、電源電圧を受け、前記駆動トランジスタの制御ターミナルは、前記エネルギー貯蔵ユニットの第１のターミナルおよび前記データ書込ユニットにそれぞれ接続され、前記駆動トランジスタの第２のターミナルは、前記エネルギー貯蔵ユニットの第２のターミナル、前記リセットユニット及び前記補償ユニットの第１のターミナルにそれぞれ接続され、前記補償ユニットの第２のターミナルは、前記発光ユニットの第１のターミナルに接続され、前記発光ユニットの第２のターミナルは接地され、
    前記駆動回路は、前記各画素回路内の補償ユニットの制御ターミナル、データ書込ユニットおよびリセットユニットにそれぞれ接続され、且つ各画素回路内の補償ユニットの制御ターミナルは互いに接続され、
    前記補償ユニットは、第１のトランジスタを含み、前記第１のトランジスタの第１のターミナルは前記補償ユニットの第１のターミナルに接続され、前記第１のトランジスタの第２のターミナルは前記補償ユニットの第２のターミナルに接続され、前記第１のトランジスタの制御ターミナルは前記補償ユニットの制御ターミナルに接続され、
    前記データ書込ユニットは、第２のトランジスタを含み、前記第２のトランジスタの第１のターミナルは前記駆動トランジスタの制御ターミナルに接続され、前記第２のトランジスタの第２のターミナルはデータ線に接続され、前記第２のトランジスタの制御ターミナルは前記駆動回路に接続され、
    前記リセットユニットは、第３のトランジスタを含み、前記第３のトランジスタの第１のターミナルは前記駆動トランジスタの第２のターミナルに接続され、前記第３のトランジスタの第２のターミナルはリセット線に接続され、前記第３のトランジスタの制御ターミナルは前記駆動回路に接続され、
    １つのフレームの表示時間において、発光期間と補償期間とが含まれ、
    前記発光期間において、前記駆動回路は、前記エネルギー貯蔵ユニットの第２のターミナルを前記発光ユニットの第１のターミナルに接続するように前記補償ユニットを制御すると共に、前記発光ユニットを発光制御するように前記データ書込ユニットと前記リセットユニットとを制御し、前記駆動回路は、前記発光ユニットを発光制御するように前記データ書込ユニットと前記リセットユニットとを制御するときに、まず、前記駆動回路は、前記第２のトランジスタをオンにするように前記第２のトランジスタの制御ターミナルに第１の制御信号を出力すると共に、前記第３のトランジスタをオフにするように前記第３のトランジスタの制御ターミナルに第２の制御信号を出力することにより、前記データ線のデータ信号が前記エネルギー貯蔵ユニットの第１のターミナルに書き込まれ、第１のトランジスタがオンになり、前記発光ユニットが発光状態になり、そして、前記駆動回路は、前記第３のトランジスタをオンにするように前記第３のトランジスタの制御ターミナルに第３の制御信号を出力すると共に、前記第２のトランジスタをオフにするように前記第２のトランジスタの制御ターミナルに第４の制御信号を出力することにより、前記エネルギー貯蔵ユニットの第２のターミナルがローレベルの信号にリセットされ、前記発光ユニットが消灯状態となり、
    前記補償期間において、前記駆動回路は、前記エネルギー貯蔵ユニットの第２のターミナルと前記発光ユニットの第１のターミナルとが切り離され前記各画素回路内の発光ユニットが消灯状態となるように前記補償ユニットを制御する、表示パネル。
  2. 請求項１に記載の表示パネルを含む表示装置。
  3. 表示パネルの制御方法であって、前記表示パネルは、複数の画素回路を含み、前記複数の画素回路において、各画素回路は、駆動トランジスタ、エネルギー貯蔵ユニット、データ書込ユニット、リセットユニット、補償ユニットおよび発光ユニットを含み、前記駆動トランジスタの第１のターミナルは、電源電圧を受け、前記駆動トランジスタの制御ターミナルは、前記エネルギー貯蔵ユニットの第１のターミナルおよび前記データ書込ユニットにそれぞれ接続され、前記駆動トランジスタの第２のターミナルは、前記エネルギー貯蔵ユニットの第２のターミナル、前記リセットユニット及び前記補償ユニットの第１のターミナルにそれぞれ接続され、前記補償ユニットの第２のターミナルは、前記発光ユニットの第１のターミナルに接続され、前記発光ユニットの第２のターミナルは接地され、且つ前記各画素回路内の補償ユニットの制御ターミナルは互いに接続され、
    前記補償ユニットは、第１のトランジスタを含み、前記第１のトランジスタの第１のターミナルは前記補償ユニットの第１のターミナルに接続され、前記第１のトランジスタの第２のターミナルは前記補償ユニットの第２のターミナルに接続され、前記第１のトランジスタの制御ターミナルは前記補償ユニットの制御ターミナルに接続され、
    前記データ書込ユニットは、第２のトランジスタを含み、前記第２のトランジスタの第１のターミナルは前記駆動トランジスタの制御ターミナルに接続され、前記第２のトランジスタの第２のターミナルはデータ線に接続され、
    前記リセットユニットは、第３のトランジスタを含み、前記第３のトランジスタの第１のターミナルは前記駆動トランジスタの第２のターミナルに接続され、前記第３のトランジスタの第２のターミナルはリセット線に接続され、
    １つのフレームの表示時間において、発光期間と補償期間とが含まれ、
    前記制御方法は、
    前記発光期間において、前記エネルギー貯蔵ユニットの第２のターミナルと前記発光ユニットの第１のターミナルとを連通するように前記補償ユニットを制御すると共に、前記発光ユニットを発光制御するように前記データ書込ユニットと前記リセットユニットとを制御することと、
    前記補償期間において、前記エネルギー貯蔵ユニットの第２のターミナルと前記発光ユニットの第１のターミナルとが切り離され、前記各画素回路内の発光ユニットが消灯状態となるように、前記補償ユニットを制御することとを、含み、
    前記発光ユニットを発光制御するように前記データ書込ユニットと前記リセットユニットとを制御することは、
    まず、前記第２のトランジスタをオンにするように前記第２のトランジスタの制御ターミナルに第１の制御信号を出力すると共に、前記第３のトランジスタをオフにするように前記第３のトランジスタの制御ターミナルに第２の制御信号を出力することにより、前記データ線のデータ信号が前記エネルギー貯蔵ユニットの第１のターミナルに書き込まれ、第１のトランジスタがオンになり、前記発光ユニットが発光状態になることと、
    そして、前記第３のトランジスタをオンにするように前記第３のトランジスタの制御ターミナルに第３の制御信号を出力すると共に、前記第２のトランジスタをオフにするように前記第２のトランジスタの制御ターミナルに第４の制御信号を出力することにより、前記エネルギー貯蔵ユニットの第２のターミナルがローレベルの信号にリセットされ、前記発光ユニットが消灯状態となることと、
    を含む、表示パネルの制御方法。
JP2019552901A 2017-06-30 2018-02-09 表示パネル、表示装置および表示パネルの制御方法 Active JP7475859B2 (ja)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
CN201710525952.9A CN107086025B (zh) 2017-06-30 2017-06-30 显示面板、显示装置及显示面板的控制方法
CN201710525952.9 2017-06-30
PCT/CN2018/075953 WO2019000960A1 (zh) 2017-06-30 2018-02-09 显示面板、显示装置及显示面板的控制方法

Publications (2)

Publication Number Publication Date
JP2020525812A JP2020525812A (ja) 2020-08-27
JP7475859B2 true JP7475859B2 (ja) 2024-04-30

Family

ID=59606017

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2019552901A Active JP7475859B2 (ja) 2017-06-30 2018-02-09 表示パネル、表示装置および表示パネルの制御方法

Country Status (5)

Country Link
US (1) US11244610B2 (ja)
EP (1) EP3648091A4 (ja)
JP (1) JP7475859B2 (ja)
CN (1) CN107086025B (ja)
WO (1) WO2019000960A1 (ja)

Families Citing this family (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN107086025B (zh) 2017-06-30 2019-12-27 京东方科技集团股份有限公司 显示面板、显示装置及显示面板的控制方法
CN107633814B (zh) * 2017-09-21 2019-06-04 信利（惠州）智能显示有限公司 显示面板和显示装置
CN108806605A (zh) * 2018-06-15 2018-11-13 京东方科技集团股份有限公司 像素电路及其驱动方法、显示面板和显示装置
US11107410B2 (en) 2019-08-15 2021-08-31 Hefei Boe Joint Technology Co., Ltd. Pixel circuit and method of controlling the same, display panel and display device
CN110428779B (zh) * 2019-08-15 2021-01-22 京东方科技集团股份有限公司 像素电路、显示面板和显示设备
CN112863433B (zh) 2019-11-12 2022-06-24 上海和辉光电股份有限公司 显示系统、显示设备的驱动装置及驱动方法
CN111063302A (zh) * 2019-12-17 2020-04-24 深圳市华星光电半导体显示技术有限公司 像素混合补偿电路及像素混合补偿方法
CN111179851A (zh) * 2020-02-25 2020-05-19 合肥鑫晟光电科技有限公司 像素电路及其驱动方法、和显示装置
US11295674B2 (en) * 2020-03-27 2022-04-05 Novatek Microelectronics Corp. Image compensation circuit and related compensation method
CN112331151A (zh) * 2020-11-09 2021-02-05 Tcl华星光电技术有限公司 发光基板及显示装置
CN112542138A (zh) * 2020-12-25 2021-03-23 深圳市华星光电半导体显示技术有限公司 像素驱动电路以及显示装置
CN113012652B (zh) 2021-03-09 2022-11-08 Tcl华星光电技术有限公司 一种背光驱动电路及液晶显示装置
CN113327556A (zh) * 2021-06-25 2021-08-31 合肥京东方卓印科技有限公司 像素电路及其驱动方法、显示面板
TWI765771B (zh) * 2021-07-06 2022-05-21 友達光電股份有限公司 自補償之畫素電路與顯示面板
CN113948038B (zh) * 2021-10-29 2023-03-14 维信诺科技股份有限公司 像素电路及其驱动方法
TWI820944B (zh) * 2022-09-30 2023-11-01 劉台徽 主動式微型發光二極體顯示器及其驅動方法

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2010170079A (ja) 2008-12-24 2010-08-05 Hitachi Displays Ltd 画像表示装置
JP2016177280A (ja) 2015-03-18 2016-10-06 株式会社半導体エネルギー研究所 表示装置および電子機器、並びに表示装置の駆動方法

Family Cites Families (22)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2004088826A1 (ja) 2003-03-31 2004-10-14 Yamaha Hatsudoki Kabushiki Kaisha 回転電機及び電動車両
GB0307475D0 (en) * 2003-04-01 2003-05-07 Koninkl Philips Electronics Nv Active matrix display devices
JP4207988B2 (ja) 2006-07-03 2009-01-14 セイコーエプソン株式会社 発光装置、画素回路の駆動方法および駆動回路
KR101674479B1 (ko) * 2010-08-10 2016-11-10 삼성디스플레이 주식회사 유기전계발광 표시장치
JP2012093434A (ja) * 2010-10-25 2012-05-17 Canon Inc 表示装置の駆動方法
CN102708785B (zh) * 2011-05-18 2015-06-24 京东方科技集团股份有限公司 像素单元电路及其工作方法、oled显示装置
JP2014522506A (ja) * 2011-05-28 2014-09-04 イグニス・イノベイション・インコーポレーテッド ディスプレイのピクセルの速い補償プログラミングためのシステムと方法
KR101859474B1 (ko) 2011-09-05 2018-05-23 엘지디스플레이 주식회사 유기 발광 다이오드 표시 장치의 화소 회로
CN103035202A (zh) * 2012-12-25 2013-04-10 友达光电股份有限公司 一种像素补偿电路
CN105144274B (zh) * 2013-04-23 2017-07-11 夏普株式会社 显示装置及其驱动电流检测方法
KR102203059B1 (ko) * 2013-12-31 2021-01-14 엘지디스플레이 주식회사 유기발광 디스플레이 장치와 이의 구동 방법
US10269275B2 (en) * 2014-06-13 2019-04-23 Joled Inc. Display panel inspecting method and display panel fabricating method
CN104200779B (zh) * 2014-09-25 2016-09-07 上海天马有机发光显示技术有限公司 像素电路及其驱动方法、显示面板、显示装置
KR102280267B1 (ko) * 2014-11-21 2021-07-22 삼성디스플레이 주식회사 유기 발광 표시 장치 및 이의 구동 방법
KR102316986B1 (ko) * 2014-12-09 2021-10-25 엘지디스플레이 주식회사 유기발광표시장치
KR102459703B1 (ko) 2014-12-29 2022-10-27 엘지디스플레이 주식회사 유기발광다이오드 표시장치와 그 구동방법
KR102388912B1 (ko) * 2014-12-29 2022-04-21 엘지디스플레이 주식회사 유기발광다이오드 표시장치와 그 구동방법
CN104658485B (zh) 2015-03-24 2017-03-29 京东方科技集团股份有限公司 Oled驱动补偿电路及其驱动方法
KR102509604B1 (ko) * 2015-12-30 2023-03-14 삼성디스플레이 주식회사 표시 장치
CN106297668A (zh) 2016-11-02 2017-01-04 京东方科技集团股份有限公司 一种有机发光二极管驱动电路、阵列基板和显示装置
CN106652904B (zh) * 2017-03-17 2019-01-18 京东方科技集团股份有限公司 像素驱动电路及其驱动方法、显示装置
CN107086025B (zh) * 2017-06-30 2019-12-27 京东方科技集团股份有限公司 显示面板、显示装置及显示面板的控制方法

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2010170079A (ja) 2008-12-24 2010-08-05 Hitachi Displays Ltd 画像表示装置
JP2016177280A (ja) 2015-03-18 2016-10-06 株式会社半導体エネルギー研究所 表示装置および電子機器、並びに表示装置の駆動方法

Also Published As

Publication number Publication date
EP3648091A1 (en) 2020-05-06
CN107086025B (zh) 2019-12-27
US11244610B2 (en) 2022-02-08
JP2020525812A (ja) 2020-08-27
EP3648091A4 (en) 2021-03-10
US20210193034A1 (en) 2021-06-24
CN107086025A (zh) 2017-08-22
WO2019000960A1 (zh) 2019-01-03

Similar Documents

Publication Publication Date Title
JP7475859B2 (ja) 表示パネル、表示装置および表示パネルの制御方法
JP7114461B2 (ja) 画素回路、表示パネル、および駆動方法
KR102303216B1 (ko) 화소 및 이를 이용한 유기전계발광 표시장치
KR102464283B1 (ko) 화소 및 이를 이용한 유기전계발광 표시장치와 그의 구동방법
US7580012B2 (en) Pixel and light emitting display using the same
JP5562327B2 (ja) 表示装置及びその駆動方法
US9591715B2 (en) OLED driving compensation circuit and driving method thereof
KR101875123B1 (ko) 화소 및 이를 이용한 유기전계발광 표시장치
KR102470504B1 (ko) 화소 및 이를 이용한 유기전계발광 표시장치
JP2020519910A (ja) 画素駆動回路およびその補償方法、表示パネル、ならびに表示装置
KR20170143049A (ko) 화소와 이를 이용한 유기전계발광 표시장치 및 그의 구동방법
KR102099311B1 (ko) 표시장치
US20090121981A1 (en) Organic light emitting display device and driving method using the same
JP2008158475A (ja) 有機電界発光表示装置
JP5756865B2 (ja) 表示装置及びその制御方法
WO2015132834A1 (ja) 有機ｅｌ表示装置
KR102021013B1 (ko) 화소 및 이를 이용한 유기전계발광 표시장치
KR20160008705A (ko) 화소 및 이를 이용한 유기전계발광 표시장치
KR102640827B1 (ko) 표시 장치 및 그 구동 방법
JP6196809B2 (ja) 画素回路及びその駆動方法
US20210327331A1 (en) Driving Method for Display Panel, Driving Circuit, Display Panel and Display Device
JP2016057359A (ja) 表示装置、及びその駆動方法
KR102073869B1 (ko) 유기전계발광 표시장치 및 그의 구동방법
KR20150062349A (ko) 화소 및 이를 이용한 유기전계발광 표시장치
US20110310137A1 (en) Image Display Device

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20210205

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20210929

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20211011

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20220418

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20220712

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20220926

C60 Trial request (containing other claim documents, opposition documents)

Free format text: JAPANESE INTERMEDIATE CODE: C60

Effective date: 20230123

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20240117

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20240417

R150 Certificate of patent or registration of utility model

Ref document number: 7475859

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150