JP7472010B2 - 薄膜キャパシタ及びその製造方法 - Google Patents

薄膜キャパシタ及びその製造方法 Download PDF

Info

Publication number
JP7472010B2
JP7472010B2 JP2020216643A JP2020216643A JP7472010B2 JP 7472010 B2 JP7472010 B2 JP 7472010B2 JP 2020216643 A JP2020216643 A JP 2020216643A JP 2020216643 A JP2020216643 A JP 2020216643A JP 7472010 B2 JP7472010 B2 JP 7472010B2
Authority
JP
Japan
Prior art keywords
capacitance electrode
insulating film
electrode
capacitance
capacitive
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2020216643A
Other languages
English (en)
Other versions
JP2022102108A (ja
Inventor
聖啓 平岡
仁 齊田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
TDK Corp
Original Assignee
TDK Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by TDK Corp filed Critical TDK Corp
Priority to JP2020216643A priority Critical patent/JP7472010B2/ja
Priority to US17/559,189 priority patent/US11967468B2/en
Publication of JP2022102108A publication Critical patent/JP2022102108A/ja
Application granted granted Critical
Publication of JP7472010B2 publication Critical patent/JP7472010B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01GCAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
    • H01G4/00Fixed capacitors; Processes of their manufacture
    • H01G4/33Thin- or thick-film capacitors 
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01GCAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
    • H01G4/00Fixed capacitors; Processes of their manufacture
    • H01G4/002Details
    • H01G4/005Electrodes
    • H01G4/008Selection of materials
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01GCAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
    • H01G4/00Fixed capacitors; Processes of their manufacture
    • H01G4/002Details
    • H01G4/005Electrodes
    • H01G4/012Form of non-self-supporting electrodes
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01GCAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
    • H01G4/00Fixed capacitors; Processes of their manufacture
    • H01G4/002Details
    • H01G4/018Dielectrics
    • H01G4/06Solid dielectrics
    • H01G4/08Inorganic dielectrics
    • H01G4/10Metal-oxide dielectrics

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical & Material Sciences (AREA)
  • Inorganic Chemistry (AREA)
  • Materials Engineering (AREA)
  • Fixed Capacitors And Capacitor Manufacturing Machines (AREA)
  • Ceramic Capacitors (AREA)

Description

本発明は薄膜キャパシタ及びその製造方法に関し、特に、容量絶縁膜に存在する微小欠陥部が修復された薄膜キャパシタ及びその製造方法に関する。
スイッチング素子が搭載される電源回路基板には、電源電圧の変動を抑制し、安定化させるために、平滑コンデンサやスナバコンデンサなどが搭載され、これによって電源回路内で生じる電圧変動や、その変動に伴って電源回路周辺に生じるEMCノイズを抑制している。平滑コンデンサやスナバコンデンサとしては、一般的に積層セラミックチップコンデンサが用いられている。
近年においては、電源回路の小型化および高周波駆動化が進み、これによって回路基板が小型化していることから、積層セラミックチップコンデンサを搭載するためのスペースが不足することがある。このため、積層セラミックチップコンデンサの代わりに、回路基板に埋め込み可能な薄膜キャパシタが用いられることがある。
特許文献1には、容量絶縁膜に存在する微小欠陥部が修復された薄膜キャパシタが開示されている。特許文献1においては、熱酸化処理を行うことによって微小欠陥部に露出する下部容量電極を酸化し、これによって容量絶縁膜に存在する微小欠陥部を修復している。
特開2002-26266号公報
しかしながら、特許文献1においては、容量絶縁膜を形成した後、上部容量電極を形成する前に熱酸化処理を行う必要があることから、容量絶縁膜が熱酸化処理に晒され、これによって容量絶縁膜が変質するおそれがあった。しかも、下部容量電極が酸化しにくい材料からなる場合には、微小欠陥部の修復が困難であった。
したがって、本発明は、容量絶縁膜を熱酸化処理に晒すことなく、容量絶縁膜に存在する微小欠陥部を修復することを目的とする。
本発明による薄膜キャパシタは、容量絶縁膜と、容量絶縁膜の一方の表面を覆う第1の容量電極と、容量絶縁膜の他方の表面を覆う第2の容量電極とを備え、第1の容量電極は第2の容量電極よりも自然電位の低い卑な金属からなり、容量絶縁膜に存在する微小欠陥部が第1の容量電極を構成する金属に由来する絶縁物によって閉塞されていることを特徴とする。
本発明によれば、第1及び第2の容量電極の自然電位が互いに異なることから、ガルバニック腐食を利用して微小欠陥部を修復することができる。これにより、容量絶縁膜が熱酸化処理に晒されることがなく、また、第1の容量電極が酸化しにくい材料からなる場合であっても、リーク電流を低減することが可能となる。
本発明において、第1の容量電極がアルミニウムを含み、絶縁物が酸化アルミニウムを含んでいても構わないし、第1の容量電極が鉄を含む合金からなり、絶縁物が酸化鉄を含んでいても構わない。このように、第1の容量電極の材料として耐腐食性に優れた金属材料を用いた場合であっても、ガルバニック腐食を利用すれば、微小欠陥部を閉塞する絶縁物を形成することが可能となる。
本発明において、微小欠陥部の底部における幅をLとし、第1の容量電極の表面を基準とした絶縁物の最大厚みをtとした場合、0.1nm≦t≦L×2を満たしていても構わない。これによれば、絶縁物の形成に要する時間を抑えつつ、リーク電流を十分に低減することが可能となる。
本発明において、第1の容量電極を構成する金属の自然電位と第2の容量電極を構成する金属の自然電位の差は、0.1V以上、1.1V未満であっても構わない。これによれば、特殊な金属を用いることなく、容易にガルバニック腐食を発生させることが可能となる。
本発明による薄膜キャパシタの製造方法は、下部容量電極の表面に容量絶縁膜を形成する第1の工程と、容量絶縁膜の表面に上部容量電極を形成する第2の工程と、ガルバニック腐食を促進させることにより、下部容量電極又は上部容量電極を構成する金属に由来する絶縁物によって容量絶縁膜に存在する微小欠陥部を閉塞する第3の工程とを備えることを特徴とする。
本発明によれば、上部容量電極を形成した後、ガルバニック腐食を促進させていることから、容量絶縁膜を熱酸化処理に晒すことなく、容量絶縁膜に存在する微小欠陥部を修復することが可能となる。しかも、下部容量電極又は上部容量電極が酸化しにくい材料からなる場合であっても、絶縁物を確実に形成することができる。
第3の工程においては、水分の供給によりガルバニック腐食を促進させても構わないし、加熱によりガルバニック腐食を促進させても構わないし、下部容量電極と上部容量電極の間に電圧を印加することによりガルバニック腐食を促進させても構わない。特に、水分を供給した後、加熱しながら下部容量電極と上部容量電極の間に電圧を印加すれば、ガルバニック腐食を大幅に促進することが可能となり、微小欠陥部の修復に要する時間を大幅に短縮することが可能となる。
本発明によれば、容量絶縁膜を熱酸化処理に晒すことなく、容量絶縁膜に存在する微小欠陥部を修復することが可能となる。
図1は、本発明の一実施形態による薄膜キャパシタ1の構造を説明するための模式的な断面図である。 図2(a)は微小欠陥部13の底部における幅Lの定義を説明するための拡大図であり図2(b)は絶縁物40の最大厚みtの定義を説明するための拡大図である。 図3は、薄膜キャパシタ1の製造方法を説明するための工程図である。 図4は、薄膜キャパシタ1の製造方法を説明するための工程図である。 図5は、薄膜キャパシタ1の製造方法を説明するための工程図である。 図6は、薄膜キャパシタ1の製造方法を説明するための工程図である。 図7は、薄膜キャパシタ1の製造方法を説明するための工程図である。 図8は、薄膜キャパシタ1の製造方法を説明するための工程図である。 図9は、実施例の測定結果を示す表である。
以下、添付図面を参照しながら、本発明の好ましい実施形態について詳細に説明する。
図1は、本発明の一実施形態による薄膜キャパシタ1の構造を説明するための模式的な断面図である。
図1に示すように、本実施形態による薄膜キャパシタ1は、容量絶縁膜10と、容量絶縁膜10の一方の表面11を覆う下部容量電極20と、容量絶縁膜10の他方の表面12を覆う上部容量電極30とを備える。容量絶縁膜10の材料については特に限定されず、BaTiO、Ba(Mg1/3Ta2/3)O、NiO、CuO、Al、Fe、SiOなどを用いることができる。容量絶縁膜10には成膜時に不可避的に形成される微小欠陥部13が含まれている。微小欠陥部13は絶縁物40によって閉塞され、これによって欠陥が修復されている。
下部容量電極20と上部容量電極30は、互いに自然電位の異なる金属材料からなる。互いに自然電位が異なる限り、下部容量電極20を構成する金属と上部容量電極30を構成する金属の組み合わせは任意である。例えば、下部容量電極20を構成する金属としては、Cu、Ni、Al、鉄を含むNi系の合金(例えばSUS304)などを選択することができ、上部容量電極30を構成する金属としては、Cu、Ni、Al、Tiなどを選択することができる。下部容量電極20を構成する金属の自然電位と上部容量電極30を構成する金属の自然電位の差は、0.1V以上、1.1V未満であることが好ましい。
微小欠陥部13を修復する絶縁物40は、下部容量電極20を構成する金属及び上部容量電極30を構成する金属のうち、より自然電位の低い金属、つまり、より卑な金属に由来する絶縁材料からなり、ガルバニック腐食によって形成される。一例として、下部容量電極20がAlからなり、上部容量電極30がCuからなる場合、絶縁物40は、より卑な金属であるAlのガルバニック腐食によって形成されたAlからなる。この場合、Alの自然電位は-0.94V、Cuの自然電位は-0.36Vであるから、自然電位の差は、0.58Vである。別の例として、下部容量電極20がSUS304からなり、上部容量電極30がTiからなる場合、絶縁物40は、より卑な金属であるSUS304のガルバニック腐食によって形成されたFeからなる。この場合、SUS304の自然電位は-0.53V、Tiの自然電位は-0.10Vであるから、自然電位の差は、0.43Vである。
ここで、図2(a)に示すように微小欠陥部13の底部における幅をLとし、図2(b)に示すように下部容量電極20の表面21を基準とした絶縁物40の最大厚みをtとした場合、0.1nm≦t≦L×2を満たすことが好ましい。これは、絶縁物40の最大厚みtを0.1nm以上とすることによりリーク電流を十分に抑えることができ、絶縁物40の最大厚みtをL×2以下とすることにより絶縁物40の形成に要する時間を抑えることができるからである。
次に、本実施形態による薄膜キャパシタ1の製造方法について説明する。
図3~図8は、薄膜キャパシタ1の製造方法を説明するための工程図である。
まず、図3に示すように、下部容量電極20の表面21に容量絶縁膜10を成膜する。容量絶縁膜10の成膜方法については特に限定されないが、ALD、スパッタリングなどの薄膜工法の他、下部容量電極20を酸化することによって容量絶縁膜10を形成しても構わない。例えば、下部容量電極20がAlからなる場合、下部容量電極20の表面21を自然酸化または陽極酸化することにより、Alからなる容量絶縁膜10を形成することができる。容量絶縁膜10には欠陥が存在しないことが理想的であるが、実際には、微小欠陥部13が不可避的に形成される。微小欠陥部13においては、下部容量電極20の表面21が僅かに露出している。
次に、図4に示すように、容量絶縁膜10の表面12に上部容量電極30を形成する。上部容量電極30の成膜方法については特に限定されず、電界めっき、無電解めっき、スパッタリング、蒸着などを用いることができる。上部容量電極30は、容量絶縁膜10の微小欠陥部13の内部にも形成され、これにより微小欠陥部13を介して下部容量電極20と上部容量電極30が接触する。
次に、図5に示すように、高温高湿度の環境下に置くことにより、薄膜キャパシタ1の内部に水分を供給する。つまり、薄膜キャパシタ1に吸湿させる。これにより、容量絶縁膜10と下部容量電極20及び上部容量電極30の界面には、水分50が存在する状態となる。この状態で、下部容量電極20及び上部容量電極30のうち、貴な金属をプラス側、卑な金属をマイナス側とする電圧を印加する。図6は、下部容量電極20が卑な金属、上部容量電極30が貴な金属である場合を示しており、この場合、下部容量電極20から上部容量電極30に向かって電子eが移動する。これにより、下部容量電極20が例えばAlからなる場合、Al→Al3++3e-で表されるガルバニック腐食が促進され、下部容量電極20と上部容量電極30の界面にはAlが生成される。また、下部容量電極20が例えばSUS304からなる場合、Fe→Fe3++3e-で表されるガルバニック腐食が促進され、下部容量電極20と上部容量電極30の界面にはFeが生成される。このような電圧印加は、薄膜キャパシタ1を加熱しながら行うことにより、ガルバニック腐食がより促進される。さらに、水分を継続的に供給しながら電圧印加を行えば、ガルバニック腐食がよりいっそう促進される。
このようにしてガルバニック腐食を促進させると、図7に示すように、自然電位の低い卑な金属に由来する絶縁物40が下部容量電極20と上部容量電極30の界面に生成される。ガルバニック腐食が進行すると、図8に示すように絶縁物40が成長し、最終的に微小欠陥部13が絶縁物40によって閉塞される。これにより、微小欠陥部13を介した下部容量電極20と上部容量電極30の接触が解消される。微小欠陥部13を絶縁物40によって完全に閉塞する必要はないが、リーク電流が10-5A/cm以下となるまでガルバニック腐食を進行させることが好ましく、リーク電流が10-7A/cm以下となるまでガルバニック腐食を進行させることがより好ましい。また、上部容量電極30の表面により抵抗値の低い別の金属をさらに形成しても構わない。例えば、上部容量電極30がTiからなる場合、上部容量電極30の表面にCu膜を形成しても構わない。
このように、本実施形態においては、容量絶縁膜10上に上部容量電極30を形成した後、ガルバニック腐食を促進させていることから、容量絶縁膜10に微小欠陥部13が存在している場合であっても、卑な金属に由来する絶縁物40によってこれを修復することが可能となる。
ここで、特許文献1に記載された方法のように、上部容量電極30を形成する前に熱酸化によって絶縁物40を形成しようとすると、下部容量電極20がAlからなる場合には、Alからなる容量絶縁膜10の厚みが増大してしまい、設計通りのキャパシタンスが得られなくなる。また、下部容量電極20がSUS304からなる場合には、SUS304がほとんど酸化せず、十分な量の絶縁物40を得ることができない。これに対し、本実施形態においては、上部容量電極30を形成した後、ガルバニック腐食を利用して絶縁物40を形成していることから、設計通りのキャパシタンスを確保しつつ、確実に微小欠陥部13を修復することが可能となる。
以上、本発明の好ましい実施形態について説明したが、本発明は、上記の実施形態に限定されることなく、本発明の主旨を逸脱しない範囲で種々の変更が可能であり、それらも本発明の範囲内に包含されるものであることはいうまでもない。
厚さ1μmのAlからなる下部容量電極20の表面にALD法によって厚さ10nmのAlからなる容量絶縁膜10を成膜した。さらに、容量絶縁膜10の表面にスパッタリング法によって厚さ1μmのCuからなる上部容量電極30を成膜した。そして、上部容量電極30を5mm角にパターニングすることにより、薄膜キャパシタ1の絶縁抵抗を評価できる形状に加工した。
このようなサンプルを複数作成し、IRオバーク装置にて微小欠陥部13の位置を特定した後、上部容量電極30をプラス側、下部容量電極20をマイナス側として、2Vの直流バイアス電圧を印加することによってリーク電流を測定した。次に、2Vの直流バイアス電圧を印加したまま、各サンプルを図9に示す高温高湿環境下に1~144時間放置し、ガルバニック腐食を進行させた。所定の時間が経過した後、各サンプルを取り出し、再び2Vの直流バイアス電圧を印加することによってリーク電流を測定した。
その結果、図9に示すように、各サンプルとも初期状態においてはリーク電流が2~4×10-2A/cmであったのに対し、高温高湿環境下に放置する時間が長くなるほどリーク電流が減少した。具体的には、温度が40℃で湿度が85%RHの環境下においては、72時間以上放置することによりリーク電流が10-5A/cm以下となり、温度が60℃又は80℃で湿度が85%RHの環境下においては、24時間以上放置することによりリーク電流が10-5A/cm以下となった。さらに、温度が60℃又は80℃で湿度が85%RHの環境下においては、144時間放置することによりリーク電流が10-7A/cm以下となった。
次に、各サンプルの微小欠陥部13の断面をFIB-SEMにて観察し、微小欠陥部13の底部における幅Lと、容量絶縁膜10と同じ層に位置する絶縁物40の最大厚みtを計測した。その結果、リーク電流が10-5A/cm以下であるサンプルは、いずれも0.1nm≦t≦L×2を満たしていた。
1 薄膜キャパシタ
10 容量絶縁膜
11 容量絶縁膜の一方の表面
12 容量絶縁膜の他方の表面
13 微小欠陥部
20 下部容量電極
21 下部容量電極の表面
30 上部容量電極
40 絶縁物
50 水分

Claims (7)

  1. 容量絶縁膜と、
    前記容量絶縁膜の一方の表面を覆う第1の容量電極と、
    前記容量絶縁膜の他方の表面を覆う第2の容量電極と、を備え、
    前記第1の容量電極は、前記第2の容量電極よりも自然電位の低い卑な金属からなり、
    前記容量絶縁膜に存在する微小欠陥部が前記第1の容量電極を構成する金属に由来する絶縁物によって閉塞されており、
    前記第1の容量電極が鉄を含む合金からなり、前記絶縁物が酸化鉄を含むことを特徴とする薄膜キャパシタ。
  2. 前記微小欠陥部の底部における幅をLとし、前記第1の容量電極の表面を基準とした前記絶縁物の最大厚みをtとした場合、0.1nm≦t≦L×2を満たすことを特徴とする請求項に記載の薄膜キャパシタ。
  3. 前記第1の容量電極を構成する金属の自然電位と前記第2の容量電極を構成する金属の自然電位の差は、0.1V以上、1.1V未満であることを特徴とする請求項1又は2に記載の薄膜キャパシタ。
  4. 下部容量電極の表面に容量絶縁膜を形成する第1の工程と、
    前記容量絶縁膜の表面に上部容量電極を形成する第2の工程と、
    ガルバニック腐食を促進させることにより、前記下部容量電極又は前記上部容量電極を構成する金属に由来する絶縁物によって前記容量絶縁膜に存在する微小欠陥部を閉塞する第3の工程と、を備えることを特徴とする薄膜キャパシタの製造方法。
  5. 前記第3の工程においては、水分の供給により前記ガルバニック腐食を促進させることを特徴とする請求項に記載の薄膜キャパシタの製造方法。
  6. 前記第3の工程においては、加熱により前記ガルバニック腐食を促進させることを特徴とする請求項4又は5に記載の薄膜キャパシタの製造方法。
  7. 前記第3の工程においては、前記下部容量電極と前記上部容量電極の間に電圧を印加することにより前記ガルバニック腐食を促進させることを特徴とする請求項4乃至6のいずれか一項に記載の薄膜キャパシタの製造方法。
JP2020216643A 2020-12-25 2020-12-25 薄膜キャパシタ及びその製造方法 Active JP7472010B2 (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP2020216643A JP7472010B2 (ja) 2020-12-25 2020-12-25 薄膜キャパシタ及びその製造方法
US17/559,189 US11967468B2 (en) 2020-12-25 2021-12-22 Thin film capacitor and manufacturing method therefor

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2020216643A JP7472010B2 (ja) 2020-12-25 2020-12-25 薄膜キャパシタ及びその製造方法

Publications (2)

Publication Number Publication Date
JP2022102108A JP2022102108A (ja) 2022-07-07
JP7472010B2 true JP7472010B2 (ja) 2024-04-22

Family

ID=82119573

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2020216643A Active JP7472010B2 (ja) 2020-12-25 2020-12-25 薄膜キャパシタ及びその製造方法

Country Status (2)

Country Link
US (1) US11967468B2 (ja)
JP (1) JP7472010B2 (ja)

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002026266A (ja) 2000-07-04 2002-01-25 Hitachi Ltd キャパシタを内蔵した回路基板とその製造方法ならびにそれを用いた半導体装置
JP2017028096A (ja) 2015-07-22 2017-02-02 Tdk株式会社 薄膜キャパシタ及び半導体装置

Family Cites Families (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5021252A (ja) 1973-06-29 1975-03-06

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002026266A (ja) 2000-07-04 2002-01-25 Hitachi Ltd キャパシタを内蔵した回路基板とその製造方法ならびにそれを用いた半導体装置
JP2017028096A (ja) 2015-07-22 2017-02-02 Tdk株式会社 薄膜キャパシタ及び半導体装置

Also Published As

Publication number Publication date
JP2022102108A (ja) 2022-07-07
US20220208477A1 (en) 2022-06-30
US11967468B2 (en) 2024-04-23

Similar Documents

Publication Publication Date Title
JP5282678B2 (ja) 積層型電子部品およびその製造方法
JP6024483B2 (ja) 積層型セラミック電子部品
JP4705143B2 (ja) 印刷回路基板の製造方法
JP6020503B2 (ja) 積層セラミック電子部品
JPWO2008059666A1 (ja) 積層型電子部品およびその製造方法
JP2008252011A (ja) 誘電体キャパシタ
TW200418053A (en) Chip electronic component
JP4770628B2 (ja) キャパシタの製造方法
JP4930833B2 (ja) セラミックス回路基板およびその製造方法
JP7472010B2 (ja) 薄膜キャパシタ及びその製造方法
JP2007194592A (ja) 誘電体素子とその製造方法
JP2008034417A (ja) キャパシタの製造方法
JP2007110127A (ja) 薄膜キャパシタの製造方法、それにより製造される薄膜キャパシタおよびこれを有する薄膜キャパシタ内蔵型印刷回路基板
JP5267265B2 (ja) 誘電体素子及び誘電体素子の製造方法
JP2005101355A (ja) 積層セラミックコンデンサのスクリーニング方法
JP4211783B2 (ja) 導電性ペーストおよび積層セラミック電子部品
JP4264091B2 (ja) 配線基板の製造方法
JP2004179224A (ja) 金属コア基板及び金属コア配線板
JP2751864B2 (ja) 酸素拡散バリア性電極とその製造方法
JPS6399515A (ja) 還元再酸化型半導体磁器コンデンサとその製造方法
JP2007123723A (ja) コンデンサの製造方法
JP3792642B2 (ja) 配線基板およびその製造方法
JP2006326953A (ja) スクリーン印刷用版及びその製造方法、スクリーン印刷用版を用いた電子部品の製造方法
JPH1012476A (ja) 積層セラミック電子部品
JP3214066B2 (ja) 回路導体の処理方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20230801

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20231226

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20231227

A601 Written request for extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A601

Effective date: 20240226

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20240326

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20240409

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20240410

R150 Certificate of patent or registration of utility model

Ref document number: 7472010

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150