JP7444695B2 - 埋め込み磁束コンセントレータを有する半導体デバイス - Google Patents

埋め込み磁束コンセントレータを有する半導体デバイス Download PDF

Info

Publication number
JP7444695B2
JP7444695B2 JP2020085587A JP2020085587A JP7444695B2 JP 7444695 B2 JP7444695 B2 JP 7444695B2 JP 2020085587 A JP2020085587 A JP 2020085587A JP 2020085587 A JP2020085587 A JP 2020085587A JP 7444695 B2 JP7444695 B2 JP 7444695B2
Authority
JP
Japan
Prior art keywords
layer
flux concentrator
magnetic flux
wiring
substrate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2020085587A
Other languages
English (en)
Other versions
JP2020193964A5 (ja
JP2020193964A (ja
Inventor
デル ヴィール アポロニス ヤコブス ファン
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Melexis Technologies SA
Original Assignee
Melexis Technologies SA
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Melexis Technologies SA filed Critical Melexis Technologies SA
Publication of JP2020193964A publication Critical patent/JP2020193964A/ja
Publication of JP2020193964A5 publication Critical patent/JP2020193964A5/ja
Application granted granted Critical
Publication of JP7444695B2 publication Critical patent/JP7444695B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R33/00—Arrangements or instruments for measuring magnetic variables
    • G01R33/0011—Arrangements or instruments for measuring magnetic variables comprising means, e.g. flux concentrators, flux guides, for guiding or concentrating the magnetic flux, e.g. to the magnetic sensor
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N52/00—Hall-effect devices
    • H10N52/101—Semiconductor Hall-effect devices
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R33/00—Arrangements or instruments for measuring magnetic variables
    • G01R33/02—Measuring direction or magnitude of magnetic fields or magnetic flux
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R33/00—Arrangements or instruments for measuring magnetic variables
    • G01R33/02—Measuring direction or magnitude of magnetic fields or magnetic flux
    • G01R33/04—Measuring direction or magnitude of magnetic fields or magnetic flux using the flux-gate principle
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/5226—Via connections in a multilevel interconnection structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/528—Geometry or layout of the interconnection structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/58—Structural electrical arrangements for semiconductor devices not otherwise provided for, e.g. in combination with batteries
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N52/00—Hall-effect devices
    • H10N52/01—Manufacture or treatment
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N52/00—Hall-effect devices
    • H10N52/80—Constructional details

Landscapes

  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Geometry (AREA)
  • Hall/Mr Elements (AREA)
  • Measuring Magnetic Variables (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Coils Or Transformers For Communication (AREA)

Description

本発明は、概して、磁束コンセントレータを有する半導体デバイスおよび磁気センサの分野に関する。
センサは、環境の属性を測定して測定されたセンサ値を報告するために、電子デバイスで広く使用されている。特に、磁気センサは、例えば自動車などの輸送システムにおける磁場を測定するために使用される。磁気センサは、印加された磁場に比例する出力電圧を生成するホール効果センサを組み込むことが可能であるか、または外部磁場に応答して電気抵抗が変化する磁気抵抗材料を組み込むことが可能である。多くの用途において、磁気センサは、全体の磁気センササイズを低減し、かつ改善された測定と外部電子システムへの統合とを提供するために、小型かつ高感度であり、電子処理回路と統合されていることが望ましい。
米国特許第９８５７４３７号（Ｂ２）は、絶縁層および接着層と共に基板上に半導体材料で形成された集積回路を組み込んだ、磁場を測定するためのホール効果磁気センサについて記載している。集積回路基板上に接着層および絶縁層が形成され、ホール効果検知素子は、接着層上に位置する。ホール効果検知素子を覆ってパッシベーション層が形成される。日本国特許出願公開第２０１７１６６９２６号は、半導体基板の反対面上に磁気センサを有する状態で半導体基板の上に被膜形成された接着層上の磁束集束板を教示している。米国特許第９０１８０２８号（Ｂ２）は、ホールセンサ素子を有する基板と、基板上に配設された保護層と、保護層上の基層と、基層上の集積磁気コンセントレータと、を備えた磁気センサを開示している。
米国特許第９８５７４３７号 特開２０１７１６６９２６号公報 米国特許第９０１８０２８号 米国特許第６５４５４６２号 米国特許第７３５８７２４号
米国特許第６５４５４６２号（Ｂ２）は、磁束コンセントレータおよびホール素子を有する、磁場の方向の検出のためのセンサを記載している。磁束コンセントレータは、平坦な磁場などの磁場を増幅することができ、かつ磁場を差動磁場に変換するために使用できる軟磁性特性を有する金属構造である。ホール素子は、磁場コンセントレータのエッジ付近の領域に配置される。磁束コンセントレータは、半導体チップ、例えば、ホール効果センサが垂直構成または水平構成のいずれかで形成されたＣＭＯＳ集積回路上に配設される。磁束コンセントレータは、半導体チップの上に位置決めされる。
米国特許第７３５８７２４号（Ｂ２）は、中に磁性材料が配設される窪みを有する基板について記載している。磁性材料は磁束コンセントレータを形成しており、窪みに近接して磁場検知素子を配設することができる。
集積回路は、例えば数十ミクロンまたはさらに小さいサイズを有する、非常に小さい構成要素または構造を有し得る。したがって、集積された磁気センサも同様に縮小することが望ましいが、磁気検知構造を磁束コンセントレータと組み合わせて適切な感度を提供することは困難であり得る。
磁束コンセントレータ（Ｍａｇｎｅｔｉｃ ｆｌｕｘ ｃｏｎｃｅｎｔｒａｔｏｒ、ＭＦＣ）は、集積された磁束コンセントレータ（ｉｎｔｅｇｒａｔｅｄ ｍａｇｎｅｔｉｃ ｃｏｎｃｅｎｔｒａｔｏｒｓ、ＩＭＣ）としても知られている。
空間効率がよい小型の構造および磁場検知を含む多様な目的で磁束コンセントレータを提供するための効率的な方法の必要性が存在する。
本発明の実施形態の目的は、空間効率がよい方法で磁束コンセントレータを集積回路に埋め込むための構造および方法を提供することである。
上記の目的は、本発明に従う解決方法により達成される。
本発明のいくつかの実施形態によれば、磁束コンセントレータ構造は、基板と、（ｉ）基板上、または基板の上に配設された第１の配線層であって、第１の配線層が電気信号を伝達する第１の配線を備える、第１の配線層と、（ｉｉ）第１の配線層上に配設された第１の誘電体層と、を備える第１の金属層と、（ｉ）第１の金属層上、または第１の金属層の上に配設された第２の配線層であって、第２の配線層が電気信号を伝達する第２の配線を備える、第２の配線層と、（ｉｉ）第２の配線層上に配設された第２の誘電体層と、を備える第２の金属層と、前記第１の金属層の前記第１の配線層に若しくは上に、前記第２の金属層の前記第２の配線層に若しくは上に、または前記第１の配線層と前記第２の配線層との両方に若しくは上に少なくとも部分的に配設された磁束コンセントレータと、を備える。ＭＦＣは、第１の配線または第２の配線上に配設されるか、または第１の配線または第２の配線を備えることができる。
本発明のいくつかの実施形態によれば、磁束コンセントレータは、第１の金属層の第１の配線層に、第２の金属層の第２の配線層に、または第１の配線層と第２の配線層との両方に少なくとも部分的に配設されている。
本発明のいくつかの実施形態によれば、磁束コンセントレータが、（ｉ）１３０ミクロン以下、１００ミクロン以下、または５０ミクロン以下の横寸法を有するか、（ｉｉ）磁束コンセントレータが、１５ミクロン以下、１０ミクロン以下、または５ミクロン以下の厚さを有するか、または（ｉｉｉ）（ｉ）と（ｉｉ）との両方である。
本発明のいくつかの実施形態によれば、第２の誘電体層がＭＦＣビアを備え、磁束コンセントレータがＭＦＣビアに少なくとも部分的に配設されている。
本発明のいくつかの実施形態によれば、基板に、または基板上に配設された１つ以上の配線を備え、配線が、磁束コンセントレータの周囲に１つ以上のコイルを形成している。磁束コンセントレータの周囲の１つ以上のコイルは、変圧器または電磁石を形成し得る。
本発明のいくつかの実施形態によれば、基板が、半導体基板であって、半導体基板に、または半導体基板上に配設された電子回路を備える、半導体基板であり、電子回路が、２００ｎｍ以下、１８０ｎｍ以下、または１１０ｎｍ以下のフィーチャサイズを有する。本発明のいくつかの実施形態によれば、（ｉ）第１の配線が電子回路に電気的に接続されているか、（ｉｉ）第２の配線が電子回路に電気的に接続されているか、または（ｉｉｉ）（ｉ）と（ｉｉ）との両方である。
本発明のいくつかの実施形態によれば、磁束コンセントレータ構造は、第１の金属層に、基板と第１の金属層との間に、基板に、または磁束コンセントレータと対向する基板の面上に少なくとも部分的に配設された磁気センサを備える。本発明のいくつかの実施形態によれば、（ｉ）第１の配線が磁気センサに電気的に接続されているか、（ｉｉ）第２の配線が磁気センサに電気的に接続されているか、または（ｉｉｉ）（ｉ）と（ｉｉ）との両方である。本発明のいくつかの実施形態によれば、磁気センサの少なくとも一部分が、磁束コンセントレータから１０ミクロン、８ミクロン、５ミクロン、３ミクロン、２ミクロン、または１ミクロン以内にある。本発明のいくつかの実施形態によれば、磁気センサが、検知板を備えるホール効果素子である。検知板は、基板のドーピングされた半導体領域に、例えば、ＣＭＯＳ回路または磁気センサ回路における基板のｎ型ドープ拡散部分としての第１の金属層下に配設され得る。基板のこのような部分は、誘電体層および導通層をさらに備え得る。
本発明のいくつかの実施形態によれば、磁束コンセントレータが、第２の誘電体層に少なくとも部分的に配設されたコアと、第２の配線層に配設された応力緩和層と、を備える。本発明のいくつかの実施形態によれば、応力緩和層が磁束コンセントレータの延性よりも大きい延性を有し、応力緩和層が導電性であるか、または応力緩和層が、ＣＭＯＳまたは磁気センサ回路で見られる延性を有する金属、例えばアルミニウムである、またはこの金属を含むか、またはこれらの任意の組み合わせである。いくつかの実施形態によれば、応力緩和層が、導電性であって延性を有する第１の層と、シード層である第２の層と、を備える多層であり、第２の層が第１の層上に配設されている。シード層は、コアを電気めっきするための適合した表面を提供することができ、電気めっき電流を提供するために基板に電気的に接続され得る。
本発明のいくつかの実施形態によれば、磁束コンセントレータが、第１の金属層にある電気接続部に、または基板に電気的に接続されており、例えば、コアを電気めっきするために、応力緩和層が、コアに、または基板に、または第１の金属層にある第１の配線に電気的にコンタクトしている。
本発明のいくつかの実施形態によれば、磁束コンセントレータが、磁束コンセントレータが形成された誘電体層（複数可）から、機械的に分離されている。
本発明のいくつかの方法によれば、磁束コンセントレータは、基板を設けることと、基板上に、または基板の上に１つ以上の金属層を形成することであって、各金属層が、配線層と配線層の上に配設された誘電体層とを備える、１つ以上の金属層を形成することと、誘電体層のうちの１つ以上にＭＦＣビアを形成することと、ＭＦＣビアに磁束コンセントレータを配設することと、によって構成される。本発明の実施形態によれば、磁束コンセントレータが、応力緩和層およびコアを備え、１つ以上の誘電体層をエッチングして配線層にある２次元領域（例えば、コンタクト領域またはコンタクトパッド）を有する配線を露出させることにより、ＭＦＣビアに配設される。露出配線は電流源に電気的に接続され、コアは、露出配線の二次元領域上で電気めっきされる。露出配線の領域は、コアと基板との間の応力緩和層を形成することができる。
本開示のいくつかの実施形態によれば、電流源と露出配線との間の電気的接続部が、ＭＦＣを制御するためにＣＭＯＳ回路のシールリングに電気的に接続されている。それゆえ、露出領域はウエハ基板に電気的に接続され、シールリングは、単にウエハエッジを電流源に接続することにより、すべての露出領域にめっき電流を通して提供することができる、すべての金属層に対する基板コンタクトを提供する。基板は、すべてのシールリングに、そしてシールリングからすべての露出領域に、電気めっき電流を分配する。シールリングが、高導電率を有し、比較的大きいコンタクト領域を有するため、シールリングは、基板の抵抗を低下させる。それゆえ、いくつかの実施形態によれば、磁束コンセントレータ構造が、電子回路と、電子回路の周囲に配設されたシールリングと、を備え、シード層が、シールリングを通して基板に電気的に接続されている。
本開示のいくつかの実施形態によれば、磁束コンセントレータ構造を作製する方法であって、基板を設けることと、基板上に、または基板の上に第１の金属層を配設することであって、第１の金属層が、（ｉ）基板上に、または基板の上に配設された第１の配線層であって、第１の配線層が電気信号を伝達する第１の配線を備える、第１の配線層と、（ｉｉ）第１の配線層上に配設された第１の誘電体層と、を備える、第１の金属層を配設することと、第１の金属層上に、または第１の金属層の上に第２の金属層を配設することであって、第２の金属層が、（ｉ）第１の金属層上、または第１の金属層の上に配設された第２の配線層であって、第２の配線層が電気信号を伝達する第２の配線を備える、第２の配線層と、（ｉｉ）第２の配線層上に配設された第２の誘電体層と、を備える、第２の金属層を配設することと、前記第１の金属層の前記第１の配線層に若しくは上に、前記第２の金属層の前記第２の配線層に若しくは上に、または前記第１の配線層と前記第２の配線層との両方に若しくは上に少なくとも部分的に配設された磁束コンセントレータを配設することと、を含む、方法。いくつかの実施形態は、第２の誘電体層を配設する前に、第２の配線層上に電気めっきシード層を配設することを含む。
本発明の実施形態では、磁束コンセントレータが、第１の金属層の第１の配線層に、第２の金属層の第２の配線層に、または第１の配線層と第２の配線層との両方に少なくとも部分的に配設されている。
本発明の実施形態は、半導体デバイスに改善された感度を提供する集積磁束コンセントレータを有する、空間効率がよい小型の磁気センサを提供する。
本発明と先行技術に対して達成される利点とを概説する目的で、本発明の特定の目的および利点が、本明細書で上述されている。当然ながら、すべてのこのような目的または利点が、本発明の任意の特定の実施形態に従って必ずしも達成されない場合があることを理解すべきである。それゆえ、例えば、当業者であれば、本明細書で教示または示唆され得る他の目的または利点を必ずしも達成することなく、本明細書で教示される１つの利点または一群の利点を達成または最適化する仕方で本発明が具現または実施され得ることを認識する。
本発明の上記および他の態様は、以降に記載される実施形態（複数可）から明らかになり、およびこれを参照して明示されるであろう。
本開示の以上の、および他の、目的、態様、特徴、および利点は、添付の図面と併せて扱われる以下の説明を参照することにより、より明らかになり、よりよく理解されるようになるであろう。
本発明の例示的な実施形態による、磁気センサを含む断面である。 図１と同様の、本発明の例示的な実施形態による、部分平面図である。 本発明の例示的な実施形態による、コイルおよび再配線層を含む断面を表す。 本発明の例示的な実施形態による、封止層および再配線層を含む断面を表す。 本発明の例示的な実施形態による、コイルおよび変圧器／電磁石回路を含む断面を表す。 図５と同様の、本発明の例示的な実施形態による、部分平面図を表す。 本発明の例示的な実施形態による、コイルを含む断面を表す。 本発明の例示的な実施形態による、磁束コンセントレータおよび導電性の応力緩和層を含む断面を表す。 本発明の例示的な実施形態による、方法のフロー図を表す。 本発明の例示的な実施形態による、方法のフロー図を表す。 本発明の例示的な実施形態による、磁束コンセントレータおよびビアの詳細な断面を表す。 先行技術および本発明の実施形態の理解に有用な断面を表す。
本発明は、特定の実施形態を参照し、かつ特定の図面を用いて記載されるが、本発明は、それに限定されず、請求項によってのみ限定される。
さらには、説明における、および請求項における、第１の、第２の、などの用語は、類似要素間の区別に使用され、必ずしも、時間的に、空間的に、順位で、または任意の他の仕方で、順序を記載するためのものではない。そのように使用される用語は、適切な状況のもとで交換可能であること、本明細書に記載された本発明の実施形態が、本明細書に記載および例示された他のシーケンスでの動作が可能であることを理解すべきである。
請求項で使用される「備える（ｃｏｍｐｒｉｓｉｎｇ）」という用語は、その後に列挙された手段に制限されると解釈すべきものではなく、他の要素またはステップを排除しないことに気づくべきである。それゆえ、それは、述べられた特徴、整数、ステップ、または構成要素の存在を、言及された通りに指定すると解釈すべきものであるが、１つ以上の他の特徴、整数、ステップ、もしくは構成要素、またはそのグループの存在または追加を除外しない。それゆえ、「手段Ａおよび手段Ｂを備えるデバイス」という表現の範囲は、ＡおよびＢのみからなるデバイスに限定すべきものではない。それは、本発明に関して、デバイスの直結的な構成要素がＡおよびＢのみであることを意味する。
本明細書を通した「一実施形態」または「実施形態」への言及は、本実施形態に関連して記載された特定の特徴、構造、または特性が、本発明の少なくとも１つの実施形態に含まれることを意味する。それゆえ、本明細書を通した様々な箇所での「一実施形態では」または「実施形態では」という句の出現は、必ずしもすべて同じ実施形態のことを指すとは限らないが、指す場合がある。さらには、特定の特徴、構造、または特性は、１つ以上の実施形態で、本開示から当業者には明らかであろうように、任意の好適な仕方で組み合わされてもよい。
同様に、本発明の例示的な実施形態の説明では、本発明の様々な特徴が、様々な発明の態様のうちの１つ以上の開示と理解の支援とを合理化する目的で、その単一の実施形態、図面、または説明でまとめてグループ化されることがある。ただし、この開示方法は、特許請求される発明が各請求項で明示的に引用されるよりも多くの特徴を必要とする意図を反映するものと解釈すべきものではない。そうではなく、後に続く請求項が反映するように、単一の開示された前述の実施形態のすべての特徴よりも少ない状態にある。それゆえ、詳細な説明の後に続く請求項は、これにより、各請求項が本発明の別個の実施形態として自立して、この詳細な説明に明示的に組み込まれる。
さらには、本明細書に記載のいくつかの実施形態はいくつかの特徴を含むが他の実施形態に含まれる他の特徴は含まない一方、異なる実施形態の特徴の組み合わせは、本発明の範囲内にあることが意図され、当業者によって理解されるであろうように、異なる実施形態を形成する。例えば、後に続く請求項では、特許請求される実施形態のうちの任意のものを任意の組み合わせで使用することができる。
本発明の特定の特徴または態様について記載するときの特定の専門用語の使用は、その専門用語が関連付けられた本発明の特徴または態様の任意の個別の特性を含むように制限するためにこの専門用語が本明細書で再定義されることを含意すると捉えるべきものではないことに留意されたい。
本明細書で提供される説明では、多数の個別の詳細が述べられる。ただし、本発明の実施形態は、これらの個別の詳細なしで実施されてもよいことを理解されたい。他の場合では、この説明の理解を曖昧にしないために、周知の方法、構造、および技術は詳細に示されない。
本発明の実施形態は、磁束コンセントレータ（ＭＦＣ）を集積するための構造および方法、または集積回路構造に設けられた金属層内の集積磁気コンセントレータ（ＩＭＣ）を提供する。集積回路は、能動電子部品が形成される半導体基板と、半導体基板上または半導体基板の上で電子部品を相互接続するパターン化された金属層と、を備えることができる。金属層にあるＭＦＣは、例えば、磁場検知、交流変圧（変圧器）、電圧変換、および活性磁場生成を含む、多様な目的に使用できる。回路および配線には、ＭＦＣを備えて、例えば、磁場を検知するように、または他の方法で電子または磁気システムで磁場を使用するように、集積回路を制御することができる。本開示のいくつかの実施形態は、ホール効果磁気センサを使用することができる。
慣用的な集積回路ワークフローの範囲内で集積回路構造にＭＦＣを集積することにより、低減させた製造コストで、より小型かつより高感度のデバイスを提供することができる。本発明の実施形態は、集積回路の金属層スタック内に磁気コンセントレータを埋め込むための構造および方法を提供し、これにより、金属スタック下の、または金属スタックにおける、磁束コンセントレータと磁気センサとの間の距離を減少させ、デバイスサイズを低減し、デバイス感度を増大させ、および製造ステップを低減する。本発明の実施形態はまた、集積回路金属層に形成されるインダクタまたは配線コイルを可能にする。
集積回路は、環境の属性を検知する、環境の属性に応答する、または環境の属性に影響を与えるようにシステムを制御するかまたは動作させる電子システムで広く使用される。このような集積回路は、一般に、半導体基板に形成される。適切な処理で、半導体基板は、検知を行う電子回路および機能的な電子回路（例えば、制御回路およびホール効果磁気センサ）を提供することができる。通常の集積回路製造プロセスでは、まず、例えば、半導体基板のプロセス面上に、ドープされたトランジスタのソースおよびドレインを形成し、かつ誘電体ゲート構造を形成するフロントエンドのラインプロセスを使用して、半導体基板、例えばシリコン基板に直接トランジスタが形成される。また、通常、半導体基板のプロセス面上にホール効果板が形成される。様々な半導体デバイスが構成されると、半導体プロセス面上のスタックに配設された１つ以上のパターン化された金属層に形成された配線を通して半導体デバイスが電気的に接続されて、電気的に接続された回路を形成する。金属層は、通常、金属層をブランケット堆積し、次いで、パターン化された配線を形成するためにエッチングされ得る、マスクを通した光でパターン化されたフォトレジストを使用することにより、バックエンドのラインプロセスを使用して構成される。パターン化された配線からなる複数の金属層が必要であることは多い。複雑な回路については、４つ以上の層が使用され得る。各金属層にある配線は、誘電体層を用いて、上方または下方の層にある配線から分離され得る。層間の電気的な相互接続は、層間誘電体層にエッチングされて導電性金属で充填または被覆されたビアを通して形成される。様々な層は、たいてい平坦化されて、光リソグラフィ装置が現在の半導体ウエハの大面積にわたって正確なフォーカスを上に維持することができる平坦面を提供する。金属層にある配線は、電源信号およびグランド信号、ならびに制御信号またはデータ信号などのアナログまたはデジタルの情報信号を電気的に伝達することができる。金属層にある配線は、情報信号導体であるか、もしくはグランドプレーンまたは電源プレーンを形成することが可能であるか、またはコンタクトパッドまたはコンタクト領域としての実効的な二次元領域を有することが可能である。
図１２を参照すると、慣用的な磁束コンセントレータ（ＭＦＣ）５１は、半導体基板２０上に配設されたポリイミド層５５上に設けられたコア５３を備える。磁気センサ６０は、ＭＦＣ５１により集束された磁場内で電流が通して伝達され、かつ磁場の大きさを決定するために両端間の電圧が測定される、ホール効果板を備えることが可能である。ホール効果板は、通常、コア５３のエッジに配設される。ＭＦＣ５１と共に電気信号または電流を、および周囲外部磁場または生成された磁場を制御、検知、または他の方法で使用するための回路、例えば、アナログ回路またはデジタル回路、ＣＭＯＳ回路、バイポーラ回路、またはミクストシグナル回路が設けられ得る。このような回路はまた、誘電体層および配線層を備えることが可能である。
コア５３は、通常、鉄またはコバルトなどの磁性金属を含むか、またはニッケル－鉄などの鉄合金を含み、デバイスが動作して熱くなるときに、ＭＦＣ５１が配設された基板２０、例えば半導体基板の熱膨張係数（ＣＴＥ）とは全く異なる熱膨張係数を有するため、ＭＦＣ５１と基板２０とのＣＴＥの差により生成される機械的応力が、デバイスを故障させる原因となり得る。このような機械的応力を軽減することを促進するために、ＭＦＣ５１と基板２０との間に応力緩和層、例えばポリイミドなどの有機材料の層５５を設けることが可能である。先行技術の通常の集積回路は、１つ以上の保護パッシベーション層と、基板２０に対する磁束コンセントレータコア５３の熱膨張が回路のパッシベーションを損傷させないことを保証する、磁束コンセントレータコア５３とパッシベーションとの間に配置された、ポリイミド５５などの応力バッファと、を使用する。
磁束コンセントレータの磁気利得は、磁束コンセントレータの直径と厚さとの比率と、磁束コンセントレータのエッジから磁気センサまでの距離と、に比例する。結果として、慣用的な構造では、ホール効果板を有する基板２０の表面と、磁束コンセントレータ５３のエッジとの間の距離は、例えば、５つ以上の金属層とポリイミド応力緩和層とを有するＣＭＯＳ集積回路では１２ミクロン以上の、集積回路の金属層スタック４８と応力バッファ層（例えば、ポリイミド層５５）との厚さにより決定される。
よって、図１２に例示される（および例えば米国特許第６５４４６２号で参照される）慣用的な構造は、特に小型の集積回路という面で、制限を有する。集積回路は、通常、相互接続層（例えば、パターン化された配線を有する配線層）間のパッシベーション層および誘電体層と、能動素子（例えば、トランジスタ）層と、を使用する。パッシベーション層および誘電体層は、フォトリソグラフィの改善に起因して相互接続および能動素子がサイズを低減されるにつれて縮小せず、集積回路の金属層４８の数は、集積回路のトランジスタの数の増加に起因して増加する傾向にある。それゆえ、ホール効果板と磁束コンセントレータ５１との間の距離は増大し、結果として比較的大きなホール効果板が必要とされる。したがって、ホール効果板は、回路および配線の解像度が改善するにつれてより小さくなることができず、最終的にホール効果板は、集積回路において大きすぎてコスト効率がよくなく、磁束コンセントレータ５０から離れすぎて適切な感度を提供しない。この問題は、集積回路の解像度（フィーチャサイズ）が、特にデジタルＣＭＯＳ集積回路について２００ｎｍ以下、例えば１８０ｎｍ以下または１１０ｎｍ以下に達するとますます深刻になる。
この問題を克服するために、図１および図２に例示される本開示の実施形態によれば、磁束コンセントレータ（ＭＦＣ）構造１０は、集積回路基板２０上または集積回路基板２０の上に配設された金属層４８内に設けられた磁束コンセントレータ５０を備える。基板２０は、半導体基板であることが可能であり、能動電子トランジスタおよびダイオード、ならびにホール効果板などの他の電子部品を含む、集積電子回路２２を備えることが可能である。金属層４８は、少なくとも、基板２０上または基板２０の上に配設された第１の金属層４１と、第１の金属層４１上または第１の金属層４１の上に配設された第２の金属層４２と、を備える。第１の金属層４１は、（ｉ）電気信号を伝達するパターン化された第１の配線７１を備える、基板２０上または基板２０の上に配設された第１の配線層３１と、（ｉｉ）基板２０とは反対側の第１の配線層３１の側で第１の配線層３１上に配設された第１の誘電体層８１と、を備える。第１の配線層３１は、基板２０上に直接に、または基板２０上に配設された層上に配設されることが可能である。例えば、基板２０は、基板２０の表層として、平坦化誘電体層８０で被覆される、または平坦化誘電体層８０を備えることが可能である。誘電体層８０はまた、追加の配線または配線接続部を備えることが可能である。第１の配線７１は、電気信号、例えば、電源信号、グランド信号、または情報信号を伝達する。第２の金属層４２は、第１の金属層４１上に配設されており、（ｉ）電気信号を伝達する第２の配線７２を備える第２の配線層３２と、（ｉｉ）基板２０、第１の配線層３１、および第１の誘電体層８１とは反対側の第２の配線層３２の側で第２の配線層３２上に配設された第２の誘電体層８２と、を備える。第１の配線層３１に関して、第２の配線層３２は、電気信号、例えば、電源信号、グランド信号、または情報信号を伝達し、パターン化されることが可能であり、個々の配線７８または電気バスを備えることが可能である。一般に、図に示された配線７８は、単一の信号を伝達する個々の配線７８、または複数の信号を伝達する複数の配線（例えば、並列の複数の配線を備えるバス）であることが可能である。磁束コンセントレータ５０は、第１の金属層４１に少なくとも部分的に、第２の金属層４２に少なくとも部分的に、または第１の金属層４１に少なくとも部分的に、かつ第２の金属層４２に少なくとも部分的に配設されている。いくつかの実施形態では、第２の金属層４２の上の層に追加の金属層４８（各々が配線層３８を覆う誘電体層８８を備える）が配設されており、これにより磁束コンセントレータ５０が追加の金属層４２を通って延在する。いくつかの実施形態では、磁束コンセントレータ５０は、いくつかの金属層４８、例えば、第１の金属層４１、または図３に示されるように第２の金属層４２および第３の金属層４３にのみ存在する。磁束コンセントレータ５０は、金属層４８の配線層３８のうちの任意のものにある配線７８上に配設、またはそれを備えることが可能である。
本明細書に記載のように、配線層（複数可）３８は、一般に、磁束コンセントレータ構造１０にある任意の配線層（例えば、第１の配線層３１および第２の配線層３２）を指す。金属層（複数可）４８は、一般に、磁束コンセントレータ構造１０にある任意の金属層（例えば、第１の金属層４１および第２の金属層４２）を指す。誘電体層（複数可）８８は、一般に、磁束コンセントレータ構造１０にある任意の誘電体層（例えば、平坦化誘電体層８０、第１の誘電体層８１、および第２の誘電体層８２）を指す。配線（複数可）７８は、一般に、任意の配線層３８をパターン化することにより形成された、電気バスなどの任にの配線または配線の組み合わせ（例えば、第１の配線７１または第２の配線７２）を指す。異なる配線層３８にある配線７８は、電気的ビア７０を通して電気的に接続されていることが可能である。電気的ビア７０は、異なる配線層３８にある配線７８間の任意の誘電体層８８を通した導電性接続部であり、誘電体層（複数可）８８に孔をフォトリソグラフィエッチングし、導電性金属、例えば、タングステン、チタン、銅、またはアルミニウムで孔を被覆または充填することにより、形成されることが可能である。
慣用的に、金属層は、パターン化された配線層３８のみを指し得るが、本明細書で使用される際、金属層４８は、配線層３８と配線層３８を覆って被膜形成された誘電体層８８との両方（例えば、第１の金属層４１を形成する第１の配線層３１および第１の誘電体層８１、および第２の金属層４２を形成する第２の配線層３２および第２の誘電体層８２など）を指し、これにより図１に示されるように、磁束コンセントレータ５０は、磁束コンセントレータ５０が第２の金属層４２に少なくとも部分的にあるように、第２の配線層３２、第２の誘電体層８２、または第２の配線層３２と第２の誘電体層８２との両方のうちの少なくとも１つに配設されている。本開示のいくつかの実施形態によれば、磁束コンセントレータ５０はまた、（図８に示されるように）第１の金属層４１に少なくとも部分的にある。いくつかの実施形態では、最上の誘電体層８８または封止層９２は、基板２０の表層を形成している。
磁束コンセントレータ５０は、磁場を集束させるように作用し、集束された磁場をより容易に検出および測定されるようにする。いくつかの実施形態では、磁束コンセントレータ５０は、第１の金属層４１もしくは第２の金属層４２、またはその両方に少なくとも部分的に配設された、例えば、鉄またはコバルトなどの磁性金属、またはニッケル－鉄などの磁性金属を含む合金を含む、コア５２を備えることが可能である。第２の誘電体層８２は、磁束コンセントレータ５０が少なくとも部分的に配設された、ＭＦＣビア５６（第２の誘電体層８２にある孔）を備えることが可能である。例えば、コア５２は、ＭＦＣビア５６に配設されていることが可能である。磁束コンセントレータ５０はまた、例えばコア５２とコンタクトして設けられた、応力緩和層５４を備えることが可能である。応力緩和層５４は、第２の金属層４２に、特に（図１に示されるように）第２の配線層３２または（以下で説明する図８に示されるように）第１の配線層３１に配設されていることが可能であり、ＭＦＣビア５６に、例えばＭＦＣビア５６の底部（ＭＦＣビア５６の底部は、基板２０に最も近いＭＦＣビア５６の部分である）に設けられていることが可能である。それゆえ、本開示のいくつかの実施形態では、磁束コンセントレータ５０は、第２の金属層４２（したがって、第２の金属層４２を含む、第２の配線層３２と第２の誘電体層８２との両方に）に少なくとも部分的に存在する。本開示のいくつかの実施形態では、磁束コンセントレータ５０は、第１の金属層４１および第２の金属層４２（したがって、第１の金属層４１を含む、第１の配線層３１および第１の誘電体層８１と、第２の金属層４２を含む、第２の配線層３２および第２の誘電体層８２に）に少なくとも部分的に存在する。いくつかの実施形態では、第２の金属層４２の上に追加の金属層４８が配設されているため、ＭＦＣビア５６は、追加の金属層４８を通して延在することが可能である。追加の金属層４８はまた、第１の金属層４１下に配設されることが可能である。
応力緩和層５４は、コア５２および基板２０の熱膨張係数の任意の異なる係数により生成される応力を緩和する。この目的で、応力緩和層５４は、コア５２の延性よりも大きい延性を有することが可能である。いくつかの実施形態では、応力緩和層５４は、導電性であり、コア５２と電気的および物理的にコンタクトすることが可能であり、アルミニウムを含むか、またはアルミニウムであることが可能である。コア５２と電気的および物理的にコンタクトする、コア５２よりも延性が高い金属の導電性の応力緩和層５４を設けることにより、さらに以下で説明するように、基板２０の上に形成された、スパッタリングおよびパターン化されたシード層の使用を伴わずに、電気めっき技術を使用してコア５２を作製することが可能である。
したがって、本開示のいくつかの実施形態によれば、基板２０上または基板２０の上に、各金属層４８が配線層３８と配線層３８を覆って配設された誘電体層８８とを備える１つ以上の金属層４８を形成することと、１つ以上の誘電体層８８にＭＦＣビア５６を形成することと、ＭＦＣビア５６に磁束コンセントレータ５０を配設することと、により、磁束コンセントレータ構造１０を構成することが可能である。本発明のいくつかの実施形態によれば、磁束コンセントレータ５０は、応力緩和層５４およびコア５２を備え、１つ以上の誘電体層８８をエッチングして配線層３８にある、実効的な二次元領域（例えば、コンタクト領域またはコンタクトパッド）を有する配線７８を露出させることにより、ＭＦＣビア５６に配設される。応力緩和層５４の実効的な二次元領域は、ＭＦＣビア５６の底部全体にわたって延在することが可能であり、またその逆も成り立つ。いくつかの実施形態では、応力緩和層５４は、コア５２のエッジに存在する応力勾配を低減し、かつ基板２０の層、例えば図４および図８に示されるようにコア５２に隣接するか、またはコア５２の下方の誘電体層または半導体層の亀裂を低減するために、ＭＦＣビア５６を越えて、およびコア５２を越えて延在する。露出した配線７８は、外部電流源に電気的に接続されており、コア５２は、露出した配線７８のこの領域上で電気めっきされている。本発明のいくつかの実施形態によれば、露出した配線７８は、ＭＦＣビア５６をエッチングするためのエッチストップとして作用することが可能であり、ＭＦＣビア５６にあるコア５２をめっきするための電流を提供する導通領域を提供することが可能であり、電気めっきを可能にするシード層５７堆積のためのサブ層を提供することが可能であり、応力緩和層５４として作用することが可能である。
本開示のいくつかの実施形態によれば、磁束コンセントレータ構造１０の基板２０は、電子回路２２、例えば、フォトリソグラフィ法と、半導体基板に、または半導体基板上に配設されたフォトリソグラフィ材料と、を使用して構成された集積回路を備える半導体基板である。電子回路２２は、２００ｎｍ以下、１８０ｎｍ以下、または１１０ｎｍ以下のフィーチャサイズを有する、ドープまたは注入された半導体構造を備えることが可能である。電子回路２２は、デジタル回路、アナログ回路、またはミクストシグナル回路であることが可能であり、シリコン基板２０にＣＭＯＳ回路として構成されることが可能である。上記のように、集積回路の解像度（フィーチャサイズ）がこれらのサイズに達すると、磁場を測定するための慣習的な方法およびデバイスはあまり実効的でないか、またはより高額になり、本発明に利点を提供する。
配線７８は、蒸着により堆積され、フォトリソグラフィ法と、例えば銀、アルミニウム、チタン、タングステン、銅、または他の金属を含むフォトリソグラフィ材料と、を使用してパターン化された、パターン化金属配線であることが可能である。誘電体層８８は、誘電体材料８９、例えば、二酸化シリコンなどの酸化物および窒化シリコンなどの窒化物などの無機材料、または有機高分子、樹脂、およびエポキシを含むことが可能である。誘電体層８８は、プラズマ励起化学気相成長（ＰＥＣＶＤ）、スプレー、スロット、もしくはスピンコーティング、またはフォトリソグラフィ技術で知られている他の方法により、被覆されることが可能である。
本開示のいくつかの実施形態によれば、第１の配線７１が電子回路２２に電気的に接続されているか、第２の配線７２が電子回路２２に電気的に接続されているか、またはその両方である。第１の配線７１および第２の配線７２を電子回路２２に電気的に接続することにより、電気信号もしくは磁気信号または電場もしくは磁場を操作するか、制御するか、またはこれらに応答し、かつ外部コントローラまたは他の外部システムに応答することが可能であるシステムが提供される。
本開示の実施形態は、小型のデバイスおよびシステムの利点を提供し、サイズが低減されたコア５２構造を可能にし、これらは、他の方法では、慣用的な手段による同様の性能を伴うように容易に達成されない。いくつかの実施形態によれば、（ｉ）磁束コンセントレータ５０が、１３０ミクロン以下、１００ミクロン以下、または５０ミクロン以下の横寸法を有するか、（ｉｉ）磁束コンセントレータ５０が、１５ミクロン以下、１０ミクロン以下、または５ミクロン以下の厚さを有するか、または（ｉｉｉ）（ｉ）と（ｉｉ）との両方である。このような小型の磁束コンセントレータ５０は、アルミニウムのような延性を有する金属などの薄い応力緩和層５４上に設けられると、熱に由来する基板２０に対する機械的応力に耐えることが可能である。対照的に、先行技術のデバイスは、より大型であり、より厚い応力緩和層（図１２のポリイミド層５５など）を必要とし、先行技術のデバイスサイズ、およびＭＦＣとホール効果板との間の距離を増大させる。
本開示のいくつかの実施形態によれば、磁束コンセントレータ構造１０は、第１の金属層４１に、例えば第１の配線層３１、第１の誘電体層８１、またはその両方に少なくとも部分的に配設された磁気センサ６０を備える。磁気センサ６０は、ホール効果板などの１つ以上の検知板６２に電気的に接続された磁気センサ回路６４を備えることが可能である。磁気センサ回路６４は、フォトリソグラフィ法およびフォトリソグラフィ材料で作製された、２００ｎｍ以下、１８０ｎｍ以下、または１１０ｎｍ以下のフィーチャサイズを有する、ドープまたは注入された半導体構造を備えることが可能であり、ミクストシグナル回路またはアナログ回路であることが可能である。磁気センサ６０は、１つ以上のホール効果検知板６２備えるホール効果センサであることが可能である。いくつかの実施形態では、磁気センサは、磁場により変調される電子特性を有する磁気抵抗材料または他の材料であることが可能である。検知板６２は、磁気センサ回路６４から除去された距離であることが可能である。いくつかの実施形態では、磁気センサ６０は、基板２０と第１の金属層４１との間に、基板２０に、または磁束コンセントレータ５０とは反対側の基板２０の側に配設されている。第１の配線７１が磁気センサ回路６４または電子回路２２に電気的に接続されていることが可能であるか、第２の配線７２が磁気センサ回路６４または電子回路２２に電気的に接続されていることが可能であるか、またはその両方であり、例えば、磁気センサ回路６４および電子回路２２に電気的に接続されている。検知板６２は、４つの電気的接続部で磁気センサ回路６４に電気的に接続されていることが可能であり、電気的接続部は、例えば、検知板６２を通る電流を提供し、磁場の存在時に検知板６２間の対応する電圧差を検知する。したがって、図２および図６の実施形態では、各検知板６２を回路（例えば、磁気センサ回路６４）に電気的に接続する配線７８は、少なくとも４つの個々の配線を備えるバスであることが可能である。いくつかの実施形態では、磁気センサ６０または検知板６２の少なくとも一部分は、磁束コンセントレータ５０から１０ミクロン、８ミクロン、５ミクロン、３ミクロン、２ミクロン、または１ミクロン以内にある。検知板６２は、基板２０のドープされた半導体領域に、例えば、ＣＭＯＳ回路と同じ層に、または磁気センサ回路６４と同じ層に配設されることが可能である。磁気センサ回路６４は電子回路２２とは別個の回路として図１に示されているが、磁気センサ回路６４が電子回路２２に組み込まれることが可能であるか、または電子回路２２および磁気センサ回路６４が共通の回路であることが可能である。磁束コンセントレータ５０は、基板２０の表面に対して直交する方向に、検知板６２の上方に少なくとも部分的に配設されることが可能であり、例えば、検知板６２は、コア５２のエッジの直下に配設されることが可能である。
第１の配線７１または第２の配線７２を磁気センサ６０（または電子回路２２またはその両方）に電気的に接続し、かつ基板２０のドープされた半導体領域にホール効果検知板６２を配設することにより、高集積化された高感度の磁気センサ６０が提供される。集積回路の製造では、金属層４８にある個々の配線７８は、わずか数ミクロン以下だけ離隔されることが可能であり、これにより、第２の金属層４２にある磁束コンセントレータ５０に隣接して基板２０のドープされた半導体領域に検知板６２を配設することにより、高集積化された高感度の磁気センサ６０が提供される。
図３～図６を参照すると、いくつかの実施形態により、磁束コンセントレータ構造１０は、３つ以上の金属層４８（例えば、第１の金属層４１および第２の金属層４２）を備える。例えば、磁束コンセントレータ構造１０は、第３の配線７３および第４の配線７４を備える第３の配線層３３および第４の配線層３４を備える第３の金属層４３および第４の金属層４４を備えることが可能である。いくつかの実施形態では、磁束コンセントレータ構造１０は、（図５に示されるように）第５の配線７５および第６の配線７６を備える第５の配線層３５および第６の配線層３６を備える第５の金属層４５および第６の金属層４６を備えることが可能である。
図３に示されるように、磁束コンセントレータ構造１０は、磁束コンセントレータ５０の周囲、例えばコア５２の周囲のコイル５８内に、基板２０に、または基板２０上に配設された１つ以上の配線７８を備えることが可能である。コイル５８内の配線７８は、第１の金属層４１、第２の金属層４２、第３の金属層４３、または第４の金属層４４の第１の配線層３１、第２の配線層３２、第３の配線層３３、または第４の配線層３４に配設された第１の配線７１、第２の配線７２、第３の配線７３、または第４の配線７４であることが可能である（および、いくつかの実施形態では、図５に示されるように、追加の金属層４８の追加の配線層３８にある追加の配線７８を含むことが可能である）。コイル５８の異なる配線層３８にある配線７８は、図６に示されるように、電気的ビア７０を通して電気的に接続されており、円内または弧内に配設されていることが可能である。コイル５８内の配線７８は、コア５２の周囲で１つ以上の巻線を形成して電磁石または変圧器を提供することが可能であり、変圧器／電磁石回路９０により制御されるか、または変圧器／電磁石回路９０に応答することが可能である。例えば、コイル５８内の配線７８は、単一の巻線、またはコア５２の周囲の一次巻線および二次巻線を形成することが可能である。変圧器／電磁石回路９０は、フォトリソグラフィ法およびフォトリソグラフィ材料で作製された、２００ｎｍ以下、１８０ｎｍ以下、または１１０ｎｍ以下のフィーチャサイズを有する、ドープまたは注入された半導体構造を備えることが可能であり、ＣＭＯＳ回路などのデジタル回路、ミクストシグナル回路またはアナログ回路であることが可能である。いくつかのこのような実施形態では、ＭＦＣビア５６内の磁場は基板２０に対して垂直であり、これにより、ＭＦＣビア５６の下に配設された配線７８が磁束コンセントレータ構造１０の性能に影響を与えるか、または性能を制御する必要性がない。
図３に示されるように、磁束コンセントレータ構造１０は、例えば誘電体層８８のスタックの最上の誘電体層上に設けられた、コイル配線５９を備える再配線層、または最上の配線層９１に設けられた再配線層を備えることが可能である。いくつかの実施形態では、かつこの用途に対して、磁場は、望ましくは基板２０に平行である。それゆえ、コア５２の上方のあらゆるコイル配線５９について、コア５２下の配線層３８に、好ましくは第１の金属層４１に（または存在する場合には第１の金属層４１の下方の金属層４８に）設けられることが可能であり、この場合に応力緩和層５４は、第２の金属層４２に配設される。
このようなコイル配線５９は、コイル５８の一部分であることが可能であるか、または磁束コンセントレータ構造１０自体よりも低解像度の、外部デバイスまたは電気接続部への電気的コンタクトを提供する再配線層を形成することが可能である。磁束コンセントレータ５０は、比較的小型であり、かつ基板２０の上に低プロファイルを有することが可能であるため、再配線層を磁束コンセントレータ５０の上に配設することが可能である。これにより、電磁石および磁気フィードバック制御のための、オンチップの、変圧器、電圧変換器、および磁束コンセントレータ５０での能動磁場生成を可能にする、磁気コア５２を有するコイル５８のコスト効率がよい製造が可能である。
また、図３に示されるように、平坦化誘電体層８０上で金属層４８（例えば、第１の金属層４１、第２の金属層４２、第３の金属層４３、および第４の金属層４４）を形成する誘電体層８８（例えば、第１の誘電体層８１、第２の誘電体層８２、第３の誘電体層８３、および第４の誘電体層８４）により離隔された配線層３８（例えば、第１の配線層３１～第４の配線層３４）にある配線７８（例えば、第１の配線７１～第４の配線７４）は、電気的ビア７０を通して電子回路２２と基板２０にある変圧器／電磁石回路９０とを電気的に接続するか、またはコイル５８の部分を形成することが可能である。
図４を参照すると、コア５２は、ＭＦＣビア５６を越えて、かつ誘電体層８８のスタックの最上の誘電体層の中に、および最上の誘電体層を覆って、または最上の誘電体層の上方に、または基板２０のパッシベーション層を覆って延在することが可能であり、例えば、マッシュルーム形状を形成している。存在する場合、封止層９２は、コア５２を環境の応力およびコンタミネーションから保護することが可能であり、存在する場合、コイル配線５９または再配線層は、（図４に示されるように）コア５２を直接覆って、または基板２０の他の部分を覆って、または誘電体層８８のスタックの最上の誘電体層上に直接、のいずれかで封止層９２上に配設されることが可能である。
図５は、本開示のいくつかの実施形態を例示し、ここではコア５２は封止層９２の中に延在するが、ＭＦＣビア５６を越えて基板２０の部分を覆うようには延在せず、丸められた最上部を有する円筒形状を形成している。図５に示されるように、金属層４８（例えば、第１の金属層４１～第６の金属層４６）を形成する誘電体層８８（例えば、第１の誘電体層８１～第６の誘電体層８６）により離隔された配線層３８（例えば、第１の配線層３１～第６の配線層３６）にある配線７８（例えば、第１の配線７１～第６の配線７６）は、電気的ビア７０を通して電子回路２２と変圧器／電磁石回路９０とを電気的に接続するか、またはコイル５８の部分を形成することが可能である。
図６は、図３および図５に対応する、コア５２とＭＦＣビア５６にある応力緩和層５４（図６に示されていない）との周囲に配設された、かつコイル配線５９を有する再配線層、変圧器／電磁石回路９０、および電子回路２２に任意で部分的に形成されたコイル５８を備える変更されたレイアウトを有する磁束コンセントレータ構造１０の平面図を提供する。コア５２は、連続的であることが可能であるか、または図６のリングの右側に示されるように、１つ以上のギャップを有することが可能である。
図７を参照すると、本開示のいくつかの実施形態は、能動電磁場生成デバイスと検知板６２および磁気回路６４を有する磁気センサ６０とにコイル５８を形成する第１の配線層３１～第５の配線層３５にそれぞれある第１の配線７１～第５の配線７５を有する基板２０にある応力緩和層５４と物理的にコンタクトするコア５２を備える複数の磁束コンセントレータ５０を備えることが可能である。封止層９２およびコイル配線、再配線層、または最上の配線層９１（図７に示されていない）は、任意で含まれる。いくつかの実施形態では、コア５２は、単一のコア５２を形成するための、トーラスまたはリング（例えば、図７に例示される２つのコア５２の断面は、例えばトーラス状に物理的に接続されることが可能である）などの形状を備えることが可能である。
図９のフロー図を参照すると、本開示のいくつかの実施形態による磁束コンセントレータ構造１０を構成する方法は、ステップ１００で基板２０を設けることと、ステップ１１０で基板２０に、または基板２０上に回路（例えば、電子回路２２、磁気センサ回路６４、および変圧器／電磁石回路９０の任意の組み合わせ）を形成することと、を含むことが可能である。ステップ１２０では、基板２０上に任意の平坦化誘電体層８０を配設し、その上で任意の回路を電気的ビア７０と共に形成する。いくつかの実施形態では、基板２０には、回路と、基板２０に、または基板２０上に形成された任意の平坦化誘電体層８０と、が設けられ、これによりステップ１１０および１２０がステップ１００に組み込まれる。ステップ１３０およびステップ１４０では、ステップ１３０で配線層３８を被覆およびパターン化して配線７８を形成し、次いでステップ１４０で配線層３８上に誘電体層８８を配設することにより金属層４８を形成する。パターン化された配線層３８および誘電体層８８に配線７８を形成する継続的なステップ１３０およびステップ１４０は、反復して繰り返されて、所望の数の金属層４８、例えば、（図１に示されるように）第１の金属層４１および第２の金属層４２、（図３に示されるように）第１の金属層４１～第４の金属層４４、または（図５に示されるように）第１の金属層４１～第６の金属層４６を形成することが可能である。いくつかの実施形態では、電気めっき電流は、基板２０を通過する、例えば基板２０を備えるシリコンウエハを通過する。任意で、電気めっき電極として作用することが可能である、外部に電気的にアクセス可能な第１の配線７１、第２の配線７２、または電気的ビア７０を通して第２の配線７２に電気的に接続された第１の配線７１を、第１の配線層３１または第２の配線層３２に形成する。本開示のいくつかの実施形態では、電子回路２２または磁束コンセントレータ構造１０の周囲のシールリング４９（図１および図２に示される）は、基板２０と第２の金属層４２との間の電気的コンタクトとして作用することが可能である。いくつかの実施形態によれば、シールリング４９は、すべての金属層４８からなり（例えば、磁束コンセントレータ構造１０の周囲の金属壁を形成する）、構造１０の側から進入するイオンおよび水分を停止させるために設けられる。シールリング４９は、電子回路２２および基板２０の周囲に形成されることが可能であり、高導電性であることが可能であり、大きなコンタクト面積を有し、したがって、非常に低いコンタクト抵抗を呈し、電気めっきコア５２に大電流を提供することが可能である。磁束コンセントレータ構造１０は、多くのこのような構造を有するウエハ上に設けられることが可能である。その場合に、シールリング４９が、ウエハエッジからすべての個々の磁束コンセントレータ構造１０に、特にシード層５７に、めっき電流を分配することも可能である。
最終の誘電体層８８を基板２０の上に配設すると、例えば、図１、図３、図５、図７、および図８に示されるように、ステップ１５０で、第２の配線層３２までの、または第１の配線層３１までのパターン状の下方エッチングにより、誘電体層８８のうちの１つ以上にＭＦＣビア５６を形成することが可能である。いくつかの実施形態では、ＭＦＣビア５６は、図８に示されるように、第１の配線層３１にある第１の配線７１まで延在する。明確さのために、図８は、任意の他の配線層３８、または金属層４８を示していない。第１の配線層３１および第２の配線層３２、または応力緩和層５４を形成する金属、例えばアルミニウムは、ＭＦＣビア５６のエッチング時のエッチストップとして作用することが可能である。
本発明のいくつかの実施形態では、図１、図３、図５、図７、および図８に例示されるように、応力緩和層５４は、ＭＦＣビア５６の底部に少なくとも部分的に配設されており、導電性配線７８、例えば、ＭＦＣビア５６の底部の面積と同じかそれより大きい面積を有する、第１の配線層３１にある第１の配線７１または第２の配線層３２にある第２の配線７２である。図１０の詳細なフロー図と図１１の詳細な構造とを参照すると、ステップ１２０で平坦化誘電体層８０を形成した後に、ステップ１３１で配線層３１にある第１の配線７１を形成し、ステップ１４１で第１の誘電体層８１を形成し、ステップ１３２で第２の配線７２を形成し、ステップ１３４で第２の配線７２上にシード層５７を堆積し、これにより、例えばスパッタリングまたは蒸着により堆積された金属を含む追加のシード層５７で応力緩和層５４（第２の配線７２）を被覆し、次いで電解析出に有用な材料、例えば、銅、ニッケル、ＴｉＷ、ＴｉＮ、金、もしくは白金、またはそれらの組み合わせの比較的薄い層（例えば、５０～２００ｎｍ）をパターン化して、ＭＦＣビア５６内に露出した応力緩和層５４の部分上の電気めっきを容易にする。追加のシード層材料は、第１の配線７１または第２の配線７２のすべて上に存在するか、またはすべて上には存在しないことが可能である。シード層５７および最後の配線層３８（例えば、第２の配線層３２にある第２の配線７２）を共通のステップでパターン化することが可能である。それゆえ、いくつかの実施形態によれば、応力緩和層５４は、導電性であって延性を有する第１の層（例えば、第２の配線７２）と、シード層５７である第２の層と、を備える多層である。第２の層（シード層５７）は、第１の層（第２の配線７２）上に配設される。シード層５７は、基板２０に電気的に接続されて、シード層５７上の電気めっきコア５２に電流を提供する。
ステップ１４０で最後の平坦化誘電体層（例えば、ステップ１４２で形成された第２の誘電体層８２）を形成すると、ステップ１５０で応力緩和層５４を覆ってＭＦＣビア５６を形成し、これにより、ＭＦＣビアの底部のみが、露出したシード層５７を有し、ＭＦＣビア５６の底部に電気めっき電極を形成する。応力緩和層５４は、基板２０が浸漬された溶液からの金属または合金の電解析出によりコア５２を形成するために、ステップ１６０で応力緩和層５４を電気めっきするための電流を提供する外部電源に電気的に接続されることが可能である。いくつかの実施形態では、半導体基板２０材料自体を通して電気めっき電流が提供され、めっき電流はウエハエッジのみで提供される。ＭＦＣビア５６の底部のみが、（電気めっき電極を形成する）露出したシード層５７を有し、かつＭＦＣビア５６の壁が、エッチングされてＭＦＣビア５６を形成する誘電体材料のみを備えるため、ＭＦＣビア５６の壁上に直接電解析出される金属または合金はなく、コア５２と誘電体層（例えば、第２の誘電体層８２）との間の機械的接続部が低減されるか、または取り除かれる。
先行技術に見られるように、比較的大型または薄型のコアを電解析出するために、ＭＦＣビア５６の側面上にシード層が配設され、誘電体層を覆ってモールド（通常、樹脂材料）が配設される。対照的に、本発明の実施形態は小型で比較的薄型のコア５２を備えるため、このような電解析出は、このような先行技術のシード層堆積に代わって実際的であり、それゆえ、コア５２を形成するために必要とされるステップの数が低減される。例えば、配線層３８は応力緩和層５４およびシード層５７をパターン化することが可能であるため、ＭＦＣビア５６が形成された後、シード層のための追加の堆積ステップまたはパターン化ステップは必要ではない。さらには、ＭＦＣビア５６の側面上に存在する堆積およびパターン化されたシード層を使用するコア５２の形成ではなく、ＭＦＣビア５６の底部での応力緩和層５４からのＭＦＣビア５６内の電解析出により、コア５２と、基板２０にある構造、例えばパッシベーション層または誘電体層８８との間の密着が低減される。低減された側面密着は、ひいては、熱応力に起因する基板２０内のパッシベーション亀裂を低減し、コア５２は、特に垂直方向に、基板２０とは独立にある程度膨張および収縮することが可能である。電気めっきコア５２は、コア５２の均一性も改善させる。その上、誘電体層を覆って存在するシード層、またはモールド材料がないため、電解析出後にこのような材料を除去する必要がない。シード層およびモールド層の材料を除去することは処理問題を引き起こし得るため、このような除去ステップを回避することは、本開示の実施形態の別の利点を提供する。
任意で、ステップ１７０で、コア５２を覆って封止層９２を配設し、ステップ１８０で、任意の最上の配線層９１または再配線層を形成する。
応力緩和層５４は、実効的な領域および多様な形状を有する金属パッドであることが可能であり、電気めっき電極として使用されるときに、多様なコア５２の形状、例えば、円柱（円盤形状の応力緩和層５４を使用する）、立方体（正方形の応力緩和層５４を使用する）、またはトーラス（リング形状の応力緩和層５４を使用する）を形成することが可能である。
本発明の実施形態は、電子回路２２および任意の磁気センサ回路６４または電磁石回路９０に電源信号、グランド信号、および制御信号を提供して、配線７８で信号を伝えるか、または信号に応答することにより、動作させることが可能である。いくつかの実施形態では、電子回路２２の制御のもとで、外部システムと通信して、磁気センサ６０が周囲の磁場を検出および測定することが可能であるか、または変圧器／電磁石回路９０が磁場を形成するか、または交流電流信号の電圧を変換することが可能である。
電子および磁気の技術分野の知識を有する者にとって、様々な金属層４８、誘電体層８８、配線層３８、および配線７８の呼称割り付けは任意であり、任意の順序で提供されることが可能であり、例えば、基板２０から最も遠い最上端の金属層４８は、図に例示されているような基板２０に最も近い、金属層４８以外の第１の金属層４１であり得ることは明白であろう。
部材リスト：
１０ 磁束コンセントレータ構造
２０ 基板
２２ 電子回路
３１ 第１の配線層
３２ 第２の配線層
３３ 第３の配線層
３４ 第４の配線層
３５ 第５の配線層
３６ 第６の配線層
３８ 配線層（複数可）
４１ 第１の金属層
４２ 第２の金属層
４３ 第３の金属層
４４ 第４の金属層
４５ 第５の金属層
４６ 第６の金属層
４８ 金属層（複数可）
４９ シールリング
５０ 磁束コンセントレータ
５１ 磁束コンセントレータ
５２ コア
５３ コア
５４ 応力緩和層
５５ ポリイミド層
５６ ＭＦＣビア
５７ シード層
５８ コイル
５９ コイル配線
６０ 磁気センサ
６２ 検知板
６４ 磁気センサ回路
７０ 電気的ビア
７１ 第１の配線
７２ 第２の配線
７３ 第３の配線
７４ 第４の配線
７５ 第５の配線
７６ 第６の配線
７８ 配線（複数可）
８０ 平坦化誘電体層
８１ 第１の誘電体層
８２ 第２の誘電体層
８３ 第３の誘電体層
８４ 第４の誘電体層
８５ 第５の誘電体層
８６ 第６の誘電体層
８８ 誘電体層（複数可）
８９ 誘電体材料
９０ 変圧器／電磁石回路
９１ 最上の配線層
９２ 封止層
１００ 基板を設けるステップ
１１０ 回路を形成するステップ
１２０ 誘電体を被膜形成するステップ
１３０ 配線層をパターン化するステップ
１３１ 第１の配線層をパターン化するステップ
１３２ 第２の配線層をパターン化するステップ
１３４ シード層をパターン化するステップ
１４０ 誘電体層を被膜形成するステップ
１４１ 第１の誘電体層を被膜形成するステップ
１４２ 第２の誘電体層を被膜形成するステップ
１５０ ＭＦＣを形成するステップ
１６０ コアを電気めっきするステップ
１７０ 封止するステップ
１８０ 任意の最上の金属／ＲＤＬを形成するステップ
本発明は、図面および以上の説明に詳細に例示および記載されているが、このような説明図および説明は、例示的または典型的であって限定的ではないとみなすべきものである。以上の説明は、本発明の特定の実施形態を詳述している。しかしながら、以上の内容がいかに詳細に文字で表わされているとしても、本発明は多くの方法で実践され得ることは明らかであろう。本発明は、開示された実施形態に限定されない。
開示された実施形態に対する他の変形例は、図面、開示、および添付の請求項の検討から、特許請求される発明を実践する際に、当業者により理解され、もたらされ得る。請求項において、「備える（ｃｏｍｐｒｉｓｉｎｇ）」という語は、他の要素またはステップを排除せず、「ある（ａ）」または「ある（ａｎ）」という不定冠詞は、複数を排除しない。単数のプロセッサまたは他のユニットは、請求項に引用されるいくつかの項目の機能を実行し得る。単に、特定の尺度が相互に異なる従属請求項に引用されることは、これらの尺度の組み合わせを有利に用いることができないことを示さない。コンピュータプログラムは、他のハードウェアと共にまたはその一部として供給される光記憶媒体またはソリッドステート媒体などの好適な媒体上に記憶／配信され得るが、インターネットまたは他の優先または無線の電気通信を介するなど、他の形態でも配信され得る。請求項中の任意の参照符号は、範囲を限定するものと解釈すべきものではない。

Claims (15)

  1. 磁束コンセントレータ構造であって、
    基板と、
    （ｉ）前記基板上、または前記基板の上方に配設された第１の配線層であって、前記第１の配線層が電気信号を伝達する第１の配線を備える、第１の配線層と、（ｉｉ）前記第１の配線層上に配設された第１の誘電体層と、を備える第１の金属層と、
    （ｉ）前記第１の金属層上、または前記第１の金属層の上方に配設された第２の配線層であって、前記第２の配線層が電気信号を伝達する第２の配線を備える、第２の配線層と、（ｉｉ）前記第２の配線層上に配設された第２の誘電体層と、を備える第２の金属層と、
    前記第１の金属層の前記第１の配線層内に若しくは前記第１の配線層上に、前記第２の金属層の前記第２の配線層内に若しくは前記第２の配線層上に、または、少なくとも部分的に、前記第１の配線層と前記第２の配線層との両方の層内に若しくは前記第１の配線層と前記第２の配線層との両方の層上に配設された磁束コンセントレータと、を備える、磁束コンセントレータ構造。
  2. 前記第２の誘電体層が磁束コンセントレータビアを備え、前記磁束コンセントレータが少なくとも部分的に前記磁束コンセントレータビアに配設されている、請求項１に記載の磁束コンセントレータ構造。
  3. 前記基板内に、または前記基板上に配設された１つ以上の配線を備え、前記配線が、平面視で前記磁束コンセントレータを中心として、基板の法線を中心方向とした１つ以上のコイルを形成している、請求項１に記載の磁束コンセントレータ構造。
  4. 前記基板が、半導体基板であって、前記半導体基板内に、または前記半導体基板上に配設された電子回路を備える、半導体基板であり、前記電子回路が、２００ｎｍ以下、１８０ｎｍ以下、または１１０ｎｍ以下の解像度を有する、請求項１に記載の磁束コンセントレータ構造。
  5. 前記磁束コンセントレータが、層断面視において（ｉ）１３０μm以下、１００μm以下、または５０μm以下の横寸法を有するか、（ｉｉ）前記磁束コンセントレータが、１５μm以下、１０μm以下、または５μm以下の厚さを有するか、または（ｉｉｉ）（ｉ）と（ｉｉ）との両方である、請求項１に記載の磁束コンセントレータ構造。
  6. 前記第１の金属層内に、前記基板と前記第１の金属層との間に、基板内に、または前記磁束コンセントレータと対向する前記基板の面上に少なくとも部分的に配設された磁気センサを備える、請求項１に記載の磁束コンセントレータ構造。
  7. 前記磁気センサの少なくとも一部分が、前記磁束コンセントレータから層の厚み方向に１０μm、８μm、５μm、３μm、２μm、または１μm以内の距離にある、請求項６に記載の磁束コンセントレータ構造。
  8. 前記磁束コンセントレータが、前記第２の誘電体層内に少なくとも部分的に配設された磁性金属を含む、または鉄合金を含む材料からなるコアと、前記第２の配線層内に配設された熱膨張係数が前記コアおよび前記基板間で異なることにより生成される応力を緩和する応力緩和層と、を備える、請求項１に記載の磁束コンセントレータ構造。
  9. 前記応力緩和層が、前記磁束コンセントレータの延性よりも大きい延性を有し、前記応力緩和層が導電性である、請求項８に記載の磁束コンセントレータ構造。
  10. 前記応力緩和層が、導電性であって延性を有する第１の層と、電気めっきを可能にするためのシード層である第２の層と、を備える多層であり、前記第２の層が前記第１の層上に配設されている、請求項８に記載の磁束コンセントレータ構造。
  11. 前記シード層が、前記基板に電気的に接続されている、請求項１０に記載の磁束コンセントレータ構造。
  12. 電子回路と、平面視で前記電子回路の周囲であって前記電子回路側面に配設された水及びイオンの侵入を防止するシールリングと、を備え、前記シード層が、前記シールリングを通して前記基板に電気的に接続されている、請求項１１に記載の磁束コンセントレータ構造。
  13. 前記磁束コンセントレータが、前記第２の誘電体層から機械的に分離されている、請求項１に記載の磁束コンセントレータ構造。
  14. 磁束コンセントレータ構造を作製する方法であって、
    基板を設けることと、
    前記基板上に、または前記基板の上方に第１の金属層を配設することであって、前記第１の金属層が、（ｉ）前記基板上に、または前記基板の上に配設された第１の配線層であって、前記第１の配線層が電気信号を伝達する第１の配線を備える、第１の配線層と、（ｉｉ）前記第１の配線層上に配設された第１の誘電体層と、を備える、第１の金属層を配設することと、
    前記第１の金属層上に、または前記第１の金属層の上方に第２の金属層を配設することであって、前記第２の金属層が、（ｉ）前記第１の金属層上、または前記第１の金属層の上方に配設された第２の配線層であって、前記第２の配線層が電気信号を伝達する第２の配線を備える、第２の配線層と、（ｉｉ）前記第２の配線層上に配設された第２の誘電体層と、を備える、第２の金属層を配設することと、
    前記第１の金属層の前記第１の配線層内に若しくは前記第１の配線層上に、前記第２の金属層の前記第２の配線層内に若しくは前記第２の配線層上に、または、少なくとも部分的に、前記第１の配線層と前記第２の配線層との両方の層内に若しくは前記第１の配線層と前記第２の配線層との両方の層上に配設された磁束コンセントレータを配設することと、を含む、方法。
  15. 前記第２の誘電体層を配設する前に、前記第２の配線層上に電気めっきシード層を配設
    することを含む、請求項１４に記載の方法。
JP2020085587A 2019-05-24 2020-05-15 埋め込み磁束コンセントレータを有する半導体デバイス Active JP7444695B2 (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
EP19176438 2019-05-24
EP19176438.0A EP3742182B1 (en) 2019-05-24 2019-05-24 Semiconductor device with embedded magnetic flux concentrator

Publications (3)

Publication Number Publication Date
JP2020193964A JP2020193964A (ja) 2020-12-03
JP2020193964A5 JP2020193964A5 (ja) 2023-12-05
JP7444695B2 true JP7444695B2 (ja) 2024-03-06

Family

ID=66647252

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2020085587A Active JP7444695B2 (ja) 2019-05-24 2020-05-15 埋め込み磁束コンセントレータを有する半導体デバイス

Country Status (4)

Country Link
US (2) US11668766B2 (ja)
EP (2) EP4224186A1 (ja)
JP (1) JP7444695B2 (ja)
CN (1) CN111987215A (ja)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11899082B2 (en) * 2020-09-09 2024-02-13 Texas Instruments Incorporated Silicon hall sensor with low offset and drift compensation coils
EP3992652A1 (en) 2020-11-03 2022-05-04 Melexis Technologies SA Magnetic sensor device
JP7426955B2 (ja) * 2021-01-13 2024-02-02 株式会社東芝 磁気センサ及び検査装置
US11864471B2 (en) * 2021-10-29 2024-01-02 Texas Instruments Incorporated Semiconductor device with passivated magnetic concentrator

Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20110210722A1 (en) 2009-11-30 2011-09-01 Stmicroelectronics S.R.L. Integrated magnetic sensor for detecting horizontal magnetic fields and manufacturing process thereof
US20130207650A1 (en) 2012-02-14 2013-08-15 Robert Bosch Gmbh Magnetic field sensor and method for manufacturing a magnetic field sensor
US20140071636A1 (en) 2012-09-11 2014-03-13 Ferric Semiconductor, Inc. Magnetic Core Inductor Integrated with Multilevel Wiring Network
US20170290157A1 (en) 2016-03-29 2017-10-05 Ferric Inc. Magnetically-coupled inductors on integrated passive devices and assemblies including same
US20190107585A1 (en) 2017-10-06 2019-04-11 Melexis Technologies Nv Magnetic sensor sensitivity matching calibration
JP2019056685A (ja) 2017-09-21 2019-04-11 Tdk株式会社 磁気センサ
JP2019174324A (ja) 2018-03-29 2019-10-10 Tdk株式会社 磁気センサ
JP2019219182A (ja) 2018-06-15 2019-12-26 Tdk株式会社 磁気センサ

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4936299B2 (ja) 2000-08-21 2012-05-23 メレクシス・テクノロジーズ・ナムローゼフェンノートシャップ 磁場方向検出センサ
US7358724B2 (en) 2005-05-16 2008-04-15 Allegro Microsystems, Inc. Integrated magnetic flux concentrator
US10893609B2 (en) * 2012-09-11 2021-01-12 Ferric Inc. Integrated circuit with laminated magnetic core inductor including a ferromagnetic alloy
KR101768254B1 (ko) 2013-06-12 2017-08-16 매그나칩 반도체 유한회사 반도체 기반의 자기 센서 및 그 제조 방법
KR102469715B1 (ko) 2015-04-10 2022-11-22 알레그로 마이크로시스템스, 엘엘씨 홀 효과 센싱 요소
JP6868963B2 (ja) 2016-03-15 2021-05-12 エイブリック株式会社 磁気センサおよびその製造方法
US9771261B1 (en) * 2016-03-17 2017-09-26 Texas Instruments Incorporated Selective patterning of an integrated fluxgate device
US20210066273A1 (en) * 2019-08-30 2021-03-04 Intel Corporation Laser ablation-based surface property modification and contamination removal

Patent Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20110210722A1 (en) 2009-11-30 2011-09-01 Stmicroelectronics S.R.L. Integrated magnetic sensor for detecting horizontal magnetic fields and manufacturing process thereof
US20130207650A1 (en) 2012-02-14 2013-08-15 Robert Bosch Gmbh Magnetic field sensor and method for manufacturing a magnetic field sensor
US20140071636A1 (en) 2012-09-11 2014-03-13 Ferric Semiconductor, Inc. Magnetic Core Inductor Integrated with Multilevel Wiring Network
US20170290157A1 (en) 2016-03-29 2017-10-05 Ferric Inc. Magnetically-coupled inductors on integrated passive devices and assemblies including same
JP2019056685A (ja) 2017-09-21 2019-04-11 Tdk株式会社 磁気センサ
US20190107585A1 (en) 2017-10-06 2019-04-11 Melexis Technologies Nv Magnetic sensor sensitivity matching calibration
JP2019174324A (ja) 2018-03-29 2019-10-10 Tdk株式会社 磁気センサ
JP2019219182A (ja) 2018-06-15 2019-12-26 Tdk株式会社 磁気センサ

Also Published As

Publication number Publication date
CN111987215A (zh) 2020-11-24
EP3742182A1 (en) 2020-11-25
US20230273272A1 (en) 2023-08-31
EP3742182B1 (en) 2023-06-28
EP4224186A1 (en) 2023-08-09
US20200371168A1 (en) 2020-11-26
JP2020193964A (ja) 2020-12-03
US11668766B2 (en) 2023-06-06

Similar Documents

Publication Publication Date Title
JP7444695B2 (ja) 埋め込み磁束コンセントレータを有する半導体デバイス
TWI394256B (zh) 積體電路微模組
KR101120683B1 (ko) 3차원 칩 스택의 실리콘 삽입기 시험
US8443511B2 (en) Method of forming a MEMS power inductor
KR20090034802A (ko) 적어도 하나의 온 칩 커패시터를 구비하는 다중 다이들을 갖는 집적 회로를 위한 방법들 및 장치
US20140203412A1 (en) Through silicon vias for semiconductor devices and manufacturing method thereof
US20150340422A1 (en) Method of manufacturing a micro-fabricated wafer level integrated inductor or transformer for high frequency switch mode power supplies
WO2019096093A1 (en) Semiconductor package having reduced internal power pad pitch
US7652348B1 (en) Apparatus and method for wafer level fabrication of high value inductors on semiconductor integrated circuits
US6992871B2 (en) Microtransformer for system-on-chip power supply
US11549969B2 (en) Low-noise, large dynamic-range sensor for measuring current
US9548265B2 (en) Chip package and manufacturing method thereof
JP5821284B2 (ja) 配線基板、赤外線センサー及び貫通電極形成方法
TWI621194B (zh) 測試介面板組件
CN110010498A (zh) 一种侧面散热的密闭型系统级封装工艺
KR100970314B1 (ko) 박막회로소자를 구비한 반도체장치
US11114359B2 (en) Wafer level chip scale package structure
CN103117267B (zh) 用于电隔离的信号传输的半导体装置以及用于制造此类装置的方法
JP2007019333A (ja) 半導体装置及びその製造方法
CN206259336U (zh) 半导体装置
CN101150087B (zh) 具有镀通结构的装置的制造方法
JP2016029731A (ja) 回路基板及びセンサー
TWI423414B (zh) 積體電路微模組
JP2007281230A (ja) 半導体装置およびその製造方法
WO2015001662A1 (ja) 半導体装置およびその製造方法

Legal Events

Date Code Title Description
A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20230512

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20230512

A871 Explanation of circumstances concerning accelerated examination

Free format text: JAPANESE INTERMEDIATE CODE: A871

Effective date: 20230512

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20230704

A601 Written request for extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A601

Effective date: 20230928

A524 Written submission of copy of amendment under article 19 pct

Free format text: JAPANESE INTERMEDIATE CODE: A524

Effective date: 20231127

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20240130

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20240222

R150 Certificate of patent or registration of utility model

Ref document number: 7444695

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150