JP7442138B2 - 電子部品の実装方法 - Google Patents

電子部品の実装方法 Download PDF

Info

Publication number
JP7442138B2
JP7442138B2 JP2020103146A JP2020103146A JP7442138B2 JP 7442138 B2 JP7442138 B2 JP 7442138B2 JP 2020103146 A JP2020103146 A JP 2020103146A JP 2020103146 A JP2020103146 A JP 2020103146A JP 7442138 B2 JP7442138 B2 JP 7442138B2
Authority
JP
Japan
Prior art keywords
electronic component
substrate
resin layer
thermosetting resin
mounting
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2020103146A
Other languages
English (en)
Other versions
JP2021197460A (ja
Inventor
明弘 石川
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Panasonic Intellectual Property Management Co Ltd
Original Assignee
Panasonic Intellectual Property Management Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Panasonic Intellectual Property Management Co Ltd filed Critical Panasonic Intellectual Property Management Co Ltd
Priority to JP2020103146A priority Critical patent/JP7442138B2/ja
Publication of JP2021197460A publication Critical patent/JP2021197460A/ja
Application granted granted Critical
Publication of JP7442138B2 publication Critical patent/JP7442138B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/731—Location prior to the connecting process
    • H01L2224/73101—Location prior to the connecting process on the same surface
    • H01L2224/73103—Bump and layer connectors
    • H01L2224/73104—Bump and layer connectors the bump connector being embedded into the layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73203—Bump and layer connectors
    • H01L2224/73204—Bump and layer connectors the bump connector being embedded into the layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/8119—Arrangement of the bump connectors prior to mounting
    • H01L2224/81191—Arrangement of the bump connectors prior to mounting wherein the bump connectors are disposed only on the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/8319—Arrangement of the layer connectors prior to mounting
    • H01L2224/83191—Arrangement of the layer connectors prior to mounting wherein the layer connectors are disposed only on the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/8319—Arrangement of the layer connectors prior to mounting
    • H01L2224/83192—Arrangement of the layer connectors prior to mounting wherein the layer connectors are disposed only on another item or body to be connected to the semiconductor or solid-state body

Landscapes

  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
  • Electric Connection Of Electric Components To Printed Circuits (AREA)
  • Structures For Mounting Electric Components On Printed Circuit Boards (AREA)
  • Wire Bonding (AREA)

Description

本開示は、電子部品を基板に実装する実装方法に関する。
従来、電子部品を基板に実装する実装方法において、チップ部品を基板に実装するフリップチップボンディング法が行われている。フリップチップボンディング法は、電子部品に形成された電極を基板の電極に接続する。
例えば、特許文献１では、樹脂接着層を用いて半導体装置の電極を基板の電極に接続している。
特開２０１５－１８８９７号公報
しかしながら、電子部品を基板に接続する際に、電子部品や基板の端子において気泡を巻き込み、熱圧着された樹脂接着層内に空気のボイド（空隙）が発生する場合がある。ボイドにより、電子部品の電極と基板の電極との接続強度の低下や導通不良が発生する場合がある。
特許文献１では、半導体装置及び基板を反らした状態で樹脂接着層を基板に接触させ、半導体装置や基板の凹凸に樹脂接着層を充填させることでボイドの発生を低減している。しかしながら、半導体装置を反らすことにより半導体装置を損傷する場合がある。また、半導体装置を反らせた状態で半導体装置を基板に実装するので、実装時の圧力が均一にならない。従って、別の方法によってボイドの発生を低減することが望ましい。
従って、本開示の目的は、上記従来の課題を解決することにあって、ボイドの発生を低減した電子部品の実装方法を提供することにある。
本開示の電子部品の実装方法は、電子部品の基板に接続する側、または、基板の電子部品が搭載される側に熱硬化性樹脂層が積層されている、電子部品の実装方法であって、電子部品と基板との間に凝縮性ガスを供給し、電子部品を基板へ搭載し、基板に向けて凝縮性ガスが液化する圧力以上の圧力を電子部品に印加し、熱硬化性樹脂層を加熱する。
本開示によれば、ボイドの発生を低減した電子部品の実装方法を提供することができる。
本開示の実施の形態における電子部品の実装装置の概略図 電子部品の実装の流れを示すフローチャート 電子部品の実装の工程図 電子部品の実装の工程図 電子部品の実装の工程図 電子部品の実装の工程図 変形例における電子部品の実装の工程図 変形例における基板に実装された電子部品の断面図 変形例における基板に実装された電子部品の断面図
本開示の第１態様によれば、電子部品の基板に接続する側、または、基板の電子部品が搭載される側に熱硬化性樹脂層が積層されている、電子部品の実装方法であって、電子部品と前記基板との間に凝縮性ガスを供給し、電子部品を前記基板へ搭載し、基板に向けて凝縮性ガスが液化する圧力以上の圧力を電子部品に印加し、熱硬化性樹脂層を加熱する、電子部品の実装方法を提供する。
本開示の第２態様によれば、基板に向けて電子部品に圧力を印加した状態で熱硬化性樹脂層への加熱を行う、第１態様に記載の電子部品の実装方法を提供する。
本開示の第３態様によれば、印加する圧力の値は、前記熱硬化性樹脂層が加熱されても液化された前記凝縮性ガスが気化しない大きさである、第２態様に記載の電子部品の実装方法を提供する。
本開示の第４態様によれば、熱硬化性樹脂層はエポキシ樹脂、アクリル樹脂、またはエポキシ樹脂とアクリル樹脂の混合物からなる、第１態様から第３態様のいずれか１つに記載の電子部品の実装方法を提供する。
以下、本開示に係る実装基板製造システムの例示的な実施の形態について、添付の図面を参照しながら説明する。本開示は、以下の実施の形態の具体的な構成に限定されるものではなく、同様の技術的思想に基づく構成が本開示に含まれる。
（実施の形態）
まず、本開示の実施の形態の実装装置１について図１を参照して説明する。図１は、実装装置１の概略構成図である。
実装装置１は、基板ステージ１１、ボンディングヘッド１３、吐出器１５、カバー１６、バルブ１７、ガス供給源１９、及び、制御部２１を備える。
基板ステージ１１は、電子部品５が圧着される基板３を支持するステージである。基板ステージ１１は、シリンダ（図示省略）により上下方向に移動可能である。基板３の表面に電極３ａおよびレジスト３ｂが形成されている。レジスト３ｂは隣り合う電極３ａ間が導通するのを防ぐために形成されている。基板３は、例えば、ガラス基板、フレキシブル基板、または、ガラスエポキシ基板である。
ボンディングヘッド１３は、電子部品５を基板３へ圧着させる。ボンディングヘッド１３は、シリンダやモータ等を有するボンディングヘッド駆動機構（図示省略）により上下方向に移動可能である。ボンディングヘッド１３は、電子部品５の上面を吸引して保持する吸引部２３を有し、吸引部２３は吸引装置（図示省略）と接続されている。
電子部品５は、例えば、ＩＣチップやメモリチップ等の半導体チップである。電子部品５は、下面に、基板３の電極３ａへの接続用の電極５ａを有する。電極５ａは例えば、ピラー形状を有するＡｕピラー、又はＣｕピラーであるがこれらに限られず、スタッドバンプであってもよい。
電子部品５の電極５ａ側には、熱硬化性樹脂層７が積層されている。熱硬化性樹脂層７は、例えば、絶縁性接着フィルム（ＮＣＦ；Non Conductive Film）であり、電子部品５の下面に貼り付けられている。
熱硬化性樹脂層７は、例えば、エポキシ樹脂、フェノール樹脂、ポリウレタン樹脂、アクリル樹脂、または、メラミン樹脂である。熱硬化性樹脂層７の一例として挙げた絶縁性接着フィルムは、概ねエポキシ樹脂製が多く、例えば、ビスフェノール型エポキシ樹脂、グリシジルアミン型エポキシ樹脂、グリシジルエーテル型エポキシ樹脂、フェノールノボラック型エポキシ樹脂、ビフェニルノボラック型エポキシ樹脂、ビフェニル型エポキシ樹脂、クレゾールノボラック型エポキシ樹脂、シリコーン変性エポキシ樹脂、または、フェノールアラルキル型エポキシ樹脂である。エポキシ樹脂は、機械強度や耐熱性、低硬化収縮性、寸法安定性を有するので、エポキシ樹脂を用いることで信頼性に優れた熱硬化性樹脂層７を実現することができる。
ボンディングヘッド１３は、その内部に加熱部２５を有する。加熱部２５は、ボンディングヘッド１３が吸着する電子部品５を予め定められた温度へ加熱し、電子部品５を介して熱硬化性樹脂層７を加熱して硬化させる。加熱部２５は、例えば、電熱ヒータである。
吐出器１５は、基板３と電子部品５との間に凝縮性ガスＧａを吐出する。吐出器１５は、バルブ１７を介してガス供給源１９に接続される。バルブ１７は制御部２１によって制御される。
凝縮性ガスＧａは、沸点が常温（２５℃）よりも低く、常温での飽和蒸気圧が例えば、０．１Ｍｐａ以上のガスである。また、凝縮性ガスＧａは、空気よりも比重が重く、飽和蒸気圧よりも高い圧力が印加されると液化する。凝縮性ガスＧａは、例えば、１,１－ジフルオロエタン（２５℃飽和蒸気圧：０．５９６Ｍｐａ；以下同様）、トランス－１,３,３,３－テトラフルオロプロペン（０．６５０Ｍｐａ）、１－クロロ－１,１－ジフルオロエタン（０．３３８Ｍｐａ）、１,１,１,３,３－ペンタフルオロプロパン（０．１２３Ｍｐａ）、１,１,１,２－テトラフルオロエタン（０．６６６Ｍｐａ）、１,１,１,２,３,３,３－ヘプタフルオロプロパン（０．４６０Ｍｐａ）、または、１－クロロ－１,２,２,２－テトラフルオロエタン（０．３８６Ｍｐａ）、である。
制御部２１は、ボンディングヘッド駆動機構、吸引装置、加熱部２５を制御する。さらに、制御部２１は、バルブ１７の開閉のタイミングを制御し、これにより、吐出器１５から凝縮性ガスＧａが吐出されるタイミングが制御される。また、制御部２１は、加熱部２５の加熱量及び加熱タイミングを制御する。制御部２１は、例えば、プロセッサ、またはＦＰＧＡ等の演算装置と、メモリ、ハードディスク、またはＳＳＤ等の少なくとも１つから構成される記憶装置とで構成される。
カバー１６が基板ステージ１１の上方の少なくとも一部を覆うように配置されている。これにより、吐出器１５から供給された凝縮性ガスＧａが基板３とカバー１６との間に溜まりやすくなり、凝縮性ガスＧａの雰囲気下で電子部品５を基板３に圧着することができる。
次に、図２及び図３Ａ～図３Ｄを参照して、電子部品の実装の流れについて説明する。図２は、実装の流れを示すフローチャートである。図３Ａ～図３Ｄは、電子部品５の実装の各工程を示す工程図である。
工程Ｓ１１の凝縮性ガス供給工程において、図３Ａに示すように、吐出器１５から凝縮性ガスＧａを吐出し、基板ステージ１１に支持された基板３とボンディングヘッド１３に保持された電子部品５の下面に積層された熱硬化性樹脂層７との間に凝縮性ガスＧａを供給する。
工程Ｓ１２の電子部品搭載工程において、ボンディングヘッド１３が電子部品５を吸引した状態で基板ステージ１１に向けて下降し、図３Ｂに示すように、電子部品５が基板３上に搭載される。このとき、基板３側に形成されている電極３ａやレジスト３ｂの凹凸において気泡を巻き込み、ボイドＶｄが発生する場合がある。
工程Ｓ１３の加圧工程において、ボンディングヘッド１３が電子部品５をさらに基板ステージ１１に向けて押し下げて、基板３及び電子部品５に圧力を印加する。印加する圧力は、用いる凝縮性ガスＧａの飽和蒸気圧以上の圧力であり、例えば、０．１～１０ＭＰａ程度である。これにより、電子部品５の電極５ａと基板３の電極３ａとがそれぞれ接触する。
また、加圧工程により、熱硬化性樹脂層７に凝縮性ガスＧａが液化する飽和蒸気圧以上の圧力が印加されるので、熱硬化性樹脂層７の凝縮性ガスＧａが液化する。液化した凝縮性ガスＧａは、熱硬化性樹脂層７の中に溶解し拡散する。このように、電子部品搭載工程において巻き込まれたボイドのサイズが、液化することで小型化され、拡散することでさらに小型化される。
工程Ｓ１４の加熱工程において、ボンディングヘッド１３の加熱部２５が電子部品５を介して熱硬化性樹脂層７を、例えば、６０℃～２６０℃まで加熱する。これにより、熱硬化性樹脂層７は、熱硬化反応を起こし、液化した凝縮性ガスＧａを溶解した状態で硬化する。この結果、液化した凝縮性ガスＧａが再び気化してボイドとなったとしても、ボイドの周りが熱硬化性樹脂層７で固められているので、ボイドが基板３の電極３ａや電子部品５の電極５ａの近傍に移動するのを防止することができる。これにより、ボイドを原因とした接続強度の低下、導通不良及び短絡不良を低減することができる。
工程Ｓ１４の加熱工程は、例えば、工程Ｓ１３の加圧工程により熱硬化性樹脂層７に圧力が加えられている間に行われ、加温された凝縮性ガスＧａの飽和蒸気圧以上の圧力が熱硬化性樹脂層７に加えられると、凝縮性ガスＧａが確実に液化した状態で熱硬化性樹脂７を硬化させることができる。これにより、熱硬化性樹脂７が加熱された状態でも凝縮性ガスＧａが液化しているので、気体の状態に比べて熱による膨張が著しく低減し熱硬化性樹脂層７内にクラックが発生するのを防止することができる。
以上より、電子部品５を基板３へボンディングする工程が終了し、電子部品５が実装された基板３が次の工程へ搬出される。
実施の形態の電子部品５の実装方法によれば、電子部品５の基板３に接続する側に熱硬化性樹脂層７が積層されており、電子部品５と基板３との間に凝縮性ガスＧａを供給し、電子部品５を基板３へ搭載し、基板３に向けて凝縮性ガスＧａが液化する圧力以上の圧力を電子部品５に印加し、熱硬化性樹脂層７を加熱する。このように、電子部品５を基板３に熱圧着により実装する際に、電子部品５と基板３の間に凝縮性ガスＧａを供給することで、基板３と電子部品５の間に発生した凝縮性ガスＧａのボイドを電子部品５に印加された圧力により液化することができる。さらに液化した凝縮性ガスＧａは熱硬化性樹脂層７内に溶解するので、ボイドの発生を低減した電子部品の実装方法を提供することができる。
ボイドの発生を低減できるので、環境温度の変化によりボイドが膨張収縮し、電子部品５の電極５ａと基板３の電極３ａと接合部にストレスが加わるのを低減することができる。
また、基板３に向けて電子部品５に圧力を印加した状態で熱硬化性樹脂層７への加熱を行うことで、液化した凝縮性ガスＧａが熱硬化性樹脂層７内に溶解された状態で熱硬化性樹脂層７が硬化するので、溶解する段階で拡散された凝縮性ガスＧａが熱硬化性樹脂層７内に閉じ込めることができる。
また、従来のように電子部品５及び基板３を反らすことなく電子部品５を基板３に装着することができるので、電子部品５を損傷することもなく、実装時の圧力を均一にすることもできる。
また、凝縮性ガスＧａは、大気圧下で基板３と電子部品５との間に供給するので、電子部品５を基板３に装着する際に真空環境が不要であるので、生産効率を向上することができる。したがって、ボイドの発生を抑制し高速で電子部品を基板３に実装することができる。また、真空チャンバなどの設備コストの増大を抑制することができる。
また、印加する圧力の値は、熱硬化性樹脂層７が加熱されても凝縮性ガスＧａが気化しない大きさである。これにより、加熱した状態でも凝縮性ガスＧａが液化しているので、熱による膨張が著しく低減し熱硬化性樹脂層７内にクラックが発生するのを防止することができる。
なお、加圧工程（Ｓ１３）と、加熱工程（Ｓ１４）とは、別々に時間を置いて実施してもよい。すなわち、加圧工程を仮圧着工程とし、加熱工程を本圧着工程としてもよい。例えば、面積の広い基板３の場合、複数の領域ごとに仮圧着工程をそれぞれ行い、本圧着を一括で行うこともできる。
本開示は、上記実施の形態のものに限らず、次のように変形実施することができる。
（１）上記実施の形態において、熱硬化性樹脂層７として電子部品５の基板３に接続する側に積層されたＮＣＦを用いたが、図４に示すように、基板３の電子部品５が搭載される側に熱硬化性樹脂層７Ａを積層してもよい。熱硬化性樹脂層７Ａは、例えば、絶縁性ペースト（ＮＣＰ；Non Conductive Paste）であり、電子部品５を圧着する前に基板３側に先に熱硬化性樹脂層７Ａを塗布してもよい。
（２）上記実施の形態において、電子部品５の電極５ａは、ピラー状の電極であったがこれに限られない。図５に示すように、電極５ａは、スタッドバンプであってもよいし、図６に示すように、電子部品５の電極５ａと基板３の電極３ｂとがはんだバンプを介して接続されてもよい。ボイドＶｄの発生そのものを低減することができるので、配線をまたいだボイドＶｄが発生するのを低減することができる。したがって、配線をまたいだボイドＶｄにはんだが流れて短絡不良が発生するのを低減することができる。
本開示は、添付図面を参照しながら好ましい実施の形態に関連して充分に記載されているが、この技術の熟練した人々にとっては種々の変形や修正は明白である。そのような変形や修正は、添付した特許請求の範囲による本開示の範囲から外れない限りにおいて、その中に含まれると理解されるべきである。また、各実施の形態における要素の組合せや順序の変化は、本開示の範囲および思想を逸脱することなく実現し得るものである。
なお、前記様々な実施の形態および変形例のうちの任意の実施の形態あるいは変形例を適宜組み合わせることにより、それぞれの有する効果を奏するようにすることができる。
本開示に係る電子部品の実装方法は、熱硬化性樹脂層を用いて熱圧着により電子部品を基板に装着する実装方法に適用可能である。
１ 実装装置
３ 基板
３ａ 電極
３ｂ レジスト
５ 電子部品
５ａ 電極
７ 熱硬化性樹脂層
１１ 基板ステージ
１３ ボンディングヘッド
１５ 吐出器
１６ カバー
１７ バルブ
１９ ガス供給源
２１ 制御部
２３ 吸引部
２５ 加熱部
Ｇａ 凝縮性ガス
Ｖｄ ボイド

Claims (4)

  1. 電子部品の基板に接続する側、または、基板の電子部品が搭載される側に熱硬化性樹脂層が積層されている、電子部品の実装方法であって、
    前記電子部品と前記基板との間に凝縮性ガスを供給し、
    前記電子部品を前記基板へ搭載し、
    前記基板に向けて前記凝縮性ガスが液化する圧力以上の圧力を前記電子部品に印加し、
    前記熱硬化性樹脂層を加熱して硬化させ、
    電子部品の実装方法。
  2. 前記基板に向けて前記電子部品に圧力を印加した状態で前記熱硬化性樹脂層への加熱を行う、
    請求項１に記載の電子部品の実装方法。
  3. 印加する圧力の値は、前記熱硬化性樹脂層が加熱されても液化された前記凝縮性ガスが気化しない大きさである、
    請求項２に記載の電子部品の実装方法。
  4. 前記熱硬化性樹脂層はエポキシ樹脂、アクリル樹脂、またはエポキシ樹脂とアクリル樹脂の混合物からなる、
    請求項１から３のいずれか１つに記載の電子部品の実装方法。
JP2020103146A 2020-06-15 2020-06-15 電子部品の実装方法 Active JP7442138B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2020103146A JP7442138B2 (ja) 2020-06-15 2020-06-15 電子部品の実装方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2020103146A JP7442138B2 (ja) 2020-06-15 2020-06-15 電子部品の実装方法

Publications (2)

Publication Number Publication Date
JP2021197460A JP2021197460A (ja) 2021-12-27
JP7442138B2 true JP7442138B2 (ja) 2024-03-04

Family

ID=79195985

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2020103146A Active JP7442138B2 (ja) 2020-06-15 2020-06-15 電子部品の実装方法

Country Status (1)

Country Link
JP (1) JP7442138B2 (ja)

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2015042754A (ja) 2004-03-22 2015-03-05 日立化成株式会社 半導体装置の製造方法
JP2015112782A (ja) 2013-12-11 2015-06-22 旭化成イーマテリアルズ株式会社 機能転写体及び機能層の転写方法
JP2016164977A (ja) 2015-02-27 2016-09-08 キヤノン株式会社 ナノインプリント用液体材料、ナノインプリント用液体材料の製造方法、硬化物パターンの製造方法、光学部品の製造方法、回路基板の製造方法、および電子部品の製造方法
WO2019189556A1 (ja) 2018-03-30 2019-10-03 セントラル硝子株式会社 含フッ素単量体、含フッ素重合体、硬化性組成物およびパターンの製造方法

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2015042754A (ja) 2004-03-22 2015-03-05 日立化成株式会社 半導体装置の製造方法
JP2015112782A (ja) 2013-12-11 2015-06-22 旭化成イーマテリアルズ株式会社 機能転写体及び機能層の転写方法
JP2016164977A (ja) 2015-02-27 2016-09-08 キヤノン株式会社 ナノインプリント用液体材料、ナノインプリント用液体材料の製造方法、硬化物パターンの製造方法、光学部品の製造方法、回路基板の製造方法、および電子部品の製造方法
WO2019189556A1 (ja) 2018-03-30 2019-10-03 セントラル硝子株式会社 含フッ素単量体、含フッ素重合体、硬化性組成物およびパターンの製造方法

Also Published As

Publication number Publication date
JP2021197460A (ja) 2021-12-27

Similar Documents

Publication Publication Date Title
JP4983181B2 (ja) 半導体装置の製造方法
JP3092587B2 (ja) 半導体装置の製造方法
TWI237335B (en) Bonding method and apparatus
JP2004311709A (ja) 半導体装置の製造方法および半導体製造装置
JP2009141269A (ja) 電気部品の実装方法及び実装装置
JP2008235527A (ja) 部品内蔵基板の製造方法
US6864119B2 (en) COF semiconductor device and a manufacturing method for the same
KR20010083235A (ko) 베어칩의 장착 방법 및 장치
JP7442138B2 (ja) 電子部品の実装方法
JP2009141267A (ja) 電気部品の実装方法及び実装装置
JP2002110744A (ja) 半導体実装装置、および半導体実装方法
JP5008476B2 (ja) 電極接合ユニット及び電極接合方法
JP3509642B2 (ja) 半導体装置の実装方法および実装構造
JP4640380B2 (ja) 半導体装置の実装方法
JP3812677B2 (ja) 半導体装置の製造装置及び半導体装置の製造方法
JP5406974B2 (ja) 熱圧着装置及び電気部品の実装方法
JP5098939B2 (ja) ボンディング装置及びボンディング方法
JP2002016104A (ja) 半導体装置の実装方法および半導体装置実装体の製造方法
JPH09266227A (ja) 電子部品の接合方法
JPH11214571A (ja) 半導体素子実装用シート
JPH11204571A (ja) 機能素子の実装構造体とその製造方法
JP3960076B2 (ja) 電子部品実装方法
JP2001007488A (ja) 半導体装置の実装構造及びその実装方法
JP2003133707A (ja) 電子部品の装着方法及び装置
JP2003142530A (ja) 電子部品の電極接続方法及びその方法を実施するボンディング装置

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20230406

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20240130

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20240131

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20240209

R151 Written notification of patent or utility model registration

Ref document number: 7442138

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R151