JP2003142530A - 電子部品の電極接続方法及びその方法を実施するボンディング装置 - Google Patents
電子部品の電極接続方法及びその方法を実施するボンディング装置Info
- Publication number
- JP2003142530A JP2003142530A JP2001342695A JP2001342695A JP2003142530A JP 2003142530 A JP2003142530 A JP 2003142530A JP 2001342695 A JP2001342695 A JP 2001342695A JP 2001342695 A JP2001342695 A JP 2001342695A JP 2003142530 A JP2003142530 A JP 2003142530A
- Authority
- JP
- Japan
- Prior art keywords
- electrodes
- circuit board
- electrode
- electrode interface
- adhesive film
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
- H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
- H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
- H01L2224/161—Disposition
- H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
- H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
- H01L2224/321—Disposition
- H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
- H01L2224/732—Location after the connecting process
- H01L2224/73201—Location after the connecting process on the same surface
- H01L2224/73203—Bump and layer connectors
- H01L2224/73204—Bump and layer connectors the bump connector being embedded into the layer connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
- H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
- H01L2224/831—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector the layer connector being supplied to the parts to be connected in the bonding apparatus
- H01L2224/83101—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector the layer connector being supplied to the parts to be connected in the bonding apparatus as prepeg comprising a layer connector, e.g. provided in an insulating plate member
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01078—Platinum [Pt]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/30—Technical effects
- H01L2924/35—Mechanical effects
- H01L2924/351—Thermal stress
- H01L2924/3511—Warping
Landscapes
- Wire Bonding (AREA)
- ing And Chemical Polishing (AREA)
- Electric Connection Of Electric Components To Printed Circuits (AREA)
Abstract
(57)【要約】
【課題】 電子部品の電極接続方法及びその方法を実施
するボンディング装置に関し、電子部品同士、或いは、
電子部品を回路基板に高密度実装する場合、電子部品の
電極と回路基板に於ける電極との接合の信頼性を確保
し、且つ、隣接電極間の絶縁信頼性を確保できるように
する。 【解決手段】 半導体チップ４４の突起電極４５と回路
基板４１の突起電極４２同士を接合する場合に於いて、
各電極４１及び４２の界面に於ける酸化膜を除去して電
極界面を活性化処理し、その活性化状態を不活性ガス雰
囲気中に於いて維持したまま、被接続対象部品間、即
ち、半導体チップ４４と回路基板４１間に接着フィルム
４３を挟んで加熱及び加圧し、電極４１及び４２同士で
接着フィルム４３を突き破って接合する。
するボンディング装置に関し、電子部品同士、或いは、
電子部品を回路基板に高密度実装する場合、電子部品の
電極と回路基板に於ける電極との接合の信頼性を確保
し、且つ、隣接電極間の絶縁信頼性を確保できるように
する。 【解決手段】 半導体チップ４４の突起電極４５と回路
基板４１の突起電極４２同士を接合する場合に於いて、
各電極４１及び４２の界面に於ける酸化膜を除去して電
極界面を活性化処理し、その活性化状態を不活性ガス雰
囲気中に於いて維持したまま、被接続対象部品間、即
ち、半導体チップ４４と回路基板４１間に接着フィルム
４３を挟んで加熱及び加圧し、電極４１及び４２同士で
接着フィルム４３を突き破って接合する。
Description
【０００１】 ．
【発明の属する技術分野】本発明は、半導体装置、キャ
パシタ、抵抗などの電子部品を回路基板に実装する際に
適用して好結果が得られる電子部品の電極接続方法及び
その方法を実施するボンディング装置に関する。
パシタ、抵抗などの電子部品を回路基板に実装する際に
適用して好結果が得られる電子部品の電極接続方法及び
その方法を実施するボンディング装置に関する。
【０００２】
【従来の技術】近代の電子機器の小型化や薄膜化に伴
い、電子部品の高密度実装に対する要求が大きくなって
いて、半導体装置はチップの状態、即ち、パッケージな
しの状態で回路基板に直接搭載するフリップ・チップ実
装が行われつつある。
い、電子部品の高密度実装に対する要求が大きくなって
いて、半導体装置はチップの状態、即ち、パッケージな
しの状態で回路基板に直接搭載するフリップ・チップ実
装が行われつつある。
【０００３】フリップ・チップ実装に用いる半導体チッ
プでは、その電極上に突起電極が形成されていて、その
突起電極と回路基板上の配線とを電気的に接合すること
で実装されるようになっている。
プでは、その電極上に突起電極が形成されていて、その
突起電極と回路基板上の配線とを電気的に接合すること
で実装されるようになっている。
【０００４】この場合の突起電極と回路基板上の配線と
を接合する方法には、大別して次の四つの方法が知られ
ている。即ち、 導電性の硬化性樹脂を塗布し、接合後に硬化させる
方法、 接合部分の信頼性を向上する為、半導体チップと回
路基板との隙間にアンダー・フィル材と呼ばれる液状樹
脂を充填して硬化させる方法、 熱可塑性の絶縁接着フィルムを介して半導体チップ
と回路基板とを固定する方法、 突起電極及び回路基板の接合面に原子或いはイオン
などのエネルギ・ビームのプラズマを照射して汚染物を
除去して接合面の活性化を行った後、接合面同士を密着
させ加圧することに依って固相接合する方法、である。
を接合する方法には、大別して次の四つの方法が知られ
ている。即ち、 導電性の硬化性樹脂を塗布し、接合後に硬化させる
方法、 接合部分の信頼性を向上する為、半導体チップと回
路基板との隙間にアンダー・フィル材と呼ばれる液状樹
脂を充填して硬化させる方法、 熱可塑性の絶縁接着フィルムを介して半導体チップ
と回路基板とを固定する方法、 突起電極及び回路基板の接合面に原子或いはイオン
などのエネルギ・ビームのプラズマを照射して汚染物を
除去して接合面の活性化を行った後、接合面同士を密着
させ加圧することに依って固相接合する方法、である。
【０００５】前記説明した従来の技術を実施する場合、
次のような問題が起こる。 の場合 半導体チップの突起電極と回路基板の電極との間に導電
性粒子を介在する接続では、突起電極と回路基板の電極
同士を直接接合する場合よりも接続信頼性は低下する旨
の問題がある。 の場合 半導体チップと回路基板との間隔が狭い場合、即ち、２
０〔μｍ〕〜３０〔μｍ〕程度から５００〔μｍ〕程度
までは、液状樹脂が充填されない箇所が発生し易く、半
導体チップの動作が不安定になったり、耐湿信頼性が低
くなる旨の問題がある。 の場合 半導体チップ及び回路基板双方の電極表面が酸化膜で被
覆された状態にあるので、金属原子同士の強固な固相接
合は不可能である。 の場合 半導体チップや回路基板に反りが発生している場合、反
りを矯正する為に加圧しなければならないが、半導体チ
ップへのダメージが大きくなる。
次のような問題が起こる。 の場合 半導体チップの突起電極と回路基板の電極との間に導電
性粒子を介在する接続では、突起電極と回路基板の電極
同士を直接接合する場合よりも接続信頼性は低下する旨
の問題がある。 の場合 半導体チップと回路基板との間隔が狭い場合、即ち、２
０〔μｍ〕〜３０〔μｍ〕程度から５００〔μｍ〕程度
までは、液状樹脂が充填されない箇所が発生し易く、半
導体チップの動作が不安定になったり、耐湿信頼性が低
くなる旨の問題がある。 の場合 半導体チップ及び回路基板双方の電極表面が酸化膜で被
覆された状態にあるので、金属原子同士の強固な固相接
合は不可能である。 の場合 半導体チップや回路基板に反りが発生している場合、反
りを矯正する為に加圧しなければならないが、半導体チ
ップへのダメージが大きくなる。
【０００６】
【発明が解決しようとする課題】本発明では、電子部品
同士、或いは、電子部品を回路基板に高密度実装する場
合、電子部品の電極と回路基板に於ける電極との接合の
信頼性を確保し、且つ、隣接電極間の絶縁信頼性を確保
できるようにする。
同士、或いは、電子部品を回路基板に高密度実装する場
合、電子部品の電極と回路基板に於ける電極との接合の
信頼性を確保し、且つ、隣接電極間の絶縁信頼性を確保
できるようにする。
【０００７】
【課題を解決するための手段】本発明では、少なくとも
二つ以上の電子部品の電極同士、或いは、電子部品の電
極と回路基板の電極同士を接合するに際し、各電極界面
の酸化膜を除去して電極界面を活性化処理し、その活性
化状態を不活性ガス雰囲気中に於いて維持したまま、被
接続対象部品間に接着フィルムを挟んで加圧及び加熱
し、電極同士を該接着フィルムを突き破って接合するこ
とが基本になっている。
二つ以上の電子部品の電極同士、或いは、電子部品の電
極と回路基板の電極同士を接合するに際し、各電極界面
の酸化膜を除去して電極界面を活性化処理し、その活性
化状態を不活性ガス雰囲気中に於いて維持したまま、被
接続対象部品間に接着フィルムを挟んで加圧及び加熱
し、電極同士を該接着フィルムを突き破って接合するこ
とが基本になっている。
【０００８】前記手段を採ることに依り、電子部品或い
は回路基板の電極表面に生成された酸化物を容易に除去
して活性化し、その状態を維持したまま、電極同士を接
合させることができるので、低温且つ低荷重で接続信頼
性が高い固相接合が可能となり、例えば半導体装置に於
ける微細・狭ピッチ接続に於ける製造歩留りを向上させ
ることができる。また、その場合、半導体装置及び回路
基板に於ける電極のレベリングが接合と同時に実施され
るので、レベリング工程を別設する必要はなくなる。
は回路基板の電極表面に生成された酸化物を容易に除去
して活性化し、その状態を維持したまま、電極同士を接
合させることができるので、低温且つ低荷重で接続信頼
性が高い固相接合が可能となり、例えば半導体装置に於
ける微細・狭ピッチ接続に於ける製造歩留りを向上させ
ることができる。また、その場合、半導体装置及び回路
基板に於ける電極のレベリングが接合と同時に実施され
るので、レベリング工程を別設する必要はなくなる。
【０００９】
【発明の実施の形態】図１は方法の発明に関する実施の
形態を説明する為の回路基板や半導体チップなどを表す
要部説明図であり、図に於いて、４１は回路基板、４２
は突起電極、４３は絶縁接着フィルム、４４は半導体チ
ップ、４５は突起電極をそれぞれ示している。
形態を説明する為の回路基板や半導体チップなどを表す
要部説明図であり、図に於いて、４１は回路基板、４２
は突起電極、４３は絶縁接着フィルム、４４は半導体チ
ップ、４５は突起電極をそれぞれ示している。
【００１０】図１（Ａ）参照
（１）無電解めっき法を適用することに依り、回路基板
４１及び半導体チップ４４の各電極に突起電極４２及び
突起電極４５を形成する。
４１及び半導体チップ４４の各電極に突起電極４２及び
突起電極４５を形成する。
【００１１】（２）アルゴン・プラズマを照射すること
が可能な雰囲気を維持したチャンバ内に前記突起電極４
２を形成した回路基板４１及び突起電極４５を形成した
半導体チップ４４をセットし、突起電極４２及び突起電
極４５の表面にアルゴン・プラズマを照射して軽度のエ
ッチングを行う。
が可能な雰囲気を維持したチャンバ内に前記突起電極４
２を形成した回路基板４１及び突起電極４５を形成した
半導体チップ４４をセットし、突起電極４２及び突起電
極４５の表面にアルゴン・プラズマを照射して軽度のエ
ッチングを行う。
【００１２】これに依って、突起電極４２及び突起電極
４５の表面に存在する酸化膜、水分、油脂分などの汚染
物を除去し、表面を活性化させる。
４５の表面に存在する酸化膜、水分、油脂分などの汚染
物を除去し、表面を活性化させる。
【００１３】尚、突起電極４２及び突起電極４５の表面
を覆った酸化物を除去するには、例えば２５０〔℃〕の
蟻酸蒸気中にて酸化物を還元する方法を採ることもでき
る。
を覆った酸化物を除去するには、例えば２５０〔℃〕の
蟻酸蒸気中にて酸化物を還元する方法を採ることもでき
る。
【００１４】（３）前記工程（２）で回路基板４１の突
起電極４２及び半導体チップ４４の突起電極４５の表面
を活性化した状態を維持する為に前記チャンバ内を不活
性ガスでパージする。
起電極４２及び半導体チップ４４の突起電極４５の表面
を活性化した状態を維持する為に前記チャンバ内を不活
性ガスでパージする。
【００１５】（４）回路基板４１及び半導体チップ４４
を同じく不活性ガス雰囲気を維持している接合装置を含
むチャンバ内に移送する。
を同じく不活性ガス雰囲気を維持している接合装置を含
むチャンバ内に移送する。
【００１６】このようにすることで、回路基板４１の突
起電極４２と半導体チップ４４の突起電極４５とを接合
する際に於ける表面の活性化状態を維持することができ
る。本発明に於いて、該活性化状態の維持は、接合の良
否を左右する重要な鍵になる。
起電極４２と半導体チップ４４の突起電極４５とを接合
する際に於ける表面の活性化状態を維持することができ
る。本発明に於いて、該活性化状態の維持は、接合の良
否を左右する重要な鍵になる。
【００１７】（５）絶縁接着４３フィルムをフィルム・
ローダーから搬送し、回路基板４１上の半導体チップ４
４の搭載予定部分に持ち来たし、半導体チップ４４と回
路基板４１との突起電極４５と突起電極４２との位置合
わせを行って加熱及び加圧する。
ローダーから搬送し、回路基板４１上の半導体チップ４
４の搭載予定部分に持ち来たし、半導体チップ４４と回
路基板４１との突起電極４５と突起電極４２との位置合
わせを行って加熱及び加圧する。
【００１８】図１（Ｂ）参照
（６）前記加熱・加圧は、回路基板４１と半導体チップ
４４の反りを矯正しつつ行われ、回路基板４１及び半導
体チップ４４の突起電極４２及び突起電極４５は絶縁接
着フィルム４３を突き破り、その絶縁接着フィルム４３
は突起電極４２及び突起電極４５間に入り込むことなく
硬化させることができ、従って、接続抵抗が低い固相接
合が実現される。
４４の反りを矯正しつつ行われ、回路基板４１及び半導
体チップ４４の突起電極４２及び突起電極４５は絶縁接
着フィルム４３を突き破り、その絶縁接着フィルム４３
は突起電極４２及び突起電極４５間に入り込むことなく
硬化させることができ、従って、接続抵抗が低い固相接
合が実現される。
【００１９】ここで用いる絶縁接着フィルムとしては、
熱硬化性樹脂、熱可塑性樹脂の何れを材料とするもので
あっても良く、また、両樹脂の混合物であっても良い。
熱硬化性樹脂、熱可塑性樹脂の何れを材料とするもので
あっても良く、また、両樹脂の混合物であっても良い。
【００２０】被接続対象物間に絶縁接着フィルムを挟ん
で加熱・加圧する際、同時に被接続対象物に超音波振動
を付与すると突起電極間の結合が良好になる。
で加熱・加圧する際、同時に被接続対象物に超音波振動
を付与すると突起電極間の結合が良好になる。
【００２１】図２は本発明の方法を実施するボンディン
グ装置を説明する為の要部斜面図であり、図に於いて、
２は被接続対象部品の導入室、８は活性化用チャンバ、
１０はフィルム・ローダー、１３はフィルム貼付及び接
合用チャンバ、１７は被接続対象部品の取り出し室をそ
れぞれ示している。
グ装置を説明する為の要部斜面図であり、図に於いて、
２は被接続対象部品の導入室、８は活性化用チャンバ、
１０はフィルム・ローダー、１３はフィルム貼付及び接
合用チャンバ、１７は被接続対象部品の取り出し室をそ
れぞれ示している。
【００２２】図３は本発明の方法を実施するボンディン
グ装置を説明する為の要部平面図であり、図２に於いて
用いた記号と同記号は同部分を表すか或いは同じ意味を
持つものとし、また、動きを明瞭にする為、図では、ボ
ンディング装置のみ平面で表し、半導体チップや回路基
板などは側面で表してある。尚、記号１はボンディング
装置全体を指示している。
グ装置を説明する為の要部平面図であり、図２に於いて
用いた記号と同記号は同部分を表すか或いは同じ意味を
持つものとし、また、動きを明瞭にする為、図では、ボ
ンディング装置のみ平面で表し、半導体チップや回路基
板などは側面で表してある。尚、記号１はボンディング
装置全体を指示している。
【００２３】被接続対象部品の導入室２は、多数の半導
体チップ３及び回路基板４を搭載したカセット６を導入
した後、真空ポンプ（図示せず）に依って真空排気す
る。
体チップ３及び回路基板４を搭載したカセット６を導入
した後、真空ポンプ（図示せず）に依って真空排気す
る。
【００２４】導入室２と活性化用チャンバ８とを結ぶゲ
ート・バルブ７を開き、半導体チップ３及び回路基板４
を活性化用チャンバ８内に搬送した後、ゲート・バルブ
７を閉じ、真空ポンプで真空排気し、次いで、Ａｒガス
を導入してから高周波電圧を印加してプラズマを発生さ
せ、Ａｒイオンに依るスパッタ・エッチング、即ち、半
導体チップ３及び回路基板４に於ける突起電極の界面活
性化を行う。
ート・バルブ７を開き、半導体チップ３及び回路基板４
を活性化用チャンバ８内に搬送した後、ゲート・バルブ
７を閉じ、真空ポンプで真空排気し、次いで、Ａｒガス
を導入してから高周波電圧を印加してプラズマを発生さ
せ、Ａｒイオンに依るスパッタ・エッチング、即ち、半
導体チップ３及び回路基板４に於ける突起電極の界面活
性化を行う。
【００２５】多数の絶縁接着フィルム１１を搭載したカ
セット１２を収容したフィルム・ローダー１０内は窒素
雰囲気にしてある。
セット１２を収容したフィルム・ローダー１０内は窒素
雰囲気にしてある。
【００２６】フィルム貼付及び接合用チャンバ１３を真
空排気した後、ゲート・バルブ９を開き、活性化用チッ
プ８から活性化処理済みの半導体チップ３及び回路基板
４を移送し、加圧板１４には半導体チップ３を、また、
支持台１５には回路基板４をそれぞれセットし、ゲート
・バルブ９を閉じ、窒素雰囲気にする。ここで、加圧板
１４には加圧機構が、また、支持台１５には加熱機構が
設けられている。
空排気した後、ゲート・バルブ９を開き、活性化用チッ
プ８から活性化処理済みの半導体チップ３及び回路基板
４を移送し、加圧板１４には半導体チップ３を、また、
支持台１５には回路基板４をそれぞれセットし、ゲート
・バルブ９を閉じ、窒素雰囲気にする。ここで、加圧板
１４には加圧機構が、また、支持台１５には加熱機構が
設けられている。
【００２７】ゲート・バルブ１６を開き、絶縁接着フィ
ルム１１をフィルム貼付及び接合用チャンバ１３内に搬
送して回路基板４上に位置させる。
ルム１１をフィルム貼付及び接合用チャンバ１３内に搬
送して回路基板４上に位置させる。
【００２８】半導体チップ３の突起電極と回路基板４の
突起電極とを位置合わせした後、加熱及び加圧を行っ
て、各突起電極同士が絶縁接着フィルム１１を突き破っ
て固相接合させる。
突起電極とを位置合わせした後、加熱及び加圧を行っ
て、各突起電極同士が絶縁接着フィルム１１を突き破っ
て固相接合させる。
【００２９】接合が完了した半導体チップ３及び回路基
板４からなる部品２０は、フィルム貼付及び接合用チャ
ンバ１３内に於いてカセット１９に搭載した後、ゲート
・バルブ１８を開き、被接続対象部品の取り出し室１７
に移送して、ゲート・バルブ１８を閉じてから外部に取
り出される。
板４からなる部品２０は、フィルム貼付及び接合用チャ
ンバ１３内に於いてカセット１９に搭載した後、ゲート
・バルブ１８を開き、被接続対象部品の取り出し室１７
に移送して、ゲート・バルブ１８を閉じてから外部に取
り出される。
【００３０】このようにして完成された部品２０に於け
る半導体チップ３と回路基板４との固相接合が強固であ
ることが確認されている。
る半導体チップ３と回路基板４との固相接合が強固であ
ることが確認されている。
【００３１】本発明に於いては、前記説明した実施の形
態を含め、多くの形態で実施することができ、以下、そ
れを付記として例示する。
態を含め、多くの形態で実施することができ、以下、そ
れを付記として例示する。
【００３２】（付記１）少なくとも二つ以上の電子部品
の電極同士、或いは、電子部品の電極と回路基板の電極
同士を接合する方法に於いて、各電極界面の酸化膜を除
去して電極界面を活性化処理し、その活性化状態を不活
性ガス雰囲気中に於いて維持したまま、被接続対象部品
間に接着フィルムを挟んで加熱及び加圧し、電極同士で
該接着フィルムを突き破って接合されることを特徴とす
る電子部品の電極接続方法。
の電極同士、或いは、電子部品の電極と回路基板の電極
同士を接合する方法に於いて、各電極界面の酸化膜を除
去して電極界面を活性化処理し、その活性化状態を不活
性ガス雰囲気中に於いて維持したまま、被接続対象部品
間に接着フィルムを挟んで加熱及び加圧し、電極同士で
該接着フィルムを突き破って接合されることを特徴とす
る電子部品の電極接続方法。
【００３３】（付記２）電極界面の酸化膜を除去して電
極界面を活性化処理する工程に於いて、プラズマ照射に
依るエッチングを行うことを特徴とする（付記１）記載
の電子部品の電極接続方法。
極界面を活性化処理する工程に於いて、プラズマ照射に
依るエッチングを行うことを特徴とする（付記１）記載
の電子部品の電極接続方法。
【００３４】（付記３）電極界面の酸化膜を除去して電
極界面を活性化処理する工程に於いて、加熱した蟻酸蒸
気の還元作用を利用することを特徴とする（付記１）記
載の電子部品の電極接続方法。
極界面を活性化処理する工程に於いて、加熱した蟻酸蒸
気の還元作用を利用することを特徴とする（付記１）記
載の電子部品の電極接続方法。
【００３５】（付記４）被接続対象部品間に接着フィル
ムを挟んで加熱及び加圧する工程に於いて、被接続対象
部品に超音波振動を付与することを特徴とする（付記
１）記載の電子部品の電極接続方法。
ムを挟んで加熱及び加圧する工程に於いて、被接続対象
部品に超音波振動を付与することを特徴とする（付記
１）記載の電子部品の電極接続方法。
【００３６】（付記５）少なくとも二つ以上の電子部品
の電極同士、或いは、電子部品の電極と回路基板の電極
同士をボンディングするボンディング装置であって、少
なくとも、各電極界面の酸化膜を除去して電極界面を活
性化処理を行う為のチャンバと、該チャンバと外気を遮
断して連通可能であると共に電極界面を活性化処理した
状態を継続する為の不活性ガス雰囲気を維持し且つ被接
続対象部品間に接着フィルムを挟んで加圧する加圧板を
もつ加圧機構及び温度上昇した状態で加圧する為の加熱
を行う加熱機構が組み込まれたチャンバとを備えてなる
ことを特徴とするボンディング装置。
の電極同士、或いは、電子部品の電極と回路基板の電極
同士をボンディングするボンディング装置であって、少
なくとも、各電極界面の酸化膜を除去して電極界面を活
性化処理を行う為のチャンバと、該チャンバと外気を遮
断して連通可能であると共に電極界面を活性化処理した
状態を継続する為の不活性ガス雰囲気を維持し且つ被接
続対象部品間に接着フィルムを挟んで加圧する加圧板を
もつ加圧機構及び温度上昇した状態で加圧する為の加熱
を行う加熱機構が組み込まれたチャンバとを備えてなる
ことを特徴とするボンディング装置。
【００３７】（付記６）加圧板に超音波エネルギを付与
する超音波発振機構を備えてなることを特徴とする（付
記５）記載のボンディング装置。
する超音波発振機構を備えてなることを特徴とする（付
記５）記載のボンディング装置。
【００３８】
【発明の効果】本発明に依る電子部品の電極接続方法及
びその方法を実施するボンディング装置に於いては、少
なくとも二つ以上の電子部品の電極同士、或いは、電子
部品の電極と回路基板の電極同士を接合する場合、各電
極界面の酸化膜を除去して電極界面を活性化処理し、そ
の活性化状態を不活性ガス雰囲気中に於いて維持したま
ま、被接続対象部品間に接着フィルムを挟んで加熱及び
加圧し、電極同士で該接着フィルムを突き破って接合す
る。
びその方法を実施するボンディング装置に於いては、少
なくとも二つ以上の電子部品の電極同士、或いは、電子
部品の電極と回路基板の電極同士を接合する場合、各電
極界面の酸化膜を除去して電極界面を活性化処理し、そ
の活性化状態を不活性ガス雰囲気中に於いて維持したま
ま、被接続対象部品間に接着フィルムを挟んで加熱及び
加圧し、電極同士で該接着フィルムを突き破って接合す
る。
【００３９】前記構成を採ることに依り、電子部品或い
は回路基板の電極表面に生成された酸化物を容易に除去
して活性化し、その状態を維持したまま、電極同士を接
合させることができるので、低温且つ低荷重で接続信頼
性が高い固相接合が可能となり、例えば半導体装置に於
ける微細・狭ピッチ接続に於ける製造歩留りを向上させ
ることができる。また、その場合、半導体装置及び回路
基板に於ける電極のレベリングが接合と同時に実施され
るので、レベリング工程を別設する必要はなくなる。
は回路基板の電極表面に生成された酸化物を容易に除去
して活性化し、その状態を維持したまま、電極同士を接
合させることができるので、低温且つ低荷重で接続信頼
性が高い固相接合が可能となり、例えば半導体装置に於
ける微細・狭ピッチ接続に於ける製造歩留りを向上させ
ることができる。また、その場合、半導体装置及び回路
基板に於ける電極のレベリングが接合と同時に実施され
るので、レベリング工程を別設する必要はなくなる。
【図１】方法の発明に関する実施の形態を説明する為の
回路基板や半導体チップなどを表す要部説明図である。
回路基板や半導体チップなどを表す要部説明図である。
【図２】本発明の方法を実施するボンディング装置を説
明する為の要部斜面図である。
明する為の要部斜面図である。
【図３】本発明の方法を実施するボンディング装置を説
明する為の要部平面図である。
明する為の要部平面図である。
４１ 回路基板
４２ 突起電極
４３ 絶縁接着フィルム
４４ 半導体チップ
４５ 突起電極
─────────────────────────────────────────────────────
フロントページの続き
(72)発明者 山岸 康男
神奈川県川崎市中原区上小田中４丁目１番
１号 富士通株式会社内
Ｆターム(参考） 4K057 DA01 DA16 DB01 DD01 DE14
DG12 DN01
5E319 AA03 AC01 CC12 GG20
5F044 KK01 LL11 PP15
Claims (5)
- 【請求項１】少なくとも二つ以上の電子部品の電極同
士、或いは、電子部品の電極と回路基板の電極同士を接
合する方法に於いて、 各電極界面の酸化膜を除去して電極界面を活性化処理
し、その活性化状態を不活性ガス雰囲気中に於いて維持
したまま、被接続対象部品間に接着フィルムを挟んで加
熱及び加圧し、電極同士で該接着フィルムを突き破って
接合されることを特徴とする電子部品の電極接続方法。 - 【請求項２】電極界面の酸化膜を除去して電極界面を活
性化処理する工程に於いて、プラズマ照射に依るエッチ
ングを行うことを特徴とする請求項１記載の電子部品の
電極接続方法。 - 【請求項３】電極界面の酸化膜を除去して電極界面を活
性化処理する工程に於いて、加熱した蟻酸蒸気の還元作
用を利用することを特徴とする請求項１記載の電子部品
の電極接続方法。 - 【請求項４】被接続対象部品間に接着フィルムを挟んで
加熱及び加圧する工程に於いて、被接続対象部品に超音
波振動を付与することを特徴とする請求項１記載の電子
部品の電極接続方法。 - 【請求項５】少なくとも二つ以上の電子部品の電極同
士、或いは、電子部品の電極と回路基板の電極同士をボ
ンディングするボンディング装置であって、 少なくとも、各電極界面の酸化膜を除去して電極界面を
活性化処理を行う為のチャンバと、該チャンバと外気を
遮断して連通可能であると共に電極界面を活性化処理し
た状態を継続する為の不活性ガス雰囲気を維持し且つ被
接続対象部品間に接着フィルムを挟んで加圧する加圧板
をもつ加圧機構及び温度上昇した状態で加圧する為の加
熱を行う加熱機構が組み込まれたチャンバとを備えてな
ることを特徴とするボンディング装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2001342695A JP2003142530A (ja) | 2001-11-08 | 2001-11-08 | 電子部品の電極接続方法及びその方法を実施するボンディング装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2001342695A JP2003142530A (ja) | 2001-11-08 | 2001-11-08 | 電子部品の電極接続方法及びその方法を実施するボンディング装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2003142530A true JP2003142530A (ja) | 2003-05-16 |
Family
ID=19156507
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2001342695A Withdrawn JP2003142530A (ja) | 2001-11-08 | 2001-11-08 | 電子部品の電極接続方法及びその方法を実施するボンディング装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2003142530A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2007027623A (ja) * | 2005-07-21 | 2007-02-01 | Fuji Electric Device Technology Co Ltd | 基板吸着水分の除去方法 |
| JP2010147263A (ja) * | 2008-12-19 | 2010-07-01 | Fujitsu Ltd | 微細構造の製造方法および回路基盤の製造方法 |
-
2001
- 2001-11-08 JP JP2001342695A patent/JP2003142530A/ja not_active Withdrawn
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2007027623A (ja) * | 2005-07-21 | 2007-02-01 | Fuji Electric Device Technology Co Ltd | 基板吸着水分の除去方法 |
| JP2010147263A (ja) * | 2008-12-19 | 2010-07-01 | Fujitsu Ltd | 微細構造の製造方法および回路基盤の製造方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2833326B2 (ja) | 電子部品実装接続体およびその製造方法 | |
| JP2730357B2 (ja) | 電子部品実装接続体およびその製造方法 | |
| US8138018B2 (en) | Manufacturing method of semiconductor device having underfill resin formed without void between semiconductor chip and wiring board | |
| JP2006520093A (ja) | 電子モジュールの製造方法 | |
| JP3967263B2 (ja) | 半導体装置及び表示装置 | |
| KR20020072771A (ko) | 반도체 장치 및 그 제조 방법 | |
| WO2020090601A1 (ja) | 半導体パッケージ用配線基板及び半導体パッケージ用配線基板の製造方法 | |
| WO2003071604A1 (fr) | Procede de liaison de semi-conducteurs et semi-conducteur multicouches ainsi fabrique | |
| JP2003282819A (ja) | 半導体装置の製造方法 | |
| JPH10135404A (ja) | 半導体チップモジュール及びその製造方法 | |
| US6803253B2 (en) | Method for laminating and mounting semiconductor chip | |
| JP3914431B2 (ja) | 半導体装置の製造方法 | |
| JP4240899B2 (ja) | 半導体装置及び半導体装置の製造方法 | |
| JPH1116949A (ja) | Ａｃｆ接合構造 | |
| JPWO2003077307A1 (ja) | 電子回路装置およびその製造方法 | |
| JP2003142530A (ja) | 電子部品の電極接続方法及びその方法を実施するボンディング装置 | |
| JP3509642B2 (ja) | 半導体装置の実装方法および実装構造 | |
| JPH1022334A (ja) | 半導体装置 | |
| JP2002026071A (ja) | 半導体装置及びその製造方法、回路基板並びに電子機器 | |
| JP5349189B2 (ja) | 電子部品装置の製造方法及び治具 | |
| JPH0888248A (ja) | フェイスダウンボンディング方法及びそれに用いる接続材料 | |
| JP7442138B2 (ja) | 電子部品の実装方法 | |
| JP2004281521A (ja) | 半導体装置の接合方法 | |
| JP3454097B2 (ja) | 電子部品および電子部品の製造方法 | |
| JPH11340282A (ja) | 半導体ユニット |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A300 | Withdrawal of application because of no request for examination |
Free format text: JAPANESE INTERMEDIATE CODE: A300 Effective date: 20050201 |