JP7436129B2

JP7436129B2 - 電力変換装置

Info

Publication number: JP7436129B2
Application number: JP2021018095A
Authority: JP
Inventors: 勲神宮; 一浩臼木
Original assignee: Toshiba Mitsubishi Electric Industrial Systems Corp
Current assignee: Toshiba Mitsubishi Electric Industrial Systems Corp
Priority date: 2021-02-08
Filing date: 2021-02-08
Publication date: 2024-02-21
Anticipated expiration: 2041-02-08
Also published as: JP2022120990A

Description

本発明の実施形態は、電力変換装置に関する。

交流電力から直流電力への変換及び直流電力から交流電力への変換の少なくとも一方を行う主回路部と、主回路部の動作を制御する制御装置と、を備えた電力変換装置が知られている。こうした電力変換装置において、複数台の変換器を直列に接続した多段構成の主回路部とすることが行われている。多段構成の主回路部を備えた電力変換装置は、例えば、交流電力を直流電力に変換して送電する直流送電システムなどに用いられている。

各変換器は、複数のスイッチング素子と、各スイッチング素子に並列に接続された電荷蓄積素子と、を有する。各変換器は、制御装置から入力される制御信号を基に、各スイッチング素子のスイッチングを制御する。これにより、交流電力から直流電力への変換、あるいは直流電力から交流電力への変換が行われる。

また、各変換器は、制御回路と記憶部とを有する。制御回路は、制御装置からの制御信号及び記憶部に書き込まれたソフトウェアに基づいて、各スイッチング素子のスイッチングなどの変換器の各部の動作を制御する。

こうした電力変換装置において、機能改善などを目的として各変換器のソフトウェアを変更する場合がある。ソフトウェアの変更は、主回路部の動作に悪影響を与えてしまうことを抑制するため、主回路部の動作を停止させたタイミングで行われている。

しかしながら、直流送電システムなどにおいては、主回路部の動作をなるべく停止させないようにすることが求められており、主回路部の動作を停止させたタイミングのみでは、各変換器のソフトウェアを変更できるタイミングが限られてしまう。このため、電力変換装置では、主回路部の動作に悪影響を与えてしまうことを抑制しつつ、主回路部の動作中にも各変換器のソフトウェアを変更できるようにすることが望まれる。

特開２０１４－４２３９０号公報

実施形態は、主回路部の動作に悪影響を与えてしまうことを抑制しつつ、主回路部の動作中にも各変換器のソフトウェアを変更できる電力変換装置を提供する。

実施形態によれば、直列に接続された複数の単位変換器を有する主回路部と、前記複数の単位変換器のそれぞれに制御データを入力することにより、前記主回路部の動作を制御する制御装置と、を備え、前記複数の単位変換器のそれぞれは、一対の端子と、複数のスイッチング素子と、前記複数のスイッチング素子に並列に接続されたコンデンサと、を有し、前記複数のスイッチング素子のスイッチングにより、前記コンデンサの電圧を前記一対の端子間に出力する出力状態と、前記コンデンサの電圧の前記一対の端子間への出力を停止した停止状態と、前記一対の端子間を導通させたバイパス状態と、を切り替える変換回路と、ソフトウェアを記憶保持する記憶部と、前記ソフトウェア及び前記制御装置からの前記制御データに基づいて前記複数のスイッチング素子のスイッチングを制御するための制御信号を生成する制御回路と、前記制御回路で生成された前記制御信号を基に、前記複数のスイッチング素子を駆動するための駆動信号を生成し、生成した前記駆動信号を前記複数のスイッチング素子に入力することにより、前記複数のスイッチング素子のオン・オフを切り替える駆動回路と、前記コンデンサの電力を基に、前記記憶部、前記制御回路、及び前記駆動回路への電力の供給を行う主回路給電部と、を有し、前記制御装置は、前記主回路部の動作中に、前記複数の単位変換器のいずれかにソフト変更指令を送信し、前記制御回路は、前記制御装置からの前記ソフト変更指令の受信に応じて、前記ソフト変更指令を前記駆動回路に送信し、前記駆動回路に前記変換回路を前記バイパス状態に設定させることにより、前記駆動回路の制御を切り離し、前記制御装置は、前記駆動回路の制御を切り離した前記制御回路に対して、変更後の前記ソフトウェアを送信し、前記制御回路は、受信した変更後の前記ソフトウェアを前記記憶部に書き込み、変更完了信号を前記制御装置に送信し、前記制御装置は、前記変更完了信号の受信に応じて前記複数の単位変換器の別のいずれかに前記ソフト変更指令を送信し、前記ソフトウェアの変更を前記複数の単位変換器のそれぞれに対して順次行うことにより、前記主回路部を動作させながら前記複数の単位変換器の前記ソフトウェアの変更を行い、前記駆動回路は、前記ソフト変更指令の受信に応じて前記変換回路を前記バイパス状態に設定した後、前記コンデンサの電圧値が、前記主回路給電部の動作可能な最低電圧まで低下した場合に、前記変換回路を前記停止状態に設定し、前記コンデンサの電圧値が、前記最低電圧よりも高い値に設定された所定電圧に復帰したことに応じて、前記変換回路を再び前記バイパス状態に切り替える電力変換装置が提供される。

本実施形態では、主回路部の動作に悪影響を与えてしまうことを抑制しつつ、主回路部の動作中にも各変換器のソフトウェアを変更できる電力変換装置が提供される。

実施形態に係る電力変換装置を模式的に表すブロック図である。実施形態に係る単位変換器を模式的に表すブロック図である。実施形態に係る電力変換装置の動作の一例を模式的に表すフローチャートである。実施形態に係る電力変換装置の別の動作の一例を模式的に表すフローチャートである。

以下、図面を参照しつつ、本発明の実施形態について説明する。
なお、図面は模式的または概念的なものであり、各部分の厚みと幅との関係、部分間の大きさの比率などは、必ずしも現実のものと同一とは限らない。また、同じ部分を表す場合であっても、図面により互いの寸法や比率が異なって表される場合もある。
なお、本願明細書と各図において、既出の図に関して前述したものと同様の要素には、同一の符号を付して詳細な説明を適宜省略する。

図１は、実施形態に係る電力変換装置を模式的に表すブロック図である。
図１に表したように、電力変換装置１０は、主回路部２０と、光分配器４０と、制御装置５０と、を備える。電力変換装置１０は、交流端子２１ａ～２１ｃを介して、交流の電力系統１に接続される。電力変換装置１０は、例えば、変圧器２を介して電力系統１に接続される。電力系統１は、例えば、三相または単相の５０Ｈｚ若しくは６０Ｈｚの電源、負荷および交流送電線を備える構成とすることができる。電力変換装置１０は、直流端子２１ｄ、２１ｅを介して、直流回路３に接続される。直流回路３は、例えば、直流送電線等を含む。以下では、電力変換装置１０は、三相の電力系統１に連系されるものとする。

電力変換装置１０は、電力系統１と直流回路３との間に接続されて、交流と直流との双方向の電力変換を行うことができる。但し、電力変換装置１０による電力の変換は、交流から直流又は直流から交流の一方向のみでもよい。

電力変換装置１０では、制御装置５０および光分配器４０は、光ファイバケーブル６０を介して接続され、相互にデータを伝送する。光分配器４０および主回路部２０は、光ファイバケーブル４２を介して接続され、相互にデータを伝送する。つまり、制御装置５０は、光ファイバケーブル６０、光分配器４０および光ファイバケーブル４２を介して、主回路部２０と相互にデータを伝送することができる。

主回路部２０は、絶縁架台２６上に設置されている。絶縁架台２６、光分配器４０および制御装置５０は、同一の設置面４に載置されることができる。絶縁架台２６は、絶縁性の材料によって形成されており、主回路部２０は、光分配器４０および制御装置５０から電気的に絶縁されている。絶縁架台２６、光分配器４０および制御装置５０が載置される設置面４上は、ほぼ同電位であることを意味し、物理的に異なる面であってもよい。例えば、絶縁架台２６および光分配器４０は、建屋の２階の制御室の床面に載置され、制御装置５０は、同一の建屋の１階の床面に載置される等であってもよい。

主回路部２０は、三相交流の各相に対応した複数のアーム２２を含む。アーム２２は、直流端子２１ｄ、２１ｅ間で直列に接続されている。

直流端子２１ｄ、２１ｅ間で直列に接続されるアーム２２には、バッファリアクトル２４がそれぞれ直列に接続されている。バッファリアクトル２４は、上下のアーム２２間に瞬時的な短絡電流が流れることを抑制する。バッファリアクトル２４のタップは、交流端子２１ａ～２１ｃにそれぞれ接続されている。

各アーム２２は、直列に接続された複数の単位変換器３０を有する。以下の説明では、単位変換器３０は、１つのアーム２２にＭ個直列接続されているものとする（Ｍは２以上の整数）。各アーム２２において、直列接続される単位変換器３０の台数は、例えば、１００台以上である。各アーム２２の単位変換器３０の台数は、例えば、１００台～１２０台程度である。但し、直列接続される単位変換器３０の台数は、これに限ることなく、任意の台数でよい。

各アーム２２に設けられる単位変換器３０の台数は、実質的に同じである。例えば、多数の単位変換器３０が接続される場合には、主回路部２０の動作に影響のない範囲において、各アーム２２に設けられる単位変換器３０の台数が異なってもよい。例えば、１つのアーム２２に１００台の単位変換器３０を直列に接続する場合、別のアーム２２に設ける単位変換器３０の台数は、１～２台異なってもよい。

光分配器４０は、光ファイバケーブル６０を介して、制御装置５０の伝送回路５２に接続されている。光分配器４０は、単位変換器３０と光ファイバケーブル４２を介して接続されている。光分配器４０は、制御装置５０から伝送された光信号を、単位変換器３０に対応する光ファイバケーブル４２によって、複数の単位変換器３０のそれぞれに分配する。光分配器４０は、複数の単位変換器３０から伝送されたそれぞれの光信号のデータを１つの光信号のデータに合流させることによって、実質的にシリアルデータとし、制御装置５０に伝送する。

光分配器４０は、主回路部２０の近傍に設置することができる。そのため、光ファイバケーブル４２は、主回路部２０内に敷設される程度の長さとすることができる。制御装置５０は、主回路部２０および光分配器４０から十分離れた場所に設置することができる。例えば、制御装置５０は、光分配器４０および主回路部２０の設置場所とは異なる建屋や階に設置されていてもよい。光ファイバケーブル４２の長さは、光ファイバケーブル６０の長さよりも十分短くすることができる。これにより、例えば、各単位変換器３０の数に応じた複数の光ファイバケーブル４２を直接的に制御装置５０に接続する場合と比べて、光ファイバケーブルの合計の長さを短くすることができる。これにより、コストの低減を図ることができる。

但し、電力変換装置１０は、必ずしも光分配器４０を備えていなくてもよい。例えば、各単位変換器３０の数に応じた複数の光ファイバケーブル４２を直接的に制御装置５０に接続する構成としてもよい。このように、光分配器４０は、必要に応じて設けられ、省略可能である。

制御装置５０は、伝送回路５２を有する。伝送回路５２は、光ファイバケーブル６０に接続されている。伝送回路５２は、制御装置５０の他の部分で生成されたシリアルデータを光信号に変換し、光ファイバケーブル６０、光分配器４０、及び光ファイバケーブル４２を介して主回路部２０に伝送する。シリアルデータは、単位変換器３０に対応する制御データを含んでいる。伝送回路５２は、主回路部２０から受信したデータを電気信号に変換して、制御装置５０の他の部分に供給する。制御装置５０の他の部分では、次の制御データを生成するための処理等を実行する。

図２は、実施形態に係る単位変換器を模式的に表すブロック図である。
図２に表したように、単位変換器３０は、一対の端子３１ａ、３１ｂを有する。単位変換器３０は、端子３１ａ、３１ｂによって、他の単位変換器３０等と直列接続される。単位変換器３０は、伝送回路３２と、制御回路３３と、駆動回路３４と、変換回路３５と、主回路給電部３６と、電圧検出器３７と、記憶部３８と、を有する。

変換回路３５は、複数のスイッチング素子３５Ｓ１、３５Ｓ２と、ダイオード３５Ｄ１、３５Ｄ２と、コンデンサ３５Ｃと、を有する。スイッチング素子３５Ｓ１、３５Ｓ２は、直列に接続されている。ダイオード３５Ｄ１、３５Ｄ２は、スイッチング素子３５Ｓ１、３５Ｓ２にそれぞれ逆並列に接続されている。コンデンサ３５Ｃは、スイッチング素子３５Ｓ１、３５Ｓ２の直列回路に並列に接続されている。

変換回路３５は、複数のスイッチング素子３５Ｓ１、３５Ｓ２のスイッチングにより、コンデンサ３５Ｃの電圧を一対の端子３１ａ、３１ｂ間に出力する出力状態と、コンデンサ３５Ｃの電圧の一対の端子３１ａ、３１ｂ間への出力を停止した停止状態と、一対の端子３１ａ、３１ｂ間を導通させたバイパス状態と、を切り替える。

この例では、上側のスイッチング素子３５Ｓ１をオフ状態、下側のスイッチング素子３５Ｓ２をオン状態とすることにより、変換回路３５をバイパス状態とすることができる。停止状態とは、スイッチング素子３５Ｓ１、３５Ｓ２をいずれもオフ状態とした状態である。停止状態は、例えば、ゲートブロック状態などと呼ばれる場合もある。

スイッチング素子３５Ｓ１、３５Ｓ２は、例えば、ＩＧＢＴ（Insulated Gate Bipolar Transistor）等の自己消弧型の半導体スイッチである。スイッチング素子３５Ｓ１、３５Ｓ２は、駆動回路３４から供給される駆動信号によって駆動され、コンデンサ３５Ｃを充放電する。

変換回路３５は、上述のようなハーフブリッジ構成の回路に限らず、スイッチング素子を４つ用いたフルブリッジ構成の回路であってもよい。変換回路３５の複数のスイッチング素子の数は、２つに限ることなく、４つ以上などでもよい。

伝送回路３２は、光分配器４０の一対の入出力に光ファイバケーブル４２を介して接続されている。伝送回路３２は、光分配器４０から出力される単位変換器３０のステーション番号およびそのステーション番号に対応する制御データ等を含む光信号を受信して、電気信号に変換する。変換された電気信号は、制御回路３３に供給される。ステーション番号は、単位変換器３０を特定するための番号であり、例えば、単位変換器３０ごとに一連番号があらかじめ付与されている。ステーション番号とは、換言すれば、主回路部２０に設けられた複数の単位変換器３０を識別するための識別情報である。

制御回路３３には、その単位変換器３０のステーション番号があらかじめ登録されている。制御回路３３は、伝送回路３２から供給された電気信号に含まれるデータを解釈して、自己のステーション番号に一致する制御データ（第１データ）を取得する。制御データには、例えば、スイッチング素子３５Ｓ１、３５Ｓ２を駆動するための位相データ等が含まれている。制御回路３３は、制御データにもとづいて、スイッチング素子３５Ｓ１、３５Ｓ２のスイッチングを制御するための制御信号を生成し、生成した制御信号を駆動回路３４に入力する。

制御回路３３は、単位変換器３０に関連して単位変換器３０の状態等を表すデータを自己のステーション番号に対応づけて伝送回路３２に供給する。このデータは、例えば、コンデンサ３５Ｃの両端の電圧値の測定データである。コンデンサ３５Ｃの電圧値Ｖｃは、電圧検出器３７によって計測される。以下では、単位変換器３０の状態等を表すデータを変換器データ（第２データ）ということとする。

制御回路３３は、伝送回路３２にデータを供給する場合には、自己のステーション番号ｘに応じた伝送遅延時間Ｔｘを付加して供給する。伝送遅延時間Ｔｘは、光分配器４０において、制御装置５０に伝送するデータを、他の単位変換器３０のデータと合流させて、実質的なシリアルデータとするために、他のステーション番号の単位変換器３０のデータと重複しないように設定される。伝送遅延時間Ｔｘは、例えば、単位変換器３０が出力するデータの長さに等しいか、長くなるように設定される。

例えば、単位変換器３０のステーション番号が、“１”から昇順に設定され、主回路部２０から制御装置５０に伝送されるシリアルデータにおけるデータの順序がステーション番号の昇順に設定されている場合について説明すると、以下のようになる。

自己のステーション番号が“１”の場合には、伝送遅延時間Ｔ１＝０に設定される。自己のステーション番号が“２”の場合には、伝送遅延時間Ｔ２＝Ｔｗに設定される。Ｔｗは、制御回路３３が供給するデータの長さにもとづいて設定される。Ｔｗは、例えば、制御回路３３が供給するデータの長さよりも長く設定されている。自己のステーション番号が“３”の場合には、遅延時間Ｔ３＝２×Ｔｗに設定される。

駆動回路３４は、制御回路３３から供給された制御信号に対してレベル変換などを行うことにより、スイッチング素子３５Ｓ１、３５Ｓ２を駆動するための駆動信号を生成する。そして、駆動回路３４は、生成した駆動信号を変換回路３５のスイッチング素子３５Ｓ１、３５Ｓ２に入力することにより、スイッチング素子３５Ｓ１、３５Ｓ２のオン・オフを切り替える。

主回路給電部３６は、コンデンサ３５Ｃから電力の給電を受け、適切な電圧に変換し、伝送回路３２、制御回路３３、及び駆動回路３４などの単位変換器３０の各部に供給する。単位変換器３０の各部は、主回路給電部３６からの電力の供給に基づいて動作する。

電圧検出器３７は、コンデンサ３５Ｃの電圧値Ｖｃを検出し、検出した電圧値Ｖｃを制御回路３３及び駆動回路３４に入力する。

記憶部３８は、制御回路３３と接続されている。記憶部３８には、単位変換器３０の動作を制御するためのソフトウェア３８ａ（プログラム）が書き込まれている。記憶部３８は、換言すれば、ソフトウェア３８ａを記憶保持する。制御回路３３は、記憶部３８からソフトウェア３８ａを読み出すことにより、ソフトウェア３８ａに基づいて単位変換器３０の各部の動作を制御する。制御回路３３は、ソフトウェア３８ａ及び制御装置５０からの制御データに基づいて、複数のスイッチング素子３５Ｓ１、３５Ｓ２のスイッチングを制御するための制御信号を生成する。

また、制御回路３３は、例えば、ソフトウェア３８ａのバージョンアップの際などに、新たなソフトウェア３８ａを記憶部３８に書き込むことにより、ソフトウェア３８ａの変更を行う。この際、記憶部３８は、変更前のソフトウェア３８ａを記憶する領域と、変更後のソフトウェア３８ａを記憶する領域と、を有する。換言すれば、記憶部３８は、旧バージョンのソフトウェア３８ａを記憶する領域と、新バージョンのソフトウェア３８ａを記憶する領域と、を有する。記憶部３８の記憶容量は、例えば、ソフトウェア３８ａの容量の２倍以上である。

制御回路３３は、ソフトウェア３８ａの変更を行う際に、変更前のソフトウェア３８ａを記憶部３８に記憶させたまま、記憶部３８の別の領域に変更後のソフトウェア３８ａを書き込む。これにより、制御回路３３は、変更後のソフトウェア３８ａで動作を開始した後、変更後のソフトウェア３８ａに異常などが発見された場合に、変更前のソフトウェア３８ａに戻せるようにする。制御回路３３は、変更後のソフトウェア３８ａが正常に動作していない場合には、変更前のソフトウェア３８ａで動作可能である。換言すれば、制御回路３３は、旧バージョンのソフトウェア３８ａと新バージョンのソフトウェア３８ａとを選択的に起動可能とする機能を有する。記憶部３８には、例えば、フラッシュメモリなどの書き換え可能な不揮発性のメモリなどが用いられる。

なお、記憶部３８は、配線などを介して制御回路３３と接続される構成に限ることなく、例えば、制御回路３３内に組み込まれた構成などでもよい。記憶部３８の構成は、制御回路３３が、記憶部３８からのソフトウェア３８ａの読み出し、及び記憶部３８へのソフトウェア３８ａの書き込みを行うことが可能な任意の構成でよい。

図３は、実施形態に係る電力変換装置の動作の一例を模式的に表すフローチャートである。
図３は、主回路部２０の動作中に各単位変換器３０のソフトウェア３８ａの変更を行う場合の電力変換装置１０の動作の一例を模式的に表す。主回路部２０の動作中とは、より詳しくは、主回路部２０が交流から直流又は直流から交流への電力の変換を行っている時である。

電力変換装置１０の制御装置５０は、主回路部２０の動作中に各単位変換器３０のソフトウェア３８ａの変更を行う場合、まず、複数の単位変換器３０のいずれかにソフト変更指令を送信する（図３のステップＳ１０１）。この際、ソフト変更指令を送信する単位変換器３０の台数は、１台でもよいし、２台以上でもよい。例えば、６つのアーム２２に対して１台ずつ、計６台の単位変換器３０に対して同時にソフト変更指令を送信してもよい。

単位変換器３０の制御回路３３は、制御装置５０からのソフト変更指令の受信に応じて、駆動回路３４にソフト変更指令を送信する（図３のステップＳ２０１）。

駆動回路３４は、ソフト変更指令を受信すると、変換回路３５をバイパス状態に設定する（図３のステップＳ３０１）。

駆動回路３４は、変換回路３５をバイパス状態に設定した後、電圧検出器３７によって検出されたコンデンサ３５Ｃの電圧値Ｖｃが、予め設定された最低電圧まで低下したか否かを判定する（図３のステップＳ３０２）。最低電圧は、例えば、主回路給電部３６による単位変換器３０の各部への給電が可能な電圧である。換言すれば、最低電圧は、主回路給電部３６の動作可能な最低の電圧である。

駆動回路３４は、コンデンサ３５Ｃの電圧値Ｖｃが最低電圧まで低下したと判定した場合には、変換回路３５を停止状態に設定する（図３のステップＳ３０３）。停止状態においては、スイッチング素子３５Ｓ１に逆並列に接続されたダイオード３５Ｄ１を介して、端子３１ａ、３１ｂ間の主回路側の電圧により、コンデンサ３５Ｃを充電することができる。

駆動回路３４は、変換回路３５を停止状態に設定した後、電圧検出器３７によって検出されたコンデンサ３５Ｃの電圧値Ｖｃが、最低電圧よりも高い値に設定された所定電圧に復帰したか否かを判定する（図３のステップＳ３０４）。

駆動回路３４は、コンデンサ３５Ｃの電圧値Ｖｃが、所定電圧に復帰するまで、変換回路３５を停止状態とする。そして、駆動回路３４は、コンデンサ３５Ｃの電圧値Ｖｃが、所定電圧に復帰したと判定したことに応じて、変換回路３５を再びバイパス状態に切り替える。これにより、コンデンサ３５Ｃの電圧値Ｖｃが、過電圧状態となってしまうことを抑制することができる。

このように、単位変換器３０では、制御回路３３から駆動回路３４にソフト変更指令を送信することで、駆動回路３４が、コンデンサ３５Ｃの電圧値Ｖｃを監視する動作を行う。換言すれば、駆動回路３４が、主回路給電部３６の動作を維持できるようにスイッチング素子３５Ｓ１、３５Ｓ２のスイッチングを行う。これにより、制御回路３３を駆動回路３４の制御から切り離すことができる。コンデンサ３５Ｃの電圧値Ｖｃが最低電圧を下回り、主回路給電部３６からの給電が停止してしまったり、コンデンサ３５Ｃの電圧値Ｖｃが過電圧となってコンデンサ３５Ｃが故障してしまったりすることを、制御回路３３による制御を必要とすることなく行うことができる。

制御装置５０は、駆動回路３４の動作を切り離した単位変換器３０の制御回路３３に対して、変更後のソフトウェア３８ａを分割して送信する（図３のステップＳ１０２）。制御装置５０は、ソフトウェア３８ａの全体を送信した後、送信完了指令を制御回路３３に送信する。

この際、この例では、複数の単位変換器３０のいくつかのソフトウェア３８ａの更新を順次行っていく構成であるため、複数の単位変換器３０において、変更前のソフトウェア３８ａと変更後のソフトウェア３８ａとが共存することとなる。従って、この例において変更可能なソフトウェア３８ａは、変更前のソフトウェア３８ａとの共存が可能なバージョンのソフトウェア３８ａである。変更後のソフトウェア３８ａは、変更前のソフトウェア３８ａと共存可能である。

制御回路３３は、送信完了指令を基に、制御装置５０から分割して送信される変更後のソフトウェア３８ａの受信が完了したか否かを判定する（図３のステップＳ２０２）。

制御回路３３は、変更後のソフトウェア３８ａの受信が完了したと判定すると、変更後のソフトウェア３８ａを正常に受信できたか否かを判定する（図３のステップＳ２０３）。制御回路３３は、例えば、ＣＲＣ（Cyclic Redundancy Check）チェックなどにより、受信したソフトウェア３８ａが正常か否かを判定する。

制御回路３３は、受信したソフトウェア３８ａが正常ではないと判定した場合には、異常終了信号を制御装置５０に送信する（図３のステップＳ２０４）。また、制御回路３３は、受信したソフトウェア３８ａが正常ではないと判定した場合には、受信したソフトウェア３８ａを破棄（消去）する。

制御装置５０は、変更後のソフトウェア３８ａを分割して送信した後、単位変換器３０の制御回路３３から異常終了信号を受信したか否かを判定する（図３のステップＳ１０３）。制御装置５０は、異常終了信号を受信した場合には、ステップＳ１０２の動作に戻り、変更後のソフトウェア３８ａを制御回路３３に再送する。制御装置５０及び制御回路３３は、ソフトウェア３８ａを正常に受信できるまで、上記の処理を繰り返す。

制御回路３３は、受信したソフトウェア３８ａが正常であると判定した場合には、受信したソフトウェア３８ａを記憶部３８に書き込む（図３のステップＳ２０５）。この際、制御回路３３は、前述のように、変更前のソフトウェア３８ａを記憶部３８に記憶させたまま、記憶部３８の別の領域に変更後のソフトウェア３８ａを書き込む。

制御回路３３は、変更後のソフトウェア３８ａを記憶部３８に書き込んだ後、リセットによる再起動を行う（図３のステップＳ２０６）。これにより、制御回路３３は、変更後のソフトウェア３８ａによる動作を開始する。

制御回路３３は、再起動を行った後、変更後のソフトウェア３８ａが正常に動作しているか否かを判定する（図３のステップＳ２０７）。

制御回路３３は、正常に動作していないと判定した場合には、変更前のソフトウェア３８ａで再起動を行い、異常終了信号を制御装置５０に送信してソフトウェア３８ａの再送を要求する（図３のステップＳ２０８）。

なお、再起動後に変更後のソフトウェア３８ａに異常が発見された場合には、通信異常などの他に、変更後のソフトウェア３８ａ自体に不具合が含まれている場合も考えられる。従って、再起動後に変更後のソフトウェア３８ａに異常が発見された場合には、制御装置５０に異常を通知し、ソフトウェア３８ａの変更の処理を中止するようにしてもよい。

一方、制御回路３３は、正常に動作していると判定した場合には、変更完了信号を制御装置５０に送信する（図３のステップＳ２０９）。

制御装置５０は、単位変換器３０の制御回路３３から異常終了信号を受信していないと判定した場合に、続けて、変更完了信号を受信したか否かを判定する（図３のステップＳ１０４）。制御装置５０は、異常終了信号も変更完了信号も受信していない場合には、ステップＳ１０３、Ｓ１０４の処理を繰り返し、異常終了信号又は変更完了信号の受信を待機する。

制御装置５０は、変更完了信号の受信に応じて、単位変換器３０の制御回路３３に解除指令を送信する（図３のステップＳ１０５）。

単位変換器３０の制御回路３３は、変更完了信号を送信した後、解除指令を受信したか否かを判定する（図３のステップＳ２１０）。

制御回路３３は、制御装置５０からの解除指令の受信に応じて、駆動回路３４に解除指令を送信する（図３のステップＳ２１１）。この後、制御回路３３は、制御装置５０からの制御データを基に、スイッチング素子３５Ｓ１、３５Ｓ２のスイッチングを制御する通常動作に復帰する（図３のステップＳ２１２）。

駆動回路３４は、制御回路３３から解除指令が入力されるまで、コンデンサ３５Ｃの電圧値Ｖｃを監視する動作を継続する（図３のステップＳ３０１～Ｓ３０５）。

駆動回路３４は、制御回路３３からの解除指令の入力に応じて、制御回路３３からの制御信号を基に、スイッチング素子３５Ｓ１、３５Ｓ２を駆動する通常動作に復帰する（図３のステップＳ３０６）。

制御装置５０は、上記の処理を全ての単位変換器３０に対して順次行うことにより、主回路部２０を動作させながら各単位変換器３０のソフトウェア３８ａの変更を行う（図３のステップＳ１０６）。

このように、本実施形態に係る電力変換装置１０では、制御装置５０が、主回路部２０の動作中に、複数の単位変換器３０のいずれかにソフト変更指令を送信する。制御回路３３は、制御装置５０からのソフト変更指令の受信に応じて、ソフト変更指令を駆動回路３４に送信し、駆動回路３４に変換回路３５をバイパス状態に設定させることにより、駆動回路３４の制御を切り離す。制御装置５０は、駆動回路３４の制御を切り離した制御回路３３に対して、変更後のソフトウェア３８ａを送信する。制御回路３３は、受信した変更後のソフトウェア３８ａを記憶部３８に書き込み、変更完了信号を制御装置５０に送信する。制御装置５０は、変更完了信号の受信に応じて複数の単位変換器３０の別のいずれかにソフト変更指令を送信し、ソフトウェア３８ａの変更を複数の単位変換器３０のそれぞれに対して順次行うことにより、主回路部２０を動作させながら複数の単位変換器３０のソフトウェア３８ａの変更を行う。

これにより、本実施形態に係る電力変換装置１０では、主回路部２０の動作に悪影響を与えてしまうことを抑制しつつ、主回路部２０の動作中にも各単位変換器３０のソフトウェア３８ａを変更することができる。

図４は、実施形態に係る電力変換装置の別の動作の一例を模式的に表すフローチャートである。
図４は、主回路部２０の動作停止中に各単位変換器３０のソフトウェア３８ａの変更を行う場合の電力変換装置１０の動作の一例を模式的に表す。主回路部２０の動作停止中とは、より詳しくは、主回路部２０が交流から直流又は直流から交流への電力の変換を行っていない時である。

電力変換装置１０の制御装置５０は、主回路部２０の動作停止中に各単位変換器３０のソフトウェア３８ａの変更を行う場合、まず、全ての単位変換器３０にソフト変更指令を送信する（図４のステップＳ４０１）。

単位変換器３０の制御回路３３は、制御装置５０からのソフト変更指令の受信に応じて、駆動回路３４にソフト変更指令を送信する（図４のステップＳ５０１）。

駆動回路３４は、ソフト変更指令を受信すると、変換回路３５を停止状態に設定する（図４のステップＳ６０１）。この際、主回路部２０の動作を停止させている場合には、主回路部２０側からコンデンサ３５Ｃの充電を行うことができない。従って、主回路部２０の動作を停止させている場合には、制御装置５０及び各単位変換器３０の制御回路３３は、コンデンサ３５Ｃの一回の放電期間中に全ての単位変換器３０のソフトウェア３８ａの変更を完了させる。

駆動回路３４は、変換回路３５を停止状態に設定した後、上記のようにコンデンサ３５Ｃの電圧値Ｖｃを監視する動作を行ってもよい。例えば、コンデンサ３５Ｃの電圧値Ｖｃが所定電圧以上となる場合には、変換回路３５をバイパス状態としてもよい。但し、少しでもコンデンサ３５Ｃの放電を抑制するために、主回路部２０の動作を停止させている場合には、図４に表したように、コンデンサ３５Ｃの電圧値Ｖｃを監視する動作を行わなくてもよい。

制御装置５０は、駆動回路３４の動作を切り離した各単位変換器３０の制御回路３３に対して、変更後のソフトウェア３８ａを分割して送信する（図４のステップＳ４０２）。この際、制御装置５０は、分割して送信する変更後のソフトウェア３８ａにバージョン情報を含める。制御装置５０は、例えば、分割して送信するソフトウェア３８ａの各パケットのヘッダなどにバージョン情報を含める。制御装置５０は、ソフトウェア３８ａの全体を送信した後、送信完了指令を制御回路３３に送信する。

制御回路３３は、制御装置５０から変更後のソフトウェア３８ａ受信すると、受信したソフトウェア３８ａに含まれるバージョン情報を基に、受信したソフトウェア３８ａが最新バージョンか否かを判定する（図４のステップＳ５０２）。

制御回路３３は、受信したソフトウェア３８ａが最新バージョンではないと判定した場合には、受信したソフトウェア３８ａを破棄し、制御装置５０からの解除指令の入力を待機する（図４のステップＳ５０３）。

一方、制御回路３３は、受信したソフトウェア３８ａが最新バージョンであると判定した場合には、ソフトウェア３８ａの受信を行い、図３の例と同様に、送信完了指令を基に、制御装置５０から分割して送信される変更後のソフトウェア３８ａの受信が完了したか否かを判定する（図４のステップＳ５０４）。

以下、図４のステップＳ５０５～Ｓ５１１及びステップＳ４０３、Ｓ４０４の各処理は、図３に関して説明したステップＳ２０３～Ｓ２０９及びステップＳ１０３、Ｓ１０４の各処理と実質的に同じであるから詳細な説明は省略する。

制御装置５０は、変更完了信号を受信すると、全ての単位変換器３０のソフトウェア３８ａの変更を完了したか否かを判定する（図４のステップＳ４０５）。換言すれば、制御装置５０は、全ての単位変換器３０の制御回路３３から変更完了信号を受信したか否かを判定する。

制御装置５０は、全ての単位変換器３０のソフトウェア３８ａの変更が完了していないと判定した場合には、ステップＳ４０２の処理に戻り、ソフトウェア３８ａの送信を行う。正常な書き込みを完了していない単位変換器３０の制御回路３３は、ソフトウェア３８ａの受信の処理を繰り返す。一方、正常な書き込みを完了している単位変換器３０の制御回路３３は、ステップＳ５０３の処理を実行し、バージョン情報に基づいて受信したソフトウェア３８ａを破棄する。

制御装置５０は、全ての単位変換器３０のソフトウェア３８ａの変更が完了したと判定した場合には、全ての単位変換器３０の制御回路３３に解除指令を送信する（図４のステップＳ４０６）。

各単位変換器３０の制御回路３３は、変更完了信号を送信した後、解除指令を受信したか否かを判定する（図４のステップＳ５１２）。

制御回路３３は、制御装置５０からの解除指令の受信に応じて、駆動回路３４に解除指令を送信する（図４のステップＳ５１３）。この後、制御回路３３は、制御装置５０からの制御データを基に、スイッチング素子３５Ｓ１、３５Ｓ２のスイッチングを制御する通常動作に復帰する（図４のステップＳ５１４）。

駆動回路３４は、制御回路３３からの解除指令の入力に応じて、制御回路３３からの制御信号を基に、スイッチング素子３５Ｓ１、３５Ｓ２を駆動する通常動作に復帰する（図４のステップＳ６０３）。

このように、制御装置５０及び各単位変換器３０の制御回路３３は、主回路部２０の停止中においては、複数の単位変換器３０の全てに対して一斉にソフト変更指令を送信し、複数の単位変換器３０の全ての制御回路３３から変更完了信号を受信するまで変更後のソフトウェア３８ａの送信を繰り返すことにより、主回路部２０の停止中に複数の単位変換器３０のソフトウェア３８ａの変更を行う。

これにより、主回路部２０の停止中においては、ソフトウェア３８ａの変更を複数の単位変換器３０のそれぞれに対して順次行う場合と比べて、より短い時間で複数の単位変換器３０のソフトウェア３８ａの変更を行うことができる。

また、この例では、複数の単位変換器３０の全てに対して一斉にソフトウェア３８ａの変更を行うため、ソフトウェア３８ａの変更を複数の単位変換器３０のそれぞれに対して順次行う場合と比べて、変更後のソフトウェア３８ａの自由度をより高めることができる。この例における変更後のソフトウェア３８ａは、必ずしも変更前のソフトウェア３８ａと共存可能で無くてもよい。

以上、本発明のいくつかの実施形態を説明したが、これらの実施形態は、例として提示したものであり、発明の範囲を限定することは意図していない。これら新規な実施形態は、その他のさまざまな形態で実施されることが可能であり、発明の要旨を逸脱しない範囲で、種々の省略、置き換え、変更を行うことができる。これら実施形態やその変形は、発明の範囲や要旨に含まれるとともに、特許請求の範囲に記載された発明およびその等価物の範囲に含まれる。また、前述の各実施形態は、相互に組み合わせて実施することができる。

１電力系統、２変圧器、３直流回路、４設置面、１０電力変換装置、２０主回路部、２２アーム、２４バッファリアクトル、２６絶縁架台、３０単位変換器、３２伝送回路、３３制御回路、３４駆動回路、３５変換回路、３５Ｃコンデンサ、３５Ｄ１、３５Ｄ２ダイオード、３５Ｓ１、３５Ｓ２スイッチング素子、３６主回路給電部、３７電圧検出器、３８記憶部、３８ａソフトウェア、４０光分配器、４２光ファイバケーブル、５０制御装置、５２伝送回路、６０光ファイバケーブル

Claims

直列に接続された複数の単位変換器を有する主回路部と、
前記複数の単位変換器のそれぞれに制御データを入力することにより、前記主回路部の動作を制御する制御装置と、
を備え、
前記複数の単位変換器のそれぞれは、
一対の端子と、
複数のスイッチング素子と、前記複数のスイッチング素子に並列に接続されたコンデンサと、を有し、前記複数のスイッチング素子のスイッチングにより、前記コンデンサの電圧を前記一対の端子間に出力する出力状態と、前記コンデンサの電圧の前記一対の端子間への出力を停止した停止状態と、前記一対の端子間を導通させたバイパス状態と、を切り替える変換回路と、
ソフトウェアを記憶保持する記憶部と、
前記ソフトウェア及び前記制御装置からの前記制御データに基づいて前記複数のスイッチング素子のスイッチングを制御するための制御信号を生成する制御回路と、
前記制御回路で生成された前記制御信号を基に、前記複数のスイッチング素子を駆動するための駆動信号を生成し、生成した前記駆動信号を前記複数のスイッチング素子に入力することにより、前記複数のスイッチング素子のオン・オフを切り替える駆動回路と、
前記コンデンサの電力を基に、前記記憶部、前記制御回路、及び前記駆動回路への電力の供給を行う主回路給電部と、
を有し、
前記制御装置は、前記主回路部の動作中に、前記複数の単位変換器のいずれかにソフト変更指令を送信し、
前記制御回路は、前記制御装置からの前記ソフト変更指令の受信に応じて、前記ソフト変更指令を前記駆動回路に送信し、前記駆動回路に前記変換回路を前記バイパス状態に設定させることにより、前記駆動回路の制御を切り離し、
前記制御装置は、前記駆動回路の制御を切り離した前記制御回路に対して、変更後の前記ソフトウェアを送信し、
前記制御回路は、受信した変更後の前記ソフトウェアを前記記憶部に書き込み、変更完了信号を前記制御装置に送信し、
前記制御装置は、前記変更完了信号の受信に応じて前記複数の単位変換器の別のいずれかに前記ソフト変更指令を送信し、前記ソフトウェアの変更を前記複数の単位変換器のそれぞれに対して順次行うことにより、前記主回路部を動作させながら前記複数の単位変換器の前記ソフトウェアの変更を行い、
前記駆動回路は、前記ソフト変更指令の受信に応じて前記変換回路を前記バイパス状態に設定した後、前記コンデンサの電圧値が、前記主回路給電部の動作可能な最低電圧まで低下した場合に、前記変換回路を前記停止状態に設定し、前記コンデンサの電圧値が、前記最低電圧よりも高い値に設定された所定電圧に復帰したことに応じて、前記変換回路を再び前記バイパス状態に切り替える電力変換装置。
前記制御装置は、前記主回路部の停止中に、前記複数の単位変換器の全てにソフト変更指令を送信し、
前記制御回路は、前記制御装置からの前記ソフト変更指令の受信に応じて、前記ソフト変更指令を前記駆動回路に送信し、前記駆動回路に前記変換回路を前記停止状態に設定させることにより、前記駆動回路の制御を切り離し、
前記制御装置は、前記駆動回路の制御を切り離した前記制御回路に対して、変更後の前記ソフトウェアを送信し、
前記制御回路は、受信した変更後の前記ソフトウェアが正常である場合には、受信した変更後の前記ソフトウェアを前記記憶部に書き込み、変更完了信号を前記制御装置に送信し、受信した変更後の前記ソフトウェアが正常ではない場合には、異常終了信号を前記制御装置に送信し、
前記制御装置は、前記複数の単位変換器の全ての前記制御回路から前記変更完了信号を受信するまで変更後の前記ソフトウェアの送信を繰り返すことにより、前記主回路部の停止中に前記複数の単位変換器の前記ソフトウェアの変更を行う請求項１記載の電力変換装置。
前記記憶部は、変更前の前記ソフトウェアを記憶する領域と、変更後の前記ソフトウェアを記憶する領域と、を有し、
前記制御回路は、前記ソフトウェアの変更を行う際に、変更前の前記ソフトウェアを前記記憶部に記憶させたまま、前記記憶部の別の領域に変更後の前記ソフトウェアを書き込み、変更後の前記ソフトウェアが正常に動作していない場合には、変更前の前記ソフトウェアで動作可能である請求項１又は２に記載の電力変換装置。
前記制御装置から伝送された光信号を前記複数の単位変換器のそれぞれに分配するとともに、前記複数の単位変換器から伝送されたそれぞれの光信号を合流させて前記制御装置に伝送する光分配器をさらに備えた請求項１～３のいずれか１つに記載の電力変換装置。