JP6158099B2 - 電力変換装置およびその制御方法 - Google Patents

Description

本発明は、交流電力を直流電力に、またはその逆に直流電力を交流電力に変換する電力変換装置およびその制御方法に関する。本発明の電力変換装置は、１つまたは複数の単位変換器とを直列接続して構成したアームを複数備える。

従来、交流電力を直流電力に、またはその逆に変換する電力変換装置として、モジュラー・マルチレベル変換器（ＭＭＣ：Modular Multilevel Converter）がある。このモジュラー・マルチレベル変換器は、ＩＧＢＴ（Insulated Gate Bipolar Transistor）素子などのオン・オフ制御可能なスイッチング素子を使用して、このスイッチング素子の耐圧以上の電圧を出力できる変換器である。モジュラー・マルチレベル変換器は、これらスイッチング素子とコンデンサとを備えた複数のセルを直列接続して構成される。モジュラー・マルチレベル変換器は、直流送電システムや無効電力補償装置、モータドライブインバータなどへの応用が期待される。モジュラー・マルチレベル変換器と、その制御装置については、例えば特許文献１に詳細に記載されている。

特許文献１の要約には、「制御・通信に用いる光ファイバのうち、複数セルの出力電圧に対する絶縁耐力を備えた高耐圧光ファイバケーブルの少なくとも大部分を削減し、１つのセルの出力電圧に対する絶縁耐力を備えた低耐圧光ファイバケーブルの使用を可能とする。また、光ファイバケーブルの必要な長さを短縮する。カスケード接続された複数のセルから構成される電力変換装置の制御装置は、中央制御装置と、各セルと同電位の近傍に設置したセル制御装置とから構成されており、前記中央制御装置と各セル制御装置は、光ファイバケーブルでデイジーチェーン接続される。」と記載されている。

国際公開第２０１１／０１０５７５号公報

特許文献１に記載の発明によれば、モジュラー・マルチレベル変換器を搭載した電力変換装置の制御・通信に用いる光ファイバケーブルの大部分を削減すると共に、低耐圧光ファイバケーブルの使用が可能となる。

特許文献１に記載の発明によれば、中央制御装置は、各セル制御装置に対して各セル個別への指令と各セル個別からの情報を含んだ通信フレーム（特許文献１の図４参照）を送受信する。しかし、中央制御装置は、複数セルに係る多くのセル制御装置との間で情報を送受信するため、通信フレーム長が長くなり、通信周期（制御周期）が増大して通信伝送に遅延が生じ、よって制御応答が低下する虞があった。

そこで、本発明は、中央制御装置と各セル制御装置との間の通信伝送遅延を減らして制御応答を向上させた電力変換装置およびその制御方法を提供することを課題とする。

前記した課題を解決するため、第１の発明は、少なくとも１つのエネルギ貯蔵要素および少なくとも１つのスイッチング素子とを備え、前記スイッチング素子のオン・オフにより前記エネルギ貯蔵要素の電圧に依存した正または負の電圧と零電圧のいずれかを出力する単位変換器と、前記単位変換器を直列に１または複数台接続して構成したアームと、前記アームを複数備えて、交流を直流に、または、直流を交流に変換可能な電力変換回路と、各前記単位変換器を統括して制御する第１の制御装置と、前記第１の制御装置にデイジーチェーン接続される複数の第２の制御装置と、前記第２の制御装置に接続されて、各前記単位変換器をそれぞれ制御する第３の制御装置と、を備え、各前記単位変換器は、前記アーム単位で前記第２の制御装置にスター接続されることを特徴とする電力変換装置とした。

第２の発明は、少なくとも１つのエネルギ貯蔵要素および少なくとも１つのスイッチング素子とを備え、前記スイッチング素子のオン・オフにより前記エネルギ貯蔵要素の電圧に依存した正または負の電圧と零電圧のいずれかを出力する単位変換器と、前記単位変換器を直列に１または複数台接続して構成したアームと、前記アームを複数備える電力変換回路と、各前記単位変換器を統括して制御する第１の制御装置と、前記第１の制御装置にデイジーチェーン接続される複数の第２の制御装置と、前記第２の制御装置に接続される第３の制御装置とを備え、各前記単位変換器は、前記アーム単位で前記第２の制御装置にスター接続される電力変換装置の制御方法であって、前記第１の制御装置は、各前記第２の制御装置に１種類の通信フレームを送信して制御し、各前記第２の制御装置は、前記通信フレームに基づいて各前記第３の制御装置を制御し、各前記第３の制御装置は、自身の近傍に配置される単位変換器をそれぞれ制御する、こと特徴とする電力変換装置の制御方法とした。

本発明の第１の制御装置は、各第２の制御装置に対して、１種類の通信フレームに集約した共通指令を送信して、各第２の制御装置が各第３の制御装置を分散制御する。これにより、通信フレーム長を短くして通信伝送遅延を減らすことができる。
その他の手段については、発明を実施するための形態のなかで説明する。

本発明によれば、各制御装置間の通信伝送遅延を減らして制御応答を向上させた電力変換装置およびその制御方法を提供することが可能となる。

本実施形態における電力変換装置を示す概略の構成図である。 本実施形態における各セルを示す概略の構成図である。 本実施形態における電力変換装置の各制御装置の接続図である。 本実施形態における通信フレームの構成と各部動作の説明図である。 本実施形態における中間制御装置とセル制御装置の概略の構成図である。

以降、本発明を実施するための形態を、各図を参照して詳細に説明する。
図１は、本実施形態における電力変換装置１１６ａを示す概略の構成図である。
図１に示すように、電力変換装置１１６ａは、変圧器１０２を介して三相電力系統１０１に連系している。電力変換装置１１６ａの直流端子Ｐ点・Ｎ点には、同様な電力変換装置および変圧器を備える他端の電力変換装置１１６ｂが接続されている。電力変換装置１１６ｂは、他の電力系統１３０と連系している。電力変換装置１１６ｂは、電力変換装置１１６ａと同様に構成され、同様な機能を有している。ここでは電力変換装置１１６ａの構成を説明し、同様に構成される電力変換装置１１６ｂの説明を省略する。

電力変換装置１１６ａは、変圧器１０２と電力変換回路１０３とを備えており、三相電力系統１０１と交流電力を授受すると共に、他端の電力変換装置１１６ｂと直流電力を授受するものである。
三相電力系統１０１には、系統相電圧ＶＲ，ＶＳ，ＶＴが発生する。変圧器１０２の二次側には、相電流ＩＵ，ＩＶ，ＩＷが流れる。変圧器１０２の二次側の中性点は接地されている。相電流ＩＵは、交流端子Ｕ点でアーム電流ＩＵＨ，ＩＵＬに分岐して流れる。相電流ＩＶは、交流端子Ｖ点でアーム電流ＩＶＨ，ＩＶＬに分岐して流れる。相電流ＩＷは、交流端子Ｗ点でアーム電流ＩＷＨ，ＩＷＬに分岐して流れる。

電力変換回路１０３は、セル１０５（単位変換器の一例）を直列に１または複数台接続して構成したアーム１０４およびリアクトル１０６の直列回路を６個備えており、交流電力を直流電力に、または、直流電力を交流電力に変換可能である。これらアーム１０４およびリアクトル１０６の直列回路は、各相の交流端子Ｕ点・Ｖ点・Ｗ点を介して変圧器１０２に接続される。すなわち電力変換回路１０３は、複数のセル１０５を直列接続（カスケード接続）して構成されている。このような構成の変換器は、モジュラー・マルチレベル変換器（ＭＭＣ）と呼ばれる。
アーム１０４およびリアクトル１０６の直列回路のうち３個は、直流端子Ｐ点と交流端子Ｕ点・Ｖ点・Ｗ点との間に接続される。残りの３個の直列回路は、直流端子Ｎ点と、交流端子Ｕ点・Ｖ点・Ｗ点との間に接続される。
交流端子Ｕ点から直流端子Ｐ点に向かって、アーム電流ＩＵＨが流れる。交流端子Ｖ点から直流端子Ｐ点に向かって、アーム電流ＩＶＨが流れる。交流端子Ｗ点から直流端子Ｐ点に向かって、アーム電流ＩＷＨが流れる。交流端子Ｕ点から直流端子Ｎ点に向かって、アーム電流ＩＵＬが流れる。交流端子Ｖ点から直流端子Ｎ点に向かって、アーム電流ＩＶＬが流れる。交流端子Ｗ点から直流端子Ｎ点に向かって、アーム電流ＩＷＬが流れる。

ＩＧＢＴ素子のうち、例えば圧接型ＩＧＢＴは、故障モードが短絡となる。本実施形態のモジュラー・マルチレベル変換器は、各セル１０５に圧接型ＩＧＢＴを用いて、アーム１０４に複数の予備のセル１０５を加えている。これにより、複数のセル１０５の圧接型ＩＧＢＴが短絡故障した場合であっても、他の故障していないセル１０５により、運転の継続が可能である。

各セル１０５は、直流コンデンサ（エネルギ貯蔵要素）とＩＧＢＴ素子（スイッチング素子）とを備えた双方向チョッパ回路である。各セル１０５は、少なくとも１個の直流コンデンサと、少なくとも１つのＩＧＢＴ素子とを備えている。各セル１０５は、少なくとも２個の出力端子を介して外部回路と接続しており、ＩＧＢＴ素子のオン・オフにより、直流コンデンサの両端電圧に依存した正の電圧と零電圧のいずれかを出力するように制御できる。

アーム１０４は、Ｎ個のセル１０５を直列接続して構成される。電力変換回路１０３は、アーム１０４とリアクトル１０６の直列回路を６台備えている。アーム１０４とリアクトル１０６の直列回路の一端は、交流端子Ｕ相・Ｖ相・Ｗ相を介して変圧器１０２の二次側に接続される。これら直列回路の他端は、直流端子Ｐ点・Ｎ点にそれぞれ並列接続される。

電力変換装置１１６ａは更に、中央制御装置１０７（第１の制御装置）と、交流電圧センサ１０８と、電流センサ１０９と、ｍ台の中間制御装置１１３（第２の制御装置）と、セル１０５の内部に、後記する図２に示すセル制御装置２１３（第３の制御装置）とを備えている。

中央制御装置１０７（第１の制御装置）は、電力変換回路１０３の各セル１０５を統括して制御するものであり、各中間制御装置１１３に１種類の通信フレームを送信して制御する。中央制御装置１０７は、グランドに接地されており、交流電圧センサ１０８の出力側と、６個の電流センサ１０９の出力側とが接続されている。中央制御装置１０７は、各セル１０５に流れるアーム電流ＩＵＨ，ＩＶＨ，ＩＷＨ，ＩＵＬ，ＩＶＬ，ＩＷＬを制御することにより、三相電力系統１０１と交流電力を授受すると共に、他端の電力変換装置１１６ｂと直流電力を授受する。

交流電圧センサ１０８は、三相電力系統１０１に接続されている。交流電圧センサ１０８は、系統相電圧ＶＲ，ＶＳ，ＶＴを検出して、その瞬時値信号を中央制御装置１０７に伝送するものである。
６個の電流センサ１０９は、アーム１０４とリアクトル１０６との間にそれぞれ接続されて、各アーム１０４に流れる電流を検出するものである。各電流センサ１０９は、各アーム電流ＩＵＨ，ＩＶＨ，ＩＷＨ，ＩＵＬ，ＩＶＬ，ＩＷＬを検出して、その瞬時値信号を中央制御装置１０７に伝送する。

中央制御装置１０７は、二個の光トランシーバ１１０を備えている。中央制御装置１０７は、中間制御装置１１３と光ファイバケーブル１１１で通信可能にデイジーチェーン接続されている。すなわち、一方の光トランシーバ１１０は、１台目の中間制御装置１１３と接続される。他方の光トランシーバ１１０は、ｍ台目の中間制御装置１１３と接続される。１台目からｍ台目までの中間制御装置１１３は、それぞれ隣接する中間制御装置１１３と光ファイバケーブル１１１で接続される。これにより中央制御装置１０７は、２個の光トランシーバ１１０により、ｍ台の中間制御装置１１３と通信可能である。

中間制御装置１１３（第２の制御装置）は、中央制御装置１０７と、各セル１０５のセル制御装置２１３（図２参照）との間のインターフェースである。中間制御装置１１３は、２個の光トランシーバ１１２と、複数の光トランシーバ１１４とを備えている。

２個の光トランシーバ１１２は、光ファイバケーブル１１１を介して、中央制御装置１０７や他の中間制御装置１１３に接続される。複数の光トランシーバ１１４は、光ファイバケーブル１１５を介して、各セル１０５のセル制御装置２１３（第３の制御装置）と通信可能に接続される。これにより、中間制御装置１１３は、各セル１０５のセル制御装置２１３を制御することができる。

図２は、本実施形態における各セル１０５を示す概略の構成図である。
図２に示すように、各セル１０５は、チョッパセル２０１と、ゲートドライバ２０９，２１０と、セル制御装置２１３とを備え、外部装置と出力端子ＰＢＵＳ，ＮＢＵＳで接続される。なお、図２では、ゲートドライバ２０９，２１０を「ＧＤ」と記載している。

チョッパセル２０１は、ハイサイドの半導体素子２０２とローサイドの半導体素子２０３の直列回路と、この直列回路に並列接続されたコンデンサ２０４と、抵抗器２１１，２１２と、電圧センサ２０８とを備えている。チョッパセル２０１は、出力端子ＰＢＵＳ，ＮＢＵＳにより、外部装置と接続される。

出力端子ＰＢＵＳは、半導体素子２０２のエミッタと半導体素子２０３のコレクタとの接続ノードに接続される。出力端子ＮＢＵＳは、半導体素子２０３のエミッタに接続される。コンデンサ２０４は、半導体素子２０２のコレクタと半導体素子２０３のエミッタとの間に接続される。半導体素子２０２，２０３は、それぞれＩＧＢＴ素子２０５と逆並列ダイオード２０６とから構成されている。ＩＧＢＴ素子２０５のコレクタは、逆並列ダイオード２０６のカソードに接続される。ＩＧＢＴ素子２０５のエミッタは、逆並列ダイオード２０６のアノードに接続される。

抵抗器２１１，２１２は直列接続されて、コンデンサ２０４の両端に接続される。電圧センサ２０８は、抵抗器２１２の両端に並列に接続される。電圧センサ２０８は、抵抗器２１１，２１２で分圧された電圧を検出して、コンデンサ電圧検出値５０６をセル制御装置２１３に伝送する。

セル制御装置２１３は、自身が制御するチョッパセル２０１と同電位の近傍に設置される。セル制御装置２１３は、ゲートドライバ２０９にＩＧＢＴ駆動用のパルス指令Ｎ＿Ｐｕｌｓｅを出力し、ゲートドライバ２１０にＩＧＢＴ駆動用のパルス指令Ｐ＿Ｐｕｌｓｅを出力する。ゲートドライバ２０９は、ローサイドのＩＧＢＴ素子２０５にゲート電圧を出力する。ゲートドライバ２１０は、ハイサイドのＩＧＢＴ素子２０５にゲート電圧を出力する。ゲートドライバ２０９，２１０は更に、自身の電源異常などの故障診断情報５０７(図５参照)を、セル制御装置２１３に出力する。

図３は、本実施形態における電力変換装置１１６ａの各制御装置の接続図である。
図３に示すように、通信制御システム３０１は、中央制御装置１０７と、各光ファイバケーブル１１１と、各中間制御装置１１３と、各光ファイバケーブル１１５と、各セル制御装置２１３とを備えている。
中央制御装置１０７（第１の制御装置）は、２個の光トランシーバ１１０を備え、光ファイバケーブル１１１を介して各中間制御装置１１３にデイジーチェーン接続する。各中間制御装置１１３は、それぞれ２個の光トランシーバ１１２を備え、中央制御装置１０７にデイジーチェーン接続される。中央制御装置１０７は、２個の光トランシーバ１１０の一方から、所定の制御周期で、通信フレーム４０１（図４参照）を中間制御装置１１３に送信する。

各中間制御装置１１３（第２の制御装置）は、複数の光トランシーバ１１４を備え、光ファイバケーブル１１５を介して各セル制御装置２１３にスター接続する。図３で示す例は、１台の中間制御装置１１３が、４台のセル制御装置２１３にスター接続する構成である。これにより、いずれかのセル制御装置２１３が故障した場合であっても、中間制御装置１１３は、他のセル制御装置２１３との間で通信を継続することができる。

各セル制御装置２１３（第２の制御装置）は、それぞれ２個の光トランシーバ２１４を備え、２本の光ファイバケーブル１１５を介して中間制御装置１１３に接続される。これら２個の光トランシーバ２１４と２本の光ファイバケーブル１１５のうち一方は、中間制御装置１１３からセル制御装置２１３への受信に用いられる。他方は、セル制御装置２１３から中間制御装置１１３への送信に用いられる。
中間制御装置１１３は、光トランシーバ１１４から、所定の制御周期で各セル制御装置２１３に指令情報などを送信する。各セル制御装置２１３は、２個の光トランシーバ２１４のうち一方から指令情報などを受信し、他方の光トランシーバ２１４から状態情報などを送信する。

図４（ａ）〜（ｄ）は、本実施形態における通信フレーム４０１の構成と各部動作の説明図である。この通信フレーム４０１は、中央制御装置１０７と各中間制御装置１１３との間で送受信されるものである。中央制御装置１０７と各中間制御装置１１３とは、この１種類の通信フレーム４０１により、制御情報や状態情報などを送受信する。通信フレーム４０１を１種類とすることにより、中央制御装置１０７と各中間制御装置１１３との間の通信処理を簡略化することができる。
図４（ａ）は、通信フレーム４０１の構成図である。
図４（ａ）に示すように、通信フレーム４０１は、信号開始マーク４０２と、ブロードキャスト４１０と、指定セル情報４１１と、セル状態情報４１２と、信号終了マーク４０９とを含んで構成される。すなわち通信フレーム４０１は、共通指令情報であるブロードキャスト４１０を集約している。通信フレーム４０１には、この他に、ＣＲＣ（Cyclic Redundancy Check）やパリティやチェックサムなどの情報を含ませてもよい。

ブロードキャスト４１０（共通指令情報）は、同期キャリア信号４０３と、対象となるアーム１０４を指定する対象アーム番号４０４と、対象となるアーム１０４を構成するセル１０５に共通の変調率４０５とを含んで構成される。中央制御装置１０７（第１の制御装置）は、各中間制御装置１１３（第２の制御装置）に対して、１種類の通信フレーム４０１に集約したブロードキャスト４１０（共通指令情報）を送信する。中間制御装置１１３（第２の制御装置）は、１種類の通信フレーム４０１に集約したブロードキャスト４１０に基づき、各セル制御装置２１３（第３の制御装置）を分散制御する。これにより、個々のセル１０５の制御情報を共通化しているので、通信フレーム４０１を短くして通信伝送遅延を減らすことができる。
指定セル情報４１１は、情報を取得するセル１０５を個々に指定する指定セル番号４０６と、指定されたセル１０５のダミー電圧情報、または、実際の電圧情報を格納するコンデンサ電圧情報４０７である。しかし、これに限られず、指定セル情報４１１は更に、ＩＧＢＴ素子２０５の温度情報を含んでもよい。

セル状態情報４１２（単位変換器の状態情報）は、例えば、各セル１０５の故障診断情報４０８である。故障診断情報４０８は、ｎ個の各セル１０５の故障の有無を示す最小限（例えば１ビット）の情報である。故障診断情報４０８を最小限とすることで、通信フレーム４０１を更に短くすることができる。通信フレーム４０１を短くすることにより、この通信フレーム４０１を格納するメモリ容量を削減すると共に、この通信フレーム４０１を処理する時間を短縮することが可能である。よって、全セル１０５の異常を短時間に検出して、この電力変換装置１１６ａを迅速に停止させることができる。

図４（ｂ）は、ブロードキャスト４１０の論理的な動作を示している。
図４（ｂ）に示すように、ブロードキャスト４１０は、親機である中央制御装置１０７から、子機である中間制御装置１１３にそれぞれ送信されたのちに、親機である中央制御装置１０７に戻される。

図４（ｃ）は、指定セル情報４１１の論理的な動作を示している。
図４（ｃ）に示すように、指定セル情報４１１は、親機である中央制御装置１０７から不図示の中間制御装置１１３を介して、子機である指定した第Ｋセルのセル制御装置２１３にそれぞれ送信され、親機である中央制御装置１０７に戻される。

図４（ｄ）は、セル状態情報４１２の論理的な動作を示している。
図４（ｄ）に示すように、セル状態情報４１２は、各子機であるセル制御装置２１３から、不図示の中間制御装置１１３を介して親機である中央制御装置１０７に一斉に送信される。

図５は、本実施形態における中間制御装置１１３とセル制御装置２１３の概略の構成図である。ここでは、第Ｋセル（不図示）に対応するセル制御装置２１３と、これに接続される中間制御装置１１３を詳細に示している。
中間制御装置１１３は、フレーム送受信部５１０と、メモリ５１１と、複数のセル制御部５０８とを備えている。
フレーム送受信部５１０は、図４に示す通信フレーム４０１を送受信するものである。フレーム送受信部５１０は、受信した通信フレーム４０１をメモリ５１１に書き込んだのち、所定周期で他の装置に送信する。
メモリ５１１は、通信フレーム４０１を一時的に格納するバッファである。
各セル制御部５０８は、ＰＷＭ（Pulse Width Modulation）制御部５０４と、論理積演算部５０５と、パラレル／シリアル信号変換器５０２ａと、電気／光信号変換器５０３ａと、光／電気信号変換器５０３ｄと、シリアル／パラレル信号変換器５０２ｄとを備えている。なお、図ではＰＷＭ（Pulse Width Modulation）制御部５０４を単に「ＰＷＭ」と記載し、論理積演算部５０５を単に「論理積」と記載している。セル制御部５０８は、それぞれ２本の光ファイバケーブル１１５（図２参照）を介してセル制御装置２１３に接続される。

セル制御装置２１３は、光／電気信号変換器５０３ｂと、シリアル／パラレル信号変換器５０２ｂと、パラレル／シリアル信号変換器５０２ｃと、電気／光信号変換器５０３ｃとを備えている。
第Ｋセルに対応するセル制御装置２１３およびセル制御部５０８は、第Ｋセルに固有のＩＤ番号Ｑを、不図示の記憶部に格納する。
セル制御部５０８は、通信フレーム４０１の対象アーム番号４０４の情報が、自身か属するアームの識別番号と等しい場合に、自身のキャリア位相を強制的に所定値（例えば零）に設定する。セル制御部５０８は、第Ｋセルが属するアーム１０４の相情報（Ｕ相・Ｖ相・Ｗ相）を不図示の記憶部に格納する。セル制御部５０８は、フレーム送受信部５１０が受信した通信フレーム４０１の変調率４０５から、第Ｋセルが属する相の変調率を抽出して、自身の変調率とする。セル制御部５０８は更に、通信フレーム４０１の指定セル番号４０６の情報が、自身のＩＤ番号Ｑと等しい場合に、コンデンサ電圧情報４０７を書き換える。

以下、適宜図４と図５とを参照しつつ、中間制御装置１１３から、第Ｋセルに対応するセル制御装置２１３への信号の流れを説明する。
中間制御装置１１３のフレーム送受信部５１０は、通信フレーム４０１を所定周期で受信する。通信フレーム４０１の受信周期は、中央制御装置１０７の制御周期である。
中間制御装置１１３の第Ｋセルに対応するセル制御部５０８において、メモリ５１１に格納された同期キャリア信号４０３と変調率４０５とは、ＰＷＭ制御部５０４によって２個のＰＷＭ信号となり、論理積演算部５０５に出力する。

ＰＷＭ制御部５０４から出力される２個のＰＷＭ信号は、論理積演算部５０５によって運転許可信号５０１との論理積が演算され、新たな２個のＰＷＭ信号となる。運転許可信号５０１が「停止」を示す０のとき、新たな２個のＰＷＭ信号は共にオフとなる。運転許可信号５０１は、不図示の他の制御信号によって指示されている。しかし、これに限られず、運転許可信号５０１は、通信フレーム４０１（図４参照）のいずれかに含まれてもよい。
論理積演算部５０５から出力された新たな２個のＰＷＭ信号（パラレル信号）は、第Ｋセルに対応するパラレル／シリアル信号変換器５０２ａにより、シリアル信号（電気信号）に変換される。

このシリアル信号（電気信号）は、電気／光信号変換器５０３ａにより光信号に変換される。この光信号は、光ファイバケーブル１１５を介して、第Ｋセルに対応するセル制御装置２１３に送信される。
第Ｋセルに対応するセル制御装置２１３において、不図示の光トランシーバ２１４によって、光信号が受信される。この光信号は、光／電気信号変換器５０３ｂによって電気信号（シリアル信号）に変換される。この電気信号（シリアル信号）は、シリアル／パラレル信号変換器５０２ｂによって２個のパラレル信号に変換される。これら２個のパラレル信号は、ＰＷＭ信号として、それぞれパルス指令Ｐ＿Ｐｕｌｓｅ，Ｎ＿Ｐｕｌｓｅとなる。パルス指令Ｐ＿Ｐｕｌｓｅは、ハイサイドのＩＧＢＴ素子２０５（図２参照）のゲート電圧である。パルス指令Ｎ＿Ｐｕｌｓｅは、ローサイドのＩＧＢＴ素子２０５（図２参照）のゲート電圧である。

次に、第Ｋセルのセル制御装置２１３から中間制御装置１１３への信号の流れを説明する。第Ｋセルに対応するセル制御装置２１３は、所定の制御周期でコンデンサ電圧検出値５０６と故障診断情報５０７とを取得する。なお、図５ではコンデンサ電圧検出値５０６を、単に「コンデンサ電圧」と記載している。このコンデンサ電圧検出値５０６と故障診断情報５０７は、パラレル／シリアル信号変換器５０２ｃによってシリアル信号に変換される。このシリアル信号（電気信号）は、電気／光信号変換器５０３ｃによって光信号に変換され、不図示の光トランシーバ２１４と光ファイバケーブル１１５とを介して中間制御装置１１３のセル制御部５０８に送信される。
中間制御装置１１３の第Ｋセルに対応するセル制御部５０８において、不図示の光トランシーバ１１４によって、光信号が受信される。この光信号は、光／電気信号変換器５０３ｄによってシリアル信号（電気信号）に変換される。シリアル信号（電気信号）は、シリアル／パラレル信号変換器５０２ｄによってパラレル信号に変換されて、コンデンサ電圧検出値５０６と故障診断情報５０７として出力されて、メモリ５１１に格納される通信フレーム４０１を書き換える。

図４に示す通信フレーム４０１のコンデンサ電圧情報４０７には、当初はダミー情報が格納されている。通信フレーム４０１の指定セル番号４０６の情報がセル制御部５０８のＩＤ番号Ｑと等しいならば、コンデンサ電圧検出値５０６は、通信フレーム４０１のコンデンサ電圧情報４０７に格納される。このように通信フレーム４０１は、指定セル番号４０６で指定されたセルのコンデンサ電圧検出値５０６のみをコンデンサ電圧情報４０７に格納しているので、通信フレーム４０１を短くすることができる。
故障診断情報５０７は、すべてのセル１０５にそれぞれ割り当てられた故障診断情報４０８のうち、第Ｋセルに対応するものに対して書き込まれる。
メモリ５１１に格納される通信フレーム４０１は、フレーム送受信部５１０により、次の中間制御装置１１３や中央制御装置１０７に送信される。例えば、中間制御装置１１３が６台のとき、第５番目の中間制御装置１１３のメモリ５１１に格納される通信フレーム４０１は、第６番目の中間制御装置１１３に送信される。第６番目の中間制御装置１１３のメモリ５１１に格納される通信フレーム４０１は、中央制御装置１０７に送信される。中央制御装置１０７は、送信される通信フレーム４０１から指定したセルのコンデンサ電圧情報４０７と、各セル１０５の簡易的な故障診断情報４０８とを取得する。

以上で説明したように、本実施形態では、中央制御装置１０７が生成する通信フレーム４０１に指定したセル１０５のコンデンサ電圧情報４０７と各セル１０５の最小限の故障診断情報４０８のみを書き込む。故障診断情報４０８は、例えばセル１０５ごとに１ビットの情報で故障の有無を示している。よって通信フレーム４０１を短くすることができるので、中央制御装置１０７は、通信周期を短縮し、短周期で高速に指令を更新してセル１０５に伝送できる。これにより、電力変換装置１１６ａは、高速応答を実現しながら制御系の安定性を確保できる。

（変形例）
本発明は上記した実施形態に限定されるものではなく、様々な変形例が含まれる。例えば上記した実施形態は、本発明を分かりやすく説明するために詳細に説明したものであり、必ずしも説明した全ての構成を備えるものに限定されるものではない。ある実施形態の構成の一部を他の実施形態の構成に置き換えることが可能であり、ある実施形態の構成に他の実施形態の構成を加えることも可能である。また、各実施形態の構成の一部について、他の構成の追加・削除・置換をすることも可能である。

上記の各構成、機能、処理部などは、それらの一部または全部を、例えば集積回路などのハードウェアで実現してもよい。上記の各構成、機能などは、プロセッサがそれぞれの機能を実現するプログラムを解釈して実行することにより、ソフトウェアで実現してもよい。

各実施形態に於いて、制御線や情報線は、説明上必要と考えられるものを示しており、製品上必ずしも全ての制御線や情報線を示しているとは限らない。実際には、殆ど全ての構成が相互に接続されていると考えてもよい。
本発明の変形例として、例えば、次の（ａ）〜（ｇ）のようなものがある。

（ａ） 上記実施形態では、各セル１０５の構成がチョッパセルの場合について説明している。しかし、これに限られず、各セル１０５の構成は、フルブリッジセルであってもよい。フルブリッジセルで構成することにより、ＩＧＢＴ素子のオン・オフにより、直流コンデンサの両端電圧に依存した正または負の電圧と零電圧のいずれかを出力するように制御できる。

（ｂ） 上記実施形態の電力変換装置１１６ａは、三相電力系統１０１に連系する三相ＭＭＣである。しかし、これに限られず、本発明は、単相系統に連系する単相ＭＭＣや、モータを駆動するＭＭＣや、千鳥トランスを用いた零相キャンセル型ＭＭＣ(ＺＣ-ＭＭＣ)などに適用してもよい。
（ｃ） 本実施形態の中間制御装置１１３は、ｎ台のセル制御装置２１３を１対ｎでスター接続しているが、ｎ台のセル制御装置２１３をデイジーチェーン接続してもよい。これにより、中間制御装置１１３は、光トランシーバ１１４の個数を２個に削減することができる。

（ｄ） 通信フレームは、１種類に限られず、例えば共通指令情報、状態情報、複数セルのうちいずれか１つを指定する情報および指定したセルの内部情報の３種類に分割されていてもよく、これらの情報を任意に結合されていてもよい。中央制御装置１０７は、これら分割された通信フレームを所定パターンで繰り返し送信する。中央制御装置１０７は、これら分割された通信フレームを順番に繰り返し送信してもよい。

（ｅ） 各セル１０５は、アーム１０４の単位で中間制御装置１１３にスター接続されていてもよい。これにより、中央制御装置１０７は、アーム１０４の単位の制御情報を各中間制御装置１１３に送信する。各中間制御装置１１３は、アーム１０４の単位の制御情報を、各セル１０５のセル制御装置２１３の単位に変換して制御することができる。

（ｆ） 各セル１０５は、交流各相の単位で中間制御装置１１３にスター接続されていてもよい。これにより、中央制御装置１０７は、交流各相単位の制御情報を各中間制御装置１１３に送信する。各中間制御装置１１３は、交流各相単位の制御情報を、各セル１０５のセル制御装置２１３の単位に変換して制御することができる。
（ｇ） 電力変換装置が備える交流端子の各相は、変圧器を介して、三相電力系統１０１などの多相電源に接続されるほか、モータなどの多相負荷に接続されていてもよい。

１０１ 三相電力系統 （多相電源）
１０２ 変圧器
１０３ 電力変換回路
１０４ アーム
１０５ セル （単位変換器）
１０６ リアクトル
１０７ 中央制御装置 （第１の制御装置）
１０８ 交流電圧センサ
１０９ 電流センサ
１１０ 光トランシーバ
１１１ 光ファイバケーブル
１１２ 光トランシーバ
１１３ 中間制御装置 （第２の制御装置）
１１４ 光トランシーバ
１１５ 光ファイバケーブル
１１６ａ，１１６ｂ 電力変換装置
１３０ 電力系統
２０１ チョッパセル （単位変換器）
２０２ 半導体素子 （スイッチング素子）
２０３ 半導体素子 （スイッチング素子）
２０４ コンデンサ （エネルギ貯蔵要素）
２０５ ＩＧＢＴ素子
２０６ 逆並列ダイオード
２０８ 電圧センサ
２０９，２１０ ゲートドライバ
２１１，２１２ 抵抗器
２１３ セル制御装置 （第３の制御装置）
２１４ 光トランシーバ
３０１ 通信制御システム
４０１ 通信フレーム
４０２ 信号開始マーク
４０３ 同期キャリア信号
４０４ 対象アーム番号
４０５ 変調率
４０６ 指定セル番号
４０７ コンデンサ電圧情報
４０８ 故障診断情報
４０９ 信号終了マーク
４１０ ブロードキャスト （共通指令情報）
４１１ 指定セル情報
４１２ セル状態情報 （単位変換器の状態情報）
５０１ 運転許可信号
５０２ａ，５０２ｃ パラレル／シリアル信号変換器
５０２ｂ，５０２ｄ シリアル／パラレル信号変換器
５０３ａ，５０３ｃ 電気／光信号変換器
５０３ｂ，５０３ｄ 光／電気信号変換器
５０４ ＰＷＭ制御部
５０５ 論理積演算部
５０６ コンデンサ電圧検出値
５０７ 故障診断情報

Claims (14)

1. 少なくとも１つのエネルギ貯蔵要素および少なくとも１つのスイッチング素子とを備え、前記スイッチング素子のオン・オフにより前記エネルギ貯蔵要素の電圧に依存した正または負の電圧と零電圧のいずれかを出力する単位変換器と、
   前記単位変換器を直列に１または複数台接続して構成したアームと、
   前記アームを複数備えて、交流を直流に、または、直流を交流に変換可能な電力変換回路と、
   各前記単位変換器を統括して制御する第１の制御装置と、
   前記第１の制御装置にデイジーチェーン接続される複数の第２の制御装置と、
   前記第２の制御装置に接続されて、各前記単位変換器をそれぞれ制御する第３の制御装置と、
   を備え、
   各前記単位変換器は、前記アーム単位で前記第２の制御装置にスター接続される、
   ことを特徴とする電力変換装置。
2. 前記第１の制御装置が各前記第２の制御装置と送受信する通信フレームは、１種類である、
   こと特徴とする請求項１に記載の電力変換装置。
3. 前記第１の制御装置が各前記第２の制御装置と送受信する通信フレームは、各前記第２の制御装置への共通指令情報を含んで構成される、
   こと特徴とする請求項１に記載の電力変換装置。
4. 前記共通指令情報は、各前記単位変換器に対する同期キャリア信号と変調率とを含んで構成される、
   こと特徴とする請求項３に記載の電力変換装置。
5. 前記通信フレームは更に、各前記単位変換器の状態情報を含んで構成される、
   こと特徴とする請求項３に記載の電力変換装置。
6. 前記状態情報は、各前記単位変換器ごとの状態を１ビットで示す、
   こと特徴とする請求項５に記載の電力変換装置。
7. 前記状態情報は、各前記単位変換器の故障の有無を示す情報である、
   こと特徴とする請求項５に記載の電力変換装置。
8. 前記通信フレームは更に、複数の前記単位変換器のうちいずれか１つを指定する情報および当該単位変換器に係る内部情報を含んで構成される、
   こと特徴とする請求項５に記載の電力変換装置。
9. 前記単位変換器に係る内部情報は、前記エネルギ貯蔵要素の電圧情報または前記スイッチング素子の温度情報を含んでいる、
   こと特徴とする請求項８に記載の電力変換装置。
10. 前記第３の制御装置は、自身が制御する単位変換器と同電位の近傍に設置される、
    こと特徴とする請求項１に記載の電力変換装置。
11. 前記第２の制御装置は、各前記第３の制御装置をそれぞれ制御するセル制御部を備えている、
    こと特徴とする請求項１に記載の電力変換装置。
12. 前記第２の制御装置の前記セル制御部は、ＰＷＭ（Pulse Width Modulation）制御部を備えている、
    こと特徴とする請求項１１に記載の電力変換装置。
13. 前記電力変換回路の交流端子の各相は、変圧器を介して多相電源または多相負荷に接続される、
    こと特徴とする請求項１に記載の電力変換装置。
14. 少なくとも１つのエネルギ貯蔵要素および少なくとも１つのスイッチング素子とを備え、前記スイッチング素子のオン・オフにより前記エネルギ貯蔵要素の電圧に依存した正または負の電圧と零電圧のいずれかを出力する単位変換器と、
    前記単位変換器を直列に１または複数台接続して構成したアームと、
    前記アームを複数備える電力変換回路と、
    各前記単位変換器を統括して制御する第１の制御装置と、
    前記第１の制御装置にデイジーチェーン接続される複数の第２の制御装置と、
    前記第２の制御装置に接続される第３の制御装置とを備え、
    各前記単位変換器は、前記アーム単位で前記第２の制御装置にスター接続される電力変換装置の制御方法であって、
    前記第１の制御装置は、各前記第２の制御装置に１種類の通信フレームを送信して制御し、
    各前記第２の制御装置は、前記通信フレームに基づいて各前記第３の制御装置を制御し、
    各前記第３の制御装置は、自身の近傍に配置される単位変換器をそれぞれ制御する、
    こと特徴とする電力変換装置の制御方法。

Images