JP7419701B2 - 半導体装置の製造方法 - Google Patents

Description

この発明は、半導体装置の製造方法に関する。

従来、パワー半導体装置においても、通常の半導体装置と同様に、小型化や高性能化に伴って、素子構造の加工パターンの微細化や、電極部等の断面形状の高アスペクト比化が進んでいる。断面形状のアスペクト比とは、半導体基板の主面に平行な横方向の寸法（平面寸法）に対する、半導体基板の主面と直交する縦方向（厚さや深さ）の寸法の比率である（＝縦方向の寸法／横方向の寸法）。

半導体装置の各部のうち、高アスペクト比化が進んだ部分の一例として、層間絶縁膜のコンタクトホール内に埋め込まれて半導体基板に接触し所定電位を外部へ引き出す引出電極部が挙げられる。引出電極部のアスペクト比とは、引出電極部の幅（≒コンタクトホールの開口幅）に対する引出電極部の高さの比率（＝引出電極部の高さ／引出電極部の幅）であり、従来の０．６から現在の２．０まで高くなっている。

引出電極部は、引出電極部と略同じアスペクト比を有するコンタクトホール内に埋め込まれた導電材料で構成される。高アスペクト比の引出電極部の形成には、スパッタ法に代えて、ステップカバレッジ（段差被覆性）のよい化学気相成長（ＣＶＤ：Ｃｈｅｍｉｃａｌ Ｖａｐｏｒ Ｄｅｐｏｓｉｔｉｏｎ）法が用いられ、導電材料として埋め込み性の高いタングステン（Ｗ）が用いられるようになった。

従来の半導体装置の製造方法について、エミッタ電位を外部へ引き出すエミッタコンタクト（電気的接触部）となる引出電極部を備えた縦型ＩＧＢＴ（Ｉｎｓｕｌａｔｅｄ Ｇａｔｅ Ｂｉｐｏｌａｒ Ｔｒａｎｓｉｓｔｏｒ：絶縁ゲート型バイポーラトランジスタ）を例に説明する。図３２～３７は、従来の半導体装置の製造途中の状態を示す断面図である。図３２～３７には、１つの引出電極部１１６の形成領域付近を示し、他の引出電極部１１６の形成領域付近や、半導体基板１０９の内部の各部を図示省略する。

従来の半導体装置１１０を作製（製造）するにあたって、まず、半導体基板１０９内に、一般的なＩＧＢＴの素子構造の各部が形成される。半導体基板１０９上には、ゲート絶縁膜１０５および層間絶縁膜１１１が順に積層された状態となる。次に、層間絶縁膜１１１の表面から深さ方向に層間絶縁膜１１１およびゲート絶縁膜１０５を貫通して半導体基板１０９に達し、ｐ型ベース領域およびｎ⁺型エミッタ領域（不図示）を露出するコンタクトホール１１１ａを形成する（図３２）。

次に、スパッタ法により、半導体基板１０９、ゲート絶縁膜１０５および層間絶縁膜１１１の、コンタクトホール１１１ａ内に露出する部分の表面（すなわち半導体基板１０９のおもて面、ゲート絶縁膜１０５の側面および層間絶縁膜１１１の側面）上、および層間絶縁膜１１１の上面（半導体基板１０９のおもて面に平行な露出面）上に、これらの露出面に沿って、チタン（Ｔｉ）膜１１２および窒化チタン（ＴｉＮ）膜１１３を順に堆積する（図３３）。

次に、高速熱処理（ＲＴＡ：Ｒａｐｉｄ Ｔｈｅｒｍａｌ Ａｎｎｅａｌｉｎｇ）により、半導体基板１０９中のシリコン（Ｓｉ）原子とチタン膜１１２中のチタン原子とを反応させてチタン膜１１２をシリサイド化することで、チタンシリサイド（ＴｉＳｉ）膜１１４を形成する（図３４）。このチタンシリサイド膜１１４によって、チタン膜１１２と半導体基板１０９との接触抵抗が低抵抗なオーミック接触となる。

次に、ＣＶＤ法により窒化チタン膜１１３の表面にタングステン（Ｗ）膜１１５を堆積（形成）して、コンタクトホール１１１ａの内部をタングステン膜１１５で完全に埋め込む。このとき、層間絶縁膜１１１の上面の窒化チタン膜１１３上にも、タングステン膜１１５が堆積される。タングステン膜１１５の、コンタクトホール１１１ａ内の部分は、層間絶縁膜１１１の上面よりもコンタクトホール１１１ａの外側へ突出した状態となる。タングステン膜１１５の上面には、深さ方向にコンタクトホール１１１ａの中央部に対向する部分に、タングステン膜１１５の上面が半導体基板１０９側へ落ち込んでなる凹み１１５ａが生じる（図３５）。

次に、タングステン膜１１５、窒化チタン膜１１３およびチタン膜１１２をそれぞれドライエッチングによりエッチバックして、タングステン膜１１５、窒化チタン膜１１３およびチタン膜１１２の、層間絶縁膜１１１の上面の部分を除去する。これによって、タングステン膜１１５、窒化チタン膜１１３およびチタン膜１１２はコンタクトホール１１１ａの内部のみに残る（図３６）。タングステン膜１１５のドライエッチングと、窒化チタン膜１１３およびチタン膜１１２のドライエッチングと、で異なるガス種を用いる。

これらコンタクトホール１１１ａの内部に残るタングステン膜１１５、窒化チタン膜１１３およびチタン膜１１２で引出電極部１１６が構成される。その後、層間絶縁膜１１１および引出電極部１１６の上に、アルミニウム（Ａｌ）合金膜１１７を堆積する。アルミニウム合金膜１１７はエッチング後のタングステン膜１１５の上面の凹み１１５ｂに埋め込まれる。アルミニウム合金膜１１７の上面には、タングステン膜１１５の上面の凹み１１５ｂに基づく凹み１１７ａが生じる（図３７）。

このようにして、従来の半導体装置１１０が完成する。ここでは、従来の半導体装置１１０がエミッタ電位を外部へ引き出す一般的な構造のエミッタコンタクトである引出電極部１１６を備える場合を例に説明しているが、従来の半導体装置１１０が、エミッタコンタクトに代えて、引出電極部を埋め込んだトレンチコンタクトや、ゲート電位を外部へ引き出すゲートコンタクトとなる引出電極部を備える場合であっても、当該引出電極部は上記引出電極部１１６と同じ断面形状となる。

トレンチコンタクトとは、半導体基板のおもて面から深さ方向にｎ⁺型エミッタ領域を貫通してｐ型ベース領域に達するエミッタトレンチの内部にエミッタコンタクトとなる引出電極部が埋め込まれ、エミッタトレンチの内壁に引出電極部と半導体基板とのオーミック接触が形成されたコンタクトである（例えば、下記特許文献１，２参照。）。下記特許文献１，２では、引出電極部がエミッタトレンチの底面に露出されたｐ⁺型コンタクト領域を介してｐ型ベース領域に電気的に接続されている。

引出電極部の電極材料として、銅（Ｃｕ）または銀（Ａｇ）の金属微粒子や、内部および表面に炭素微粉または炭素繊維を含有した、銅または銀の金属微粒子が提案されている（例えば、下記特許文献３～５参照。）。下記特許文献３～５では、分散性および充填性に優れ、金属が銅である場合にはさらに熱応力の低減、耐摩耗性の向上および凍結性の向上等の効果を複合し、金属が銀である場合にはさらに耐マイグレーションの向上等の効果を複合する。

高アスペクト比の引出電極部の別の形成方法として、層間絶縁膜のコンタクトホールを埋め込むように堆積したタングステン膜をエッチバックして、コンタクトホールの内部のみに引出電極部（プラグ）となるタングステン膜を残した後、層間絶縁膜の上面とタングステン膜の上面との間の段差を、アルゴン（Ａｒ）イオンによるスパッタエッチングにより平滑化することで、タングステン膜上に形成されるアルミニウム膜のステップカバレッジを向上させた方法が提案されている（例えば、下記特許文献６参照。）。

また、高アスペクト比の引出電極部の別の形成方法として、タングステン膜のエッチバックにより露出した窒化チタン膜をエッチングする前に、酸素（Ｏ₂）ガスによるプラズマ処理を行い、タングステン膜のオーバーエッチバックの過程で窒化チタン膜の表面に発生したチタン系のフッ化物（ＴｉＦｘ：副生成物）を除去する方法が提案されている（例えば、下記特許文献７参照。）。下記特許文献７では、窒化チタン膜のエッチング時にエッチング用マスクとなる副生成物を除去して、エッチング残渣の発生を防止している。

特開２００３－１０１０１９号公報 特開２０１２－０４９５７３号公報 特開２０１６－０００８４３号公報 特開２０１５－２１４７３４号公報 特開２０１５－１４８００９号公報 特開２００９－０５４８７９号公報 特開２００５－３０２７５２号公報

しかしながら、高アスペクト比の引出電極部１１６を形成する場合、上述した従来の半導体装置１１０の製造方法（図３２～３７参照）のようにＣＶＤ法を用いてタングステン膜１１５を堆積したとしても、タングステン膜１１５の上面の深さ方向にコンタクトホール１１１ａの中央部に対向する部分に、タングステン膜１１５の上面が半導体基板１０９側へ落ち込んでなる凹み１１５ａが生じることを防止することはできない。

タングステン膜１１５の堆積時の上面の凹み１１５ａの深さｄ１０１が深いと、タングステン膜１１５のエッチバック時に凹み１１５ａの内壁がドライエッチングされ、当該凹み１１５ａの半導体基板１０９側への落ち込みが進行する。これによって、タングステン膜１１５のエッチバック後の上面の凹み１１５ｂの底面がコンタクトホール１１１ａ内に侵入し、層間絶縁膜１１１の上面よりも半導体基板１０９側まで達してしまう。

タングステン膜１１５のエッチバック後の上面の凹み１１５ｂの深さ（以下、落ち込み深さとする）ｄ１０１’は、最も深くなる場合、深さ方向にタングステン膜１１５を貫通して窒化チタン膜１１３に達する。タングステン膜１１５のエッチバック後の上面の凹み１１５ｂの落ち込み深さｄ１０１’とは、層間絶縁膜１１１の上面から凹み１１５ｂの最も深い部分までの縦方向の距離である。

さらにタングステン膜１１５がドライエッチングされた場合、タングステン膜１１５が凹み１１５ｂを境に分離され、コンタクトホール１１１ａ内にタングステン膜１１５の下層の窒化チタン膜１１３が露出される。このコンタクトホール１１１ａ内に露出する窒化チタン膜１１３およびその下層のチタン膜１１２は、タングステン膜１１５のエッチバック後に続けて行うドライエッチングにより除去されてしまう。

これによって、コンタクトホール１１１ａ内に半導体基板１０９が露出されるため、その後、タングステン膜１１５上に堆積するアルミニウム合金膜１１７がコンタクトホール１１１ａの内部で半導体基板１０９に直接接触してしまう。この場合、半導体装置１１０の導通時に、アルミニウム合金膜１１７のアルミニウム原子のエレクトロマイグレーションなどによる信頼性が低下するという問題がある。

この問題を解決する方法の１つとして、タングステン膜１１５の堆積後、タングステン膜１１５のエッチバック前に、タングステン膜１１５の堆積時の上面の凹み１１５ａを導電材料で埋め込んで、タングステン膜１１５の上面を略平坦にすることが挙げられる。タングステン膜１１５の堆積時の上面の凹み１１５ａを埋め込む導電材料としては、例えば、上記特許文献３～５に開示された銅または銀の金属微粒子が想定される。

タングステン膜１１５の堆積時の上面の凹み１１５ａを導電材料で埋め込む工程を追加する場合、この工程を追加することによって生じる追加コストに見合った特性向上が見込める場合を除いて、タングステン膜１１５の堆積後に続けて行うタングステン膜１１５、窒化チタン膜１１３およびチタン膜１１２のドライエッチングの工程を極端に複雑化・高コスト化させないことが望ましい。

しかしながら、上記特許文献３～７には、タングステン膜１１５の堆積時の上面の凹み１１５ａを埋め込むのに最適な材料や、タングステン膜１１５の堆積時の上面の凹み１１５ａを所定材料で埋め込んだ後に続けて行うドライエッチングを複雑化させないための方法や、タングステン膜１１５のエッチバック後の上面の凹み１１５ｂの落ち込み深さｄ１０１’を進行させない方法について記載されていない。

この発明は、上述した従来技術による問題点を解消するため、上面の凹みに層間絶縁膜の上面よりも半導体基板側への落ち込みが生じない引出電極部を簡易な方法で形成することができる半導体装置の製造方法を提供することを目的とする。

上述した課題を解決し、本発明の目的を達成するため、この発明にかかる半導体装置の製造方法は、次の特徴を有する。半導体基板の第１主面側に所定の素子構造を形成する第１形成工程を行う。前記半導体基板の第１主面上に、前記素子構造を覆う層間絶縁膜を形成する第２形成工程を行う。前記層間絶縁膜を深さ方向に貫通して、前記素子構造の一部を露出するコンタクトホールを形成する第３形成工程を行う。化学気相成長法によりタングステン膜を堆積して前記コンタクトホールを完全に埋め込み、前記コンタクトホールの内部において前記タングステン膜と前記素子構造とを電気的に接続する第４形成工程を行う。

エッチングにより前記タングステン膜を選択的に除去して前記コンタクトホールの内部に残す第１エッチング工程を行う。前記タングステン膜の上面に、アルミニウムを含む金属電極膜を形成する第５形成工程を行う。前記第４形成工程では、前記タングステン膜の上面において、深さ方向に前記コンタクトホールの中央部に対向する部分に生じる凹みが前記層間絶縁膜の上面よりも上方に移動するまで前記タングステン膜を堆積する。前記第４形成工程の後、前記第１エッチング工程の前に、前記タングステン膜の上面の、深さ方向に前記コンタクトホールに対向する部分を、金属またはレジストを材料とするマスク膜で覆う被覆工程をさらに行う。前記第１エッチング工程では、前記マスク膜をマスクとして前記タングステン膜をエッチングすることによって、前記タングステン膜の前記マスク膜に覆われた部分を前記第４形成工程時と同じ状態で残す。前記第５形成工程では、前記第１エッチング工程時と同じ状態で残る前記タングステン膜の上面に前記金属電極膜を形成する。

また、この発明にかかる半導体装置の製造方法は、上述した発明において、前記マスク膜の幅は、前記コンタクトホールの開口幅の０．５倍以上２．０倍以下であることを特徴とする。

また、この発明にかかる半導体装置の製造方法は、上述した発明において、前記被覆工程では、前記タングステン膜の上面の、前記コンタクトホールの中心位置から前記コンタクトホールの両側面へ向かう方向にそれぞれ少なくとも前記コンタクトホールの開口幅の２５％を前記マスク膜で覆うことを特徴とする。

また、この発明にかかる半導体装置の製造方法は、上述した発明において、前記第３形成工程の後、前記第４形成工程の前に、前記層間絶縁膜の上面および前記コンタクトホールの内部の露出面に沿ってバリアメタルを形成する第６形成工程をさらに含む。前記第４形成工程では、前記バリアメタルの上に前記タングステン膜を堆積する。前記第１エッチング工程の後、前記第５形成工程の前に、前記タングステン膜の残部をマスクとして、エッチングにより前記バリアメタルを選択的に除去する第２エッチング工程をさらに含む。前記タングステン膜の残部および前記バリアメタルの残部で、前記素子構造の所定電位を外部へ引き出す引出電極部を形成することを特徴とする。

また、この発明にかかる半導体装置の製造方法は、上述した発明において、前記第１エッチング工程では、処理炉内に、前記第１エッチング工程で用いる第１ガスを導入してドライエッチングを行う。前記第２エッチング工程では、前記第１エッチング工程で用いた同一の前記処理炉内に前記第２エッチング工程で用いる第２ガスを導入して、前記第１エッチング工程に連続してドライエッチングを行うことを特徴とする。

また、この発明にかかる半導体装置の製造方法は、上述した発明において、前記マスク膜の前記材料は、チタン、窒化チタン、銀、金、ニッケルまたはタングステンであることを特徴とする。

また、この発明にかかる半導体装置の製造方法は、上述した発明において、前記マスク膜の前記材料は、５ｎｍ以上５００ｎｍ以下程度の粒径を有する金属微粒子であることを特徴とする。

また、この発明にかかる半導体装置の製造方法は、上述した発明において、前記被覆工程では、前記バリアメタルと同じ前記材料で前記マスク膜を形成する。前記第２エッチング工程では、前記バリアメタルを選択的に除去するとともに、前記マスク膜を除去することを特徴とする。

また、この発明にかかる半導体装置の製造方法は、上述した発明において、前記被覆工程では、印刷技術を用いて、前記タングステン膜の上面の凹みを含む領域に前記材料を塗布して前記マスク膜を形成することを特徴とする。

また、この発明にかかる半導体装置の製造方法は、上述した発明において、前記マスク膜の前記材料はレジストであり、前記第２エッチング工程の後、前記第５形成工程の前に、前記マスク膜を除去する除去工程をさらに含むことを特徴とする。

上述した発明によれば、タングステン膜の上面の凹みをマスク膜で覆う被覆工程を追加することで、その後、製品完成までの各工程を経ても、タングステン膜の上面の凹みが層間絶縁膜の上面よりもコンタクトホールの外側に突出する部分に位置したままの状態を維持することができる。

本発明にかかる半導体装置の製造方法によれば、上面の凹みに層間絶縁膜の上面よりも半導体基板側への落ち込みが生じない引出電極部を簡易な方法で形成することができるという効果を奏する。

実施の形態１にかかる半導体装置の製造方法により製造される半導体装置の構造を示す断面図である。 実施の形態１にかかる半導体装置の製造方法により製造される半導体装置の製造途中の状態を示す断面図である。 実施の形態１にかかる半導体装置の製造方法により製造される半導体装置の製造途中の状態を示す断面図である。 実施の形態１にかかる半導体装置の製造方法により製造される半導体装置の製造途中の状態を示す断面図である。 実施の形態１にかかる半導体装置の製造方法により製造される半導体装置の製造途中の状態を示す断面図である。 実施の形態１にかかる半導体装置の製造方法により製造される半導体装置の製造途中の状態を示す断面図である。 実施の形態１にかかる半導体装置の製造方法により製造される半導体装置の製造途中の状態を示す断面図である。 実施の形態１にかかる半導体装置の製造方法により製造される半導体装置の製造途中の状態を示す断面図である。 実施の形態１にかかる半導体装置の製造方法により製造される半導体装置の製造途中の状態を示す断面図である。 実施の形態１にかかる半導体装置の製造方法により製造される半導体装置の製造途中の状態を示す断面図である。 実施の形態２にかかる半導体装置の製造途中の状態を示す断面図である。 実施の形態２にかかる半導体装置の製造途中の状態を示す断面図である。 実施の形態２にかかる半導体装置の製造途中の状態を示す断面図である。 実施の形態３にかかる半導体装置の製造方法により製造される半導体装置の構造を示す断面図である。 実施の形態３にかかる半導体装置の製造方法により製造される半導体装置の製造途中の状態を示す断面図である。 実施の形態３にかかる半導体装置の製造方法により製造される半導体装置の製造途中の状態を示す断面図である。 実施の形態３にかかる半導体装置の製造方法により製造される半導体装置の製造途中の状態を示す断面図である。 実施の形態３にかかる半導体装置の製造方法により製造される半導体装置の製造途中の状態を示す断面図である。 実施の形態３にかかる半導体装置の製造方法により製造される半導体装置の製造途中の状態を示す断面図である。 実施の形態４にかかる半導体装置の製造途中の状態を示す断面図である。 実施の形態４にかかる半導体装置の製造途中の状態を示す断面図である。 実施の形態４にかかる半導体装置の製造途中の状態を示す断面図である。 実施の形態５にかかる半導体装置の製造方法により製造される半導体装置の構造を示す断面図である。 実施の形態５にかかる半導体装置の製造方法により製造される半導体装置の製造途中の状態を示す断面図である。 実施の形態５にかかる半導体装置の製造方法により製造される半導体装置の製造途中の状態を示す断面図である。 実施の形態５にかかる半導体装置の製造方法により製造される半導体装置の製造途中の状態を示す断面図である。 実施の形態５にかかる半導体装置の製造方法により製造される半導体装置の製造途中の状態を示す断面図である。 実施の形態５にかかる半導体装置の製造方法により製造される半導体装置の製造途中の状態を示す断面図である。 実施の形態６にかかる半導体装置の製造途中の状態を示す断面図である。 実施の形態６にかかる半導体装置の製造途中の状態を示す断面図である。 実施の形態６にかかる半導体装置の製造途中の状態を示す断面図である。 従来の半導体装置の製造途中の状態を示す断面図である。 従来の半導体装置の製造途中の状態を示す断面図である。 従来の半導体装置の製造途中の状態を示す断面図である。 従来の半導体装置の製造途中の状態を示す断面図である。 従来の半導体装置の製造途中の状態を示す断面図である。 従来の半導体装置の製造途中の状態を示す断面図である。

以下に添付図面を参照して、この発明にかかる半導体装置の製造方法の好適な実施の形態を詳細に説明する。本明細書および添付図面においては、ｎまたはｐを冠記した層や領域では、それぞれ電子または正孔が多数キャリアであることを意味する。また、ｎやｐに付す＋および－は、それぞれそれが付されていない層や領域よりも高不純物濃度および低不純物濃度であることを意味する。なお、以下の実施の形態の説明および添付図面において、同様の構成には同一の符号を付し、重複する説明を省略する。

（実施の形態１）
実施の形態１にかかる半導体装置の製造方法について説明するにあたって、まず、実施の形態１にかかる半導体装置の製造方法により製造（作製）される半導体装置の構造について説明する。図１は、実施の形態１にかかる半導体装置の製造方法により製造される半導体装置の構造を示す断面図である。

図１に示す実施の形態１にかかる半導体装置の製造方法により製造される半導体装置１０は、半導体基板（半導体チップ）９のおもて面側に、トレンチゲート構造の一般的なＭＯＳゲート（金属－酸化膜－半導体の３層構造からなる絶縁ゲート）と、エミッタ電位を外部へ引き出すエミッタコンタクト（電気的接触部）となる引出電極部１６と、を備えた縦型ＩＧＢＴである。この半導体装置１０は、高アスペクト比の引出電極部１６を有する例えばパワー半導体装置である。

パワー半導体装置とは、例えば、通常の半導体装置よりも高電圧（例えば６００Ｖ以上）や大電流（例えば５０Ａ以上）を扱う、電力変換装置や種々の産業用機械などの電源装置などに使用される半導体装置である。通常の半導体装置とは、例えば演算処理を行うＣＰＵ（Ｃｅｎｔｒａｌ Ｐｒｏｃｅｓｓｉｎｇ Ｕｎｉｔ：中央処理装置）や、データを記憶するメモリ等のＬＳＩ（Ｌａｒｇｅ Ｓｃａｌｅ Ｉｎｔｅｇｒａｔｉｏｎ：大規模集積回路）を構成する半導体装置である。

半導体基板９は、例えば、シリコン（Ｓｉ）を半導体材料とするインゴットから切り出されたバルク基板である。半導体基板９は、例えば、シリコンよりもバンドギャップの広い炭化珪素（ＳｉＣ）等の半導体を半導体材料としてもよく、この場合、ｐ⁺型コレクタ領域８、ｎ型フィールドストップ（ＦＳ：Ｆｅｉｌｄ Ｓｔｏｐ）領域７、ｎ^-型ドリフト領域１およびｐ型ベース領域２となる炭化珪素層を順にエピタキシャル成長法により積層したエピタキシャル基板であってもよい。

ＭＯＳゲートは、ｐ型ベース領域２、ｎ⁺型エミッタ領域３、ゲートトレンチ４、ゲート絶縁膜５およびゲート電極６で構成される。１つのＭＯＳゲートで、ＩＧＢＴの１つの単位セル（素子の構成単位）が構成される。ＩＧＢＴの複数の単位セルは、半導体基板９の活性領域に隣接して配置されている。ｎ^-型ドリフト領域１は、半導体基板９の内部に設けられ、半導体基板９のおもて面に平行な方向に、半導体基板９の中央部から端部（チップ側面）まで延在している。

活性領域は、ＩＧＢＴのオン時にＩＧＢＴの主電流が流れる領域である。活性領域と半導体基板９の端部との間は、活性領域の周囲を囲み、半導体基板９のおもて面側の電界を緩和して耐圧を保持するエッジ終端領域である。エッジ終端領域には、例えばフィールドリミッティングリング（ＦＬＲ：Ｆｉｅｌｄ Ｌｉｍｉｔｉｎｇ Ｒｉｎｇ）や接合終端（ＪＴＥ：Ｊｕｎｃｔｉｏｎ Ｔｅｒｍｉｎａｔｉｏｎ Ｅｘｔｅｎｓｉｏｎ）構造等の耐圧構造（不図示）が配置される。耐圧とは、素子が誤動作や破壊を起こさない限界の電圧である。

ｐ型ベース領域２は、半導体基板９のおもて面とｎ^-型ドリフト領域１との間に、ｎ^-型ドリフト領域１に隣接して設けられ、かつ半導体基板９のおもて面に露出されている。ｎ⁺型エミッタ領域３は、半導体基板９のおもて面の表面領域にイオン注入により形成された拡散領域である。ｎ⁺型エミッタ領域３は、半導体基板９のおもて面とｐ型ベース領域２との間に、ｐ型ベース領域２に接して選択的に設けられている。ｎ⁺型エミッタ領域３は、他の単位セルのｎ⁺型エミッタ領域３と離れて配置されている。

ゲートトレンチ４は、半導体基板９のおもて面からｎ⁺型エミッタ領域３およびｐ型ベース領域２を貫通してｎ^-型ドリフト領域１に達する。ゲートトレンチ４は、例えば、半導体基板９のおもて面に平行な方向に延びるストライプ状に配置されていてもよい。また、ゲートトレンチ４は、半導体基板９のおもて面側から見てマトリクス状に配置されていてもよい。ゲートトレンチ４がマトリクス状に配置されている場合、ゲートトレンチ４の平面形状は例えば略矩形状または略円形状であってもよい。

ゲートトレンチ４の内部に、ゲート絶縁膜５を介してゲート電極６が設けられている。ゲート絶縁膜５は、ゲートトレンチ４の内壁から半導体基板９のおもて面へ延在して、半導体基板９のおもて面の、引出電極部１６との接触箇所以外の部分を覆っていてもよい。ゲート電極６は、ゲートトレンチ４の側壁においてゲート絶縁膜５を挟んでｎ⁺型エミッタ領域３に対向する。ゲート電極６は、例えばポリシリコン（ｐｏｌｙ－Ｓｉ）等の導電層である。

また、半導体基板９の内部には、半導体基板９の裏面とｎ^-型ドリフト領域１との間に、ｎ型ＦＳ領域７およびｐ⁺型コレクタ領域８が設けられている。ｐ⁺型コレクタ領域８は、半導体基板９の裏面に露出されている。ｐ⁺型コレクタ領域８は、半導体基板９のおもて面に平行な方向に、半導体基板９の中央部から端部まで延在している。ｎ型ＦＳ領域７は、半導体基板９の裏面からｐ⁺型コレクタ領域８よりも深い位置に設けられ、ｎ^-型ドリフト領域１に接する。

層間絶縁膜１１は、半導体基板９のおもて面の全面に設けられ、ゲート電極６を覆う。層間絶縁膜１１を深さ方向に貫通して半導体基板９に達するコンタクトホール１１ａが設けられている。コンタクトホール１１ａは、半導体基板９から離れるにしたがって幅を広くしたテーパー状の断面形状であってもよい。コンタクトホール１１ａの幅は、半導体基板９との境界部分（以下、下部とする）で最も狭く、半導体基板９から最も離れた部分（以下、上部とする）で最も広くなっている。

コンタクトホール１１ａには、ｐ型ベース領域２が露出されている。コンタクトホール１１ａに、さらにｎ⁺型エミッタ領域３が露出されていてもよい。半導体基板９のおもて面とｐ型ベース領域２との間であって、かつ隣り合うｎ⁺型エミッタ領域３間に、ｐ⁺⁺型コンタクト領域（不図示）が設けられていてもよい。隣り合うｎ⁺型エミッタ領域３間にｐ⁺⁺型コンタクト領域が設けられている場合、ｐ型ベース領域２に代えて、コンタクトホール１１ａにｐ⁺⁺型コンタクト領域が露出される。

半導体基板９、ゲート絶縁膜５および層間絶縁膜１１の、コンタクトホール１１ａ内に露出する部分の表面（すなわち半導体基板９のおもて面、ゲート絶縁膜５の側面および層間絶縁膜１１の側面）上に、これらの露出面に沿って、チタン（Ｔｉ）膜１２および窒化チタン（ＴｉＮ）膜１３が順に積層されている。チタン膜１２および窒化チタン膜１３は、コンタクトホール１１ａ内から層間絶縁膜１１の上面（アルミニウム合金膜１７側の表面であり、かつ半導体基板９のおもて面に平行な表面）へ延在している。

チタン膜１２および窒化チタン膜１３は、層間絶縁膜１１の上面の、深さ方向にゲートトレンチ４に対向する部分には設けられていない。チタン膜１２および窒化チタン膜１３は、後述するＣＶＤ法によるタングステン（Ｗ）膜１５の形成時にＣＶＤ装置のチャンバー（処理炉）内に導入するガスが半導体基板９のおもて面に接触することを防止する機能を有する。また、チタン膜１２および窒化チタン膜１３は、これらの金属膜を挟んで対向するアルミニウム合金膜と半導体基板９との相互反応を防止するバリアメタルである。

チタン膜１２および窒化チタン膜１３は、半導体基板９、ゲート絶縁膜５および層間絶縁膜１１の、コンタクトホール１１ａ内に露出する部分の表面に沿って表面全体を一様に覆っている。チタン膜１２および窒化チタン膜１３は、半導体基板９のおもて面に対して傾斜が大きい部分（コンタクトホール１１ａの側壁）や、コンタクトホール１１ａの底部分（すなわち半導体基板９のおもて面）では厚さが薄くなる傾向にあるが、プロセスのばらつきによって許容される誤差を含む範囲で、バリアメタルの機能を発揮する上で問題ない厚さに調整することが必要である。チタン膜１２および窒化チタン膜１３は、それぞれ、バリアメタルとしての機能が得られる程度の一般的な厚さを有していればよい。具体的には、チタン膜１２および窒化チタン膜１３の各厚さともに、例えば０．２μｍ以下程度である。

コンタクトホール１１ａの内部において、半導体基板９のおもて面にチタンシリサイド（ＴｉＳｉ）膜１４が設けられている。チタンシリサイド膜１４は、チタン膜１２の、半導体基板９に接触する部分の少なくとも一部が半導体基板９とシリサイド化されてなる。チタンシリサイド膜１４は、コンタクトホール１１ａの内部において半導体基板９にオーミック接触して、ｐ型ベース領域２およびｎ⁺型エミッタ領域３に（ｐ⁺⁺型コンタクト領域を有する場合、さらにｐ⁺⁺型コンタクト領域に）電気的に接続されている。

また、コンタクトホール１１ａの内部において、窒化チタン膜１３の上には、タングステン膜１５が設けられている。コンタクトホール１１ａの内部において、窒化チタン膜１３の内側は、タングステン膜１５で完全に埋め込まれている。タングステン膜１５は、層間絶縁膜１１の上面からコンタクトホール１１ａの外側へ突出し、かつ層間絶縁膜１１の上面の窒化チタン膜１３上に延在している。タングステン膜１５の、層間絶縁膜１１の上面よりもコンタクトホール１１ａの外側へ突出した部分の幅ｗ１２は、コンタクトホール１１ａの上部の開口幅ｗ１１の０．５倍以上である。ただし、後述するように、タングステン膜１５の上面の、コンタクトホール１１ａの中心位置を０％として少なくともコンタクトホール１１ａの開口幅ｗ１１の±２５％は覆われることとする。

タングステン膜１５の上面（アルミニウム合金膜１７との接触面）には、深さ方向にコンタクトホール１１ａの中央部に対向する部分に、タングステン膜１５の上面が半導体基板９側へ落ち込んでなる凹み１５ａが生じている。このタングステン膜１５の上面の凹み１５ａは、層間絶縁膜１１の上面とコンタクトホール１１ａに露出する半導体基板９の表面とで形成される段差によりタングステン膜１５の堆積時（後述する図６参照）に生じるものである。

タングステン膜１５の堆積時にタングステン膜１５の上面に凹み１５ａが生じる主な理由としては、主としてタングステン膜１５の成長に伴って、コンタクトホール１１ａの開口端部が徐々に丸みをおびてくるため、と推測される。熱ＣＶＤにより、タングステン膜１５は、コンタクトホール１１ａの底部から側壁、そして層間絶縁膜１１の上面にかけて、膜厚がほぼ均等に成長する。タングステン膜１５の成長にしたがい、コンタクトホール１１ａの開口エッジ部（断面でみた場合、角の頂点）では、層間絶縁膜１１の上面と側壁をつなぐ部分の表面積が増加し、丸みをおびてくる。

そして、コンタクトホール１１ａの両開口エッジ部からそれぞれ成長してきたタングステン膜１５同士が中心付近で接する際に、タングステン膜１５の凹み１５ａは最も顕著になる傾向がある。コンタクトホール１１ａの開口エッジ部の曲率が大きくなるほど、コンタクトホール１１ａの側壁の傾斜がきつくなるほど、コンタクトホール１１ａの開口エッジ部が丸みをおびやすくなるからである。このタングステン膜１５の上面の凹み１５ａは、タングステン膜１５の、層間絶縁膜１１の上面よりもコンタクトホール１１ａの外側へ突出した部分内で終端しており、コンタクトホール１１ａ内に位置していない。

また、コンタクトホール１１ａの開口端部では、タングステン膜１５の下地のバリアメタルをスパッタで成膜する場合、半導体ウエハの中央部と比べて、半導体ウエハの外周に近いほど、スパッタ粒子の飛んでくる方向は限定され、原料ガス（Ａｒ、層によってはＮ₂などの）原子、または分子による散乱の影響等もあり、タングステン膜１５がひさし状にコンタクトホール１１ａをふさぐように成長する傾向がある。その結果、タングステン膜１５をＣＶＤ法により堆積する際、コンタクトホール１１ａの内部でタングステン膜１５が十分に成長せず、深さ方向に平行なコンタクトホール１１ａの中心線付近の隙間が埋められる前に、コンタクトホール１１ａが閉塞されるという不具合が発生する虞がある。

これらチタン膜１２、窒化チタン膜１３およびタングステン膜１５で引出電極部１６が構成される。引出電極部１６のアスペクト比は、通常の半導体装置の引出電極部のアスペクト比（例えば０．６程度）よりも高い。例えば、半導体装置１０がパワー半導体装置である場合、引出電極部１６のアスペクト比は０．８以上程度である。引出電極部１６のアスペクト比とは、引出電極部１６の幅（≒コンタクトホール１１ａの上部の開口幅ｗ１１）に対する引出電極部１６の高さの比率（＝引出電極部１６の高さ／引出電極部１６の幅）である。

層間絶縁膜１１および引出電極部１６の上には、アルミニウム（Ａｌ）合金膜１７が設けられている。アルミニウム合金膜１７は、引出電極部１６に直接接触し、引出電極部１６に電気的に接続されている。アルミニウム合金膜１７は、例えば、アルミニウムシリコン（ＡｌＳｉ）膜や、アルミニウムシリコン銅（ＡｌＳｉＣｕ）膜であってもよい。アルミニウム合金膜１７に代えて、アルミニウム膜が設けられていてもよい。アルミニウム合金膜１７の上面には、タングステン膜１５の上面の凹み１５ａに基づく凹み１７ａが生じている。

アルミニウム合金膜１７とタングステン膜１５との間に、後述する第１ドライエッチングでエッチング用マスクとして用いる金属膜４１（図１には不図示、図９参照）が残っていてもよい。アルミニウム合金膜１７とタングステン膜１５との間に金属膜４１を残す（または残ってしまう）場合、金属膜４１は金属抵抗の低い材料で構成されていることが好ましい。半導体基板９の裏面には、コレクタ電極１８が設けられ、ｐ⁺型コレクタ領域８に電気的に接続されている。

次に、実施の形態１にかかる半導体装置の製造方法について説明する。図２～１０は、実施の形態１にかかる半導体装置の製造方法により製造される半導体装置の製造途中の状態を示す断面図である。図２～１０には、１つの引出電極部１６の形成領域付近のみを示すが、図示省略する他の引出電極部１６も同様に形成される（図１１～１３においても同様）。また、図２～１０において、半導体基板９の内部の図示省略する各部の構成は図１と同様である（図１１～１３においても同様）。

実施の形態１にかかる半導体装置の製造方法により半導体装置１０を製造するにあたって、まず、ｎ^-型ドリフト領域１となるｎ^-型の半導体基板（半導体ウエハ）９を用意する。次に、半導体基板９の内部に、一般的なＩＧＢＴのＭＯＳゲートの各部を形成する（第１形成工程）。ＭＯＳゲートの各部とは、ｐ型ベース領域２、ｎ⁺型エミッタ領域３、ゲートトレンチ４、ゲート絶縁膜５およびゲート電極６である（図１参照）。

具体的には、フォトリソグラフィおよび例えばボロン（Ｂ）等のｐ型不純物のイオン注入と、熱拡散処理（不純物拡散のための熱処理）と、により、半導体基板９のおもて面の表面領域にｐ型ベース領域２を形成する。次に、フォトリソグラフィおよび例えばリン（Ｐ）や砒素（Ａｓ）等のｎ型不純物のイオン注入と、熱拡散処理と、により、半導体基板９のおもて面の表面領域にｎ⁺型エミッタ領域３を選択的に形成する。

ｐ型ベース領域２の形成およびｎ⁺型エミッタ領域３の形成にそれぞれ用いるイオン注入用マスクは、例えばレジスト膜であってもよく、熱拡散処理前に除去される。ｐ型ベース領域２を形成するための熱拡散処理と、ｎ⁺型エミッタ領域３を形成するための熱拡散処理と、を一括して行ってもよい。ｐ型ベース領域２とｎ⁺型エミッタ領域３との形成順序を入れ替えてもよい。

次に、フォトリソグラフィおよび例えばドライエッチングにより、半導体基板９のおもて面側にゲートトレンチ４を形成する。そして、ゲートトレンチ４の形成に用いたエッチング用マスクを除去する。ゲートトレンチ４の深さは、例えば３μｍ以上１０μｍ以下であってもよい。次に、熱処理炉を用いて半導体基板９のおもて面およびゲートトレンチ４の内壁を熱酸化し、ゲート絶縁膜５として、厚さが薄く均質な絶縁膜（ＳｉＯ₂膜）を形成する。

次に、ゲートトレンチ４の内部においてゲート絶縁膜５の上に、ゲートトレンチ４の内部を埋め込むように、例えばｎ型不純物がドープされたポリシリコン等の導電層を堆積する。次に、フォトリソグラフィおよびエッチングにより導電層を選択的に除去して、当該導電層の、ゲート電極６となる部分をゲートトレンチ４の内部に残す。そして、ゲート電極６の形成に用いたエッチング用マスクを除去する。

次に、ＣＶＤ法により、半導体基板９のおもて面の全面に、層間絶縁膜１１としてＢＰＳＧ（Ｂｏｒｏ Ｐｈｏｓｐｈｏ Ｓｉｌｉｃａｔｅ Ｇｌａｓｓ）等の絶縁膜や、ＢＰＳＧおよび高温酸化（ＨＴＯ：Ｈｉｇｈ Ｔｅｍｐｅｒａｔｕｒｅ Ｏｘｉｄｅ）膜の積層膜を形成して、層間絶縁膜１１でゲート電極６を覆う（第２形成工程）。これによって、半導体基板９上には、ゲート絶縁膜５および層間絶縁膜１１が順に積層された状態となる。

次に、フォトリソグラフィおよび例えばドライエッチングにより、隣り合うゲートトレンチ４間（メサ領域）において層間絶縁膜１１の表面から深さ方向に、層間絶縁膜１１およびゲート絶縁膜５を貫通して半導体基板９に達するコンタクトホール１１ａを形成する（第３形成工程：図２）。コンタクトホール１１ａには、ｐ型ベース領域２（またはｐ⁺⁺型コンタクト領域、もしくは、さらにｎ⁺型エミッタ領域３）が露出される。そして、半導体基板９のおもて面を洗浄する前処理を行う。

次に、例えばスパッタ法やＣＶＤ法等により、半導体基板９、ゲート絶縁膜５およびコンタクトホール１１ａ内に露出する部分の表面（すなわち半導体基板９のおもて面、ゲート絶縁膜５の側面および層間絶縁膜１１の側面）上、および層間絶縁膜１１の上面（半導体基板９のおもて面に平行な露出面）上に、これらの露出面に沿って、チタン膜１２および窒化チタン膜１３を順に堆積する（第６形成工程：図３，４）。

次に、高速熱処理（ＲＴＡ）により、半導体基板９中のシリコン（Ｓｉ）原子とチタン膜１２中のチタン原子とを反応させて、チタン膜１２の、半導体基板９に接触する部分の少なくとも一部をシリサイド化することで、チタンシリサイド膜１４を形成する（図５）。チタン膜１２と半導体基板９とを反応させてチタンシリサイド膜１４を形成することで、チタン膜１２と半導体基板９との接触抵抗が低抵抗なオーミック接触となる。

次に、ステップカバレッジのよいＣＶＤ法により、層間絶縁膜１１の上面およびコンタクトホール１１ａの内部において窒化チタン膜１３上にタングステン膜１５を堆積し、コンタクトホール１１ａの内部において窒化チタン膜１３の内側をタングステン膜１５で完全に埋め込む（第４形成工程）。このとき、タングステン膜１５の上面には、深さ方向にコンタクトホール１１ａの中央部に対向する部分に、タングステン膜１５の上面が半導体基板９側へ落ち込んでなる凹み１５ａが生じる（図６）。タングステン膜１５の堆積時にタングステン膜１５の上面に凹み１５ａが生じる主な理由は、上述した通りである。コンタクトホール１１ａは、高アスペクト比の引出電極部１６で埋め込まれる。

このタングステン膜１５の堆積時、タングステン膜１５の上面において深さ方向にコンタクトホール１１ａの中央部に対向する部分に生じる凹み１５ａがコンタクトホール１１ａ内に残らないように、層間絶縁膜１１の上面よりも上方（コンタクトホール１１ａの外側）に移動するまでタングステン膜１５を厚く堆積する。これによって、タングステン膜１５のコンタクトホール１１ａ内の部分は、層間絶縁膜１１の上面よりもコンタクトホール１１ａの外側へ突出した状態となる。

このようにタングステン膜１５の上面の凹み１５ａがコンタクトホール１１ａの外側に位置するように、タングステン膜１５を厚く堆積する。タングステン膜１５の上面の凹み１５ａがコンタクトホール１１ａの内部に位置している場合、その後の工程でタングステン膜１５上に堆積するアルミニウム合金膜１７がタングステン膜１５の上面の凹み１５ａを介してコンタクトホール１１ａの内部に埋め込まれ、従来方法（図３２～３７参照）と同様の問題が生じる虞があるからである。

タングステン膜１５の、層間絶縁膜１１の上面よりもコンタクトホール１１ａの外側へ突出する部分の厚さは、例えば、コンタクトホール１１ａの上部の開口幅ｗ１１の０．５倍以上１倍以下程度であり、可能な限り薄いことが好ましい。具体的には、コンタクトホール１１ａの上部の開口幅ｗ１１が例えば０．５μｍ程度である場合、タングステン膜１５の、層間絶縁膜１１の上面からコンタクトホール１１ａの外側へ突出する部分の厚さは例えば０．７μｍ程度であってもよい。

タングステン膜１５の、層間絶縁膜１１の上面よりもコンタクトホール１１ａの外側へ突出する部分の厚さを上記範囲内とすることで、コンタクトホール１１ａの内部をタングステン膜１５で完全に埋め込むことができる。このため、層間絶縁膜１１の上面の凹み１５ａがコンタクトホール１１ａ内に位置しない。また、タングステン膜１５の、層間絶縁膜１１の上面よりもコンタクトホール１１ａの外側へ突出する部分の厚さを可能な限り薄くすることで、製品が必要以上に厚くなることを防止することができる。

また、タングステン膜１５の、層間絶縁膜１１の上面よりもコンタクトホール１１ａの外側へ突出する部分の厚さは、タングステン膜１５の堆積後の工程で行う各処理で薄くならない。このため、タングステン膜１５の除去量を見込んでタングステン膜１５を厚く堆積するなどの厚さ調整を行う必要がなく、タングステン膜１５の制御性が向上する。タングステン膜１５が層間絶縁膜１１の上面よりもコンタクトホール１１ａの外側へ突出していたとしても、その後の製造工程時や製品時に悪影響は生じない。

次に、例えば、金属微粒子の印刷技術等を用いて、タングステン膜１５の上面にチタンまたはチタン合金からなる金属膜（マスク膜）４１を選択的に形成し、当該金属膜４１でタングステン膜１５の上面の凹み１５ａを覆う（被覆工程：図７）。具体的には、タングステン膜１５の上面の凹み１５ａを含む箇所に所定の幅（線幅）ｗ１で金属微粒子を塗布して、タングステン膜１５の上面に金属膜４１を形成し、当該金属膜４１で、タングステン膜１５の上面の深さ方向にコンタクトホール１１ａに対向する部分全面を覆う。

好ましくは、金属膜４１の幅ｗ１は、金属膜４１を形成する際の位置合わせ精度のばらつきの安全マージンを見込んで、コンタクトホール１１ａの上部の開口幅ｗ１１の例えば０．５倍以上２．０倍以下程度であることがよい。また、タングステン膜１５の上面の、コンタクトホール１１ａの中心位置からコンタクトホール１１ａの両側面へ向かう方向にそれぞれ少なくともコンタクトホール１１ａの開口幅ｗ１１の２５％（コンタクトホール１１ａの中心位置を０％として少なくともコンタクトホール１１ａの開口幅ｗ１１の±２５％）が金属膜４１で覆われていると、タングステン膜１５の落ち込み部の最も深い部分（タングステン膜１５の上面の凹み１５ａ）を当該金属膜４１で覆うことができることが望ましい。

金属膜４１を形成するための材料は、後述する第１ドライエッチングで用いるガス種で除去されない材料を用いればよく、チタンまたはチタン合金に限らず、タングステン膜１５に対するエッチング選択比の低い金属材料を用いることができる。具体的には、タングステン膜１５に対するエッチング選択比の低い金属材料は、例えば銀（Ａｇ）、金（Ａｕ）およびニッケル（Ｎｉ）等である。また、金属膜４１を形成するための材料は、タングステンであってもよい。

金属膜４１を形成するための材料をタングステンとした場合、後述する第１ドライエッチング時に、タングステン膜１５の上面の凹み１５ａに埋め込まれた、タングステン膜１５と同じ材料で形成された金属膜４１が除去される。このため、第１ドライエッチングでの除去量を見込んで金属膜４１の厚さを設定することで、タングステン以外の金属で金属膜４１を形成する場合と同様に、タングステン膜１５の上面の凹み１５ａの深さｄ１が第１ドライエッチング時に落ち込むことを防止することができる。

また、金属膜４１を形成するための材料は、タングステン膜１５の上面に金属膜４１が残っていたとしてもタングステン膜１５およびアルミニウム合金膜１７との密着性を確保することができる材料（例えばチタンやチタン合金）であることが好ましい。また、引出電極部１６がエミッタコンタクトである場合、金属膜４１を形成するための材料は、タングステン膜１５の上面に金属膜４１が残っていたとしても導通抵抗を低くすることができる材料（例えばチタンやチタン合金）であることがよい。

金属膜４１を形成するための材料は、印刷技術で用いることができ、かつタングステン膜１５の上面の凹み１５ａを埋め込むことができる程度の粒径（直径）を有する金属微粒子であり、例えばナノメートルオーダーの粒径を有するナノ粒子であることがよい。具体的には、金属膜４１を形成するための材料は、例えば一般的な印刷技術で用いることができる５ｎｍ以上５００ｎｍ以下程度の粒径を有する金属微粒子であってもよい。

金属膜４１の成膜プロセス（形成方法）は、金属膜４１を上記所定の幅ｗ１で形成することができればよく、金属微粒子の印刷技術に限らず、いずれの成膜プロセスを用いて形成されてもよい。

次に、液滴状の金属膜４１をアニール（熱処理）により乾燥させる。次に、金属膜４１をエッチング用マスクとして第１ドライエッチングを行い、タングステン膜１５を選択的に除去して、タングステン膜１５の、金属膜４１に覆われた部分のみを残す（第１エッチング工程：図８）。第１ドライエッチングで用いるガス種は、タングステン膜１５のみを除去することができる例えばフッ素（Ｆ）を含むガスである。具体的には、第１ドライエッチングで用いるガス種は、例えば六フッ化硫黄（ＳＦ₆）ガスや四フッ化メタン（ＣＦ₄）ガスであってもよい。

次に、第２ドライエッチングを行い、窒化チタン膜１３およびチタン膜１２を選択的に除去する（第２エッチング工程：図９）。タングステン膜１５は第２ドライエッチングで用いるガス種でエッチングされないため、第２ドライエッチングにおいて、タングステン膜１５の残部がエッチング用マスクとして機能し、窒化チタン膜１３およびチタン膜１２の、タングステン膜１５に覆われた部分が残る。このとき、金属膜４１にチタンやチタン合金を用いると、窒化チタン膜１３およびチタン膜１２の、タングステン膜１５に覆われていない部分（層間絶縁膜１１の上面の部分）とともに金属膜４１も除去される。

第２ドライエッチングにおいて、窒化チタン膜１３およびチタン膜１２の、層間絶縁膜１１の上面の部分が除去された後も金属膜４１が残っている場合、オーバーエッチングにより金属膜４１を完全に除去してもよいし、薄膜化された金属膜４１をタングステン膜１５の上面に残してもよい。図９，１０には、タングステン膜１５の上面に薄膜化された金属膜４１が残った状態を示す。また、タングステン膜１５は、第２ドライエッチングでエッチングされないため、タングステン膜１５堆積時と同じ状態で層間絶縁膜１１の上面よりもコンタクトホール１１ａの外側へ突出した状態を維持する。

第２ドライエッチングで用いるガス種は、チタンを含む金属膜のみ除去することができる例えば塩素（Ｃｌ）を含むガスであり、具体的には例えば塩素（Ｃｌ₂）ガスと三塩化ホウ素（ＢＣｌ₃）ガスとの混合ガスであってもよい。第１，２ドライエッチングは、エッチング装置のチャンバー内に導入するガス種を、第１ドライエッチングで用いるガス種から第２ドライエッチングで用いるガス種に切り替えることで、半導体基板９を載置した同一のチャンバー内で連続して行うことができる。

ここまでの工程で残るタングステン膜１５、窒化チタン膜１３およびチタン膜１２で引出電極部１６が構成される。次に、層間絶縁膜１１および引出電極部１６の上に、アルミニウム合金膜（金属電極膜）１７を堆積する（第５形成工程）。アルミニウム合金膜１７の上面には、タングステン膜１５の上面の凹み１５ａに基づく凹み１７ａが生じる（図１０）。次に、半導体基板９の裏面側に、一般的な方法によりｎ型ＦＳ領域７、ｐ⁺型コレクタ領域８およびコレクタ電極１８を形成する。その後、半導体基板９を個々のチップ状に個片化することで、図１の半導体装置１０が完成する。

以上、説明したように、実施の形態１によれば、層間絶縁膜のコンタクトホール内の露出面に沿って形成されたバリアメタルと、コンタクトホールの内部においてバリアメタルの内側に埋め込まれたタングステン膜と、で構成される引出電極部を形成するにあたって、コンタクトホールに埋め込まれたタングステン膜の上面に生じる凹みがタングステン膜の、層間絶縁膜の上面よりもコンタクトホールの外側に突出する部分に位置するように、タングステン膜を厚く堆積する。そして、タングステン膜の上面の凹みを金属膜で覆い、当該金属膜をエッチング用マスクとしてタングステン膜を第１ドライエッチングしてコンタクトホール内に残す。この第１ドライエッチング時、タングステン膜の上面の凹みが金属膜で覆われているため、タングステン膜の上面の凹みの落ち込みは進行しない。

すなわち、タングステン膜の上面の凹みは、第１ドライエッチング後もタングステン膜の堆積時の深さで維持され、タングステン膜の、層間絶縁膜の上面よりもコンタクトホールの外側に突出した部分に位置する。さらに、タングステン膜は、第１ドライエッチング後に続けて行う第２ドライエッチングのガス種では除去されない。このため、タングステン膜の上面の凹みは、第２ドライエッチング後もタングステン膜の堆積時の深さで維持される。これによって、タングステン膜の上面に堆積されるアルミニウム合金膜がコンタクトホール内で半導体基板に接触しない。このため、アルミニウム合金膜のアルミニウム原子のエレクトロマイグレーションなどによって半導体装置の信頼性が低下することを防止することができる。

また、実施の形態１によれば、第１ドライエッチングのエッチング用マスクを半導体装置の製造で通常用いる材料で形成することができ、新たな材料を用意する必要がないため、コストの増大を抑制することができる。また、第１ドライエッチング後に残るタングステン膜の残部をエッチング用マスクとして、第１ドライエッチング後に続けて第２ドライエッチングを行うことができ、この第２ドライエッチングによりタングステン膜の下層にのみ確実にバリアメタルを残すことができる。また、金属膜４１にチタンやチタン合金を用いると、第１ドライエッチングのエッチング用マスクとして用いた金属膜は第２ドライエッチングで除去されるため、当該金属膜を除去するための追加工程を必要としない。仮に、第１ドライエッチングのエッチング用マスクとして用いた金属膜が残っていたとしても半導体装置の電気的特性に悪影響を及ぼさない。

このように、実施の形態１によれば、タングステン膜の上面の凹みを金属膜で覆う工程を追加するだけで、タングステン膜およびバリアメタルを選択的に除去するためのドライエッチング時に、タングステン膜の上面の凹みの落ち込みが進行することを防止することができる。したがって、タングステン膜の、層間絶縁膜の上面よりもコンタクトホールの外側に突出する部分に上面の凹みが位置するようにタングステン膜を厚く堆積することで、その後、製品完成までの各工程を経ても、タングステン膜の上面の凹みが層間絶縁膜の上面よりもコンタクトホールの外側に突出する部分に位置したままの状態を維持することができる。このため、上面の凹みに層間絶縁膜の上面よりも半導体基板側への落ち込みが生じない引出電極部を簡易な方法で形成することができる。

また、例えば、第１ドライエッチングのエッチング用マスクとしてレジスト膜を用いる場合、レジスト残渣が残らないように、当該レジスト膜を確実に除去する必要がある。また、レジスト膜を除去するためのアッシングによりタングステン膜が酸化してしまう虞がある。それに対して、実施の形態１によれば、第１ドライエッチングのエッチング用マスクとして金属膜を用いることで、タングステン膜とアルミニウム合金膜との間に当該金属膜が残ってもよいし、タングステン膜を酸化させるアッシングを行わないため、所定の電気的特性を確保しやすい。

（実施の形態２）
次に、実施の形態２にかかる半導体装置の製造方法について説明する。図１１～１３は、実施の形態２にかかる半導体装置の製造途中の状態を示す断面図である。実施の形態２にかかる半導体装置の製造方法は、実施の形態１にかかる半導体装置の製造方法の別の一例である。実施の形態２にかかる半導体装置の製造方法により製造される半導体装置は、上述した図１の半導体装置１０である。

実施の形態２にかかる半導体装置の製造方法が実施の形態１にかかる半導体装置の製造方法（図２～１０参照）と異なる点は、レジスト膜４２をエッチング用マスクとして、タングステン膜１５を第１ドライエッチングする点である。すなわち、実施の形態２においては、タングステン膜１５の堆積後、第１ドライエッチング前に、レジスト膜４２でタングステン膜１５の上面の凹み１５ａを覆う。

具体的には、実施の形態２にかかる半導体装置の製造方法により図１の半導体装置１０を製造するにあたって、まず、実施の形態１と同様に、ｎ^-型ドリフト領域１となるｎ^-型の半導体基板（半導体ウエハ）９を用意し、ＭＯＳゲートの各部の形成から、チタン膜１２、窒化チタン膜１３およびタングステン膜１５を順に堆積して引出電極部１６を形成するまでの工程を順に行う（図２～６参照）。

次に、例えばスピンコーター（塗布機）等により、タングステン膜１５の上面にレジストを塗布する。次に、プリベーク（レジストを焼きしめるための熱処理）により、タングステン膜１５の上面にレジスト膜４２を形成する（図１１）。次に、レジスト膜４２にマスクパターンを転写・露光して、レジスト膜４２を選択的に除去し、タングステン膜１５の上面の凹み１５ａを含む箇所に所定の幅ｗ１’でレジスト膜４２を残す（図１２）。

レジスト膜４２の幅ｗ１’は、タングステン膜１５の落ち込み部の最も深い部分（タングステン膜１５の上面の凹み１５ａ）を覆うことができる幅にしつつ、レジスト膜４２にマスクパターンを転写・露光する際の位置合わせ精度のばらつきの安全マージンをとることがよい。すなわち、レジスト膜４２の幅ｗ１’は、コンタクトホール１１ａの開口幅ｗ１１の０．５倍以上２．０倍以下である。タングステン膜１５の上面の、コンタクトホール１１ａの中心位置を０％として少なくともコンタクトホール１１ａの開口幅ｗ１１の±２５％はレジスト膜４２で覆う。

次に、レジスト膜４２をエッチング用マスクとして第１ドライエッチングを行い、タングステン膜１５を選択的に除去する。次に、同一のレジスト膜４２をエッチング用マスクとして第２ドライエッチングを行い、窒化チタン膜１３およびチタン膜１２を選択的に除去する。このようにして、実施の形態１と同様に、タングステン膜１５、窒化チタン膜１３およびチタン膜１２の、レジスト膜４２に覆われた部分のみを残す（図１３）。

実施の形態２においても、第１，２ドライエッチングは、エッチング装置のチャンバー内に導入するガス種を、第１ドライエッチングで用いるガス種から第２ドライエッチングで用いるガス種に切り替えることで、半導体基板９を載置した同一のチャンバー内で連続して行うことができる。第１，２ドライエッチングで用いるガス種は、実施の形態１と同様である。そして、レジスト膜４２をアッシング（灰化処理）して除去する。

なお、実施の形態２においては、タングステン膜１５の上面にレジスト残渣が残らないように、レジスト膜４２を確実に除去する必要がある。また、レジスト膜４２を除去するためのアッシングによりタングステン膜１５の上面が酸化してしまう虞がある。このため、タングステン膜１５の上面に形成された酸化膜を除去するようにドライエッチング処理することがよい。また、タングステン膜１５の上面が酸化した場合には、アルミニウム合金膜１７の形成前に、当該酸化膜を除去するドライエッチング工程を追加してもよい。

ここまでの工程により、タングステン膜１５、窒化チタン膜１３およびチタン膜１２を実施の形態１と同様の断面形状で残すことができ、これらタングステン膜１５、窒化チタン膜１３およびチタン膜１２によって実施の形態１と同様の引出電極部１６を形成することができる。その後、実施の形態１と同様に、アルミニウム合金膜１７を形成する工程以降の工程を順に行うことで、図１の半導体装置１０が完成する。

以上、説明したように、実施の形態２によれば、レジスト膜をエッチング用マスクとして、引出電極部を構成するタングステン膜、窒化チタン膜およびチタン膜をドライエッチングした場合においても、実施の形態１と同様の効果を得ることができる。

（実施の形態３）
次に、実施の形態３にかかる半導体装置の製造方法について説明するにあたって、まず、実施の形態３にかかる半導体装置の製造方法により製造される半導体装置の構造について説明する。図１４は、実施の形態３にかかる半導体装置の製造方法により製造される半導体装置の構造を示す断面図である。

実施の形態３にかかる半導体装置の製造方法により製造される半導体装置２０が実施の形態１にかかる半導体装置の製造方法により製造される半導体装置１０（図１参照）と異なる点は、エミッタコンタクトとなる引出電極部２６をトレンチコンタクトとした点である。トレンチコンタクトとは、半導体基板（半導体チップ）９のおもて面から深さ方向にｎ⁺型エミッタ領域２９を貫通してｐ型ベース領域２に達するエミッタトレンチ２８の内部に引出電極部２６が埋め込まれ、エミッタトレンチ２８の内壁に引出電極部２６と半導体基板９とのオーミック接触が形成されたコンタクトである。

エミッタトレンチ２８は、隣り合うゲートトレンチ４間（メサ領域）に設けられ、半導体基板９のおもて面から深さ方向にｎ⁺型エミッタ領域２９を貫通してｐ型ベース領域２に達する。エミッタトレンチ２８は、半導体基板９のおもて面からの深さが深くなるにしたがって幅を狭くしたテーパー状の断面形状であってもよい。ｎ⁺型エミッタ領域２９は、エミッタトレンチ２８の側壁において、引出電極部２６を構成するチタン膜２２と接触する。ｎ⁺型エミッタ領域２９は、ゲートトレンチ４と離れて配置されている。エミッタトレンチ２８およびｎ⁺型エミッタ領域２９以外の各部の構成は、実施の形態１と同様である。

層間絶縁膜２１は、半導体基板９のおもて面の全面に設けられ、ゲート電極６を覆う。コンタクトホール２１ａは、層間絶縁膜２１およびゲート絶縁膜５を深さ方向に貫通して半導体基板９のおもて面に達し、エミッタトレンチ２８に連結されている。引出電極部２６は、コンタクトホール２１ａからエミッタトレンチ２８へ延在し、コンタクトホール２１ａおよびエミッタトレンチ２８に埋め込まれている。

引出電極部２６のチタン膜２２および窒化チタン膜２３は、実施の形態１と同様にコンタクトホール２１ａの側壁（層間絶縁膜２１の側面）に沿って設けられ、コンタクトホール２１ａの側壁からエミッタトレンチ２８の内壁に延在している。チタン膜２２は、エミッタトレンチ２８の側壁においてｎ⁺型エミッタ領域２９に接し、エミッタトレンチ２８の底面においてｐ型ベース領域２に接する。チタン膜２２の少なくとも一部が半導体基板９との反応よりシリサイド化されてなるチタンシリサイド膜２４がエミッタトレンチ２８の底面に設けられている。

エミッタトレンチ２８の側壁にもチタンシリサイド膜２４が形成されるが、エミッタトレンチ２８の側壁の傾斜が半導体基板９のおもて面に対して大きく、エミッタトレンチ２８の側壁でのチタン膜２２のステップカバレッジが悪いことから、エミッタトレンチ２８の底面の部分と比べてエミッタトレンチ２８の側壁の部分でチタン膜２２の膜さが薄くなり、チタンシリサイド膜２４の厚さも薄くなる。このため、図１４では、エミッタトレンチ２８の側壁のチタンシリサイド膜２４を図示省略する（図１５～２２においても同様）。

引出電極部２６のタングステン膜２５は、コンタクトホール２１ａおよびエミッタトレンチ２８の内部において、窒化チタン膜２３の内側に埋め込まれている。タングステン膜２５の上面には、実施の形態１と同様に、タングステン膜２５の堆積時（後述する図１５参照）に生じた凹み２５ａが所定の深さｄ２で残っている。コンタクトホール２１ａの上部の開口幅ｗ２１および引出電極部２６のアスペクト比は、実施の形態１と比べて、１．２倍～１．８倍程度と、高めである。チタン膜２２、窒化チタン膜２３およびタングステン膜２５の各断面形状は、実施の形態１と同様である。

タングステン膜２５の、層間絶縁膜２１の上面よりもコンタクトホール２１ａの外側へ突出した部分の幅ｗ２２は、実施の形態１と同様である。すなわち、引出電極部２６の、コンタクトホール２１ａおよびエミッタトレンチ２８に埋め込まれていること以外の構成は実施の形態１と同様である。アルミニウム合金膜２７の構成は、実施の形態１と同様である。

アルミニウム合金膜２７の上面には、タングステン膜２５の上面の凹み２５ａに基づく凹み２７ａが生じている。アルミニウム合金膜２７とタングステン膜２５との間に、後述する第１ドライエッチングでエッチング用マスクとして用いる金属膜４３（図１４には不図示、図１８参照）が残っていてもよい。

次に、実施の形態３にかかる半導体装置の製造方法について説明する。図１５～１９は、実施の形態３にかかる半導体装置の製造方法により製造される半導体装置の製造途中の状態を示す断面図である。図１５～１９には、１つの引出電極部２６の形成領域付近のみを示すが、図示省略する他の引出電極部２６も同様に形成される（図２０～２２においても同様）。また、図１５～１９において、半導体基板９の内部の図示省略する各部の構成は図１と同様である（図２０～２２においても同様）。

実施の形態３にかかる半導体装置の製造方法により半導体装置２０を製造するにあたって、まず、ｎ^-型ドリフト領域１となるｎ^-型の半導体基板（半導体ウエハ）９を用意し、ＭＯＳゲートの各部の形成から、層間絶縁膜２１を形成して当該層間絶縁膜２１にコンタクトホール２１ａを形成するまでの工程を順に行う。実施の形態３において、ＭＯＳゲートの各部とは、ｐ型ベース領域２、ｎ⁺型エミッタ領域２９、ゲートトレンチ４、ゲート絶縁膜５およびゲート電極６である。

ＭＯＳゲートの各部、層間絶縁膜２１およびコンタクトホール２１ａの形成方法は、実施の形態１と同様である。次に、例えばコンタクトホール２１ａの形成に用いた同一のエッチング用マスクを用いてエッチングを行い、半導体基板９の、コンタクトホール２１ａに露出された部分に、ｎ⁺型エミッタ領域２９を貫通してｐ型ベース領域２に達するエミッタトレンチ２８を形成する。次に、半導体基板９のおもて面を洗浄する前処理を行う。

次に、例えばスパッタ法やＣＶＤ法等により、ゲート絶縁膜５、コンタクトホール２１ａおよびエミッタトレンチ２８内に露出する部分の表面（すなわち半導体基板９のおもて面、ゲート絶縁膜５の側面、層間絶縁膜２１の側面およびエミッタトレンチ２８の内壁）上、および層間絶縁膜２１の上面上に、これらの露出面に沿って延在するチタン膜２２および窒化チタン膜２３を順に堆積する。

次に、ＲＴＡにより、半導体基板９中のシリコン原子とチタン膜２２中のチタン原子とを反応させて、チタン膜２２をシリサイド化することで、チタンシリサイド膜２４を形成する。実施の形態３においては、半導体基板９の、エミッタトレンチ２８の底面および側壁に露出された部分（ｐ型ベース領域２）に、チタンシリサイド膜２４が形成される。半導体基板９の、エミッタトレンチ２８の底面に露出された部分に、チタンシリサイド膜２４に接してｐ⁺型コンタクト領域が設けられていてもよい。

次に、ＣＶＤ法により、窒化チタン膜２３の表面にタングステン膜２５を堆積し、コンタクトホール２１ａの内部および当該コンタクトホール２１ａに連結されたエミッタトレンチ２８の内部をタングステン膜２５で完全に埋め込む。このとき、実施の形態１と同様に、タングステン膜２５の上面に生じる凹み２５ａがコンタクトホール２１ａ内に残らないように、タングステン膜２５を層間絶縁膜２１の上面よりもコンタクトホール２１ａの外側へ突出する厚さで堆積する（図１５）。

次に、実施の形態１と同様に、タングステン膜２５の上面の凹み２５ａを金属膜４３で覆う（図１６）。金属膜４３の材料、幅（線幅）ｗ２、配置および成膜プロセスは、実施の形態１と同様である。次に、実施の形態１と同様に、金属膜４３をエッチング用マスクとして第１ドライエッチングを行い、タングステン膜２５を選択的に除去する（図１７）。次に、実施の形態１と同様に、タングステン膜２５の残部をエッチング用マスクとして第２ドライエッチングを行い、窒化チタン膜２３およびチタン膜２２を選択的に除去する（図１８）。

このように実施の形態１と同様に第１，２ドライエッチングを行うことで、タングステン膜２５、窒化チタン膜２３およびチタン膜２２からなる実施の形態１と同様の断面形状の引出電極部２６が形成される。この第２ドライエッチング時に、金属膜４３を完全に除去してもよいし、タングステン膜２５の上面に薄膜化された金属膜４３が残ってもよい。第１，２ドライエッチングの条件は、実施の形態１と同様である。その後、実施の形態１と同様に、アルミニウム合金膜２７（図１９）を形成する工程以降を順に行うことで、図１４の半導体装置２０が完成する。

以上、説明したように、実施の形態３によれば、エミッタコンタクトとなる引出電極部をトレンチコンタクトとした場合においても、実施の形態１，２と同様の効果を得ることができる。

（実施の形態４）
次に、実施の形態４にかかる半導体装置の製造方法について説明する。図２０～２２は、実施の形態４にかかる半導体装置の製造途中の状態を示す断面図である。実施の形態４にかかる半導体装置の製造方法は、実施の形態３にかかる半導体装置の製造方法の別の一例である。実施の形態４にかかる半導体装置の製造方法により製造される半導体装置は、上述した図１４の半導体装置２０である。

実施の形態４にかかる半導体装置の製造方法は、実施の形態３にかかる半導体装置の製造方法（図１５～１９参照）に実施の形態２を適用し、レジスト膜４４をエッチング用マスクとして、タングステン膜２５を第１ドライエッチングしている。すなわち、実施の形態４においては、タングステン膜２５の堆積後、第１ドライエッチング前に、レジスト膜４４でタングステン膜２５の上面の凹み２５ａ覆う。

具体的には、実施の形態４にかかる半導体装置の製造方法により図１４の半導体装置２０を製造するにあたって、まず、実施の形態３と同様に、ｎ^-型ドリフト領域１となるｎ^-型の半導体基板（半導体ウエハ）９を用意し、ＭＯＳゲートの各部の形成から、チタン膜２２、窒化チタン膜２３およびタングステン膜２５を順に堆積して引出電極部２６を形成するまでの工程を順に行う（図１４参照）。

次に、実施の形態２と同様に、タングステン膜２５の上面にレジスト膜４４を形成した後（図２０）、レジスト膜４４を選択的に除去して、タングステン膜２５の上面の凹み２５ａを含む箇所にレジスト膜４４を残す（図２１）。レジスト膜４４は、実施の形態２と同じ所定の幅ｗ２’で、タングステン膜２５の上面の深さ方向にコンタクトホール２１ａに対向する部分全面を覆うように残される。

次に、実施の形態２と同様に、同一のレジスト膜４４をエッチング用マスクとして第１，２ドライエッチングを順に行い、タングステン膜２５、窒化チタン膜２３およびチタン膜２２をそれぞれ選択的に除去する。このようにして、タングステン膜２５、窒化チタン膜２３およびチタン膜２２の、レジスト膜４４に覆われた部分のみを残す（図２２）。そして、レジスト膜４４をアッシングして除去する。

ここまでの工程により、タングステン膜２５、窒化チタン膜２３およびチタン膜２２を実施の形態３と同様の断面形状で残すことができ、これらタングステン膜２５、窒化チタン膜２３およびチタン膜２２によって実施の形態３と同様の引出電極部２６を形成することができる。その後、実施の形態１と同様に、アルミニウム合金膜２７を形成する工程以降の工程を順に行うことで、図１４の半導体装置２０が完成する。

以上、説明したように、実施の形態４によれば、レジスト膜をエッチング用マスクとして、引出電極部を構成するタングステン膜、窒化チタン膜およびチタン膜をドライエッチングした場合においても、実施の形態３と同様の効果を得ることができる。

（実施の形態５）
次に、実施の形態５にかかる半導体装置の製造方法について説明するにあたって、まず、実施の形態５にかかる半導体装置の製造方法により製造される半導体装置の構造について説明する。図２３は、実施の形態５にかかる半導体装置の製造方法により製造される半導体装置の構造を示す断面図である。

実施の形態５にかかる半導体装置の製造方法により製造される半導体装置３０が実施の形態１にかかる半導体装置の製造方法により製造される半導体装置１０（図１参照）と異なる点は、ゲート電位を外部へ引き出すゲートコンタクトとなる引出電極部３６を備える点である。半導体装置３０において、ＭＯＳゲートの各部およびエミッタコンタクト（不図示）の構成は、実施の形態１の半導体基板９と同様である。

層間絶縁膜３１は、半導体基板９のおもて面の全面に設けられ、ゲート電極６を覆う。層間絶縁膜３１には、実施の形態１と同様にエミッタコンタクトを構成するコンタクトホール（不図示）と、層間絶縁膜２１を深さ方向に貫通してゲート電極６に達しゲートコンタクトを構成するコンタクトホール３１ａと、が設けられている。引出電極部３６は、コンタクトホール３１ａに埋め込まれ、ゲート電極６に接する。

引出電極部３６のチタン膜３２および窒化チタン膜３３は、実施の形態１と同様にコンタクトホール３１ａの側壁（層間絶縁膜３１の側面）に沿って設けられ、コンタクトホール３１ａの側壁からゲート電極６の上面に延在している。ゲート電極６の上面の表面領域に、チタン膜３２の、半導体基板９に接触する部分の少なくとも一部がゲート電極６との反応よりシリサイド化されてなるチタンシリサイド膜３４が設けられていてもよい。

引出電極部３６のタングステン膜３５は、実施の形態１と同様に、コンタクトホール３１ａの内部において窒化チタン膜３３の内側に埋め込まれている。タングステン膜３５の上面には、実施の形態１と同様に、タングステン膜３５の堆積時（後述する図２４参照）に生じた凹み３５ａが所定の深さｄ３で残っている。コンタクトホール３１ａの上部の開口幅ｗ３１および引出電極部３６のアスペクト比は、実施の形態１と同様か、やや高めである。

チタン膜３２、窒化チタン膜３３およびタングステン膜３５の各断面形状は、実施の形態１と同様である。タングステン膜３５の、層間絶縁膜３１の上面よりもコンタクトホール３１ａの外側へ突出した部分の幅ｗ３２は、実施の形態１と同様である。すなわち、引出電極部３６の、深さ方向にゲート電極６に対向した位置に配置されること以外の構成は実施の形態１と同様である。

アルミニウム合金膜３７の構成は、実施の形態１と同様である。アルミニウム合金膜３７の上面には、タングステン膜３５の上面の凹み３５ａに基づく凹み３７ａが生じている。アルミニウム合金膜３７とタングステン膜３５との間に、後述する第１ドライエッチングでエッチング用マスクとして用いる金属膜４５（図２３には不図示、図２７参照）が残っていてもよい。

次に、実施の形態５にかかる半導体装置の製造方法について説明する。図２４～２８は、実施の形態５にかかる半導体装置の製造方法により製造される半導体装置の製造途中の状態を示す断面図である。図２４～２８には、１つの引出電極部３６の形成領域付近のみを示すが、図示省略する他の引出電極部３６も同様に形成される（図２９～３１においても同様）。

実施の形態５にかかる半導体装置の製造方法により半導体装置３０を製造するにあたって、まず、実施の形態１と同様に、ｎ^-型ドリフト領域１となるｎ^-型の半導体基板（半導体ウエハ）９を用意し、ＭＯＳゲートの各部の形成から、層間絶縁膜３１の形成までの工程を順に行う。次に、実施の形態１と同様の方法により、層間絶縁膜３１を深さ方向に貫通してゲート電極６に達するコンタクトホール３１ａを形成する。次に、半導体基板９のおもて面を洗浄する前処理を行う。

次に、例えばスパッタ法やＣＶＤ法等により、ゲート絶縁膜５およびコンタクトホール３１ａ内に露出する部分の表面（すなわちゲート電極６の上面、ゲート絶縁膜５の側面、層間絶縁膜３１の側面）上、および層間絶縁膜３１の上面上に、これらの露出面に沿って均一な厚さで延在するチタン膜３２および窒化チタン膜３３を順に堆積する。次に、ＲＴＡにより、ゲート電極６中のシリコン原子とチタン膜３２中のチタン原子とを反応させて、チタン膜３２をシリサイド化することで、ゲート電極６の、コンタクトホール３１ａに露出された部分にチタンシリサイド膜３４を形成する。

次に、ＣＶＤ法により、窒化チタン膜３３の表面にタングステン膜３５を堆積し、コンタクトホール３１ａの内部をタングステン膜３５で完全に埋め込む。このとき、実施の形態１と同様に、タングステン膜３５の上面に生じる凹み３５ａがコンタクトホール３１ａ内に残らないように、タングステン膜３５を層間絶縁膜３１の上面よりもコンタクトホール３１ａの外側へ突出する厚さで堆積する（図２４）。

次に、実施の形態１と同様に、タングステン膜３５の上面の凹み３５ａを金属膜４５で覆う（図２５）。金属膜４５の材料、幅（線幅）ｗ３、配置および成膜プロセスは、実施の形態１と同様である。次に、実施の形態１と同様に、金属膜４５をエッチング用マスクとして第１ドライエッチングを行い、タングステン膜３５を選択的に除去する（図２６）。次に、実施の形態１と同様に、タングステン膜３５の残部をエッチング用マスクとして第２ドライエッチングを行い、窒化チタン膜３３およびチタン膜３２を選択的に除去する（図２７）。

このように実施の形態１と同様に第１，２ドライエッチングを行うことで、タングステン膜３５、窒化チタン膜３３およびチタン膜３２からなる実施の形態１と同様の断面形状の引出電極部３６が形成される。この第２ドライエッチング時に、金属膜４５を完全に除去してもよいし、タングステン膜３５の上面に薄膜化された金属膜４５が残ってもよい。第１，２ドライエッチングの条件は、実施の形態１と同様である。その後、実施の形態１と同様に、アルミニウム合金膜３７（図２８）を形成する工程以降を順に行うことで、図２３の半導体装置３０が完成する。

実施の形態５にかかる半導体装置の製造方法に実施の形態３を適用して、図示省略するエミッタコンタクトとなる引出電極部をトレンチコンタクトとしてもよい。

以上、説明したように、実施の形態５によれば、引出電極部をゲートコンタクトとした場合においても、実施の形態１と同様の効果を得ることができる。

（実施の形態６）
次に、実施の形態６にかかる半導体装置の製造方法について説明する。図２９～３１は、実施の形態６にかかる半導体装置の製造途中の状態を示す断面図である。実施の形態６にかかる半導体装置の製造方法は、実施の形態５にかかる半導体装置の製造方法の別の一例である。実施の形態６にかかる半導体装置の製造方法により製造される半導体装置は、上述した図２３の半導体装置３０である。

実施の形態６にかかる半導体装置の製造方法は、実施の形態５にかかる半導体装置の製造方法（図２４～２８参照）に実施の形態２を適用し、レジスト膜４６をエッチング用マスクとして、タングステン膜３５を第１ドライエッチングしている。すなわち、実施の形態６においては、タングステン膜３５の堆積後、第１ドライエッチング前に、レジスト膜４６でタングステン膜３５の上面の凹み３５ａ覆う。

具体的には、実施の形態６にかかる半導体装置の製造方法により図２３の半導体装置３０を製造するにあたって、まず、実施の形態５と同様に、ｎ^-型ドリフト領域１となるｎ^-型の半導体基板（半導体ウエハ）９を用意し、ＭＯＳゲートの各部の形成から、チタン膜３２、窒化チタン膜３３およびタングステン膜３５を順に堆積して引出電極部３６を形成するまでの工程を順に行う（図２３参照）。

次に、実施の形態２と同様に、タングステン膜３５の上面にレジスト膜４６を形成した後（図２９）、レジスト膜４６を選択的に除去して、タングステン膜３５の上面の凹み３５ａを含む箇所にレジスト膜４６を残す（図３０）。レジスト膜４６は、実施の形態２と同じ所定の幅ｗ３’で、タングステン膜３５の上面の深さ方向にコンタクトホール３１ａに対向する部分全面を覆うように残される。

次に、実施の形態２と同様に、同一のレジスト膜４６をエッチング用マスクとして第１，２ドライエッチングを順に行い、タングステン膜３５、窒化チタン膜３３およびチタン膜３２をそれぞれ選択的に除去する。このようにして、タングステン膜３５、窒化チタン膜３３およびチタン膜３２の、レジスト膜４６に覆われた部分のみを残す（図３１）。そして、レジスト膜４６をアッシングして除去する。

ここまでの工程により、タングステン膜３５、窒化チタン膜３３およびチタン膜３２を実施の形態５と同様の断面形状で残すことができ、これらタングステン膜３５、窒化チタン膜３３およびチタン膜３２によって実施の形態５と同様の引出電極部３６を形成することができる。その後、実施の形態１と同様に、アルミニウム合金膜３７を形成する工程以降の工程を順に行うことで、図２３の半導体装置３０が完成する。

以上、説明したように、実施の形態６によれば、レジスト膜をエッチング用マスクとして、引出電極部を構成するタングステン膜、窒化チタン膜およびチタン膜をドライエッチングした場合においても、実施の形態５と同様の効果を得ることができる。

以上において本発明は、上述した実施の形態に限らず、本発明の趣旨を逸脱しない範囲で種々変更可能である。例えば、本発明は、高アスペクト比のコンタクトホールに埋め込まれることで半導体基板側へ落ち込んでなる凹みが上面に生じる電極部を備えた半導体装置に適用可能である。このため、本発明は、例えば、トレンチゲート構造に代えてプレーナゲート構造に適用してもよいし、ＩＧＢＴに代えてＭＯＳＦＥＴ（Ｍｅｔａｌ Ｏｘｉｄｅ Ｓｅｍｉｃｏｎｄｕｃｔｏｒ Ｆｉｅｌｄ Ｅｆｆｅｃｔ Ｔｒａｎｓｉｓｔｏｒ：金属－酸化膜－半導体の３層構造からなる絶縁ゲートを備えたＭＯＳ型電界効果トランジスタ）に適用してもよい。また、本発明は、導電型（ｎ型、ｐ型）を反転させても同様に成り立つ。

以上のように、本発明にかかる半導体装置の製造方法は、電力変換装置や種々の産業用機械などの電源装置などに使用されるパワー半導体装置に有用である。

１ ｎ^-型ドリフト領域
２ ｐ型ベース領域
３，２９ ｎ⁺型エミッタ領域
４ ゲートトレンチ
５ ゲート絶縁膜
６ ゲート電極
７ ｎ型ＦＳ領域
８ ｐ⁺型コレクタ領域
９ 半導体基板
１０，２０，３０ 半導体装置
１１，２１，３１ 層間絶縁膜
１１ａ，２１ａ，３１ａ 層間絶縁膜のコンタクトホール
１２，２２，３２ チタン膜
１３，２３，３３ 窒化チタン膜
１４，２４，３４ チタンシリサイド膜
１５，２５，３５ タングステン膜
１５ａ，２５ａ，３５ａ タングステン膜の上面の凹み
１６，２６，３６ 引出電極部
１７，２７，３７ アルミニウム合金膜
１７ａ アルミニウム合金膜の上面の凹み
１８ コレクタ電極
２８ エミッタトレンチ
４１，４３，４５ 金属膜
４２，４４，４６ レジスト膜
ｗ１，ｗ２，ｗ３ 金属膜の幅
ｗ１'，ｗ２’，ｗ３’ レジスト膜の幅
ｗ１１，ｗ２１，ｗ３１ コンタクトホールの上部の開口幅
ｗ１２，ｗ２２，ｗ３２ タングステン膜の、層間絶縁膜の上面よりもコンタクトホールの外側へ突出した部分の幅

Claims (10)

1. 半導体基板の第１主面側に所定の素子構造を形成する第１形成工程と、
   前記半導体基板の第１主面上に、前記素子構造を覆う層間絶縁膜を形成する第２形成工程と、
   前記層間絶縁膜を深さ方向に貫通して、前記素子構造の一部を露出するコンタクトホールを形成する第３形成工程と、
   化学気相成長法によりタングステン膜を堆積して前記コンタクトホールを完全に埋め込み、前記コンタクトホールの内部において前記タングステン膜と前記素子構造とを電気的に接続する第４形成工程と、
   エッチングにより前記タングステン膜を選択的に除去して前記コンタクトホールの内部に残す第１エッチング工程と、
   前記タングステン膜の上面に、アルミニウムを含む金属電極膜を形成する第５形成工程と、
   を含み、
   前記第４形成工程では、前記タングステン膜の上面において、深さ方向に前記コンタクトホールの中央部に対向する部分に生じる凹みが前記層間絶縁膜の上面よりも上方に移動するまで前記タングステン膜を堆積し、
   前記第４形成工程の後、前記第１エッチング工程の前に、前記タングステン膜の上面の、深さ方向に前記コンタクトホールに対向する部分を、金属またはレジストを材料とするマスク膜で覆う被覆工程をさらに含み、
   前記第１エッチング工程では、前記マスク膜をマスクとして前記タングステン膜をエッチングすることによって、前記タングステン膜の前記マスク膜に覆われた部分を前記第４形成工程時と同じ状態で残し、
   前記第５形成工程では、前記第１エッチング工程時と同じ状態で残る前記タングステン膜の上面に前記金属電極膜を形成することを特徴とする半導体装置の製造方法。
2. 前記マスク膜の幅は、前記コンタクトホールの開口幅の０．５倍以上２．０倍以下であることを特徴とする請求項１に記載の半導体装置の製造方法。
3. 前記被覆工程では、前記タングステン膜の上面の、前記コンタクトホールの中心位置から前記コンタクトホールの両側面へ向かう方向にそれぞれ前記コンタクトホールの開口幅の少なくとも２５％の長さに達する部分までを前記マスク膜で覆うことを特徴とする請求項２に記載の半導体装置の製造方法。
4. 前記第３形成工程の後、前記第４形成工程の前に、前記層間絶縁膜の上面および前記コンタクトホールの内部の露出面に沿ってバリアメタルを形成する第６形成工程をさらに含み、
   前記第４形成工程では、前記バリアメタルの上に前記タングステン膜を堆積し、
   前記第１エッチング工程の後、前記第５形成工程の前に、前記タングステン膜の残部をマスクとして、エッチングにより前記バリアメタルを選択的に除去する第２エッチング工程をさらに含み、
   前記タングステン膜の残部および前記バリアメタルの残部で、前記素子構造の所定電位を外部へ引き出す引出電極部を形成することを特徴とする請求項１～３のいずれか一つに記載の半導体装置の製造方法。
5. 前記第１エッチング工程では、処理炉内に、前記第１エッチング工程で用いる第１ガスを導入してドライエッチングを行い、
   前記第２エッチング工程では、前記第１エッチング工程で用いた同一の前記処理炉内に前記第２エッチング工程で用いる第２ガスを導入して、前記第１エッチング工程に連続してドライエッチングを行うことを特徴とする請求項４に記載の半導体装置の製造方法。
6. 前記マスク膜の前記材料は、チタン、窒化チタン、銀、金、ニッケルまたはタングステンであることを特徴とする請求項１～５のいずれか一つに記載の半導体装置の製造方法。
7. 前記マスク膜の前記材料は、５ｎｍ以上５００ｎｍ以下程度の粒径を有する金属微粒子であることを特徴とする請求項１～６のいずれか一つに記載の半導体装置の製造方法。
8. 前記被覆工程では、前記バリアメタルと同じ前記材料で前記マスク膜を形成し、
   前記第２エッチング工程では、前記バリアメタルを選択的に除去するとともに、前記マスク膜を除去することを特徴とする請求項４に記載の半導体装置の製造方法。
9. 前記被覆工程では、印刷技術を用いて、前記タングステン膜の上面の凹みを含む領域に前記材料を塗布して前記マスク膜を形成することを特徴とする請求項１～８のいずれか一つに記載の半導体装置の製造方法。
10. 前記マスク膜の前記材料はレジストであり、
    前記第２エッチング工程の後、前記第５形成工程の前に、前記マスク膜を除去する除去工程をさらに含むことを特徴とする請求項４または５に記載の半導体装置の製造方法。

Images