JP7418097B2 - 情報処理装置、およびその制御方法 - Google Patents

情報処理装置、およびその制御方法 Download PDF

Info

Publication number
JP7418097B2
JP7418097B2 JP2019056273A JP2019056273A JP7418097B2 JP 7418097 B2 JP7418097 B2 JP 7418097B2 JP 2019056273 A JP2019056273 A JP 2019056273A JP 2019056273 A JP2019056273 A JP 2019056273A JP 7418097 B2 JP7418097 B2 JP 7418097B2
Authority
JP
Japan
Prior art keywords
information processing
led
cpu
control board
light emitting
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2019056273A
Other languages
English (en)
Other versions
JP2020159717A5 (ja
JP2020159717A (ja
Inventor
真 有馬
雄哉 長谷川
諭 池田
義和 佐藤
和博 大吉
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Canon Inc
Original Assignee
Canon Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Canon Inc filed Critical Canon Inc
Priority to JP2019056273A priority Critical patent/JP7418097B2/ja
Priority to US16/818,205 priority patent/US11165914B2/en
Publication of JP2020159717A publication Critical patent/JP2020159717A/ja
Publication of JP2020159717A5 publication Critical patent/JP2020159717A5/ja
Application granted granted Critical
Publication of JP7418097B2 publication Critical patent/JP7418097B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • HELECTRICITY
    • H04ELECTRIC COMMUNICATION TECHNIQUE
    • H04NPICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N1/00Scanning, transmission or reproduction of documents or the like, e.g. facsimile transmission; Details thereof
    • H04N1/00002Diagnosis, testing or measuring; Detecting, analysing or monitoring not otherwise provided for
    • H04N1/00071Diagnosis, testing or measuring; Detecting, analysing or monitoring not otherwise provided for characterised by the action taken
    • H04N1/00074Indicating or reporting
    • H04N1/00076Indicating or reporting locally
    • HELECTRICITY
    • H04ELECTRIC COMMUNICATION TECHNIQUE
    • H04NPICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N1/00Scanning, transmission or reproduction of documents or the like, e.g. facsimile transmission; Details thereof
    • H04N1/00002Diagnosis, testing or measuring; Detecting, analysing or monitoring not otherwise provided for
    • H04N1/00026Methods therefor
    • H04N1/00037Detecting, i.e. determining the occurrence of a predetermined state
    • HELECTRICITY
    • H04ELECTRIC COMMUNICATION TECHNIQUE
    • H04NPICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N1/00Scanning, transmission or reproduction of documents or the like, e.g. facsimile transmission; Details thereof
    • H04N1/00002Diagnosis, testing or measuring; Detecting, analysing or monitoring not otherwise provided for
    • H04N1/00007Diagnosis, testing or measuring; Detecting, analysing or monitoring not otherwise provided for relating to particular apparatus or devices
    • H04N1/0001Transmission systems or arrangements

Landscapes

  • Engineering & Computer Science (AREA)
  • Health & Medical Sciences (AREA)
  • Biomedical Technology (AREA)
  • General Health & Medical Sciences (AREA)
  • Multimedia (AREA)
  • Signal Processing (AREA)
  • Accessory Devices And Overall Control Thereof (AREA)
  • Control Or Security For Electrophotography (AREA)
  • Debugging And Monitoring (AREA)

Description

本発明は、発光手段の点灯および消灯を制御する技術に関する。
従来、パーソナルコンピューターや複写機等の情報処理装置は、当該装置の異常をユーザーやサービスマンに通知する。この通知により、ユーザーが装置の正しい復旧処理を行えたり、サービスマンが装置を修復するために必要な部品を特定したりすることが可能になる。
特許文献1には、LANコントローラによって点灯および消灯の制御が行われるLEDを、電源回路によって生成された各システム電圧の立ち上がりを監視する電圧監視回路が点灯および消灯することで、システム電圧の異常を通知するシステムが開示される。
特開2015-108593号公報
しかしながら特許文献1では、LANコントローラ等の通信手段によって点灯および消灯されるLEDを、CPU等のプログラムの実行手段が点灯および消灯しない。すなわち、特許文献1では、プログラムの進捗等のプログラムの実行状況を、通信手段によっても点灯制御されるLEDを使って通知することができない。そのため、例えば装置が起動途中で停止した場合に、起動プログラムのどのあたりで起動処理が停止しているかを知ることができない。
本発明の情報処理装置は、外部装置とネットワーク通信するための通信ケーブルを接続可能なコネクタを有する情報処理装置であって、情報を表示する表示部と、前記コネクタに設けられた発光手段と、ブートプログラムを実行する実行手段と、前記コネクタを介して前記外部装置とネットワーク通信する通信手段と、前記ブートプログラムの実行に従って前記表示部が情報を表示可能になるまで、前記実行手段から出力された第1の制御信号が入力され、当該入力された前記第1の制御信号の電位に基づいて前記発光手段に電流を出力する第1の回路を用いて、前記ブートプログラムの実行状況に従って前記発光手段の点灯を制御し、前記表示部が情報を表示可能になった後、前記通信手段から出力された第2の制御信号が入力され、当該入力された前記第2の制御信号の電位に基づいて前記発光手段に電流を出力する第2の回路を用いて、前記通信手段による前記外部装置とのネットワーク通信状況に従って前記発光手段の点灯を制御する制御手段とを有し前記発光手段は、前記ブートプログラムの実行に従って前記表示部が情報を表示可能になるまで、前記第1の回路から電流が入力されると点灯し、前記発光手段は、前記表示部が情報を表示可能になった後、前記第2の回路から電流が入力されると点灯することを特徴とする。
プログラムの実行手段とは別の手段によって点灯および消灯される発光手段を、プログラムの実行手段が点灯および消灯できる。
表示装置全体の概略図 表示装置のハードウェア構成の一例を示すブロック図 LED駆動回路207及びLAN用LED駆動回路208のハードウェア構成の一例を示すブロック図。 実施系の制御フローを示す図 LED132、LED133の点灯パターンを示す図
以下、添付の図面を参照して、本発明を実施する形態について説明する。
なお、以下の実施形態において示す構成は一例に過ぎず、本発明は図示された構成に限定されるものではない。
図1は、本実施形態の情報処理装置全体の概略図である。
情報処理装置1は、表示部11と電源スイッチ12とLANコネクタ13から成る。なお本実施形態の情報処理装置1は、印刷機能を備える印刷装置や原稿読み取り機能を備える読み取り装置であってもよく、特定の種類の装置に限定されない。また情報処理装置1が印刷機能を備える印刷装置であれば、後述のLANコントローラ206によって印刷装置の外部のネットワークから受信された印刷データの画像を印刷するプリンターエンジンを備える。また情報処理装置1が原稿読み取り機能を備える読み取り装置であれば、原稿を読み取るスキャナーを備え、そのスキャナーで読み取られた原稿の画像をLANコントローラ206によって読み取り装置の外部のネットワークに送信する。
表示部11は、情報処理装置1が持つグラフィックデータなどを表示する機能を持つ。その他に、タッチパネルやボタンなど、使用者が情報処理装置1で表示する表示物を選択する機能を持っても良い。
電源スイッチ12は、情報処理装置1の電源供給状態を制御する。電源スイッチ12が導通状態(オン状態)の時、情報処理装置1に電源が供給される。電源スイッチ12が絶縁状態(オフ状態)の時、情報処理装置1は電源が供給されない。
LANコネクタ13は、LANケーブル(通信ケーブル)を接続することで情報処理装置1の外部との通信に用いられる。また、LANコネクタ13は、LANケーブル接続部131と、LANケーブルを接続した際に現在の通信状態などを通知するための通知用LED132及び133を有する。LANケーブルの一端はLANケーブル接続部131に接続され、他端は外部装置(例えばハブ)に接続される。情報処理装置1は後述のLANコントローラ206を有し、このLANコントローラ206は、LANケーブルを介して外部装置との間でデータの送受信を行う。つまりLANケーブルはデータを2つの装置間で伝送する。
図2は情報処理装置1のハードウェア構成の一例を示すブロック図である。情報処理装置1は、表示部11と電源スイッチ12とLANコネクタ13の他に、電源基板201と制御基板202から成る。
電源基板201は、外部電源(例えば、AC100V)と、電源スイッチ12、制御基板202と接続される。電源基板201は、電源スイッチ12がオン状態になると、制御基板202の動作に必要な電源電圧(例えば、DC5V)と、表示部11の動作に必要な電源電圧(例えば、DC24V)を生成し、制御基板202に供給する。すなわち電源基板201は、制御基板202および表示部11に異なる電圧の電力を供給する手段として機能する。なお、電源基板201は、異なる電圧の電力を所定の順番で各部に供給する。例えば、制御基板202にDC5Vの電力の供給を開始した後に、表示部11にDC24Vの電力の供給を開始する。
制御基板202は、LANコネクタ13を用いた外部機器との通信機能と、表示部11に表示する画像データを生成し、表示部11へ送信するとともに、表示部11への電源供給を制御する機能を持つ。制御基板202は、制御基板CPU203(以降、CPU203と呼ぶ)と表示部電源電圧検知回路204、表示部電源制御回路205、LANコントローラ206、CPU用LED駆動回路207、LAN用LED駆動回路208、LANコネクタ13から成る。
制御基板CPU203は、情報処理装置1の全体を制御する中央演算ユニットである。制御基板CPU203は、後述する表示部電源電圧検知回路204、表示部電源制御回路205、LANコントローラ206、CPU用LED駆動回路207、表示部CPU213とLCD制御回路214と接続される。
表示部電源電圧検知回路204は、表示部11の動作に必要な電源電圧が電源基板201から供給されているか検知し、検知結果を制御基板CPU203に通知する回路である。
表示部電源制御回路205は、制御基板CPU203から受信する信号を基に、電源基板201が生成した表示部11に必要な電源を表示部11に供給するか否かを制御する回路である。表示部電源制御回路205は、例えばFETなどを用いた回路で実装される。
LANコントローラ206は、LANコネクタ13を介して外部機器とネットワーク通信を行うPHYの機能を持つ集積回路である。制御基板CPU203はMDI(Management Data Interface)方式の通信でLANコントローラ206が内蔵するレジスタの設定等を行い、ネットワークの通信制御を行う。
また、LANコントローラ206は制御基板CPU203に内蔵されるMACとMII(Media Independent Interface)方式の通信を行い、通信内容に応じLANコネクタ13を介し外部とネットワーク通信を行う。
その他に、LANコントローラ206はレジスタ設定に応じ、外部装置とのネットワーク通信の状態をLED132およびLED133によって通知するために、後述するLAN用LED駆動回路208を用いてLED132及びLED133の点灯制御を行う。ネットワーク通信の状態とは、例えば、LANコントローラ206および外部装置間でのリンク状態、リンク速度、データ送受信中等の動作状況である。
本実施形態ではLANコントローラ206をPHY機能を持つ集積回路としたが、LANコントローラ206はPHYとMACの機能を持つ集積回路であってもよい(この場合、制御基板CPU203にMACは内蔵されない)。
また、制御基板CPU203にMAC機能、PHY機能の両方を内蔵する構成であっても構わない(この場合、LANコントローラ206は制御基板CPU203に内包される)
CPU用LED駆動回路207は、制御基板CPU203から受信したLED制御信号により、LED132及び133を点灯又は消灯させる回路である。
また、LED132及び133の点灯又は消灯を個別に制御するためLED制御信号は、LED132用の制御信号及びLED133用の制御信号の2本の信号で構成される。
そして、前述した制御信号は、制御基板202に電源が供給され、制御基板CPU203がCPU用LED駆動回路207に制御信号を送らない間、LED132を点灯させ、LED133を消灯させるように構成される。具体的な構成例は、後述の図3にて説明する。
LAN用LED駆動回路208は、LANコントローラ206から受信したLED132用の制御信号及びLED133用の制御信号により、LED132及び133を点灯又は消灯させる。
表示部11は、表示部基板211と液晶表示装置(Liquid Crystal Display。以下、LCD)212からなる。この表示部11は、画像をLCD212で表示することで、異常箇所などの情報をユーザやサービスマンに通知する手段として機能する。
表示部基板211は、制御基板202から供給された電源と、制御基板CPU203から受信した画像データをLCD212が描画できる描画信号に変換し、LCD212に送信する機能を持つ。表示部基板211は、表示部CPU213とLCD制御回路214から成る。表示部CPU213は、制御基板CPU203から受信するコマンドに従って、表示部CPU213自身の設定と後述のLCD制御回路214の設定を行うとともに、表示部基板211の状態をコマンドとして制御基板CPU203に送信する。LCD制御回路214は、制御基板CPU203から受信した画像データを、LCD212が描画できる描画信号に変換する。表示部CPU213は、LCD制御回路214を制御して、LCD212に画像を表示する。
LCD212は、表示部基板211から受信した描画信号に従い、画像を表示する。
図3は、図2のCPU用LED駆動回路207及びLAN用LED駆動回路208を電気回路に実装した場合の模式図の一例である。
制御基板CPU203がLED132の発光(点灯および消灯)を制御するためのLED制御信号は、CPU用LED駆動回路207内のPチャネルFET301のゲート端子に接続(入力)される。
制御基板CPU203がLED133の発光(点灯および消灯)を制御するためのLED制御信号は、CPU用LED駆動回路207内のPチャネルFET303のゲート端子に接続(入力)される。
LANコントローラ206がLED132の発光(点灯および消灯)を制御するためのLED制御信号は、LAN用LED駆動回路208内のPチャネルFET305のゲート端子に接続(入力)される。
LANコントローラ206がLED133の発光(点灯および消灯)を制御するためのLED制御信号は、LAN用LED駆動回路208内のPチャネルFET307のゲート端子に接続(入力)される。
PチャネルFET301及び303、305、307は各々のゲート端子に接続された制御信号の電位がGND電圧に近い状態(以後「Lowレベル」と記載)の場合、LED132又は133に電流が流れ、LED132又は133が点灯する。
反対に、PチャネルFET301及び303、305、307は各々のゲート端子に接続された制御信号の電位が電源電圧に近い状態(以後「Hiレベル」と記載)の場合、LED132又は133には電流が流れず、LED132又は133は消灯する。
抵抗302及び304、306、308は、LED132又は133に流す電流量を制限するために用いられる。
抵抗302及び304、306、308の抵抗値は、LED132及び133の発光時に必要な明るさから電流値を決め、それを満たすように決定する。
また、LED132とLED133は発光色の異なる半導体であり、同じ値の電流が流れた場合の明るさも、LEDにかかる順方向電圧も異なる。そのため、同程度の明るさでLED132及び133を発光させるために、抵抗302及び306と、抵抗302及び308とで、異なる抵抗値を決定する必要がある。例えば、抵抗302及び306の抵抗値は、510Ωであり、LED132は約3.5mA程度の電流を流しながら発光する。抵抗304及び308の抵抗値は、470Ωであり、LED133は約3.9mA程度の電流を流しながら発光する。
なお、本実施形態ではLED132及び133の点灯制御のためにPチャネルFETをスイッチとして使用しているが、トランジスタや半導体ICなどを1つ又は複数用いてスイッチを構成しても良い。
また、本実施形態では抵抗302及び304、306、308によってLED132又は133に流れる電流値を制限しているが、半導体などで構成された電流制限回路を用いても良い。また、本実施形態ではCPU用LED駆動回路207およびLAN用LED駆動回路208がLED132、133の上流側に設けられているが、下流側に設ける構成であってもよい。
LED132はCPU用LED駆動回路207とLED駆動回路208の両方に接続されているためいずれか一方が点灯制御を行うとLED132は点灯する。また、CPU用LED駆動回路207とLED駆動回路208の両方が消灯制御をした場合にLED132は消灯する。
同様にLED133もCPU用LED駆動回路207とLED駆動回路208の両方に接続されているためいずれか一方が点灯制御を行うとLED133は点灯する。またCPU用LED駆動回路207とLED駆動回路208の両方が消灯制御をした場合にLED133は消灯する。
また、制御基板CPU203からCPU用LED駆動回路207への2本の制御信号において、電源投入時の信号の初期状態を規定するための抵抗309をGNDに、抵抗310、311、312をそれぞれ電源に接続する。すなわち抵抗309はプルダウン抵抗であり、抵抗310、311、312はプルアップ抵抗である。
制御基板202に電源が供給され、制御基板CPU203とLANコントローラ206が共にCPU用LED駆動回路207、208に制御信号を送らない場合、制御基板CPU203及びLANコントローラ206の端子がハイインピーダンス状態になる。これにより、FET301のゲート端子が抵抗309によりLowレベルになりFET301がオンするためLED132は点灯する。
また、制御基板202に電源が供給され、制御基板CPU203とLANコントローラ206が共にCPU用LED駆動回路207、208に制御信号を送らない場合、制御基板CPU203及びLANコントローラ206の端子がハイインピーダンス状態になる。FET303のゲート端子は抵抗310によりHiレベルになりFET303はオフ状態、FET307のゲート端子は抵抗311によりHiレベルになりFET307もオフ状態ためLED133は消灯する。
なお、本実施形態では制御基板CPU203とCPU用LED駆動回路207の間に抵抗309及び310を実装しているが、CPU用LED駆動回路207内に実装しても良い。また、制御基板CPU203内に制御基板CPU203のポート制御に依存せずに存在する内部抵抗として実装しても良い。
図4は、情報処理装置1の起動シーケンスを表すフローチャートである。この起動シーケンスにおいて、制御基板200内の制御基板CPU203はプログラムを実行する。本実施形態においてこのプログラムは、リセット状態が解除された後の制御基板CPU203が最初に実行するブートプログラムを含む。このブートプログラムは制御基板CPU203に情報処理装置1を起動するための一連の処理を実行させる。すなわち、このブートプログラムは、制御基板CPU203が備える複数の入出力ポートが使えるようにする設定を行う。また、このブートプログラムは、表示部CPU213を起動させて表示部CPU213がLCD212に画像や文字等の情報を表示できるようにする。さらにこのブートプログラムは、LANコントローラ206が外部装置と通信でき、かつ、LED132、133の点灯および消灯を制御できるように、LANコントローラ206を設定する。
本実施形態の特徴の一つは、このブートプログラムが、表示部CPU213が起動して表示部11が情報を表示できるようになるまで、ブートプログラムの実行状況(一連の処理の進捗状況)に応じてLED132、133を点灯および消灯することである。
制御基板CPU203は、このようなブートプログラムにしたがって、図4のフローチャートに示される各処理を行う。
電源スイッチ12がオンされる(S101)と、電源基板201が制御基板202に対して電源(本実施形態では5Vと24Vの電力)の供給を行う(S102)。
電源スイッチ12をオンする前のLED132、LED133は共に消灯状態である(図5 LED点灯パターンA)。
電源(電力)が供給されている制御基板CPU203は、不図示の不揮発性メモリからブートプログラムを読み込んで起動を開始(S103)する。この時点ではブートプログラムはまだ実行されておらず、LED132は上述の通り制御基板CPU203の制御なく点灯する。すなわちLEDの点灯パターンは図5のLED点灯パターンBになる。
電源スイッチ12をオンしたにも関わらず、表示部11の表示がされず、LANコネクタ13のLED132、LED133が共に「消灯状態」である場合は、情報処理装置1が次のような状態であると考えられる。制御基板202への電源が供給されていない状態である。したがって、LED132、133が共に消灯したまま装置が停止しているのであれば、異常箇所が電源部(電源スイッチ12、電源基板201、及び電源用の束線)であることが判別できる。
制御基板202に電源が供給されるとLANコントローラ206にも電源が供給され、LANコントローラ206が起動する(S301)。ただし、LANコントローラ206は、制御基板CPU203によってLANコントローラ206内部のレジスタ設定が行われるまでは初期状態のまま待機状態になり、LEDの制御やネットワーク通信を行うことは無い。すなわち、LANコントローラ206は、LANコントローラ206がLEDを制御できるように制御基板CPU203によって設定されてから、LED132、133を制御するようになる。またLANコントローラ206は、LANコントローラ206が外部装置と通信できるように制御基板CPU203によって設定されてから、外部装置と通信できるようになる。
LANコントローラ206の起動直後では、LAN用LED駆動回路208に接続されるLANコントローラ206のLED制御信号の端子はハイインピーダンス状態になる。
制御基板CPU203のブートプログラムの読み込みが完了すると、制御基板CPU203は読み出したブートプログラムを実行する。制御基板CPU203は、制御基板CPU203が複数備える外部入出力ポート(I/Oポート)の設定処理を行う(S104-Yes)。この入出力ポートは、制御基板CPU203が周辺デバイスと通信するために用いられる。周辺デバイスとは、例えば、表示部電源電圧検知回路204、表示部電源制御回路205、LANコントローラ206、CPU用LED駆動回路207、表示部CPU213、LCD制御回路214等である。この設定は、各入出力ポートに対して、入力ポートとして用いるのか出力ポートとして用いるのかを設定する。例えば制御基板CPU203は、LED132の点灯および消灯を制御するためのLED制御信号の信号線が接続された入出力ポートを出力ポートに設定する。また、制御基板CPU203は、LED133のLED制御信号の信号線が接続された入出力ポートを出力ポートに設定する。さらに、制御基板CPU203は、LANコントローラ206のリセットおよびリセット解除を制御するためのリセット制御信号の信号線が接続された入出力ポートを出力ポートに設定する。そして制御基板CPU203は、この出力ポートから出力するリセット制御信号の出力レベルを制御して、LANコントローラ206をリセット状態にする。また、制御基板CPU203は、LANコントローラ206への通信制御信号の設定も行う。
そして、この設定後、制御基板CPU203は、LED制御信号の出力レベルを制御してLEDの点灯パターンを図5のLED点灯パターンBからLED点灯パターンCに変更する。本実施形態ではLED132を消灯させるためLED132のLED制御信号を“Hiレベル”、LED133を点灯させるためLED133のLED制御信号を“Lowレベル”に制御する(S105)。
何らかの理由(例えばプログラムの読み出し異常等)で制御基板CPU203が入出力ポートの設定までの起動処理を実行できない場合(S104-No)、装置はその状態で停止する(S106)。すなわち、LEDの点灯パターンは、図5のLED点灯パターンBのままである。電源スイッチ12をオンしたにも関わらず、表示部11の表示がされず、LANコネクタ13のLED132が「点灯状態」、LED133が「消灯状態」である場合(点灯パターンBのままである場合)は、情報処理装置1が次のような状態であると考えられる。制御基板202への電源供給はされているが、制御基板202上の異常(制御基板CPU203故障、基板素子故障、基板配線異常等)により制御基板CPU203が起動できない状態である。したがって、点灯パターンBのまま装置が停止しているのであれば、異常箇所が制御基板202であることが判別できる。
続いて、制御基板CPU203は表示部11に供給する電源電圧(本実施形態の場合は24V)が正常か否かを表示部電源電圧検知回路204からの信号レベルを確認することで判断する(S107)。
表示部11に供給する電源電圧が正常であると判断した場合(S107-Yes)、制御基板CPU203は、LED制御信号の出力レベルを制御してLEDの点灯パターンを図5のLED点灯パターンCからLED点灯パターンDに変更する(S108)。本実施形態では、制御基板CPU203は、LED132を消灯させるためLED132のLED制御信号を“Hiレベル”に制御する。そして制御基板CPU203は、LED133を点滅させるためLED133のLED制御信号の“Hiレベル”“Lowレベル”を1秒おきに繰り返し切り替える制御を行う。
一方、表示部11に供給する電源電圧に異常があると判断した場合(S107-No)、制御基板CPU203は装置の起動処理を停止する(S109)。すなわち、LEDの点灯パターンは、図5のLED点灯パターンCのままである。電源スイッチ12をオンしたにも関わらず、表示部11の表示がされず、LANコネクタ13のLED132が「消灯状態」、LED133が「点灯状態」である場合は、情報処理装置1が次のような状態であると考えられる。制御基板202への制御基板用の電源(制御基板CPU203、LANコントローラ、LANコネクタ13用)は正しく供給されているが、表示部11に供給する電源に異常がある状態である。したがって、点灯パターンCのまま装置が停止しているのであれば、異常箇所が表示部11用の電源供給部(電源基板201、及び電源用の束線)であることが判別できる。
表示部11に供給する電源に異常がないことを確認した後、制御基板CPU203は表示部電源制御回路205に対し表示部11に電源供給する制御信号を出力する(S110)。電源が表示部11に供給されると表示部CPU213が起動開始する(S201)。このように制御基板CPU203は、表示部CPU213を起動させる。
制御基板CPU203は、表示部CPU213が起動完了するのに十分な時間(本実施形態では200ms)待ってから(S111)、表示部CPU213に対し起動確認コマンドを送信する(S112)。
初期化コマンドを受信した表示部CPU213は、表示部CPU213の起動処理が正しく完了していれば(S202-Yes)、起動確認コマンドのレスポンスを制御基板CPU203に対して送信する(S203)。起動確認コマンドのレスポンスは、表示部CPU213の起動が完了したことを示す信号に相当する。
表示部内の電源異常、表示部CPU213の故障等が原因で表示部CPU213が正常に起動できない場合は起動確認コマンドのレスポンスは送信されず表示部11の起動は停止する(S202-No)。
制御基板CPU203は、表示部CPU213に起動確認コマンドを送信した後所定時間内(本実施形態の場合は10ms以内)に表示部CPU213からの起動確認コマンドのレスポンスを受け取ったか否かを判断する。
所定時間内に表示部CPU213からの起動確認コマンドのレスポンスがあった場合(S113-Yes)は、制御基板CPU203は、LED制御信号の出力レベルを制御してLED132、LED133を消灯状態にする。すなわち制御基板CPU203は、LED132を消灯させるためLED132のLED制御信号を“Hiレベル”、LED133を消灯させるためLED133のLED制御信号を“Hiレベル”に制御する(S114)。
起動確認コマンドのレスポンスを受信しないまま所定時間が経過した場合(S113-No)、装置はその状態で停止する(S115)。すなわち、LEDの点灯パターンは、図5のLED点灯パターンDのままである。電源スイッチ12をオンしたにも関わらず、表示部11の表示がされず、LANコネクタ13のLED132が「消灯状態」、LED133が「点滅状態」である場合、情報処理装置1が次のような状態であると考えられる。制御基板CPU203は正常に動作しており、表示部用電源は供給されているが、表示部11が動作しない状態である。したがって、点灯パターンDのまま装置が停止しているのであれば、異常箇所が制御基板202、表示部11間の伝送部か表示部11内の異常であることが判別できる。
制御基板CPU203は、表示部11のLCD制御回路214に対し画像データを送信し(S116)、画像データを受信したLCD制御回路214は受信した画像データに応じてLCD212に画面を表示させる(S205)。
以降、装置の異常を検出した場合にはLED132、LED133を用いた異常表示はせず表示部11のLCD212を用いて異常箇所を示す情報を表示する。
制御基板CPU203はLANコントローラ206のリセット制御信号を制御し、リセット制御信号をリセット解除状態にする。そして、制御基板CPU203は、LANコントローラ206への通信線を介してLANコントローラ206内部のLANコントローラ206の動作モード等を決定するレジスタ設定値の書き換えを行う。制御基板CPU203はLANコントローラ206への通信線を介し、外部のネットワーク通信を開始するための設定を行う(S117)。
制御基板CPU203によって外部装置との通信ができるように設定されたLANコントローラ206は、LANコネクタ13を介し外部のネットワークと通信を開始する(S302)。
続けて、制御基板CPU203は通信線を介してLANコントローラ206のLED制御用の設定を行う(S118)。制御基板CPU203によってLED132、133の点灯および消灯を制御できるように設定されたLANコントローラ206は、LED132、LED133の点灯制御をネットワークの通信状況(動作状況)に応じて行う(S303)。LANコントローラ206によるLED132、133の点灯制御は、LANコントローラ206がLED制御信号をLAN用LED駆動回路208に出力することで行われる。
以降、LED132及びLED133は、LANコントローラ206がネットワークの通信状況に応じて点灯および消灯が制御され、制御基板CPU203が点灯および消灯の制御を行うことはない。
本実施形態では上述の通り、制御基板CPU203は、LANコントローラ206によっても点灯制御されるLANコネクタ13のLED132、133を点灯制御する。そのため制御基板CPU203が点灯制御するLEDをLED132、133の他に別途設ける必要がなくコストUPを抑えることができる。
LANコネクタ13のLEDの本来の役割であるネットワーク通信状況の通知は、電源スイッチ12のオンから表示部11の表示開始までの間はできないが、装置の起動時に表示部11が表示可能になってからは可能である。
上述のような制御、構成をとることでコストUPを抑え、実使用上の機能に制限をかけることなく、電源スイッチ12をオンしてから表示部11表示が行われるまでの間に異常が発生した場合であっても異常箇所を使用者に対し示すことが可能になる。したがって、正しい復帰処理を促すことが可能となる。
(その他の実施形態)
上記実施形態においては、表示部11が画像を表示することでユーザやサービスマンに異常箇所などの情報を通知するが、このような情報を通知する手段としてはスピーカーであってもよい。例えばスピーカーによって異常箇所を音声で通知してもよい。
本発明は、上述の各実施形態の1以上の機能を実現するプログラムを、ネットワーク又は記憶媒体を介してシステム又は装置に供給し、そのシステム又は装置のコンピュータにおける1つ以上のプロセッサがプログラムを読出し実行する処理でも実現可能である。また、1以上の機能を実現する回路(例えば、ASICやFPGA)によっても実現可能である。

Claims (10)

  1. 外部装置とネットワーク通信するための通信ケーブルを接続可能なコネクタを有する情報処理装置であって、
    情報を表示する表示部と、
    前記コネクタに設けられた発光手段と、
    ブートプログラムを実行する実行手段と、
    前記コネクタを介して前記外部装置とネットワーク通信する通信手段と、
    前記ブートプログラムの実行に従って前記表示部が情報を表示可能になるまで、前記実行手段から出力された第1の制御信号が入力され、当該入力された前記第1の制御信号の電位に基づいて前記発光手段に電流を出力する第1の回路を用いて、前記ブートプログラムの実行状況に従って前記発光手段の点灯を制御し、前記表示部が情報を表示可能になった後、前記通信手段から出力された第2の制御信号が入力され、当該入力された前記第2の制御信号の電位に基づいて前記発光手段に電流を出力する第2の回路を用いて、前記通信手段による前記外部装置とのネットワーク通信状況に従って前記発光手段の点灯を制御する制御手段とを有し
    前記発光手段は、前記ブートプログラムの実行に従って前記表示部が情報を表示可能になるまで、前記第1の回路から電流が入力されると点灯し、前記発光手段は、前記表示部が情報を表示可能になった後、前記第2の回路から電流が入力されると点灯する
    ことを特徴とする情報処理装置。
  2. 前記実行手段によって実行される前記ブートプログラムは、前記実行手段に電力が供給されてから一連の処理を行い、かつ、当該一連の処理の進捗状況に応じて前記発光手段を点灯および消灯することを特徴とする請求項1に記載の情報処理装置。
  3. 前記実行手段は、他のデバイスと通信するために用いられる入出力ポートを複数備え、
    前記一連の処理は、入出力ポートの設定処理を含むことを特徴とする請求項2に記載の情報処理装置。
  4. 前記一連の処理は、電力が前記表示部に供給されるようにする処理を含むことを特徴とする請求項2に記載の情報処理装置。
  5. 前記一連の処理は、情報が前記表示部に表示されるようにする処理を含むことを特徴とする請求項4に記載の情報処理装置。
  6. 前記一連の処理は、前記通信手段が前記外部装置とネットワーク通信できるよう、前記通信手段を設定する処理を含むことを特徴とする請求項2に記載の情報処理装置。
  7. 前記一連の処理は、前記通信手段が前記発光手段の点灯を制御できるよう、前記通信手段を設定する処理を含むことを特徴とする請求項2に記載の情報処理装置。
  8. 前記実行手段は、CPUであることを特徴とする請求項1に記載の情報処理装置。
  9. 前記通信手段は、LANコントローラであることを特徴とする請求項1に記載の情報処理装置。
  10. 前記発光手段は、2つのLEDであることを特徴とする請求項1に記載の情報処理装置。
JP2019056273A 2019-03-25 2019-03-25 情報処理装置、およびその制御方法 Active JP7418097B2 (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP2019056273A JP7418097B2 (ja) 2019-03-25 2019-03-25 情報処理装置、およびその制御方法
US16/818,205 US11165914B2 (en) 2019-03-25 2020-03-13 Information processing apparatus and control method thereof

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2019056273A JP7418097B2 (ja) 2019-03-25 2019-03-25 情報処理装置、およびその制御方法

Publications (3)

Publication Number Publication Date
JP2020159717A JP2020159717A (ja) 2020-10-01
JP2020159717A5 JP2020159717A5 (ja) 2022-03-29
JP7418097B2 true JP7418097B2 (ja) 2024-01-19

Family

ID=72605086

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2019056273A Active JP7418097B2 (ja) 2019-03-25 2019-03-25 情報処理装置、およびその制御方法

Country Status (2)

Country Link
US (1) US11165914B2 (ja)
JP (1) JP7418097B2 (ja)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP7383387B2 (ja) * 2019-03-25 2023-11-20 キヤノン株式会社 情報処理装置、およびその制御方法
JP7327966B2 (ja) 2019-03-25 2023-08-16 キヤノン株式会社 情報処理装置、およびその制御方法
JP7418097B2 (ja) 2019-03-25 2024-01-19 キヤノン株式会社 情報処理装置、およびその制御方法

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2017032826A (ja) 2015-08-03 2017-02-09 キヤノン株式会社 画像表示装置
JP2018097702A (ja) 2016-12-15 2018-06-21 ファナック株式会社 数値制御装置

Family Cites Families (20)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5432907A (en) * 1992-05-12 1995-07-11 Network Resources Corporation Network hub with integrated bridge
US5519832A (en) * 1992-11-13 1996-05-21 Digital Equipment Corporation Method and apparatus for displaying module diagnostic results
JP3161189B2 (ja) 1993-12-03 2001-04-25 株式会社日立製作所 記憶システム
US6061391A (en) 1997-02-28 2000-05-09 Fujitsu Limited Error indicator, and data modulator-demodulator and indicating method of light emitter therein
US6157956A (en) * 1997-03-28 2000-12-05 Global Maintech, Inc. Heterogeneous computing interface apparatus and method using a universal character set
TW200743368A (en) * 2006-05-10 2007-11-16 Benq Corp Automatic display power up method and display using the same
US7586407B2 (en) * 2006-07-28 2009-09-08 Cisco Technology, Inc. Network device providing multi-function status indicators
US8340721B2 (en) * 2008-03-19 2012-12-25 Google Inc. Notebook computer and cell phone assembly
JP5125777B2 (ja) * 2008-06-03 2013-01-23 富士通株式会社 入出力ポートの割当て識別装置、その割当て識別方法及び情報処理装置
US8095815B2 (en) 2008-10-14 2012-01-10 Hewlett-Packard Development Company, L.P. System for reducing power consumption in an electronic chip
JP2011118462A (ja) * 2009-11-30 2011-06-16 Toshiba Corp 情報処理装置
JP5822527B2 (ja) * 2011-05-09 2015-11-24 キヤノン株式会社 情報処理装置、その制御方法、および制御プログラム
JP6299191B2 (ja) 2013-12-05 2018-03-28 株式会社リコー 電子機器の異常表示装置
JP2016092629A (ja) * 2014-11-06 2016-05-23 アズビル株式会社 通信状態表示方法および通信状態表示装置
US9948793B2 (en) * 2015-04-22 2018-04-17 Kabushiki Kaisha Toshiba Abnormality notification apparatus, image forming apparatus and abnormality notification method
US9921933B2 (en) * 2015-11-03 2018-03-20 Quanta Computer Inc. System and method for indicator light control of storage devices
WO2017152977A1 (en) 2016-03-10 2017-09-14 Nokia Solutions And Networks Oy Trust failure alert in communications
JP7327966B2 (ja) * 2019-03-25 2023-08-16 キヤノン株式会社 情報処理装置、およびその制御方法
JP7418097B2 (ja) 2019-03-25 2024-01-19 キヤノン株式会社 情報処理装置、およびその制御方法
JP7383387B2 (ja) * 2019-03-25 2023-11-20 キヤノン株式会社 情報処理装置、およびその制御方法

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2017032826A (ja) 2015-08-03 2017-02-09 キヤノン株式会社 画像表示装置
JP2018097702A (ja) 2016-12-15 2018-06-21 ファナック株式会社 数値制御装置

Also Published As

Publication number Publication date
US11165914B2 (en) 2021-11-02
US20200314255A1 (en) 2020-10-01
JP2020159717A (ja) 2020-10-01

Similar Documents

Publication Publication Date Title
JP7418097B2 (ja) 情報処理装置、およびその制御方法
JP7383387B2 (ja) 情報処理装置、およびその制御方法
JP7327966B2 (ja) 情報処理装置、およびその制御方法
US7159132B2 (en) USB device that provides power that is different from power prescribed in the USB standard
US20120137159A1 (en) Monitoring system and method of power sequence signal
KR950020304A (ko) 인쇄 장치와 이를 구비한 시스템 및 이의 제어 방법
JP2019012479A (ja) ドッキングステーション
JP6779934B2 (ja) 電子機器及びその起動時の異常検知方法
US8994445B2 (en) Electronic device
JPH04186443A (ja) 情報処理装置
US9106097B2 (en) Connection device for connecting between electrical devices
JP4701724B2 (ja) 電源制御方式と装置、電源装置、及び電子装置
JP4400726B2 (ja) センサ装置
JP2000148303A (ja) 外部機器を接続可能な電子機器
JP2019040446A (ja) 接続回路
JP3962843B2 (ja) プリンタ用警告装置
JP5939878B2 (ja) 表示制御装置及び表示制御方法
TWI547037B (zh) 低耗能之通用序列匯流排集線器
TWI697767B (zh) 重置信號產生電路及電腦系統
JP4507777B2 (ja) 電源制御装置
JP2006035743A (ja) 電源制御装置
JP2021009726A (ja) 電子機器及びその起動時の異常検知方法
KR19990043402A (ko) Usb에 있어서 다운스트림 포트 재사용방법
JP3628817B2 (ja) プリンタ用インタフェース切換装置及びこれを用いたプリンタ
KR20240000349A (ko) 동적 멀티플렉스 파워 서플라이를 갖는 usb/썬더볼트 투 이더넷 어댑터

Legal Events

Date Code Title Description
A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20220318

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20220318

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20230123

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20230131

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20230324

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20230704

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20231002

A911 Transfer to examiner for re-examination before appeal (zenchi)

Free format text: JAPANESE INTERMEDIATE CODE: A911

Effective date: 20231012

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20231205

RD01 Notification of change of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7421

Effective date: 20231213

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20231228

R151 Written notification of patent or utility model registration

Ref document number: 7418097

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R151