JP7417549B2 - 表示基板及びその調整方法、表示装置 - Google Patents

表示基板及びその調整方法、表示装置 Download PDF

Info

Publication number
JP7417549B2
JP7417549B2 JP2020567981A JP2020567981A JP7417549B2 JP 7417549 B2 JP7417549 B2 JP 7417549B2 JP 2020567981 A JP2020567981 A JP 2020567981A JP 2020567981 A JP2020567981 A JP 2020567981A JP 7417549 B2 JP7417549 B2 JP 7417549B2
Authority
JP
Japan
Prior art keywords
transistor
gate
display substrate
lead
signal
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2020567981A
Other languages
English (en)
Other versions
JPWO2020173153A5 (ja
JP2022521108A (ja
Inventor
ヤーナン ニウ
ジウシ ワン
ザンフェン ツァオ
チー ヤオ
フェン ジャン
ウーシェン リー
フェン グァン
レイ チェン
ホンウェイ ティアン
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
BOE Technology Group Co Ltd
Original Assignee
BOE Technology Group Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by BOE Technology Group Co Ltd filed Critical BOE Technology Group Co Ltd
Publication of JP2022521108A publication Critical patent/JP2022521108A/ja
Publication of JPWO2020173153A5 publication Critical patent/JPWO2020173153A5/ja
Application granted granted Critical
Publication of JP7417549B2 publication Critical patent/JP7417549B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • GPHYSICS
    • G09EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09GARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/30Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels
    • G09G3/32Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED]
    • G09G3/3208Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED]
    • G09G3/3225Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED] using an active matrix
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10KORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10OLED displays
    • H10K59/12Active-matrix OLED [AMOLED] displays
    • H10K59/121Active-matrix OLED [AMOLED] displays characterised by the geometry or disposition of pixel elements
    • H10K59/1213Active-matrix OLED [AMOLED] displays characterised by the geometry or disposition of pixel elements the pixel elements being TFTs
    • GPHYSICS
    • G09EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09GARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2320/00Control of display operating conditions
    • G09G2320/04Maintaining the quality of display appearance
    • G09G2320/043Preventing or counteracting the effects of ageing
    • G09G2320/045Compensation of drifts in the characteristics of light emitting or modulating elements
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10KORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10OLED displays
    • H10K59/12Active-matrix OLED [AMOLED] displays
    • H10K59/1201Manufacture or treatment

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Geometry (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)
  • Electroluminescent Light Sources (AREA)
  • Liquid Crystal (AREA)
  • Thin Film Transistor (AREA)
  • Control Of Indicators Other Than Cathode Ray Tubes (AREA)

Description

本開示は、表示技術に関し、特に、表示基板及びその調整方法、表示装置に関する。
有機電界発光ディスプレイ(OLED/LED)パネルは、低消費電力、高彩度、広視野角、薄型、フレキシブル性などの優れた性能を有することから、表示分野で主流となっている。これらは、スマートフォン、タブレット、及びTVなどの端末製品に幅広く用いられている。その中で、フレキシブルOLED/LED製品は、特定の構造の様々なニーズを満たすことができるため、最も注目を集めており、OLED/LEDディスプレイの主流となっている。これらは、様々な形状に加工することができ、様々な領域に薄く配置することができるため、携帯端末、腕時計、各種ウェアラブル製品など、その柔軟性が広汎な用途に広がっている。実際の使用においては、機器自体がある程度の電力を消費するため、長時間の使用条件下、特に旅行や他の野外環境などの比較的充電が不便な場所では、低消費電力化や電池寿命の長期化が重要な課題となっている。
本発明の一態様は、表示基板である。前記表示基板は、基板と、前記基板上に配置され、固有の閾値電圧のシフト方向が反対である第1トランジスタ、第2トランジスタと、前記基板上に配置されるシフトシフト調整構造と、を備える。前記シフト調整構造は、前記第1トランジスタ及び前記第2トランジスタの閾値電圧が、それぞれ、その固有の閾値電圧のシフト方向とは反対方向にシフトするように、調整信号を前記第1トランジスタ及び前記第2トランジスタにそれぞれ入力するように構成される。
任意選択的に、前記シフト調整構造は、調整信号源と、スイッチ部と、信号リードとを含み、前記調整信号源は前記スイッチ部に接続され、前記スイッチ部は前記信号リードに接続される。前記調整信号源は、前記第1、第2トランジスタの固有の閾値電圧シフトをそれぞれ調整する第1、第2調整信号を生成するように構成される。前記スイッチ部は、調整信号源をオン又はオフにするように構成される。前記信号リードは、前記第1調整信号を前記第1トランジスタに入力するように構成される第1リードと、前記第2調整信号を前記第2トランジスタに入力するように構成される第2リードとを含む。
任意選択的に、前記第1トランジスタ及び前記第2トランジスタは、トップゲート型のトランジスタである。前記第1リードは、前記第1トランジスタの前記基板に面する側に配置され、前記第2リードは、前記第2トランジスタの前記基板に面する側に配置される。
任意選択的に、前記第1リードは、前記第1トランジスタのボトムゲートを構成し、前記第2リードは、前記第2トランジスタのボトムゲートを構成して、第1トランジスタ及び第2トランジスタを、それぞれダブルゲート構造とする。
任意選択的に、前記表示基板は、さらに、前記基板上であって、前記第1トランジスタ及び前記第2トランジスタの前記基板に面する側に位置する第1導電層も含む。ここで、前記第1リードは、前記第1導電層と同じ材料で形成され、同じ層に配置される。
任意選択的に、前記第2リードは、前記第1トランジスタのゲートと同じ材料で形成され、同じ層に配置される。
任意選択的に、調整信号源は、第1調整信号を生成するように構成される第1信号源と、第2調整信号を生成するように構成される第2信号源を含む。
任意選択的に、前記第1トランジスタのゲート駆動信号源は、前記第2信号源に多重化され、前記第2トランジスタのゲート駆動信号源は、前記第1信号源に多重化される。
任意選択的に、前記第1トランジスタはPNPトランジスタであり、前記第2トランジスタはNPNトランジスタである。
任意選択的に、前記第1トランジスタは低温ポリシリコントランジスタであり、前記第2トランジスタは酸化物半導体トランジスタである。
任意選択的に、前記表示基板は、さらに、第1絶縁層を備える。前記第1絶縁層は前記第1トランジスタのゲートの下方であって、前記ソース及びドレインの下方に位置する。前記第1絶縁層は、さらに、前記第2リードと前記第2トランジスタの活性層の間に延在する。前記第1絶縁層は、前記第1トランジスタのゲート、ソース、ドレインに対応する位置に形成されたビアホールを有し、ビアホールの各々は、前記第2トランジスタの活性層と同じ材料を用いて、同じ層に形成されるコンタクト層を有する。
任意選択的に、前記表示基板は、さらに、前記コンタクト層上に形成される第2絶縁層を備え、前記第2絶縁層は、前記第2トランジスタの活性層上にも延在する。
任意選択的に、前記表示基板は、さらに、前記第1トランジスタのゲートと活性層との間に形成されたゲート絶縁層、及び、前記第2トランジスタのゲートと活性層との間に形成されたゲート絶縁層を備える。
任意選択的に、前記表示基板は、各々が前記第1トランジスタと前記第2トランジスタを含む複数の領域を有する。
任意選択的に、複数の領域の各々は、さらに、複数のスイッチ部と接続するように対応配置された前記第1リードと前記第2リードを含む。
本開示の実施例は、本開示の実施例に係わる表示基板を具備する表示装置である。
本開示の一実施例は、前記表示基板を調整する方法を提供する。該方法は、前記第1トランジスタと前記第2トランジスタの閾値電圧が、それぞれ、前記第1トランジスタと前記第2トランジスタの固有閾値電圧のシフト方向とは反対方向にシフトするように、前記第1調整信号と前記第2調整信号を前記第1トランジスタと前記第2トランジスタにそれぞれ入力する工程を有する。
任意選択的に、第1調整信号と第2調整信号とは、互いに逆極性である。
任意選択的に、前記第1調整信号と前記第2調整信号の大きさは等しくなく、及び/又は第1調整信号と第2調整信号の入力持続時間は等しくない。
本開示の一実施例は、表示基板の製造方法を提供する。該製造方法は、前記基板上に第1導電層及び第1リードを形成する工程と、第1絶縁層を形成し、そして前記第1絶縁層をエッチングして、前記第1絶縁層において前記第1リード、第1トランジスタのソース、ドレイン、ゲートに接続するための第1信号接続孔を予め形成し、第2トランジスタの活性層を形成すると共に前記第1絶縁層の各第1信号接続孔にコンタクト層を堆積する工程と、第2絶縁層を形成し、第2絶縁層をエッチングして、第2絶縁層において前記第1リード、第1トランジスタのソース、ドレイン、ゲート、及び前記第2トランジスタのソース、ドレイン及びゲートに接続するための第2信号接続孔を予め形成し、そして前記第1トランジスタのソース及びドレイン、第2トランジスタのソース及びドレインを形成すると共に、第1トランジスタのゲート、第2トランジスタのゲート及び第1リードに対応する第2信号接続孔に、ソース・ドレイン材料の層を堆積する工程と、を有する。
図面は、本開示の技術案をよりよく理解ために提供するものであり、本明細書の一部として、本開示の技術案を、本開示の技術案に限定されることなく説明することを意図している。
本開示の一実施例に係る表示基板を示す断面図である。 本開示の一実施例に係る表示基板を示す平面図である。 表示基板における低温ポリシリコントランジスタの閾値電圧シフト調整前の閾値電圧のシフト曲線である。 表示基板における酸化物半導体トランジスタの閾値電圧シフト調整前の閾値電圧のシフト曲線である。 本開示の一実施例に係る表示基板における低温ポリシリコントランジスタの閾値電圧シフト調整後の閾値電圧のシフト曲線である。 本開示の一実施例に係る表示基板における酸化物半導体トランジスタの閾値電圧シフト調整後の閾値電圧のシフト曲線である。
以下、本開示の技術案をよりよく理解するため、添付の図面及び実施例を参照して本開示を詳細に説明する。以下の実施例の説明において、特定の特徴、構造、材料、又は特性は任意の1つ又は複数の実施形態又は実施例において、任意の適切な方法で組み合わせることができる。
現在、開発中のLTPO(LTPS-Oxide)プロセスとは、低温ポリシリコントランジスタ(LTPS TFT)と酸化物トランジスタ(Oxide TFT)を同時に表示パネルに用いるプロセスを指す。低リーク電流の酸化物トランジスタを用いることで、リーク電流を低減し、表示パネルの消費電力をさらに低減することができる。しかしながら、実際のプロセスでは、LTPS TFTとOxide TFTとのプロセスの整合性が低いため、一部のトランジスタには閾値電圧シフトが生じてしまう。また、従来の構造が原因で、LTPS TFTとOxide TFTのシフト方向は、反対である。即ち、2種類のトランジスタの閾値電圧が、交差方向又は反対方向にシフトし、表示装置が正常に動作できなくなり、又は、オンにさえなり得ない可能性がある。また、このような閾値電圧シフトが発生するトランジスタの配置位置や、閾値電圧シフトの度合いもランダムであるため、現在では、簡単な製造プロセスで単一の調整を実行することは不可能である。
本発明の一形態は、表示基板を提供する。図1及び図2に示すように、表示基板は、基板1と、基板1上に配置された第1トランジスタ2及び第2トランジスタ3を備える。互いに逆極性の駆動電圧で、第1トランジスタ2及び第2トランジスタ3は、それぞれ固有の閾値電圧シフトを有し、かつ両トランジスタの固有の閾値電圧のシフト方向は反対である。表示基板は、さらに、基板1に配置され、第1トランジスタ2及び第2トランジスタ3の閾値電圧を固有の閾値電圧のシフト方向とは反対の方向にそれぞれシフトさせる調整信号を、それぞれ第1トランジスタ2及び第2トランジスタ3に入力するシフト調整構造4を備える。
動作状態において、第1トランジスタ2と第2トランジスタ3とは、逆極性の駆動電圧で固有の閾値電圧シフトを有し、且つ二者の固有の閾値電圧のシフト方向は、互いに反対である。動作状態とは、第1トランジスタ2と第2トランジスタ3のオン状態(即ち、トランジスタが導通される)を指す。第1トランジスタ2と第2トランジスタ3がオフ状態(即ち、トランジスタが遮断される)のとき、その駆動電圧がゼロである。ここで、固有の閾値電圧シフトとは、主として、第1トランジスタ2と第2トランジスタ3の元の閾値電圧のシフトを指す。第1トランジスタ2と第2トランジスタ3のオン時の駆動電圧の極性が逆であるため、両トランジスタの閾値電圧の一方が正方向にシフトし、他方が負方向にシフトするようになる。このため、2つのトランジスタの元の閾値電圧(original threshold voltage shift)は、互いに反対方向にシフトする。表示基板の低消費電力化を考慮して、第1トランジスタ2と第2トランジスタ3を同時に表示基板に用いることが多い。しかし、2つのトランジスタ間のプロセス整合性の差により、両者の固有の閾値電圧シフトはより深刻になりやすい。即ち、両トランジスタの固有の閾値電圧がさらに反対方向にシフトし(閾値電圧が逆方向にシフトし)、第1トランジスタ2及び第2トランジスタ3の誤動作を引き起こして動作不能となる場合がある。
一実施形態において、第1トランジスタ2は低温ポリシリコントランジスタであり、第2トランジスタ3は酸化物半導体トランジスタである。図3及び図4に示すように、低温ポリシリコントランジスタは、正の固有閾値電圧シフトを有し、酸化物半導体トランジスタは、負の固有閾値電圧シフトを有する。表示基板には、この2つのトランジスタが作製されている。したがって、固有の閾値電圧の反対方向シフトはより深刻になる。両トランジスタが同時に電流をリークしてしまい、最終的には表示基板の消費電力を低減できない場合がある。両トランジスタの閾値電圧の反対方向シフトが過大になると、装置が動作しなくなり、表示基板の誤動作が生じる可能性がある。
一実施形態において、シフト調整構造4を配置し、調整信号を入力することにより、第1トランジスタ2及び第2トランジスタ3の閾値電圧の反対方向シフトを調整することができる。これにより、第1トランジスタ2及び第2トランジスタ3の閾値電圧の反対方向シフトの過大による動作不良を低減又は回避することができ、表示基板の不良を低減又は回避することができ、製品の信頼性及び歩留まりを向上させることができる。
一実施形態において、シフト調整構造4は、調整信号源とスイッチ部と信号リードを有する。調整信号源はスイッチ部に接続され、スイッチ部は信号リードに接続される。調整信号源は、第1トランジスタ2及び第2トランジスタ3の固有の閾値電圧のシフトを調整するための調整信号を生成するために使用される。スイッチ部は、調整信号源をオン又はオフするために使用される。信号リードは、第1トランジスタ2に対応して配置され、第1調整信号を第1トランジスタ2に入力するための第1リード41と、第2トランジスタ3に対応して配置され、第2調整信号を第2トランジスタ3に入力するための第2リード42を含む。第1トランジスタ2及び第2トランジスタ3にそれぞれ逆極性の調整信号を入力することにより、第1トランジスタ2及び第2トランジスタ3の閾値電圧をそれぞれ固有の閾値電圧シフト方向とは反対方向にシフトさせ、図5及び図6に示すように、第1トランジスタ2及び第2トランジスタ3の閾値電圧の反対方向シフトを低減又は緩和させる。これにより、閾値電圧の反対方向シフトの過大に起因するデバイス不良が低減又は回避され、これにより、デバイス不良に起因する表示基板の欠陥が低減又は回避され、製品の信頼性及び歩留まりが向上する。
一実施形態において、第1トランジスタ2及び第2トランジスタ3は、何れもトップゲート型トランジスタであり、第1リード41は、第1トランジスタ2の基板1に面する側に配置され、第2リード42は、第2トランジスタ3の基板1に面する側に配置される。第1リード41は、第1トランジスタ2のボトムゲートを構成し、第2リード42は、第2トランジスタ3のボトムゲートを構成する。調整信号をそれぞれ第1トランジスタ2のボトムゲート及び第2トランジスタ3のボトムゲートに印加することにより、それぞれの固有の閾値電圧のシフトを反対方向にシフトさせるように調整することができ、第1トランジスタ2及び第2トランジスタ3の閾値電圧の反対方向シフトを低減又は緩和する。更に、第1リード41及び第2リード42の配置により、第1トランジスタ2及び第2トランジスタ3がそれぞれダブルゲート構造に構成される。ダブルゲート構造は、トランジスタのリーク電流を低減し、トランジスタ性能をより安定化することができる。
一実施例において、表示基板は、さらに、基板1に形成され、且つ第1トランジスタ2と第2トランジスタ3の基板1に面する側に位置する第1導電層を備える。第1リード41は、第1導電層と同じ材料で形成され、同じ層に配置される。第2リード42は、第1トランジスタ2のゲートと同じ材料で形成され、同じ層内に配置される。第1導電層は、主に光を遮断するための遮光性金属材料からなる。第1導電層は、第1トランジスタ2及び第2トランジスタ3への光の照射を遮断し、第1トランジスタ2及び第2トランジスタ3のリーク電流を低減して、表示基板の低消費電力化を実現できる。第1リード41は、第1導電層と同じ材料で形成され、同じ層に配置され、製造工程を増加させることがないし、表示基板の製造コストを低減することができる。同様に、第2リード42は、第1トランジスタ2のゲートと同じ材料で形成され、同じ層に配置されるため、製造プロセスを増加させることがないし、表示基板の製造コストを低減することができる。従って、従来の製造プロセスを小さく変更することで、第1トランジスタ2及び第2トランジスタ3の閾値電圧の反対方向シフトを調整することができる。


一実施形態において、調整信号源は、第1トランジスタ2の固有の閾値電圧シフトを調整するための第1調整信号を生成する第1信号源と、第2トランジスタ3の固有の閾値電圧シフトを調整するための第2調整信号を生成する第2信号源を含む。一実施形態において、第1トランジスタ2のゲート駆動信号源は、第2信号源に多重化され、第2トランジスタ3のゲート駆動信号源は、第1信号源に多重化される。即ち、第1トランジスタ2のゲート駆動電圧は、第2リード42に供給されて、第2トランジスタ3の閾値電圧をその固有の閾値電圧のシフト方向とは反対方向にシフトさせるように調整する第2調整信号として用いられる。第2トランジスタ3のゲート駆動電圧は、第1リード41に供給されて、第1トランジスタ2の閾値電圧をその固有の閾値電圧のシフト方向とは反対方向にシフトさせるように調整する第1調整信号として用いられる。これにより、表示基板に調整用信号源を別途設ける必要がなく、表示基板の第1トランジスタ2及び第2トランジスタ3における閾値電圧シフトの調整コストを低減することができる。
一実施形態において、第1トランジスタ2はPNP型トランジスタであり、第2トランジスタ3はNPN型トランジスタである。第1トランジスタ2の駆動電圧は負であり、第2トランジスタ3の駆動電圧は正である。2つのトランジスタの駆動電圧をそれぞれ閾値電圧シフト調整信号として相手に供給することにより、第1トランジスタ2及び第2トランジスタ3における閾値電圧の反対方向シフトの度合いを低減又は緩和することができる。その結果、過大な閾値電圧の反対方向シフトによるデバイス不良を低減又は回避することができ、表示基板における閾値電圧シフトの調整コストを低減することができる。
なお、第1トランジスタ2と第2トランジスタ3は、共にPNP型トランジスタであってもよく、又は、共にNPN型トランジスタであってもよい。両者の駆動電圧の極性が逆であれば、本実施形態の閾値電圧シフト調整方法により閾値電圧シフトを調整して、閾値電圧の反対方向シフトを抑制することができる。
一実施形態において、第1トランジスタ2は低温ポリシリコントランジスタであり、第2トランジスタ3は酸化物半導体トランジスタである。表示基板では、一部のメインスイッチングトランジスタには酸化物半導体トランジスタを用い、他の多くのスイッチトランジスタやドライブトランジスタには低温ポリシリコントランジスタを用いる。酸化物半導体トランジスタはリーク電流が小さいため、従来の表示基板の全てのスイッチングトランジスタに低温ポリシリコントランジスタを用いた場合に比べて、リーク電流を大幅に低減することができ、表示基板の消費電力をさらに低減することができる。
一実施形態において、図1に示すように、表示基板は、さらに、第1絶縁層5を備える。第1絶縁層5は、第1トランジスタ2のゲート21の下方に位置し、第1トランジスタ2のソース22及びドレイン23は、第1絶縁層5の上方に位置する。また、第1絶縁層5は、第2トランジスタ3の活性層34と第2リード42との間にも延在する。第1絶縁層5の第1トランジスタ2のゲート21、ソース22、及びドレイン23に対応する位置には、ビアホールが設けられている。各ビアホール内には、コンタクト層6が形成されている。コンタクト層6は、第2トランジスタ3の活性層34と同じ材料を用いて同じ層に形成されている。本発明の一実施形態によるコンタクト層6の製造は、第1絶縁層5の第1トランジスタ2のゲート21、ソース22及びドレイン23に対応する位置のビアホールのコンタクト層を形成するために別途の材料及び工程を必要とする既存の製造工程に比べて、表示基板の製造工程を追加的に増加させず、別途の材料を用いることなくコンタクト層6の製造コストを低減することができる。即ち、本発明の一実施形態によるコンタクト層6の製造は、他の材料を使用して別個に製造する必要はない。
なお、一実施形態では、第1トランジスタ2は、コンタクト層6上にさらに第2絶縁層7を備えており、第2絶縁層7は、第2トランジスタ3のゲート31上にも延在する。第2絶縁層7には、第1トランジスタ2のゲート21、ソース22、及びドレイン23に対応する位置にビアホールが設けられ、第2絶縁層7のビアホールの位置は、第1絶縁層5のビアホールの位置に対応する。第1トランジスタ2のソース・ドレイン材料は、そのソース22及びドレイン23に対応する位置のビアホール内に堆積される。第2絶縁層7の第1トランジスタ2のゲート21に対応する位置のビアホール内のソース・ドレイン材料は、駆動信号をゲート21に入力するために使用される。第2絶縁層7には、第2トランジスタ3のゲート31、ソース32、及びドレイン33に対応する位置にビアホールが設けられる。第2トランジスタ3のソース・ドレイン材料は、そのソース32及びドレイン33に対応する位置のビアホール内に堆積される。第2絶縁層7の第1トランジスタ2のゲート21に対応する位置のビアホール内のソース・ドレイン材料は、駆動信号をゲート21に入力するために使用される。また、ゲート絶縁層25は、第1トランジスタ2のゲート21と活性層24との間に形成される。また、ゲート絶縁層35は、第2トランジスタ3のゲート31と活性層34との間に形成される。第1リード41と第1トランジスタ2の活性層24との間には、さらにバッファ層8が形成される。該バッファ層8は、第2トランジスタ3と基板1との間にも延在する。
第1トランジスタ2のソース22、ドレイン23、及び第2トランジスタ3のソース32、ドレイン33は、同じ材料を用いて同じ層に形成される、即ち、両トランジスタのソース及びドレインは、1回の工程で形成される。図1に示すように、表示基板における2つのA位置の入力信号は同じであり、且つ、2つのB位置の入力信号は同じである。即ち、第1トランジスタ2と第2トランジスタ3の閾値電圧シフトを調整するとき、第1リード41には第2トランジスタ3のゲート駆動信号が入力され、第2リード42には第1トランジスタ2のゲート駆動信号が入力される。
一実施形態において、前記表示基板は複数の領域に分割され、各々の領域には前記第1トランジスタ及び前記第2トランジスタが配置される。一方の領域内の第1リードと第2リードに対応して、1つのスイッチ部が配置される。こうして、各々の領域における第1トランジスタと第2トランジスタの閾値電圧のシフト調整を個別に制御することができる。これにより、閾値電圧のシフトが大きくてトランジスタが動作できない領域では、閾値電圧のシフト調整を単独で行うことができる。表示基板全体の全てのトランジスタに対してシフト調整を行う必要がなくなり、表示基板における閾値電圧のシフト調整の整合性及び効率が向上される。
一実施形態において、上記構成の表示基板の製造方法は、以下の工程、即ち、
基板上に第1導電層及び第1リードを形成し、その後、基板上にバッファ層を形成する工程01と、
活性層、ゲート絶縁層、第1トランジスタ(低温ポリシリコントランジスタ)のゲートを形成し、前記第1トランジスタの前記活性層の両側を導体化処理し、前記第1トランジスタのゲート絶縁層を、前記第2トランジスタ(酸化物半導体トランジスタ)の前記第2トランジスタの下方にも延在させる工程02と、
第1絶縁層を形成し、且つ該第1絶縁層膜をエッチングして、第1リード、第1トランジスタのソース、ドレイン、ゲートに接続するための第1信号接続孔を予め形成し、そして第2トランジスタの活性層を形成し、第1信号接続孔に第2トランジスタの活性層の材料を用いて、コンタクト層をそれぞれ形成する工程03と、
第2トランジスタのゲート絶縁層とゲートを順次形成し、第2トランジスタの活性層の両側を導体化処理する工程04と、
第2絶縁層膜を堆積し、且つ該第2絶縁層膜をエッチングして、第1リード、第1トランジスタのソース、ドレイン、ゲート、第2トランジスタのソース、ドレイン、ゲートに接続するための第2信号接続孔を対応する位置に予め形成し、そして第1トランジスタのソース、ドレイン、及び第2トランジスタのソース、ドレインを形成すると共に、第1トランジスタのゲート、第2トランジスタのゲート、第1リードに対応する第2信号接続孔内にソース・ドレイン材料層を形成する工程05と、
表示基板の後続の製造工程を行う工程06と、を有する。
表示基板の上述した構造に基づいて、本発明の他の実施形態は、さらに、表示基板の調整方法を提供する。この方法は、以下の工程を有する。
一実施形態において、第1トランジスタと第2トランジスタの固有の閾値電圧が反対方向にシフトすることで表示基板に表示不良が発生した場合、シフト調整構造は、第1トランジスタと第2トランジスタの固有の閾値電圧がそれぞれその固有の閾値電圧のシフト方向とは反対方向にシフトするように、第1トランジスタと第2トランジスタに調整信号を入力する。
第1トランジスタと第2トランジスタには、互いに逆極性の調整信号が入力される。
一実施形態において、第1調整信号及び第2調整信号の大きさは等しくなくてもよい。第1調整信号及び第2調整信号の大きさは等しくてもよいが、入力持続時間が等しくなくてもよい。これにより、異なる閾値電圧シフトを有する第1トランジスタと第2トランジスタにおいて、閾値電圧のシフト調整を実現することができる。第1トランジスタと第2トランジスタのうち、閾値電圧シフトの大きい方のトランジスタに、より大きな調整信号が入力される、又は、より長い入力持続時間で入力される。
なお、第1トランジスタと第2トランジスタの閾値電圧が同じレベルにシフトする場合、第1調整信号及び第2調整信号の閾値電圧シフトが最終的に調整されて通常動作に影響を与えない限り、第1の調整信号と第2の調整信号の大きさは等しくてもよく、入力持続時間も等しくてもよい。
一実施例において、表示基板上の第1トランジスタと第2トランジスタの閾値電圧シフトは、領域毎に調整される。
一実施例において、表示基板の調整方法は以下の工程、即ち、
表示基板のテストを行う際に、表示基板の異常表示領域を表記する工程11と、
異常表示領域において、第1リード及び第2リードの信号スイッチ部をオンにし、前記第1トランジスタのゲート駆動信号を前記第2リードに印加するとともに、第2トランジスタのゲート駆動信号を第1リードに印加することによって、前記第1トランジスタ及び前記第2トランジスタの固有の閾値電圧シフトを調整して、性能が最適化された表示基板を得る工程12と、
第1リードと第2リードの信号スイッチ部をオフにし、閾値電圧シフト調整後の表示基板において後続の工程を実行する工程13と、を有する。
一実施形態において、前記表示基板は、以下のような効果を奏することができる。シフト調整構造を設け、調整信号を入力することにより、第1トランジスタ2と第2トランジスタ3の閾値電圧の反対方向シフトを調整することができる。これにより、過大な閾値電圧の交差シフトによる第1トランジスタ2及び第2トランジスタ3の動作不良を低減又は回避することができ、第1トランジスタ2及び第2トランジスタ3の過大な閾値電圧の交差シフトに起因する表示基板の不良を低減又は回避することができ、製品の信頼性及び歩留まりを向上させることができる。
本開示の別の実施形態は、本開示の一実施形態による表示基板を具備する表示装置を提供する。
このような表示基板を用いることにより、表示装置の消費電力を低減するだけでなく、表示装置の信頼性及び歩留まりを向上させることができる。
一実施形態において、表示装置は、OLEDパネル、OLED TV、LCDパネル、LCD TV、ディスプレイ、携帯電話、ナビゲーション等のような表示機能を有する任意の製品又は構成要素、又は、表示機能を有する製品又は構成要素の半製品であってもよい。
なお、上述した実施形態は、本開示の原理を説明するための例示的な実施形態であり、本開示を限定するものではない。本発明の要旨を逸脱しない範囲で当業者が種々の変更や改良を成し得ることは自明である。これらの変更及び改良も、本開示の範囲内に含まれるとする。
特に定義されない限り、本開示で使用される技術的又は科学的用語は、当業者の通常に理解する意味を有すると意図される。本開示で使用される用語「第1」、「第2」、及びこれらに類する用語は、順序、数、又は重要性を意味せず、異なる構成要素を区別するためにのみ使用される。「備える」、「含む」などの用語は、主題である要素又は部品は、同用語の前に列記される要素又は部品及びその均等物を含むが、他の構成要素又は対象を除外しないことを意味する。「接続」などは、物理的又は機械的な接続に限定されず、直接的又は間接的な電気接続を含み得る。「上」、「下」、「左」、「右」等は、相対的な位置関係を示すためだけに用いられる。また、記載物の絶対的位置が変化すると、その相対的位置関係もそれに応じて変化する。
本出願は、2019年2月26日に中国特許局に出願された、出願番号201910142601.9である中国特許出願を基礎出願とする優先権を主張し、その内容の全てが参照によって本出願に取り込まれる。

Claims (17)

  1. 基板と、
    前記基板上に配置され、固有の閾値電圧のシフト方向が反対である第1トランジスタ及び第2トランジスタと、
    前記基板上に配置されるシフト調整構造と、を備える表示基板であって、
    前記シフト調整構造は、前記第1トランジスタ及び前記第2トランジスタの閾値電圧が、それぞれ、その固有の閾値電圧のシフト方向とは反対の方向にシフトするように、前記第1トランジスタ及び前記第2トランジスタにそれぞれ調整信号を入力するように構成され、
    前記シフト調整構造は、調整信号源を含み、前記調整信号源は、前記第1及び第2トランジスタの固有の閾値電圧シフトをそれぞれ調整する第1及び第2調整信号を生成するように構成され、
    前記調整信号源は、前記第1調整信号を生成するように構成される第1信号源と、前記第2調整信号を生成するように構成される第2信号源とを含み、
    前記第1トランジスタのゲート駆動信号源は、前記第2信号源に多重化され、前記第2トランジスタのゲート駆動信号源は、前記第1信号源に多重化される、
    表示基板。
  2. 前記シフト調整構造は、スイッチ部、及び信号リードを更に含み、前記調整信号源は前記スイッチ部に接続され、前記スイッチ部は前記信号リードに接続され
    記スイッチ部は、前記調整信号源をオン又はオフにするように構成され、
    前記信号リードは、前記第1調整信号を前記第1トランジスタに入力するように構成される第1リードと、前記第2調整信号を前記第2トランジスタに入力するように構成される第2リードとを有する、
    請求項1に記載の表示基板。
  3. 前記第1トランジスタ及び前記第2トランジスタは、共にトップゲート型トランジスタであり、前記第1リードは、前記第1トランジスタの前記基板に面する側に配置され、前記第2リードは、前記第2トランジスタの前記基板に面する側に配置される、
    請求項2に記載の表示基板。
  4. 前記第1リードは、前記第1トランジスタのボトムゲートを構成し、前記第2リードは、前記第2トランジスタのボトムゲートを構成して、前記第1トランジスタ及び前記第2トランジスタは、それぞれダブルゲート構造に形成される、
    請求項3に記載の表示基板。
  5. さらに、前記基板上であって、前記第1トランジスタ及び前記第2トランジスタの前記基板に面する側に形成された第1導電層を備え、
    前記第1リードは、前記第1導電層と同じ材料で形成され、同じ層内に配置される、
    請求項3に記載の表示基板。
  6. 前記第2リードは、前記第1トランジスタのゲートと同じ材料で形成され、同じ層に配置される、
    請求項5に記載の表示基板。
  7. 前記第1トランジスタはPNP型トランジスタであり、前記第2トランジスタはNPN型トランジスタである、
    請求項2~のいずれか1項に記載の表示基板。
  8. 前記第1トランジスタは、低温ポリシリコントランジスタであり、前記第2トランジスタは、酸化物半導体トランジスタである、
    請求項に記載の表示基板。
  9. さらに、第1絶縁層を備え、
    前記第1絶縁層の一部は、前記第1トランジスタのゲートの下方であって、前記第1トランジスタのソース及びドレインの下方に位置し、且つ、前記第1絶縁層の別の部分は前記第2リードと前記第2トランジスタの活性層との間にも延在し、
    前記第1絶縁層は、前記第1トランジスタのゲート、ソース、ドレインに対応する位置にビアホールが形成され、前記ビアホールの各々は、前記第2トランジスタの活性層と同じ材料を用いて、同じ層に形成されたコンタクト層を有する、
    請求項に記載の表示基板。
  10. さらに、前記コンタクト層上に形成される第2絶縁層を備え、
    前記第2絶縁層は、前記第2トランジスタの活性層上にも延在する、
    請求項に記載の表示基板。
  11. さらに、前記第1トランジスタのゲートと活性層との間に形成されたゲート絶縁層、及び前記第2トランジスタのゲートと活性層との間に形成されたゲート絶縁層を備える、
    請求項1に記載の表示基板。
  12. 複数の領域を有し、複数の領域の各々は、前記第1トランジスタと、前記第2トランジスタとを有する、
    請求項2~1のいずれか1項に記載の表示基板。
  13. 前記複数の領域の各々は、前記スイッチ部と接続するように配置される前記第1及び第2リードをさらに有する、
    請求項1に記載の表示基板。
  14. 請求項1~1のいずれか1項に記載の表示基板を具備する、
    表示装置。
  15. 請求項2~1のいずれか1項に記載の表示基板の調整方法であって、
    前記第1及び第2トランジスタの閾値電圧が、それぞれ前記第1及び第2トランジスタの固有の閾値電圧のシフト方向とは反対方向にシフトするように、前記第1調整信号と前記第2調整信号を前記第1と第2トランジスタにそれぞれ入力する工程を有する、
    表示基板の調整方法。
  16. 前記第1調整信号と前記第2調整信号とは、互いに逆極性である、
    請求項1に記載の方法。
  17. 前記第1調整信号と前記第2調整信号の大きさは等しくなく、及び/又は、前記第1調整信号と前記第2調整信号の入力持続時間は等しくない、
    請求項1に記載の方法。
JP2020567981A 2019-02-26 2019-11-26 表示基板及びその調整方法、表示装置 Active JP7417549B2 (ja)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
CN201910142601.9 2019-02-26
CN201910142601.9A CN111613637B (zh) 2019-02-26 2019-02-26 一种显示基板及其不良调整方法和显示装置
PCT/CN2019/120935 WO2020173153A1 (en) 2019-02-26 2019-11-26 Display substrate, adjustment method thereof, and display apparatus

Publications (3)

Publication Number Publication Date
JP2022521108A JP2022521108A (ja) 2022-04-06
JPWO2020173153A5 JPWO2020173153A5 (ja) 2022-11-30
JP7417549B2 true JP7417549B2 (ja) 2024-01-18

Family

ID=72197537

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2020567981A Active JP7417549B2 (ja) 2019-02-26 2019-11-26 表示基板及びその調整方法、表示装置

Country Status (5)

Country Link
US (1) US11276739B2 (ja)
EP (1) EP3931876B1 (ja)
JP (1) JP7417549B2 (ja)
CN (1) CN111613637B (ja)
WO (1) WO2020173153A1 (ja)

Citations (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2014053375A (ja) 2012-09-05 2014-03-20 Renesas Electronics Corp 半導体装置及び半導体装置の製造方法
US20160064465A1 (en) 2014-08-29 2016-03-03 Lg Display Co., Ltd. Thin film transistor substrate and display using the same
US20170155000A1 (en) 2015-11-26 2017-06-01 Lg Display Co., Ltd. Thin film transistor substrate and display using the same
JP2017162852A (ja) 2016-03-07 2017-09-14 株式会社ジャパンディスプレイ 半導体装置および表示装置
US20170294497A1 (en) 2016-04-08 2017-10-12 Innolux Corporation Display device
US20180061859A1 (en) 2017-04-28 2018-03-01 Xiamen Tianma Micro-Electronics Co., Ltd. Display panel, method for driving the same, and display device
CN108231671A (zh) 2018-01-16 2018-06-29 京东方科技集团股份有限公司 薄膜晶体管和阵列基板的制备方法、阵列基板及显示装置
JP2018195747A (ja) 2017-05-19 2018-12-06 株式会社ジャパンディスプレイ 半導体装置及び表示装置
JP2018201049A (ja) 2013-07-31 2018-12-20 株式会社半導体エネルギー研究所 半導体装置
CN109273404A (zh) 2017-07-12 2019-01-25 京东方科技集团股份有限公司 一种阵列基板及其制备方法、显示面板、显示装置

Family Cites Families (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5743407B2 (ja) * 2010-01-15 2015-07-01 キヤノン株式会社 トランジスタの駆動方法及び該方法で駆動されるトランジスタを含む表示装置
CN102236221B (zh) * 2010-04-08 2013-03-27 北京京东方光电科技有限公司 显示基板及其制造方法、薄膜晶体管驱动方法
CN103472646B (zh) * 2013-08-30 2016-08-31 京东方科技集团股份有限公司 一种阵列基板及其制备方法和显示装置
KR102141557B1 (ko) * 2013-12-26 2020-08-05 엘지디스플레이 주식회사 어레이 기판
CN104538456B (zh) * 2014-12-31 2018-07-17 深圳市华星光电技术有限公司 低温多晶硅薄膜晶体管及薄膜晶体管基板
CN104732927B (zh) * 2015-04-09 2017-10-03 京东方科技集团股份有限公司 一种像素电路及其驱动方法和显示装置
CN105280141B (zh) * 2015-11-11 2017-11-07 北京大学 一种oled显示像素电路及驱动方法
KR102626961B1 (ko) * 2016-07-27 2024-01-17 엘지디스플레이 주식회사 하이브리드 타입의 박막 트랜지스터 및 이를 이용한 유기발광 표시장치
KR101980781B1 (ko) * 2016-10-31 2019-05-21 엘지디스플레이 주식회사 유기 발광 표시 장치 및 그 제조 방법
KR102597588B1 (ko) * 2016-11-23 2023-11-02 엘지디스플레이 주식회사 표시장치와 그의 열화 보상 방법
KR20180070334A (ko) * 2016-12-16 2018-06-26 엘지디스플레이 주식회사 박막 트랜지스터 기판 및 이를 포함하는 표시 장치
CN106847834B (zh) * 2017-03-30 2019-05-10 京东方科技集团股份有限公司 一种阵列基板及其制备方法、显示面板

Patent Citations (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2014053375A (ja) 2012-09-05 2014-03-20 Renesas Electronics Corp 半導体装置及び半導体装置の製造方法
JP2018201049A (ja) 2013-07-31 2018-12-20 株式会社半導体エネルギー研究所 半導体装置
US20160064465A1 (en) 2014-08-29 2016-03-03 Lg Display Co., Ltd. Thin film transistor substrate and display using the same
US20170155000A1 (en) 2015-11-26 2017-06-01 Lg Display Co., Ltd. Thin film transistor substrate and display using the same
JP2017162852A (ja) 2016-03-07 2017-09-14 株式会社ジャパンディスプレイ 半導体装置および表示装置
US20170294497A1 (en) 2016-04-08 2017-10-12 Innolux Corporation Display device
US20180061859A1 (en) 2017-04-28 2018-03-01 Xiamen Tianma Micro-Electronics Co., Ltd. Display panel, method for driving the same, and display device
JP2018195747A (ja) 2017-05-19 2018-12-06 株式会社ジャパンディスプレイ 半導体装置及び表示装置
CN109273404A (zh) 2017-07-12 2019-01-25 京东方科技集团股份有限公司 一种阵列基板及其制备方法、显示面板、显示装置
CN108231671A (zh) 2018-01-16 2018-06-29 京东方科技集团股份有限公司 薄膜晶体管和阵列基板的制备方法、阵列基板及显示装置

Also Published As

Publication number Publication date
EP3931876A4 (en) 2022-12-21
US11276739B2 (en) 2022-03-15
EP3931876A1 (en) 2022-01-05
WO2020173153A1 (en) 2020-09-03
CN111613637A (zh) 2020-09-01
US20210225975A1 (en) 2021-07-22
EP3931876B1 (en) 2024-01-03
CN111613637B (zh) 2022-10-28
JP2022521108A (ja) 2022-04-06

Similar Documents

Publication Publication Date Title
US11574978B2 (en) Display panel and display apparatus
KR102404159B1 (ko) 다수의 타입들의 박막 트랜지스터들을 갖는 디스플레이 백플레인
EP3241240B1 (en) Display backplane having multiple types of thin-film-transistors
CN106920804B (zh) 一种阵列基板、其驱动方法、显示面板及显示装置
US9356081B2 (en) Organic light emitting display device
CN111755464B (zh) 一种阵列基板以及显示面板
CN111710310B (zh) 多路分配电路、阵列基板、显示面板和装置及驱动方法
CN103681514B (zh) 阵列基板及其制作方法、显示装置
CN107112330B (zh) 具有多种类型的薄膜晶体管的显示器背板
JP2023529032A (ja) 表示パネル及び表示装置
KR20230025508A (ko) 다수의 타입들의 박막 트랜지스터들을 갖는 디스플레이 백플레인
KR102402602B1 (ko) 다수의 타입들의 박막 트랜지스터들을 갖는 디스플레이 백플레인
JP7417549B2 (ja) 表示基板及びその調整方法、表示装置
EP3241241B1 (en) Display backplane having multiple types of thin-film-transistors
CN113314575B (zh) 显示面板及其制备方法、显示装置
TW202002305A (zh) 半導體基板、陣列基板、逆變器電路及開關電路

Legal Events

Date Code Title Description
A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20221121

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20221121

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20230905

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20230906

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20231128

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20231212

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20240105

R150 Certificate of patent or registration of utility model

Ref document number: 7417549

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150