JP7415867B2 - 磁気平衡式電流センサ - Google Patents

Description

本発明は、磁気平衡式電流センサに関するものである。

従来より、バスバー等の被検出体に流れる電流を検出する磁気平衡式電流センサが提案されている（例えば、特許文献１参照）。具体的には、この磁気平衡式電流センサは、被検出体を流れる電流によって発生する対象磁界を相殺するための相殺磁界を発生させるフィードバックコイルと、対象磁界と相殺磁界との差に基づく差磁界に応じた検出信号を出力するセンサ部とを備えている。また、磁気平衡式電流センサは、センサ部から出力される検出値に応じてフィードバックコイルにフィードバック電流を流す制御回路部と、フィードバックコイルと直列に接続された抵抗体とを備えている。

そして、このような磁気平衡式電流センサは、差磁界がゼロに近づくようにフィードバック電流が制御され、フィードバック電流によって発生する抵抗体の両端の電位差に基づいて被検出体を流れる電流が測定される。

特開２００２－２２８６８９号公報

ところで、上記のような磁気平衡式電流センサでは、センシング部として機能するフィードバックコイルと直列に接続された抵抗体の抵抗値変動や、フィードバック電流が流れる部分の断線等の異常判定を行いたいという要望がある。

本発明は上記点に鑑み、異常判定を行うことのできる磁気平衡式電流センサを提供することを目的とする。

上記目的を達成するための請求項１では、被検出体を流れる電流を検出する磁気平衡式電流センサであって、電流によって発生する対象磁界に基づいた検出信号を出力するセンサ部（１０）と、センサ部が検出する対象磁界を相殺する相殺磁界を発生させる電磁石（３１）と、電磁石と直列に接続されたシャント抵抗体（３２）と、を有するメイン出力部（３０）と、メイン出力部と接続され、検出信号に基づいて相殺磁界を発生させるフィードバック電流（Ｉ１、Ｉ２）を電磁石およびシャント抵抗体に流す制御回路部（２０）と、制御回路部に対し、抵抗体１電磁石および抵抗体１シャント抵抗体と並列に配置された比較抵抗体（４１ｂ）を有する比較抵抗部（４１）を含み、電磁石およびシャント抵抗体の電位差変動をモニタする冗長回路部（４０）と、シャント抵抗体の両端の電位差に基づくメイン信号（Ｖｏｕｔ、Ｖｄｏｕｔ）と、比較抵抗体の両端の電位差に基づく比較信号（Ｖｃｏｍ、Ｖｄｃｏｍ）とを比較し、メイン信号と比較信号との差が所定の閾値範囲外であると判定した場合、異常が発生していると判定する判定部（５０）と、を備える。

これによれば、メイン信号と比較信号との差が閾値範囲内にあるか否かを判定することにより、フィードバック電流が流れるメイン出力部の感度変動やオフセット変動（すなわち、抵抗値変動）、断線等の異常判定を容易に判定できる。また、このような構成では、冗長回路部で電磁石およびシャント抵抗体の電位差変動をモニタすることによって異常判定を行うため、被検出体に流れる電流の検出を停止することなく、異常判定を行うことができる。

なお、各構成要素等に付された括弧付きの参照符号は、その構成要素等と後述する実施形態に記載の具体的な構成要素等との対応関係の一例を示すものである。

第１実施形態における磁気平衡式電流センサの回路図である。 第１実施形態の変形例における磁気平衡式電流センサの回路図である。 第１実施形態の変形例における磁気平衡式電流センサの回路図である。 第２実施形態における磁気平衡式電流センサの回路図である。 第２実施形態の変形例における磁気平衡式電流センサの回路図である。 第３実施形態における磁気平衡式電流センサの回路図である。 第４実施形態における磁気平衡式電流センサの回路図である。 時間と、メイン信号、比較信号、第１サンプルホールド回路部、第２サンプルホールド回路部、ＡＤ変換回路部の状態との関係を示すタイミングチャートである。

以下、本発明の実施形態について図に基づいて説明する。なお、以下の各実施形態相互において、互いに同一もしくは均等である部分には、同一符号を付して説明を行う。

（第１実施形態）
第１実施形態について、図面を参照しつつ説明する。なお、本実施形態の磁気平衡式電流センサは、例えば、電気自動車等に搭載され、電気自動車等を駆動するモータ電流等を検出するのに利用されると好適である。以下では、集磁コアを必要としないコアレス型の磁気平衡式電流センサを説明する。但し、以下の構成は、集磁コアを備える磁気平衡式電流センサにも適用可能である。

図１に示されるように、本実施形態の磁気平衡式電流センサは、センサ部１０、制御回路部２０、メイン出力部３０、冗長回路部４０、および判定部５０等を有する構成とされている。

センサ部１０は、本実施形態では、第１～第４磁気抵抗素子１１～１４がブリッジ回路を構成するようにセンサチップ等に形成されており、周囲の磁界に応じた電圧を検出信号として出力する。なお、第１～第４磁気抵抗素子１１～１４は、特に図示しないが、例えば、ピン磁性層、非磁性層、フリー磁性層が順に積層されたＴＭＲ（Tunnel Magneto Resistanceの略）素子やＧＭＲ（Giant Magnetic Resistanceの略）素子で構成されている。ピン磁性層は、磁化の向きが固定された強磁性金属層である。非磁性層は、フリー磁性層からピン磁性層に電流を流すための層である。フリー磁性層は、外部の磁界の影響を受けて磁化の向きが変化する強磁性金属層である。そして、センサ部１０は、特に図示しないが、被検出体と対向するように配置される。

制御回路部２０は、後述するフィードバックコイル３１と接続されてフィードバックコイル３１が相殺磁界を形成するように、フィードバック電流Ｉ１、またはフィードバック電流Ｉ２を流すものであり、フィードバックアンプ２１等で構成されている。フィードバックアンプ２１は、一方の入力端子に、第１磁気抵抗素子１１と第２磁気抵抗素子１２との間の中点電圧Ｖ１が入力され、他方の入力端子に、第３磁気抵抗素子１３と第４磁気抵抗素子１４との間の中点電圧Ｖ２が入力されるように、センサ部１０と接続されている。そして、フィードバックアンプ２１は、中点電圧Ｖ１および中点電圧Ｖ２に基づいて、第１出力端子２１ａと第２出力端子２１ｂとの間にフィードバック電流Ｉ１またはフィードバック電流Ｉ２を流す。なお、フィードバック電流Ｉ１、Ｉ２（すなわち、電流の向き）は、中点電圧Ｖ１と中点電圧Ｖ２との大きさに応じて変化する。

メイン出力部３０は、フィードバックコイル３１、シャント抵抗体３２、差動アンプ３３等を有する構成とされている。フィードバックコイル３１およびシャント抵抗体３２は、フィードバックアンプ２１の第１出力端子２１ａと第２出力端子２１ｂとの間において、直列に接続されている。なお、特に図示しないが、フィードバックコイル３１は、本実施形態では被検出体に対向して配置されており、被検出体に流れる電流によって発生する対象磁界を相殺するための相殺磁界を発生する。このため、センサ部１０は、対象磁界と相殺磁界との差である差磁界に応じて中点電圧Ｖ１および中点電圧Ｖ２を出力する。また、本実施形態では、フィードバックコイル３１が電磁石に相当する。

差動アンプ３３は、シャント抵抗体３２の両端と接続されている。そして、差動アンプ３３は、シャント抵抗体３２の両端の電位差を差動増幅してメインアナログ信号Ｖｏｕｔを出力する。差動アンプ３３の出力端子は、外部回路部１００と接続されていると共に、後述する判定部５０の差動アンプ５１と接続されている。そして、外部回路部１００では、メインアナログ信号Ｖｏｕｔに基づいて所定の処理が実行される。なお、本実施形態では、メインアナログ信号Ｖｏｕｔがメイン信号に相当している。

冗長回路部４０は、フィードバックコイル３１およびシャント抵抗体３２の電位差変動をモニタするものであり、比較抵抗部４１および差動アンプ４２等を有する構成とされている。本実施形態では、比較抵抗部４１は、第１比較抵抗体４１ａおよび第２比較抵抗体４１ｂがフィードバックアンプ２１の第１出力端子２１ａと第２出力端子２１ｂとの間に直列に配置されて構成されている。つまり、比較抵抗部４１は、制御回路部２０に対してフィードバックコイル３１およびシャント抵抗体３２と並列に配置されている。

差動アンプ４２は、第２比較抵抗体４１ｂの両端と接続されている。そして、差動アンプ４２は、第２比較抵抗体４１ｂの両端の電位差を差動増幅して比較アナログ信号Ｖｃｏｍを出力する。つまり、冗長回路部４０は、フィードバックコイル３１およびシャント抵抗体３２の電位差変動をモニタした比較アナログ信号Ｖｃｏｍを出力する。このため、比較抵抗部４１は、フィードバックコイル３１およびシャント抵抗体３２の模擬回路を構成しているといえる。差動アンプ４２の出力端子は、後述する判定部５０の差動アンプ５１と接続されている。本実施形態では、比較アナログ信号Ｖｃｏｍが比較信号に相当している。

なお、比較抵抗部４１は、フィードバック電流Ｉ１、Ｉ２が流れ難いように抵抗値が大きくされている。つまり、比較抵抗部４１は、シャント抵抗体３２に流れるフィードバック電流Ｉ１、Ｉ２に影響しないように抵抗値が大きくされている。また、本実施形態では、第１比較抵抗体４１ａおよび第２比較抵抗体４１ｂは、シャント抵抗体３２等にフィードバック電流Ｉ１、Ｉ２が流れた際、感度変動、オフセット変動、断線等の異常が発生していない場合には、比較アナログ信号Ｖｃｏｍがメインアナログ信号Ｖｏｕｔと一致するように抵抗値、または後段の回路が調整されている。つまり、第１比較抵抗体４１ａおよび第２比較抵抗体４１ｂは、フィードバックコイル３１およびシャント抵抗体３２と対応するように抵抗値が調整されている。

判定部５０は、差動アンプ５１および制御部５２等を有する構成とされている。差動アンプ５１は、一方の入力端子にメインアナログ信号Ｖｏｕｔが入力され、他方の入力端子に比較アナログ信号Ｖｃｏｍが入力されるように差動アンプ３３、４２と接続されている。そして、差動アンプ５１は、メインアナログ信号Ｖｏｕｔと比較アナログ信号Ｖｃｏｍとを差動増幅して判定アナログ信号Ｖｊｕｄ１を出力する。

制御部５２は、ＣＰＵや、ＲＯＭ、ＲＡＭ、フラッシュメモリ、ＨＤＤ等の非遷移的実体的記憶媒体で構成される記憶部等を備えたマイクロコンピュータ等で構成される。ＣＰＵは、Central Processing Unitの略であり、ＲＯＭは、Read Only Memoryの略であり、ＲＡＭは、Random Access Memoryの略であり、ＨＤＤはHard Disk Driveの略である。記憶部には、アナログ用閾値範囲が設定されている。

そして、制御部５２は、差動アンプ５１と接続されており、ＣＰＵが記憶部から各種データを読み出して所定の処理を行う。具体的には、制御部５２は、判定アナログ信号Ｖｊｕｄ１とアナログ用閾値範囲とを比較する。そして、制御部５２は、判定アナログ信号Ｖｊｕｄ１がアナログ用閾値範囲内にある場合に正常であると判定し、判定アナログ信号Ｖｊｕｄ１がアナログ用閾値範囲外にある場合に異常が発生していると判定する。なお、アナログ用閾値範囲は、ノイズの影響や搭載される車種等に応じて適宜設定される。

以上説明した本実施形態によれば、磁気平衡式電流センサは、メイン出力部３０に対応した構成を有する冗長回路部４０を備えている。このため、メインアナログ信号Ｖｏｕｔと比較アナログ信号Ｖｃｏｍとの差に基づいた判定アナログ信号Ｖｊｕｄ１がアナログ用閾値範囲内にあるか否かを判定することにより、フィードバック電流Ｉ１、Ｉ２が流れるメイン出力部３０に異常が発生しているか否かを判定することができる。

また、本実施形態では、フィードバックコイル３１およびシャント抵抗体３２を有する冗長回路部４０の電位差変動をモニタすることによって異常判定を行うことができる。このため、被検出体に流れる電流の検出を停止することなく、異常判定を行うことができる。

（第１実施形態の変形例）
上記第１実施形態の変形例について説明する。上記第１実施形態において、冗長回路部４０の比較抵抗部４１を構成する比較抵抗体の数は、適宜変更可能である。例えば、図２Ａに示されるように、比較抵抗部４１は、第１～第３比較抵抗体４１ａ～４１ｃが直列に接続される構成としてもよいし、図２Ｂに示されるように、第２比較抵抗体４１ｂのみで構成されるようにしてもよい。

（第２実施形態）
第２実施形態について説明する。本実施形態は、第１実施形態に対し、冗長回路部４０の構成を変更したものである。その他に関しては、第１実施形態と同様であるため、ここでは説明を省略する。

本実施形態の磁気平衡式電流センサは、図３に示されるように、冗長回路部４０には、比較抵抗部４１および差動アンプ４２に加え、比較抵抗部４１と接続され、一定電圧に維持される電源部４３が配置されている。具体的には、電源部４３は、調整抵抗体４４を介して比較抵抗部４１の第１比較抵抗体４１ａと直列に接続されている。このため、差動アンプ４２は、フィードバックアンプ２１と冗長回路部４０との間で断線等が発生した際、電源部４３の電圧に応じた比較アナログ信号Ｖｃｏｍを出力する。

なお、電源部４３の電圧は、フィードバックアンプ２１と冗長回路部４０との間で断線等が発生した際に差動アンプ４２から出力されるＶｃｏｍと、断線等が発生していない正常状態で差動アンプ４２から出力され得るＶｃｏｍとが異なる値となるように調整されている。また、本実施形態では、電源部４３が電位固定部に相当している。

以上説明した本実施形態によれば、磁気平衡式電流センサが冗長回路部４０を備えているため、上記第１実施形態と同様の効果を得ることができる。

（１）本実施形態では、比較抵抗部４１は、電位固定部としての電源部４３と接続されている。このため、例えば、フィードバックアンプ２１と冗長回路部４０との間で断線等が発生したとしても、差動アンプ４２は、電源部４３の電圧に応じた比較アナログ信号Ｖｃｏｍを出力する。したがって、比較アナログ信号Ｖｃｏｍが不安定となり、誤判定をしてしまうことを抑制できる。なお、この場合の比較アナログ信号Ｖｃｏｍは、シャント抵抗体３２にフィードバック電流Ｉ１、Ｉ２を流す制御回路部２０に基づくものではないため、判定アナログ信号Ｖｊｕｄ１は、アナログ用閾値範囲外なる。このため、制御部５２は、このような場合には異常が発生していると判定する。

（第２実施形態の変形例）
第２実施形態の変形例について説明する。上記第２実施形態において、図４に示されるように、電位固定部は、比較抵抗部４１と直列に接続されたグランド部４５であってもよい。この場合、グランド部４５は、調整抵抗体４６を介して比較抵抗部４１の第２比較抵抗体４１ｂと直列に接続される。

（第３実施形態）
第３実施形態について説明する。本実施形態は、第１実施形態に対し、冗長回路部４０の構成を変更したものである。その他に関しては、第１実施形態と同様であるため、ここでは説明を省略する。

本実施形態の磁気平衡式電流センサは、図５に示されるように、冗長回路部４０には、比較抵抗部４１および差動アンプ４２に加え、差動アンプ４７および差動アンプ４８が備えられている。

差動アンプ４７は、フィードバックコイル３１の両端と接続されている。そして、差動アンプ４７は、フィードバックコイル３１の両端の電位差を差動増幅し、アナログ信号であるコイル信号Ｖｃａを出力する。なお、差動アンプ４７の出力端子は、判定部５０の後述する差動アンプ５３と接続される。

差動アンプ４８は、第１比較抵抗体４１ａの両端と接続されている。そして、差動アンプ４８は、第１比較抵抗体４１ａの両端の電位差を差動増幅し、アナログ信号であるコイル比較信号Ｖｃｂを出力する。なお、差動アンプ４８の出力端子は、判定部５０の後述する差動アンプ５３と接続される。

判定部５０は、差動アンプ５１および制御部５２に加え、差動アンプ５３も備えている。差動アンプ５３は、一方の入力端子にコイル信号Ｖｃａが入力され、他方の入力端子にコイル比較信号Ｖｃｂが入力されるように差動アンプ４７、４８と接続されている。そして、差動アンプ５３は、コイル信号Ｖｃａとコイル比較信号Ｖｃｂとを差動増幅して判定アナログ信号Ｖｊｕｄ２を出力する。

制御部５２は、差動アンプ５３とも接続されており、記憶部に、アナログ用閾値範囲に加え、コイル用閾値範囲も記憶されている。そして、制御部５２は、判定アナログ信号Ｖｊｕｄ２がコイル用閾値範囲内にある場合にフィードバックコイル３１が正常であると判定し、判定アナログ信号Ｖｊｕｄ２がコイル用閾値範囲外にある場合にフィードバックコイル３１が異常であると判定する。

以上説明した本実施形態によれば、磁気平衡式電流センサが冗長回路部４０を備えているため、上記第１実施形態と同様の効果を得ることができる。

（１）本実施形態では、冗長回路部４０に、差動アンプ４７および差動アンプ４８も備えられている。このため、フィードバックコイル３１が正常であるか否かの判定を行うこともできる。

（第４実施形態）
第４実施形態について説明する。本実施形態は、第１実施形態に対し、デジタル信号で異常判定を行うようにしたものである。その他に関しては、第１実施形態と同様であるため、ここでは説明を省略する。

本実施形態の磁気平衡式電流センサは、図６に示されるように、メイン出力部３０にアナログ補正回路部３４が配置されている。アナログ補正回路部３４は、差動アンプ３３の出力端子と接続されており、メインアナログ信号Ｖｏｕｔに対して所定のアナログ補正処理を行う。本実施形態の磁気平衡式電流センサは、特に図示しないが、被検出体の温度を検出する温度センサを備えている。そして、アナログ補正回路部３４は、温度センサの検出結果に基づき、メインアナログ信号Ｖｏｕｔに対して温度補正等の補正を行う。

また、本実施形態の磁気平衡式電流センサは、メイン出力部３０および冗長回路部４０と判定部５０との間に、事前処理部６０が備えられている。事前処理部６０は、第１サンプルホールド（以下では、第１Ｓ／Ｈともいう）回路部６１、第２サンプルホールド（以下では、第２Ｓ／Ｈ）回路部６２、ＡＤ変換回路部６３、デジタル補正回路部６４等を有している。

第１Ｓ／Ｈ回路部６１は、メイン出力部３０と接続されており、所定期間毎にメインアナログ信号Ｖｏｕｔを一定期間保持する。第２Ｓ／Ｈ回路部６２は、冗長回路部４０と接続されており、所定期間毎に比較アナログ信号Ｖｃｏｍを一定期間保持する。

ここで、冗長回路部４０は、上記のようにフィードバックコイル３１およびシャント抵抗体３２に対応する比較抵抗部４１を備えている。このため、メインアナログ信号Ｖｏｕｔおよび比較アナログ信号Ｖｃｏｍは、位相を一致させるように特別な回路設計等をしない場合、図７に示されるように、周期が等しく、位相差が発生した状態となる。したがって、本実施形態の第１Ｓ／Ｈ回路部６１および第２Ｓ／Ｈ回路部６２は、第１Ｓ／Ｈ回路部６１でサンプリングされるメインアナログ信号Ｖｏｕｔの波形の箇所と、第２Ｓ／Ｈ回路部６２でサンプリングされる比較アナログ信号Ｖｃｏｍの波形の箇所とが同じとなるように、サンプリング期間が設定されている。

すなわち、第１Ｓ／Ｈ回路部６１は、メインアナログ信号Ｖｏｕｔの波形における所定箇所の値を定期的に保持するように構成されている。第２Ｓ／Ｈ回路部６２は、比較アナログ信号Ｖｃｏｍの波形において、メインアナログ信号Ｖｏｕｔの所定箇所に対応する箇所の値を定期的に保持するように構成されている。詳しくは、第２Ｓ／Ｈ回路部６２は、比較アナログ信号Ｖｃｏｍに対し、第１Ｓ／Ｈ回路部６１がメインアナログ信号Ｖｏｕｔをサンプリングする時点から位相差に基づく時間差だけ経過した時点の値を定期的にサンプリングするように構成されている。これにより、本実施形態では、第１Ｓ／Ｈ回路部６１でサンプリングされるメインアナログ信号Ｖｏｕｔの波形の箇所と、第２Ｓ／Ｈ回路部６２でサンプリングされる比較アナログ信号Ｖｃｏｍの波形の箇所とは、メイン出力部３０および冗長回路部４０に異常が発生していない場合には同じとなる。

ＡＤ変換回路部６３は、所定の変換周期で順次連続してＡＤ変換するものであり、例えば、グランドと所定電圧との間の電圧を量子化可能に構成されている。そして、ＡＤ変換回路部６３は、第１Ｓ／Ｈ回路部６１に接続されており、第１Ｓ／Ｈ回路部６１に保持されているメインアナログ信号ＶｏｕｔをＡＤ変換してメインデジタル信号Ｖｄｏｕｔを出力する。また、ＡＤ変換回路部６３は、第２Ｓ／Ｈ回路部６２に接続されており、第２Ｓ／Ｈ回路部６２に保持されている比較アナログ信号ＶｃｏｍをＡＤ変換して比較デジタル信号Ｖｄｃｏｍを出力する。本実施形態では、メインデジタル信号Ｖｄｏｕｔがメイン信号に相当し、比較デジタル信号Ｖｄｃｏｍが比較信号に相当している。

この場合、ＡＤ変換回路部６３は、アナログ信号をデジタル信号に変換する際に所定の処理時間を要する。このため、第１Ｓ／Ｈ回路部６１および第２Ｓ／Ｈ回路部６２が備えられていない場合には、ＡＤ変換回路部６３でメインデジタル信号Ｖｄｏｕｔおよび比較デジタル信号Ｖｄｃｏｍを生成する際にタイミング誤差が発生する。すなわち、ＡＤ変換回路部６３は、第１Ｓ／Ｈ回路部６１および第２Ｓ／Ｈ回路部６２が備えられていない場合、メインアナログ信号Ｖｏｕｔの波形と比較アナログ信号Ｖｃｏｍの波形とにおいて、異なる箇所のアナログ信号をデジタル信号に変換する可能性が高くなる。このため、後述する判定精度が低下する可能性がある。

これに対し、本実施形態では、第１Ｓ／Ｈ回路部６１および第２Ｓ／Ｈ回路部６２を備えており、上記のようにサンプリング期間が調整されている。このため、ＡＤ変換回路部６３は、図７に示されるように、メインアナログ信号Ｖｏｕｔの波形と比較アナログ信号Ｖｃｏｍの波形とにおいて、同じ箇所のアナログ信号をデジタル信号に変換できる。

なお、ＡＤ変換回路部６３がＡＤ変換する変換周期は、第１Ｓ／Ｈ回路部６１でのメインアナログ信号Ｖｏｕｔの保持期間、および第２Ｓ／Ｈ回路部６２での比較アナログ信号Ｖｃｏｍの保持期間に基づいて設定される。本実施形態では、ＡＤ変換回路部６３は、図７に示されるように、第１Ｓ／Ｈ回路部６１および第２Ｓ／Ｈ回路部６２での各保持期間に１回ＡＤ変換するように、時点Ｔ１１～時点Ｔ１８、時点Ｔ２１～時点Ｔ２８で順にＡＤ変化する。

デジタル補正回路部６４は、ＡＤ変換回路部６３と接続されており、比較デジタル信号Ｖｄｃｏｍに対し、アナログ補正回路部３４の補正に対応する補正をデジタルで行う。すなわち、本実施形態では、デジタル補正回路部６４は、図示しない温度センサと接続されており、温度センサの検出結果に基づき、比較デジタル信号Ｖｄｃｏｍに対して温度補正等の補正をデジタルで行う。

判定部５０は、制御部５２を有する構成とされ、差動アンプ５１は備えられていない。制御部５２は、記憶部に、アナログ用閾値範囲の代わりにデジタル用閾値範囲が記憶されている。制御部５２は、メインデジタル信号Ｖｄｏｕｔと、比較デジタル信号Ｖｄｃｏｍとを比較する。そして、制御部５２は、メインデジタル信号Ｖｄｏｕｔと比較デジタル信号Ｖｄｃｏｍとの差が所定のデジタル用閾値範囲内の場合に正常と判定し、所定のデジタル用閾値範囲外である場合に異常と判定する。

以上説明した本実施形態によれば、磁気平衡式電流センサが冗長回路部４０を備えているため、上記第１実施形態と同様の効果を得ることができる。

（１）本実施形態のように、メインアナログ信号Ｖｏｕｔをメインデジタル信号Ｖｄｏｕｔに変換し、比較アナログ信号Ｖｃｏｍを比較デジタル信号Ｖｄｃｏｍに変換して異常判定を行うこともできる。

（２）本実施形態では、第１Ｓ／Ｈ回路部６１および第２Ｓ／Ｈ回路部６２にて、メインアナログ信号Ｖｏｕｔおよび比較アナログ信号Ｖｃｏｍの波形における同じ個所をサンプリングするようにしている。このため、ＡＤ変換回路部６３で変換されるメインデジタル信号Ｖｄｏｕｔおよび比較デジタル信号Ｖｄｃｏｍを比較することにより、容易に異常判定を実行できる。

（３）本実施形態では、外部回路部１００に出力するメインアナログ信号Ｖｏｕｔに対してアナログ補正回路部３４で所定の補正を行っている。そして、異常判定に用いる比較アナログ信号Ｖｃｏｍに対しては、比較デジタル信号Ｖｄｃｏｍに変換した後に、デジタル補正回路部６４で所定の補正を行っている。このため、比較アナログ信号Ｖｃｏｍに対してアナログ的に補正を行う場合と比較して、デジタル的に補正を行う場合の方が回路構成を簡略化し易いため、回路構成が大型化することを抑制できる。

（他の実施形態）
本開示は、実施形態に準拠して記述されたが、本開示は当該実施形態や構造に限定されるものではないと理解される。本開示は、様々な変形例や均等範囲内の変形をも包含する。加えて、様々な組み合わせや形態、さらには、それらに一要素のみ、それ以上、あるいはそれ以下、を含む他の組み合わせや形態をも、本開示の範疇や思想範囲に入るものである。

上記各実施形態において、センサ部１０の構成は、適宜変更可能であり、例えば、磁気抵抗素子がハーフブリッジ回路を構成するように配置されていてもよい。

上記第１～第３実施形態では、比較抵抗部４１がフィードバックコイル３１およびシャント抵抗体３２に対応した抵抗値とされている例について説明した。しかしながら、比較抵抗部４１は、フィードバックコイル３１およびシャント抵抗体３２に対応した抵抗値ではなく、所定の抵抗値とされていてもよい。このような場合には、アナログ用閾値範囲を適宜変更して判定を行うようにすればよい。同様に、上記第４実施形態においても、比較抵抗部４１は、フィードバックコイル３１およびシャント抵抗体３２に対応した抵抗値ではなく、所定の抵抗値とされていてもよい。

上記第４実施形態において、アナログ補正回路部３４およびデジタル補正回路部６４は備えられていなくてもよい。また、上記第４実施形態において、第１Ｓ／Ｈ回路部６１および第２Ｓ／Ｈ回路部６２は備えられていなくてもよい。なお、第１Ｓ／Ｈ回路部６１および第２Ｓ／Ｈ回路部６２が備えられていない場合には、サンプリングするタイミング（すなわち、サンプリングされる波形の位置）に応じてデジタル用閾値範囲を設定すればよい。

本開示に記載の制御部及びその手法は、コンピュータプログラムにより具体化された一つ乃至は複数の機能を実行するようにプログラムされたプロセッサ及びメモリーを構成することによって提供された専用コンピュータにより、実現されてもよい。あるいは、本開示に記載の制御部及びその手法は、一つ以上の専用ハードウエア論理回路によってプロセッサを構成することによって提供された専用コンピュータにより、実現されてもよい。もしくは、本開示に記載の制御部及びその手法は、一つ乃至は複数の機能を実行するようにプログラムされたプロセッサ及びメモリーと一つ以上のハードウエア論理回路によって構成されたプロセッサとの組み合わせにより構成された一つ以上の専用コンピュータにより、実現されてもよい。また、コンピュータプログラムは、コンピュータにより実行されるインストラクションとして、コンピュータ読み取り可能な非遷移有形記録媒体に記憶されていてもよい。

１０ センサ部
２０ 制御回路部
３１ フィードバックコイル（電磁石）
３２ シャント抵抗体
４２ 比較抵抗部
４１ｂ 比較抵抗体
５０ 判定部

Claims (5)

1. 被検出体を流れる電流を検出する磁気平衡式電流センサであって、
   前記電流によって発生する対象磁界に基づいた検出信号を出力するセンサ部（１０）と、
   前記センサ部が検出する対象磁界を相殺する相殺磁界を発生させる電磁石（３１）と、前記電磁石と直列に接続されたシャント抵抗体（３２）と、を有するメイン出力部（３０）と、
   前記メイン出力部と接続され、前記検出信号に基づいて前記相殺磁界を発生させるフィードバック電流（Ｉ１、Ｉ２）を前記電磁石および前記シャント抵抗体に流す制御回路部（２０）と、
   前記制御回路部に対し、前記電磁石および前記シャント抵抗体と並列に配置された比較抵抗体（４１ｂ）を有する比較抵抗部（４１）を含み、前記電磁石および前記シャント抵抗体の電位差変動をモニタする冗長回路部（４０）と、
   前記シャント抵抗体の両端の電位差に基づくメイン信号（Ｖｏｕｔ、Ｖｄｏｕｔ）と、前記比較抵抗体の両端の電位差に基づく比較信号（Ｖｃｏｍ、Ｖｄｃｏｍ）とを比較し、前記メイン信号と前記比較信号との差が所定の閾値範囲外であると判定した場合、異常が発生していると判定する判定部（５０）と、を備える磁気平衡式電流センサ。
2. 前記冗長回路部は、前記比較抵抗体と接続されて一定電圧に維持されている電位固定部（４３、４５）を有している請求項１に記載の磁気平衡式電流センサ。
3. 前記メイン出力部および前記冗長回路部と、前記判定部との間には、前記シャント抵抗体の両端の電位差に基づくメインアナログ信号（Ｖｏｕｔ）をメインデジタル信号（Ｖｄｏｕｔ）に変換して前記メイン信号とすると共に、前記比較抵抗体の両端の電位差に基づく比較アナログ信号（Ｖｃｏｍ）を比較デジタル信号（Ｖｄｃｏｍ）に変換して前記比較信号とするＡＤ変換回路部（６３）が備えられている請求項１または２に記載の磁気平衡式電流センサ。
4. 前記メイン出力部と前記ＡＤ変換回路部との間に配置され、所定期間毎に前記メインアナログ信号をサンプリングして保持する第１サンプルホールド回路部（６１）と、
   前記冗長回路部と前記ＡＤ変換回路部との間に配置され、前記第１サンプルホールド回路部でサンプリングする時点に対し、前記メインアナログ信号と前記比較アナログ信号の位相差に対応した時間差で、前記比較アナログ信号をサンプリングして保持する第２サンプルホールド回路部（６２）と、を備え、
   前記ＡＤ変換回路部は、前記第１サンプルホールド回路部で保持された前記メインアナログ信号を前記メインデジタル信号に変換して前記メイン信号とすると共に、前記第２サンプルホールド回路部で保持された前記比較アナログ信号を前記比較デジタル信号に変換して前記比較信号とする請求項３に記載の磁気平衡式電流センサ。
5. 前記メインアナログ信号に対して所定の補正を行うアナログ補正回路部（３４）と、
   前記ＡＤ変換回路部と前記判定部との間に配置され、前記比較デジタル信号に対し、所定の補正に対応する補正をデジタルで行うデジタル補正回路部（６４）と、を備えている請求項３または４に記載の磁気平衡式電流センサ。

Images