JP7414726B2 - 半導体素子および半導体装置 - Google Patents
半導体素子および半導体装置 Download PDFInfo
- Publication number
- JP7414726B2 JP7414726B2 JP2020550423A JP2020550423A JP7414726B2 JP 7414726 B2 JP7414726 B2 JP 7414726B2 JP 2020550423 A JP2020550423 A JP 2020550423A JP 2020550423 A JP2020550423 A JP 2020550423A JP 7414726 B2 JP7414726 B2 JP 7414726B2
- Authority
- JP
- Japan
- Prior art keywords
- semiconductor region
- semiconductor
- mos capacitor
- region
- mos
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 239000004065 semiconductor Substances 0.000 title claims description 238
- 239000003990 capacitor Substances 0.000 claims description 104
- 239000000758 substrate Substances 0.000 claims description 41
- 238000007599 discharging Methods 0.000 claims description 10
- 239000000969 carrier Substances 0.000 claims description 9
- 239000012535 impurity Substances 0.000 claims description 9
- 238000010586 diagram Methods 0.000 description 20
- 238000004519 manufacturing process Methods 0.000 description 17
- 238000006243 chemical reaction Methods 0.000 description 14
- 238000002955 isolation Methods 0.000 description 11
- 238000000034 method Methods 0.000 description 11
- 238000005468 ion implantation Methods 0.000 description 7
- 238000005516 engineering process Methods 0.000 description 5
- 230000007274 generation of a signal involved in cell-cell signaling Effects 0.000 description 4
- 239000010410 layer Substances 0.000 description 4
- 238000003860 storage Methods 0.000 description 4
- 101000622137 Homo sapiens P-selectin Proteins 0.000 description 3
- 102100023472 P-selectin Human genes 0.000 description 3
- 229910004298 SiO 2 Inorganic materials 0.000 description 3
- 238000005530 etching Methods 0.000 description 3
- 229910052581 Si3N4 Inorganic materials 0.000 description 2
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 2
- 238000005229 chemical vapour deposition Methods 0.000 description 2
- 230000007423 decrease Effects 0.000 description 2
- 238000009792 diffusion process Methods 0.000 description 2
- 230000003647 oxidation Effects 0.000 description 2
- 238000007254 oxidation reaction Methods 0.000 description 2
- 229910052710 silicon Inorganic materials 0.000 description 2
- 239000010703 silicon Substances 0.000 description 2
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 2
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 1
- 238000009825 accumulation Methods 0.000 description 1
- 230000003321 amplification Effects 0.000 description 1
- 230000005540 biological transmission Effects 0.000 description 1
- 230000008878 coupling Effects 0.000 description 1
- 238000010168 coupling process Methods 0.000 description 1
- 238000005859 coupling reaction Methods 0.000 description 1
- 230000001419 dependent effect Effects 0.000 description 1
- 238000001312 dry etching Methods 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 238000003384 imaging method Methods 0.000 description 1
- 239000012212 insulator Substances 0.000 description 1
- 150000002500 ions Chemical class 0.000 description 1
- 230000007257 malfunction Effects 0.000 description 1
- 239000011159 matrix material Substances 0.000 description 1
- 150000004767 nitrides Chemical class 0.000 description 1
- 238000003199 nucleic acid amplification method Methods 0.000 description 1
- 230000003071 parasitic effect Effects 0.000 description 1
- 238000000206 photolithography Methods 0.000 description 1
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 1
- 238000000926 separation method Methods 0.000 description 1
- 229910052814 silicon oxide Inorganic materials 0.000 description 1
- 239000002344 surface layer Substances 0.000 description 1
- 230000007704 transition Effects 0.000 description 1
- 238000001039 wet etching Methods 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/86—Types of semiconductor device ; Multistep manufacturing processes therefor controllable only by variation of the electric current supplied, or only the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched
- H01L29/92—Capacitors having potential barriers
- H01L29/94—Metal-insulator-semiconductors, e.g. MOS
- H01L29/945—Trench capacitors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
- H01L27/144—Devices controlled by radiation
- H01L27/146—Imager structures
- H01L27/14601—Structural or functional details thereof
- H01L27/14609—Pixel-elements with integrated switching, control, storage or amplification elements
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
- H01L27/06—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration
- H01L27/0611—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration integrated circuits having a two-dimensional layout of components without a common active region
- H01L27/0617—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration integrated circuits having a two-dimensional layout of components without a common active region comprising components of the field-effect type
- H01L27/0629—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration integrated circuits having a two-dimensional layout of components without a common active region comprising components of the field-effect type in combination with diodes, or resistors, or capacitors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
- H01L27/144—Devices controlled by radiation
- H01L27/146—Imager structures
- H01L27/14683—Processes or apparatus peculiar to the manufacture or treatment of these devices or parts thereof
- H01L27/14689—MOS based technologies
Landscapes
- Power Engineering (AREA)
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Ceramic Engineering (AREA)
- Electromagnetism (AREA)
- Semiconductor Integrated Circuits (AREA)
- Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
- Solid State Image Pick-Up Elements (AREA)
- Semiconductor Memories (AREA)
Description
1.第1の実施の形態(半導体素子の構成)
2.第2の実施の形態(半導体素子の製造方法)
3.撮像素子への応用例
[半導体素子の構成]
図1は、本開示の第1の実施の形態に係る半導体素子の構成例を示す図である。同図は、MOSキャパシタ100の構成例を表す平面図である。MOSキャパシタ100を例に挙げて本開示の半導体素子について説明する。なお、MOSキャパシタ100は、請求の範囲に記載の半導体素子の一例である。
図2は、本開示の第1の実施の形態に係る半導体素子の構成例を示す断面図である。同図はMOSキャパシタ100の構成例を表す断面図であり、図1におけるA-A’線に沿った断面図である。同図のMOSキャパシタ100は、半導体基板101と、分離領域102と、第1の半導体領域140と、絶縁膜130と、ゲート電極110と、第2の半導体領域103および104とを備える。また、同図には、MOSキャパシタ100とともに半導体装置1を構成する電子回路200を記載した。
図3および4は、本開示の第1の実施の形態に係る凹部の構成例を示す断面図である。図3および4は、それぞれ図1におけるB-B’線およびC-C’線に沿った断面図である。また、図4は、凹部120の長辺方向の構成例を表した図である。図1乃至4に表したように、矩形形状の開口部に構成される凹部120は、短辺側を第1の半導体領域140と第2の半導体領域103および104との境界の近傍に配置することができる。すなわち、第2の半導体領域103から第2の半導体領域104に向かう方向に沿って凹部120を配置することができる。
図5は、本開示の第1の実施の形態に係るMOSキャパシタの特性の一例を示す図である。同図は、MOSキャパシタ100の印加電圧(ゲート電圧)およびキャパシタンスの関係を表す図である。同図の横軸はゲート電圧を表し、縦軸はキャパシタンスを表す。なお、ゲート電圧は、接地された第1の半導体領域140の電圧を基準とする電圧である。第1の半導体領域140に対して負極性のゲート電圧を印加した場合には、絶縁膜130の膜厚や第1の半導体領域140等との間の界面の面積等の形状と誘電率とに基づく値のキャパシタンスが得られる。当該領域は、蓄積領域と称される。同図のMOSキャパシタ100はp型のウェル領域(半導体基板101)に形成されるため、比較的高い負極性のゲート電圧を印加すると正孔が蓄積される。
上述の第1の実施の形態のMOSキャパシタ100は、第1の半導体領域140に凹部120が形成されていた。本開示の第2の実施の形態においては、このような構成のMOSキャパシタ100の製造方法について説明する。
図6乃至8は、本開示の第2の実施の形態に係る半導体素子の製造方法の一例を示す図である。図6乃至8は、MOSキャパシタ100の製造工程の一例を表した図である。図6乃至8を用い、主にゲート電極110の近傍における凹部120等の製造工程を説明する。
図9は、本開示の第2の実施の形態に係る半導体素子の製造方法の他の例を示す図である。同図は、図6におけるAから図7におけるEに該当する製造工程を表した図である。
本開示に係る技術(本技術)は、様々な製品に応用することができる。例えば、本技術は、撮像素子等の半導体装置に搭載される半導体素子として実現されてもよい。
図10は、本開示が適用され得る半導体装置の一例である撮像素子の構成例を示すブロック図である。同図の撮像素子1は、画素アレイ部10と、垂直駆動部20と、カラム信号処理部300と、制御部40とを備える。
図11は、本開示が適用され得る撮像素子のカラム信号処理部の構成例を示すブロック図である。同図のカラム信号処理部300は、参照信号生成部311と、タイミング制御部312と、水平転送部313と、アナログデジタル変換(ADC)部314とを備える。
図12は、本開示が適用され得る撮像素子の比較部の構成例を示す回路図である。同図の比較部315は、キャパシタ341乃至344と、MOSトランジスタ351乃至355と、MOSトランジスタ361乃至365とを備える。MOSトランジスタ351乃至355には、pチャネルMOSトランジスタを使用することができる。また、MOSトランジスタ361乃至365には、nチャネルMOSトランジスタを使用することができる。また、同図の比較部315には、電源を供給する電源線Vdd、バイアス電圧を供給する信号線BIAS、選択信号を供給する信号線NSELおよび信号線PSELが配線される。
(1)半導体基板に配置されて表面に凹部を備える第1の半導体領域と、
前記第1の半導体領域の表面に隣接して配置される絶縁膜と、
前記絶縁膜に隣接して配置されて前記第1の半導体領域との間においてMOSキャパシタを構成するゲート電極と、
前記半導体基板において前記第1の半導体領域に隣接して配置されるとともに前記第1の半導体領域と同じ導電型に構成されてMOSキャパシタの充放電の際に前記第1の半導体領域にキャリアを供給する第2の半導体領域と
を具備する半導体素子。
(2)前記第1の半導体領域は、複数の前記凹部を備える前記(1)に記載の半導体素子。
(3)前記第1の半導体領域は、略矩形形状の開口部に構成される前記凹部を備える前記(1)または(2)に記載の半導体素子。
(4)前記第1の半導体領域は、前記第2の半導体領域との境界の近傍に前記矩形の短辺が配置される前記(3)に記載の半導体素子。
(5)前記第1の半導体領域は、前記ゲート電極の厚さの略2倍より小さい幅の短辺に構成される前記凹部を備える前記(3)に記載の半導体素子。
(6)前記第1の半導体領域は、1018/cm3より高い不純物濃度に構成される前記(1)から(5)の何れかに記載の半導体素子。
(7)半導体基板に配置されて表面に凹部を備える第1の半導体領域と、
前記第1の半導体領域の表面に隣接して配置される絶縁膜と、
前記絶縁膜に隣接して配置されて前記第1の半導体領域との間においてMOSキャパシタを構成するゲート電極と、
前記半導体基板において前記第1の半導体領域に隣接して配置されるとともに前記第1の半導体領域と同じ導電型に構成されてMOSキャパシタの充放電の際に前記第1の半導体領域にキャリアを供給する第2の半導体領域と、
前記ゲート電極および前記第2の半導体領域を介して前記MOSキャパシタの充放電の電流を供給する電子回路と
を具備する半導体装置。
100 MOSキャパシタ
101 半導体基板
102 分離領域
103、104 第2の半導体領域
110 ゲート電極
120 凹部
130 絶縁膜
140 第1の半導体領域
200 電子回路
300 カラム信号処理部
314 アナログデジタル変換部
315 比較部
341~344 キャパシタ
351~355、361~365 MOSトランジスタ
Claims (7)
- 半導体基板に配置されて表面に凹部を備える第1の半導体領域と、
前記第1の半導体領域の表面に隣接して配置される絶縁膜と、
前記絶縁膜に隣接して配置されて前記第1の半導体領域との間においてMOSキャパシタを構成するゲート電極と、
前記半導体基板において前記第1の半導体領域に前記半導体基板の板厚方向について全体にわたる範囲で隣接して前記第1の半導体領域を挟持するように配置されるとともに前記第1の半導体領域と同じ導電型に構成されてMOSキャパシタの充放電の際に前記第1の半導体領域にキャリアを供給する第2の半導体領域と
を具備する半導体素子。 - 前記第1の半導体領域は、複数の前記凹部を備える請求項1記載の半導体素子。
- 前記第1の半導体領域は、平面視略矩形形状の開口部に構成される前記凹部を備える請求項1または請求項2記載の半導体素子。
- 前記第1の半導体領域は、前記第2の半導体領域との境界の近傍に前記矩形の短辺が配置される請求項3記載の半導体素子。
- 前記第1の半導体領域は、前記ゲート電極の厚さの略2倍より小さい幅の短辺に構成される前記凹部を備える請求項3記載の半導体素子。
- 前記第1の半導体領域は、1018/cm3より高い不純物濃度に構成される請求項1記載の半導体素子。
- 半導体基板に配置されて表面に凹部を備える第1の半導体領域と、
前記第1の半導体領域の表面に隣接して配置される絶縁膜と、
前記絶縁膜に隣接して配置されて前記第1の半導体領域との間においてMOSキャパシタを構成するゲート電極と、
前記半導体基板において前記第1の半導体領域に前記半導体基板の板厚方向について全体にわたる範囲で隣接して前記第1の半導体領域を挟持するように配置されるとともに前記第1の半導体領域と同じ導電型に構成されてMOSキャパシタの充放電の際に前記第1の半導体領域にキャリアを供給する第2の半導体領域と、
前記ゲート電極および前記第2の半導体領域を介して前記MOSキャパシタの充放電の電流を供給する電子回路と
を具備する半導体装置。
Applications Claiming Priority (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2018189230 | 2018-10-04 | ||
JP2018189230 | 2018-10-04 | ||
PCT/JP2019/038533 WO2020071320A1 (ja) | 2018-10-04 | 2019-09-30 | 半導体素子および半導体装置 |
Publications (2)
Publication Number | Publication Date |
---|---|
JPWO2020071320A1 JPWO2020071320A1 (ja) | 2021-09-02 |
JP7414726B2 true JP7414726B2 (ja) | 2024-01-16 |
Family
ID=70055237
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2020550423A Active JP7414726B2 (ja) | 2018-10-04 | 2019-09-30 | 半導体素子および半導体装置 |
Country Status (6)
Country | Link |
---|---|
US (1) | US11837668B2 (ja) |
JP (1) | JP7414726B2 (ja) |
CN (1) | CN112740398A (ja) |
DE (1) | DE112019004992T5 (ja) |
TW (1) | TWI801670B (ja) |
WO (1) | WO2020071320A1 (ja) |
Families Citing this family (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN116544283B (zh) * | 2023-04-28 | 2024-06-14 | 上海朗矽科技有限公司 | 嵌入式电容器及嵌入式电容器的制作方法 |
Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US20050067674A1 (en) | 2002-02-15 | 2005-03-31 | Judith Maget | Integrated tuneable capacitance |
JP2008294039A (ja) | 2007-05-22 | 2008-12-04 | Rohm Co Ltd | 半導体装置およびその製造方法 |
US20090200642A1 (en) | 2008-02-08 | 2009-08-13 | International Business Machines Corporation | Highly tunable metal-on-semiconductor trench varactor |
US20130161792A1 (en) | 2011-12-27 | 2013-06-27 | Maxim Integrated Products, Inc. | Semiconductor device having trench capacitor structure integrated therein |
Family Cites Families (10)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US6306720B1 (en) * | 2000-01-10 | 2001-10-23 | United Microelectronics Corp. | Method for forming capacitor of mixed-mode device |
DE102004003084B3 (de) * | 2004-01-21 | 2005-10-06 | Infineon Technologies Ag | Halbleiterspeicherzelle sowie zugehöriges Herstellungsverfahren |
US20080157159A1 (en) * | 2006-12-28 | 2008-07-03 | International Business Machines Corporation | Highly tunable metal-on-semiconductor varactor |
JP2009088241A (ja) * | 2007-09-28 | 2009-04-23 | Renesas Technology Corp | 半導体装置およびその製造方法 |
KR101010945B1 (ko) * | 2008-06-30 | 2011-01-25 | 주식회사 하이닉스반도체 | 펌핑 모스 커패시터 |
JP2010050374A (ja) * | 2008-08-25 | 2010-03-04 | Seiko Instruments Inc | 半導体装置 |
JP5407264B2 (ja) | 2008-10-09 | 2014-02-05 | ソニー株式会社 | 固体撮像素子およびカメラシステム |
JP2013021077A (ja) * | 2011-07-08 | 2013-01-31 | Renesas Electronics Corp | 半導体装置および半導体装置の製造方法 |
JP5970834B2 (ja) | 2012-02-02 | 2016-08-17 | ソニー株式会社 | 固体撮像装置、固体撮像装置の製造方法、及び、電子機器 |
FR3070535A1 (fr) * | 2017-08-28 | 2019-03-01 | Stmicroelectronics (Crolles 2) Sas | Circuit integre avec element capacitif a structure verticale, et son procede de fabrication |
-
2019
- 2019-09-27 TW TW108135146A patent/TWI801670B/zh active
- 2019-09-30 US US17/280,274 patent/US11837668B2/en active Active
- 2019-09-30 DE DE112019004992.5T patent/DE112019004992T5/de active Pending
- 2019-09-30 CN CN201980057269.4A patent/CN112740398A/zh active Pending
- 2019-09-30 JP JP2020550423A patent/JP7414726B2/ja active Active
- 2019-09-30 WO PCT/JP2019/038533 patent/WO2020071320A1/ja active Application Filing
Patent Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US20050067674A1 (en) | 2002-02-15 | 2005-03-31 | Judith Maget | Integrated tuneable capacitance |
JP2008294039A (ja) | 2007-05-22 | 2008-12-04 | Rohm Co Ltd | 半導体装置およびその製造方法 |
US20090200642A1 (en) | 2008-02-08 | 2009-08-13 | International Business Machines Corporation | Highly tunable metal-on-semiconductor trench varactor |
US20130161792A1 (en) | 2011-12-27 | 2013-06-27 | Maxim Integrated Products, Inc. | Semiconductor device having trench capacitor structure integrated therein |
Also Published As
Publication number | Publication date |
---|---|
JPWO2020071320A1 (ja) | 2021-09-02 |
DE112019004992T5 (de) | 2021-06-17 |
CN112740398A (zh) | 2021-04-30 |
US20220052208A1 (en) | 2022-02-17 |
TW202044599A (zh) | 2020-12-01 |
US11837668B2 (en) | 2023-12-05 |
TWI801670B (zh) | 2023-05-11 |
WO2020071320A1 (ja) | 2020-04-09 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US7884401B2 (en) | CMOS image sensor and manufacturing method thereof | |
KR100461975B1 (ko) | 이미지센서의 트렌치 소자분리막 형성방법 | |
US9641778B2 (en) | Imaging device and method for driving the same | |
US8772844B2 (en) | Solid-state imaging device | |
JP2017216462A (ja) | 固体撮像装置 | |
KR101679598B1 (ko) | 이미지 센서 | |
KR100778854B1 (ko) | 씨모스 이미지 센서 및 그 제조방법 | |
KR100752185B1 (ko) | 씨모스 이미지 센서 및 그 제조방법 | |
WO2014002362A1 (ja) | 固体撮像装置及びその製造方法 | |
US11437416B2 (en) | Pixel device layout to reduce pixel noise | |
KR100880528B1 (ko) | Cmos 이미지 센서 | |
JP2012147169A (ja) | 固体撮像装置 | |
US10957726B2 (en) | Image sensors having a reduced settling time | |
US11552116B2 (en) | Image sensors with multi-channel type transistors | |
JP7414726B2 (ja) | 半導体素子および半導体装置 | |
KR20070110767A (ko) | 고체 촬상 장치 | |
JP2010239001A (ja) | 容量素子とその製造方法および固体撮像装置と撮像装置 | |
WO2021033454A1 (ja) | 半導体装置及び電子機器 | |
JP2012119561A (ja) | 固体撮像素子、および、固体撮像素子の製造方法 | |
JP2010267709A (ja) | 固体撮像装置、電子機器、固体撮像装置の製造方法および電子機器の製造方法 | |
KR20000017523A (ko) | 다른 게이트 절연막 두께를 갖는 트랜지스터를 사용하는 고체촬상장치 및 그 제조방법 | |
US20210242257A1 (en) | Image sensing device | |
KR100825803B1 (ko) | 커플링 방지용 전극 배선층을 구비한 트랜지스터 및 그제조방법과 상기 트랜지스터를 구비한 이미지 센서 | |
CN116250248A (zh) | 固态摄像装置及其制造方法和电子设备 | |
JP2006351729A (ja) | 接合形電界効果トランジスタ及びその製造方法並びに固体撮像装置 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20220809 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20230815 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20230926 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20231205 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20231228 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 7414726 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |