JP7411853B2 - 放射放出半導体チップを製造するための方法、および放射放出半導体チップ - Google Patents

放射放出半導体チップを製造するための方法、および放射放出半導体チップ Download PDF

Info

Publication number
JP7411853B2
JP7411853B2 JP2023505385A JP2023505385A JP7411853B2 JP 7411853 B2 JP7411853 B2 JP 7411853B2 JP 2023505385 A JP2023505385 A JP 2023505385A JP 2023505385 A JP2023505385 A JP 2023505385A JP 7411853 B2 JP7411853 B2 JP 7411853B2
Authority
JP
Japan
Prior art keywords
semiconductor
recess
active region
semiconductor stack
radiation
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2023505385A
Other languages
English (en)
Other versions
JP2023535762A (ja
Inventor
ハルプリッター フーベアト
イェンチュ ブルーノ
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Ams Osram International GmbH
Original Assignee
Ams Osram International GmbH
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Ams Osram International GmbH filed Critical Ams Osram International GmbH
Publication of JP2023535762A publication Critical patent/JP2023535762A/ja
Application granted granted Critical
Publication of JP7411853B2 publication Critical patent/JP7411853B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/075—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L33/00
    • H01L25/0753—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L33/00 the devices being arranged next to each other
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/0004—Devices characterised by their operation
    • H01L33/0045—Devices characterised by their operation the devices being superluminescent diodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/44—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the coatings, e.g. passivation layer or anti-reflective coating
    • H01L33/46—Reflective coating, e.g. dielectric Bragg reflector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/58—Optical field-shaping elements
    • H01L33/60—Reflective elements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01S—DEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
    • H01S5/00—Semiconductor lasers
    • H01S5/02—Structural details or components not essential to laser action
    • H01S5/022—Mountings; Housings
    • H01S5/0225—Out-coupling of light
    • H01S5/02255—Out-coupling of light using beam deflecting elements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01S—DEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
    • H01S5/00—Semiconductor lasers
    • H01S5/02—Structural details or components not essential to laser action
    • H01S5/028—Coatings ; Treatment of the laser facets, e.g. etching, passivation layers or reflecting layers
    • H01S5/0287—Facet reflectivity
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01S—DEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
    • H01S5/00—Semiconductor lasers
    • H01S5/10—Construction or shape of the optical resonator, e.g. extended or external cavity, coupled cavities, bent-guide, varying width, thickness or composition of the active region
    • H01S5/18—Surface-emitting [SE] lasers, e.g. having both horizontal and vertical cavities
    • H01S5/185—Surface-emitting [SE] lasers, e.g. having both horizontal and vertical cavities having only horizontal cavities, e.g. horizontal cavity surface-emitting lasers [HCSEL]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2933/00—Details relating to devices covered by the group H01L33/00 but not provided for in its subgroups
    • H01L2933/0008—Processes
    • H01L2933/0025—Processes relating to coatings
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2933/00—Details relating to devices covered by the group H01L33/00 but not provided for in its subgroups
    • H01L2933/0008—Processes
    • H01L2933/0033—Processes relating to semiconductor body packages
    • H01L2933/0058—Processes relating to semiconductor body packages relating to optical field-shaping elements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/005—Processes
    • H01L33/0095—Post-treatment of devices, e.g. annealing, recrystallisation or short-circuit elimination
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01S—DEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
    • H01S2301/00—Functional characteristics
    • H01S2301/17—Semiconductor lasers comprising special layers
    • H01S2301/176—Specific passivation layers on surfaces other than the emission facet
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01S—DEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
    • H01S2304/00—Special growth methods for semiconductor lasers
    • H01S2304/12—Pendeo epitaxial lateral overgrowth [ELOG], e.g. for growing GaN based blue laser diodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01S—DEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
    • H01S5/00—Semiconductor lasers
    • H01S5/30—Structure or shape of the active region; Materials used for the active region
    • H01S5/32—Structure or shape of the active region; Materials used for the active region comprising PN junctions, e.g. hetero- or double- heterostructures
    • H01S5/323—Structure or shape of the active region; Materials used for the active region comprising PN junctions, e.g. hetero- or double- heterostructures in AIIIBV compounds, e.g. AlGaAs-laser, InP-based laser
    • H01S5/32308—Structure or shape of the active region; Materials used for the active region comprising PN junctions, e.g. hetero- or double- heterostructures in AIIIBV compounds, e.g. AlGaAs-laser, InP-based laser emitting light at a wavelength less than 900 nm
    • H01S5/32341—Structure or shape of the active region; Materials used for the active region comprising PN junctions, e.g. hetero- or double- heterostructures in AIIIBV compounds, e.g. AlGaAs-laser, InP-based laser emitting light at a wavelength less than 900 nm blue laser based on GaN or GaP

Description

放射放出半導体チップを製造するための方法が提示される。さらに、放射放出半導体チップが提示される。
解決されるべき課題は、特に簡単に制御可能であって、かつ低コストである、放射放出半導体チップを製造するための方法を提示することである。解決されるべきさらなる課題は、このような放射放出半導体チップを提示することである。
本方法の少なくとも１つの実施形態によれば、電磁放射を生成するために構成された活性領域を含む半導体積層体が用意される。放射放出半導体チップは、例えば、動作時に紫外放射、可視放射、および／または近赤外放射を生成するように構成されている。可視放射は、例えば青色、緑色、黄色、または赤色の光である。
半導体積層体は、例えば成長基板上にエピタキシャルに被着される。成長基板は、例えばＧａＮ基板である。
半導体積層体は、例えばＩＩＩ－Ｖ族化合物半導体材料をベースとしている。ＩＩＩ－Ｖ族化合物半導体材料は、例えば窒化物化合物半導体材料である。この場合、化合物半導体材料は、ＧａＮを含む。
活性領域は、電磁放射を生成するために、例えばｐｎ接合部、ダブルへテロ構造、単一量子井戸構造、または多重量子井戸構造を有する。さらに、活性領域は、例えば少なくともｎ＝２．２、最大ｎ＝２．５、とりわけｎ＝２．４の屈折率を有する。
さらに、放射放出半導体チップは、例えば主延在面を有する。横方向は、主延在面に対して平行に方向決めされており、垂直方向は、主延在面に対して垂直に方向決めされている。
本方法の少なくとも１つの実施形態によれば、半導体積層体において、活性領域を完全に貫通する第１の凹部が生成される。第１の凹部のうちの、互いに向かい合って位置している少なくとも２つの側面は、例えばそれぞれ実質的に垂直方向に延在している。実質的に垂直方向に延在しているとは、第１の凹部の側面が、主延在面の、それぞれ垂直方向に延在している法線に対して最大でも±１％しか傾斜していないということを意味する。
第１の凹部は、例えばエッチングプロセスによって生成される。例えば、エッチングプロセスは、湿式化学エッチングプロセスまたは乾式化学エッチングプロセスである。
横方向における第１の凹部の幅は、例えば少なくとも１μｍ～最大５０μｍの間、とりわけ少なくとも３μｍ～最大１０μｍの間である。第１の凹部の幅は、第１の凹部のうちの、互いに向かい合って位置している２つの側面の間の、横方向における最小の間隔に相当する。
本方法の少なくとも１つの実施形態によれば、第１の凹部内に第１の構造体が生成される。例えば、第１の凹部内に第１の構造体の材料が導入される。例えば、第１の構造体の材料は、導入後に第１の凹部を完全に充填する。次いで、第１の構造体の材料が、エッチングプロセスによって構造化されて、第１の構造体になる。例えば、エッチングプロセスは、湿式化学エッチングプロセスである。例えば、湿式化学エッチングプロセスの際には、ＫＯＨおよびＮａＯＨがマスクと組み合わせて使用される。
代替的に、第１の構造体の材料は、リソグラフィプロセス、例えばＵＶリソグラフィプロセスによって構造化されて、第１の構造体になる。
代替的に、第１の構造体の材料は、導入時に第１の構造体が生成されるように第１の凹部内に導入される。この場合、第１の構造体は、例えばＥＬＯ（英語：“epitaxial lateral overgrowth”、略して“ＥＬＯ”）プロセスによって生成される。
本方法の少なくとも１つの実施形態によれば、第１の構造体のうちの、活性領域の方を向いている少なくとも１つの側面は、半導体積層体の少なくとも１つの第１の側面に対して斜めに延在している。第１の凹部の側面のうちの１つは、例えば半導体積層体の第１の側面によって形成されている。さらに、第１の凹部の側面のうちの他の１つは、例えば半導体積層体のさらなる第１の側面によって形成されている。この場合、半導体積層体の第１の側面と、半導体積層体のさらなる第１の側面とは、互いに向かい合って位置している。
本実施形態では、半導体積層体の第１の側面は、例えば活性領域の方を向いている。さらに、本実施形態では、半導体積層体のさらなる第１の側面は、活性領域とは反対側を向いている。
さらに、第１の凹部は、半導体積層体を、それぞれ１つの活性領域を有する２つの領域に構造化することが可能である。この場合、第１の構造体は、第１の凹部内において、半導体積層体の第１の側面と、さらなる第１の側面とに対してそれぞれ斜めに延在する少なくとも２つの側面を有することが可能である。例えば、第１の構造体の側面のうちの１つは、半導体積層体の第１の側面に対して斜めに延在しており、第１の構造体の側面のうちの他の１つは、半導体積層体のさらなる第１の側面に対して斜めに延在している。
本方法の少なくとも１つの実施形態によれば、第１の構造体は、横方向において活性領域に対して離間されている。例えば、第１の構造体のうちの、活性領域の方を向いている側面は、活性領域に対して離間されて配置されている。すなわち、第１の構造体のうちの、活性領域の方を向いている側面は、少なくとも部分的に半導体積層体とは直接的に接触していない。
例えば、第１の構造体のうちの、活性領域とは反対側を向いている側面は、半導体積層体、とりわけ活性領域と直接的に接触している。この場合、第１の構造体は、半導体積層体のさらなる第１の側面を完全に覆っている。
第１の凹部が半導体積層体を、それぞれ１つの活性領域を有する２つの領域に構造化する場合には、第１の構造体の２つの側面は、それぞれ向かい合って位置している活性領域に対して離間されている。
少なくとも１つの実施形態では、放射放出半導体チップを製造するための方法は、電磁放射を生成するために構成された活性領域を含む半導体積層体を用意することを含む。さらに、半導体積層体において、活性領域を完全に貫通する第１の凹部が生成される。さらに、第１の凹部内に第１の構造体が生成され、第１の構造体のうちの、活性領域の方を向いている少なくとも１つの側面は、半導体積層体の少なくとも１つの第１の側面に対して斜めに延在しており、第１の構造体は、横方向において活性領域に対して離間されている。
本方法の少なくとも１つの実施形態によれば、第１の構造体は、電磁放射のための伝播方向を規定する。活性領域において生成された電磁放射は、例えば半導体積層体の第１の側面を通って第１の凹部内に入射する。次いで、この入射した電磁放射を、第１の構造体において反射および偏向させることができる。その後、第１の構造体の側面の傾斜に依存して、電磁放射の伝播方向が規定される。
放射放出半導体チップを製造するための本明細書で説明される方法の着想は、とりわけ第１の凹部内において第１の構造体を、横方向において活性領域に対して離間させて生成することにある。この第１の構造体は、電磁放射のための伝播方向を規定する。第１の構造体は、例えば電磁放射のための偏向構造体である。電磁放射を、とりわけ４５°偏向させることができ、したがって、放射放出半導体チップは、電磁放射を垂直方向に送出するように構成されている。第１の構造体を使用することにより、半導体積層体の手間のかかる構造化を省略することができる。さらに、第１の構造体の形状と、ひいては電磁放射の偏向とを特に良好に規定することができ、ひいては制御することができる。さらに、このような方法は、特に低コストである。
少なくとも１つの実施形態によれば、第１の構造体の側面は、半導体積層体の第１の側面と共に４５°±１°の角度を成している。有利には、活性領域によって生成された電磁放射を、このような第１の構造体によって放射放出半導体チップから垂直方向に送出することができる。
第１の凹部が半導体積層体を、それぞれ１つの活性領域を有する２つの領域に構造化する場合には、第１の構造体の２つの側面は、それぞれ半導体チップの主延在面と共に４５°±１°の角度を成している。第１の構造体の２つの側面は、例えば、互いに９０°±２°の角度を成している。
本方法の少なくとも１つの実施形態によれば、半導体積層体は、第１の半導体領域および第２の半導体領域を含む。第１の半導体領域と第２の半導体領域とは、例えば垂直方向において互いに上下に積層されている。活性領域は、例えば第１の半導体領域と第２の半導体領域との間に配置されている。
第１の半導体領域は、例えば第１の導電型を有し、第２の半導体領域は、例えば第２の他の導電型を有する。第１の半導体領域は、例えばｐ型ドープされており、したがってｐ型導電性に形成されている。さらに、第２の半導体領域は、例えばｎ型ドープされており、したがってｎ型導電性に形成されている。
本方法の少なくとも１つの実施形態によれば、第１の凹部は、第２の半導体領域を露出させる。この場合、露出させられた第２の半導体領域は、第１の凹部の底面を形成する。第１の凹部は、例えば第１の半導体領域および活性領域を完全に貫通し、第２の領域を部分的にのみ貫通する。第１の凹部の側面は、例えば第１の半導体領域と、活性領域と、第２の半導体領域とによって形成されている。
本方法の少なくとも１つの実施形態によれば、第１の構造体は、露出させられた第２の半導体領域上に生成される。例えば、第１の構造体は、第１の凹部の底面上に生成される。第１の構造体、とりわけ第１の構造体の底面は、例えば露出させられた第２の半導体領域と直接的に接触している。
本方法の少なくとも１つの実施形態によれば、半導体積層体は、基板上に配置されている。例えば、基板は、半導体積層体の成長基板である。
本方法の少なくとも１つの実施形態によれば、第１の凹部は、半導体積層体を完全に貫通する。この場合、第１の凹部は、第１の半導体領域と、活性領域と、第２の半導体領域とを完全に貫通する。露出させられた基板は、例えば第１の凹部の底面を形成する。
本方法の少なくとも１つの実施形態によれば、第１の構造体は、露出させられた基板上に生成される。この場合、第１の構造体は、第１の凹部の底面上に生成される。第１の構造体、とりわけ第１の構造体の底面は、例えば露出させられた基板と直接的に接触している。
少なくとも１つの実施形態によれば、第１の構造体は、誘電性材料を含む。この場合、第１の凹部は、例えば誘電性材料によって完全に充填される。次いで、誘電性材料が、例えばエッチングプロセスによって構造化されて、第１の構造体になる。
第１の構造体の誘電性材料は、例えばｎ＝１．５の屈折率を有するＳｉＯ、ｎ＝１．７の屈折率を有するＳｉＯＮ、および／またはｎ＝１．７７の屈折率を有するＡｌＯを含むか、またはこれらから成る。
本方法の少なくとも１つの実施形態によれば、第１の構造体の屈折率は、半導体積層体の屈折率よりも小さい。とりわけ、第１の構造体の屈折率は、活性領域の屈折率よりも小さい。例えば、第１の構造体の屈折率は、半導体積層体の屈折率よりも少なくともｎ＝０．７だけ小さく、とりわけ少なくともｎ＝０．８だけ小さい。
第１の構造体と半導体積層体との間のこのような屈折率差により、活性領域から第１の構造体の斜めの側面の方向に送出された電磁放射が、好ましくは全反射させられることとなる。例えば、この角度を超えると電磁放射が全反射させられるという臨界角度θｃは、θｃ＝ａｒｃｓｉｎ（ｎ２／ｎ１）によって得られる。この場合、ｎ１は、半導体積層体の屈折率、とりわけ活性領域の屈折率であり、ｎ２は、第１の構造体の屈折率である。有利には、活性領域において生成された電磁放射は、このような屈折率差によって少なくとも９９％まで反射および偏向させられる。
本方法の少なくとも１つの実施形態によれば、第１の構造体の側面に誘電層が被着される。誘電層は、例えば第１の構造体の側面と直接的に接触している。
第１の構造体が、それぞれ向かい合って位置している活性領域に対して離間されて配置された２つの側面を有する場合には、これら２つの側面上に誘電層が配置されている。
さらに、誘電層は、例えば横方向において活性領域に対して離間されている。誘電層は、例えば少なくとも５０ｎｍ、とりわけ少なくとも１００ｎｍの厚さを有する。
本実施形態によれば、電磁放射は、誘電層と半導体積層体との間の屈折率差によって全反射させられる。この場合、臨界角度θｃに関する上記の関係において、ｎ２は、誘電層の屈折率である。
本方法の少なくとも１つの実施形態によれば、誘電層の屈折率は、半導体積層体の屈折率よりも小さい。とりわけ、誘電層の屈折率は、活性領域の屈折率よりも小さい。
誘電層は、例えばＳｉＯ、ＳｉＯＮ、および／またはＡｌＯのような誘電性材料を含むか、またはこれらから成る。
本方法の少なくとも１つの実施形態によれば、第１の構造体と半導体積層体との間に充填材料が被着される。例えば、充填材料は、第１の構造体と活性領域との間に配置されている。とりわけ、第１の凹部は、充填材料によって完全に充填されている。
充填材料は、例えば、以下の材料：ＴａＯ、ＴｉＯ、ＮｉＯ、ＮｂＯ、ＡｌＮ、ＧａＮ、ＩｎＧａＮのうちの１つまたは複数である。充填材料は、例えば少なくともｎ＝２．２、最大ｎ＝２．５の屈折率を有する。
本方法の少なくとも１つの実施形態によれば、充填材料の屈折率は、半導体積層体の屈折率からｎ＝０．２を超えて相違しない。とりわけ、充填材料の屈折率は、活性領域の屈折率からｎ＝０．２を超えて相違しない。
例えば、充填材料の堆積パラメータを適切に規定することによって、充填材料の屈折率を半導体積層体の屈折率に、とりわけ活性領域の屈折率に特に良好に適合させることができる。堆積パラメータは、例えば成長温度、成長速度、および／または反応器圧力である。例えば、充填材料の屈折率は、半導体積層体の屈折率からｎ＝０．１を超えて相違することはできない。
本実施形態によれば、臨界角度θｃに関する上記の関係において、ｎ１は、充填材料の屈折率である。
本方法の少なくとも１つの実施形態によれば、第１の構造体の上方に第１の誘電性ミラーが被着される。例えば、第１の誘電性ミラーは、平面図において第１の構造体を完全に覆っている。さらに、第１の誘電性ミラーは、例えば充填材料上に配置されている。充填材料と第１の誘電性ミラーとは、例えば互いに直接的に接触している。第１の誘電性ミラーは、例えばブラッグミラーである。
本方法の少なくとも１つの実施形態によれば、第１の誘電性ミラーは、主延在面に沿って延在している。活性領域によって生成された電磁放射は、例えば第１の誘電性ミラーを介して放射放出半導体チップから出射する。この場合、電磁放射の伝播方向は、垂直方向である。
少なくとも１つの実施形態によれば、第１の誘電性ミラーは、電磁放射に対して部分反射性に構成されている。第１の誘電性ミラーは、活性領域において生成された電磁放射に対して、例えば最大９０％、とりわけ最大１０％の反射率を有する。
本方法の少なくとも１つの実施形態によれば、半導体積層体の第１の側面にパッシベーション層が被着される。例えば、パッシベーション層は、活性領域を完全に覆っている。パッシベーション層は、例えば充填材料が被着される前に、半導体積層体の第１の側面に被着される。
例えば、パッシベーション層の屈折率は、半導体積層体の屈折率、とりわけ活性領域の屈折率からｎ＝０．２を超えて相違しない。パッシベーション層は、例えば、以下の材料：ＴａＯ、ＴｉＯ、ＮｉＯ、ＮｂＯ、ＡｌＮのうちの１つまたは複数である。
有利には、このようなパッシベーション層によって半導体積層体は、本方法の実施中に半導体積層体に作用する外部影響から特に良好に保護される。
本方法の少なくとも１つの実施形態によれば、第１の構造体は、垂直方向の断面図において三角形または台形の形状を有する。第１の構造体が三角形の形状を有する場合には、この三角形は、例えば二等辺三角形である。この場合、第１の構造体の２つの側面は、直角を成している。
第１の構造体が台形の形状を有する場合には、この台形は、少なくとも２つの側面を有し、これらの側面は、それぞれ台形の底面と共に４５°±１°の角度を成している。
さらに、第１の構造体は、横方向において、垂直方向の断面図に対して垂直に延在している。この場合、第１の構造体は、プリズムである。
本方法の少なくとも１つの実施形態によれば、半導体積層体において、活性領域を完全に貫通する第２の凹部が生成される。第２の凹部は、例えば第１の凹部と同様に生成される。さらに、第２の凹部は、例えば第１の凹部と同じ寸法および／または同じ形状を有する。とりわけ、第１の凹部に関連して開示された全ての特徴は、第２の凹部に対しても同様に適用可能である。
本方法の少なくとも１つの実施形態によれば、第２の凹部内に第２の構造体が生成される。第２の構造体は、例えば第１の構造体と同じに生成される。さらに、第２の構造体は、第１の構造体と同じ材料を有する。さらに、第２の構造体は、例えば第１の構造体と同じ寸法を有する。とりわけ、第１の構造体に関連して開示された全ての特徴は、第２の構造体に対しても同様に適用可能である。
本方法の少なくとも１つの実施形態によれば、第２の構造体のうちの、活性領域の方を向いている少なくとも１つの側面は、半導体積層体の少なくとも１つの第２の側面に対して斜めに延在している。
本方法の少なくとも１つの実施形態によれば、第２の構造体は、横方向において活性領域に対して離間されている。
少なくとも１つの実施形態によれば、活性領域は、第１の凹部と第２の凹部との間に配置されている。横方向における活性領域の広がりは、例えば第１の凹部および第２の凹部によって画定される。例えば、活性領域は、半導体積層体の第１の側面から半導体積層体の第２の側面まで延在している。
本方法の少なくとも１つの実施形態によれば、第２の構造体の上方に第２の誘電性ミラーが被着される。例えば、第２の誘電性ミラーは、平面図において第２の構造体を完全に覆っている。第２の誘電性ミラーは、例えばブラッグミラーである。
例えば、充填材料は、完全に第２の凹部内に配置されている。第２の誘電性ミラーは、例えば第２の凹部内の充填材料上に配置されている。充填材料と第２の誘電性ミラーとは、例えば互いに直接的に接触している。
本方法の少なくとも１つの実施形態によれば、第２の誘電性ミラーは、主延在面に沿って延在している。
本方法の少なくとも１つの実施形態によれば、第２の誘電性ミラーは、電磁放射に対して高反射性に構成されている。第２の誘電性ミラーは、例えば活性領域において生成された電磁放射に対して、少なくとも９５％、とりわけ少なくとも９９％の反射率を有する。
放射放出半導体チップは、例えば第１の誘電性ミラーと第２の誘電性ミラーとの間に形成された共振器を含む。共振器は、例えば第１の誘電性ミラーと第２の誘電性ミラーとの間の領域によって画定される。さらに、共振器は、活性領域を含む。
第１の誘電性ミラーの反射率に依存して、放射放出半導体チップは、例えば表面発光レーザダイオードであるか、または表面発光スーパールミネッセントダイオード、略してＳＬＥＤである。放射放出半導体チップがＳＬＥＤである場合には、生成された放射が共振器において増幅されて、スーパールミネッセント放射になる。半導体チップがレーザダイオードである場合には、生成された放射が共振器において増幅されて、レーザ放射になる。
本方法の少なくとも１つの実施形態によれば、半導体積層体は、垂直方向に切断することによって個別化されて、半導体チップになる。例えば、半導体積層体は、第１の構造体および第２の構造体を通るように切断することによって個別化される。とりわけ、半導体積層体は、第１の構造体と、第２の構造体と、半導体積層体とを通るように切断することによって個別化される。代替的に、半導体積層体は、半導体積層体を通るように切断することによって個別化される。
例えば、半導体積層体において、それぞれ１つの第１の構造体を有する複数の第１の凹部と、それぞれ１つの第２の構造体を有する複数の第２の凹部とを生成することが可能である。この場合、第１の凹部と第２の凹部とは、交互に配置されている。個別化によって、とりわけ第１の構造体および第２の構造体を通るように切断することによって、複数の放射放出半導体チップを製造することが可能である。
さらに、放射放出半導体チップが提示される。放射放出半導体チップは、とりわけ本明細書で説明される放射放出半導体チップを製造するための方法によって製造可能である。すなわち、本明細書で説明される放射放出半導体チップは、説明される方法によって製造可能であるか、または説明される方法によって製造される。したがって、方法に関連して開示された全ての特徴は、放射放出半導体チップにも関連して開示されており、またその逆も成り立つ。
少なくとも１つの実施形態によれば、放射放出半導体チップは、電磁放射を生成するために構成された活性領域を含む半導体積層体を含む。
少なくとも１つの実施形態によれば、放射放出半導体チップは、半導体積層体において、活性領域を完全に貫通する第１の凹部を含む。
少なくとも１つの実施形態によれば、放射放出半導体チップは、第１の凹部内に配置された第１の構造体を含む。
放射放出半導体チップの少なくとも１つの実施形態によれば、第１の構造体のうちの、活性領域の方を向いている少なくとも１つの側面は、半導体積層体の少なくとも１つの第１の側面に対して斜めに延在している。
放射放出半導体チップの少なくとも１つの実施形態によれば、第１の構造体は、横方向において活性領域に対して離間されている。
少なくとも１つの実施形態によれば、放射放出半導体チップは、半導体積層体において、活性領域を完全に貫通する第２の凹部を含む。
少なくとも１つの実施形態によれば、放射放出半導体チップは、第２の凹部内の第２の構造体を含む。
放射放出半導体チップの少なくとも１つの実施形態によれば、第２の構造体のうちの、活性領域の方を向いている側面は、半導体積層体の第２の側面に対して斜めに延在している。
放射放出半導体チップの少なくとも１つの実施形態によれば、第２の構造体は、横方向において活性領域に対して離間されている。
放射放出半導体チップの少なくとも１つの実施形態によれば、活性領域は、第１の凹部と第２の凹部との間に配置されている。
放射放出半導体チップの少なくとも１つの実施形態によれば、半導体チップは、表面発光レーザダイオードである。この場合、出射する電磁放射は、単色コヒーレント放射である。したがって、放射は、有利には比較的わずかな帯域幅を有すると同時に、比較的大きい光束を有する。
放射放出半導体チップの少なくとも１つの実施形態によれば、半導体チップは、表面発光スーパールミネッセントダイオードである。本実施形態では、有利には、活性領域によって生成された電磁放射が増幅され、出射した電磁放射は、比較的わずかな時間的コヒーレンスと、比較的大きな空間的コヒーレンスとを有する。
以下では、放射放出半導体チップを、図面を参照しながら各実施例に基づいてより詳細に説明する。
１つの実施例による半導体チップを製造する際の各方法段階の概略断面図である。 １つの実施例による半導体チップを製造する際の各方法段階の概略断面図である。 １つの実施例による半導体チップを製造する際の各方法段階の概略断面図である。 １つの実施例による半導体チップを製造する際の各方法段階の概略断面図である。 １つの実施例による半導体チップを製造する際の各方法段階の概略断面図である。 １つの実施例による半導体チップを製造する際の各方法段階の概略断面図である。 １つの実施例による半導体チップを製造する際の各方法段階の概略断面図である。 １つの実施例による半導体チップを製造する際の各方法段階の概略断面図である。 １つの実施例による半導体チップを製造する際の１つの方法段階の概略断面図である。 １つの実施例による半導体本体を製造する際の各方法段階の概略断面図である。 １つの実施例による半導体本体を製造する際の各方法段階の概略断面図である。 １つの実施例による半導体本体を製造する際の各方法段階の概略断面図である。 １つの実施例による半導体本体を製造する際の各方法段階の概略断面図である。 １つの実施例による半導体本体を製造する際の各方法段階の概略断面図である。 １つの実施例による半導体本体を製造する際の各方法段階の概略断面図である。 １つの実施例による半導体本体を製造する際の各方法段階の概略断面図である。 １つの実施例による半導体本体を製造する際の各方法段階の概略断面図である。 １つの実施例による半導体本体を製造する際の各方法段階の概略断面図である。 １つの実施例による半導体本体を製造する際の各方法段階の概略断面図である。 １つの実施例による半導体本体を製造する際の各方法段階の概略断面図である。 １つの実施例による半導体チップを製造する際の１つの方法段階の概略断面図である それぞれ１つの実施例による放射放出半導体チップの概略断面図である。 それぞれ１つの実施例による放射放出半導体チップの概略断面図である。 それぞれ１つの実施例による放射放出半導体チップの概略断面図である。 第１の構造体の概略断面図である。 第１の構造体の概略断面図である。
同じ、同じ種類の、または同じ作用の要素には、複数の図面において同じ参照符号が付されている。図面と、これらの図面に示されている要素の相互間の寸法比とは、必ずしも縮尺通りであるとみなされるべきではない。むしろ、より良好に描写するため、かつ／またはより良好に理解するために、個々の要素が誇張されて大きく図示されている場合がある。
図１～図８の実施例による方法では、図１によれば、基板１０が用意される。基板１０は、例えばＧａＮ基板である。
図２によるさらなる方法ステップでは、半導体積層体２が基板１０上にエピタキシャルに堆積される。半導体積層体２は、第１の半導体領域８と、活性領域３と、第２の半導体領域９とを含む。活性領域３は、電磁放射を生成するために構成されている。
図３によれば、次の方法ステップでは、半導体積層体２において、第２の半導体領域９と活性領域３とをそれぞれ完全に貫通する第１の凹部４および第２の凹部１５が生成される。第１の凹部４および第２の凹部１５は、それぞれ第２の半導体領域９を露出させ、これにより、第１の凹部４内および第２の凹部１５内の第２の半導体領域９にそれぞれ自由にアクセス可能となる。
第１の凹部４の互いに向かい合って位置している２つの側面と、第２の凹部１５の互いに向かい合って位置している２つの側面とは、それぞれ実質的に垂直方向に延在している。
活性領域３は、第１の凹部４と第２の凹部１５との間に配置されている。半導体積層体の第１の側面７は、第１の凹部４の側面のうちの、活性領域３の方を向いている１つの側面によって形成されている。半導体積層体の第２の側面１８は、第２の凹部１５の側面のうちの、活性領域３の方を向いている１つの側面によって形成されている。活性領域３は、半導体積層体の第１の側面７から半導体積層体の第２の側面１８まで延在している。
活性領域３は、例えばｎＨＬ＝２．４の屈折率を有するＩｎＧａＮを含む。
さらなる方法ステップでは、図４に示されているように、第１の凹部４内および第２の凹部１５内にそれぞれ誘電性材料２１が導入される。本実施例では、第１の凹部４および第２の凹部１５は、誘電性材料２１によってそれぞれ完全に充填される。
誘電性材料２１は、例えばｎＳ１＝ｎＳ２＝１．５の屈折率を有するＳｉＯ、またはｎＳ１＝ｎＳ２＝１．７の屈折率を有するＳｉＯＮを含む。
次いで、次の方法ステップでは、誘電性材料２１が、図５に概略的に示されているようにエッチングプロセスによって構造化されて、第１の構造体５および第２の構造体１６になる。
第１の構造体のうちの、活性領域３の方を向いている側面６は、半導体積層体の第１の側面７に対して斜めに延在している。さらに、第２の構造体のうちの、活性領域３の方を向いている側面１７は、半導体積層体の第２の側面１８に対して斜めに延在している。
さらに、第１の構造体５は、半導体積層体のうちの、活性領域３とは反対側を向いているさらなる第１の側面２３を完全に覆っている。さらに、第２の構造体１６は、半導体積層体のうちの、活性領域３とは反対側を向いているさらなる第２の側面２４を完全に覆っている。
第１の構造体５は、垂直方向の断面図において三角形の形状を有する。この三角形は、二等辺三角形である。二等辺三角形の直角は、第１の凹部４の底面と、半導体積層体のうちの、活性領域３とは反対側を向いているさらなる第１の側面２３との間の角部の領域に位置している。
さらに、第２の構造体１６は、垂直方向の断面図において二等辺三角形の形状を有する。二等辺三角形の直角は、第２の凹部１５の底面と、半導体積層体のうちの、活性領域３とは反対側を向いているさらなる第２の側面２４との間の角部の領域に位置している。
第１の構造体のうちの、活性領域３の方を向いている側面６は、半導体積層体の第１の側面７と共に４５°±１°の角度を成している。さらに、第２の構造体のうちの、活性領域３の方を向いている側面１７は、半導体積層体の第２の側面１８と共に４５°±１°の角度を成している。
さらなる方法ステップでは、図６に示されているように、第１の構造体５と半導体積層体２との間に充填材料１２が被着される。充填材料１２は、第１の凹部４を完全に充填する。さらに、第２の構造体１６と半導体積層体２との間に充填材料１２が被着される。充填材料１２は、第２の凹部１５を完全に充填する。
充填材料１２は、例えばｎＦ＝２．３の屈折率を有するＮｉＯ、またはｎＦ＝２．２の屈折率を有するＡｌＮを含む。
さらに、図７に示されているさらなる方法ステップでは、第１の構造体５および充填材料１２の上方に第１の誘電性ミラー１３が被着される。さらに、この方法ステップでは、第２の構造体１６および充填材料１２の上方に第２の誘電性ミラー１９が被着される。
第１の誘電性ミラー１３は、電磁放射に対して部分反射性に構成されている。第２の誘電性ミラー１９は、第１の誘電性ミラー１３とは異なり、電磁放射に対して高反射性に構成されている。
さらなる方法ステップでは、半導体積層体２は、図８に概略的に示されているように垂直方向に切断すること２０によって個別化されて、放射放出半導体チップ１になる。
図１～図８の実施例とは異なり、図９の実施例による半導体積層体２では、それぞれ１つの第１の構造体５を有する複数の第１の凹部４と、それぞれ１つの第２の構造体１６を有する複数の第２の凹部１５とが生成される。第１の凹部４と第２の凹部１５とは、交互に配置されている。
本実施例では、複数の第１の凹部４のうちの１つは、半導体積層体２を、それぞれ１つの活性領域３を有する２つの領域に構造化する。
さらに、第１の構造体５および第２の構造体１６は、それぞれ垂直方向の断面図において二等辺三角形の形状を有する。この場合、第１の構造体５の三角形の直角は、半導体積層体２の互いに向かい合って位置している２つの側面の間、すなわち半導体積層体の第１の側面７と、半導体積層体のさらなる第１の側面２３との間の中央領域にそれぞれ位置している。さらに、第２の構造体１６の三角形の直角は、半導体積層体２の互いに向かい合って位置している２つの側面の間、すなわち半導体積層体の第２の側面１８と、半導体積層体のさらなる第１の側面２４との間の中央領域にそれぞれ位置している。
このような形状により、第１の構造体５は、半導体積層体の第１の側面７と、半導体積層体のさらなる第１の側面２３とに対して斜めに延在している２つの側面をそれぞれ有する。さらに、第２の構造体１６は、半導体積層体の第２の側面１８と、半導体積層体のさらなる第１の側面２４とに対して斜めに延在している２つの側面をそれぞれ有する。
本実施例では、半導体積層体２は、第１の構造体５および第２の構造体１６を通るように垂直方向に切断すること２０によって個別化されて、複数の放射放出半導体チップ１になる。
図１０～図１３の実施例による方法では、図１０に示されているように、第１の構造体５の材料および第２の構造体１６の材料は、導入時に第１の構造体５および第２の構造体１６が生成されるように第１の凹部４内に導入される。第１の構造体５と第２の構造体１６とは、同時に生成される。
第１の構造体５の材料は、第２の構造体１６の材料に等しく、例えばＩｎＧａＮを含む。第１の構造体５および第２の構造体１６は、ＥＬＯ（英語：“epitaxial lateral overgrowth”、略して“ＥＬＯ”）プロセスによって生成される。
第１の構造体５は、本実施例では２つの側面を有する。第１の構造体の側面のうちの１つの側面６は、半導体積層体の第１の側面７と共に４５°±１°の角度を成している。さらに、第１の構造体の側面のうちの他の１つの側面６は、半導体積層体のさらなる第１の側面２３と共に４５°±１°の角度を成している。さらに、第２の構造体１６は、少なくとも２つの側面を有する。第２の構造体の側面のうちの１つの側面１７は、半導体積層体の第２の側面１８と共に４５°±１°の角度を成している。さらに、第２の構造体の側面のうちの他の１つの側面１７は、半導体積層体のさらなる第２の側面２４と共に４５°±１°の角度を成している。
図１１によれば、第１の構造体５の側面と、第２の構造体１６の側面とに誘電層１１が被着される。誘電層１１は、第１の構造体５の側面の傾斜の延在と、第２の構造体１６の側面の傾斜の延在とに従っている。
誘電層１１は、例えばｎＳ＝１．７の屈折率を有するＳｉＯＮ、またはｎＳ＝１．７７の屈折率を有するＡｌＯを含む。
図１２および図１３によるさらなる方法ステップでは、第１の凹部４および第２の凹部１５が、充填材料１２によってそれぞれ完全に充填される。第１の構造体５の上方で、充填材料１２に第１の誘電性ミラー１３が被着される。さらに、第２の構造体１６の上方で、充填材料１２に第２の誘電性ミラー１９が被着される。
半導体積層体２は、次いで、第１の構造体５と、第１の誘電性ミラー１３と、充填材料１２と、誘電層と、第１の半導体領域８と、基板１０とを通るように、かつ第２の構造体１６と、第２の誘電性ミラー１９と、充填材料１２と、誘電層と、第１の半導体領域８と、基板１０とを通るように垂直方向に切断すること２０によって個別化されて、放射放出半導体チップ１になる。
図１４～図１８の実施例による方法では、図１４に示されているように、第１の構造体５の材料および第２の構造体１６の材料が、第１の凹部４内および第２の凹部１５内に完全に導入される。この材料は、図４の方法ステップとは異なり、例えばＳｉを含む。
次いで、図１５による材料は、湿式化学エッチングプロセスによって構造化されて、第１の構造体５および第２の構造体１６になる。図１６に示されているように、第１の構造体５のうちの、活性領域３の方を向いている側面と、第２の構造体１６のうちの、活性領域３の方を向いている側面とに誘電層１１が被着される。
次いで、第１の凹部４および第２の凹部１５が、充填材料１２によってそれぞれ完全に充填される。第１の構造体５の上方で、充填材料１２に第１の誘電性ミラー１３が被着される。さらに、図１７および図１８に関連して示されているように、第２の構造体１６の上方で、充填材料１２に第２の誘電性ミラー１９が被着される。
図１９および図２０の実施例による方法では、充填材料１２は、図６とは異なり、例えばＧａＮおよび／またはＩｎＧａＮを含む。充填材料１２は、第１の凹部４内および第２の凹部１５内に、例えばエピタキシャルに導入される。代替的に、充填材料１２は、第１の凹部４内および第２の凹部１５内に、スパッタリングによって導入される。
図２１の実施例による方法段階では、充填材料１２が被着される前に、半導体積層体の第１の側面７と、半導体積層体の第２の側面１８とにパッシベーション層１４が被着される。パッシベーション層１４は、半導体積層体の第１の側面７と、半導体積層体の第２の側面１８とを完全に覆っている。
パッシベーション層１４は、例えばｎ＝２．２の屈折率を有するＡｌＮを含む。
図２２の実施例による放射放出半導体チップ１は、半導体積層体２を含む。半導体積層体２は、第１の半導体領域８と、第２の半導体領域９と、これらの間に配置された活性領域３とを含む。活性領域３は、電磁放射を生成するために構成されている。
さらに、半導体チップ１は、半導体積層体２において、活性領域３をそれぞれ完全に貫通する第１の凹部４および第２の凹部１５を含む。第１の凹部４内には第１の構造体５が配置されており、第２の凹部１５内には第２の構造体１６が配置されている。
第１の構造体のうちの、活性領域３の方を向いている側面６は、半導体積層体の第１の側面７に対して斜めに延在している。さらに、第２の構造体のうちの、活性領域３の方を向いている側面１７は、半導体積層体の第２の側面１８に対して斜めに延在している。第１の構造体５および第２の構造体１６は、それぞれ横方向において活性領域３に対して離間されている。
さらに、活性領域３は、半導体積層体の第１の側面７と半導体積層体の第２の側面１８との間に配置されている。さらに、半導体積層体の第１の側面７上および半導体積層体の第２の側面１８上には、パッシベーション層１４がそれぞれ配置されている。
第１の構造体５上および第２の構造体１６上には、第１の凹部４および第２の凹部１５を完全に充填する充填材料１２がそれぞれ配置されている。第１の構造体５の上方の充填材料１２上には第１の誘電性ミラー１３が配置されており、第２の構造体１６の上方の充填材料１２上には第２の誘電性ミラー１９が配置されている。
図２３の実施例によれば、活性領域３によって生成された電磁放射は、第１の誘電性ミラー１３を介して放射放出半導体チップ１から出射することができる。図２３において矢印として示されている電磁放射の伝播方向は、垂直方向に延在している。
図２４による第１の構造体５は、例えば図１０に関連して説明されているように、二等辺三角形の形状を有する。
図２４による第１の構造体５は、台形の形状を有する。この場合、この台形は、少なくとも２つの側面を有し、これらの側面は、それぞれ台形の底面と共に４５°±１°の角度を成している。第２の構造体１６も、このような形状を有することができる。
放射放出半導体チップ１は、例えば第１の誘電性ミラー１１と第２の誘電性ミラー１２との間に形成された共振器２２を含む。さらに、共振器２２は、活性領域３を含む。
独国特許出願公開第１０２０２０１２２２１０．６号明細書の優先権が主張され、その開示内容を、参照によって本明細書に明示的に援用するものとする。
図面に関連して説明された特徴および実施例を、さらなる実施例によれば、全ての組み合わせが明示的に記載されていない場合であっても互いに組み合わせることができる。さらに、図面に関連して説明された実施例は、代替的または付加的に、明細書の総論部分に記載されたさらなる特徴を有することができる。
本発明は、実施例に基づいた説明によってこれらの実施例に限定されるわけではない。むしろ、本発明は、あらゆる新しい特徴と、とりわけ特許請求の範囲に記載された特徴のあらゆる組み合わせが含まれる、特徴のあらゆる組み合わせとを、これらの特徴またはこれらの組み合わせそのものが特許請求の範囲または実施例において明示的に提示されていない場合であっても含むものである。
１ 放射放出半導体チップ
２ 半導体積層体
３ 活性領域
４ 第１の凹部
５ 第１の構造体
６ 第１の構造体の側面
７ 半導体積層体の第１の側面
８ 第１の半導体領域
９ 第２の半導体領域
１０ 基板
１１ 誘電層
１２ 充填材料
１３ 第１の誘電性ミラー
１４ パッシベーション層
１５ 第２の凹部
１６ 第２の構造体
１７ 第２の構造体の側面
１８ 半導体積層体の第２の側面
１９ 第２の誘電性ミラー
２０ 切断
２１ 誘電性材料
２２ 共振器
２３ 半導体積層体のさらなる第１の側面
２４ 半導体積層体のさらなる第２の側面
ｎＳ１ 第１の構造体の屈折率
ｎＳ２ 第２の構造体の屈折率
ｎＨＬ 半導体積層体の屈折率
ｎＳ 誘電層の屈折率
ｎＦ 充填材料の屈折率

Claims (17)

  1. 放射放出半導体チップ（１）を製造するための方法であって、
    前記方法は、
    電磁放射を生成するために構成された活性領域（３）を含む半導体積層体（２）を用意するステップと、
    前記半導体積層体（２）において、前記活性領域（３）を完全に貫通する第１の凹部（４）を生成するステップと、
    前記第１の凹部（４）内に第１の構造体（５）を生成するステップと、
    前記第１の構造体（５）の上方に第１の誘電性ミラー（１３）を被着するステップと
    を有し、ここで、
    前記第１の構造体のうちの、前記活性領域（３）の方を向いている少なくとも１つの側面（６）は、前記半導体積層体の少なくとも１つの第１の側面（７）に対して斜めに延在しており、
    前記第１の構造体（５）は、横方向において前記活性領域（３）に対して離間されており、
    前記第１の誘電性ミラー（１３）は、前記半導体チップの主延在面に沿って延在しており、
    前記第１の誘電性ミラー（１３）は、前記電磁放射に対して部分反射性に構成されている、
    方法。
  2. 前記第１の構造体（５）は、前記電磁放射のための伝播方向を規定する、
    請求項１記載の方法。
  3. 前記第１の構造体の前記側面（６）は、前記半導体積層体の前記第１の側面（７）と共に４５°±１°の角度を成している、
    請求項１または２記載の方法。
  4. 前記半導体積層体（２）は、第１の半導体領域（８）および第２の半導体領域（９）を含み、
    前記第１の凹部（４）は、前記第２の半導体領域（９）を露出させ、
    前記第１の構造体（５）は、露出させられた前記第２の半導体領域（９）上に生成される、
    請求項１から３までのいずれか１項記載の方法。
  5. 前記半導体積層体（２）は、基板（１０）上に配置されており、
    前記第１の凹部（４）は、前記半導体積層体（２）を完全に貫通し、
    前記第１の構造体（５）は、露出させられた前記基板（１０）上に生成される、
    請求項１から３までのいずれか１項記載の方法。
  6. 前記第１の構造体（５）は、誘電性材料（２１）を含み、
    前記第１の構造体の屈折率（ｎＳ１）は、前記半導体積層体の屈折率（ｎＨＬ）よりも小さい、
    請求項１から５までのいずれか１項記載の方法。
  7. 前記第１の構造体の前記側面（６）に誘電層（１１）が被着され、
    前記誘電層の屈折率（ｎＳ）は、前記半導体積層体の屈折率（ｎＨＬ）よりも小さい、
    請求項１から５までのいずれか１項記載の方法。
  8. 前記第１の構造体（５）と前記半導体積層体（２）との間に充填材料（１２）が被着され、
    前記充填材料の屈折率（ｎＦ）は、前記半導体積層体の屈折率（ｎＨＬ）からｎ＝０．２を超えて相違しない、
    請求項１から７までのいずれか１項記載の方法。
  9. 前記半導体積層体の前記第１の側面（７）にパッシベーション層（１４）が被着される、
    請求項１から８までのいずれか１項記載の方法。
  10. 前記第１の構造体（５）は、垂直方向の断面図において三角形または台形の形状を有する、
    請求項１から９までのいずれか１項記載の方法。
  11. 前記方法は、
    前記半導体積層体（２）において、前記活性領域（３）を完全に貫通する第２の凹部（１５）を生成するステップと、
    前記第２の凹部（１５）内に第２の構造体（１６）を生成するステップと
    を有し、ここで、
    前記第２の構造体のうちの、前記活性領域（３）の方を向いている少なくとも１つの側面（１７）は、前記半導体積層体の少なくとも１つの第２の側面（１８）に対して斜めに延在しており、
    前記第２の構造体（１６）は、横方向において前記活性領域（３）に対して離間されており、
    前記活性領域（３）は、前記第１の凹部（４）と前記第２の凹部（１５）との間に配置されている、
    請求項１から１０までのいずれか１項記載の方法。
  12. 前記第２の構造体（１６）の上方に第２の誘電性ミラー（１９）が被着され、
    前記第２の誘電性ミラー（１９）は、前記主延在面に沿って延在しており、
    前記第２の誘電性ミラー（１９）は、前記電磁放射に対して高反射性に構成されている、
    請求項１１記載の方法。
  13. 前記半導体積層体（２）は、垂直方向に切断すること（２０）によって個別化されて、前記半導体チップ（１）になる、
    請求項１０または１１記載の方法。
  14. 放射放出半導体チップ（１）であって、
    前記放射放出半導体チップ（１）は、
    電磁放射を生成するために構成された活性領域（３）を含む半導体積層体（２）と、
    前記半導体積層体（２）において、前記活性領域（３）を完全に貫通する第１の凹部（４）と、
    前記第１の凹部（４）内に配置された第１の構造体（５）と、
    前記第１の構造体（５）の上方に配置された第１の誘電性ミラー（１３）と
    を有し、ここで、
    前記第１の構造体のうちの、前記活性領域（３）の方を向いている少なくとも１つの側面（６）は、前記半導体積層体の少なくとも１つの第１の側面（７）に対して斜めに延在しており、
    前記第１の構造体（５）は、横方向において前記活性領域（３）に対して離間されており、
    前記第１の誘電性ミラー（１３）は、前記半導体チップの主延在面に沿って延在しており、
    前記第１の誘電性ミラー（１３）は、前記電磁放射に対して部分反射性に構成されている、
    放射放出半導体チップ（１）。
  15. 前記放射放出半導体チップ（１）は、
    前記半導体積層体（２）において、前記活性領域（３）を完全に貫通する第２の凹部（１５）と、
    前記第２の凹部（１５）内の第２の構造体（１６）と
    を有し、ここで、
    前記第２の構造体のうちの、前記活性領域（３）の方を向いている側面（１７）は、前記半導体積層体の第２の側面（１８）に対して斜めに延在しており、
    前記第２の構造体（１６）は、横方向において前記活性領域（３）に対して離間されており、
    前記活性領域（３）は、前記第１の凹部（４）と前記第２の凹部（１５）との間に配置されている、
    請求項１４記載の放射放出半導体チップ（１）。
  16. 前記半導体チップ（１）は、表面発光レーザダイオードである、
    請求項１４記載の放射放出半導体チップ（１）。
  17. 前記半導体チップ（１）は、表面発光スーパールミネッセントダイオードである、
    請求項１４記載の放射放出半導体チップ（１）。
JP2023505385A 2020-08-25 2021-08-20 放射放出半導体チップを製造するための方法、および放射放出半導体チップ Active JP7411853B2 (ja)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
DE102020122210.6A DE102020122210A1 (de) 2020-08-25 2020-08-25 Verfahren zur Herstellung eines strahlungsemittierenden Halbleiterchips und strahlungsemittierender Halbleiterchip
DE102020122210.6 2020-08-25
PCT/EP2021/073139 WO2022043211A1 (de) 2020-08-25 2021-08-20 Verfahren zur herstellung eines strahlungsemittierenden halbleiterchips und strahlungsemittierender halbleiterchip

Publications (2)

Publication Number Publication Date
JP2023535762A JP2023535762A (ja) 2023-08-21
JP7411853B2 true JP7411853B2 (ja) 2024-01-11

Family

ID=77564109

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2023505385A Active JP7411853B2 (ja) 2020-08-25 2021-08-20 放射放出半導体チップを製造するための方法、および放射放出半導体チップ

Country Status (4)

Country Link
US (1) US20230361090A1 (ja)
JP (1) JP7411853B2 (ja)
DE (1) DE102020122210A1 (ja)
WO (1) WO2022043211A1 (ja)

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2010225737A (ja) 2009-03-23 2010-10-07 Seiko Epson Corp 発光装置および発光モジュール

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH03196006A (ja) * 1989-12-25 1991-08-27 Mitsubishi Electric Corp 半導体レーザモジュール
US5253263A (en) * 1992-03-12 1993-10-12 Trw Inc. High-power surface-emitting semiconductor injection laser with etched internal 45 degree and 90 degree micromirrors
DE69329223T2 (de) * 1992-08-05 2001-04-05 Motorola Inc Seitlich emittierende Superlumineszenzdiode
EP2043210A3 (de) * 2007-09-28 2010-12-22 OSRAM Opto Semiconductors GmbH Halbleiterlaser und Verfahren zum Herstellen des Halbleiterlasers
DE102019100532A1 (de) 2019-01-10 2020-07-16 Osram Opto Semiconductors Gmbh Strahlungsemittierender halbleiterchip und verfahren zur herstellung eines strahlungsemittierenden halbleiterchips

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2010225737A (ja) 2009-03-23 2010-10-07 Seiko Epson Corp 発光装置および発光モジュール

Also Published As

Publication number Publication date
WO2022043211A1 (de) 2022-03-03
DE102020122210A1 (de) 2022-03-03
US20230361090A1 (en) 2023-11-09
JP2023535762A (ja) 2023-08-21

Similar Documents

Publication Publication Date Title
JP5362704B2 (ja) オプトエレクトロニクス半導体ボディおよびその製造方法
JP7390803B2 (ja) オプトエレクトロニクス半導体デバイスおよびオプトエレクトロニクス半導体デバイスの製造方法
TWI438928B (zh) 半導體晶片及製造半導體晶片的方法
JP6258414B2 (ja) 端面発光エッチングファセットレーザ
JP5056799B2 (ja) Ｉｉｉ族窒化物半導体発光素子およびその製造方法
JP5733594B2 (ja) 半導体発光装置
US8995490B2 (en) Edge-emitting semiconductor laser diode and method for producing the same
US9530935B2 (en) Method for fabricating a plurality of opto-electronic semiconductor chips, and opto-electronic semiconductor chip
KR20110069149A (ko) 광전 반도체 몸체
JP2013535828A (ja) 放射放出半導体チップ及び放射放出半導体チップの製造方法
JP2006278661A (ja) 光半導体素子及びその製造方法並びに光半導体装置
KR101499951B1 (ko) 적색 발광 소자 및 그 제조방법
US10615309B2 (en) Light emitting diode
JP7411853B2 (ja) 放射放出半導体チップを製造するための方法、および放射放出半導体チップ
TWI697076B (zh) 發光元件及其製造方法
CN102804416A (zh) 半导体发光元件及其制造方法
TWI594455B (zh) Photoelectric semiconductor chip and its manufacturing method
JP2010003885A (ja) 面発光レーザ
JP2006190854A (ja) 発光ダイオード
KR100854282B1 (ko) 레이저 다이오드 바 및 그 제조 방법
US20120086032A1 (en) Semiconductor light-emitting structure having low thermal stress
KR20140024370A (ko) 편광된 방사선을 방출하는 반도체 칩
JP5292443B2 (ja) 光半導体素子の製造方法
JP2017112203A (ja) 半導体発光素子
JP7428564B2 (ja) 半導体発光素子

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20230125

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20231205

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20231225

R150 Certificate of patent or registration of utility model

Ref document number: 7411853

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150