JP7390803B2 - オプトエレクトロニクス半導体デバイスおよびオプトエレクトロニクス半導体デバイスの製造方法 - Google Patents

オプトエレクトロニクス半導体デバイスおよびオプトエレクトロニクス半導体デバイスの製造方法 Download PDF

Info

Publication number
JP7390803B2
JP7390803B2 JP2019090064A JP2019090064A JP7390803B2 JP 7390803 B2 JP7390803 B2 JP 7390803B2 JP 2019090064 A JP2019090064 A JP 2019090064A JP 2019090064 A JP2019090064 A JP 2019090064A JP 7390803 B2 JP7390803 B2 JP 7390803B2
Authority
JP
Japan
Prior art keywords
region
semiconductor device
optoelectronic semiconductor
active region
semiconductor body
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2019090064A
Other languages
English (en)
Other versions
JP2019197894A (ja
Inventor
ハラルト ケーニッヒ
イェンス エベッケ
アルフレド レル
スヴェン ゲルハルト
クレメンス フィエハイリヒ
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Ams Osram International GmbH
Original Assignee
Ams Osram International GmbH
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Ams Osram International GmbH filed Critical Ams Osram International GmbH
Publication of JP2019197894A publication Critical patent/JP2019197894A/ja
Priority to JP2023197301A priority Critical patent/JP2024023356A/ja
Application granted granted Critical
Publication of JP7390803B2 publication Critical patent/JP7390803B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/08—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a plurality of light emitting regions, e.g. laterally discontinuous light emitting layer or photoluminescent region integrated within the semiconductor body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01S—DEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
    • H01S5/00—Semiconductor lasers
    • H01S5/02—Structural details or components not essential to laser action
    • H01S5/0201—Separation of the wafer into individual elements, e.g. by dicing, cleaving, etching or directly during growth
    • H01S5/0203—Etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/005—Processes
    • H01L33/0062—Processes for devices with an active region comprising only III-V compounds
    • H01L33/0066—Processes for devices with an active region comprising only III-V compounds with a substrate not being a III-V compound
    • H01L33/007—Processes for devices with an active region comprising only III-V compounds with a substrate not being a III-V compound comprising nitride compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/26—Materials of the light emitting region
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01S—DEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
    • H01S5/00—Semiconductor lasers
    • H01S5/20—Structure or shape of the semiconductor body to guide the optical wave ; Confining structures perpendicular to the optical axis, e.g. index or gain guiding, stripe geometry, broad area lasers, gain tailoring, transverse or lateral reflectors, special cladding structures, MQW barrier reflection layers
    • H01S5/22—Structure or shape of the semiconductor body to guide the optical wave ; Confining structures perpendicular to the optical axis, e.g. index or gain guiding, stripe geometry, broad area lasers, gain tailoring, transverse or lateral reflectors, special cladding structures, MQW barrier reflection layers having a ridge or stripe structure
    • H01S5/2202—Structure or shape of the semiconductor body to guide the optical wave ; Confining structures perpendicular to the optical axis, e.g. index or gain guiding, stripe geometry, broad area lasers, gain tailoring, transverse or lateral reflectors, special cladding structures, MQW barrier reflection layers having a ridge or stripe structure by making a groove in the upper laser structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01S—DEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
    • H01S5/00—Semiconductor lasers
    • H01S5/20—Structure or shape of the semiconductor body to guide the optical wave ; Confining structures perpendicular to the optical axis, e.g. index or gain guiding, stripe geometry, broad area lasers, gain tailoring, transverse or lateral reflectors, special cladding structures, MQW barrier reflection layers
    • H01S5/22—Structure or shape of the semiconductor body to guide the optical wave ; Confining structures perpendicular to the optical axis, e.g. index or gain guiding, stripe geometry, broad area lasers, gain tailoring, transverse or lateral reflectors, special cladding structures, MQW barrier reflection layers having a ridge or stripe structure
    • H01S5/223—Buried stripe structure
    • H01S5/2231—Buried stripe structure with inner confining structure only between the active layer and the upper electrode
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01S—DEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
    • H01S5/00—Semiconductor lasers
    • H01S5/02—Structural details or components not essential to laser action
    • H01S5/0206—Substrates, e.g. growth, shape, material, removal or bonding
    • H01S5/0207—Substrates having a special shape
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01S—DEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
    • H01S5/00—Semiconductor lasers
    • H01S5/02—Structural details or components not essential to laser action
    • H01S5/026—Monolithically integrated components, e.g. waveguides, monitoring photo-detectors, drivers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01S—DEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
    • H01S5/00—Semiconductor lasers
    • H01S5/02—Structural details or components not essential to laser action
    • H01S5/028—Coatings ; Treatment of the laser facets, e.g. etching, passivation layers or reflecting layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01S—DEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
    • H01S5/00—Semiconductor lasers
    • H01S5/04—Processes or apparatus for excitation, e.g. pumping, e.g. by electron beams
    • H01S5/042—Electrical excitation ; Circuits therefor
    • H01S5/0425—Electrodes, e.g. characterised by the structure
    • H01S5/04256—Electrodes, e.g. characterised by the structure characterised by the configuration
    • H01S5/04257—Electrodes, e.g. characterised by the structure characterised by the configuration having positive and negative electrodes on the same side of the substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01S—DEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
    • H01S5/00—Semiconductor lasers
    • H01S5/10—Construction or shape of the optical resonator, e.g. extended or external cavity, coupled cavities, bent-guide, varying width, thickness or composition of the active region
    • H01S5/1039—Details on the cavity length
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01S—DEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
    • H01S5/00—Semiconductor lasers
    • H01S5/10—Construction or shape of the optical resonator, e.g. extended or external cavity, coupled cavities, bent-guide, varying width, thickness or composition of the active region
    • H01S5/12—Construction or shape of the optical resonator, e.g. extended or external cavity, coupled cavities, bent-guide, varying width, thickness or composition of the active region the resonator having a periodic structure, e.g. in distributed feedback [DFB] lasers
    • H01S5/125—Distributed Bragg reflector [DBR] lasers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01S—DEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
    • H01S5/00—Semiconductor lasers
    • H01S5/40—Arrangement of two or more semiconductor lasers, not provided for in groups H01S5/02 - H01S5/30
    • H01S5/4025—Array arrangements, e.g. constituted by discrete laser diodes or laser bar
    • H01S5/4031—Edge-emitting structures

Landscapes

  • Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Electromagnetism (AREA)
  • Optics & Photonics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Geometry (AREA)
  • Led Devices (AREA)
  • Semiconductor Lasers (AREA)

Description

オプトエレクトロニクス半導体デバイスと、オプトエレクトロニクス半導体デバイスを製造する方法とを開示する。オプトエレクトロニクス半導体デバイスは、動作時に電磁放射（光など）を放出する放射放出オプトエレクトロニクス半導体デバイスとすることができる。
解決するべき１つの課題は、改善された信頼性を有するオプトエレクトロニクス半導体デバイスを開示することである。
解決するべきさらなる課題は、簡略化された製造を可能にする、オプトエレクトロニクス半導体デバイスを製造する方法を開示することである。
本オプトエレクトロニクス半導体デバイスの少なくとも一実施形態によれば、オプトエレクトロニクス半導体デバイスは、堆積方向に沿って、第１の導電型の第１の領域と、電磁放射を生成するように設計されている活性領域と、第２の導電型の第２の領域と、を備えた半導体ボディ、を有する。さらに、半導体ボディは、動作時に生成される電磁放射を取り出すように意図されている取り出し面を有する。この取り出し面は、例えば、長手方向を横切って、または長手方向に垂直に延びている。
活性領域は、取り出し面とは反対側の裏面から、堆積方向を横切るかまたは堆積方向に垂直な長手方向に沿って、取り出し面まで延びている。活性領域は、放射を生成するためのｐｎ接合部、ダブルヘテロ構造、単一量子井戸（ＳＱＷ）、または特に好ましくは多重量子井戸（ＭＱＷ）、を備えていることが好ましい。
半導体ボディのこれらの領域は、エピタキシャルに成長されていることが好ましい。半導体ボディの第１の領域および第２の領域それぞれは、異なる導電型を有する。導電型の形成は、半導体材料をドープすることによって行われることが好ましい。ｐ導電型は、例えば、アクセプタ材料によってドープすることにより形成される。ｎ導電型の形成は、例えば、ドナー材料によってドープすることにより行われることが好ましい。
取り出し面は、特に、裏面に面平行に配置されている。
本オプトエレクトロニクス半導体デバイスの少なくとも一実施形態によれば、半導体ボディの取り出し面および裏面の両方は、エッチング工程によって作製されている。
半導体ボディの取り出し面および裏面がエッチング工程によって作製されるときに従う形状は、方法による純粋な形状ではなく、完成した部品において確認することができ、したがって目標の形状でもある。エッチング工程によって作製される表面の特徴は、特に、異なる材料においてわずかに異なるエッチング速度に起因する、材料組成に応じた取り出し面および／または裏面の表面における凹凸、および／または、裏面および取り出し面の表面における段部、である。エッチング工程のさらなる特徴は、取り出し面と裏面との間の３００μｍ未満の距離である。取り出し面と裏面との間のこのような小さい距離は、現在のところスクライブ・ブレイク工程（scribing and breaking process）ではほとんど作製することができない。
これらの特徴は、半導体ボディの少なくとも１回のエッチングによって生成される。これらの特徴は、例えば電子顕微鏡画像によって、または光学顕微鏡下で、完成した半導体デバイスにおいて確認することができる。
本オプトエレクトロニクス半導体デバイスの少なくとも一実施形態によれば、オプトエレクトロニクス半導体デバイスは、第１の導電型の第１の領域と、電磁放射を生成するように設計されている活性領域と、第２の導電型の第２の領域と、を備えた半導体ボディ、を有し、かつ本オプトエレクトロニクス半導体デバイスは、電磁放射を取り出すために設けられている取り出し面を有し、
－ 第１の領域、活性領域、および第２の領域が、堆積方向に沿って配置されており、
－ 活性領域が、取り出し面とは反対側の裏面から、堆積方向を横切るかまたは堆積方向に垂直に延びる長手方向に沿って、取り出し面まで延びており、
－ 取り出し面が、裏面に面平行に配置されており、
－ 半導体ボディの取り出し面および裏面が、エッチング工程によって作製されている。
本明細書に記載されているオプトエレクトロニクス半導体デバイスは、特に、以下の考察に基づいている。端面発光型半導体レーザダイオードの製造においては、取り出し面と裏面（ファセット面）を互いにできる限り面平行として、かつ滑らかに、さらには適切な方法によって、作製することが特に必要である。表面の粗さが大きいと、反射率が低下し、部品が早期に故障することもある。表面の欠陥は、ファセット面の光学損傷（ＣＯＤ）を引き起こすことがあり、結果として部品が完全に故障する。
適切なファセット面を作製するために、スクライブ・ブレイク工程を使用することができる。破断軸は、半導体の結晶面に沿って選択される。この結果として、その選択された結晶軸に沿った滑らかな破断線が生じ、これにより面平行性が保証され、表面粗さがわずか数ナノメートルまで減少する。しかしながらスクライブ・ブレイク工程の欠点は、滑らかにブレイクされなかったファセット面に起因する不良部品の割合が高いことと、ただちに個々の半導体レーザダイオードに分離されることである。結果として、複合体（特にウェハ複合体）において作製される部品のファセットに対してさらなる工程を実行することがもはや不可能である。そうではなく、各半導体デバイスを個別に処理する、または、いくつかの部品を追加の工程によって１つのグループに組み合わせて一緒に処理し、次いで再び互いに分離しなければならない。
これに加えて、スクライブ・ブレイク工程によって分離されるときには、半導体レーザダイオードの最小長さが比較的大きい値に制限され、なぜなら長さが小さくなると、ブレイク工程に必要な力が急激に高まるためである。
さらに、スクライブ・ブレイク工程の使用は、ブレイク可能な基板を使用する場合に限定され、これによりオプトエレクトロニクス半導体デバイスの設計における自由度がさらに制約される。
本明細書に記載されているオプトエレクトロニクス半導体デバイスは、特に、ファセット面を作製するためにスクライブ・ブレイク工程の代わりにエッチング工程を使用するという発想を利用する。これにより、ウェハ複合体においてファセットを作製することが可能になる。ファセットの小さい表面粗さと高い面平行性を確保するために、化学的研磨工程が使用される。
本オプトエレクトロニクス半導体デバイスの少なくとも一実施形態によれば、オプトエレクトロニクス半導体デバイスは、コヒーレントな放射を生成するように設計されている。言い換えれば、本オプトエレクトロニクス半導体デバイスは、動作時にレーザ放射を放出する端面発光型半導体レーザダイオードとすることができる。半導体ボディの取り出し面および裏面が、レーザファセットとしての役割を果たし、半導体レーザダイオードの共振器ミラーに相当する。
本オプトエレクトロニクス半導体デバイスの少なくとも一実施形態によれば、半導体ボディは、３００μｍ未満、好ましくは１００μｍ未満、特に好ましくは５０μｍ未満の、長手方向における延在範囲（extension）を有する。長手方向における半導体ボディの最小長さは、スクライブ・ブレイク工程における最小長さに制限される。エッチング工程を使用することによって、この制限はもはや適用されない。３００μｍ未満の延在範囲を有する半導体レーザダイオードは、有利に低い利得を有することができる。
本オプトエレクトロニクス半導体デバイスの少なくとも一実施形態によれば、半導体ボディの少なくとも１つの領域（特に半導体ボディ全体）は、窒化物化合物半導体材料系である。この文脈において「窒化物化合物半導体材料系である」とは、半導体ボディまたはその少なくとも一部が、ＡｌｎＧａｍＩｎ１－ｎ－ｍＮ（０≦ｎ≦１、０≦ｍ≦１、ｎ＋ｍ≦１）を含む、またはこのような材料からなることが好ましいことを意味する。この材料は、上記の化学式に従った数学的に正確な組成を必ずしも有さなくてよい。むしろ、この材料は、例えば１種類または複数種類のドーパントおよび追加の成分を含むことができる。しかしながら説明を単純にするため、上の式は、結晶格子の本質的な成分（Ａｌ、Ｇａ、Ｉｎ、Ｎ）のみを含み、これらの一部を少量の別の物質によって置き換える、および／または、少量の別の物質によって補うことができる。
例えば半導体ボディの第１の領域におけるｐ導電型は、マグネシウムなどの材料によってドープすることにより形成される。例えば半導体ボディの第２の領域におけるｎ導電型の形成は、例えばシリコンなどの材料によってドープすることにより行われる。
本オプトエレクトロニクス半導体デバイスの少なくとも一実施形態によれば、取り出し面および裏面は、半導体ボディの結晶のｍ面に平行に延びている。ｍ面は、ウルツ鉱型の六角形基本構造を有する結晶の
Figure 0007390803000001
 面である。２つの向かい合うｍ面の面平行性により、裏面に対する取り出し面の配置が互いに面平行である。これにより、取り出し面と裏面との間に共振器を形成することが可能である。
本オプトエレクトロニクス半導体デバイスの少なくとも一実施形態によれば、オプトエレクトロニクス半導体デバイスは成長基板を備えており、半導体ボディが成長基板の上に堆積されており、成長基板は、次の材料、すなわち、サファイア、窒化ガリウム、炭化ケイ素、シリコン、のうちの１種類によって形成されている。窒化ガリウムおよび炭化ケイ素は、スクライブ・ブレイク工程においても使用することができ、サファイアより小さい欠陥密度を有する。サファイアとシリコンは、スクライブ・ブレイク工程において処理することが困難である、または不可能である。したがってエッチング工程を使用することにより、オプトエレクトロニクス半導体デバイスの設計上の自由度が大きくなり、これは有利である。
本オプトエレクトロニクス半導体デバイスの少なくとも一実施形態によれば、取り出し面および裏面は、０．１ｎｍ～１０ｎｍの範囲内、好ましくは０．１ｎｍ～１ｎｍの範囲内の平均粗さを有する。平均粗さとは、表面上の測定点から、表面輪郭の仮想中心線までの平均距離として定義される。取り出し面および裏面の高い反射率のためには、低い平均粗さが有利である。高い光学反射率は、レーザファセットを形成するうえで特に有利である。小さい値の平均粗さを達成する目的で、取り出し面および裏面の化学的研磨が有利である。特に、化学的研磨工程におけるエッチング液としてＴＭＡＨ（水酸化テトラメチルアンモニウム）を使用する結果として、有利に低い粗さ値が得られる。
本オプトエレクトロニクス半導体デバイスの少なくとも一実施形態によれば、裏面および／または取り出し面の下流、半導体ボディとは反対側の面に、ミラーが配置されている。このミラーは、例えば、ＤＢＲミラー（分布ブラッグ反射器）として設計することができる。このミラーは、変動する屈折率を有するいくつかの層の周期的な並びを備えている。ＤＢＲミラーは、特に、スペクトル的に極めて小さい波長範囲における高い反射率を特徴とする。これにより、極めて狭帯域の発光スペクトルを有する半導体レーザダイオードを製造することが可能になる。ＤＢＲミラーは、半導体ボディに直接接触していることができ、半導体ボディに生成される。言い換えれば、ＤＢＲミラーは、半導体ボディを構造化することによって作製される。互いに前後に配置された複数の溝形状の凹部は、半導体ボディの材料と凹部との間の遷移部における断面において、変動する屈折率の周期的な並びを形成している。
さらには、半導体ボディは、ＤＦＢミラー（分布帰還）を含むことができる。ＤＦＢミラーは、取り出し面と裏面との間の仮想の結合線に沿って、屈折率の変動の周期的な並びを備えている。ＤＢＲミラーは、半導体ボディとは反対の取り出し面の側、および／または、半導体ボディとは反対の裏面の側に配置されるが、ＤＦＢミラーは、裏面と取り出し面との間に配置される。
本オプトエレクトロニクス半導体デバイスの少なくとも一実施形態によれば、ミラーは、半導体ボディの材料によって作製されている。半導体ボディに凹部を導入することによって、異なる屈折率を有する領域が作成される。例えば、これらの凹部を、半導体ボディの屈折率とは異なる屈折率を有する空気またはプラスチック材料もしくは誘電体などの透明な材料によって満たすこともできる。これらの凹部は、長手方向に沿って、定義された周期的な距離を有し、結果として屈折率が周期的に変動する。半導体ボディの材料によってミラーを生成することによって、複数の誘電体層を形成するステップを省くことができ、これは有利である。
本オプトエレクトロニクス半導体デバイスの少なくとも一実施形態によれば、取り出し面における第１の領域は、長手方向における少なくとも１つの段部を有する。この段部は、取り出し面の仮想平面を超える、第１の領域の材料の堆積方向に対して横方向への突出部または張出部である。本オプトエレクトロニクス半導体デバイスは、特に、複数の段部を有することもできる。
本オプトエレクトロニクス半導体デバイスの少なくとも一実施形態によれば、段部は、半導体ボディから放出された電磁放射が段部に入射しないように、構造化されている。言い換えれば、段部の幅および段部の高さは、本オプトエレクトロニクス半導体デバイスによって放出される放射が特に妨げられずに伝搬できるように、選択される。少なくとも１つの段部の構造化は、例えばエッチング工程によって行うことができる。
本オプトエレクトロニクス半導体デバイスの少なくとも一実施形態によれば、長手方向における第１の領域の少なくとも１つの段部の幅ｂｎは、次の式、すなわち、ｂｎ＜［（ｈｎ－ａ－ｗ）／ｔａｎ（α／２）］－（ｂｎ－１－ｂｎ－２－．．．－ｂ２－ｂ１）を、＋／－１０％の誤差を除いて、好ましくは＋／－５％の誤差を除いて、ｂｎが満たすように、構造化されている。式中、ｂは、取り出し面を横切る第１の領域の段部の幅として定義されており、ａは、活性領域とは反対側の第２の領域の面からの活性領域の距離であり、ｈｎは、半導体ボディの堆積方向に平行な方向における取り出し面の範囲であり、ｗは、活性領域に隣接している第１の領域の側における導波路の厚さであり、αは垂直遠視野角（vertical far field angle）である。添え字ｎは、段部の数を表す。半導体ボディの第１の領域のこのような構造化された段部は、放出された光が第１の領域によって遮られることを特に効率的に防止する。
オプトエレクトロニクス半導体デバイスを製造する方法も開示する。特に、本明細書に記載されている半導体デバイスを、この方法を使用して製造することができる。すなわち、本半導体デバイスに関して開示されているすべての特徴は本方法に関しても開示され、逆も同様である。
オプトエレクトロニクス半導体デバイスを製造する方法の少なくとも一実施形態によれば、本方法は次のステップを含む。
堆積方向に沿って、第１の導電型の第１の領域と、電磁放射を生成するように設計されている活性領域と、第２の導電型の第２の領域と、を備えた半導体ボディ、を設けるステップ。活性領域は、堆積方向を横切るかまたは堆積方向に垂直な長手方向に沿って、第１の領域と第２の領域との間に延びている。
本方法の少なくとも一実施形態によれば、堆積方向に沿ってかつ長手方向に直交して、少なくとも部分的に、第１の溝が第１のエッチング工程によって挿入される。この第１の溝は、第２の領域および活性領域を完全に貫いている。これにより、半導体ボディに面している第１の溝の側面に、電磁放射を取り出すための取り出し面が設けられる。この第１のエッチング工程によって、特に、完成した半導体デバイスにおいて確認することのできる、取り出し面における段部が生成される。
本方法の少なくとも一実施形態によれば、第１の溝とは反対の半導体ボディの側に、半導体ボディの堆積方向に沿ってかつ長手方向に直交して、少なくとも部分的に、第２の溝が第１のエッチング工程によって挿入される。第２の溝は、第２の領域および活性領域を完全に貫いている。これにより、半導体ボディに面している第２の溝の側面に、裏面が形成される。この第１のエッチング工程によって、特に、完成した半導体デバイスにおいて確認することのできる、裏面における段部が生成される。
第１のエッチング工程は、塩素イオンおよびアルゴンイオンを使用するプラズマエッチング工程、レーザアブレーション工程、または光化学湿式エッチング工程、を含むことが好ましい。第１の溝および第２の溝のエッチング領域は、例えば、エッチング液の影響から活性領域を保護するマスク層によって限定することができる。
本方法の少なくとも一実施形態によれば、取り出し面および裏面の平滑化が、第２のエッチング工程によって行われる。この第２のエッチング工程は、特に、半導体結晶のｍ面を準備する役割を果たす。ｍ面は、ウルツ鉱型の六角形基本構造を有する結晶の
Figure 0007390803000002
 面である。第２のエッチング工程は、例えば、ＫＯＨ、ＮａＯＨ、ＮＨ４ＯＨ、ＬｉＯＨ、ＴＭＡＨ、ＮＭＰ（Ｎ－メチル－２－ピロリドン）を使用して湿式化学的に行われることが好ましい。驚くべきことに、ＴＭＡＨを使用すると、半導体ボディの個々の結晶面が特に良好に準備されることが判明した。すなわち、第２のエッチング液としてＴＭＡＨを使用する結果として、ファセット面の特に小さい平均粗さが得られる。この第２のエッチング工程によって、特に、完成した半導体デバイスにおいて検出可能である特徴が生成される。
本方法の少なくとも一実施形態によれば、第２のエッチング液は、次のエッチング液、すなわち、ＫＯＨ、ＮａＯＨ、ＮＨ４ＯＨ、ＬｉＯＨ、ＴＭＡＨ、ＮＭＰ、のうちの１種類を含む。これらの湿式化学エッチング工程によって、ファセット面の表面粗さが低減し、したがって表面の品質が改善される。
本方法の少なくとも一実施形態によれば、取り出し面および裏面が、イオン洗浄（ion cleaning）によって洗浄される。イオン洗浄は、例えば、窒素イオン、アルゴンイオン、水素プラズマ、酸素プラズマ、キセノンイオンなどの低エネルギイオンによって行われる。イオン洗浄されたファセット面は、異物による不純物をもはや示さないことが好ましい。
本方法の少なくとも一実施形態によれば、取り出し面および裏面が、半結晶材料によって被覆される。半結晶材料として、窒化アルミニウム、窒化珪素、酸窒化アルミニウム、酸窒化珪素、シリコン、酸化アルミニウム、窒化ガリウム、セレン化亜鉛、ガリウムヒ素、リン化ガリウム、三元化合物、および／または四元化合物、を使用することができる。半結晶材料は、主として、取り出し面および裏面を不動態化するために使用される。半結晶材料は、特に、スパッタリング工程またはＡＬＤ（原子層成長法）工程によって取り出し面および裏面に堆積させることができる。ＡＬＤ工程においては、原子の単分子層を堆積させることができる。単分子層の堆積は、例えばトリメチルアルミニウムなどの有機金属前駆体による、いくつかの準単分子層（submonolayer）の堆積によって行うことができる。メチル基は、個々のリガンドを立体的に妨げることによって完全な単分子層を阻止し、したがって準単分子層を形成する。いくつかの準単分子層から単分子層が形成されるまで、このサイクルを何度か繰り返すことができる。したがって、上下に積み重なった原子層が形成されるのではなく、１つの表面上に単分子層のみが堆積される。このような単分子層の利点は、表面が極めて良好に被覆されることと、たとえ最小の粒子および不均一であっても外側が被覆されることである。この結果として、極めて高密度の層が得られ、この層は良好な拡散障壁を有利にもたらすことができる。
本方法の少なくとも一実施形態によれば、取り出し面および裏面が、誘電体材料または金属によって被覆される。誘電体材料または金属による取り出し面および裏面の被覆は、所望の反射率を調整する役割、したがって本オプトエレクトロニクス半導体デバイスの光学パラメータを決定する役割を果たす。誘電体材料または金属の層は、スパッタリング、蒸着、ＣＶＤ（化学的蒸着）によって、またはＡＬＤ層として堆積させることができる。窒化珪素、酸化アルミニウム、酸窒化アルミニウム、酸窒化珪素、酸化タンタル、二酸化珪素、またはシリコンなどの材料を使用することができる。
本方法の少なくとも一実施形態によれば、第１の領域の段部が、エッチング工程によって、長手方向において取り出し面を超えて構造化される。この構造化は、活性領域から放出された発散する電磁放射が取り出し面において遮られることを防止すると同時に、個々のオプトエレクトロニクス半導体デバイスを分離する役割を果たすことができる。構造化には、例えばプラズマエッチング工程が使用される。この方法ステップは、特に、イオン洗浄を使用することにより取り出し面および裏面を洗浄する前に実行することもできる。
オプトエレクトロニクス半導体デバイスを製造する方法の少なくとも一実施形態によれば、本明細書に記載されている工程ステップは、ウェハ複合体における複数のオプトエレクトロニクス半導体デバイスに対して実行される。言い換えれば、本明細書に記載されている方法ステップは、ウェハ複合体からオプトエレクトロニクス半導体デバイスが分離される前に行われる。ウェハ複合体は、共通の成長基板上にモノリシックに形成される複数のオプトエレクトロニクス半導体デバイスを特徴とする。本明細書に記載されているすべての工程ステップは、個々のオプトエレクトロニクス半導体デバイスが分離される前に実行される。特に、これらの方法ステップと、発光ダイオードの製造からすでに確立されている工程とが両立することにより、このことは製造上の大きな利点につながる。個々のオプトエレクトロニクス半導体デバイスを融合（merging）によって正確に組み合わせてミラー被覆してから個片化する手順を有利に省くことができる。
本オプトエレクトロニクス半導体デバイスのさらなる利点、有利な実施形態、およびさらなる設計は、図面に関連する以下の例示的な実施形態から明らかになる。
本明細書に記載されている方法の例示的な実施形態に係る製造のステップにおける、複数のオプトエレクトロニクス半導体デバイスを有するウェハ複合体の上面図の概略表現である。 本明細書に記載されている方法の例示的な実施形態に係る製造のステップにおける、第１の例示的な実施形態に係るオプトエレクトロニクス半導体デバイスの概略断面図である。 本明細書に記載されている方法の例示的な実施形態に係る製造のステップにおける、複数のオプトエレクトロニクス半導体デバイスを有するウェハ複合体の上面図の概略表現である。 本明細書に記載されている方法の例示的な実施形態に係る製造のステップにおける、第１の例示的な実施形態に係るオプトエレクトロニクス半導体デバイスの概略断面図である。 本明細書に記載されている方法の例示的な実施形態に係る製造のステップにおける、複数のオプトエレクトロニクス半導体デバイスを有するウェハ複合体の上面図の概略表現である。 本明細書に記載されている方法の例示的な実施形態に係る製造のステップにおける、第１の例示的な実施形態に係るオプトエレクトロニクス半導体デバイスの概略断面図である。 本明細書に記載されている方法の例示的な実施形態に係る製造のステップにおける、複数のオプトエレクトロニクス半導体デバイスを有するウェハ複合体の上面図の概略表現である。 本明細書に記載されている方法の例示的な実施形態に係る製造のステップにおける、第１の例示的な実施形態に係るオプトエレクトロニクス半導体デバイスの概略断面図である。 本明細書に記載されている方法の例示的な実施形態に係る製造のステップにおける、複数のオプトエレクトロニクス半導体デバイスを有するウェハ複合体の上面図の概略表現である。 本明細書に記載されている方法の例示的な実施形態に係る製造のステップにおける、第１の例示的な実施形態に係るオプトエレクトロニクス半導体デバイスの概略断面図である。 本明細書に記載されている方法の例示的な実施形態に係る製造のステップにおける、複数のオプトエレクトロニクス半導体デバイスを有するウェハ複合体の上面図の概略表現である。 本明細書に記載されている方法の例示的な実施形態に係る製造のステップにおける、第１の例示的な実施形態に係るオプトエレクトロニクス半導体デバイスの概略断面図である。 第１の例示的な実施形態に係るオプトエレクトロニクス半導体デバイスの概略断面図である。 概略側面図における、第１の例示的な実施形態に係るオプトエレクトロニクス半導体デバイスである。 概略上面図における、第１の例示的な実施形態に係るオプトエレクトロニクス半導体デバイスである。 概略正面図における、第１の例示的な実施形態に係るオプトエレクトロニクス半導体デバイスである。 側面図における、第２の例示的な実施形態に係るオプトエレクトロニクス半導体デバイスである。 上面図における、第２の例示的な実施形態に係るオプトエレクトロニクス半導体デバイスである。 第３の例示的な実施形態に係るオプトエレクトロニクス半導体デバイスの概略断面図である。 第４の例示的な実施形態に係るオプトエレクトロニクス半導体デバイスの概略断面図である。 バー構造（bar configuration）における、本明細書に記載されている複数のオプトエレクトロニクス半導体デバイスの上面図である。
同じ要素、類似する要素、または等価の要素には、図において同じ参照符号を付してある。図と、図に描かれている要素の比率は、正しい縮尺ではないものとみなされたい。むしろ、図を見やすくする、および／または本発明を深く理解できるようにする目的で、個々の要素を誇張して大きく示してあることがある。
図１Ａは、製造の最初のステップにおける、複数のオプトエレクトロニクス半導体デバイス１を有するウェハ９０の上面図の概略表現を示している。ウェハ９０は、成長基板９００（特にサファイア）を備えている。ウェハ９０は、複数の第１のコンタクト構造８１０および複数の第２の領域１０２をさらに備えている。第１のコンタクト構造８１０は、例えば金属または金属合金によって形成されており、オプトエレクトロニクス半導体デバイス１の電気的接触の役割を果たす。第２の領域１０２は、第２の導電型を有し、エピタキシャル成長させることが好ましい。
図１Ｂは、第１の例示的な実施形態に係るオプトエレクトロニクス半導体デバイス１の概略断面図を示している。ここに示したオプトエレクトロニクス半導体デバイス１の断面図は、図１Ａに示したウェハ９０の、切断線Ａに沿った切断面に対応する。オプトエレクトロニクス半導体デバイス１は、第１のコンタクト構造８１０と、第２の領域１０２と、活性領域１０３と、第１の領域１０１とを備えており、これらはまとめて半導体ボディ１０に関連付けられる。半導体ボディ１０のこれらの領域は、成長基板９００の上にエピタキシャル成長していることが好ましい。第１の領域１０１は第１の導電型を有し、第２の領域１０２は第２の導電型を有し、活性領域１０３は、電磁放射を生成するように設計されている。
図２Ａは、活性領域１０３とは反対側の、第２の領域１０２および第１のコンタクト構造８１０の面、に形成されているマスク層５０を示している。構造化するために、マスク層には複数の凹部５２が形成されている。
図２Ｂは、第１の例示的な実施形態に係るオプトエレクトロニクス半導体デバイス１の概略断面図を示している。ここに示したオプトエレクトロニクス半導体デバイス１の断面図は、図２Ａに示したウェハ９０の、切断線Ａに沿った切断面に対応する。このさらなる方法ステップにおいては、オプトエレクトロニクス半導体デバイス１の上面にマスク５０を形成する。マスク５０は、マスク層における複数の凹部５２を有し、マスク層は、オプトエレクトロニクス半導体デバイス１がさらに処理される領域を定義しており、処理されない領域を保護している。
図３Ａは、プラズマエッチング工程によって生成される溝形状の凹部４０の位置を示している。このエッチング工程は、マスク層における凹部５２の位置において、半導体ボディ１０のエッチングを生成する。
図３Ｂは、第１の例示的な実施形態に係るオプトエレクトロニクス半導体デバイス１の概略断面図を示している。ここに示したオプトエレクトロニクス半導体デバイス１の断面図は、図３Ａに示したウェハ９０の、切断線Ａに沿った切断面に対応する。オプトエレクトロニクス半導体デバイス１に複数の凹部４０を導入する。これは、例えば、プラズマエッチング工程または別の乾式化学エッチング工程によって行うことができる。凹部４０は、第２の領域１０２および活性領域１０３を完全に貫いている。エッチングの結果として、凹部４０の側壁の表面に凹凸および損傷領域２００が生じる。この損傷領域２００を除去するため、続いて凹部４０内でさらなるエッチング工程を行う。次の湿式化学エッチング剤、すなわち、ＫＯＨ、ＮａＯＨ、ＮＨ４ＯＨ、ＬｉＯＨ、ＴＭＡＨ、ＮＭＰ、のうちの１種類を使用することができる。次いでマスク層５０を除去する。
図４Ａは、凹部４０の側壁におけるイオン洗浄工程を概略的に示しており、イオン洗浄工程によって、エッチング残渣および他の異物が除去される。
図４Ｂは、第１の例示的な実施形態に係るオプトエレクトロニクス半導体デバイス１の概略断面図を示している。ここに示したオプトエレクトロニクス半導体デバイス１の断面図は、図４Ａに示したウェハ９０の、切断線Ａに沿った切断面に対応する。イオン洗浄は、例えば、低い運動エネルギの窒素イオン、アルゴンイオン、水素プラズマ、酸素プラズマ、またはキセノンイオンによって行う。これにより、可能な限り清浄なファセット面を得る目的で凹部４０の側面からエッチング残渣または他の異物を除去することが可能である。
図５Ａは、被覆工程によって凹部４０の側面に形成されるパッシベーション６０を示している。
図５Ｂは、第１の例示的な実施形態に係るオプトエレクトロニクス半導体デバイス１の概略断面図を示している。ここに示したオプトエレクトロニクス半導体デバイス１の断面図は、図５Ａに示したウェハ９０の、切断線Ａに沿った切断面に対応する。パッシベーション６０を形成するために、凹部４０の側面を、窒化アルミニウム、シリコン、酸窒化アルミニウム、酸窒化珪素、酸化アルミニウム、窒化ガリウム、セレン化亜鉛、ガリウムヒ素、リン化ガリウム、窒化珪素、または別の三元化合物もしくは四元化合物などの半結晶材料によって被覆する。パッシベーション６０は、湿気など外部環境の影響からの、活性領域１０３または第１の領域１０１もしくは第２の領域１０２の損傷を防止する。
図６Ａは、さらなる被覆工程によって凹部４０の側面に形成されるミラー層７０を示している。
図６Ｂは、第１の例示的な実施形態に係るオプトエレクトロニクス半導体デバイス１の概略断面図を示している。ここに示したオプトエレクトロニクス半導体デバイス１の断面図は、図６Ａに示したウェハ９０の、切断線Ａに沿った切断面に対応する。凹部４０の内側のパッシベーション層６０にミラー層７０を形成する。ミラー層７０は、例えば、金属層、または１種類または複数種類の誘電体の１層または複数の層を備えている。ミラー層７０は、窒化珪素、酸化アルミニウム、酸窒化アルミニウム、酸化タンタル、二酸化珪素、またはシリコンを含む、またはこれらの材料から形成することができる。ミラー層７０は、例えば、スパッタリング、蒸着、ＣＶＤ、またはＡＬＤ工程によって形成される。ミラー層７０を形成することによって、オプトエレクトロニクス半導体デバイス１の取り出し面２０および裏面３０の定義済みの反射率を達成することができる。
図１Ａ、図２Ａ、図３Ａ、図４Ａ、図５Ａ、図６Ａそれぞれは、複数のオプトエレクトロニクス半導体デバイス１の製造方法の異なるステップにおけるウェハ９０の上面図を示している。特に、ここに示した方法ステップすべてを、ウェハ複合体において有利に実行することができる。ウェハの構造化は、溝の形で複数の凹部４０を挿入することによって行われる。さらなる処理（溝の側面の研磨と、溝の側面の不動態化およびその後の被覆を含む）も、ウェハ複合体において行うことができる。これにより製造が簡略化され、製造されるデバイスあたりのコストが減少する。
図７は、第１の例示的な実施形態に係るオプトエレクトロニクス半導体デバイス１の概略断面図を示している。オプトエレクトロニクス半導体デバイス１は、第２の領域１０２と、活性領域１０３と、第１の領域１０１とを有する半導体ボディ１０、を備えている。活性領域１０３とは反対側の第２の領域１０２の面に、第１のコンタクト構造８１０が配置されている。活性領域１０３とは反対側の第１の領域１０１の面に、第２のコンタクト構造８２０が配置されている。第１のコンタクト構造８１０および第２のコンタクト構造８２０は、例えば、金などの金属によって形成されており、半導体ボディ１０を電気的に接続するように意図されている。半導体ボディ１０の端面に、取り出し面２０および裏面３０が結合されている。取り出し面２０は、裏面３０に面平行に配置されており、活性領域１０３において生成された電磁放射Ｅを取り出す役割を果たす。取り出し面２０および裏面３０には、パッシベーション６０およびミラー層７０の層列が形成されている。
第１の領域１０１は、式ｂｎ＜［（ｈｎ－ａ－ｗ）／ｔａｎ（α／２）］－（ｂｎ－１－ｂｎ－２－．．．－ｂ２－ｂ１）に従って構造化されている。２つの段部１０１１を有するこの具体的な例においては、第１の段部１０１１の幅ｂ１は、この式に従ってｂ１＜（ｈ１－ａ－ｗ）／ｔａｎ（α／２）であり、第２の段部１０１１の幅ｂ２は、ｂ２＜［（ｈ２－ａ－ｗ）／ｔａｎ（α／２）］－ｂ１である。変数ａは、活性領域１０３とは反対側の第２の領域１０２の面からの活性領域１０３の距離を表す。変数ｈ１は、活性領域１０３とは反対側の第２の領域１０２の面から測定された、凹部４０の第１のエッチング深さを表す。変数ｈ２は、活性領域１０３とは反対側の第２の領域１０２の面から測定された、別の凹部の第２のエッチング深さを表す。変数ｗは、活性領域１０３に隣接する第１の領域１０１内の導波路領域の厚さを表す。導波路領域は、活性領域１０３において生成された電磁放射を光学的に導くために使用される。変数αは、取り出し面２０から放出された電磁放射Ｅの垂直遠視野角を表す。２つの段部１０１１が上の式に従って構造化されているならば、放出された電磁放射Ｅが第１の領域１０１の材料によって遮られることが回避され、電磁放射Ｅは、特に妨げられずにオプトエレクトロニクス半導体デバイス１から放射されることができる。
図８Ａは、第１の例示的な実施形態に係るオプトエレクトロニクス半導体デバイス１の概略側面図を示している。図７に示した例示的な実施形態とは異なり、この図に示した例示的な実施形態は、１つの段部１０１１のみを有する。
図８Ｂは、第１の例示的な実施形態に係るオプトエレクトロニクス半導体デバイス１の概略上面図を示している。この平面視においては、第２の領域１０２の小さい延在範囲（第２の領域１０２が半導体ボディ１０の幅全体にわたっていない）が明らかである。このことは、特に、第２の領域１０２の下に位置する活性領域１０３を限定する役割を果たす。これにより、活性領域１０３において放出される電磁放射の広がりが制限され、これによりビームの品質が有利に改善される。
図８Ｃは、第１の例示的な実施形態に係るオプトエレクトロニクス半導体デバイス１の概略正面図を示している。図８Ｃに示した正面図は、オプトエレクトロニクス半導体デバイス１の取り出し面２０を示している。第１のコンタクト構造８１０と、第１のコンタクト構造８１０の反対側に配置されている第２のコンタクト構造８２０とを介して、電気的接触が形成される。電磁放射Ｅは、狭く定義された領域において取り出される。
図９Ａは、第２の例示的な実施形態に係るオプトエレクトロニクス半導体デバイス１の概略側面図を示している。第２の例示的な実施形態は、本質的に第１の例示的な実施形態に対応しており、電気的接触のタイプのみが異なる。第２のコンタクト構造８２０が、第１のコンタクト要素８１０の横に、別の高さに配置されている。したがって、ここに示したオプトエレクトロニクス半導体デバイス１は、電気的に非導電性の基板上に実装するのに適している。
図９Ｂは、第２の例示的な実施形態に係るオプトエレクトロニクス半導体デバイス１の概略上面図を示している。電気的接触は、第１のコンタクト構造８１０と、その横に配置されている第２のコンタクト構造８２０とによって達成される。
図１０は、第３の例示的な実施形態に係るオプトエレクトロニクス半導体デバイス１を示している。ここに示したオプトエレクトロニクス半導体デバイス１は、取り出し面２０の反対側の裏面３０に配置されておりミラー７０１を形成している複数の凹部４０、を備えている。凹部４０それぞれに、パッシベーション６０およびミラー層７０が設けられている。ミラー７０１は、いわゆるＤＢＲ構造を備えている。このＤＢＲ構造は、特に、スペクトル的に選択的な反射性および極めて高い反射率を特徴とする。これらの凹部４０は、半導体ボディ１０の材料と凹部４０との間の遷移部を通じた、屈折率の変動の周期的な並びを生成する。ＤＢＲミラーは、半導体ボディ１０に直接組み込まれている。特に、高い機械的安定性のために、および／または、屈折率を調整するために、凹部４０をＢＣＢまたは別の透明なポリマーもしくは誘電体によって満たすことができる。第１の領域１０１は、長手方向Ｘに、取り出し面２０における段部１０１１を有する。
図１１は、第４の例示的な実施形態に係るオプトエレクトロニクス半導体デバイス１を示している。第４の例示的な実施形態は、本質的に第３の例示的な実施形態に対応しており、オプトエレクトロニクス半導体デバイス１の取り出し面２０におけるさらなるミラー７０２を追加的に有する。この追加のミラー７０２もＤＢＲ構造として設計されており、複数の凹部４０（それぞれがパッシベーション６０およびミラー層７０を有する）を有する。第２のミラー７０２は、半導体ボディ１０に直接挿入されている。半導体ボディ１０の半導体材料と、凹部４０内の材料の異なる屈折率によって、屈折率の周期的な変動、したがってＤＢＲミラーの構築が可能になる。このことは、空気のみによって満たされている凹部４０にもあてはまる。第１の領域１０１は、長手方向Ｘに、取り出し面２０における段部１０１１を有する。
図１２は、モノリシック構造に組み合わされてバーを形成している複数のオプトエレクトロニクス半導体デバイス１を示している。モノリシックとは、ここに示したオプトエレクトロニクス半導体デバイス１が、共通の成長基板９００の上に成長しており、成長基板９００および／またはエピタキシャルに作製された半導体層によって互いに結合されていることを意味する。複数のオプトエレクトロニクス半導体デバイス１を備えたバーを、有利に直接製造することができ、それまで独立していたいくつかのオプトエレクトロニクス半導体デバイス１の組み立てを有利に省くことができる。
本発明は、例示的な実施形態の説明によって制限されない。むしろ本発明は、任意の新規の特徴および特徴の任意の組合せ（特に特許請求項における特徴の任意の組合せを含む）を包含しており、これらの特徴または特徴の組合せは、それ自体が特許請求項あるいは例示的な実施形態に明示的に開示されていない場合であっても、本発明に含まれる。
関連出願
本特許出願は、独国特許出願第１０２０１８１１１３１９．６号の優先権を主張し、この文書の開示内容は参照により本明細書に組み込まれている。
１ オプトエレクトロニクス半導体デバイス
１０ 半導体ボディ
１０１ 第１の領域
１０１１ 段部
１０２ 第２の領域
１０３ 活性領域
２０ 取り出し面
３０ 裏面
４０ 凹部
５０ マスク層
５２ マスク層における凹部
６０ パッシベーション
７０ ミラー層
７０１ ミラー
７０２ ミラー
２００ 損傷領域
８１０ 第１のコンタクト構造
８２０ 第２のコンタクト構造
９０ ウェハ
９００ 成長基板
Ａ 切断線
Α 垂直遠視野角
Ｅ 電磁放射
Ｘ 長手方向
Ｙ 堆積方向

Claims (20)

  1. 第１の導電型の第１の領域（１０１）と、電磁放射を生成するように設計されている活性領域（１０３）と、第２の導電型の第２の領域（１０２）と、電磁放射を取り出すために設けられている取り出し面（２０）と、を備えた半導体ボディ（１０）、を有するオプトエレクトロニクス半導体デバイス（１）であって、
    － 前記第１の領域（１０１）、前記活性領域（１０３）、および前記第２の領域（１０２）が、堆積方向（Ｙ）に沿って配置されており、
    － 前記活性領域（１０３）が、前記取り出し面（２０）とは反対側の裏面（３０）から、前記堆積方向（Ｙ）を横切るかまたは前記堆積方向（Ｙ）に垂直な長手方向（Ｘ）に沿って、前記取り出し面（２０）まで延びており、
    － 前記取り出し面（２０）が、前記裏面（３０）に面平行に配置されており、
    － 前記半導体ボディ（１０）の前記取り出し面（２０）および前記裏面（３０）が、エッチング工程によって作製されており、
    前記取り出し面（２０）における前記第１の領域（１０１）は、前記長手方向（Ｘ）における複数の段部（１０１１）を有し、
    前記長手方向（Ｘ）における前記第１の領域（１０１）の前記複数の段部（１０１１）の幅ｂ ｎ が、次の式、すなわち、ｂ ｎ ＜［（ｈ ｎ －ａ－ｗ）／ｔａｎ（α／２）］－（ｂ ｎ－１ －ｂ ｎ－２ －．．．－ｂ ２ －ｂ １ ）を、＋／－１０％の誤差まで前記ｂ ｎ が満たすように、構造化されており、ａが、前記活性領域（１０３）とは反対側の前記第２の領域（１０２）の面からの前記活性領域（１０３）の距離であり、ｈ ｎ が、前記半導体ボディ（１０）の前記堆積方向（Ｙ）に平行な方向における前記取り出し面（２０）の範囲であり、ｗが、前記活性領域（１０３）に隣接している前記第１の領域（１０１）の側における導波路の厚さであり、αが垂直遠視野角として定義されており、添え字ｎが、段部（１０１１）の数を表す、
    オプトエレクトロニクス半導体デバイス（１）。
  2. 前記オプトエレクトロニクス半導体デバイス（１）が、コヒーレントな放射を生成するように設計されている、請求項１に記載のオプトエレクトロニクス半導体デバイス（１）。
  3. 前記半導体ボディ（１０）が、３００μｍ未満の、前記長手方向（Ｘ）における延在範囲を有する、請求項１または請求項２のいずれか一項に記載のオプトエレクトロニクス半導体デバイス（１）。
  4. 前記半導体ボディ（１０）の少なくとも一部分が、窒化物化合物半導体材料系である、請求項１から請求項３のいずれか一項に記載のオプトエレクトロニクス半導体デバイス（１）。
  5. 前記取り出し面（２０）および前記裏面（３０）が、前記半導体ボディ（１０）の結晶のｍ面に平行に延びている、請求項１から請求項４のいずれか一項に記載のオプトエレクトロニクス半導体デバイス（１）。
  6. 前記半導体ボディ（１０）が成長基板（９００）の上に堆積されており、前記成長基板（９００）が、次の材料、すなわち、サファイア、窒化ガリウム、炭化ケイ素、シリコン、のうちの１種類によって形成されている、請求項１から請求項５のいずれか一項に記載のオプトエレクトロニクス半導体デバイス（１）。
  7. 前記取り出し面（２０）および前記裏面（３０）が、０．１ｎｍ～１０ｎｍの範囲内の平均粗さを有する、請求項１から請求項６のいずれか一項に記載のオプトエレクトロニクス半導体デバイス（１）。
  8. 前記裏面（３０）および／または前記取り出し面（２０）の下流、前記半導体ボディ（１０）とは反対側の面それぞれに、ミラー（７０１，７０２）が配置されている、請求項１から請求項７のいずれか一項に記載のオプトエレクトロニクス半導体デバイス（１）。
  9. 前記ミラー（７０１，７０２）が、前記半導体ボディ（１０）の材料によって作製されている、請求項８に記載のオプトエレクトロニクス半導体デバイス（１）。
  10. 前記段部（１０１１）が、前記半導体ボディ（１０）から放出された電磁放射（Ｅ）が前記段部（１０１１）に入射しないように、構造化されている、請求項１から９のいずれか一項に記載のオプトエレクトロニクス半導体デバイス（１）。
  11. オプトエレクトロニクス半導体デバイス（１）を製造する方法であって、
    － 堆積方向（Ｙ）に沿って、第１の導電型の第１の領域（１０１）と、電磁放射を生成するように設計されている活性領域（１０３）と、第２の導電型の第２の領域（１０２）と、を備えた半導体ボディ（１０）、を設けるステップであって、前記活性領域（１０３）が、前記堆積方向（Ｙ）を横切るかまたは前記堆積方向（Ｙ）に垂直な長手方向（Ｘ）に沿って、前記第１の領域（１０１）と前記第２の領域（１０２）との間に延びている、ステップと、
    － 前記第２の領域（１０２）および前記活性領域（１０３）を完全に貫いている第１の溝を、前記堆積方向（Ｙ）に沿ってかつ前記長手方向（Ｘ）に直交して、少なくとも部分的に、第１のエッチング工程によって挿入するステップであって、前記半導体ボディ（１０）に面している前記第１の溝の側面に、電磁放射（Ｅ）を取り出すための取り出し面（２０）が設けられる、ステップと、
    － 前記第２の領域（１０２）および前記活性領域（１０３）を完全に貫いている第２の溝を、前記半導体ボディ（１０）の前記堆積方向（Ｙ）に沿ってかつ前記長手方向（Ｘ）に直交して、少なくとも部分的に、前記第１の溝とは反対の前記半導体ボディの側に前記第１のエッチング工程によって挿入するステップであって、前記半導体ボディ（１０）に面している前記第２の溝の側面に裏面（３０）が形成される、ステップと、
    － 前記取り出し面（２０）および前記裏面（３０）を、第２のエッチング工程によって平滑化するステップと、
    を含み、
    前記取り出し面（２０）における前記第１の領域（１０１）に、前記長手方向（Ｘ）における複数の段部（１０１１）が形成され、
    前記長手方向（Ｘ）における前記第１の領域（１０１）の前記複数の段部（１０１１）の幅ｂ ｎ が、次の式、すなわち、ｂ ｎ ＜［（ｈ ｎ －ａ－ｗ）／ｔａｎ（α／２）］－（ｂ ｎ－１ －ｂ ｎ－２ －．．．－ｂ ２ －ｂ １ ）を、＋／－１０％の誤差まで前記ｂ ｎ が満たすように、構造化されており、ａが、前記活性領域（１０３）とは反対側の前記第２の領域（１０２）の面からの前記活性領域（１０３）の距離であり、ｈ ｎ が、前記半導体ボディ（１０）の前記堆積方向（Ｙ）に平行な方向における前記取り出し面（２０）の範囲であり、ｗが、前記活性領域（１０３）に隣接している前記第１の領域（１０１）の側における導波路の厚さであり、αが垂直遠視野角として定義されており、添え字ｎが、段部（１０１１）の数を表す、オプトエレクトロニクス半導体デバイス（１）を製造する方法。
  12. 前記第２のエッチング工程のエッチング液が、次のエッチング液、すなわち、ＫＯＨ、ＮａＯＨ、ＮＨ４ＯＨ、ＬｉＯＨ、ＴＭＡＨ、ＮＭＰ、のうちの１種類を含む、請求項１１に記載の、オプトエレクトロニクス半導体デバイス（１）を製造する方法。
  13. 前記取り出し面（２０）および前記裏面（３０）が、イオン洗浄によって洗浄される、請求項１１または請求項１２に記載の、オプトエレクトロニクス半導体デバイス（１）を製造する方法。
  14. 前記取り出し面（２０）および前記裏面（３０）が、半結晶性材料によって被覆される、請求項１３に記載の、オプトエレクトロニクス半導体デバイス（１）を製造する方法。
  15. 前記取り出し面（２０）および前記裏面（３０）が、誘電体材料または金属によって被覆される、請求項１４に記載の、オプトエレクトロニクス半導体デバイス（１）を製造する方法。
  16. 前記第１の領域（１０１）の段部（１０１１）が、エッチング工程によって、前記長手方向（Ｘ）において前記取り出し面（２０）を経て構造化される、請求項１１から請求項１５のいずれか一項に記載の、オプトエレクトロニクス半導体デバイス（１）を製造する方法。
  17. 各前記ステップが、ウェハ複合体における複数のオプトエレクトロニクス半導体デバイス（１）に対して実行される、請求項１１から請求項１６のいずれか一項に記載の、オプトエレクトロニクス半導体デバイス（１）を製造する方法。
  18. 前記第２のエッチング工程が、湿式化学エッチング工程である、請求項１１から請求項１７のいずれか一項に記載の、オプトエレクトロニクス半導体デバイス（１）を製造する方法。
  19. 複数の段部（１０１１）を有する第１の導電型の第１の領域（１０１）と、前記複数の段部（１０１１）を除く前記第１の領域（１０１）に堆積され電磁放射を生成するように設計された活性領域（１０３）と、前記活性領域（１０３）に堆積された第２の導電型の第２の領域（１０２）と、を有する半導体ボディ（１０）と、
    電磁放射（Ｅ）を取り出すための取り出し面（２０）と、
    前記取り出し面（２０）に対して面平行に配置された裏面（３０）と、
    を備え、
    前記取り出し面（２０）および前記裏面（３０）は、それぞれ、前記複数の段部（１０１１）を除く前記第１の領域（１０１）の側面、前記活性領域（１０３）の側面、および第２の領域（１０２）の側面を構成し、
    長手方向（Ｘ）における前記第１の領域（１０１）の前記複数の段部（１０１１）の幅ｂ ｎ が、次の式、すなわち、ｂ ｎ ＜［（ｈ ｎ －ａ－ｗ）／ｔａｎ（α／２）］－（ｂ ｎ－１ －ｂ ｎ－２ －．．．－ｂ ２ －ｂ １ ）を、＋／－１０％の誤差まで前記ｂ ｎ が満たすように、構造化されており、ａが、前記活性領域（１０３）とは反対側の前記第２の領域（１０２）の面からの前記活性領域（１０３）の距離であり、ｈ ｎ が、前記半導体ボディ（１０）の堆積方向（Ｙ）に平行な方向における前記取り出し面（２０）の範囲であり、ｗが、前記活性領域（１０３）に隣接している前記第１の領域（１０１）の側における導波路の厚さであり、αが垂直遠視野角として定義されており、添え字ｎが、段部（１０１１）の数を表す、
    オプトエレクトロニクス半導体デバイス（１）。
  20. 第１の導電型の第１の領域（１０１）と電磁放射を生成する活性領域（１０３）と第２の導電型の第２の領域（１０２）とを堆積し、半導体ボディ（１０）を形成するステップと、
    第１のエッチング工程によって、前記第２の領域（１０２）および前記活性領域（１０３）を完全に貫く第１の溝および第２の溝を設けるステップと、
    前記第１の溝の側面に、電磁放射（Ｅ）を取り出すための取り出し面（２０）を形成するステップと、
    前記第２の溝の側面に、前記取り出し面（２０）に対して面平行な裏面（３０）を形成するステップと、
    第２のエッチング工程によって、前記取り出し面（２０）および前記裏面（３０）を平滑化するステップと、
    を含み、
    前記取り出し面（２０）における前記第１の領域（１０１）に、長手方向（Ｘ）における複数の段部（１０１１）が形成され、
    前記長手方向（Ｘ）における前記第１の領域（１０１）の前記複数の段部（１０１１）の幅ｂ ｎ が、次の式、すなわち、ｂ ｎ ＜［（ｈ ｎ －ａ－ｗ）／ｔａｎ（α／２）］－（ｂ ｎ－１ －ｂ ｎ－２ －．．．－ｂ ２ －ｂ １ ）を、＋／－１０％の誤差まで前記ｂ ｎ が満たすように、構造化されており、ａが、前記活性領域（１０３）とは反対側の前記第２の領域（１０２）の面からの前記活性領域（１０３）の距離であり、ｈ ｎ が、前記半導体ボディ（１０）の堆積方向（Ｙ）に平行な方向における前記取り出し面（２０）の範囲であり、ｗが、前記活性領域（１０３）に隣接している前記第１の領域（１０１）の側における導波路の厚さであり、αが垂直遠視野角として定義されており、添え字ｎが、段部（１０１１）の数を表す、オプトエレクトロニクス半導体デバイス（１）の製造方法。
JP2019090064A 2018-05-11 2019-05-10 オプトエレクトロニクス半導体デバイスおよびオプトエレクトロニクス半導体デバイスの製造方法 Active JP7390803B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2023197301A JP2024023356A (ja) 2018-05-11 2023-11-21 オプトエレクトロニクス半導体デバイスおよびオプトエレクトロニクス半導体デバイスの製造方法

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
DE102018111319.6A DE102018111319A1 (de) 2018-05-11 2018-05-11 Optoelektronisches Halbleiterbauelement und Verfahren zur Herstellung eines optoelektronischen Halbleiterbauelements
DE102018111319.6 2018-05-11

Related Child Applications (1)

Application Number Title Priority Date Filing Date
JP2023197301A Division JP2024023356A (ja) 2018-05-11 2023-11-21 オプトエレクトロニクス半導体デバイスおよびオプトエレクトロニクス半導体デバイスの製造方法

Publications (2)

Publication Number Publication Date
JP2019197894A JP2019197894A (ja) 2019-11-14
JP7390803B2 true JP7390803B2 (ja) 2023-12-04

Family

ID=68336692

Family Applications (2)

Application Number Title Priority Date Filing Date
JP2019090064A Active JP7390803B2 (ja) 2018-05-11 2019-05-10 オプトエレクトロニクス半導体デバイスおよびオプトエレクトロニクス半導体デバイスの製造方法
JP2023197301A Pending JP2024023356A (ja) 2018-05-11 2023-11-21 オプトエレクトロニクス半導体デバイスおよびオプトエレクトロニクス半導体デバイスの製造方法

Family Applications After (1)

Application Number Title Priority Date Filing Date
JP2023197301A Pending JP2024023356A (ja) 2018-05-11 2023-11-21 オプトエレクトロニクス半導体デバイスおよびオプトエレクトロニクス半導体デバイスの製造方法

Country Status (4)

Country Link
US (2) US11005005B2 (ja)
JP (2) JP7390803B2 (ja)
CN (1) CN110474230A (ja)
DE (1) DE102018111319A1 (ja)

Families Citing this family (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
GB2584150B (en) * 2019-05-24 2021-05-19 Plessey Semiconductors Ltd LED precursor including a passivation layer
US11909172B2 (en) 2020-01-08 2024-02-20 Asahi Kasei Kabushiki Kaisha Method for manufacturing optical device and optical device
JP7480350B2 (ja) * 2020-05-12 2024-05-09 エイエムエス－オスラム インターナショナル ゲーエムベーハー ビーム放射半導体チップおよびビーム放射半導体チップの製造方法
DE102020118405A1 (de) 2020-07-13 2022-01-27 OSRAM Opto Semiconductors Gesellschaft mit beschränkter Haftung Strahlungsemittierender halbleiterchip und verfahren zu dessen herstellung
CN114864775A (zh) * 2020-07-23 2022-08-05 天津三安光电有限公司 一种半导体发光元件及其制备方法
DE102020130017A1 (de) 2020-11-13 2022-05-19 OSRAM Opto Semiconductors Gesellschaft mit beschränkter Haftung Verfahren zum herstellen einer mehrzahl von halbleiterlasern und halbleiterlaser
DE102020133177A1 (de) 2020-12-11 2022-06-15 OSRAM Opto Semiconductors Gesellschaft mit beschränkter Haftung Licht emittierender halbleiterchip und verfahren zur herstellung eines licht emittierenden halbleiterchips
DE102021103484A1 (de) 2021-02-15 2022-08-18 OSRAM Opto Semiconductors Gesellschaft mit beschränkter Haftung Verfahren zum herstellen einer mehrzahl von halbleiterlasern und halbleiterlaser
DE102021121026A1 (de) 2021-08-12 2023-02-16 OSRAM Opto Semiconductors Gesellschaft mit beschränkter Haftung Verfahren zur Herstellung einer Vielzahl von Halbleiterlaserchips und Halbleiterlaserchip
DE102021122145A1 (de) * 2021-08-26 2023-03-02 OSRAM Opto Semiconductors Gesellschaft mit beschränkter Haftung Verfahren zur Herstellung mindestens eines Laserchips und Laserchip
DE102021125119A1 (de) 2021-09-28 2023-03-30 OSRAM Opto Semiconductors Gesellschaft mit beschränkter Haftung Kantenemittierende halbleiterlaserdioden und verfahren zur herstellung einer vielzahl kantenemittierender halbleiterlaserdioden
CN114665375B (zh) * 2022-05-24 2022-09-23 度亘激光技术（苏州）有限公司 半导体芯片制造方法

Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2000004066A (ja) 1998-06-16 2000-01-07 Nichia Chem Ind Ltd 窒化物半導体レーザ素子の製造方法
US20020006726A1 (en) 1998-01-08 2002-01-17 Shiro Yamasaki Method for manufacturing group iii nitride compound semiconductor laser diodes
JP2004260058A (ja) 2003-02-27 2004-09-16 Matsushita Electric Ind Co Ltd 窒化物系半導体素子
US20050147145A1 (en) 2003-09-03 2005-07-07 Binoptics Corporation Single longitudinal mode laser diode
JP2009506550A (ja) 2005-08-25 2009-02-12 ビンオプテイクス・コーポレイシヨン 低コストのＩｎＧａＡｌＮに基づくレーザ
JP2011181604A (ja) 2010-02-26 2011-09-15 Nichia Corp 半導体レーザ素子及びその製造方法
JP2015519008A (ja) 2012-05-08 2015-07-06 ビノプティクス・コーポレイションＢｉｎｏｐｔｉｃｓ Ｃｏｒｐｏｒａｔｉｏｎ ビーム形状の改良を伴うレーザ

Family Cites Families (26)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5294815A (en) * 1991-07-29 1994-03-15 Ricoh Company, Ltd. Semiconductor light emitting device with terraced structure
JP3227287B2 (ja) * 1993-11-17 2001-11-12 日亜化学工業株式会社 窒化ガリウム系化合物半導体チップの製造方法と窒化ガリウム系化合物半導体素子
US5627851A (en) * 1995-02-10 1997-05-06 Ricoh Company, Ltd. Semiconductor light emitting device
JP3184440B2 (ja) * 1995-02-10 2001-07-09 株式会社リコー 半導体発光装置
JP3311238B2 (ja) * 1996-04-23 2002-08-05 キヤノン株式会社 光半導体装置、及びその製造方法
JPH1041585A (ja) * 1996-07-17 1998-02-13 Toyoda Gosei Co Ltd ３族窒化物半導体レーザダイオードの製造方法
JP3670768B2 (ja) * 1996-07-17 2005-07-13 豊田合成株式会社 ３族窒化物半導体レーザダイオードの製造方法
US6614822B2 (en) * 2000-02-03 2003-09-02 The Furukawa Electric Co., Ltd. Semiconductor laser devices, and semiconductor laser modules and optical communication systems using the same
WO2001071776A2 (en) * 2000-03-20 2001-09-27 N.V. Bekaert S.A. Materials having low dielectric constants and methods of making
WO2002103866A1 (en) * 2001-06-15 2002-12-27 Nichia Corporation Semiconductor laser element, and its manufacturing method
JP2005107180A (ja) * 2003-09-30 2005-04-21 Japan Aviation Electronics Industry Ltd 微小光デバイスおよびその作製方法
JP2007066981A (ja) * 2005-08-29 2007-03-15 Toshiba Corp 半導体装置
US8541869B2 (en) * 2007-02-12 2013-09-24 The Regents Of The University Of California Cleaved facet (Ga,Al,In)N edge-emitting laser diodes grown on semipolar bulk gallium nitride substrates
DE102007022947B4 (de) * 2007-04-26 2022-05-05 OSRAM Opto Semiconductors Gesellschaft mit beschränkter Haftung Optoelektronischer Halbleiterkörper und Verfahren zur Herstellung eines solchen
DE102008006987A1 (de) * 2008-01-31 2009-08-06 Osram Opto Semiconductors Gmbh Strahlungsempfänger und Verfahren zur Herstellung eines Strahlungsempfängers
DE102010020625B4 (de) * 2010-05-14 2024-02-22 OSRAM Opto Semiconductors Gesellschaft mit beschränkter Haftung Verfahren zur Herstellung eines kantenemittierenden Halbleiterlasers
KR20120121177A (ko) * 2011-04-26 2012-11-05 에스케이하이닉스 주식회사 반도체 메모리 소자 및 그 제조방법
US10559939B1 (en) * 2012-04-05 2020-02-11 Soraa Laser Diode, Inc. Facet on a gallium and nitrogen containing laser diode
US9343871B1 (en) * 2012-04-05 2016-05-17 Soraa Laser Diode, Inc. Facet on a gallium and nitrogen containing laser diode
US8731346B2 (en) * 2012-06-28 2014-05-20 Intel Corporation Waveguide integration on laser for alignment-tolerant assembly
WO2014002339A1 (ja) * 2012-06-29 2014-01-03 パナソニック株式会社 窒化物半導体発光素子
US9099843B1 (en) * 2012-07-19 2015-08-04 Soraa Laser Diode, Inc. High operating temperature laser diodes
DE102013104270A1 (de) * 2013-04-26 2014-10-30 Osram Opto Semiconductors Gmbh Verfahren zur Herstellung eines optoelektronischen Halbleiterchips und optoelektronischer Halbleiterchip
JP2016072300A (ja) * 2014-09-26 2016-05-09 住友電気工業株式会社 量子カスケード半導体レーザ
DE102014116529A1 (de) * 2014-11-12 2016-05-12 Osram Opto Semiconductors Gmbh Optoelektronisches Halbleiterbauteil und Verfahren zur Herstellung eines optoelektronischen Halbleiterbauteils
DE102015102857A1 (de) * 2015-02-27 2016-09-01 Osram Opto Semiconductors Gmbh Optoelektronisches Halbleiterbauelement, Verfahren zur Herstellung eines elektrischen Kontakts und Verfahren zur Herstellung eines Halbleiterbauelements

Patent Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20020006726A1 (en) 1998-01-08 2002-01-17 Shiro Yamasaki Method for manufacturing group iii nitride compound semiconductor laser diodes
JP2000004066A (ja) 1998-06-16 2000-01-07 Nichia Chem Ind Ltd 窒化物半導体レーザ素子の製造方法
JP2004260058A (ja) 2003-02-27 2004-09-16 Matsushita Electric Ind Co Ltd 窒化物系半導体素子
US20050147145A1 (en) 2003-09-03 2005-07-07 Binoptics Corporation Single longitudinal mode laser diode
JP2009506550A (ja) 2005-08-25 2009-02-12 ビンオプテイクス・コーポレイシヨン 低コストのＩｎＧａＡｌＮに基づくレーザ
JP2011181604A (ja) 2010-02-26 2011-09-15 Nichia Corp 半導体レーザ素子及びその製造方法
JP2015519008A (ja) 2012-05-08 2015-07-06 ビノプティクス・コーポレイションＢｉｎｏｐｔｉｃｓ Ｃｏｒｐｏｒａｔｉｏｎ ビーム形状の改良を伴うレーザ

Also Published As

Publication number Publication date
US20210234068A1 (en) 2021-07-29
JP2019197894A (ja) 2019-11-14
JP2024023356A (ja) 2024-02-21
DE102018111319A1 (de) 2019-11-14
US20190348568A1 (en) 2019-11-14
CN110474230A (zh) 2019-11-19
US11005005B2 (en) 2021-05-11

Similar Documents

Publication Publication Date Title
JP7390803B2 (ja) オプトエレクトロニクス半導体デバイスおよびオプトエレクトロニクス半導体デバイスの製造方法
JP6258414B2 (ja) 端面発光エッチングファセットレーザ
US9722398B2 (en) Optical device structure using GaN substrates for laser applications
JP6220864B2 (ja) ビーム形状の改良を伴うレーザ
US8053262B2 (en) Method for manufacturing nitride semiconductor laser element
US20110281382A1 (en) Nitride-based semiconductor device and method of fabricating the same
US9151893B2 (en) Radiation-emitting semiconductor component with a waveguide meeting a mirror surface perpendicularly and meeting a coupling-out surface obliquely
US6709881B2 (en) Method for manufacturing semiconductor and method for manufacturing semiconductor device
JP2010186791A (ja) 半導体発光素子及びその製造方法
JP7478910B2 (ja) 発光半導体チップおよび発光半導体チップの製造方法
US8569088B2 (en) Semiconductor light-emitting element and manufacturing method thereof
JP2008085338A (ja) オプトエレクトロニクス素子を製造する方法及びオプトエレクトロニクス素子
US20130051417A1 (en) Group iii nitride semiconductor light emitting device
JP5273459B2 (ja) 半導体レーザの製造方法
FR2562339A1 (fr) Procede de realisation d'un miroir de laser a semi-conducteur, par usinage ionique
JP2002368332A (ja) 窒化物半導体発光素子及びその製造方法
JP7411853B2 (ja) 放射放出半導体チップを製造するための方法、および放射放出半導体チップ
WO2008103679A2 (en) Vertically emitting laser and method of making the same
US20220336713A1 (en) Optoelectronic semiconductor chip and method for producing thereof
WO2023058405A1 (ja) 面発光レーザ素子
JP5610032B2 (ja) 半導体レーザの製造方法
TW202401935A (zh) 面發光雷射元件的製造方法
CN118056335A (zh) 边缘发射的半导体激光二极管和用于制造多个边缘发射的半导体激光二极管的方法

Legal Events

Date Code Title Description
RD02 Notification of acceptance of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7422

Effective date: 20190712

RD04 Notification of resignation of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7424

Effective date: 20190718

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20190912

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20220406

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20230131

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20230207

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20230420

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20230613

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20230904

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20231024

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20231121

R150 Certificate of patent or registration of utility model

Ref document number: 7390803

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150