JP7411415B2 - アレイ基板、その検出方法、ディスプレイパネル及びディスプレイデバイス - Google Patents

Description

本開示は、ディスプレイ技術の分野に関し、特に、アレイ基板、その検出方法、ディスプレイパネル、およびディスプレイデバイスに関する。

[関連出願の相互参照]
本開示は、２０１８年０８月２４日に中国特許庁に提出した、出願番号が２０１８１０９７３７８８.２であり、出願名称が「アレイ基板、その検出方法、ディスプレイパネル及びディスプレイデバイス」の中国特許出願の優先権を主張し、その全内容が引用により本願に組み込まれる。

現在、ＯＬＥＤ（Ｏｒｇａｎｉｃ Ｌｉｇｈｔ－Ｅｍｉｔｔｉｎｇ Ｄｉｏｄｅ、有機発光ダイオード）デバイスは、最も有望なフラットパネルディスプレイデバイスであると考えられ、同時に最もフレキシブルディスプレイデバイスに制作できる可能性のあるディスプレイテクノロジーであると考えられる。

フレキシブルディスプレイデバイスは、フレキシブル基板を使用して製造されるが、フレキシブル基板の端には亀裂（ｃｒａｃｋ）が生じやすい。亀裂は表示領域に向かって拡大し、亀裂が表示領域に達すると、水酸素が亀裂を通って表示領域に入り、フレキシブルディスプレイパネルの使用寿命に影響する。

第１態様によれば、本開示の実施形態に係るアレイ基板は、
表示領域と前記表示領域を囲む周辺領域を有するベース基板と、
アレイが前記表示領域内に配置される複数のサブピクセルユニットと、
各データ線が対応する列の前記サブピクセルユニットに電気接続する複数のデータ線と、
前記周辺領域の第１側面に位置し、前記第１スイッチングトランジスタのドレインは１つの前記データ線に電気接続する少なくとも１つの第１スイッチングトランジスタであって、前記第１スイッチングトランジスタのドレインに接続された前記データ線は第１データ線である、前記少なくとも１つの第１スイッチングトランジスタと、
前記周辺領域の第１側面に位置し、前記第１スイッチングトランジスタのゲートに電気接続するゲート制御線と、
少なくとも前記周辺領域の第１側面と第２側面に位置し、前記第１スイッチングトランジスタのソースに電気接続する少なくとも１つの検出線であって、前記第１側面と第２側面は隣接する側面である前記少なくとも１つの検出線と、を含む。

好ましくは、本開示の実施形態に係るアレイ基板においては、前前記第１スイッチングトランジスタは、対応する前記第１データ線の第１端部に位置し、
前記検出線は、前記第１データ線の第１端部から、前記周辺領域の第１側面、第２側面と第３側面に沿って前記第１データ線の第２端部までに延びる第１部分を含み、前記第３側面は前記第１側面と対向する側面である。

好ましくは、本開示の実施形態に係るアレイ基板においては、前記検出線の信号入力端は前記第１側面に位置し、前記検出線は、前記第１データ線の第２端部から前記周辺領域の第３側面、第２側面と第１側面に沿って前記信号入力端までに延びる第２部分をさらに含む。

好ましくは、本開示の実施形態に係るアレイ基板においては、前記検出線は前記周辺領域の第２側面の部分に複数のバイパストレース部を有する。

好ましくは、本開示の実施形態に係るアレイ基板においては、前記バイパストレース部は前記第２部分に位置する。

好ましくは、本開示の実施形態に係るアレイ基板においては、前記周辺領域に１本の検出線が設置されており、
前記検出線の前記第１部分と前記第２部分の和は少なくとも前記表示領域を１周囲む。

好ましくは、本開示の実施形態に係るアレイ基板においては、前記第１部分は前記周辺領域の第１側面に位置し、バイパス部分として呈される。

好ましくは、本開示の実施形態に係るアレイ基板においては、前記周辺領域に２本の検出線が設置されており、
各前記検出線中の前記第１部分と前記第２部分の、前記周辺領域における側面は同じである。

好ましくは、本開示の実施形態に係るアレイ基板においては、２本の前記検出線が対称的に設置される。

好ましくは、本開示の実施形態に係るアレイ基板においては、同一の前記検出線は複数の前記第１スイッチングトランジスタのソースに電気接続する。

好ましくは、本開示の実施形態に係るアレイ基板においては、前記第１データ線に電気接続したサブピクセルユニットすべては緑色のサブピクセルユニットである。

好ましくは、本開示の実施形態に係るアレイ基板においては、前記周辺領域に位置し、且つ前記第１データ線を除くほかの各前記データ線に１対１に対応する第２スイッチングトランジスタをさらに含み、
各前記第２スイッチングトランジスタのソースそれぞれは表示検出電源線に電気接続し、各前記第２スイッチングトランジスタのゲートそれぞれは前記ゲート制御線に電気接続し、各前記第２スイッチングトランジスタのドレインはそれぞれ対応するデータ線に電気接続する。

好ましくは、本開示の実施形態に係るアレイ基板においては、前記第１スイッチングトランジスタと前記第２スイッチングトランジスタは前記周辺領域の第１側面に位置する。

好ましくは、本開示の実施形態に係るアレイ基板においては、各前記第１スイッチングトランジスタは選択制御回路を介して前記検出線に電気接続し、
前記選択制御回路は、前記アレイ基板に亀裂があるかどうかを検出する際に前記第１スイッチングトランジスタのソースと前記検出線との伝導を制御し、前記アレイ基板に表示が正常であるかどうかを検出する際に前記第１スイッチングトランジスタのソースと前記表示検出電源線との伝導を制御するように配置する。

好ましくは、本開示の実施形態に係るアレイ基板においては、前記表示検出電源線と前記ゲート制御線は平行に設置される。

第２態様によれば、本開示の実施形態は第１態様のアレイ基板の検出方法をさらに提供し、当該方法では、
前記検出線にプリセットされた電圧の検出信号を印加し、且つ前記ゲート制御線にゲート制御信号を印加し、且つ前記ゲート制御信号の電圧と前記プリセットされた電圧との差は前記第１スイッチングトランジスタの閾値電圧より小さく、
前記第１データ線に電気接続したサブピクセルユニットが発光する時に、前記アレイ基板に亀裂があると判断し、前記第１データ線に電気接続したサブピクセルユニットが発光しない時に、前記アレイ基板に亀裂がないと判断する。
第３態様によれば、本開示の実施形態は、第１態様のアレイ基板を含むディスプレイパネルをさらに提供する。

好ましくは、本開示の実施形態が提供したディスプレイパネルにおいては、前記ディスプレイパネルは有機発光ダイオードディスプレイパネルである。

第４態様によれば、本開示の実施形態は、第３態様のディスプレイパネルを含むディスプレイデバイスをさらに提供する。

図１は本開示の実施形態に係るアレイ基板の構造図１である。 図２は本開示の実施形態に係るアレイ基板の構造図２である。 図３は本開示の実施形態に係るアレイ基板の構造図３である。 図４は本開示の実施形態に係るアレイ基板の構造図４である。 図５は本開示の実施形態に係るアレイ基板の構造図５である。 図６は本開示の実施形態に係るアレイ基板の構造図６である。 図７は本開示の実施形態に係るアレイ基板の構造図７である。 図８は本開示の実施形態に係るアレイ基板の構造図８である。 図９は本開示の実施形態に係るアレイ基板の構造図９である。 図１０は本開示の実施形態に係るアレイ基板の構造図１０である。 図１１は本開示の実施形態に係るアレイ基板におけるピクセルユニットの平面構造図である。 図１２は本開示の実施形態に係るアレイ基板におけるピクセルユニットの平面構造図である。 図１３はａ-ａ’の方向に沿った図１２の断面構造図である。 図１４は本開示の実施形態に係るアレイ基板の検出方法のフローチャートである。

本開示の目的、技術解決手段や利点をもっと明らかにするため、本開示を添付図面に参考しながら以下でさらに詳細に説明する。説明した実施形態は、本開示の実施形態の一部にすぎず、実施形態の全てではないことが明らかである。本開示における実施形態に基づいて、本分野の技術者が創造性労働を払わない前提で得た他の実施形態は、すべて本開示の保護範囲に含まれる。

図面内の各部品の形状およびサイズは、真の比率を反映するものでなく、単に本開示を説明することを意図している。

本開示の実施形態は、図１から図１０に示すようなアレイ基板を提供し、当該アレイ基板は、ベース基板０１と、複数のサブピクセルユニット（図に示されない）と、複数のデータ線ｄａと、少なくとも１つの第１スイッチングトランジスタＴ１と、ゲート制御線０１２と、少なくとも１本の検出線０１１と、を含む。

前記ベース基板０１は、表示領域Ａと表示領域Ａを囲む周辺領域Ｂを有する。

前記複数のサブピクセルユニットアレイは表示領域Ａ内に配列される。

各データ線ｄａは対応する列のサブピクセルユニットと電気接続する。

前記第１スイッチングトランジスタＴ１は周辺領域の第１側面に位置し、第１スイッチングトランジスタＴ１のドレインは１つデータ線ｄａに電気接続し、第１スイッチングトランジスタＴ１のドレインに接続したデータ線ｄａは第１データ線である。

前記ゲート制御線０１２は周辺領域の第１側面ａ１に位置し、ゲート制御線０１２は第１スイッチングトランジスタＴ１のゲートに電気接続する。

検出線０１１は少なくとも周辺領域の第１側面ａ１と第２側面ａ２に位置し、第１側面ａ１と第２側面ａ２は隣接する側面であり、検出線０１１は第１スイッチングトランジスタＴ１のソースに電気接続する。

本開示の実施形態に係るアレイ基板には、周辺領域に少なくとも１本の検出線と、検出線に電気接続される少なくとも１つの第１スイッチングトランジスタが設置されている。第１スイッチングトランジスタのソースは検出線に電気接続し、ドレインは第１データ線に電気接続し、ゲートはゲート制御線に電気接続する。アレイ基板に亀裂があるかどうかを検出に使用する際に、検出線にプリセットされた電圧の検出信号を印加し、かつゲート制御線にゲート制御信号を印加し、且つゲート制御信号の電圧とプリセットされた電圧との差は第１スイッチングトランジスタの閾値電圧より小さい。アレイ基板に検出線の通過する領域に亀裂がある場合は、亀裂の延びで検出線が引っ張られて細くなり、従って、検出線の抵抗が大きくなり、第１スイッチングトランジスタソースに印加した電圧が小さくなり、第１スイッチングトランジスタが伝導し、それで、第１データ線に電気接続されたサブピクセルユニットが発光する。アレイ基板に検出線の通過する領域に亀裂がない場合は、第１スイッチングトランジスタが伝導しないため、第１データ線に電気接続されたサブピクセルユニットが発光しない。従って、検出線における抵抗が亀裂によって変化することを通してアレイ基板に亀裂があるかどうかを検出することができる。

好ましくは、本開示の実施形態に係るアレイ基板においては、図１から図１０に示すように、第１スイッチングトランジスタＴ１は対応する第１データ線の第１端部に位置する。

検出線０１１は、第１データ線の第１端部、周辺領域Ｂの第１側面ａ１、第２側面ａ２と第３側面ａ３から第１データ線の第２端部に延びる第１部分０１１ａを含む。第３側面ａ３は第１側面ａ１と対向する側面である。これにより、少なくとも検出線がアレイ基板のデータ線方向に沿った側面を検出することが保証できる。

具体的に実施する際、本開示の実施形態に係るアレイ基板において、検出線は一般的に金属トレースである。

具体的に、本開示の実施形態に係るアレイ基板においては、図２から図７に示すように、同じ検出線０１１は複数の第１スイッチングトランジスタＴ１のソースに接続することができる。一定の範囲内において、検出線に接続するデータ線が多いほど、つまり第１スイッチングトランジスタが多く設置するほど、検出結果の安定性が高くなる。

好ましくは、本開示の実施形態に係るアレイ基板においては、図３から図１０に示すように、検出線０１１の検出信号を受信するための一端は、周辺領域Ｂに設置される第１スイッチングトランジスタＴ１の第１側面ａ１から引き出される。これは、第１スイッチングトランジスタＴ１が設置される一端は一般的に駆動回路の設置に用いられるため、検出線０１１の、検出信号を受信するための一端を、駆動回路が設置されている側から引き出すと、検出線に検出信号を印加することが、便利となる。

具体的に、ゲート制御線は第１スイッチングトランジスタのゲートに接続し、配線を容易にするため、好ましくは、本開示の実施形態に係るアレイ基板において、図１から図１０に示すように、ゲート制御線０１２は周辺領域Ｂの第１側面ａ１に位置し、つまりゲート制御線０１２は周辺領域Ｂの設置する第１スイッチングトランジスタ側に位置する。

好ましくは、本開示の実施形態に係るアレイ基板においては、図６に示すように、検出線の信号入力端は第１側面ａ１に位置する。検出線は第１データ線の第２端部から周辺領域の第３側面ａ３、第２側面ａ２と第１側面ａ１に沿って信号入力端までに延びる第２部分０１１bをさらに含む。

１本の検出線が表示領域の半円のみを囲み、且つ検出線の信号入力端と第１スイッチングトランジスタの両方が第１側面に設置している場合、検出機能を実現するため、検出線の第２部分を設置する必要があり、且つ第２部分の設置は検出線の有効面積を増やしたので、検出の精度が高められる。

好ましくは、本開示の実施形態に係るアレイ基板においては、図７に示すように、検出線０１１の周辺領域の第２側面ａ２に置かれる部分は複数のバイパストレース部を有する。

当該バイパストレース部の設置は、検出線の検出精度をさらに高めることができる。検出線が周辺領域で占める面積がより大きくなる時亀裂が入ることは、検出線上の抵抗の変化がより顕著になり、検出精度がより高くなるのである。

好ましくは、本開示の実施形態に係るアレイ基板においては、図７に示すように、バイパストレース部は第２部分０１１ｂに位置する。

アレイ基板のエッジに近づけば近づくほど亀裂の可能性が大きくなるので、バイパストレース部を検出線の第２部分の所に、つまりアレイ基板エッジの近くに設置すれば、エッジ近くにある亀裂を効果的に検出することができる。修理の措置を講じるために、水酸素が表示領域に影響を与えないようにする。

具体的に実施する際、本開示の実施形態に係るアレイ基板において、亀裂が検出線を通過する時はじめて検出されるため、アレイ基板の周辺領域の一周内の亀裂を効果的に検出するため、検出線を第１部分と第２部分の和が少なくとも表示領域の一周を囲むように設置する。

好ましくは、本開示の実施形態に係るアレイ基板においては、図４から図５に示すように、周辺領域Ｂに１本の検出線が設置される。

当該検出線の第１部分０１１ａと第２部分０１１bの和は少なくとも表示領域Ａを一周囲む。

検出線の第１側面の部分が有效な検出領域であることを保証するため、第１部分を周辺領域の第１側面の部分に配置しバイパス部分として呈されることができる。

または、１本の検出線が断線した後アレイ基板全体の検出への影響を回避するため、好ましくは、本開示の実施形態に係るアレイ基板において、図６から図１０に示すように、周辺領域Ｂに２本の検出線０１１を設置する。

各検出線０１１中の第１部分０１１ａと第２部分０１１bの、周辺領域Ｂにおける側面が同じである。つまり各検出線０１１は表示領域Ａ半周を囲む。

好ましくは、本開示の実施形態に係るアレイ基板において、図６から図１０に示すように、２本の検出線０１１は対称設置に呈している。

具体的に実施する際、本開示の実施形態に係るアレイ基板において、検出線が周辺領域で占める面積がより大きく、亀裂が入る時、検出線上の抵抗の変化がより顕著になり、検出精度がより高くなる。従って、好ましくは、本開示の実施形態に係るアレイ基板において、図５と図７に示すように、検出線０１１は周辺領域Ｂに位置してバイパス分布に呈している。

さらに、本開示の実施形態に係るアレイ基板においては、検出線が断線した後亀裂検出が実現できないのを回避するため、アレイ基板の各側に複数の検出線を設置し、そのうちの１本が断線した場合、ほかの検出線が亀裂検出を実現することができる。

好ましくは、本開示の実施形態に係るアレイ基板において、第１スイッチングトランジスタに接続するデータ線の接続するサブピクセルユニットはすべて緑色サブピクセルユニットである。これは、人間の眼が緑の光に敏感であり、亀裂があると、緑色サブピクセルユニットの発光が容易に人間の眼で認識されるためである。具体的に実施する際に、第１スイッチングトランジスタに接続するデータ線の接続するサブピクセルユニットの色は限定されない。

好ましくは、本開示の実施形態に係るアレイ基板において、図８と図９に示すように、アレイ基板は、周辺領域Ｂに位置し、且つ第１データ線を除くほかの各データ線ｄａに１対１に対応する第２スイッチングトランジスタＴ２をさらに含む。

各第２スイッチングトランジスタＴ２のソースはすべて表示検出電源線０１３に電気接続し、各第２スイッチングトランジスタＴ２のゲートはすべてゲート制御線０１２に電気接続し、各第２スイッチングトランジスタＴ２のドレインはそれぞれ対応するデータ線ｄａに電気接続する。

具体的に実施する際に、第２スイッチングトランジスタ及び表示検出電源線を設置するのはアレイ基板上のサブピクセルユニットの検出を実現するためである。サブピクセルユニットが点灯できるかどうかを検出する際、表示検出電源線に電圧を提供し、ゲート制御線の電圧と表示検出電源線の電圧の差が第２スイッチングトランジスタの閾値電圧より小さい場合、第２スイッチングトランジスタ伝導せず、対応するサブピクセルユニットが発光しない。ゲート制御線の電圧と表示検出電源線の電圧の差が第２スイッチングトランジスタの閾値電圧より大きい場合、第２スイッチングトランジスタが伝導し、対応するサブピクセルユニットが発光する。

具体的に、ゲート制御線の電圧と表示検出電源線の電圧の差が第２スイッチングトランジスタの閾値電圧より小さい場合、対応するサブピクセルユニットは発光しない。検出線にプリセットされた電圧を印加し、アレイ基板に亀裂があると、検出線の抵抗が大きくなり、第１スイッチングトランジスタソースに印加した電圧が小さくなり、第１スイッチングトランジスタに伝導させ、第１スイッチングトランジスタに接続されたデータ線の接続したサブピクセルユニットが発光し、つまりアレイ基板上にブライトラインが存在する。アレイ基板に亀裂がない時、第１スイッチングトランジスタが伝導しないため、第１スイッチングトランジスタに接続されたデータ線の接続したサブピクセルユニットが発光せず、つまりアレイ基板全体がブラックスクリーンになる。

具体的に、ゲート制御線の電圧と表示検出電源線の電圧の差が第２スイッチングトランジスタの閾値電圧より大きい場合、対応するサブピクセルユニットが発光する。検出線にプリセットされた電圧を印加し、アレイ基板に亀裂があると、検出線の抵抗が大きくなり、第１スイッチングトランジスタソースに印加した電圧が小さくなり、第１スイッチングトランジスタに伝導させ、第１データ線に接続されたサブピクセルユニットが発光し、つまりアレイ基板がホワイトスクリーンになる。アレイ基板に亀裂がないと、第１スイッチングトランジスタが伝導しないため、第１データ線に接続したサブピクセルユニットが発光せず、つまりアレイ基板のホワイトスクリーンの中にダークラインが存在する。

好ましくは、本開示の実施形態に係るアレイ基板において、図８から図１０に示すように、第１スイッチングトランジスタＴ１と第２スイッチングトランジスタＴ２は周辺領域Ｂの第１側面ａ１に位置し、つまり第１スイッチングトランジスタＴ１と第２スイッチングトランジスタＴ２は周辺領域Ｂの同じ側面に位置する。ゲート制御線０１２の第１スイッチングトランジスタＴ１と第２スイッチングトランジスタＴ２に電気接続することが容易になる。

好ましくは、本開示の実施形態に係るアレイ基板においては、図９に示すように、各第１スイッチングトランジスタＴ１は選択制御回路Ｓ１を介して検出線０１１に電気接続する。

選択制御回路Ｓ１は、アレイ基板に亀裂があるかどうかを検出する際に第１スイッチングトランジスタＴ１のソースと検出線０１１の伝導を制御するように、アレイ基板に表示が正常であるかどうかを検出する際に第１スイッチングトランジスタＴ１のソースと表示検出電源線０１３の伝導を制御するように配置される。こうすると、アレイ基板上における各サブピクセルユニットが発光するかどうかを検出できる。

好ましくは、本開示の実施形態に係るアレイ基板においては、図８から図１０に示すように、表示検出電源線０１３とゲート制御線０１２は平行に設置する。

好ましくは、本開示の実施形態に係るアレイ基板においては、アレイ基板における各サブピクセルユニットが発光するかどうかを検出できることを保証するために、図１０に示すように、各データ線に対して対応する第２スイッチングトランジスタＴ２をすべて設置し、各第２スイッチングトランジスタＴ２のソースはすべて表示検出電源線０１３に接続し、各第２スイッチングトランジスタＴ２のゲートはすべてゲート制御線０１２に接続し、各第２スイッチングトランジスタＴ２のドレインはそれぞれ対応するデータ線ｄａに接続する。

同じ発明構想に基づいて、本開示の実施形態はさらにアレイ基板の検出方法を提供し、図１４に示すように、以下のステップを含む。

Ｓ１４０１において、検出線にプリセットされた電圧の検出信号を印加し、かつゲート制御線にゲート制御信号を印加し、且つゲート制御信号の電圧とプリセットされた電圧との差は第１スイッチングトランジスタの閾値電圧より小さい。

Ｓ１４０２において、第１データ線に電気接続したサブピクセルユニットが発光するとアレイ基板に亀裂があると判断する。

Ｓ１４０３において、第１データ線に電気接続したサブピクセルユニットが発光しないと、アレイ基板に亀裂がないと判断する。

同じ発明思想に基づいて、本開示の実施形態はディスプレイパネルを提供する。当該ディスプレイパネルは、上記いずれかの実施形態によって提供されたアレイ基板を含む。上記実施形態に係るアレイ基板は液晶ディスプレイパネルまたはＯＬＥＤディスプレイパネルなどに適用可能であるが、ここでは限定しない。

ＯＬＥＤディスプレイパネルに対して亀裂の影響が特に重要であるため、本開示の実施形態に係るアレイ基板はＯＬＥＤディスプレイパネルに特に適している。

具体的に、アレイ基板がＯＬＥＤディスプレイパネルに適用される際に、サブピクセルユニットは一般的にピクセル回路を含む。最も基本的なピクセル回路を例にとると、図１１に示すように、スイッチングトランジスタＭ１、駆動トランジスタＭ２および蓄積コンデンサＣとＯＬＥＤ発光ユニットを含む。ここで、サブピクセルユニットの平面構造図は、図１２に示す通りである。

具体的に実施する際、本開示の実施形態におけるピクセル領域断面図は図１３に示すように、ベース基板０１、アクティブ層２１、ゲート絶縁層２２、ゲート２３、層間絶縁層２４、ソース２５とドレイン２６、データ線ｄａ、パッシベーション層２７、平坦層２８、アノード２９、ピクセル規定層３０、発光層３１、およびカソード３２を含む。アノード２９はビアを介してドレイン２６に接続する。

本開示の実施形態において、アクティブ層２１は低温ポリシリコンまたは酸化物であってもよく、ここでは限定しない。

本開示の実施形態において、ゲート、ソース、ドレインはＣｕ、Ａｌ、Ｍｏ、Ｔi、Ｃｒ、Ｗなどの金属材料を使って製造してもよいし、これらの材料の合金を使って製造してもよく、単層構造でも、多層構造でもよい。例えばＭｏ/Ａｌ/Ｍｏ、Ｔｉ/Ｃｕ/ＴｉまたはＭｏＴｉ/Ｃｕなどで、ここでは限定しない。

本開示の実施形態において、ゲート絶縁層は窒化ケイ素または酸化ケイ素を使ってもよい。ゲート絶縁層は単層構造でもよく、ゲート絶縁層は多層構造でもよい。例えば酸化ケイ素/窒化ケイ素であり、ここでは限定しない。

本開示の実施形態において、層間絶縁層は窒化ケイ素または酸化ケイ素を使ってもよい。層間絶縁層は単層構造でもよく、ゲート絶縁層は多層構造でもよい。例えば酸化ケイ素/窒化ケイ素であり、ここでは限定しない。

本開示の実施形態において、パッシベーション層は窒化ケイ素または酸化ケイ素を使ってもよい。パッシベーション層は単層構造でもよく、ゲート絶縁層は多層構造でもよい。例えば酸化ケイ素/窒化ケイ素であり、ここでは限定しない。

本開示の実施形態において、平坦層は樹脂材料を使って製造してもよく、ピクセル規定層は樹脂材料を使って製造してもよい。ここでは限定しない。

本開示の実施形態において、アノードはＩＴＯまたはＩＴＯ/Ａｇ/ＩＴＯを使って製造してもよい。ここでは限定しない。

本開示の実施形態において、カソードはＡｌまたはＡｇを使って製造してもよい。ここでは限定しない。

同じ発明思想に基づいて、本開示の実施形態はさらにディスプレイデバイスをさらに提供する。当該ディスプレイデバイスは、本開示の実施形態が提供するディスプレイパネルを含む。当該ディスプレイデバイスの問題解決原理は前述アレイ基板及びディスプレイパネルとよく類似するため、当該ディスプレイデバイスの実施は前述アレイ基板及びディスプレイパネルの実施を参考することができ、重複するところは省略する。

具体的に実施する際、当該ディスプレイデバイスは、携帯電話、タブレット、テレビ、モニター、ノートパソコン、デジタルフォトフレーム、ナビゲーターなど、いずれの表示機能を備えた製品または部品であってもよく、ここでは限定しない。

本開示の実施形態が提供した上記アレイ基板、その検出方法、ディスプレイパネル及びディスプレイデバイスによれば、周辺領域に少なくとも１本の検出線と、検出線に接続される少なくとも１つの第１スイッチングトランジスタが設置され、第１スイッチングトランジスタのソースは検出線に接続し、ドレインは第１データ線に接続し、ゲートはゲート制御線に接続する。アレイ基板に亀裂があるかどうかを検出に使用する際に、検出線にプリセットされた電圧の検出信号を印加し、且つゲート制御線にゲート制御信号を印加し、且つゲート制御信号の電圧とプリセットされた電圧との差は第１スイッチングトランジスタの閾値電圧より小さい。アレイ基板に検出線の通過する領域に亀裂がある場合は、亀裂の延びで検出線が引っ張られて細くなり、従って、検出線の抵抗が大きくなり、第１スイッチングトランジスタソースに印加した電圧が小さくなり、第１スイッチングトランジスタが伝導し、それで、第１データ線に電気接続されたサブピクセルユニットが発光する。アレイ基板に検出線の通過する領域に亀裂がない場合は、第１スイッチングトランジスタが伝導しないため、第１データ線に電気接続されたサブピクセルユニットが発光しない。従って、検出線における抵抗が亀裂によって変化することを通してアレイ基板に亀裂があるかどうかを検出することができる。

本分野の技術者は本開示の思想範疇を逸脱しない範囲内で、各種の修正と変形に想到し得ることは明らかであり、これらの修正と変形は本開示の特許請求の範囲内または同一視できる範囲内の技術であれば、当然に本開示の技術的範囲に属するものと了解される。

Claims (17)

1. 表示領域と前記表示領域を囲む周辺領域を有するベース基板と、
   アレイが前記表示領域内に配置される複数のサブピクセルユニットと、
   各データ線が対応する列の前記サブピクセルユニットに電気接続する複数のデータ線と、
   前記周辺領域の第１側面に位置し、第１スイッチングトランジスタのドレインは１つの前記データ線に電気接続する少なくとも１つの第１スイッチングトランジスタであって、前記第１スイッチングトランジスタのドレインに接続された前記データ線は第１データ線である、前記少なくとも１つの第１スイッチングトランジスタと、
   前記周辺領域の第１側面に位置し、前記第１スイッチングトランジスタのゲートに電気接続するゲート制御線と、
   少なくとも前記周辺領域の第１側面と第２側面に位置し、前記第１スイッチングトランジスタのソースに電気接続する少なくとも１つの検出線であって、前記第１側面と第２側面は隣接する側面である前記少なくとも１つの検出線と、
   前記周辺領域に位置し、且つ前記第１データ線を除くほかの各前記データ線に１対１に対応する第２スイッチングトランジスタとを含み、
   各前記第２スイッチングトランジスタのソースそれぞれは表示検出電源線に電気接続し、各前記第２スイッチングトランジスタのゲートそれぞれは前記ゲート制御線に電気接続し、各前記第２スイッチングトランジスタのドレインはそれぞれ対応するデータ線に電気接続し、
   各前記第１スイッチングトランジスタは選択制御回路を介して前記検出線に電気接続し、
   前記選択制御回路は、アレイ基板に亀裂があるかどうかを検出する際に前記第１スイッチングトランジスタのソースと前記検出線との伝導を制御し、前記アレイ基板に表示が正常であるかどうかを検出する際に前記第１スイッチングトランジスタのソースと前記表示検出電源線との伝導を制御するように配置される、アレイ基板。
2. 前記第１スイッチングトランジスタは、対応する前記第１データ線の第１端部に位置し、
   前記検出線は、前記第１データ線の第１端部から、前記周辺領域の第１側面、第２側面と第３側面に沿って前記第１データ線の第２端部までに延びる第１部分を含み、前記第３側面は前記第１側面と対向する側面である請求項１に記載のアレイ基板。
3. 前記検出線の信号入力端は前記第１側面に位置し、前記検出線は、前記第１データ線の第２端部から前記周辺領域の第３側面、第２側面と第１側面に沿って前記信号入力端までに延びる第２部分をさらに含む請求項２に記載のアレイ基板。
4. 前記検出線は前記周辺領域の第２側面の部分に複数のバイパストレース部を有する請求項３に記載のアレイ基板。
5. 前記バイパストレース部は前記第２部分に位置することを特徴とする請求項４に記載のアレイ基板。
6. 前記周辺領域に１本の検出線が設置されており、
   前記検出線の前記第１部分と前記第２部分の和は少なくとも前記表示領域を１周囲む請求項３に記載のアレイ基板。
7. 前記第１部分は前記周辺領域の第１側面に位置しバイパス部分として呈される請求項６に記載のアレイ基板。
8. 前記周辺領域に２本の検出線が設置されており、
   各前記検出線中の前記第１部分と前記第２部分の、前記周辺領域における側面は同じである請求項３から請求項５のいずれか一項に記載のアレイ基板。
9. ２本の前記検出線が対称的に設置される請求項８に記載のアレイ基板。
10. 同一の前記検出線は複数の前記第１スイッチングトランジスタのソースに電気接続する請求項１から請求項７のいずれか一項に記載のアレイ基板。
11. 前記第１データ線に電気接続したサブピクセルユニットすべては緑色のサブピクセルユニットである請求項１から請求項７のいずれか一項に記載のアレイ基板。
12. 前記第１スイッチングトランジスタと前記第２スイッチングトランジスタは前記周辺領域の第１側面に位置する請求項１に記載のアレイ基板。
13. 前記表示検出電源線と前記ゲート制御線は平行に設置される請求項１２に記載のアレイ基板。
14. 前記検出線にプリセットされた電圧の検出信号を印加し、且つ前記ゲート制御線にゲート制御信号を印加し、且つ前記ゲート制御信号の電圧と前記プリセットされた電圧との差は前記第１スイッチングトランジスタの閾値電圧より小さく、
    前記第１データ線に電気接続したサブピクセルユニットが発光する時に、前記アレイ基板に亀裂があると判断し、前記第１データ線に電気接続したサブピクセルユニットが発光しない時に、前記アレイ基板に亀裂がないと判断する請求項１から請求項１３のいずれか一項に記載のアレイ基板の検出方法。
15. 請求項１から請求項１３のいずれか一項に記載のアレイ基板を含むディスプレイパネル。
16. 前記ディスプレイパネルは有機発光ダイオードディスプレイパネルである請求項１５に記載のディスプレイパネル。
17. 請求項１５または請求項１６に記載のディスプレイパネルを含むディスプレイデバイス。

Images