JP7407279B2 - 個別ゲートインパネル回路を有するディスプレイ - Google Patents

Description

本明細書は、発光画素を有するディスプレイに関する。

背景
従来、ディスプレイは、アクティブな表示領域と、アクティブな表示領域を囲む処理コンポーネントを含むベゼルとを含む。ベゼルが大きいほど、アクティブな表示領域は小さくなり、ディスプレイの有効サイズは小さくなる。したがって、ベゼルは、ディスプレイおよび／またはディスプレイを含むデバイスの美観も損なうとともに、ユーザ体験を制限する。

概要
いくつかの実現例では、表示装置は、画素のアレイを有するアクティブな表示領域を備える。アクティブな表示領域は、第１のアクティブな表示領域と、第２の拡張されたアクティブな表示領域とを含む複数のセクションを有してもよい。拡張されたアクティブな表示領域は、いくつかの埋込み画素をゲートインパネル（ＧＩＰ:gate-in-panel）回路とともに含んでもよい。画素のアレイ内の画素の各行は、拡張されたアクティブな表示領域内に２つ以上のＧＩＰ回路を含んでもよい。ＧＩＰ回路は、画素の所与の行の１つ以上の画素に隣接して配置されてもよい。拡張されたアクティブな表示領域とは異なり、第１のアクティブな表示領域はＧＩＰ回路を含まない。第１のアクティブな表示領域は、画素のアレイの、いくつかの埋込み画素を含む。

いくつかの実現例では、画素のアレイ中の画素の所与の行のためのＧＩＰ回路は、その行の画素にゲート信号を与える。これらのゲート信号は、例えば、走査信号および発光制御（ＥＭ：emission control）信号を含んでもよい。

いくつかの実現例では、第１のアクティブな表示領域は、拡張されたアクティブな表示領域の解像度よりも大きい解像度、たとえば画素密度を有する。

１つの一般的な態様において、表示パネルは、複数の行および複数の列に配置された発光画素のアレイを備え、アレイは、第１の画素密度を有する第１の連続領域と、第１の画素密度よりも小さい第２の画素密度を有する第２の連続領域と、第１の連続領域と第２の連続領域との間に延在する発光画素の複数の連続行とを含み、表示パネルはさらに、第２の連続領域に設けられた複数のゲートインパネル（ＧＩＰ）回路を備え、第２の連続領域の各行は、少なくとも１つの発光画素によって分離された少なくとも２つのＧＩＰ回路を含み、各行のＧＩＰ回路は、アレイの第１および第２の連続領域の両方において対応する行の発光画素に信号を提供するよう構成され、表示パネルはさらに、発光画素のアレイに接続された複数のデータ線を備え、データ線の各々は各行の単一の画素を電気的に接続し、表示パネルはさらに、発光画素のアレイに接続された複数の信号線を備え、信号線の各々は、対応する行の発光画素およびＧＩＰ回路の各々を電気的に接続する、表示パネルである。

実現例は、以下の特徴のうちの１つ以上を含んでもよい。たとえば、いくつかの実現例では、第２の連続領域は、ディスプレイの縁部と第１の連続領域との間に位置する。

いくつかの実現例では、第２の連続領域の画素密度は、第１の連続領域の画素密度の２５％～７５％の範囲内である。

いくつかの実現例では、第１の連続領域の、行の方向に沿った幅は、第２の連続領域の、行の方向に沿った幅よりも大きい。

いくつかの実現例では、表示パネルは、表示パネルの縁部と第２の連続領域との間に第３の連続領域をさらに含み、第３の連続領域は発光画素を含まない。

いくつかの実現例では、第３の連続領域の、行の方向に沿った幅は、第２の連続領域の、行の方向に沿った幅よりも小さい。

いくつかの実現例では、第２の連続領域中の各行は、交互する発光画素およびＧＩＰ回路を含む。

いくつかの実現例では、隣接する行における交互する発光画素およびＧＩＰ回路は、複数の列のうちの対応する列に配置される。

いくつかの実現例では、隣接する行の交互する発光画素およびＧＩＰ回路は、市松模様パターンでオフセットされる。

いくつかの実現例では、隣接する行の交互する発光画素およびＧＩＰ回路は、菱形パターンでオフセットされる。

いくつかの実現例では、第２の連続領域内の行の各画素は、１つより多いＧＩＰ回路によって分離される。

いくつかの実現例では、第２の連続領域内の行の各ＧＩＰ回路は、１つより多い発光画素によって分離される。

いくつかの実現例では、各発光画素は発光ダイオード（ＬＥＤ）を含む。
いくつかの実現例では、各ＬＥＤは有機ＬＥＤ（ＯＬＥＤ）である。

いくつかの実現例では、複数の信号線は、複数の走査線と複数の発光制御線とを含み、各走査線および各発光制御線は、対応する行に関連付けられる。

いくつかの実現例では、各発光画素は複数の副画素を含み、各行は、複数の対応する発光制御線を有し、発光制御線は、複数の副画素の各々に対して１つであり、発光制御線の各々は、対応する行において発光画素の各々の対応する副画素を電気的に接続する。

いくつかの実現例では、各発光画素は複数の副画素を含み、副画素の各々は複数の信号線のうちのある信号線に接続される。

いくつかの実現例では、各発光画素は、少なくとも１つの薄膜トランジスタ（ＴＦＴ）を含み、複数のデータ線のうちのあるデータ線は、そのデータ線が電気的に接続される各発光画素のＴＦＴに接続され、複数の信号線のうちのある信号線は、その信号線が電気的に接続される各発光画素のＴＦＴに接続される。

いくつかの実現例では、第１の連続領域中のデータ線の各々は、対応する列の発光画素の各々を電気的に接続し、第２の連続領域中のデータ線の各々は、複数の列の発光画素を電気的に接続する。

いくつかの実現例では、第２の連続領域内のデータ線は、第１の列の奇数行ごとの発光画素の各々と、第２の列の偶数行ごとの発光画素の各々とに電気的に接続する。

有利な実現例は、以下の特徴のうちの１つ以上を含むことができる。例えば、非表示領域（例えばベゼル）ではなくアクティブな表示領域にＧＩＰ回路を設けることで、アクティブな表示領域のサイズを大きくし、非表示領域のサイズを小さくすることができる。アクティブな表示領域のこの拡張は、例えば、そのようなディスプレイを収容するデバイスの機能性および美観を改善する、より小さなベゼルを含む、いくつかの利益を提供し、同じ有効表示サイズを有する、より小さいデバイスの作成を可能にする。具体的には、これらの技法は、表示装置のベゼルのサイズを５０％から７５％超縮小するために用いられ得る。同じ有効表示サイズを有する、より小さいデバイスを有することは、例えば、必要とされる材料の量の低減、人間工学的改善、美観の改善といった、それ自体の利点のセットを提供する。

さらに、第１のアクティブな表示領域（例えば、フル解像度表示領域）と表示装置のベゼルとの間に拡張された表示領域（例えば、低解像度表示領域）を配置することは、拡張された表示領域を異なる位置に配置することと比較して、表示装置およびそのようなディスプレイを収容するデバイスの美観を改選し、なぜならば、人間の目は、例えば、表示装置の中心よりも、表示装置の縁部においての方が、不均一性に対して、より敏感でないからである。

本発明の１つ以上の実施形態の詳細は、添付の図面および以下の記載において記載される。本発明の他の特徴および利点は、明細書の記載、図面、および特許請求の範囲から明らかになるであろう。

発光画素およびＧＩＰ回路を有するディスプレイの例示的な概略ブロック図である。 複数のアクティブな表示領域を有するディスプレイを示す例示的な図である。 個別ゲートインパネルのアクティブな表示領域を有するディスプレイのアクティブな表示領域の例示的な図である。 個別ゲートインパネルのアクティブな表示領域を有するディスプレイのアクティブな表示領域の例示的な図である。 個別ゲートインパネルのアクティブな表示領域を有するディスプレイのアクティブな表示領域の例示的な図である。

様々な図面における同様の参照番号および名称は、同様の要素を示す。
詳細な説明
ディスプレイは、アクティブな表示領域と、拡張されたアクティブな表示領域と、例えば１ｍｍ以下の薄いベゼルとを含む。拡張されたアクティブな表示領域は、ゲートインパネル（ＧＩＰ）回路と、発光ダイオード（ＬＥＤ）（たとえば、マイクロＬＥＤ）または有機発光ダイオード（ＯＬＥＤ）（たとえば、マイクロＬＥＤ）などの埋込み発光画素とを含む。拡張されたアクティブな表示領域内にＧＩＰ回路を設ける結果、ディスプレイは、ベゼル領域が低減され、アクティブな表示領域と拡張されたアクティブな表示領域との組み合わせによって形成される全体的なアクティブな表示領域が増加し、アクティブな表示領域と比較して拡張されたアクティブな表示領域内の解像度がより低くなる。

図１は、発光画素およびＧＩＰ回路を有する例示的なディスプレイ１００の概略ブロック図である。ディスプレイ１００は、アクティブな表示領域１１０と、プロセッサ１０４およびメモリ１０６を有するコントローラ１０２と、ソースまたはデータドライバ１０８と、多数のＧＩＰ回路１１２と、多数の発光画素１１６とを含む。加えて、ディスプレイ１００は、画素１１６に電気的に接続され、それに電力を提供する電源を含む。画素１１６は、複数の行および列を有する、アクティブな表示領域１１０内のアレイとして配列される。アクティブな表示領域１１０の一部において、ＧＩＰ回路１１２は、各行がＧＩＰ回路１１２のうちの少なくとも１つのＧＩＰ回路を含むように、画素１１６のアレイに設けられる。

ＧＩＰ回路１１２は、各画素１１６が電気的に接続されるゲート線１１４にゲート信号を供給する。ゲート線１１４を介して、画素１１６はゲート信号を受け取る。ゲート信号は、走査信号および発光制御（ＥＭ）信号を含む。したがって、ＧＩＰ回路１１２は、スキャンドライバおよびＥＭドライバとして機能する。具体的には、ある特定の行のＧＩＰ回路は、その行の画素のための走査ドライバおよびＥＭドライバとして機能する。ＧＩＰ回路１１２は、１つ以上の薄膜トランジスタ（ＴＦＴ）を含んでもよい。

画素１１６は、発光ダイオード（ＬＥＤ）、有機発光ダイオード（ＯＬＥＤ）、マイクロ発光ダイオード（マイクロＬＥＤ）、またはマイクロ有機発光ダイオード（マイクロＯＬＥＤ）であってもよい。各画素１１６は、２つ以上の副画素要素を含んでいてもよい。例えば、画素１１６の各々は、１つ以上の赤色マイクロＬＥＤ、１つ以上の緑色マイクロＬＥＤ、および１つ以上の青色マイクロＬＥＤを含んでもよい。画素１１６の各々は、１つ以上のＴＦＴを含んでもよい。例えば、各画素１１６は、１つ以上の回路切換用ＴＦＴ、および駆動用ＴＦＴを有していてもよい。画素１１６の各々は、１つ以上のキャパシタ、たとえばストレージキャパシタなどの他の電子構成要素を含んでもよい。

図１の例に示されるようなディスプレイ１００のアクティブな表示領域１１０は、数百個、数千個、または数百万個の画素１１６を含んでもよい。同様に、ディスプレイ１００のアクティブな表示領域１１０は、数百個または数千個のＧＩＰ回路１１２を含んでもよい。

コントローラ１０２は、画像データをデータドライバ１０８に提供し、データドライバ１０８の動作を制御してもよい。画像データは、クロック信号などのタイミング情報を含んでもよい。代替的に、コントローラ１０２は、クロック信号などのタイミング情報をデータドライバ１０８に与えてもよい。コントローラ１０２は、プロセッサ１０４およびメモリ１０６を含んでもよい。

データドライバ１０８は、コントローラ１０２から画像データを受け取る。データドライバ１０８は、クロック信号をクロック線１１８を介してＧＩＰ回路１１２に供給してもよい。データドライバ１０８は、画像データをデータ線１２０を介して画素１１６に供給してもよい。

本文書に開示される技法は、ベゼルまたは非表示領域に対するアクティブな表示領域の比率がより大きい表示装置に提供するために使用されることができる。拡張されたアクティブな表示領域内にＧＩＰ回路を設け、その領域を発光画素で埋め込むことによって、表示装置のアクティブな表示領域の量を増加させることができ、ディスプレイのベゼル領域を低減させることができる。具体的には、これらの技法は、表示装置のベゼルのサイズを５０％から７５％超縮小するために使用され得る。アクティブな表示領域を増大させることおよび／またはベゼル領域のサイズを低減することは、ユーザ体験を改善し、ディスプレイおよび／またはディスプレイを含むデバイスの美観を改善するという利益が追加される。

アクティブな表示領域を増やすことおよび／またはベゼル領域のサイズを縮小することは、デバイスサイズの縮小も可能にする。例えば、ベゼル領域に対するアクティブな表示領域の比率がより大きい、より小さいディスプレイを有するデバイス、例えば、拡張されたアクティブな表示領域を有するデバイスは、ベゼル領域に対するアクティブな表示領域の比率がより小さい、より大きいディスプレイを有する、より大きいデバイスと同じアクティブな表示領域を有することができる。したがって、より大きなデバイスの代わりに、改善された表示を有する、より小さなデバイスを選択してもよい。より小さいデバイスの利点は、例えば、材料要件およびコストの低減、重量の低減、人間工学的改善などを含む。

図１に示されるように、ディスプレイ１００は、受け取られた画像データに少なくとも部分的に基づいて、それのアクティブな表示領域１１０内の画素１１６の輝度を制御することによって、画像フレームを表示してもよい。画像フレームの表示を容易にするために、コントローラ１０２は、画像データをデータドライバ１０８に提供し、タイミングコントローラが、画像データに少なくとも部分的に基づいて、クロック信号を決定して、クロック線１１８を介してＧＩＰゲートドライバに送信してもよい。例として、タイミングコントローラは、データドライバ１０８に含まれてもよい。別の例として、タイミングコントローラは、コントローラ１０２に含まれてもよい。この例では、コントローラ１０２は、タイミング情報および画像データをデータドライバ１０８に供給してもよい。代替的に、タイミング情報は、画像データの一部として含まれてもよい。

コントローラ１０２からデータドライバ１０８によって受信される画像データは、画像フレームを表示するための１つ以上の表示画素１１６の所望の輝度を示してもよい。データドライバ１０８は、画像データを分析して、ＧＩＰ回路１１２に提供されるクロック信号を決定してもよい。クロック信号を決定することは、画像データがどの表示画素１１６に対応するかに少なくとも部分的に基づいてもよい。データドライバ１０８は、クロック信号をクロック線１１８を介してＧＩＰ回路１１２に送信してもよい。代替的に、タイミングコントローラがコントローラ１０２の一部として含まれる場合、コントローラ１０２は、クロック信号を、データドライバ１０８を介してではなく、直接ＧＩＰ回路１１２に与えてもよい。図３Ａ～図３Ｃに関して以下でより詳細に説明するように、クロック線は概して、ゲート線１１４に対して垂直に走る。受信されたクロック信号に少なくとも部分的に基づいて、ＧＩＰ回路１１２は、次いで、ゲート線１１４を介して画素１１６内の画素の行を活性化するためにゲート活性化信号を送信してもよい。例えば、ＧＩＰ回路１１２ａは、ゲート線１１４ａを介して第１の行の画素１１６ａを活性化してもよい。ＧＩＰ回路１１２ｂは、ゲート線１１４ｂを介して第２の行の画素１１６ｂを活性化してもよい。ＧＩＰ回路１１２ｃは、ゲート線１１４ｃを介して最終行の画素１１６ｂを活性化してもよい。ゲート線１１４の各々は、走査線およびＥＭ線を含んでもよい。たとえば、ゲート線１１４ａは、ディスプレイ１００の第１の走査線および第１のＥＭ線を含んでもよく、ゲート線１１４ｂは、ディスプレイ１００の第２の走査線および第２のＥＭ線を含んでもよく、ゲート線１１４ｃは、ディスプレイ１００の最終走査線および最終ＥＭ線を含んでもよい。

活性化されると、画素１１６のうちの１つ以上の画素の輝度が、データ線１２０を介して受信される画像データによって調整されてもよい。いくつかの実施形態では、データドライバ１０８は、コントローラ１０２からデジタル画像データを受け取ることによって電圧データを生成してもよい。次いで、データドライバ１０８は、画像データを、活性化された表示画素１１６に供給してもよい。したがって、図示のように、画素１１６の各表示画素は、ゲート線１１４のうちのあるゲート線（たとえば走査線）とデータ線１２０のうちのあるデータ線（たとえばソース線）との交点に位置してもよい。受け取られた画像データに基づいて、表示画素１１６のうちの１つ以上は、電源から供給される電力を用いて、それらの輝度を調整してもよい。

画素１１６における各表示画素は、１つ以上の回路切換用薄膜トランジスタ（ＴＦＴ）と、ストレージキャパシタと、複数の副画素要素からなってもよいＬＥＤと、駆動用ＴＦＴとを含んでもよい。各表示画素はまた、１つ以上の追加のキャパシタ、たとえば、駆動用ＴＦＴのゲートとＬＥＤとの間のゲートソースキャパシタなどの追加の構成要素を含んでもよい。輝度の調整を容易にするために、各画素１１６の駆動用ＴＦＴおよび各画素１１６の１つ以上の回路切換用ＴＦＴは、各々、そのそれぞれのゲートに印加される電圧によってオンオフが制御可能な切換素子として機能してもよい。例として、画素１１６ａの行の所与の画素の回路切換用ＴＦＴのゲートは、ゲート線１１４ａに電気的に接続されてもよい。画素の回路切換用ＴＦＴのソースは、データ線１２０ａなどの、データ線１２０の１つに電気的に結合されてもよい。したがって、画素の回路切換用ＴＦＴが、閾値電圧を超えるゲート活性化信号をゲート線１１４ａから受け取ると、回路切換用ＴＦＴは、オンになり、それによって、画素を活性化し、そのストレージキャパシタを、そのデータ線１２０ａで受け取られた画像データで充電してもよい。ゲート活性化信号は、ＧＩＰ回路１１２ａによって提供されてもよい。

具体的には、ゲート活性化信号は、ゲート線１１４ａの走査線を介して供給される走査信号であってもよい。ゲート線１１４ａの走査線に走査信号が供給されると、ディスプレイ１００の画素１１６ａの行の画素のうちの１つ以上が選択され、それぞれ、データ線１２０から供給されるデータ信号を受け取る。それぞれのデータ信号を受け取った画素１１６ａの行の画素は、データ信号に応じた輝度で光を生成し、それによって、画像（例えば所定の画像）を表示する。ここで、各画素の発光時間は、ゲート線１１４ａのＥＭ線から供給されるＥＭ信号によって制御される。画素１１６ａの行における１つ以上の画素に供給されるＥＭ信号は、ＧＩＰ回路１１２ａによって与えられてもよい。一般に、ＥＭ信号は、１本または２本の走査線に供給される走査信号と重なり、データ信号が供給される画素を非発光状態とする。

いくつかの実施形態では、所与の画素のための駆動用ＴＦＴのゲートは、ストレージキャパシタに電気的に結合される。本実施形態において、ストレージキャパシタの電圧は、駆動用ＴＦＴの動作を制御してもよい。例として、駆動用ＴＦＴは、電源から画素の対応するＬＥＤを通って流れる供給電流の大きさを制御するために、活性領域において動作されてもよい。ゲート－ソース間電圧差（例えば、ストレージキャパシタ電圧）の大きさがその閾値電圧を上回って増加すると、駆動用ＴＦＴは、電力を伝導するために利用可能なそれのチャネルの量を増加させ、それによって、ＬＥＤに流れる供給電流を増加させてもよい。ゲート－ソース間電圧差の大きさが、依然としてそれの閾値電圧を上回りながら減少するにつれて、駆動用ＴＦＴは、電力を伝導するために利用可能なそれのチャネルの量を減少させ、それによって、ＬＥＤに流れる供給電流を減少させてもよい。このようにして、ディスプレイ１００は、画像フレームを表示するために各表示画素１１６の輝度を制御してもよい。

図示されるように、画素１１６は、複数の行および複数の列を有する、アクティブな表示領域１１０内のアレイとして配列される。図２に関して以下でより詳細に説明するように、アクティブな表示領域１１０の第１の部分において、複数のＧＩＰ回路１１２は、各行が複数のＧＩＰ回路１１２のうちの少なくとも１つのＧＩＰ回路を含むように、画素１１６のアレイに設けられる。アクティブな表示領域１１０は、ＧＩＰ回路を含まない第２の部分を含んでもよい。アクティブな表示領域１１０のこの第２の部分は、画素およびそれらの対応する回路のみを含んでもよい。上述したように、ＧＩＰ回路１１２は、たとえば走査信号およびＥＭ信号を含むゲート信号を画素１１６に供給する。ＧＩＰ回路１１２は、各々ＴＦＴを含んでもよく、アクティブな表示領域１１０の境界において、隣接する画素間、例えば同じ画素行の画素間に設けられてもよい。

ＧＩＰ回路１１２は、データドライバ１０８からクロック線１１８を介してクロック信号を受信してもよい。ＧＩＰ回路１１２は、それらが画素１１６に提供するゲート信号を生成する際に、クロック信号を用いてもよい。いくつかの実現例では、クロック信号は、コントローラ１０２によってデータドライバ１０８に与えられていることがある。いくつかの実現例では、コントローラ１０２は、クロック信号を、データドライバ１０８を通してではなく、直接ＧＩＰ回路１１２に与えてもよい。

図２は、複数のアクティブな表示領域を有するディスプレイ２００を示す例示的な図である。いくつかの実現例では、ディスプレイ２００は、図１に示すディスプレイ１００である。

ディスプレイ２００は、非表示領域であるベゼル領域２０２と、アクティブな表示領域２１０とを含む。ベゼル領域２０２は、発光画素を含まない。しかしながら、ベゼル領域２０２は、ディスプレイ２００のいくつかの構成要素を収容してもよい。例えば、電源線または封入構造が、ベゼル領域２０２内に配置されてもよい。

アクティブな表示領域２１０は、第１のアクティブな表示領域２２２と拡張されたアクティブな表示領域２２４とを含む。アクティブな表示領域２１０は、発光画素のアレイを含んでもよい。いくつかの実現例では、アクティブな表示領域２１０は、図１に示すアクティブな表示領域１１０である。いくつかの実現例では、アクティブな表示領域２１０は、図３Ａに示すアクティブな表示領域３１０ａである。いくつかの実現例では、アクティブな表示領域２１０は、図３Ｂに示すアクティブな表示領域３１０ｂである。いくつかの実現例では、アクティブな表示領域２１０は、図３Ｃに示すアクティブな表示領域３１０ｃである。

いくつかの実現例では、ベゼル領域２０２は、アクティブな表示領域の幅よりも小さい幅を有する。いくつかの実現例では、ベゼル領域２０２は、１ｍｍ未満の幅を有する。

アクティブな表示領域２２２は、埋込み画素を個別ＧＩＰ回路なしで有するアクティブな表示領域２１０の一部に対応する。拡張されたアクティブな表示領域２２４は、埋込み画素を個別ＧＩＰ回路とともに有するアクティブな表示領域２１０の一部に対応する。拡張されたアクティブな表示領域２２４は、ディスプレイ２００の縁部とアクティブな表示領域２２２との間に位置する。例えば、拡張されたアクティブな表示領域２２４は、ディスプレイ２００のベゼル領域２０２とアクティブな表示領域２２２との間に位置する。ＧＩＰ回路は、拡張されたアクティブな表示領域２２４内の隣接する画素間に設けられてもよい。したがって、拡張されたアクティブな表示領域２２４内には個別ＧＩＰ回路によって占有されるいくらかの空間があるため、アクティブな表示領域２２２は、拡張されたアクティブな表示領域２２４の解像度よりも大きい解像度、例えば、画素密度を有することが可能である。すなわち、アクティブな表示領域２２２は、拡張されたアクティブな表示領域２２４よりも高密度の画素を収容することができる。具体的には、拡張されたアクティブな表示領域２２４の解像度は、アクティブな表示領域２２２の最大可能解像度の２５％～７５％に達し得る。したがって、拡張されたアクティブな表示領域２２４は、アクティブな表示領域２２２の解像度または画素密度の２５％～７５％である解像度または画素密度を有してもよい。拡張されたアクティブな表示領域２２４の解像度は、拡張されたアクティブな表示領域２２４内のＧＩＰ回路の密度と、拡張されたアクティブな表示領域２２４内のＧＩＰ回路および画素の配置とに依存してもよい。

アクティブな表示領域２２２は、拡張されたアクティブな表示領域２２４の幅よりも大きい幅を有してもよい。図示のように、アクティブな表示領域２２２は、拡張されたアクティブな表示領域２２４の幅よりも大きい幅を有する。両方のアクティブな表示領域２２２および２２４の幅は、アクティブな表示領域２１０の画素のアレイにおける画素の行の方向にあるように定義されてもよい（図３Ａ～図３Ｃ参照）。同様に、アクティブな表示領域２２２は、拡張されたアクティブな表示領域２２４の面積よりも大きい面積を有してもよい。加えて、アクティブな表示領域２２２は、ベゼル領域２０２の幅よりも大きい幅、例えば、１ｍｍ以上の幅を有してもよい。さらに、拡張されたアクティブな表示領域２２４は、ベゼル領域２０２の幅よりも大きい幅、たとえば、１ｍｍ以上の幅を有してもよい。

アクティブな表示領域２２２が拡張されたアクティブな表示領域２２４よりも高い画素密度を有することに起因して、および／またはアクティブな表示領域２２２が拡張されたアクティブな表示領域２２４よりも大きい面積を占有することに起因して、アクティブな表示領域２２２は、ディスプレイ２００の画素の大部分または膨大な大部分を含んでもよい。膨大な大部分の画素は、例えば、全画素の７５％以上、全画素の８０％以上、全画素の９０％以上、全画素の９５％以上、全画素の９７％以上、全画素の９７％以上などとして定義されてもよい。

図３Ａ～図３Ｃは、個別ゲートインパネルのアクティブな表示領域を有するディスプレイのアクティブな表示領域の例の図である。

図３Ａは、表示装置のアクティブな表示領域３１０ａを示す。アクティブな表示領域３１０ａは、画素１１６のアレイを含む。表示装置は、図１に示すディスプレイ１００であってもよい。表示装置は、図２に示すディスプレイ２００であってもよい。アクティブな表示領域３１０ａは、アクティブな表示領域３２２ａおよび拡張されたアクティブな表示領域３２４ａを含む。拡張されたアクティブな表示領域３２４ａは、画素３１６の埋込み画素を、個別ＧＩＰ回路３１２のすべてとともに含む。アクティブな表示領域３２２ａは、個別ＧＩＰ回路３１２のいずれも含まない。代わりに、アクティブな表示領域は、画素３１６の一部のみ、およびそれらのそれぞれの回路を含む。

拡張されたアクティブな表示領域３２４ａ内の各行は、複数の画素３１６のうちの少なくとも１つの発光画素によって分離された、複数のＧＩＰ回路３１２のうちの少なくとも２つのＧＩＰ回路（ここでは、各行は３つのＧＩＰ回路を含む）を含む。各行のＧＩＰ回路は、拡張されたアクティブな表示領域３２４ａおよびアクティブな表示領域３２２ａの両方における対応する行の発光画素に信号を提供するよう構成される。例えば、第２の行の画素に対応するＧＩＰ回路３１２ｂは、ゲート線３１４ｂを介して画素３１６ｂの行の画素の各々にゲート信号を供給するよう構成される。具体的には、ＧＩＰ回路３１２ｂは、画素３１６ｂの行の画素の各々に、走査線３３０ｂを介して走査信号を供給し、ＥＭ線３３２ｂを介してＥＭ信号を供給してもよい。

図３Ａに示されるように、拡張されたアクティブな表示領域３２４ａは、所与の行の画素およびＧＩＰ回路が、後続の行の画素およびＧＩＰ回路に対して１だけオフセットされるように、市松模様パターンに配置される。図示のように、アクティブな表示領域３１０ａの第１の行は、画素３１６ａおよびＧＩＰ回路３１２ａの行を含む。例として、拡張されたアクティブな表示領域３２４ａは、第１の行の配置については、第１の行が画素で始まり、第１のＧＩＰ回路が続き、第２の画素が続き、第２のＧＩＰ回路が続き、第３の画素が続き、第３のＧＩＰ回路が続き、...というように配置される。アクティブな表示領域３１０ａの第２の行は、画素３１６ｂおよびＧＩＰ回路３１２ｂの行を含む。拡張されたアクティブな表示領域３２４ａ内の第２の行の画素およびＧＩＰ回路は、拡張されたアクティブな表示領域３２４ａ内の前行（例えば第１の行）ならびに後続行の画素およびＧＩＰ回路に対して１だけオフセットされ、それによって、拡張されたアクティブな表示領域３２４ａの残りの全体にわたって連続する市松模様パターンを形成する。例えば、拡張されたアクティブな表示領域３２４ａは、第２の行の配置については、第２の行がＧＩＰ回路で始まり、画素が続き、第２のＧＩＰ回路が続き、第２の画素が続き、第３のＧＩＰ回路が続き、第３の画素が続き、...というように配置される。

この市松模様配置では、アクティブな表示領域３２２ａ内の複数のデータ線３２０のうちの各データ線、例えばデータ線３２０ｅ～３２０ｉの各々は、対応する列の発光画素の各々を電気的に接続する。例えば、データ線３２０ｅは、アクティブな表示領域３１０ａの画素アレイの７列目の発光画素の各々を電気的に接続する。

この市松模様配置では、拡張されたアクティブな表示領域３２４ａ内の複数のデータ線３２０のうちの各データ線、例えばデータ線３２０ａ～３２０ｄの各々は、複数の対応する列の発光画素の各々を電気的に接続する。たとえば、データ線３２０ａは、アクティブな表示領域３１０ａの画素アレイの第１および第２の列の発光画素の各々を電気的に接続する。

画素３１６の各々は、データ線３２０のうちの１つに電気的に結合される。データ線３２０は概して垂直であるが、それらは、拡張されたアクティブな表示領域３２４ａが図示のように市松模様パターンで配置される場合のように、アクティブな表示領域３１０ａの画素アレイの複数の列の画素に電気的に結合されてもよい。画素３１６は、ゲート線３１４にも電気的に結合される。ゲート線３１４は、各々、複数の走査線３３０のそれぞれの走査線および複数のＥＭ線３３２のうちのＥＭ線を含む。したがって、画素３１６の各々は、走査線３３０のうちのある走査線およびＥＭ線３３２のうちのあるＥＭ線に電気的に結合される。たとえば、画素３１６ａの行の画素の各々は、走査線３３０ａおよびＥＭ線３３２ａに電気的に結合される。

各ＧＩＰ回路３１２は、クロック線１１８のうちのあるクロック線に電気的に接続される。ＧＩＰ回路３１２は、ゲート線３１４にも電気的に結合される。したがって、ＧＩＰ回路３１２の各々は、複数の走査線３３０のうちのある走査線および複数のＥＭ線３３２のうちのあるＥＭ線に電気的に結合され、それを通してＧＩＰ回路３１２は信号を画素３１６に提供することができる。

図３Ｂは、表示装置のアクティブな表示領域３１０ｂを示す。アクティブな表示領域３１０ｂは、画素１１６のアレイを含む。表示装置は、図１に示す表示装置１００であってもよい。表示装置は、図２に示す表示装置２００であってもよい。アクティブな表示領域３１０ｂは、アクティブな表示領域３２２ｂおよび拡張されたアクティブな表示領域３２４ｂを含む。拡張されたアクティブな表示領域３２４ｂは、画素３１６の埋込み画素を、個別ＧＩＰ回路３１２のすべてとともに含む。アクティブな表示領域３２２ｂは、個別ＧＩＰ回路３１２のいずれも含まない。代わりに、アクティブな表示領域は、画素３１６の一部のみ、およびそれらのそれぞれの回路を含む。

拡張されたアクティブな表示領域３２４ｂ内の各行は、画素３１６のうちの少なくとも１つの発光画素によって分離されたＧＩＰ回路３１２のうちの少なくとも２つのＧＩＰ回路（ここでは、各行は３つのＧＩＰ回路を含む）を含む。各行のＧＩＰ回路は、拡張されたアクティブな表示領域３２４ｂおよびアクティブな表示領域３２２ｂの両方における対応する行の発光画素に信号を提供するよう構成される。例えば、第２の行の画素に対応するＧＩＰ回路３１２ｂは、ゲート線３１４ｂを介して画素３１６ｂの行の画素の各々にゲート信号を供給するよう構成される。具体的には、ＧＩＰ回路３１２ｂは、画素３１６ｂの行の画素の各々に、走査線３３０ｂを介して走査信号を供給し、ＥＭ線３３２ｂを介してＥＭ信号を供給してもよい。

図３Ｂに示されるように、拡張されたアクティブな表示領域３２４ｂは、拡張されたアクティブな表示領域３２４ｂ内の所与の列が画素またはＧＩＰ回路のいずれかを含むが、両方は含まないように、ストライプパターンで配置される。図示のように、アクティブな表示領域３１０ａの第１の行は、画素３１６ａおよびＧＩＰ回路３１２ａの行を含む。例として、拡張されたアクティブな表示領域３２４ｂは、第１の行の配置については、第１の行が画素で始まり、第１のＧＩＰ回路が続き、第２の画素が続き、第２のＧＩＰ回路が続き、第３の画素が続き、第３のＧＩＰ回路が続き、．．．というように配置される。アクティブな表示領域３１０ｂの第２の行は、画素３１６ｂおよびＧＩＰ回路３１２ｂの行を含む。拡張されたアクティブな表示領域３２４ｂ内の第２の行の画素およびＧＩＰ回路は、拡張されたアクティブな表示領域３２４ｂ内の前行（例えば第１の行）ならびに後続行の画素およびＧＩＰ回路に対してオフセットされず、それによって、拡張されたアクティブな表示領域３２４ｂの残りの全体にわたって連続するストライプパターンを形成する。例えば、拡張されたアクティブな表示領域３２４ｂは、第２の行の配置については、第２の行が画素で始まり、ＧＩＰ回路が続き、第２の画素が続き、第２のＧＩＰ回路が続き、第３の画素が続き、第３のＧＩＰ回路が続き、．．．というように配置される。

このストライプ配列では、アクティブな表示領域３２２ｂ内の複数のデータ線３２０のうちの各データ線、例えばデータ線３２０ｅ～３２０ｉの各々は、対応する列の発光画素の各々を電気的に接続する。例えば、データ線３２０ｅは、アクティブな表示領域３１０ｂの画素アレイ（ここで、各列は、画素またはＧＩＰ回路のいずれかを特徴とする）の７列目の発光画素の各々を電気的に接続する。

このストライプ配置では、拡張されたアクティブな表示領域３２４ｂ内の複数のデータ線３２０のうちの各データ線、例えばデータ線３２０ａ～３２０ｄの各々も、対応する列の発光画素の各々を電気的に接続する。例えば、データ線３２０ａは、アクティブな表示領域３１０ｂの画素アレイの第１の列における発光画素の各々を電気的に接続する。

画素３１６の各々は、データ線３２０のうちの１つに電気的に結合される。拡張されたアクティブな表示領域３２４ｂが図示のようにストライプパターンに配置される場合、データ線３２０は垂直であり、１列の画素に電気的に接続される。画素３１６は、ゲート線３１４にも電気的に結合される。ゲート線３１４は、各々、複数の走査線３３０のそれぞれの走査線および複数のＥＭ線３３２のうちのＥＭ線を含む。したがって、画素３１６の各々は、複数の走査線３３０のうちのある走査線および複数のＥＭ線３３２のうちのあるＥＭ線に電気的に結合される。たとえば、画素３１６ａの行の画素の各々は、走査線３３０ａおよびＥＭ線３３２ａに電気的に結合される。

各ＧＩＰ回路３１２は、複数のクロック線１１８のうちのあるクロック線に電気的に接続される。ＧＩＰ回路３１２は、ゲート線３１４にも電気的に結合される。したがって、ＧＩＰ回路３１２の各々は、複数の走査線３３０のうちのある走査線および複数のＥＭ線３３２のうちのあるＥＭ線に電気的に結合され、それを通してＧＩＰ回路３１２は信号を画素３１６に提供することができる。

図３Ｃは、表示装置のアクティブな表示領域３１０ｃを示す。アクティブな表示領域３１０ｃは、画素１１６のアレイを含む。表示装置は、図１に示す表示装置１００であってもよい。表示装置は、図２に示す表示装置２００であってもよい。アクティブな表示領域３１０ｃは、アクティブな表示領域３２２ｃおよび拡張されたアクティブな表示領域３２４ｃを含む。拡張されたアクティブな表示領域３２４ｃは、画素３１６の埋込み画素を、個別ＧＩＰ回路３１２のすべてとともに含む。アクティブな表示領域３２２ｃは、個別ＧＩＰ回路３１２のいずれも含まない。代わりに、アクティブな表示領域は、画素３１６の一部のみ、およびそれらのそれぞれの回路を含む。

拡張されたアクティブな表示領域３２４ｃ内の各行は、複数の画素３１６のうちの少なくとも１つの発光画素によって分離された複数のＧＩＰ回路３１２のうちの少なくとも２つのＧＩＰ回路を含む。各行のＧＩＰ回路は、拡張されたアクティブな表示領域３２４ｃおよびアクティブな表示領域３２２ｃの両方における対応する行の発光画素に信号を提供するよう構成される。例えば、第２の行の画素に対応するＧＩＰ回路３１２ｂは、ゲート線３１４ｂを介して画素３１６ｂの行の画素の各々にゲート信号を供給するよう構成される。具体的には、ＧＩＰ回路３１２ｂは、画素３１６ｂの行の画素の各々に、走査線３３０ｂを介して走査信号を供給し、ＥＭ線３３２ｂを介してＥＭ信号を供給してもよい。

図３Ｃに示すように、拡張されたアクティブな表示領域３２４ｃは、拡張されたアクティブな表示領域３２４ｃにおいて、所与の行の１つ以上の画素が後続の行の１つ以上の画素と重なり、所与の行の１つ以上のＧＩＰ回路が後続の行の１つ以上の画素に重なるように、菱形パターンで配置される。図示のように、アクティブな表示領域３１０ａの第１の行は、画素３１６ａおよびＧＩＰ回路３１２ａの行を含む。例として、拡張されたアクティブな表示領域３２４ｃは、第１の行の配置については、第１の行が画素で始まり、第１のＧＩＰ回路が続き、第２の画素が続き、第３の画素が続き、第２のＧＩＰ回路が続き、第４の画素が続き、...のように配置される。アクティブな表示領域３１０ｃの第２の行は、画素３１６ｂおよびＧＩＰ回路３１２ｂの行を含む。拡張されたアクティブな表示領域３２４ｃ内の第２の行の画素およびＧＩＰ回路は、拡張されたアクティブな表示領域３２４ｃ内の前行（例えば第１の行）ならびに後続行の画素およびＧＩＰ回路に関して上記で説明された配列に従い、それによって、拡張されたアクティブな表示領域３２４ｃの残りの全体にわたって継続する菱形パターンを形成する。例えば、拡張されたアクティブな表示領域３２４ｃは、第２の行の配置については、第２の行が画素で始まり、第２の画素が続き、ＧＩＰ回路が続き、第３の画素が続き、第４の画素が続き、第２のＧＩＰ回路が続き、...のように配置される。

この菱形配置では、アクティブな表示領域３２２ｃ内の複数のデータ線３２０のうちの各データ線、例えばデータ線３２０ｆ～３２０ｊの各々は、対応する列の発光画素の各々を電気的に接続する。例えば、データ線３２０ｆは、アクティブな表示領域３１０ｃの画素アレイの７列目の発光画素の各々を電気的に接続する。

この菱形構成では、拡張されたアクティブな表示領域３２４ｃ内の複数のデータ線３２０のうちの各データ線、例えばデータ線３２０ａ～３２０ｅの各々は、複数の対応する列の発光画素のうちの少なくともいくつかを電気的に接続する。例えば、データ線３２０ａは、アクティブな表示領域３１０ｃの画素アレイの第１の列における発光画素の各々を電気的に接続し、アクティブな表示領域３１０ｃの画素アレイの第２の列における発光画素のうちのいくつかを電気的に接続する。

画素３１６の各々は、複数のデータ線３２０のうちの１つに電気的に結合される。データ線３２０は、概して垂直であるが、拡張されたアクティブな表示領域３２４ｃが図示のように菱形パターンで配置される場合のように、アクティブな表示領域３１０ｃの画素アレイの複数の列の画素に電気的に結合されてもよい。画素３１６は、ゲート線３１４にも電気的に結合される。ゲート線３１４は、各々、複数の走査線３３０のそれぞれの走査線および複数のＥＭ線３３２のうちのＥＭ線を含む。したがって、画素３１６の各々は、複数の走査線３３０のうちのある走査線および複数のＥＭ線３３２のうちのあるＥＭ線に電気的に結合される。たとえば、画素３１６ａの行の画素の各々は、走査線３３０ａおよびＥＭ線３３２ａに電気的に結合される。

各ＧＩＰ回路３１２は、複数のクロック線１１８のうちのあるクロック線に電気的に接続される。ＧＩＰ回路３１２は、ゲート線３１４にも電気的に結合される。したがって、ＧＩＰ回路３１２の各々は、複数の走査線３３０のうちのある走査線および複数のＥＭ線３３２のうちのあるＥＭ線に電気的に結合され、それを通してＧＩＰ回路３１２は信号を画素３１６に提供することができる。

いくつかの実現例では、図３Ａ～図３Ｃに示す画素３１６の各々は、複数の副画素要素を含む。これらの実現例では、所与の行のためのゲート線１１４の各々は、複数のＥＭ線を含んでもよい。複数のＥＭ線の各々は、画素のアレイの画素の行の各画素の特定の副画素要素に個々のＥＭ信号を送信することが可能であってもよい。たとえば、ゲート線１１４ａは、画素１１６ａの第１の行に対応する３つのＥＭ線を含んでもよい。第１の行の第１のＥＭ線は、画素１１６ａの行の画素の各々の赤色副画素要素に電気的に結合されてもよく、および／またはＥＭ信号を当該赤色副画素要素に転送することが可能であってもよい。第１の行の第２のＥＭ線は、画素１１６ａの行の画素の各々の緑色副画素要素に電気的に結合されてもよく、および／またはＥＭ信号を当該緑色副画素要素に送信することが可能であってもよい。第１の行の第３のＥＭ線は、画素１１６ａの行の画素の各々の青色副画素要素に電気的に結合されてもよく、および／またはＥＭ信号を当該青色副画素要素に転送することが可能であってもよい。

いくつかの実現例について説明した。それにもかかわらず、本開示の精神および範囲から逸脱することなく、様々な修正がなされ得ることが理解されるであろう。例えば、上に示されたフローを、ステップを並べ替え、追加し、または除去して、様々な形態で用いてもよい。

本発明の実施形態および本明細書に記載される機能的動作のすべては、デジタル電子回路において、または本明細書に開示される構造およびそれらの構造的等価物を含むコンピュータソフトウェア、ファームウェア、もしくはハードウェアにおいて、またはそれらの１つ以上の組み合わせにおいて実現されてもよい。本発明の実施形態は、１つ以上のコンピュータプログラム製品、たとえば、データ処理装置によって実行するために、またはデータ処理装置の動作を制御するために、コンピュータ可読媒体上にエンコードされたコンピュータプログラム命令の１つ以上のモジュールとして実現され得る。コンピュータ可読媒体は、機械可読記憶装置、機械可読記憶基板、メモリデバイス、機械可読伝搬信号をもたらす物質の組成、またはそれらの１つ以上の組み合わせとすることができる。「データ処理装置」という用語は、例として、プログラマブルプロセッサ、コンピュータ、または複数のプロセッサもしくはコンピュータを含む、データを処理するためのすべての装置、デバイス、および機械を包含する。装置は、ハードウェアに加えて、当該コンピュータプログラムのための実行環境を作成するコード、例えば、プロセッサファームウェア、プロトコルスタック、データベース管理システム、オペレーティングシステム、またはこれらの１つ以上の組合せを構成するコードを含むことができる。伝搬信号は、人工的に生成された信号、例えば、好適な受信機装置への送信のために情報をエンコードするために生成される、機械生成電気、光学、または電磁信号である。

コンピュータプログラム（プログラム、ソフトウェア、ソフトウェアアプリケーション、スクリプトまたはコードとしても公知である）は、コンパイル型または解釈型言語を含む任意の形式のプログラミング言語で記述され得、それは、スタンドアロンプログラムとして、または、モジュール、コンポーネント、サブルーチン、もしくは、コンピューティング環境で使用するのに好適な他のユニットとして、任意の形態で展開され得る。コンピュータプログラムは、必ずしもファイルシステム内のファイルに対応するとは限らない。プログラムは、他のプログラムまたはデータを保持するファイルの一部分（例えば、マークアップ言語ドキュメントに格納された１つ以上のスクリプト）、当該プログラムに専用の単一ファイル、または複数の協調ファイル（たとえば、１つ以上のモジュール、サブプログラム、もしくはコードの一部を記憶するファイル）に記憶することができる。コンピュータプログラムは、１つのコンピュータ、または１つのサイトに位置し、もしくは複数のサイトにわたって分散され、通信ネットワークによって相互接続された複数のコンピュータ上で実行されるように展開され得る。

本明細書に記載されるプロセスおよび論理フローは、入力データを操作し出力を生成することにより機能を実行するよう１つ以上のプログラマブルプロセッサが１つ以上のコンピュータプログラムを実行することによって実行され得る。本プロセスおよび論理フローの実行、ならびに本装置の実施は、さらに、たとえばＦＰＧＡ（フィールドプログラマブルゲートアレイ）またはＡＳＩＣ（特定用途向け集積回路）といった特殊目的論理回路系によってもなされ得る。

コンピュータプログラムの実行に好適であるプロセッサは、例として、汎用マイクロプロセッサおよび特殊目的マイクロプロセッサの両方、ならびに任意の種類のデジタルコンピュータの任意の１つ以上のプロセッサを含む。一般に、プロセッサは、リードオンリメモリもしくはランダムアクセスメモリまたはその両方から命令およびデータを受取ることになる。コンピュータの必須要素は、命令を実行するためのプロセッサ、ならびに命令およびデータを記憶するための１つ以上のメモリデバイスである。一般に、コンピュータはさらに、たとえば磁気ディスク、光磁気ディスクまたは光ディスクといった、データを格納するための１つ以上の大容量記憶装置を含むか、当該１つ以上の大容量記憶装置からデータを受取るかもしくは当該１つ以上の大容量記憶装置にデータを転送するよう作動的に結合されるか、またはその両方を行うことにもなる。しかしながら、コンピュータはそのような装置を有する必要はない。さらに、コンピュータは、別のデバイス、たとえば、ほんの数例を挙げると、タブレットコンピュータ、携帯電話、携帯情報端末（ＰＤＡ）、モバイルオーディオプレーヤ、全地球測位システム（ＧＰＳ）受信機に組み込まれ得る。コンピュータプログラム命令およびデータを記憶するのに好適なコンピュータ可読媒体は、例として、半導体メモリデバイス、たとえば、ＥＰＲＯＭ、ＥＥＰＲＯＭ、およびフラッシュメモリデバイス；磁気ディスク、たとえば内蔵ハードディスクまたはリムーバブルディスク；光磁気ディスク；およびＣＤ ＲＯＭおよびＤＶＤ－ＲＯＭディスクを含む、あらゆる形態の不揮発性メモリ、媒体、ならびにメモリデバイスを含む。プロセッサおよびメモリは、特殊目的論理回路によって補足され得るか、または特殊目的論理回路に組み込まれ得る。

ユーザとの対話を提供するために、本発明の実施形態は、たとえばＣＲＴ（陰極線管）またはＬＣＤ（液晶ディスプレイ）モニタといったユーザに対して情報を表示するための表示デバイスと、たとえばマウス、トラックボールといったユーザがコンピュータに入力を提供可能であるキーボードおよびポインティングデバイスとを有するコンピュータ上で実現され得る。他の種類のデバイスを用いて、ユーザとの対話を提供することもでき、たとえば、ユーザに提供されるフィードバックは、任意の形態の感覚フィードバック、たとえば、視覚フィードバック、聴覚フィードバック、または触覚フィードバックであり得、ユーザからの入力は、音響入力、音声入力、または触覚入力を含む、任意の形態で受信することができる。

本発明の実施形態は、たとえばデータサーバとしてバックエンドコンポーネントを含む計算システムにおいて実現され得るか、たとえばアプリケーションサーバといったミドルウェアコンポーネントを含む計算システムにおいて実現され得るか、たとえば本発明の実現例とユーザが対話することが可能であるグラフィカルユーザーインターフェイスもしくはウェブブラウザを有するクライアントコンピュータといったフロントエンドコンポーネントを含む計算システムにおいて実現され得るか、または１つ以上のそのようなバックエンドコンポーネント、ミドルウェアコンポーネントもしくはフロントエンドコンポーネントの任意の組合せの計算システムにおいて実現され得る。システムのコンポーネントは、たとえば通信ネットワークといったデジタルデータ通信の任意の形態または媒体によって相互接続され得る。通信ネットワークの例は、ローカルエリアネットワーク（「ＬＡＮ」）および広域ネットワーク（「ＷＡＮ」）、例えばインターネットを含む。

コンピューティングシステムは、クライアントおよびサーバを含むことができる。クライアントとサーバとは一般に互いから遠隔にあり、典型的には通信ネットワークを通じて対話する。クライアントとサーバとの関係は、それぞれのコンピュータ上で実行されるとともに互いに対してクライアント－サーバ関係を有するコンピュータプログラムによって生ずる。

本明細書は多くの詳細を含むが、これらは、本発明の範囲または特許請求され得るものの範囲に対する限定として解釈されるべきではなく、むしろ、本発明の特定の実施形態に特有の特徴の説明として解釈されるべきである。本明細書において別々の実施形態の文脈で記載される特定の特徴は、単一の実施形態において組合せでも実現され得る。反対に、単一の実施形態の文脈において記載されるさまざまな特徴は、複数の実施形態において別々に、または任意の好適な部分的組合わせでも実現され得る。さらに、特徴は、ある組合せにおいて作用すると上で記載され、最初はそのように請求されていさえする場合もあるが、請求される組合せからの１つ以上の特徴はいくつかの場合には当該組合せから削除され得、請求される組合せは、部分的組合わせまたは部分的組合わせの変形例に向けられ得る。

同様に、動作が図においては特定の順に示されているが、そのような動作は、望ましい結果を達成するために、示された当該特定の順もしくは連続した順で実行される必要があると理解されるべきではなく、または、すべての示された動作が実行される必要があると理解されるべきではない。特定の状況では、マルチタスク化および並列処理化が有利である場合もある。さらに、上述の実施形態における様々なシステムコンポーネントの分離は、すべての実施形態においてそのような分離を必要とすると理解されるべきではなく、記載されるプログラムコンポーネントおよびシステムは一般に単一のソフトウェア製品に統合され得るかまたは複数のソフトウェア製品にパッケージ化され得ることが理解されるべきである。

ＨＴＭＬファイルが言及される各事例では、他のファイルタイプまたはフォーマットが代用されてもよい。たとえば、ＨＴＭＬファイルは、ＸＭＬ、ＪＳＯＮ、平文、または他のタイプのファイルによって置き換えられてもよい。さらに、テーブルまたはハッシュテーブルが言及される場合、他のデータ構造（スプレッドシート、リレーショナルデータベース、または構造化ファイルなど）を用いてもよい。

本発明の特定の実施形態について説明してきた。他の実施形態は以下の請求の範囲内にある。たとえば、請求項において記載されるステップは、異なる順で実行され得、それでも望ましい結果を達成し得る。

Claims (20)

1. 表示パネルであって、
   複数の行および複数の列に配置された発光画素のアレイを備え、前記アレイは、第１の画素密度を有する第１の連続領域と、前記第１の画素密度よりも小さい第２の画素密度を有する第２の連続領域と、前記第１の連続領域と前記第２の連続領域との間に延在する前記発光画素の複数の連続列とを含み、前記表示パネルはさらに、
   前記第２の連続領域に設けられた複数のゲートインパネル（ＧＩＰ）回路を備え、前記第２の連続領域の各行は、少なくとも１つの発光画素によって分離された少なくとも２つのＧＩＰ回路を含み、各行の前記ＧＩＰ回路は、前記アレイの前記第１の連続領域および前記第２の連続領域の両方において、対応する行の発光画素に信号を提供するよう構成され、前記表示パネルはさらに、
   前記発光画素のアレイに接続された複数のデータ線を備え、前記データ線の各々は各行の単一の画素を電気的に接続し、前記表示パネルはさらに、
   前記発光画素のアレイに接続された複数の信号線を備え、前記信号線の各々は、対応する行の発光画素およびＧＩＰ回路の各々を電気的に接続する、表示パネル。
2. 前記第２の連続領域は、前記表示パネルの縁部と前記第１の連続領域との間に位置する、請求項１に記載の表示パネル。
3. 前記第２の連続領域の画素密度は、前記第１の連続領域の画素密度の２５％～７５％の範囲である、請求項１または２に記載の表示パネル。
4. 前記第１の連続領域の、前記行の方向に沿った幅は、前記第２の連続領域の、前記行の方向に沿った幅よりも大きい、請求項１～３のいずれか１項に記載の表示パネル。
5. 前記表示パネルの縁部と前記第２の連続領域との間に第３の連続領域をさらに備え、前記第３の連続領域には前記発光画素がない、請求項１～４のいずれか１項に記載の表示パネル。
6. 前記第３の連続領域の、前記行の方向に沿った幅は、前記第２の連続領域の、前記行の方向に沿った幅よりも小さい、請求項５に記載の表示パネル。
7. 前記第２の連続領域内の各行は、交互する発光画素およびＧＩＰ回路を含む、請求項１～６のいずれか１項に記載の表示パネル。
8. 隣接する行における交互する発光画素およびＧＩＰ回路は、前記複数の列のうちの対応する列に配置される、請求項７に記載の表示パネル。
9. 隣接する行における交互する発光画素およびＧＩＰ回路は、市松模様パターンでオフセットされる、請求項７に記載の表示パネル。
10. 隣接する行における交互する発光画素およびＧＩＰ回路は、菱形パターンでオフセットされる、請求項７に記載の表示パネル。
11. 前記第２の連続領域内の行の各画素は、１つより多いＧＩＰ回路によって分離される、請求項１～１０のいずれか１項に記載の表示パネル。
12. 前記第２の連続領域内の行の各ＧＩＰ回路は、１つより多い発光画素によって分離される、請求項１～１１のいずれか１項に記載の表示パネル。
13. 各発光画素は発光ダイオード（ＬＥＤ）を含む、請求項１～１２のいずれか１項に記載の表示パネル。
14. 各ＬＥＤは、有機ＬＥＤ（ＯＬＥＤ）である、請求項１３に記載の表示パネル。
15. 前記複数の信号線は、複数の走査線と、複数の発光制御線とを含み、各走査線および各発光制御線は、対応する行に関連付けられる、請求項１～１４のいずれか１項に記載の表示パネル。
16. 各発光画素は、複数の副画素を含み、
    各行は、複数の対応する発光制御線を有し、前記発光制御線は、前記複数の副画素の各々に対して１つであり、
    前記発光制御線の各々は、対応する行において前記発光画素の各々の対応する副画素を電気的に接続する、請求項１５に記載の表示パネル。
17. 各発光画素は、複数の副画素を含み、
    前記副画素の各々は前記複数の信号線のうちのある信号線に接続される、請求項１～１６のいずれか１項に記載の表示パネル。
18. 各発光画素は、少なくとも１つの薄膜トランジスタ（ＴＦＴ）を含み、
    前記複数のデータ線のうちのあるデータ線は、当該データ線が電気的に接続される各発光画素のＴＦＴに接続され、
    前記複数の信号線のうちのある信号線は、当該信号線が電気的に接続される各発光画素のＴＦＴに接続される、請求項１～１７のいずれか１項に記載の表示パネル。
19. 前記第１の連続領域内のデータ線の各々は、対応する列における発光画素の各々を電気的に接続し、
    前記第２の連続領域内のデータ線の各々は、複数の列における発光画素を電気的に接続する、請求項１～７のいずれか１項に記載の表示パネル。
20. 前記第２の連続領域内のデータ線は、第１の列の奇数行ごとの発光画素の各々と、第２の列の偶数行ごとの発光画素の各々とに電気的に接続する、請求項１～７のいずれか１項に記載の表示パネル。

Images