KR20220051377A - 이산 게이트-인-패널을 구비하는 디스플레이 - Google Patents

이산 게이트-인-패널을 구비하는 디스플레이 Download PDF

Info

Publication number
KR20220051377A
KR20220051377A KR1020227009691A KR20227009691A KR20220051377A KR 20220051377 A KR20220051377 A KR 20220051377A KR 1020227009691 A KR1020227009691 A KR 1020227009691A KR 20227009691 A KR20227009691 A KR 20227009691A KR 20220051377 A KR20220051377 A KR 20220051377A
Authority
KR
South Korea
Prior art keywords
pixels
light emitting
row
pixel
display area
Prior art date
Application number
KR1020227009691A
Other languages
English (en)
Inventor
장순일
최상무
Original Assignee
구글 엘엘씨
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 구글 엘엘씨 filed Critical 구글 엘엘씨
Publication of KR20220051377A publication Critical patent/KR20220051377A/ko

Links

Images

Classifications

    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/30—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels
    • G09G3/32—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED]
    • G09G3/3208—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED]
    • G09G3/3266—Details of drivers for scan electrodes
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/30—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels
    • G09G3/32—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED]
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/04—Structural and physical details of display devices
    • G09G2300/0404—Matrix technologies
    • G09G2300/0408—Integration of the drivers onto the display substrate
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/04—Structural and physical details of display devices
    • G09G2300/0421—Structural details of the set of electrodes
    • G09G2300/0426—Layout of electrodes and connections
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/02—Addressing, scanning or driving the display screen or processing steps related thereto
    • G09G2310/0264—Details of driving circuits
    • G09G2310/0281—Arrangement of scan or data electrode driver circuits at the periphery of a panel not inherent to a split matrix structure
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/02—Addressing, scanning or driving the display screen or processing steps related thereto
    • G09G2310/0264—Details of driving circuits
    • G09G2310/0286—Details of a shift registers arranged for use in a driving circuit

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)
  • Electroluminescent Light Sources (AREA)

Abstract

이산 게이트-인-패널을 구비하는 디스플레이를 위한, 컴퓨터 자장 매체에 인코딩된 프로그램을 포함하는 방법, 시스템, 및 장치. 일부 구현예들에서, 디스플레이는 행들과 열들로 배열된 발광 픽셀들의 어레이를 포함하고, 어레이는 제1 픽셀 밀도를 갖는 제1 연속 영역 및 제1 픽셀 밀도보다 낮은 제2 픽셀 밀도를 갖는 제2 연속 영역을 포함하고, 발광 픽셀들의 복수의 연이어지는 행들은 제1 연속 영역과 제2 연속 영역 사이에서 연장한다. 디스플레이는 또한 제2 연속 영역에 있는 게이트-인-패널(GIP) 회로들, 발광 픽셀들의 어레이에 접속되는 데이터 라인들, 및 발광 픽셀들의 어레이에 접속되는 신호 라인들을 포함한다.

Description

이산 게이트-인-패널을 구비하는 디스플레이
본 명세서는 발광 픽셀을 구비하는 디스플레이에 관한 것이다.
전통적으로, 디스플레이는 유효 표시 영역 및 유효 표시 영역을 둘러싸며 프로세싱 컴포넌트를 포함하는 베젤을 포함한다. 베젤이 클수록 유효 표시 영역과 디스플레이의 유효 크기가 작아진다. 이에 따라 베젤은 사용자 경험을 제한하며 동시에 디스플레이 및/또는 디스플레이를 포함하는 장치의 미적 매력도 감소시킨다.
일부 구현예들에서, 디스플레이 장치는 픽셀들의 어레이를 구비하는 유효 표시 영역을 포함한다. 유효 표시 영역은 제1 유효 표시 영역 및 제2의 확장된 유효 표시 영역을 포함하는 다수의 섹션들을 가질 수 있다. 확장된 유효 표시 영역은 게이트-인-패널(GIP) 회로들과 함께 다수의 내장 픽셀들을 포함할 수 있다. 픽셀 어레이의 각각의 픽셀 행은 확장된 유효 표시 영역 내에 2개 이상의 GIP 회로들을 포함할 수 있다. GIP 회로들은 주어진 픽셀 행의 하나 이상의 픽셀에 인접하게 배치될 수 있다. 확장된 유효 표시 영역과 달리 제1 유효 표시 영역은 GIP 회로를 포함하지 않는다. 제1 유효 표시 영역은 픽셀 어레이의 다수의 내장 픽셀들을 포함한다.
일부 구현예들에서, 픽셀 어레이의 주어진 픽셀 행에 대한 GIP 회로들은 픽셀 행의 픽셀들에 게이트 신호를 제공한다. 이러한 게이트 신호들은 예를 들어 스캔 신호들 및 발광 제어(EM) 신호들을 포함할 수 있다.
일부 구현예들에서, 제1 유효 표시 영역의 해상도, 예컨대 픽셀 밀도는 확장된 유효 표시 영역의 해상도보다 크다.
하나의 일반적인 양태에서, 디스플레이 패널은, 복수의 행들과 복수의 열들로 배열된 발광 픽셀들의 어레이로, 어레이가 제1 픽셀 밀도를 갖는 제1 연속 영역 및 제1 픽셀 밀도보다 낮은 제2 픽셀 밀도를 갖는 제2 연속 영역을 포함하고, 발광 픽셀들의 복수의 연이어지는 행들은 제1 연속 영역과 제2 연속 영역 사이에서 연장하는, 어레이; 제2 연속 영역에 구비되는 복수의 게이트-인-패널(GIP) 회로들로, 제2 연속 영역의 각각의 행이 적어도 하나의 발광 픽셀에 의해 분리되는 적어도 2개의 GIP 회로들을 포함하고, 각각의 행의 GIP 회로는 어레이의 제1 영역 및 제2 영역 둘 다에서 상응하는 행의 발광 픽셀들에 신호들을 제공하도록 구성되는, GIP 회로들; 발광 픽셀들의 어레이에 접속되는 복수의 데이터 라인들로, 데이터 라인들 각각이 각각의 행의 단일 픽셀을 전기적으로 접속시키는, 데이터 라인들; 및 발광 픽셀들의 어레이에 접속되는 복수의 신호 라인들로, 신호 라인들 각각이 상응하는 행의 발광 픽셀들 및 GIP 회로들 각각을 전기적으로 접속시키는, 신호 라인들을 포함한다.
구현예들은 아래의 특징들 중 하나 이상을 포함할 수 있다. 예를 들어, 일부 구현예들에서, 제2 연속 영역은 디스플레이의 가장자리와 제1 연속 영역 사이에 위치된다.
일부 구현예들에서, 제2 연속 영역의 픽셀 밀도가 제1 연속 영역의 픽셀 밀도의 25% 내지 75% 범위이다.
일부 구현예들에서, 제1 연속 영역의 행 방향 폭이 제2 연속 영역의 행 방향 폭보다 크다.
일부 구현예들에서, 디스플레이 패널이 디스플레이 패널의 가장자리와 제2 연속 영역 사이의 제3 연속 영역을 더 포함하되, 제3 연속 영역에는 발광 픽셀들이 없다.
일부 구현예들에서, 제3 연속 영역의 행 방향 폭이 제2 연속 영역의 행 방향 폭보다 작다.
일부 구현예들에서, 제2 연속 영역의 각각의 행이 교번하는 발광 픽셀들 및 GIP 회로들을 포함한다.
일부 구현예들에서, 인접한 행들의 교번하는 발광 픽셀들 및 GIP 회로들이 열들 중 상응하는 열들에 배열된다.
일부 구현예들에서, 인접한 행들의 교번하는 발광 픽셀들 및 GIP 회로들이 바둑판 패턴으로 오프셋된다.
일부 구현예들에서, 인접한 행들의 교번하는 발광 픽셀들 및 GIP 회로들이 다이아몬드 패턴으로 오프셋된다.
일부 구현예들에서, 제2 연속 영역의 행의 각각의 픽셀은 하나 이상의 GIP 회로에 의해 분리된다.
일부 구현예들에서, 제2 연속 영역의 행의 각각의 GIP 회로가 하나 이상의 발광 픽셀에 의해 분리된다.
일부 구현예들에서, 각각의 발광 픽셀이 발광 다이오드(LED)를 포함한다.
일부 구현예들에서, 각각의 LED가 유기 LED(OLED)이다.
일부 구현예들에서, 복수의 신호 라인들이 복수의 스캔 라인들 및 복수의 발광 제어 라인들을 포함하고, 각각의 스캔 라인 및 각각의 발광 제어 라인은 상응하는 행과 연관된다.
일부 구현예들에서, 각각의 발광 픽셀이 복수의 서브 픽셀들을 포함하고, 각각의 행은 다수의 상응하는 발광 제어 라인들을 가지되, 하나의 발광 제어 라인은 복수의 서브 픽셀들의 서브 픽셀들 각각을 위한 것이고, 그리고 발광 제어 라인들 각각은 상응하는 행의 발광 픽셀들 각각의 상응하는 서브 픽셀을 전기적으로 접속시킨다.
일부 구현예들에서, 각각의 발광 픽셀이 복수의 서브 픽셀들을 포함하고, 서브 픽셀들 각각은 복수의 신호 라인들의 신호 라인에 접속된다.
일부 구현예들에서, 각각의 발광 픽셀이 적어도 하나의 박막 트랜지스터(TFT)를 포함하고, 복수의 데이터 라인들의 데이터 라인은 각각의 발광 픽셀의 TFT에 접속되되, 해당 데이터 라인이 각각의 발광 픽셀의 TFT에 전기적으로 접속되고, 그리고 복수의 신호 라인들의 신호 라인은 각각의 발광 픽셀의 TFT에 접속되되, 해당 신호 라인이 각각의 발광 픽셀의 TFT에 전기적으로 접속된다.
일부 구현예들에서, 제1 연속 영역의 데이터 라인들 각각이 상응하는 열의 발광 픽셀들 각각을 전기적으로 접속시키고, 그리고 제2 연속 영역의 데이터 라인들 각각은 다수의 열들의 발광 픽셀들을 전기적으로 접속시킨다.
일부 구현예들에서, 제2 연속 영역의 데이터 라인이 제1 열의 모든 홀수 행의 발광 픽셀들 각각에 그리고 제2 열의 모든 짝수 행의 발광 픽셀들 각각에 전기적으로 접속된다.
유리한 구현예들은 아래의 특징들 중 하나 이상을 포함할 수 있다. 예를 들어, 비표시 영역(예컨대, 베젤) 대신 유효 표시 영역에 GIP 회로들을 구비함으로써, 유효 표시 영역의 크기가 증가되고 비표시 영역의 크기는 감소될 수 있다. 유효 표시 영역의 이러한 확장은 예를 들어, 그러한 디스플레이를 수용하는 장치의 기능 및 미적 매력을 개선하고 그리고 유효 표시 크기가 동일하면서도 보다 작은 장치의 창안을 가능하게 하는 보다 작은 베젤을 포함하는 많은 이점들을 제공한다. 구체적으로, 이러한 기술은 디스플레이 장치의 베젤 크기를 50%에서 75% 이상 감소시키는 데 사용될 수 있다. 유효 표시 크기가 동일하면서도 보다 작은 장치를 사용하면 예를 들어 보다 요구되는 재료가 적고, 인체 공학적으로 개선되고, 미적 매력이 개선되는 등 고유한 이점들을 제공한다.
또한, 제1 유효 표시 영역(예컨대, 완전 해상도 표시 영역)과 디스플레이 장치의 베젤 사이에 확장된 디스플레이 영역(예컨대, 저해상도 표시 영역)을 배치하는 것에 의해, 다른 위치에 확장 표시 영역을 배치하는 것과 비교할 때 디스플레이 장치 및 그러한 디스플레이를 수용하는 장치의 미적 매력이 개선되는데, 이는 인간의 눈이 예를 들어 디스플레이 장치의 중앙에서보다 디스플레이 장치의 가장자리에서의 불균일성에 덜 민감하기 때문이다.
본 발명의 하나 이상의 실시예의 세부사항은 첨부 도면 및 아래의 상세한 설명에 기재되어 있다. 본 발명의 다른 특징들 및 장점들은 상세한 설명, 도면 및 특허청구범위로부터 명백해질 것이다.
도 1은 발광 픽셀 및 GIP 회로를 구비하는 디스플레이의 예를 도식적으로 도시하는 블록도이다.
도 2는 다수의 유효 표시 영역을 구비하는 디스플레이의 예를 도시하는 도면이다.
도 3a 내지 도 3c는 이산 게이트-인-패널(gate-in-panel) 유효 표시 영역을 구비하는 디스플레이의 유효 표시 영역의 예를 도시하는 도면이다.
여러 도면들에서 유사한 참조 번호 및 명칭은 유사한 요소를 지칭한다.
디스플레이는 유효 표시 영역, 확장된 유효 표시 영역 및 1mm 이하의 얇은 베젤을 포함한다. 확장된 유효 표시 영역은 GIP(gate-in-panel) 회로와 발광 다이오드(LED)(예컨대, 마이크로 LED) 또는 유기 발광 다이오드(OLED)(예컨대, 마이크로 LED)와 같은 내장 발광 픽셀을 포함한다. 확장된 유효 표시 영역에 GIP 회로를 제공하면, 디스플레이가 감소된 베젤 영역, 유효 표시 영역과 확장된 유효 표시 영역의 조합에 의해 형성되는 증가된 총 유효 표시 영역, 및 유효 표시 영역과 비교하여 확장된 유효 표시 영역에서의 낮은 해상도를 갖게 된다.
도 1은 발광 픽셀 및 GIP 회로를 구비하는 예시적인 디스플레이(100)의 도식적인 블록도이다. 디스플레이(100)는 유효 표시 영역(110), 프로세서(104)와 메모리(106)를 구비하는 제어기(102), 소스 또는 데이터 드라이버(108), 다수의 GIP 회로들(112), 및 다수의 발광 픽셀들(116)을 포함한다. 추가로, 디스플레이(100)는 픽셀들(116)에 전기적으로 접속되어 전력을 공급하는 전원을 포함한다. 픽셀들(116)은 유효 표시 영역(110)에 다수의 행과 열을 갖는 어레이로 배열된다. 유효 표시 영역(110)의 일부분에서, GIP 회로(112)는 픽셀(116) 어레이에 각각의 행이 GIP 회로들(112) 중 적어도 하나의 GIP 회로를 포함하도록 구비된다.
GIP 회로(112)는 픽셀들(116) 각각이 전기적으로 접속된 게이트 라인들(114)에 게이트 신호들을 공급한다. 게이트 라인들(114)을 통해, 픽셀들(116)은 게이트 신호들을 수신한다. 게이트 신호는 스캔 및 발광 제어(EM, Emission Control) 신호가 포함한다. 이에 따라 GIP 회로들(112)은 스캔 드라이버 및 EM 드라이버의 역할을 한다. 구체적으로, 특정한 행의 GIP 회로들이 해당 행의 픽셀들에 대한 스캔 드라이버 및 EM 드라이버의 역할을 한다. GIP 회로들(112)은 하나 이상의 박막 트랜지스터(TFT)를 포함할 수 있다.
픽셀들(116)은 발광 다이오드(LED), 유기 발광 다이오드(OLED), 마이크로 발광 다이오드(micro-LED), 또는 마이크로 유기 발광 다이오드(micro-OLED)일 수 있다. 픽셀들(116) 각각은 2개 이상의 서브-픽셀 요소들을 포함할 수 있다. 예를 들어, 픽셀들(116) 각각은 하나 이상의 적색 마이크로 LED, 하나 이상의 녹색 마이크로 LED, 및 하나 이상의 청색 마이크로 LED를 포함할 수 있다. 픽셀들(116) 각각은 하나 이상의 TFT를 포함할 수 있다. 예를 들어, 픽셀들(116) 각각은 하나 이상의 회로 스위칭 TFT 및 구동 TFT를 포함할 수 있다. 픽셀(116) 각각은 하나 이상의 커패시터, 예를 들어, 저장 커패시터와 같은 다른 컴포넌트들을 포함할 수 있다.
도 1의 예에 도시된 디스플레이(100)의 유효 표시 영역(110). 도 1은 수백, 수천 또는 수백만 개의 픽셀들(116)을 포함할 수 있다. 유사하게, 디스플레이(100)의 유효 표시 영역(110)은 수백 또는 수천 개의 GIP 회로들(112)을 포함할 수 있다.
제어기(102)는 이미지 데이터를 데이터 드라이버(108)에 제공하고 데이터 드라이버(108)의 동작을 제어할 수 있다. 이미지 데이터는 클록 신호와 같은 타이밍 정보를 포함할 수 있다. 대안적으로, 제어기(102)는 클록 신호와 같은 타이밍 정보를 데이터 드라이버(108)에 제공할 수 있다. 제어기(102)는 프로세서(104) 및 메모리(106)를 포함할 수 있다.
데이터 드라이버(108)는 제어기(102)로부터 이미지 데이터를 수신한다. 데이터 드라이버(108)는 클록 라인들(118)을 통해 GIP 회로들(112)에 클록 신호를 공급할 수 있다. 데이터 드라이버(108)는 데이터 라인들(120)을 통해 픽셀들(116)에 이미지 데이터를 공급할 수 있다.
본 문서에 개시된 기술은 유효 표시 영역 대 베젤 또는 비표시 영역에 대한 비가 더 큰 디스플레이 장치를 제공하는 데 사용될 수 있다. 확장된 유효 표시 영역에 GIP 회로를 제공하고 해당 영역에 발광 픽셀들을 내장시킴으로써, 디스플레이 장치의 유효 표시 영역의 양이 증가할 수 있고 디스플레이의 베젤 영역이 감소될 수 있다. 구체적으로, 이러한 기술은 디스플레이 장치의 베젤 크기를 50%에서 75% 이상 감소시키는 데 사용될 수 있다. 유효 표시 영역을 증가시키고 그리고/또는 베젤 영역의 크기를 감소시키면 사용자 경험을 개선하고 디스플레이 및/또는 디스플레이를 포함하는 장치의 미적 매력을 개선하는 추가적인 이점이 있다.
유효 표시 영역을 증가시키고 그리고/또는 베젤 영역의 크기를 감소시키면 장치 크기도 줄일 수 있다. 예를 들어, 유효 표시 영역 대 베젤 영역의 비가 더 크면서 더 작은 디스플레이를 갖는 장치, 예컨대 확장된 유효 표시 영역을 갖는 장치는 유효 표시 영역 대 베젤 영역의 비가 더 작으면서 더 큰 디스플레이를 갖는 더 큰 장치와 동일한 유효 표시 영역을 가질 수 있다. 따라서 개선된 디스플레이를 갖는 더 작은 장치가 더 큰 장치 대신 선택될 수 있다. 더 작은 장치의 이점으로는 예를 들어 재료에 대한 요구 및 비용의 감소, 무게 감소, 보다 우수한 인체 공학 등이 있다.
도 1에 도시된 바와 같이, 디스플레이(100)는 적어도 부분적으로 수신된 이미지 데이터에 기초하여 유효 표시 영역(110)에 있는 픽셀들(116)의 휘도를 제어하는 것에 의해 이미지 프레임들을 표시할 수 있다.
이미지 프레임의 표시를 용이하게 하기 위해, 제어기(102)는 이미지 데이터를 데이터 드라이버(108)에 제공할 수 있고 타이밍 제어기는 적어도 부분적으로 이미지 데이터에 기초하여 클록 신호를 결정하고 클록 라인들(118)을 통해 GIP 게이트 드라이버로 전송할 수 있다. 일 예로, 타이밍 제어기는 데이터 드라이버(108)에 포함될 수 있다. 다른 예로, 타이밍 제어기는 제어기(102)에 포함될 수 있다. 이 예에서, 제어기(102)는 타이밍 정보 및 이미지 데이터를 데이터 드라이버(108)에 공급할 수 있다. 대안적으로, 타이밍 정보가 이미지 데이터의 일부로 포함될 수 있다.
데이터 드라이버(108)에 의해 제어기(102)로부터 수신된 이미지 데이터는 이미지 프레임을 표시하기 위한 하나 이상의 디스플레이 픽셀들(116)의 원하는 휘도를 지시할 수 있다. 데이터 드라이버(108)는 이미지 데이터를 분석하여 GIP 회로들(112)에 제공되는 클록 신호를 결정할 수 있다. 클록 신호의 결정은 적어도 부분적으로 이미지 데이터에 상응하는 디스플레이 픽셀들(116)에 기초할 수 있다. 데이터 드라이버(108)는 클록 신호를 클록 라인들(118)을 통해 GIP 회로(112)에 전송할 수 있다. 대안적으로, 타이밍 제어기가 제어기(102)의 일부로 포함되는 경우, 제어기(102)는 데이터 드라이버(108)를 통하지 않고 GIP 회로들(112)에 직접 클록 신호를 제공할 수 있다. 도 3a 내지 도 3c와 관련하여 아래에서 보다 상세하게 설명하는 바와 같이, 클록 라인들은 일반적으로 게이트 라인들(114)에 대해 수직하게 이어진다. 적어도 부분적으로 수신된 클록 신호에 기초하여, GIP 회로들(112)은 게이트 활성화 신호들을 송신하여 게이트 라인들(114)을 통해 픽셀들(116) 내의 하나의 행의 픽셀들을 활성화시킨다. 예를 들어, GIP 회로들(112a)은 게이트 라인(114a)을 통해 제1 행의 픽셀들(116a)을 활성화시킬 수 있다. GIP 회로들(112b)은 게이트 라인(114b)을 통해 제2 행의 픽셀들(116b)을 활성화시킬 수 있다. GIP 회로들(112c)은 게이트 라인(114c)을 통해 마지막 행의 픽셀들(116b)을 활성화시킬 수 있다. 게이트 라인들(114) 각각은 스캔 라인 및 EM 라인을 포함할 수 있다. 예를 들어, 게이트 라인(114a)은 제1 스캔 라인 및 제1 EM 라인을 포함할 수 있고, 게이트 라인(114b)은 제2 스캔 라인 및 제2 EM 라인을 포함할 수 있으며, 게이트 라인(114c)은 디스플레이(100)의 최종 스캔 라인 및 최종 EM 라인을 포함할 수 있다.
활성화될 때, 픽셀들(116) 중 하나 이상의 휘도가 데이터 라인들(120)을 통해 수신된 이미지 데이터에 의해 조정될 수 있다. 일부 실시예에서, 데이터 드라이버(108)는 제어기(102)로부터 디지털 이미지 데이터를 수신하는 것에 의해 전압 데이터를 생성할 수 있다. 그런 다음, 데이터 드라이버(108)는 활성화된 표시 픽셀들(116)에 이미지 데이터를 공급할 수 있다. 따라서, 도시된 바와 같이, 픽셀(116)의 각각의 표시 픽셀은 게이트 라인들(114)의 게이트 라인(예: 스캔 라인)과 데이터 라인들(120)의 데이터 라인(예: 소스 라인)의 교차점에 위치할 수 있다. 수신된 이미지 데이터에 기초하여, 디스플레이 픽셀들(116) 중 하나 이상이 전원으로부터 공급되는 전력을 사용하여 그 휘도를 조정할 수 있다.
픽셀들(116)의 각각의 표시 픽셀은 하나 이상의 회로 스위칭 박막 트랜지스터(TFT), 저장 커패시터, 다수의 서브 픽셀 요소들로 구성될 수 있는 LED, 및 구동 TFT를 포함할 수 있다. 각각의 표시 픽셀은 또한 하나 이상의 추가 커패시터, 예컨대 구동 TFT의 게이트와 LED 사이의 게이트-소스 커패시터와 같은 추가 컴포넌트들을 포함할 수 있다. 휘도 조정을 용이하게 하기 위해, 픽셀들(116) 각각의 구동 TFT 및 픽셀들(116) 각각의 하나 이상의 회로 스위칭 TFT는 각각이 각각의 게이트에 인가되는 전압에 의해 제어 가능하게 턴 온 및 턴 오프되는 스위칭 장치의 역할을 할 수 있다. 일 예로, 한 행의 픽셀들(116a) 중에서 주어진 픽셀의 회로 스위칭 TFT의 게이트가 게이트 라인(114a)에 전기적으로 결합될 수 있다. 픽셀의 회로 스위칭 TFT의 소스는 데이터 라인(120a)과 같은, 데이터 라인들(120) 중 하나에 전기적으로 결합될 수 있다. 이에 따라 픽셀의 회로 스위칭 TFT가 게이트 라인(114a)으로부터 임계 전압보다 높은 게이트 활성화 신호를 수신하면, 회로 스위칭 TFT가 턴 온되어 픽셀을 활성화시키고 그 데이터 라인(120a)에서 수신된 이미지 데이터로 저장 커패시터를 충전시킬 수 있다. 게이트 활성화 신호는 GIP 회로들(112a)에 의해 제공될 수 있다.
구체적으로, 게이트 활성화 신호는 게이트 라인(114a)의 스캔 라인을 통해 공급되는 스캔 신호일 수 있다. 게이트 라인(114a)의 스캔 라인에 스캔 신호가 공급되면 디스플레이(100)의 픽셀(116a) 행의 픽셀들 중 하나 이상이 선택되어 데이터 라인들(120)로부터 공급되는 데이터 신호들을 수신한다. 각각의 데이터 신호들을 수신한 픽셀(116a) 행의 픽셀들은 데이터 신호들에 상응하는 휘도의 광을 생성하고, 이에 의해 이미지(예컨대, 사전에 정해진 이미지)를 표시한다. 여기서, 픽셀들 각각의 방광 시간은 게이트 라인(114a)의 EM 라인으로부터 공급되는 EM 신호에 의해 제어된다. 픽셀(116a) 행의 하나 이상의 픽셀에 공급되는 EM 신호는 GIP 회로(112a)에 의해 제공될 수 있다. 일반적으로 EM 신호는 하나 또는 두 개의 스캔 라인에 공급되는 스캔 신호와 중첩되어, 데이터 신호들이 공급되는 픽셀들을 비발광 상태로 설정한다.
일부 실시예들에서, 주어진 픽셀에 대한 구동 TFT의 게이트는 저장 커패시터에 전기적으로 결합된다. 본 실시예에서, 저장 커패시터의 전압은 구동 TFT의 동작을 제어할 수 있다. 일 예로, 구동 TFT는 픽셀의 상응하는 LED를 통해 전원으로부터 흐르는 공급 전류의 크기를 제어하기 위해 활성 영역에서 동작될 수 있다. 게이트 대 소스 전압 차이(예컨대, 저장 커패시터 전압)의 크기가 임계 전압 이상으로 증가함에 따라, 구동 TFT는 전력을 전도하는 데 사용할 수 있는 채널의 양을 증가시키고 이에 의해 LED에 흐르는 공급 전류를 증가시킬 수 있다. 게이트 대 소스 전압 차이의 크기가 여전히 임계 전압보다 높은 상태에서 감소함에 따라, 구동 TFT는 전력을 전도하는 데 사용할 수 있는 채널의 양을 감소시키고 이에 의해 LED에 흐르는 공급 전류를 감소시킬 수 있다. 이런 방식으로, 디스플레이(100)는 표시 픽셀들(116) 각각의 휘도를 제어하여 이미지 프레임을 표시할 수 있다.
도시된 바와 같이, 픽셀들(116)은 유효 표시 영역(110)에 다수의 행과 열을 갖는 어레이로 배열된다. 도 2를 참조하여 아래에서 보다 상세하게 설명하는 바와 같이, 유효 표시 영역(110)의 제1 부분에서, GIP 회로들(112)이 픽셀(116) 어레이에 구비됨으로써 각각의 행이 GIP 회로들(112) 중 적어도 하나의 GIP 회로를 포함한다. 유효 표시 영역(110)은 GIP 회로를 포함하지 않는 제2 부분을 포함할 수 있다. 유효 표시 영역(110)의 이 제2 부분은 픽셀들 및 이에 상응하는 회로만을 포함할 수 있다. 위에서 언급한 바와 같이, GIP 회로들(112)은 예를 들어 스캔 신호들 및 EM 신호들을 포함하는 게이트 신호들을 픽셀들(116)에 공급한다. GIP 회로들(112)은 그 각각이 TFT를 포함할 수 있고 인접한 픽셀들 사이, 예컨대 동일한 픽셀 행의 픽셀들 사이에서 유효 표시 영역(110)의 경계에 구비될 수 있다.
GIP 회로(112)는 데이터 드라이버(108)로부터 클록 라인들(118)을 통해 클록 신호를 수신할 수 있다. GIP 회로(112)는 클록 신호를 사용하여 픽셀(116)에 제공하는 게이트 신호를 생성할 수 있다. 일부 구현예들에서, 클록 신호는 제어기(102)에 의해 데이터 드라이버(108)에 제공되었을 수 있다. 일부 구현예들에서, 제어기(102)는 클록 신호를 데이터 드라이버(108)를 통하는 대신에 GIP 회로(112)에 직접 제공할 수 있다.
도 2는 다수의 유효 표시 영역들을 구비하는 디스플레이(200)를 도시하는 예시적인 도면이다. 일부 구현예들에서, 디스플레이(200)는 도 1에 도시된 디스플레이(100)이다.
디스플레이(200)는 비표시 영역인 베젤 영역(202)과 유효 표시 영역(210)을 포함한다. 베젤 영역(202)은 발광 픽셀들을 포함하지 않는다. 그러나 베젤 영역(202)은 디스플레이(200)의 다수의 컴포넌트들을 수용할 수 있다. 예를 들어, 전원 공급 라인 또는 봉지 구조가 베젤 영역(202)에 배치될 수 있다.
유효 표시 영역(210)은 제1 유효 표시 영역(222) 및 확장된 유효 표시 영역(224)을 포함한다. 유효 표시 영역(210)은 발광 픽셀들의 어레이를 포함할 수 있다. 일부 구현예들에서, 유효 표시 영역(210)은 도 1에 도시된 유효 표시 영역(110)이다. 일부 구현예들에서, 유효 표시 영역(210)은 도 3a에 도시된 유효 표시 영역(310a)이다. 일부 구현예들에서, 유효 표시 영역(210)은 도 3b에 도시된 유효 표시 영역(310b)이다. 일부 구현예들에서, 유효 표시 영역(210)은 도 3c에 도시된 유효 표시 영역(310c)이다.
일부 구현예들에서, 베젤 영역(202)의 폭은 유효 표시 영역의 폭보다 작다. 일부 구현예들에서, 베젤 영역(202)의 폭은 1mm 미만이다.
유효 표시 영역(222)은 이산 GIP 회로가 없는 내장 픽셀들을 구비하는 유효 표시 영역(210)의 일부분에 상응한다. 확장된 유효 표시 영역(224)은 이산 GIP 회로를 갖는 내장 픽셀들을 구비하는 유효 표시 영역(210)의 일부분에 상응한다. 확장된 유효 표시 영역(224)은 디스플레이(200)의 가장자리와 유효 표시 영역(222) 사이에 위치한다. 예를 들어, 확장된 유효 표시 영역(224)은 디스플레이(200)의 베젤 영역(202)과 유효 표시 영역(222) 사이에 위치된다. GIP 회로들은 확장된 유효 표시 영역(224) 내의 인접한 픽셀들 사이에 구비될 수 있다. 이에 따라 유효 표시 영역(222)은 이산 GIP 회로들에 의해 점유되는 확장된 유효 표시 영역(224) 내의 일부 공간이기 때문에 확장된 유효 표시 영역(224)의 해상도보다 큰 해상도, 예를 들어 픽셀 밀도를 가질 수 있다. 즉, 유효 표시 영역(222)은 확장된 유효 표시 영역(224)보다 더 높은 밀도의 픽셀을 수용할 수 있다. 구체적으로, 확장된 유효 표시 영역(224)의 해상도는 유효 표시 영역(222)의 가능한 최고 해상도의 25% 내지 75%에 달할 수 있다. 이에 따라 확장된 유효 표시 영역(224)은 유효 표시 영역(222)의 해상도 또는 픽셀 밀도의 25% 내지 75%인 해상도 또는 픽셀 밀도를 가질 수 있다. 확장된 유효 표시 영역(224)의 해상도는 확장도니 유효 표시 영역(224)의 GIP 회로들의 밀도, 및 유효 표시 영역(224)의 GIP 회로들 및 픽셀들의 배열에 따라 달라질 수 있다.
유효 표시 영역(222)의 폭은 확장된 유효 표시 영역(224)의 폭보다 클 수 있다. 도시된 바와 같이, 유효 표시 영역(222)의 폭은 확장된 유효 표시 영역(224)의 폭보다 크다. 유효 표시 영역들(222, 224) 둘 다의 폭은 유효 표시 영역(210)의 픽셀 어레이에 있는 픽셀 열들의 방향에 따라 정의될 수 있다(도 3a 내지 도 3b 참조). 유사하게, 유효 표시 영역(222)의 면적이 확장된 유효 표시 영역(224)의 면적보다 클 수 있다. 추가로, 유효 표시 영역(222)의 폭이 베젤 영역(202)의 폭보다 클 수 있는데, 예를 들어 1mm 이상일 수 있다. 또한, 확장된 유효 표시 영역(222)의 폭이 베젤 영역(202)의 폭보다 클 수 있는데, 예를 들어 1mm 이상일 수 있다.
유효 표시 영역(222)의 픽셀 밀도가 확장된 유효 표시 영역(224)보다 높은 것으로 인해 그리고/또는 유효 표시 영역(222)이 점유하는 면적이 확장된 유효 표시 영역(224)보다 큰 것으로 인해, 유효 표시 영역(222)이 디스플레이(200)의 픽셀들 중 다수 또는 대다수를 포함할 수 있다. 픽셀들 중 대다수란 예를 들어 전체 픽셀들의 75% 이상, 전체 픽셀들의 80% 이상, 전체 픽셀들의 90% 이상, 전체 픽셀들의 95% 이상, 전체 픽셀들의 97% 이상, 전체 픽셀들의 99% 이상으로 정의될 수 있다.
도 3a 내지 도 3c는 이산 게이트-인-패널 유효 표시 영역을 구비하는 디스플레이의 유효 표시 영역의 예를 도시하는 도면이다.
도 3a는 디스플레이 장치의 유효 표시 영역(310a)을 도시한다. 유효 표시 영역(310a)은 픽셀(116) 어레이를 포함한다. 디스플레이 장치는 도 1에 도시된 디스플레이(100)일 수 있다. 디스플레이 장치는 도 2에 도시된 디스플레이(200)일 수 있다. 유효 표시 영역(310a)은 유효 표시 영역(322a) 및 확장된 유효 표시 영역(324a)을 포함한다. 확장된 유효 표시 영역(324a)은 이산 GIP 회로들(312) 전부와 함께 픽셀들(316)의 내장 픽셀들을 포함한다. 유효 표시 영역(322a)은 이산 GIP 회로들(312)을 포함하지 않는다. 대신, 유효 표시 영역은 픽셀들(316) 및 그 각각의 회로의 일부만을 포함한다.
확장된 유효 표시 영역(324a)의 각각의 행은 픽셀들(316) 중 적어도 하나의 발광 픽셀에 의해 분리되는 GIP 회로들(312) 중의 적어도 2개의 GIP 회로들(여기서, 각각의 행은 3개의 GIP 회로들을 포함함)을 포함한다. 각각의 행의 GIP 회로들은 확장된 유효 표시 영역(324a) 및 유효 표시 영역(322a) 둘 다에서 상응하는 행의 발광 픽셀들에 신호들을 제공하도록 구성된다. 예를 들어, 제2 행의 픽셀들에 상응하는 GIP 회로들(312b)은 게이트 신호들을 게이트 라인들(314b)을 통해 픽셀(316b) 행의 픽셀들 각각에 제공하도록 구성된다. 구체적으로, GIP 회로(312b)는 픽셀(316b) 행의 픽셀들 각각에 스캔 라인(330b)을 통해 스캔 신호를 그리고 EM 라인(332b)을 통해 EM 신호를 제공할 수 있다.
도 3a에 도시된 바와 같이, 확장된 유효 표시 영역(324a)은 주어진 행의 픽셀들 및 GIP 회로들이 후속하는 행의 픽셀들 및 GIP 회로들에 대해 하나씩 오프셋되도록 바둑판 패턴으로 배열된다. 도시된 바와 같이, 유효 표시 영역(310a)의 제1 행은 픽셀들(316a) 및 GIP 회로들(312a)의 행을 포함한다. 일 예로, 확장된 유효 표시 영역(324a)은 제1 행에 대해 제1 행이 픽셀로 시작하고, 다음에는 제1 GIP 회로가, 다음에는 제2 픽셀이, 다음에는 제1 GIP 회로가, 다음에는 제3 픽셀이, 그 다음에는 제3 GIP 회로가 이어지는 등으로 배열된다. 유효 표시 영역(310a)의 제2 행은 픽셀들(316b) 및 GIP 회로들(312b)의 행을 포함한다. 확장된 유효 표시 영역(324a)의 제2 행의 픽셀들 및 GIP 회로들은 이전 행(들)(예컨대, 제1 행) 및 후속 행(들)의 픽셀들 및 GIP 회로들에 대해 하나씩 오프셋되고, 이에 의해 확장된 유효 표시 영역(324a)의 나머지 전체에 걸쳐 이어지는 바둑판 패턴을 형성한다. 예를 들어, 확장된 유효 표시 영역(324a)은 제2 행에 대해 제2 행이 GIP 회로로 시작하고, 다음에는 픽셀이, 다음에는 제2 GIP 회로가, 다음에는 제2 픽셀이, 다음에는 제3 GIP 회로가, 그 다음에는 제3 픽셀이 이어지는 등으로 배열된다.
이러한 바둑판 배열에서, 유효 표시 영역(322a)의 데이터 라인들(320)의 데이터 라인들 각각, 예컨대 데이터 라인들(320e 내지 320i)이 상응하는 열의 발광 픽셀들 각각을 전기적으로 접속시킨다. 예를 들어, 데이터 라인(320e)은 유효 표시 영역(310a)의 발광 픽셀들 각각을 전기적으로 접속시킨다.
이러한 바둑판 배열에서, 확장된 유효 표시 영역(324a)의 데이터 라인들(320)의 데이터 라인들 각각, 예컨대 데이터 라인들(320a 내지 320d)이 다수의 상응하는 열들의 발광 픽셀들 각각을 전기적으로 접속시킨다. 예를 들어, 데이터 라인(320a)은 유효 표시 영역(310a)의 픽셀 어레이의 제1 열 및 제2 열의 발광 픽셀들 각각을 전기적으로 접속시킨다.
픽셀들(316) 각각은 데이터 라인들(320) 중 하나에 전기적으로 결합된다. 데이터 라인들(320)은 일반적으로 수직이지만, 이들은 확장된 유효 표시 영역(324a)이 도시된 바와 같이 바둑판 패턴으로 배열될 때의 경우에서와 같이 유효 표시 영역(310a)의 픽셀 어레이의 다수의 열들의 픽셀들에 전기적으로 결합될 수 있다. 픽셀들(316)은 또한 게이트 라인들(314)에 전기적으로 결합된다. 게이트 라인들(314)은 각각 스캔 라인들(330)의 각각의 스캔 라인과 EM 라인들(332)의 EM 라인을 포함한다. 이에 따라 픽셀들(316) 각각은 스캔 라인들(330)의 스캔 라인과 EM 라인들(332)의 EM 라인에 전기적으로 결합된다. 예를 들어, 픽셀(316a) 행의 픽셀들 각각이 스캔 라인(330a) 및 EM 라인(332a)에 전기적으로 결합된다.
GIP 회로들(312) 각각은 클록 라인들(118)의 클록 라인에 전기적으로 결합된다. GIP 회로들(312)은 또한 게이트 라인들(314)에 전기적으로 결합된다. 이에 따라 GIP 회로들(312) 각각이 스캔 라인들(330)의 스캔 라인 및 EM 라인들(332)의 EM 라인에 전기적으로 결합되고, 이를 통해 GIP 회로들(312)이 픽셀들(316)에 신호들을 제공할 수 있다.
도 3b는 디스플레이 장치의 유효 표시 영역(310b)을 도시한다. 유효 표시 영역(310b)은 픽셀(116) 어레이를 포함한다. 디스플레이 장치는 도 1에 도시된 디스플레이(100)일 수 있다. 디스플레이 장치는 도 2에 도시된 디스플레이(200)일 수 있다. 유효 표시 영역(310b)은 유효 표시 영역(322b) 및 확장된 유효 표시 영역(324b)을 포함한다. 확장된 유효 표시 영역(324b)은 이산 GIP 회로들(312) 전부와 함께 픽셀들(316) 내장 픽셀들을 포함한다. 유효 표시 영역(322b)은 이산 GIP 회로들(312)을 포함하지 않는다. 대신, 유효 표시 영역은 픽셀들(316) 및 그 각각의 회로의 일부만을 포함한다.
확장된 유효 표시 영역(324b)의 각각의 행은 픽셀들(316) 중의 적어도 하나의 발광 픽셀에 의해 분리된 GIP 회로들(312) 중의 적어도 2개의 GIP 회로들(여기서, 각각의 행은 3개의 GIP 회로들을 포함함)을 포함한다. 각각의 행의 GIP 회로들은 확장된 유효 표시 영역(324b) 및 유효 표시 영역(322b) 둘 다에서 상응하는 행의 발광 픽셀들에 신호들을 제공하도록 구성된다. 예를 들어, 제2 행의 픽셀들에 상응하는 GIP 회로들(312b)은 게이트 신호들을 게이트 라인들(314b)을 통해 픽셀(316b) 행의 픽셀들 각각에 제공하도록 구성된다. 구체적으로, GIP 회로(312b)는 픽셀(316b) 행의 픽셀들 각각에 스캔 라인(330b)을 통해 스캔 신호를 그리고 EM 라인(332b)을 통해 EM 신호를 제공할 수 있다.
도 3b에 도시된 바와 같이, 확장된 유효 표시 영역(324b)은 주어진 열의 픽셀들 및 GIP 회로들이 픽셀들 또는 GIP 회로들 중 하나를 포함하지만 둘 다는 포함하지 않도록 스트라이프 패턴으로 배열된다. 도시된 바와 같이, 유효 표시 영역(310a)의 제1 행은 픽셀들(316a) 및 GIP 회로들(312a)의 행을 포함한다. 일 예로, 확장된 유효 표시 영역(324b)은 제1 행에 대해 제1 행이 픽셀로 시작하고, 다음에는 제1 GIP 회로가, 다음에는 제2 픽셀이, 다음에는 제2 GIP 회로가, 다음에는 제3 픽셀이, 그 다음에는 제3 GIP 회로가 이어지는 등으로 배열된다. 유효 표시 영역(310b)의 제2 행은 픽셀들(316b) 및 GIP 회로들(312b)의 행을 포함한다. 확장된 유효 표시 영역(324b)의 제2 행의 픽셀들 및 GIP 회로들은 이전 행(들)(예컨대 제1 행) 및 후속 행(들)의 픽셀들 및 GIP 회로들에 대해 오프셋되지 않고, 이에 의해 확장된 유효 표시 영역(324b)의 나머지 전체에 걸쳐 이어지는 스트라이프 패턴을 형성한다. 예를 들어, 확장된 유효 표시 영역(324b)은 제2 행에 대해 제2 행이 픽셀로 시작하고, 다음에는 제1 GIP 회로가, 다음에는 제2 픽셀이, 다음에는 제2 GIP 회로가, 다음에는 제3 픽셀이, 그 다음에는 제3 GIP 회로가 이어지는 등으로 배열된다.
이러한 스트라이프 배열에서, 유효 표시 영역(322b)의 데이터 라인들(320)의 데이터 라인들 각각, 예컨대 데이터 라인들(320e 내지 320i)은 상응하는 열의 발광 픽셀들 각각을 전기적으로 접속시킨다. 예를 들어, 데이터 라인(320e)은 유효 표시 영역(310b)의 픽셀 어레이(여기서 각각의 열은 픽셀들 또는 GIP 회로들 중 하나를 특징으로 함)의 제7 열의 발광 픽셀들 각각을 전기적으로 접속시킨다.
이러한 스트라이프 배열에서, 확장된 유효 표시 영역(324b)의 데이터 라인들(320)의 데이터 라인들 각각, 예컨대 데이터 라인(320a 내지 320d)은 또한 상응하는 열의 발광 픽셀들 각각을 전기적으로 접속시킨다. 예를 들어, 데이터 라인(320a)은 유효 표시 영역(310b)의 픽셀 어레이의 제1 열의 발광 픽셀들 각각을 전기적으로 접속시킨다.
픽셀들(316) 각각은 데이터 라인들(320) 중 하나에 전기적으로 결합된다. 확장된 유효 표시 영역(324b)이 도시된 바와 같이 스트라이프 패턴으로 배열되는 경우, 데이터 라인들(320)은 수직이며 단일 열의 픽셀들에 전기적으로 결합된다. 픽셀들(316)은 또한 게이트 라인들(314)에 전기적으로 결합된다. 게이트 라인들(314)은 그 각각이 스캔 라인들(330)의 각각의 스캔 라인과 EM 라인들(332)의 EM 라인을 포함한다. 이에 따라 픽셀들(316) 각각은 스캔 라인들(330)의 스캔 라인과 EM 라인들(332)의 EM 라인에 전기적으로 결합된다. 예를 들어, 픽셀(316a) 행의 픽셀들 각각이 스캔 라인(330a) 및 EM 라인(332a)에 전기적으로 결합된다.
GIP 회로들(312) 각각은 클록 라인들(118)의 클록 라인에 전기적으로 결합된다. GIP 회로들(312)은 또한 게이트 라인들(314)에 전기적으로 결합된다. 이에 따라 GIP 회로들(312) 각각이 스캔 라인들(330)의 스캔 라인 및 EM 라인들(332)의 EM 라인에 전기적으로 결합되고, 이를 통해 GIP 회로들(312)이 픽셀(316)에 신호를 제공할 수 있다.
도 3c는 디스플레이 장치의 유효 표시 영역(310c)을 도시한다. 유효 표시 영역(310c)은 픽셀(116) 어레이를 포함한다. 디스플레이 장치는 도 1에 도시된 디스플레이(100)일 수 있다. 디스플레이 장치는 도 2에 도시된 디스플레이(200)일 수 있다. 유효 표시 영역(310c)은 유효 표시 영역(322c) 및 확장된 유효 표시 영역(324c)을 포함한다. 확장된 유효 표시 영역(324c)은 이산 GIP 회로들(312) 전부와 함께 픽셀들(316)의 내장 픽셀을 포함한다. 유효 표시 영역(322c)은 이산 GIP 회로들(312)을 포함하지 않는다. 대신, 유효 표시 영역은 픽셀(316) 및 그 각각의 회로의 일부만을 포함한다.
확장된 유효 표시 영역(324c)의 각각의 행은 픽셀들(316) 중의 적어도 하나의 발광 픽셀에 의해 분리된 GIP 회로들(312) 중의 적어도 2개의 GIP 회로들을 포함한다. 각각의 행의 GIP 회로들은 확장된 유효 표시 영역(324c) 및 유효 표시 영역(322c) 둘 다에서 상응하는 행의 발광 픽셀들에 신호를 제공하도록 구성된다. 예를 들어, 제2 행의 픽셀에 상응하는 GIP 회로들(312b)은 게이트 신호를 게이트 라인들(314b)을 통해 픽셀(316b) 행의 픽셀들 각각에 제공하도록 구성된다. 구체적으로, GIP 회로들(312b)은 픽셀(316b) 행의 픽셀들 각각에 스캔 라인(330b)을 통해 스캔 신호를 그리고 EM 라인(332b)을 통해 EM 신호를 제공할 수 있다.
도 3c에 도시된 바와 같이, 확장된 유효 표시 영역(324c)은 확장된 유효 표시 영역(324c)에서 주어진 행의 하나 이상의 픽셀 및 주어진 행의 하나 이상의 GIP 회로가 후속 행의 하나 이상의 픽셀과 중첩되도록 다이아몬드 패턴으로 배열된다. 도시된 바와 같이, 유효 표시 영역(310a)의 제1 행은 픽셀들(316a) 및 GIP 회로들(312a) 행을 포함한다. 일 예로, 확장된 유효 표시 영역(324c)은 제1 행에 대해 제1 행이 픽셀로 시작하고, 다음에는 제1 GIP 회로가, 다음에는 제2 픽셀이, 다음에는 제3 픽셀이, 다음에는 제2 GIP 회로가, 그 다음에는 제4 픽셀이 이어지는 등으로 배열된다. 유효 표시 영역(310c)의 제2 행은 픽셀들(316b) 및 GIP 회로들(312b)의 행을 포함한다. 확장된 유효 표시 영역(324c)의 제2 행의 픽셀들과 GIP 회로들은 이전 행(들)(예컨대, 제1 행) 및 후속 행(들)의 픽셀들 및 GIP 회로들에 대해 위에서 설명한 배열을 따르고, 이에 의해 확장된 유효 표시 영역(324c)의 나머지 전체에 걸쳐 이어지는 다이아몬드 패턴을 형성한다. 예를 들어, 확장된 유효 표시 영역(324c)은 제 2행에 대해 제2 행이 픽셀로 시작하고, 다음에는 제2 픽셀이, 다음에는 GIP 회로가, 다음에는 제3 픽셀이, 그 다음에는 제4 픽셀이 이어지는 등으로 배열된다.
이러한 다이아몬드 배열에서, 유효 표시 영역(322c)의 데이터 라인들(320)의 데이터 라인들 각각, 예컨대 데이터 라인들(320f 내지 320j)은 상응하는 열의 발광 픽셀들 각각을 전기적으로 접속시킨다. 예를 들어, 데이터 라인(320f)은 유효 표시 영역(310c)의 픽셀 어레이의 제7 열의 발광 픽셀들 각각을 전기적으로 접속시킨다.
이러한 다이아몬드 배열에서, 확장된 유효 표시 영역(324c)의 데이터 라인들(320)의 데이터 라인들 각각, 예컨대 데이터 라인들(320a-320e)은 다수의 상응하는 열들의 발광 픽셀들 중 적어도 일부를 전기적으로 접속시킨다. 예를 들어, 데이터 라인(320a)은 유효 표시 영역(310c)의 픽셀 어레이의 제1 열의 발광 픽셀들 각각을 전기적으로 접속시키고, 유효 표시 영역(310c)의 픽셀 어레이의 제2 열의 발광 픽셀 중 일부를 전기적으로 접속시킨다.
픽셀들(316) 각각은 데이터 라인들(320) 중 하나에 전기적으로 결합된다. 데이터 라인들(320)은 일반적으로 수직이지만, 이들은 확장된 유효 표시 영역(324c)이 도시된 바와 같이 다이아몬드 패턴으로 배열되는 때의 경우에서와 같이 유효 표시 영역(310c)의 픽셀 어레이의 다수의 열들의 픽셀들에 전기적으로 결합될 수 있다. 픽셀(316)은 또한 게이트 라인들(314)에 전기적으로 연결된다. 게이트 라인들(314)은 각각은 스캔 라인들(330)의 스캔 라인과 EM 라인들(332)의 EM 라인을 포함한다. 이에 따라, 픽셀들(316) 각각은 스캔 라인들(330)의 스캔 라인과 EM 라인들(332)의 EM 라인에 전기적으로 결합된다. 예를 들어, 픽셀(316a) 행의 픽셀들 각각이 스캔 라인(330a) 및 EM 라인(332a)에 전기적으로 결합된다.
GIP 회로들(312) 각각은 클록 라인들(118)의 클록 라인에 전기적으로 결합된다. GIP 회로들(312)은 또한 게이트 라인들(314)에 전기적으로 결합된다. 이에 따라 GIP 회로들(312) 각각이 스캔 라인들(330)의 스캔 라인 및 EM 라인들(332)의 EM 라인에 전기적으로 결합되고, 이를 통해 GIP 회로들(312)이 픽셀들(316)에 신호들을 제공할 수 있다.
일부 구현예들에서, 도 3a 내지 도 3c에 도시된 픽셀들(316) 각각은 다수의 서브-픽셀 요소들을 포함한다. 이러한 구현예들에서, 주어진 행에 대한 게이트 라인들(114) 각각은 다수의 EM 라인들을 포함할 수 있다. 다수의 EM 라인들 각각은 픽셀 어레이의 픽셀 행의 각각의 픽셀의 특정 서브-픽셀 요소에 개별 EM 신호들을 전송할 수 있다. 예를 들어, 게이트 라인들(114a)은 픽셀들(116a)의 제1 행에 상응하는 3개의 EM 라인들을 포함할 수 있다. 제1 행의 제1 EM 라인은 픽셀(116a) 행의 픽셀들 각각의 적색 서브-픽셀 요소에 전기적으로 결합되고 그리고/또는 EM 신호들을 전달할 수 있다. 제1 행의 제2 EM 라인은 픽셀(116a) 행의 픽셀들 각각의 녹색 서브-픽셀 요소에 전기적으로 결합되고 그리고/또는 EM 신호들을 전달할 수 있다. 제1 행의 제3 EM 라인은 픽셀(116a) 행의 픽셀들 각각의 청색 서브-픽셀 요소에 전기적으로 결합되고 그리고/또는 EM 신호들을 전달할 수 있다.
다수의 구현예들을 설명했다. 그럼에도 불구하고, 본 개시의 사상과 범위를 벗어나지 않으면서 다양한 변경이 이루어질 수 있음을 이해할 것이다. 예를 들어, 위에서 도시한 다양한 형태의 흐름들을 단계들을 재정렬, 추가 및 제거하여 사용할 수 있다.
본 명세서에서 설명하는 본 발명의 실시예들 및 모든 기능 동작들은 본 명세서에 개시된 구조 및 그 구조적 균등물을 포함하는 디지털 전자 회로, 또는 컴퓨터 소프트웨어, 펌웨어 또는 하드웨어에서, 또는 이들 중 하나 이상의 조합으로 구현될 수 있다. 본 발명의 실시예들은 하나 이상의 컴퓨터 프로그램 제품, 예컨대 데이터 처리 장치에 의한 실행을 위해 혹은 데이터 처리 장치의 동작을 제어하도록 컴퓨터 판독 가능 매체에 인코딩된 컴퓨터 프로그램 명령의 하나 이상의 모듈로 구현될 수 있다. 컴퓨터 판독가능 매체는 기계 판독가능 저장 장치, 기계 판독가능 저장 기판, 메모리 장치, 기계 판독가능 전파 신호에 영향을 미치는 물질의 조성, 또는 이들 중 하나 이상의 조합일 수 있다. "데이터 처리 장치"라는 용어는 예를 들어 프로그램 가능한 프로세서, 컴퓨터, 또는 다중 프로세서 또는 컴퓨터들을 포함하는 데이터를 처리하기 위한 모든 장치, 기기 및 기계를 포함한다. 장치는, 하드웨어에 추가하여, 해당 컴퓨터 프로그램을 위한 실행 환경을 생성하는 코드, 예컨대 프로세서 펌웨어, 프로토콜 스택, 데이터베이스 관리 시스템, 운영 체제 또는 이들 중 하나 이상의 조합을 구성하는 코드를 포함할 수 있다. 전파 신호는 인공적으로 생성된 신호, 예컨대 적당한 수신 장치로 전송하기 위해 정보를 인코딩하기 위해 생성되는 기계로 생성된 전기적, 광학적 또는 전자적 신호이다.
컴퓨터 프로그램(프로그램, 소프트웨어, 소프트웨어 응용 프로그램, 스크립트 또는 코드라고도 함)은 컴파일된 언어 또는 인터프리팅된 언어를 포함하는 임의의 형태의 프로그래밍 언어로 작성될 수 있고, 독립 실행 프로그램, 또는 모듈, 컴포너트, 서브루틴 또는 컴퓨터 환경에서 사용하기에 적합한 다른 유닛을 포함하는 임의의 형식으로 배포될 수 있다. 컴퓨터 프로그램이 반드시 파일 시스템의 파일에 상응할 필요는 없다. 프로그램은 다른 프로그램이나 데이터(예컨대, 마크업 언어 문서에 저장된 하나 이상의 스크립트)를 유지하는 파일의 일부분, 해당 프로그램 전용의 단일 파일 또는 다수의 조정된 파일들(예컨대, 하나 이상의 모듈, 서브 프로그램 또는 코드의 일부분을 저장하는 파일들)에 저장될 수 있다. 컴퓨터 프로그램은 하나의 컴퓨터 또는 하나의 장소에 위치해 있거나 혹은 다수의 장소들에 분산되어 있고 통신 네트워크에 의해 상호접속된 다수의 컴퓨터들에서 실행되도록 배포될 수 있다.
본 명세서에 설명하는 프로세스 및 논리 흐름은 입력 데이터에 대해 작동하고 출력을 생성하는 것에 의해 기능을 수행하도록 하나 이상의 컴퓨터 프로그램을 실행하는 하나 이상의 프로그램 가능한 프로세서에 의해 수행될 수 있다. 프로세스 및 논리 흐름은 또한 특수 목적의 논리 회로, 예컨대 FPGA(현장 프로그래밍 가능한 게이트 어레이) 또는 ASIC(용도에 특정한 집적 회로)에 의해 수행될 수 있거나 혹은 장치가 그러한 특수 목적 논리 회로로 구현될 수 있다.
컴퓨터 프로그램의 실행에 적합한 프로세서는 예를 들어 범용 및 특수 목적 마이크로프로세서들 둘 다, 그리고 임의의 종류의 디지털 컴퓨터의 임의의 하나 이상의 프로세서를 포함한다. 일반적으로 프로세서는 ROM(읽기 전용 메모리)나 RAM(랜덤 액세스 메모리) 또는 둘 다로부터 명령과 데이터를 수신할 것이다. 컴퓨터의 필수 요소들은 명령을 수행하기 위한 프로세서와 명령과 데이터를 저장하기 위한 하나 이상의 메모리 장치이다. 일반적으로, 컴퓨터는 또한 데이터를 저장하기 위한 하나 이상의 대용량 저장 장치, 예컨대 자기 디스크, 광자기 디스크 또는 광 디스크를 포함하거나, 혹은 이들로부터 데이터를 수신하거나 전송하거나 혹은 둘 다를 하도록 작동 가능하게 연결될 것이다. 그러나 컴퓨터는 그러한 장치를 필요로 하지 않는다. 또한 컴퓨터는 다른 장치, 예컨대 태블릿 컴퓨터, 휴대전화, PDA(개인용 디지털 어시스턴트Personal Digital Assistant), 모바일 오디오 플레이어, GPS(Global Positioning System) 수신기와 같은 다른 장치에 내장될 수 있다. 컴퓨터 프로그램 명령 및 데이터를 저장하기에 적합한 컴퓨터 판독 가능 매체는 예를 들어 반도체 메모리 장치, 예컨대 EPROM, EEPROM 및 플래시 메모리 장치; 자기 디스크, 예컨대 내장 하드 디스크 또는 이동식 디스크; 광자기 디스크; 및 CD ROM 및 DVD-ROM 디스크를 포함하는 임의의 형태의 비휘발성 메모리, 매체 및 메모리 장치를 포함한다. 프로세서와 메모리는 특수 목적 논리 회로에 의해 보완되거나 특수 목적 논리 회로에 통합될 수 있다.
사용자와의 상호 작용을 제공하기 위해, 본 발명의 실시예들은 사용자에게 정보를 표시하기 위한 디스플레이 장치, 예컨대 CRT(음극선관) 또는 LCD(액정 디스플레이) 모니터, 및 사용자가 컴퓨터에 입력을 제공하는 데 사용할 수 있는 키보드와 포인팅 장치, 예컨대 마우스 또는 트랙볼을 구비하는 컴퓨터에서 구현될 수 있다. 다른 종류의 장치도 사용자와의 상호 작용을 제공하는 데 사용할 수 있는데, 예를 들어 사용자에게 제공되는 피드백은 임의의 형태의 감각적 피드백, 예컨대 시각적 피드백, 청각적 피드백 또는 촉각적 피드백일 수 있고, 사용자로부터의 입력은 음향, 음석 또는 촉각 입력을 포함하는 임의의 형태로 수신될 수 있다.
본 발명의 실시예들은, 사용자가 본 발명의 구현예와 상호작용하는 데 사용할 수 있는 그래픽 사용자 인터페이스 또는 웹브라우저를 구비하는, 백엔드 구성요소, 예컨대 데이터 서버를 포함하거나, 미들웨어 컴포넌트, 예컨대 어플리케이션 서버를 포함하거나 혹은 프론트엔드 컴포넌트, 예컨대 클라이언트 컴퓨터, 또는 하나 이상의 이러한 백엔드, 미들웨어 또는 프론트엔드 컴포넌트의 임의의 조합을 갖는 컴퓨터를 포함하는 컴퓨팅 시스템에서 구현될 수 있다. 시스템의 컴포넌트들은 임의의 형태 또는 매체의 디지털 데이터 통신, 예컨대 통신 네트워크에 의해 상호접속될 수 있다. 통신 네트워크의 예는 근거리 통신망("LAN") 및 광역 통신망("WAN"), 예컨대 인터넷을 포함한다.
컴퓨팅 시스템은 클라이언트 및 서버를 포함할 수 있다. 클라이언트와 서버는 일반적으로 서로 멀리 떨어져 있으며 전형적으로 통신 네트워크를 통해 상호 작용한다. 클라이언트와 서버의 관계는 각각의 컴퓨터들에서 실행되고 서로 클라이언트-서버 관계를 갖는 컴퓨터 프로그램들 덕분에 발생된다.
이 명세서가 많은 세부사항들을 포함하고 있지만, 이들은 본 발명 또는 청구된 것의 범위를 한정하는 것으로 해석되어서는 안 되며, 본 발명의 특정 실시예들에 대한 특징들을 설명하는 것으로 해석되어야 한다. 별도의 실시예들의 맥락에서 본 명세서에 설명하는 특정한 특징들은 단일 실시예에서 조합하여 구현될 수도 있다. 반대로, 단일 실시예의 맥락에서 설명하는 여러 특징들이 또한 별도로 다수의 실시예들에서 혹은 임의의 적당한 하위 조합에서 구현될 수 있다. 더욱이, 특징들이 특정한 조합들에서 작동하는 것으로 위에서 설명될 수 있고 심지어는 처음에 그렇게 청구될 수도 있지만, 청구된 조합의 하나 이상의 특징이 일부 경우들에서는 그 조합으로부터 제거될 수 있고, 청구된 조합은 하위 조합 또는 하위 조합의 변형에 관한 것일 수 있다.
유사하게, 작업들이 도면에서는 특정한 순서로 도시되어 있지만, 이는 이러한 작업들이 특정한 순서 또는 순차적 순서로 수행될 것을 또는 바람직한 결과를 달성하도록 예시된 모든 작업들이 수행되어야 할 것을 요구하는 것으로 이해되어서는 안 된다. 특정 상황에서는 멀티태스킹 및 병렬 처리가 유리할 수 있다. 더욱이, 위에서 설명한 실시예들에서 여러 시스템 컴포넌트들을 분리하는 것이 모든 실시예들에서 그러한 분리를 요구하는 것으로 이해되어서는 안 되며, 설명한 프로그램 컴포넌트들 및 시스템들이 일반적으로 단일 소프트웨어 제품에 함께 통합되거나 혹은 다수의 소프트웨어 제품들에 패키지로 포함될 수 있는 것으로 이해되어야 한다.
HTML 파일이 언급된 각각 경우에, 다른 파일 유형이나 형식이 대체될 수 있다. 예를 들어 HTML 파일은 XML, JSON, 일반 텍스트 또는 기타 유형의 파일로 대체될 수 있다. 또한 테이블 또는 해시 테이블이 언급된 경우, 다른 데이터 구조(예를 들어 스프레드시트, 관계형 데이터베이스 또는 구조화된 파일)가 사용될 수 있다.
본 발명의 특정한 실시예를 설명했다. 다른 실시예들은 아래의 특허청구범위의 범위 내에 있다. 예를 들어, 특허청구범위에서 인용된 단계들은 다른 순서로 수행될 수 있으며 여전히 바람직한 결과를 얻을 수 있다.
특허청구범위는 다음과 같다.

Claims (20)

  1. 디스플레이 패널로,
    복수의 행들과 복수의 열들로 배열된 발광 픽셀들의 어레이로, 어레이가 제1 픽셀 밀도를 갖는 제1 연속 영역 및 제1 픽셀 밀도보다 낮은 제2 픽셀 밀도를 갖는 제2 연속 영역을 포함하고, 발광 픽셀들의 복수의 연이어지는 행들은 제1 연속 영역과 제2 연속 영역 사이에서 연장하는, 어레이;
    제2 연속 영역에 구비되는 복수의 게이트-인-패널(GIP) 회로들로, 제2 연속 영역의 각각의 행이 적어도 하나의 발광 픽셀에 의해 분리되는 적어도 2개의 GIP 회로들을 포함하고, 각각의 행의 GIP 회로는 어레이의 제1 영역 및 제2 영역 둘 다에서 상응하는 행의 발광 픽셀들에 신호들을 제공하도록 구성되는, GIP 회로들;
    발광 픽셀들의 어레이에 접속되는 복수의 데이터 라인들로, 데이터 라인들 각각이 각각의 행의 단일 픽셀을 전기적으로 접속시키는, 데이터 라인들; 및
    발광 픽셀들의 어레이에 접속되는 복수의 신호 라인들로, 신호 라인들 각각이 상응하는 행의 발광 픽셀들 및 GIP 회로들 각각을 전기적으로 접속시키는, 신호 라인들을 포함하는, 디스플레이 패널.
  2. 청구항 1에 있어서,
    제2 연속 영역이 디스플레이의 가장자리와 제1 연속 영역 사이에 위치하는, 디스플레이 패널.
  3. 청구항 1에 있어서,
    제2 연속 영역의 픽셀 밀도가 제1 연속 영역의 픽셀 밀도의 25% 내지 75% 범위인, 디스플레이 패널.
  4. 청구항 1에 있어서,
    제1 연속 영역의 행 방향 폭이 제2 연속 영역의 행 방향 폭보다 큰, 디스플레이 패널.
  5. 청구항 1에 있어서,
    디스플레이 패널의 가장자리와 제2 연속 영역 사이의 제3 연속 영역을 더 포함하되, 제3 연속 영역에는 발광 픽셀들이 없는, 디스플레이 패널.
  6. 청구항 6에 있어서,
    제3 연속 영역의 행 방향 폭이 제2 연속 영역의 행 방향 폭보다 작은, 디스플레이 패널.
  7. 청구항 1에 있어서,
    제2 연속 영역의 각각의 행이 교번하는 발광 픽셀들 및 GIP 회로들을 포함하는, 디스플레이 패널.
  8. 청구항 8에 있어서,
    인접한 행들의 교번하는 발광 픽셀들 및 GIP 회로들이 열들 중 상응하는 열들에 배열되는, 디스플레이 패널.
  9. 청구항 8에 있어서,
    인접한 행들의 교번하는 발광 픽셀들 및 GIP 회로들이 바둑판 패턴으로 오프셋되는, 디스플레이 패널.
  10. 청구항 8에 있어서,
    인접한 행들의 교번하는 발광 픽셀들 및 GIP 회로들이 다이아몬드 패턴으로 오프셋되는, 디스플레이 패널.
  11. 청구항 1에 있어서,
    제2 연속 영역의 행의 각각의 픽셀은 하나 이상의 GIP 회로에 의해 분리되는, 디스플레이 패널.
  12. 청구항 1에 있어서,
    제2 연속 영역의 행의 각각의 GIP 회로가 하나 이상의 발광 픽셀에 의해 분리되는, 디스플레이 패널.
  13. 청구항 1에 있어서,
    각각의 발광 픽셀이 발광 다이오드(LED)를 포함하는, 디스플레이 패널.
  14. 청구항 14에 있어서,
    각각의 LED가 유기 LED(OLED)인, 디스플레이 패널.
  15. 청구항 1에 있어서,
    복수의 신호 라인들이 복수의 스캔 라인들 및 복수의 발광 제어 라인들을 포함하고, 각각의 스캔 라인 및 각각의 발광 제어 라인은 상응하는 행과 연관되는, 디스플레이 패널.
  16. 청구항 16에 있어서,
    각각의 발광 픽셀이 복수의 서브 픽셀들을 포함하고,
    각각의 행은 다수의 상응하는 발광 제어 라인들을 가지되, 하나의 발광 제어 라인은 복수의 서브 픽셀들의 서브 픽셀들 각각을 위한 것이고, 그리고
    발광 제어 라인들 각각은 상응하는 행의 발광 픽셀들 각각의 상응하는 서브 픽셀을 전기적으로 접속시키는, 디스플레이 패널.
  17. 청구항 1에 있어서,
    각각의 발광 픽셀이 복수의 서브 픽셀들을 포함하고,
    서브 픽셀들 각각은 복수의 신호 라인들의 신호 라인에 접속되는, 디스플레이 패널.
  18. 청구항 1에 있어서,
    각각의 발광 픽셀이 적어도 하나의 박막 트랜지스터(TFT)를 포함하고,
    복수의 데이터 라인들의 데이터 라인은 각각의 발광 픽셀의 TFT에 접속되되, 해당 데이터 라인이 각각의 발광 픽셀의 TFT에 전기적으로 접속되고, 그리고
    복수의 신호 라인들의 신호 라인은 각각의 발광 픽셀의 TFT에 접속되되, 해당 신호 라인이 각각의 발광 픽셀의 TFT에 전기적으로 접속되는, 디스플레이 패널.
  19. 청구항 1에 있어서,
    제1 연속 영역의 데이터 라인들 각각이 상응하는 열의 발광 픽셀들 각각을 전기적으로 접속시키고, 그리고
    제2 연속 영역의 데이터 라인들 각각은 다수의 열들의 발광 픽셀들을 전기적으로 접속시키는, 디스플레이 패널.
  20. 청구항 1에 있어서,
    제2 연속 영역의 데이터 라인이 제1 열의 모든 홀수 행의 발광 픽셀들 각각에 그리고 제2 열의 모든 짝수 행의 발광 픽셀들 각각에 전기적으로 접속되는, 디스플레이 패널.
KR1020227009691A 2019-11-08 2019-11-08 이산 게이트-인-패널을 구비하는 디스플레이 KR20220051377A (ko)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
PCT/US2019/060497 WO2021091570A1 (en) 2019-11-08 2019-11-08 Display with discrete gate-in-panel circuitry

Publications (1)

Publication Number Publication Date
KR20220051377A true KR20220051377A (ko) 2022-04-26

Family

ID=69160143

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020227009691A KR20220051377A (ko) 2019-11-08 2019-11-08 이산 게이트-인-패널을 구비하는 디스플레이

Country Status (6)

Country Link
US (1) US11842674B2 (ko)
EP (1) EP3987508A1 (ko)
JP (1) JP7407279B2 (ko)
KR (1) KR20220051377A (ko)
CN (1) CN114175140A (ko)
WO (1) WO2021091570A1 (ko)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20230033376A (ko) * 2021-09-01 2023-03-08 엘지디스플레이 주식회사 표시 패널 및 이를 포함하는 표시 장치

Family Cites Families (25)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4753373B2 (ja) * 2005-09-16 2011-08-24 株式会社半導体エネルギー研究所 表示装置及び表示装置の駆動方法
KR102004397B1 (ko) * 2012-09-19 2019-07-29 삼성디스플레이 주식회사 표시 패널
JP6076468B2 (ja) * 2013-04-02 2017-02-08 シャープ株式会社 表示装置およびその駆動方法
US10121429B2 (en) * 2013-09-04 2018-11-06 Sharp Kabushiki Kaisha Active matrix substrate, display panel, and display device including the same
CN104240658B (zh) 2014-07-24 2016-08-24 京东方科技集团股份有限公司 一种阵列基板及显示面板
CN104238214B (zh) 2014-07-24 2017-02-15 京东方科技集团股份有限公司 一种阵列基板及显示面板
US10062317B2 (en) * 2014-10-16 2018-08-28 Lg Display Co., Ltd. Panel array for display device with narrow bezel
CN104537993B (zh) 2014-12-29 2018-09-21 厦门天马微电子有限公司 有机发光显示面板
CN104865737B (zh) * 2015-06-15 2017-07-25 京东方科技集团股份有限公司 一种显示面板、其驱动方法及显示装置
KR102552583B1 (ko) 2015-07-22 2023-07-06 삼성디스플레이 주식회사 표시 장치
JP2017058671A (ja) 2015-09-14 2017-03-23 株式会社ジャパンディスプレイ 表示装置
US10140909B2 (en) 2015-09-14 2018-11-27 Japan Display Inc. Display device
KR102409906B1 (ko) * 2015-10-22 2022-06-17 삼성디스플레이 주식회사 플렉서블 표시 장치
CN105575333B (zh) * 2015-12-22 2018-03-30 深圳市华星光电技术有限公司 Oled显示装置及源极驱动器
KR102485374B1 (ko) 2015-12-31 2023-01-04 엘지디스플레이 주식회사 디스플레이 장치
CN109074234B (zh) * 2016-01-21 2022-01-25 谷歌有限责任公司 混合显示器全局命令接口、对应方法、装置和头戴显示系统
TWI582739B (zh) * 2016-04-29 2017-05-11 群創光電股份有限公司 顯示器面板
KR20170133579A (ko) * 2016-05-25 2017-12-06 삼성디스플레이 주식회사 표시 장치
KR102566296B1 (ko) 2016-09-07 2023-08-16 삼성디스플레이 주식회사 표시장치
CN107045850A (zh) 2017-04-05 2017-08-15 京东方科技集团股份有限公司 阵列基板、显示面板以及显示装置
KR20190010052A (ko) * 2017-07-20 2019-01-30 엘지전자 주식회사 디스플레이 디바이스
KR102505897B1 (ko) * 2017-11-27 2023-03-03 엘지디스플레이 주식회사 Oled 표시패널
KR102423866B1 (ko) * 2017-12-22 2022-07-21 엘지디스플레이 주식회사 표시장치
KR102203773B1 (ko) * 2018-05-28 2021-01-18 엘지디스플레이 주식회사 표시패널과 이를 이용한 oled 표시 장치
US10909922B2 (en) * 2018-08-13 2021-02-02 Seiko Epson Corporation Electro-optical device and electronic apparatus

Also Published As

Publication number Publication date
US11842674B2 (en) 2023-12-12
US20220262302A1 (en) 2022-08-18
WO2021091570A1 (en) 2021-05-14
CN114175140A (zh) 2022-03-11
EP3987508A1 (en) 2022-04-27
JP7407279B2 (ja) 2023-12-28
JP2023500183A (ja) 2023-01-05

Similar Documents

Publication Publication Date Title
US20210201760A1 (en) Pixel circuit and driving method thereof, display panel and driving method thereof, and display device
US10068527B2 (en) Light-emitting display apparatus and driving method thereof
US9905161B2 (en) Emission driver and organic light emitting display device having the same
US9412307B2 (en) Organic light emitting diode display and driving method thereof
US9230481B2 (en) Pixel circuit and driving method and display device thereof
EP3059729A1 (en) Organic light emitting display and driving method thereof
KR102291491B1 (ko) 표시장치 및 그의 구동방법
JP7419069B2 (ja) 画素回路及びその駆動方法、表示装置
JP2014109707A (ja) 電気光学装置の駆動方法および電気光学装置
JP2000347622A (ja) 表示装置及びその駆動方法
KR20230154410A (ko) 유기 발광 표시 장치 및 그 구동방법
KR20150030187A (ko) 픽셀 회로용 구동 전압을 조절하는 방법 및 장치, 및 디스플레이 장치
JP2006301581A (ja) 表示装置およびその駆動方法
KR20080060967A (ko) 유기전계발광표시장치 및 그 구동방법
KR20220051377A (ko) 이산 게이트-인-패널을 구비하는 디스플레이
US7847774B2 (en) Active matrix organic light emitting diode (AMOLED) display, a pixel driving circuit, and a driving method thereof
US9437133B2 (en) Organic light emitting diode (OLED) display device
US20140354713A1 (en) Organic light emitting display device
US11282442B2 (en) Pixel driving circuit and driving method thereof, and display panel
US9570008B2 (en) Pixel circuit, organic light emitting display device having the same, and method of driving an organic light emitting display device
KR20140140305A (ko) 표시장치
US20050012695A1 (en) Apparatus and method for driving electro-luminescent display panel and method of fabricating electro-luminescent display device
JP2010008941A (ja) 画素回路及び表示装置
KR20150061403A (ko) 수동형 유기발광 표시장치
KR20140140303A (ko) 표시장치

Legal Events

Date Code Title Description
E902 Notification of reason for refusal