JP2005157277A - エレクトロルミネセンス表示装置及び駆動方法 - Google Patents

エレクトロルミネセンス表示装置及び駆動方法 Download PDF

Info

Publication number
JP2005157277A
JP2005157277A JP2004192103A JP2004192103A JP2005157277A JP 2005157277 A JP2005157277 A JP 2005157277A JP 2004192103 A JP2004192103 A JP 2004192103A JP 2004192103 A JP2004192103 A JP 2004192103A JP 2005157277 A JP2005157277 A JP 2005157277A
Authority
JP
Japan
Prior art keywords
gate
line
display device
thin film
supplied
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2004192103A
Other languages
English (en)
Other versions
JP4210244B2 (ja
Inventor
Yun Lee Dai
デ−ユン・イ
Han Sang Lee
ハン−サン・イ
San Soo Han
サン−ス・ハン
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
LG Display Co Ltd
Original Assignee
LG Philips LCD Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by LG Philips LCD Co Ltd filed Critical LG Philips LCD Co Ltd
Publication of JP2005157277A publication Critical patent/JP2005157277A/ja
Application granted granted Critical
Publication of JP4210244B2 publication Critical patent/JP4210244B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/30—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/30—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels
    • G09G3/32—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED]
    • G09G3/3208—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED]
    • G09G3/3225—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED] using an active matrix
    • G09G3/3233—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED] using an active matrix with pixel circuitry controlling the current through the light-emitting element
    • G09G3/3241—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED] using an active matrix with pixel circuitry controlling the current through the light-emitting element the current through the light-emitting element being set using a data current provided by the data driver, e.g. by using a two-transistor current mirror
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/04—Structural and physical details of display devices
    • G09G2300/0439—Pixel structures
    • G09G2300/0465—Improved aperture ratio, e.g. by size reduction of the pixel circuit, e.g. for improving the pixel density or the maximum displayable luminance or brightness
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/08—Active matrix structure, i.e. with use of active elements, inclusive of non-linear two terminal elements, in the pixels together with light emitting or modulating elements
    • G09G2300/0809—Several active elements per pixel in active matrix panels
    • G09G2300/0842—Several active elements per pixel in active matrix panels forming a memory circuit, e.g. a dynamic memory with one capacitor
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/02—Addressing, scanning or driving the display screen or processing steps related thereto
    • G09G2310/0202—Addressing of scan or signal lines
    • G09G2310/0205—Simultaneous scanning of several lines in flat panels

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Control Of Indicators Other Than Cathode Ray Tubes (AREA)
  • Electroluminescent Light Sources (AREA)
  • Control Of El Displays (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)

Abstract

【課題】本発明の目的は高い開口率を確保することができるようにしたエレクトロルミネセンス表示装置及びその駆動方法に関するものである。
【解決手段】本発明のエレクトロルミネセンス表示装置は、マトリックス状に配置された複数の画素セルと、ビデオ信号を前記画素セルに供給するための複数のデータ電極と、上下に隣接する前記画素セルに接続されて前記データ電極と交差する複数のゲート電極とを具備する。
【選択図】図６

Description

本発明は、エレクトロルミネセンス表示装置及びその駆動方法に関するもので、特に高い開口率を確保することができるようにしたエレクトロルミネセンス表示装置及びその駆動方法に関するものである。
最近、陰極線管（Ｃａｔｈｏｄｅ Ｒａｙ Ｔｕｂｅ）の短所である重さと大きさを減らすことができる各種の平板表示装置が開発されている。このような平板表示装置としては、液晶表示装置（Ｌｉｑｕｉｄ ＣｒｙｓＴａｌ Ｄｉｓｐｌａｙ）、電界放出表示装置（Ｆｉｅｌｄ Ｅｍｉｓｓｉｏｎ Ｄｉｓｐｌａｙ）、プラズマ表示パネル（Ｐｌａｓｍａ Ｄｉｓｐｌａｙ Ｐａｎｅｌ）及びエレクトロルミネセンス（Ｅｌｅｃｔｒｏ−Ｌｕｍｉｎｅｓｃｅｎｃｅ；以下、“ＥＬ”という）表示装置がある。
ここで、ＥＬ表示装置は、電子と正孔の再結合で蛍光物質を発光させる自発光素子として、材料及び構造によって無機ＥＬと有機ＥＬに大別される。このＥＬ表示装置は、液晶表示装置のように別途の光源を必要とする受身型の発光素子に比べて陰極線管のような速い応答速度を有する長所を有している。
図１は、ＥＬ表示装置の発光原理を説明するための一般的な有機ＥＬ構造を示す図面である。ＥＬ表示装置の有機ＥＬは、陰極２と陽極１４との間に積層された電子注入層４、電子輸送層６、発光層８、正孔輸送層１０、正孔注入層１２を具備する。
透明電極である陽極１４と金属電極である陰極２との間に電圧を印加すると、陰極２から発生した電子は、電子注入層４及び電子輸送層６を通して発光層８側に移動する。また、陽極１４から発生された正孔は、正孔注入層１２及び正孔輸送層１０を通して発光層８側に移動する。これにより、発光層８では、電子輸送層６と正孔輸送層１０から供給された電子と正孔が衝突して再結合することにより、光が発生するようになり、この光は、透明電極である陽極１４を通して外部に放出されて画像が表示されるようにする。
図２は、従来のアクティブマトリックス型（Ａｃｔｉｖｅ Ｍａｔｒｉｘ Ｔｙｐｅ）ＥＬ表示装置を示す図面である。
図２を参照すると、従来のＥＬ表示装置は、二つのゲート電極ラインＧＬとデータ電極ラインＤＬの交差部毎に配列された画素（以下、“ＰＥ”と称す）セル２２を含むＥＬ表示パネル１６と、ゲート電極ラインＧＬを駆動するための第１及び第２ゲートドライバ１８、１９と、データ電極ラインＤＬを駆動するためのデータドライバ２０とを具備する。
第１ゲートドライバ１８は、奇数番目のゲート電極ラインＧＬ１、ＧＬ３、・・・に順次第１ゲート信号を供給する。第２ゲートドライバ１９は、偶数番目のゲート電極ラインＧＬ２、ＧＬ４、・・・に順次第２ゲート信号を供給する。ここで、第１ゲート信号及び第２ゲート信号は、同一の幅（例えば１Ｈ）を有するように設定されると共に所定期間重畳されるように供給される。
データドライバ２０は、データに対応するビデオ信号をデータ電極ラインＤＬを通してＰＥセル２２に供給する。この場合、データドライバ２０は、第１及び第２ゲート信号が供給される１水平期間毎に１水平ライン分のビデオ信号をデータ電極ラインＤＬに供給する。
ＰＥセル２２は、データ電極ラインＤＬに供給されるビデオ信号（即ち、電流信号）に対応する光を発光することでビデオ信号に対応する画像を表示する。このため、ＰＥセル２２のそれぞれは、図３のように、データ電極ラインＤＬとゲート電極ラインＧＬのそれぞれから供給される駆動信号により、発光セルＯＬＥＤを駆動させるための発光セルの駆動回路３０と、発光セルの駆動回路３０と基底電圧源ＧＮＤとの間に接続される発光セルＯＬＥＤとを具備する。
発光セルの駆動回路３０は、電圧供給ラインＶＤＤと発光セルＯＬＥＤとの間に接続された第１駆動薄膜トランジスタ（Ｔｈｉｎ Ｆｉｌｍ Ｔｒａｎｓｉｓｔｏｒ；以下、“ＴＦＴ”という）（Ｔ１）と、奇数番目のゲート電極ラインＧＬｏとデータ電極ラインＤＬとの間に接続された第１スイッチングＴＦＴ（Ｔ３）と、第１スイッチングＴＦＴ（Ｔ３）と偶数番目のゲート電極ラインＧＬｅとの間に接続された第２スイッチングＴＦＴ（Ｔ４）と、第１及び第２スイッチングＴＦＴ（Ｔ３、Ｔ４）の間のノードと電圧供給ラインＶＤＤとの間に接続されて第１駆動ＴＦＴ（Ｔ１）と電流ミラー回路を形成する第２駆動ＴＦＴ（Ｔ２）と、第１及び第２駆動ＴＦＴ（Ｔ１、Ｔ２）の間のノードと電圧供給ラインＶＤＤとの間に接続されたストレージキャパシターＣｓｔとを具備する。ここで、ＴＦＴは、Ｐタイプの電子金属酸化膜の半導体電界効果トランジスタ（ＭＯＳＦＥＴ、Ｍｅｔａｌ−Ｏｘｉｄｅ Ｓｅｍｉｃｏｎｄｕｃｔｏｒ Ｆｉｅｌｄ Ｅｆｆｅｃｔ Ｔｒａｎｓｉｓｔｏｒ）に設定される。
第１駆動ＴＦＴ（Ｔ１）のゲート端子は、第２駆動ＴＦＴ（Ｔ２）のゲート端子に接続され、ソース端子は電圧供給ラインＶＤＤに接続される。そして、第１駆動ＴＦＴ（Ｔ１）のドレーン端子は、発光セルＯＬＥＤに接続される。第２駆動ＴＦＴ（Ｔ２）のソース端子は、電圧供給ラインＶＤＤに接続され、ドレーン端子は第１スイッチングＴＦＴ（Ｔ３）のドレーン端子及び第２スイッチングＴＦＴ（Ｔ４）のソース端子に接続される。
第１スイッチングＴＦＴ（Ｔ３）のソース端子は、データ電極ラインＤＬに接続され、ゲート端子は奇数番目のゲート電極ラインＧＬｏに接続される。第２スイッチングＴＦＴ（Ｔ４）のドレーン端子は、第１及び第２駆動ＴＦＴ（Ｔ１、Ｔ２）のゲート端子及びストレージキャパシターＣｓｔに接続される。そして、第２スイッチングＴＦＴ（Ｔ４）のゲート端子は、偶数番目のゲート電極ラインＧＬｅに接続される。
ここで、第１及び第２駆動ＴＦＴ（Ｔ１、Ｔ２）は、電流ミラーを形成されるように接続される。従って、第１及び第２駆動ＴＦＴ（Ｔ１、Ｔ２）が同一のチャンネル幅を有すると仮定すれば、第１及び第２駆動ＴＦＴ（Ｔ１、Ｔ２）に流れる電流量は同一に設定される。
このような発光セル駆動回路３０の動作過程を図４の駆動波形を利用して詳細に説明すると、、まず、同一の水平ラインになす奇数番目のゲート電極ラインＧＬｏ及び偶数番目のゲート電極ラインＧＬｅに同一の幅を有する第１及び第２ゲート信号ＳＰ１、ＳＰ２が所定期間、重畳されるように供給される。ここで、第２ゲート信号ＳＰ２が第１ゲート信号ＳＰ１より先に印加される。
第１及び第２ゲート信号ＳＰ１、ＳＰ２が供給されると、第１及び第２スイッチングＴＦＴ（Ｔ３、Ｔ４）がターンオンされる。第１及び第２スイッチングＴＦＴ（Ｔ３、Ｔ４）がターンオンされると、データ電極ラインＤＬからのビデオ信号が第１及び第２スイッチングＴＦＴ（Ｔ３、Ｔ４）を経由して第１及び第２駆動ＴＦＴ（Ｔ１、Ｔ２）のゲート端子に供給される。この際に、ビデオ信号を供給受ける第１及び第２駆動ＴＦＴ（Ｔ１、Ｔ２）がターンオンされる。ここで、第１駆動ＴＦＴ（Ｔ１）は自己のゲート端子に供給されるビデオ信号によって自己のソース端子（即ち、ＶＤＤ）からドレーン端子に流れる電流を調節して発光セルＯＬＥＤも供給することで発光セルＯＬＥＤでビデオ信号に対応する明るさの光が発生されるように制御する。
これと同時に、第２駆動ＴＦＴ（Ｔ２）は、電圧供給ラインＶＤＤから供給される電流ｉｄを第１スイッチングＴＦＴ（Ｔ３）を経由してデータ電極ラインＤＬに供給する。ここで、第１及び第２駆動ＴＦＴ（Ｔ１、Ｔ２）が電流ミラー回路を形成するために、第１及び第２駆動ＴＦＴ（Ｔ１、Ｔ２）には同一の電流が流れるようになる。一方、ストレージキャパシターＣｓｔは、第１及び第２ゲート信号ＳＰ１、ＳＰ２がオフ信号（例えば、基底電位）に変換されて第１及び第２スイッチングＴＦＴ（Ｔ３、Ｔ４）がターンオフされる際に、自分に貯蔵された電圧を利用して第１駆動ＴＦＴ（Ｔ１）をターンオンさせることで発光セルＯＬＥＤにビデオ信号に対応する電流が供給されるようにする。一方、従来は、第２ゲート信号ＳＰ２が先にオフ信号に転換されるために、即ち、第２スイッチングＴＦＴ（Ｔ４）が第１スイッチングＴＦＴ（Ｔ３）より先にターンオフされるためにストレージキャパシターＣｓｔに充電された電圧が外部に放出されることを防ぐことができる。
実質的に、従来のＥＬ表示装置は、奇数番目のゲート電極ラインＧＬｏ及び偶数番目のゲート電極ラインＧＬｅのそれぞれに第１及び第２ゲート信号ＳＰ１、ＳＰ２を順次供給すると共にデータ電極ラインＤＬにビデオ信号を供給することで所定の画像を表示するようになる。しかし、このような従来のＥＬ表示装置は、一つの水平ラインに二つのゲート電極ラインＧＬｏ、ＧＬｅが形成されると共に一つの発光セルＯＬＥＤを駆動させるために四つのＴＦＴが形成されるために開口率が低くなるという問題点がある。更に、従来のＥＬ表示装置では、奇数番目のゲート電極ラインＧＬｏ及び偶数番目のゲート電極ラインＧＬｅを駆動するために、二つのゲートドライバが設置することが必要となり、製造費用が上昇する問題点がある。
従って、本発明の目的は高い開口率を確保することができるようにしたエレクトロルミネセンス表示装置及びその駆動方法を提供することにある。
前記目的を達成するために、本発明のエレクトロルミネセンス表示装置は、マトリックス状に配置された複数の画素セルと、ビデオ信号を前記画素セルに供給するための複数のデータ電極と、上下に隣接する前記画素セルに接続されて前記データ電極と交差する複数のゲート電極とを具備する。
前記ゲートラインに２水平期間の間ターンオン電位を有するゲート信号を供給するためのゲートドライバを具備する。
ｉ（ｉは自然数）番目のゲートラインに供給されるゲート信号は、ｉ＋１番目のゲートラインに供給されるゲート信号と１水平期間の間重畳される。
本発明のエレクトロルミネセンス表示装置は、ゲートライン及びデータラインの交差部にマトリックス状で配置されたエレクトロルミネセンスセルと、前記エレクトロルミネセンスセルに駆動電圧を供給するための電圧供給ラインと、ビデオ信号に応答して前記電圧供給ラインの駆動電圧から前記エレクトロルミネセンスセルに供給される電流を制御するための駆動回路と、前記ビデオ信号を前記駆動回路に供給するための制御回路とを具備する。
前記駆動回路のそれぞれは、ｉ（ｉは自然数）番目の水平ラインに形成されて、ｉ−１番目のゲートラインにゲート信号が供給される際に、ｉ番目のゲートラインにより制御される制御回路からのビデオ信号に応答して前記ｉ番目の水平ラインに位置した前記エレクトロルミネセンスセルに前記電流を供給する第１駆動回路と、ｉ＋１番目の水平ラインに形成されて、ｉ＋１番目のゲートラインに前記ゲート信号が供給される際に、前記ｉ番目のゲートラインにより制御される制御回路からのビデオ信号に応答してｉ＋１番目の水平ラインに位置した前記エレクトロルミネセンスセルに前記電流を供給する第２駆動回路とを具備する。
前記制御回路は、前記第１駆動回路と第２駆動回路との間に位置される。
ｉ−１番目の水平ラインに形成される第２駆動回路は、前記ｉ−１番目のゲートラインと接続される。
ｉ＋２番目の水平ラインに形成される第１駆動回路は、前記ｉ＋１番目のゲートラインと接続される。
前記第１駆動回路は、前記電圧供給ラインにソース端子が接続されると共に前記ｉ番目の水平ラインのエレクトロルミネセンスセルにドレーン端子が接続される第１駆動薄膜トランジスタと、前記第１駆動薄膜トランジスタのゲート端子にドレーン端子が接続されると共にソース端子が前記制御回路に接続されて、ゲート端子が前記ｉ−１番目のゲートラインに接続される第２駆動薄膜トランジスタと、前記第１駆動薄膜トランジスタのソース端子とゲート端子との間に接続されるストレージキャパシターとを具備する。
前記第２駆動回路は、前記電圧供給ラインにソース端子が接続されると共に前記ｉ＋１番目の水平ラインのエレクトロルミネセンスセルにドレーン端子が接続される第１駆動薄膜トランジスタと、前記第１駆動薄膜トランジスタのゲート端子にドレーン端子が接続されると共にソース端子が前記制御回路に接続されて、ゲート端子が前記ｉ＋１番目のゲートラインに接続される第２駆動薄膜トランジスタと、前記第１駆動薄膜トランジスタのソース端子とゲート端子との間に接続されるストレージキャパシターとを具備する。
前記制御回路は、前記電圧供給ラインにソース端子が接続されてドレーン端子及びゲート端子が前記第２駆動薄膜トランジスタのソース端子に接続される第１制御薄膜トランジスタと、前記第１制御薄膜トランジスタのゲート端子にドレーン端子が接続されると共に前記データラインにソース端子が接続されて、ゲート端子が前記ｉ番目のゲートラインに接続される第２制御薄膜トランジスタとを具備する。
前記第１制御薄膜トランジスタ及び第２制御薄膜トランジスタの中のいずれか一つは、前記ｉ番目の水平ラインに形成されて、残りの一つは前記ｉ＋１番目の水平ラインに形成される。
前記ゲートラインに２水平期間の間ターンオン電位を有するゲート信号を供給するためのゲートドライバをさらに具備する。
前記ｉ番目のゲートラインに供給されるゲート信号は、ｉ＋１番目のゲートラインに供給されるゲート信号と１水平期間の間重畳される。
前記ｉ−１番目のゲートライン及びｉ番目のゲートラインにゲート信号が供給されると、前記ｉ−１番目のゲートラインと接続される第２駆動薄膜トランジスタ及びｉ番目のゲートラインに接続される第２制御薄膜トランジスタがターンオンされ、前記第２制御薄膜トランジスタがターンオンされると、前記データラインからのビデオ信号が前記ｉ番目の水平ラインに位置した第１駆動薄膜トランジスタ及び第１制御薄膜トランジスタに供給される。
前記ｉ番目の水平ラインに位置した第１駆動薄膜トランジスタは、前記ビデオ信号に対応する前記電流を前記ｉ番目の水平ラインのエレクトロルミネセンスセルに供給する。
前記第１制御薄膜トランジスタは、前記ビデオ信号に対応する電流を前記電圧供給ラインから前記データラインに供給する。
前記第１制御薄膜トランジスタに流れる前記電流に対応される電圧が前記ストレージキャパシターに貯蔵される。
本発明のエレクトロルミネセンス表示装置は、マトリックス状に配置された複数の画素セルと、ビデオ信号を前記画素セルに供給するための複数のデータ電極と、上下に隣接する前記画素セルに位置して前記データ電極と交差する複数のゲート電極と、前記画素セル毎にを設置されたエレクトロルミネセンスセルと、前記エレクトロルミネセンスセルに駆動電圧を供給するための電圧供給ラインと、ビデオ信号に応答して前記エレクトロルミネセンスセルのそれぞれに前記ビデオ信号に対応される電流を供給するための駆動回路と、前記データ電極と接続されて前記データ電極に供給される前記ビデオ信号を前記駆動回路に供給するための制御回路とを具備する。
前記ゲートラインに２水平期間の間ターンオン電位を有するゲート信号を供給するためのゲートドライバを具備する。
ｉ（ｉは自然数）番目のゲートラインに供給されるゲート信号は、ｉ＋１番目のゲートラインに供給されるゲート信号と１水平期間の間重畳される。
前記駆動回路のそれぞれは、ｉ番目の水平ラインに形成されて、ｉ−１番目のゲートラインにゲート信号が供給される際に、ｉ番目のゲートラインにより制御される制御回路からのビデオ信号に応答して前記ｉ番目の水平ラインに位置された前記エレクトロルミネセンスセルに前記電流を供給する第１駆動回路と、ｉ＋１番目の水平ラインに形成されて、ｉ＋１番目のゲートラインに前記ゲート信号が供給される際に、前記ｉ番目のゲートラインにより制御される制御回路からのビデオ信号に応答してｉ＋１番目の水平ラインに位置した前記エレクトロルミネセンスセルに前記電流を供給する第２駆動回路とを具備する。
前記制御回路は、前記第１駆動回路と第２駆動回路との間に位置される。
本発明のエレクトロルミネセンス表示装置の駆動方法は、ゲートラインに２水平期間の間ターンオン電位を有するゲート信号が供給される段階を含め、ｉ（ｉは自然数）番目のゲートラインに供給される前記ゲート信号は、ｉ−１番目のゲートラインに供給される前記ゲート信号と１水平期間の間重畳される。
ビデオ信号に対応する電流は、前記ｉ−１番目のゲートラインに供給されるゲート信号が前記ｉ番目のゲートラインに供給される前記ゲート信号と重畳する前記１水平期間の間、ｉ番目の水平ラインに位置されるエレクトロルミネセンスセルに供給される。
上述したように、本発明に係るエレクトロルミネセンス表示装置及びその駆動方法によると、ゲート電極ラインが上／下側に位置した画素セルを制御するためにゲートラインの数を減らすことができ、これにより、開口率を向上させることができる。そして、本発明では、画素セル毎に三つの薄膜トランジスタが含まれるために従来に比べて開口率をさらに向上させることができるという長所がある。更に、本発明ではゲート電極ラインの数が減るようになるために一つのゲートドライバを利用してすべての電極ラインにゲート信号を供給することができ、これにより、製造費用を低減することができる。
以下、図５乃至図７を参照して本発明の好ましい実施の形態に対して説明する。
図５は、本発明の実施の形態に係るアクティブマトリックス型のＥＬ表示装置を示す図面である。
図５を参照すると、本発明のＥＬ表示装置は、ゲート電極ラインＧＬとデータ電極ラインＤＬの交差部毎に配列されたＰＥセル４６を含むＥＬ表示パネル４０と、ゲート電極ラインＧＬを駆動するためのゲートドライバ４４と、データ電極ラインＤＬを駆動するためのデータドライバ４２とを具備する。
ゲート電極ラインＧＬは、上／下に位置したＰＥセル４６に接続されるように形成される。換言すれば、ｉ（ｉは自然数）番目のゲート電極ラインＧＬｉは、ｉ番目の水平ラインに形成されたＰＥセル４６及びｉ＋１番目の水平ラインに形成されたＰＥセル４６に接続されるように形成される。ここで、ｉ番目のゲート電極ラインＧＬｉは、ｉ番目の水平ライン及びｉ＋１番目の水平ラインに形成されたＰＥセル４６を駆動させる。即ち、本発明では、一つのゲート電極ラインＧＬが上／下に隣接するように位置したＰＥセル４６を駆動させるために従来に比べてゲート電極ラインＧＬの数を１／２に減らすことができ、これによって、高い開口率を確保することができる。更に、本発明では、従来に比べてゲート電極ラインＧＬの数が減るために一つのゲートドライバ４４を利用してゲート電極ラインＧＬを駆動することができ、これにより製造費用を節減することができる。
ゲートドライバ４４は、図７のように、ゲート電極ラインＧＬに２水平期間２Ｈの間ターンオン電位を有するゲート信号を順次供給する。ここで、ｉ番目のゲート電極ラインＧＬｉに供給されるゲート信号は、ｉ−１番目のゲート電極ラインＧＬｉ−１に供給されるゲート信号と１水平期間１Ｈの間、重畳されるように供給される。
データドライバ４２は、データに対応するビデオ信号をデータ電極ラインＤＬを通してＰＥセル４６に供給する。ここで、データドライバ４２は、１水平期間毎に１水平ライン分のビデオ信号をデータ電極ラインＤＬに供給する。
ＰＥセル４６は、データ電極ラインＤＬに供給されるビデオ信号（即ち、電流信号）に対応する光を発光することでビデオ信号に対応する画像を表示する。このために、ＰＥセル４６は、図６のように構成される。
図６は本発明の実施の形態に係るＰＥセルを示す図面である。
図６を参照すると、本発明の実施の形態に係るＰＥセル４６は、発光セルＯＬＥＤを駆動させるための駆動回路５０と、上／下に隣接するように位置した駆動回路５０を制御するための制御回路５２とを具備する。ここで、上／下に隣接するように位置する二つの駆動回路５０は、相互に対（以下、“駆動回路対”という）１００、１０２をなし、一つの制御回路５２により制御される。実際に、制御回路５２は、接続された一つのゲート電極ラインＧＬの制御によって二つの駆動回路５０を制御する。
駆動回路５０は、マトリックス状で配置される発光セルＯＬＥＤ毎に形成されて発光セルＯＬＥＤに電流が供給されることができるように制御する。制御回路５２は、駆動回路対１００、１０２のそれぞれの間に設置されて上／下に隣接して位置した駆動回路５０を制御する。ここで、制御回路５２は、駆動回路対１００、１０２毎に設置されるために一垂直ラインに含まれる制御回路５２の数は駆動回路５０の数の半分に設定される。
一方、上／下に隣接して位置されると共にその間に制御回路５２が設置されない駆動回路５０は、同一のゲート電極ラインと接続される。実際に、ｉ番目の水平ライン及びｉ＋１番目の水平ラインのそれぞれに形成された駆動回路５０が駆動回路対１００を形成して、ｉ＋２番目の水平ライン及びｉ＋３番目の水平ラインのそれぞれに形成された駆動回路５０が駆動回路対１０２を形成すると、ｉ＋１番目の水平ラインに位置した駆動回路５０及びｉ＋２番目の水平ラインに形成された駆動回路５０は同一のゲート電極ラインに接続される。
発光セルＯＬＥＤ毎に形成される駆動回路５０は、二つのＴＦＴ（Ｔ１、Ｔ２）を具備する。実際に、駆動回路５０のそれぞれは、発光セルＯＬＥＤと電圧供給ラインＶＤＤとの間に形成される第１駆動ＴＦＴ（Ｔ１）と、第１駆動ＴＦＴ（Ｔ１）とゲート電極ラインＧＬとの間に設置される第２駆動ＴＦＴ（Ｔ２）とを具備する。
ここで、駆動回路対１００の一番目の駆動回路５０（第１駆動回路）、例えば、ｉ番目の水平ラインに形成された駆動回路５０に含まれる第２駆動ＴＦＴ（Ｔ２）のゲート端子は、ｉ−１番目のゲート電極ラインＧＬｉ−１に接続されて（ここで、ｉ−１番目のゲート電極ラインＧＬｉ−１は、ｉ−１番目の水平ラインに形成された駆動回路５０の第２駆動ＴＦＴ（Ｔ２）とも接続される）、ソース端子は隣接に位置される制御回路５２に接続される。ｉ番目の水平ラインに形成された駆動回路５０に含まれる第１駆動ＴＦＴ（Ｔ１）のゲート端子は、第２駆動ＴＦＴ（Ｔ２）のドレーン端子に接続されて、ソース端子は電圧供給ラインＶＤＤに接続される。そして、第１駆動ＴＦＴ（Ｔ１）のドレーン端子は、発光セルＯＬＥＤ１と接続される。ここで、ストレージキャパシターＣｓｔは、第１駆動ＴＦＴ（Ｔ１）のソース端子とゲート端子との間に接続される。
一方、駆動回路対１００の二番目の駆動回路５０（第２駆動回路）、即ち、ｉ＋１番目の水平ラインに形成された駆動回路５０に含まれる第２駆動ＴＦＴ（Ｔ２）のゲート端子は、ｉ＋１番目のゲート電極ラインＧＬｉ＋１に接続されて（ここで、ｉ＋１番目のゲート電極ラインＧＬｉ＋１は、ｉ＋２番目の水平ラインに形成された駆動回路５０の第２駆動ＴＦＴ（Ｔ２）とも接続される）、ソース端子は、隣接して位置する制御回路５２に接続される。ｉ＋１番目の水平ラインに形成された駆動回路５０に含まれる第１駆動ＴＦＴ（Ｔ１）のゲート端子は、第２駆動ＴＦＴ（Ｔ２）のドレーン端子に接続されて、ソース端子は、電圧供給ラインＶＤＤに接続される。そして、第１駆動ＴＦＴ（Ｔ１）のドレーン端子は、発光セルＯＬＥＤと接続される。ここで、ストレージキャパシターＣｓｔは、第１駆動ＴＦＴ（Ｔ１）の。そして、第１駆動ＴＦＴ（Ｔ１）のソース端子とゲート端子との間に接続される。実際に、駆動回路対１００、１０２に含まれる第１及び第２駆動ＴＦＴ（Ｔ１、Ｔ２）は、このような形態で発光セルＯＬＥＤ毎に形成される。
駆動回路対１００の間に設置される制御回路５２、例えばｉ番目の水平ラインとｉ＋１番目の水平ラインとの間に位置される制御回路５２は、第１制御ＴＦＴ（Ｔ３）及び第２制御ＴＦＴ（Ｔ４）を具備する。ここで、制御回路５２に含まれる二つのＴＦＴ（Ｔ３、Ｔ４）は、相互異なる水平ラインに位置されるように形成される。例えば、第１制御ＴＦＴ（Ｔ３）は、ｉ番目の水平ラインに位置されるように形成されて、第２制御ＴＦＴ（Ｔ４）は、ｉ＋１番目の水平ラインに位置されるように形成されることができる。また、第１制御ＴＦＴ（Ｔ３）は、ｉ＋１番目の水平ラインに位置されるように形成されて、第２制御ＴＦＴ（Ｔ４）は、ｉ番目の水平ラインに位置されるように形成されることができる。
第１制御ＴＦＴ（Ｔ３）のソース端子は、電圧供給ラインＶＤＤに接続されて、ドレーン端子及びゲート端子は、上／下側の駆動回路５０に含まれる第２駆動ＴＦＴ（Ｔ２）と接続される。第２制御ＴＦＴ（Ｔ４）のソース端子は、データラインＤＬに接続されて、ドレーン端子は、第１制御ＴＦＴ（Ｔ３）のドレーン端子及びゲート端子に接続される。そして、第２制御ＴＦＴ（Ｔ４）のゲート端子は、ｉ番目のゲート電極ラインＧＬｉに接続される。
このような本発明のＰＥセル４６の動作過程を図７を駆動波形を利用して詳細に説明すると、まず、ゲート電極ラインＧＬとしては２水平期間の間にターンオン電位を有するゲート信号が順次供給される。ここで、以前のゲート電極ラインに供給されたゲート信号は、現在のゲート電極ラインに供給されるゲート信号と１水平期間の間に重畳される。
まず、ｉ−１番目のゲート電極ラインＧＬｉ−１にゲート信号が供給される。そして、ｉ番目のゲート電極ラインＧＬｉにｉ−１番目のゲート電極ラインＧＬｉ−１に供給されたゲート信号と１水平期間１Ｈの間重畳されるゲート信号が供給される。ｉ−１番目のゲート電極ラインＧＬｉ−１にゲート信号が供給されると、ｉ番目の水平ラインに位置した第２駆動ＴＦＴ（Ｔ２）がターンオンされる。そして、ｉ番目のゲート電極ラインＧＬｉにゲート信号が供給されると、ｉ番目のゲート電極ラインＧＬｉと接続された第２制御ＴＦＴ（Ｔ４）がターンオンされる。第２制御ＴＦＴ（Ｔ４）及び第２駆動ＴＦＴ（Ｔ２）がターンオンされると、データ電極ラインＤＬからビデオ信号が第１制御ＴＦＴ（Ｔ３）及び第１駆動ＴＦＴ（Ｔ１）のゲート端子に供給される。この際に、ビデオ信号を供給受ける第１制御ＴＦＴ（Ｔ３）及び第１駆動ＴＦＴ（Ｔ１）がターンオンされる。
ここで、第１駆動ＴＦＴ（Ｔ１）は、ゲート端子に供給されるビデオ信号によってソース端子（即ち、ＶＤＤ）からドレーン端子に流れる電流を調節して発光セルＯＬＥＤ１へ供給することで発光セルＯＬＥＤ１でビデオ信号に対応する明るさの光が発生されるように制御する。これと同時に、第１駆動ＴＦＴ（Ｔ３）は、電圧供給ラインＶＤＤから供給される電流を第２制御ＴＦＴ（Ｔ４）を経由してデータ電極ラインＤＬに供給する。ここで、ストレージキャパシターＣｓｔには、第１制御ＴＦＴ（Ｔ３）に流れる電流量に対応するように電圧供給ラインＶＤＤからの電圧が貯蔵される。そして、ストレージキャパシターＣｓｔは、ビデオ信号が供給されない際は、自分に貯蔵された電圧を利用して第１駆動ＴＦＴ（Ｔ１）をターンオンさせることで発光セルＯＬＥＤ１にビデオ信号に対応する電流が供給されるようにする。
以後、ｉ番目のゲート電極ラインＧＬｉに供給されるゲート信号と重畳されるようにｉ＋１番目のゲート電極ラインＧＬｉ＋１にゲート信号が供給される。ｉ＋１番目のゲート電極ラインＧＬｉ＋１にゲート信号が供給されると、ｉ＋１番目の水平ラインに位置した第２駆動ＴＦＴ（Ｔ２）及びｉ＋２番目の水平ラインに位置した第２駆動ＴＦＴ（Ｔ２）がターンオンされる。ｉ＋１番目の水平ラインに位置した第２駆動ＴＦＴ（Ｔ２）がターンオンされると、データ電極ラインＤＬからのビデオ信号がｉ＋１番目の水平ラインに位置した第２駆動ＴＦＴ（Ｔ２）を経由して第１駆動ＴＦＴ（Ｔ１）のゲート端子に供給されて第１駆動ＴＦＴ（Ｔ１）がターンオンされる。
この際に、ｉ＋１番目の水平ラインに位置した第１駆動ＴＦＴ（Ｔ１）は、ゲート端子に供給されるビデオ信号によってソース端子（即ち、ＶＤＤ）からドレーン端子に流れる電流を調節して発光セルＯＬＥＤ２へ供給することで発光セルＯＬＥＤ２でビデオ信号に対応する明るさの光が発生されるように制御する。これと同時に、第１駆動ＴＦＴ（Ｔ３）は、電圧供給ラインＶＤＤから供給される電流（ビデオ信号によって異なってくる）を第２制御ＴＦＴ（Ｔ４）を経由してデータ電極ラインＤＬに供給する。ここで、ストレージキャパシターＣｓｔには、第１制御ＴＦＴ（Ｔ３）に流れる電流量に対応するように電圧供給ラインＶＤＤからの電圧が貯蔵される。そして、ストレージキャパシターＣｓｔは、ビデオ信号が供給されない際は、自分に貯蔵された電圧を利用して第１駆動ＴＦＴ（Ｔ１）をターンオンさせることで発光セルＯＬＥＤ２にビデオ信号に対応する電流が供給されるようにする。
一方、ｉ＋１番目のゲート電極ラインＧＬｉ＋１に供給されるゲート信号により、ｉ＋２番目の水平ラインに位置した第２駆動ＴＦＴ（Ｔ２）がターンオンされてもビデオ信号がｉ＋２番目の水平ラインに位置した発光セルＯＬＥＤ３に供給されないために（駆動回路対１０２の間に位置した第２制御ＴＦＴ（Ｔ４）はオフ）ｉ＋２番目の水平ラインに位置した発光セルＯＬＥＤ３では光が発光されない。
以後、ｉ＋１番目のゲート電極ラインＧＬｉ＋１に供給されるゲート信号と重畳されるようにｉ＋２番目のゲート電極ラインＧＬｉ＋２にゲート信号が供給される。ｉ＋２番目のゲート電極ラインＧＬｉ＋２にゲート信号が供給されると、ｉ＋２番目のゲート電極ラインＧＬｉ＋２に接続される第２駆動ＴＦＴ（Ｔ４）がターンオンされる。第２制御ＴＦＴ（Ｔ４）がターンオンされると、データ電極ラインＤＬから供給されるビデオ信号によって第２制御ＴＦＴ（Ｔ４）と接続される第１制御ＴＦＴ（Ｔ３）及びｉ＋２番目の水平ラインに位置した第１駆動ＴＦＴ（Ｔ１）がターンオンされる。
この際に、ｉ＋２番目の水平ラインに位置した第１駆動ＴＦＴ（Ｔ１）は、ゲート端子に供給されるビデオ信号によってソース端子（即ち、ＶＤＤ）からドレーン端子に流れる電流を調節して発光セルＯＬＥＤ３へ供給することで発光セルＯＬＥＤ３でビデオ信号に対応する明るさの光が発生されるように制御する。これと同時に、第１駆動ＴＦＴ（Ｔ３）は、電圧供給ラインＶＤＤから供給される電流を第２制御ＴＦＴ（Ｔ４）を経由してデータ電極ラインＤＬに供給する。ここで、ストレージキャパシターＣｓｔには、第１制御ＴＦＴ（Ｔ３）に流れる電流量に対応するように電圧供給ラインＶＤＤからの電圧が貯蔵される。そして、ストレージキャパシターＣｓｔは、ビデオ信号が供給されない際に自分に貯蔵された電圧を利用して第１駆動ＴＦＴ（Ｔ１）をターンオンさせることで発光セルＯＬＥＤ３にビデオ信号に対応する電流が供給されるようにする。実際に、ＥＬ表示装置は、このような過程を繰り返して所定の画像を表示するようになる。
上述したように、本発明のＥＬ表示装置は、上／下側に隣接して位置する駆動回路対の間に一つの制御回路を設置して、この制御回路が一つのゲート電極ラインによって制御されながら上／下側に位置した駆動回路を制御するためにゲート電極ラインの数を減らすことができる。即ち、駆動回路対の上側に形成された駆動回路は、以前の水平ラインに形成された駆動回路と同一のゲート電極ラインに接続されて、駆動回路対の下側に形成された駆動回路は、次の水平ラインに形成された駆動回路と同一のゲート電極ラインに接続されるために、ゲート電極ラインの数を最小化することができ、これにより、開口率を向上させることができる。更に、本発明では、マトリックス状で配置された発光セル毎に三つのＴＦＴが（即ち、駆動回路（二つ）＋制御回路（一つ））形成されるために開口率をさらに向上させることができる。
以上説明した内容を通して当業者であれば本発明の技術思想を逸脱しない範囲内で多様な変更及び修正の可能なことがわかる。従って、本発明の技術的な範囲は明細書の詳細な説明に記載された内容に限らず特許請求の範囲により定めなければならない。
一般的なエレクトロルミネセンス表示パネルの有機発光セルを示す断面図である。 従来のエレクトロルミネセンス表示装置を示す図面である。 図２に図示された画素セルＰＥを等価的に示す回路図である。 図２に図示されたゲートラインに供給されるゲート信号を示す図面である。 本発明の実施の形態に係るエレクトロルミネセンス表示装置を示す図面である。 図５に図示された画素セルＰＥを等価的に示す回路図である。 図５に図示されたゲートラインに供給されるゲート信号を示す図面である。
符号の説明
２ 陰極 ４ 電子注入層 ６ 電子輸送層 ８ 発光層 １０ 正孔輸送層 １２ 正孔注入層 １４ 陽極 １６、４０ 表示パネル １８、１９、４４ ゲートドライバ ２０、４２ データドライバ ２２、４６ 画素セル ５０ 駆動回路 ５２ 制御回路 １００、１０２ 駆動回路対

Claims (25)

  1. マトリックス状に配置された複数の画素セルと、
    ビデオ信号を前記画素セルに供給するための複数のデータ電極と、
    上下に隣接する前記画素セルに接続されて前記データ電極と交差する複数のゲートラインと
    を具備することを特徴とするエレクトロルミネセンス表示装置。
  2. 前記ゲートラインに２水平期間の間ターンオン電位を有するゲート信号を供給するためのゲートドライバをさらに具備する
    ことを特徴とする請求項１記載のエレクトロルミネセンス表示装置。
  3. ｉ（ｉは自然数）番目のゲートラインに供給されるゲート信号は、ｉ＋１番目のゲートラインに供給されるゲート信号と１水平期間の間重畳される
    ことを特徴とする請求項２記載のエレクトロルミネセンス表示装置。
  4. ゲートライン及びデータラインの交差部にマトリックス状に配置されたエレクトロルミネセンスセルと、
    前記エレクトロルミネセンスセルに駆動電圧を供給するための電圧供給ラインと、
    ビデオ信号に応答して前記電圧供給ラインの駆動電圧から前記エレクトロルミネセンスセルに供給される電流を制御するための駆動回路と、
    前記ビデオ信号を前記駆動回路に供給するための制御回路と
    を具備することを特徴とするエレクトロルミネセンス表示装置。
  5. 前記駆動回路のそれぞれは、
    ｉ（ｉは自然数）番目の水平ラインに形成されて、ｉ−１番目のゲートラインにゲート信号が供給される際に、ｉ番目のゲートラインにより制御される制御回路からのビデオ信号に応答して前記ｉ番目の水平ラインに位置した前記エレクトロルミネセンスセルに前記電流を供給する第１駆動回路と、
    ｉ＋１番目の水平ラインに形成されて、ｉ＋１番目のゲートラインに前記ゲート信号が供給される際に、前記ｉ番目のゲートラインにより制御される制御回路からのビデオ信号に応答してｉ＋１番目の水平ラインに位置した前記エレクトロルミネセンスセルに前記電流を供給する第２駆動回路と
    を具備することを特徴とする請求項４記載のエレクトロルミネセンス表示装置。
  6. 前記制御回路は、前記第１駆動回路と第２駆動回路との間に位置する
    ことを特徴とする請求項５記載のエレクトロルミネセンス表示装置。
  7. 前記第２駆動回路は、ｉ−１番目の水平ラインに形成され、前記ｉ−１番目のゲートラインと接続される
    ことを特徴とする請求項５記載のエレクトロルミネセンス表示装置。
  8. 前記第１駆動回路は、ｉ＋２番目の水平ラインに形成され、前記ｉ＋１番目のゲートラインと接続される
    ことを特徴とする請求項５記載のエレクトロルミネセンス表示装置。
  9. 前記第１駆動回路は、
    前記電圧供給ラインにソース端子が接続されると共に前記ｉ番目の水平ラインに位置したエレクトロルミネセンスセルにドレーン端子が接続された第１駆動薄膜トランジスタと、
    前記第１駆動薄膜トランジスタのゲート端子にドレーン端子が接続されると共に前記制御回路にソース端子が接続され、前記ｉ−１番目のゲートラインにゲート端子が接続された第２駆動薄膜トランジスタと、
    前記第１駆動薄膜トランジスタのソース端子とゲート端子との間に接続されたストレージキャパシターと
    を具備する
    ことを特徴とする請求項５記載のエレクトロルミネセンス表示装置。
  10. 前記第２駆動回路は、
    前記電圧供給ラインにソース端子が接続されると共に前記ｉ＋１番目の水平ラインに位置したエレクトロルミネセンスセルにドレーン端子が接続された第１駆動薄膜トランジスタと、
    前記第１駆動薄膜トランジスタのゲート端子にドレーン端子が接続されると共に前記制御回路にソース端子が接続され、前記ｉ＋１番目のゲートラインにゲート端子が接続された第２駆動薄膜トランジスタと、
    前記第１駆動薄膜トランジスタのソース端子とゲート端子との間に接続されるストレージキャパシターと
    を具備する
    ことを特徴とする請求項５記載のエレクトロルミネセンス表示装置。
  11. 前記制御回路は、
    前記電圧供給ラインにソース端子が接続され、前記第２駆動薄膜トランジスタのソース端子にドレーン端子及びゲート端子が接続された第１制御薄膜トランジスタと、
    前記第１制御薄膜トランジスタのゲート端子にドレーン端子が接続されると共に前記データラインにソース端子が接続され、前記ｉ番目のゲートラインにゲート端子が接続された第２制御薄膜トランジスタと
    を具備する
    ことを特徴とする請求項９または１０記載のエレクトロルミネセンス表示装置。
  12. 前記第１制御薄膜トランジスタ及び第２制御薄膜トランジスタの中のいずれか一つは、前記ｉ番目の水平ラインに形成され、残りの一つは前記ｉ＋１番目の水平ラインに形成される
    ことを特徴とする請求項１１記載のエレクトロルミネセンス表示装置。
  13. 前記ゲートラインに２水平期間の間ターンオン電位を有するゲート信号を供給するためのゲートドライバをさらに具備する
    ことを特徴とする請求項１１記載のエレクトロルミネセンス表示装置。
  14. 前記ｉ番目のゲートラインに供給されるゲート信号はｉ＋１番目のゲートラインに供給されるゲート信号と１水平期間の間重畳される
    ことを特徴とする請求項１３記載のエレクトロルミネセンス表示装置。
  15. 前記ｉ−１番目のゲートライン及びｉ番目のゲートラインにゲート信号が供給されると、前記ｉ−１番目のゲートラインと接続される第２駆動薄膜トランジスタ及びｉ番目のゲートラインに接続される第２制御薄膜トランジスタがターンオンされ、前記第２制御薄膜トランジスタがターンオンされると、前記データラインからのビデオ信号が前記ｉ番目の水平ラインに位置した第１駆動薄膜トランジスタ及び第１制御薄膜トランジスタに供給される
    ことを特徴とする請求項１３記載のエレクトロルミネセンス表示装置。
  16. 前記ｉ番目の水平ラインに位置した第１駆動薄膜トランジスタは、前記ビデオ信号に対応する前記電流を前記ｉ番目の水平ラインのエレクトロルミネセンスセルに供給する
    ことを特徴とする請求項１５記載のエレクトロルミネセンス表示装置。
  17. 前記第１制御薄膜トランジスタは、前記ビデオ信号に対応する電流を前記電圧供給ラインから前記データラインに供給する
    ことを特徴とする請求項１５記載のエレクトロルミネセンス表示装置。
  18. 前記第１制御薄膜トランジスタに流れる前記電流に対応する電圧が前記ストレージキャパシターに貯蔵される
    ことを特徴とする請求項１７記載のエレクトロルミネセンス表示装置。
  19. マトリックス状に配置された複数の画素セルと、
    ビデオ信号を前記画素セルに供給するための複数のデータ電極と、
    上下に隣接する前記画素セルに位置して前記データ電極と交差する複数のゲート電極と、
    前記画素セル毎に設置されたエレクトロルミネセンスセルと、
    前記エレクトロルミネセンスセルに駆動電圧を供給するための電圧供給ラインと、
    ビデオ信号に応答して前記エレクトロルミネセンスセルのそれぞれに前記ビデオ信号に対応する電流を供給するための駆動回路と、
    前記データ電極と接続されて前記データ電極に供給される前記ビデオ信号を前記駆動回路に供給するための制御回路と
    を具備する
    ことを特徴とするエレクトロルミネセンス表示装置。
  20. 前記ゲートラインに２水平期間の間ターンオン電位を有するゲート信号を供給するためのゲートドライバを具備する
    ことを特徴とする請求項１９記載のエレクトロルミネセンス表示装置。
  21. ｉ（ｉは自然数）番目のゲートラインに供給されるゲート信号は、ｉ＋１番目のゲートラインに供給されるゲート信号と１水平期間の間重畳される
    ことを特徴とする請求項２０記載のエレクトロルミネセンス表示装置。
  22. 前記駆動回路のそれぞれは、
    ｉ番目の水平ラインに形成されて、ｉ−１番目のゲートラインにゲート信号が供給される際に、ｉ番目のゲートラインにより制御される制御回路からのビデオ信号に応答して前記ｉ番目の水平ラインに位置した前記エレクトロルミネセンスセルに前記電流を供給する第１駆動回路と、
    ｉ＋１番目の水平ラインに形成されて、ｉ＋１番目のゲートラインに前記ゲート信号が供給される際に、前記ｉ番目のゲートラインにより制御される制御回路からのビデオ信号に応答してｉ＋１番目の水平ラインに位置された前記エレクトロルミネセンスセルに前記電流を供給する第２駆動回路と
    を具備する
    ことを特徴とする請求項２１記載のエレクトロルミネセンス表示装置。
  23. 前記制御回路は、前記第１駆動回路と第２駆動回路との間に位置する
    ことを特徴とする請求項２２記載のエレクトロルミネセンス表示装置。
  24. ゲートラインに２水平期間の間ターンオン電位を有するゲート信号を供給する段階を含め、ｉ（ｉは自然数）番目のゲートラインに供給される前記ゲート信号は、ｉ−１番目のゲートラインに供給される前記ゲート信号と１水平期間の間重畳される
    ことを特徴とするエレクトロルミネセンス表示装置の駆動方法。
  25. ビデオ信号に対応する電流は、前記ｉ−１番目のゲートラインに供給されるゲート信号が前記ｉ番目のゲートラインに供給される前記ゲート信号と重畳する前記１水平期間の間、ｉ番目の水平ラインに位置したエレクトロルミネセンスセルに供給される
    ことを特徴とする請求項２４記載のエレクトロルミネセンス表示装置の駆動方法。
JP2004192103A 2003-11-25 2004-06-29 エレクトロルミネセンス表示装置 Active JP4210244B2 (ja)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020030083944A KR100607513B1 (ko) 2003-11-25 2003-11-25 일렉트로-루미네센스 표시장치 및 그 구동방법

Publications (2)

Publication Number Publication Date
JP2005157277A true JP2005157277A (ja) 2005-06-16
JP4210244B2 JP4210244B2 (ja) 2009-01-14

Family

ID=34588042

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2004192103A Active JP4210244B2 (ja) 2003-11-25 2004-06-29 エレクトロルミネセンス表示装置

Country Status (5)

Country Link
US (1) US7903051B2 (ja)
JP (1) JP4210244B2 (ja)
KR (1) KR100607513B1 (ja)
CN (1) CN100378779C (ja)
TW (1) TWI274311B (ja)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2009047958A (ja) * 2007-08-21 2009-03-05 Sony Corp 有機エレクトロルミネッセンス発光部の駆動方法、及び、有機エレクトロルミネッセンス表示装置
JP2009151220A (ja) * 2007-12-21 2009-07-09 Sony Corp 表示装置及びその駆動方法と電子機器
JP2010107994A (ja) * 2009-12-11 2010-05-13 Sony Corp 表示装置及び電子機器
JP2013511061A (ja) * 2009-11-12 2013-03-28 イグニス・イノベイション・インコーポレーテッド 発光ディスプレイおよびその安定的電流ソース・シンクのための効率的プログラミングおよび高速校正

Families Citing this family (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100583135B1 (ko) * 2004-06-08 2006-05-23 삼성에스디아이 주식회사 전계 발광 표시장치
KR100806814B1 (ko) * 2006-06-23 2008-02-25 엘지.필립스 엘시디 주식회사 유기 ｅｌ 소자의 구동 장치
US20090219233A1 (en) * 2008-03-03 2009-09-03 Park Yong-Sung Organic light emitting display and method of driving the same
KR101064471B1 (ko) * 2010-03-17 2011-09-15 삼성모바일디스플레이주식회사 유기전계발광 표시장치
KR101812176B1 (ko) * 2011-05-20 2017-12-27 삼성디스플레이 주식회사 유기 발광 표시 장치
CN103268753A (zh) * 2013-05-28 2013-08-28 上海中科高等研究院 扫描线共用的amoled驱动电路及其驱动方法
CN104517565B (zh) * 2013-09-27 2017-09-29 昆山国显光电有限公司 有机发光显示器的像素电路、驱动方法及其显示装置
KR102527222B1 (ko) * 2015-08-10 2023-05-02 삼성디스플레이 주식회사 표시 장치
CN111968584A (zh) * 2020-08-06 2020-11-20 武汉华星光电技术有限公司 显示面板及显示装置

Family Cites Families (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR200177572Y1 (ko) 1999-11-20 2000-04-15 김병근 음식물 쓰레기 탈수장치
KR100566813B1 (ko) 2000-02-03 2006-04-03 엘지.필립스 엘시디 주식회사 일렉트로 루미네센스 셀 구동회로
JP3758930B2 (ja) 2000-03-17 2006-03-22 三星エスディアイ株式会社 画像表示装置及びその駆動方法
TW521256B (en) * 2000-05-18 2003-02-21 Semiconductor Energy Lab Electronic device and method of driving the same
TW522454B (en) * 2000-06-22 2003-03-01 Semiconductor Energy Lab Display device
US6690034B2 (en) * 2000-07-31 2004-02-10 Semiconductor Energy Laboratory Co., Ltd. Light emitting device
JP3593982B2 (ja) 2001-01-15 2004-11-24 ソニー株式会社 アクティブマトリクス型表示装置およびアクティブマトリクス型有機エレクトロルミネッセンス表示装置、並びにそれらの駆動方法
JP2002214645A (ja) 2001-01-22 2002-07-31 Matsushita Electric Ind Co Ltd アクティブマトリックス表示装置
JP2002244617A (ja) * 2001-02-15 2002-08-30 Sanyo Electric Co Ltd 有機ｅｌ画素回路
JP3743387B2 (ja) 2001-05-31 2006-02-08 ソニー株式会社 アクティブマトリクス型表示装置およびアクティブマトリクス型有機エレクトロルミネッセンス表示装置、並びにそれらの駆動方法
KR100826009B1 (ko) * 2001-11-03 2008-04-29 엘지디스플레이 주식회사 일렉트로 루미네센스 패널
KR100910562B1 (ko) * 2002-12-17 2009-08-03 삼성전자주식회사 표시 장치의 구동 장치

Cited By (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2009047958A (ja) * 2007-08-21 2009-03-05 Sony Corp 有機エレクトロルミネッセンス発光部の駆動方法、及び、有機エレクトロルミネッセンス表示装置
JP2009151220A (ja) * 2007-12-21 2009-07-09 Sony Corp 表示装置及びその駆動方法と電子機器
JP4655085B2 (ja) * 2007-12-21 2011-03-23 ソニー株式会社 表示装置及び電子機器
US8294702B2 (en) 2007-12-21 2012-10-23 Sony Corporation Display device, method for driving same, and electronic apparatus
KR101512781B1 (ko) 2007-12-21 2015-04-16 소니 주식회사 표시장치 및 그 구동방법과 전자기기
JP2013511061A (ja) * 2009-11-12 2013-03-28 イグニス・イノベイション・インコーポレーテッド 発光ディスプレイおよびその安定的電流ソース・シンクのための効率的プログラミングおよび高速校正
JP2010107994A (ja) * 2009-12-11 2010-05-13 Sony Corp 表示装置及び電子機器
JP4655160B2 (ja) * 2009-12-11 2011-03-23 ソニー株式会社 表示装置及び電子機器

Also Published As

Publication number Publication date
KR20050050242A (ko) 2005-05-31
JP4210244B2 (ja) 2009-01-14
KR100607513B1 (ko) 2006-08-02
CN100378779C (zh) 2008-04-02
US7903051B2 (en) 2011-03-08
TW200517995A (en) 2005-06-01
US20050110718A1 (en) 2005-05-26
TWI274311B (en) 2007-02-21
CN1622166A (zh) 2005-06-01

Similar Documents

Publication Publication Date Title
JP5236156B2 (ja) 有機発光ダイオード表示装置
US7365714B2 (en) Data driving apparatus and method of driving organic electro luminescence display panel
US8963816B2 (en) Light emitting display and method of driving thereof
US6693383B2 (en) Electro-luminescence panel
US20060007072A1 (en) Display device and driving method thereof
CN113950715B (zh) 像素电路及其驱动方法、显示装置
JP2006293293A (ja) 表示パネル、これを具備した表示装置及びその駆動方法
JP2007264587A (ja) 画素及びこれを用いた有機電界発光表示装置
JP2012022330A (ja) エレクトロルミネセンス表示装置とその駆動方法
KR100604057B1 (ko) 화소 및 이를 이용한 발광 표시장치
KR20060001479A (ko) 발광 표시 장치와, 그 표시 패널 및 구동 방법
JP4210244B2 (ja) エレクトロルミネセンス表示装置
KR20050098485A (ko) 표시 장치 및 그 구동 방법
JP4504803B2 (ja) エレクトロルミネセンス表示装置
KR101213837B1 (ko) 유기 전계발광 표시장치 및 그의 구동방법
KR20060096857A (ko) 표시 장치 및 그 구동 방법
JP2005309375A (ja) エレクトロルミネセンス表示装置
JP2006301581A (ja) 表示装置およびその駆動方法
JP2005122183A (ja) エレクトロルミネセンス表示装置
KR20070118451A (ko) 유기발광다이오드 표시소자
KR102618390B1 (ko) 표시장치와 그 구동 방법
KR101057781B1 (ko) 일렉트로-루미네센스 표시장치
JP4209361B2 (ja) Ｅｌ表示パネルの駆動装置及び駆動方法とｅｌ表示装置の製造方法
KR20070119200A (ko) 유기 발광다이오드 표시소자
KR100568595B1 (ko) 일렉트로-루미네센스 표시장치

Legal Events

Date Code Title Description
A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20080317

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20080325

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20080616

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20080930

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20081024

R150 Certificate of patent or registration of utility model

Ref document number: 4210244

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20111031

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20121031

Year of fee payment: 4

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20121031

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20131031

Year of fee payment: 5

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250