JP4209361B2 - Ｅｌ表示パネルの駆動装置及び駆動方法とｅｌ表示装置の製造方法 - Google Patents

Description

本発明はエレクトロルミネセンス（Ｅｌｅｃｔｒｏ−Ｌｕｍｉｎｅｓｃｅｎｃｅ；以下”ＥＬ”という）表示パネルの駆動装置及び駆動方法と、ＥＬ表示装置の製造方法に関するもので、特にＥＬパネルの開口率を増加させると同時に、外部から供給される電流を電圧に変換してＥＬパネルを駆動させるＥＬ表示パネルの駆動装置及び駆動方法と、ＥＬ表示装置の製造方法に関するものである。

最近、陰極線管（Ｃａｔｈｏｄｅ Ｒａｙ Ｔｕｂｅ）の短所である重さと容積を減らすことができる各種の平板表示装置が開発されている。このような平板表示装置としては、液晶表示装置（Ｌｉｑｕｉｄ Ｃｒｙｓｔａｌ Ｄｉｓｐｌａｙ）、電界放出表示装置（Ｆｉｅｌｄ Ｅｍｉｓｓｉｏｎ Ｄｉｓｐｌａｙ）、プラズマ表示パネル（Ｐｌａｓｍａ Ｄｉｓｐｌａｙ Ｐａｎｅｌ）及びＥＬ表示装置などがある。

ＥＬ表示装置は電子と正孔の再結合で蛍光物質を発光させる自発光素子として、材料及び構造によって無機ＥＬと有機ＥＬに大別される。このＥＬ表示装置は液晶表示装置のように別途の光源を要する受動型発光素子に比べて陰極線管のような早い応答速度を持つ長所を持っている。このようなＥＬ表示装置は電流駆動方式と電圧駆動方式がある。

図１はＥＬ表示装置の発光原理を説明するための一般的な有機ＥＬ構造を示した断面図である。ＥＬ表示装置のうち有機ＥＬは、陰極２と陽極１４との間に積層された電子注入層４、電子輸送層６、発光層８、正孔輸送層１０、及び正孔注入層１２を具備する。

透明電極である陽極１４と、金属電極である陰極２との間に電圧を印加すれば、陰極２から発生された電子は電子注入層４及び電子輸送層６を通じて発光層８の方に移動する。または、陽極１４から発生された正孔は正孔注入層１２及び正孔輸送層１０を通じて発光層８の方に移動する。これによって、発光層８では電子輸送層６から供給された電子と正孔輸送層１０から供給されられた正孔とが衝突して再結合することによって光が発生するようになっており、この光は透明電極である陽極１４を通じて外部に放出されて画像を表示する。

図２は従来技術に係るアクティブマトリックス型（Ａｃｔｉｖｅ Ｍａｔｒｉｘ ＴｙＰＥ）ＥＬ表示装置を示す図面である。

図２及び図３を参照すれば、従来のアクティブマトリックス型ＥＬ表示装置は、ゲート電極ラインＧＬとデータ電極ラインＤＬの交差部毎に配列された画素（以下、“ＰＥ”という）セル２２を含むＥＬ表示パネル１６と、ゲート電極ラインＧＬを駆動するためのゲートドライバ１８と、データ電極ラインＤＬを駆動するためのデータドライバ２０と、ゲートドライバ１８とデータドライバ２０を制御するためのタイミングコントローラ２８とを具備する。また、従来技術に係るアクティブマトリックス型ＥＬ表示装置は、データ電極ラインＤＬに接続された外部電流発生回路３２を具備する。

タイミングコントローラ２８は、ゲート制御信号ＧＣＳを生成してゲート電極ラインＧＬを駆動させるゲートドライバ１８の駆動を制御すると同時に、データ制御信号ＤＣＳを生成してデータ電極ラインＤＬを駆動させるデータドライバ２０の駆動を制御する。また、タイミングコントローラ２８は、外部から供給されるデータ信号を整列してデータドライバ２０に供給する。

ゲートドライバ１８は、タイミングコントローラ２８からのゲート制御信号ＧＣＳ、すなわちスタートパルスとクロック信号に応答してゲート電極ラインＧＬを順次的にイネーブルさせるためのゲート信号を発生してゲート電極ラインＧＬに順次的に供給する。

データドライバ２０は、タイミングコントローラ２８から供給される制御信号に応答してタイミングコントローラ２８からのデータ信号をデータ電極ラインＤＬを通じてＰＥセル２２に供給する。この場合、データドライバ２０は、ゲートドライバ１８がゲート電極ラインＧＬのそれぞれを駆動する１水平期間ごとに１水平ライン分ずつのデータ信号をデータ電極ラインＤＬに供給する。

ＰＥセル２２のそれぞれは、陰極であるゲート電極ラインＧＬにゲート信号が印加される時に選択されて、陽極であるデータ電極ラインＤＬに供給される画素信号、すなわち電流信号に相応する光を発生する。ＰＥセル２２のそれぞれは、等価的にデータ電極ラインＤＬとゲート電極ラインＧＬとの間に接続されたダイオードで表現される。このようなＰＥセル２２のそれぞれは、ゲート電極ラインＧＬにゲート信号がイネーブルになる時に駆動されて、データ電極ラインＤＬ上のデータ信号の大きさに相応する光を発生する。

このために、ＰＥセル２２のそれぞれは、電圧供給ラインＶＤＤと、電圧供給ラインＶＤＤと基底電圧源ＧＮＤとの間に接続された発光セルＯＬＥＤと、データ電極ラインＤＬとゲート電極ラインＧＬのそれぞれから供給される駆動信号によって発光セルＯＬＥＤを駆動させるための発光セル駆動回路３０を具備する。

発光セル駆動回路３０は、図３に示すように、電圧供給ラインＶＤＤと発光セルＯＬＥＤとの間に接続された駆動薄膜トランジスタ（Ｔｈｉｎ Ｆｉｌｍ Ｔｒａｎｓｉｓｔｏｒ；以下、“ＴＦＴ”という）（Ｔ１）と、ゲート電極ラインＧＬとデータ電極ラインＤＬに接続された第１スイッチングＴＦＴ（Ｔ３）と、第１スイッチングＴＦＴ（Ｔ３）とゲート電極ラインＧＬに接続された第２スイッチングＴＦＴ（Ｔ４）と、第１スイッチングＴＦＴ及び第２スイッチングＴＦＴ（Ｔ３、Ｔ４）の間のノードと電圧供給ラインＶＤＤとの間に接続されて、駆動ＴＦＴ（Ｔ１）と電流ミラー（Ｃｕｒｒｅｎｔ Ｍｉｒｒｏｒ）回路を形成して電流を電圧に変換する変換ＴＦＴ（Ｔ２）と、駆動ＴＦＴ（Ｔ１）と変換ＴＦＴ（Ｔ２）のそれぞれのゲート端子と電圧供給ラインＶＤＤとの間に接続されたストレージキャパシタＣｓｔとを具備する。ここで、ＴＦＴはＰタイプ電子金属酸化膜半導体電界效果トランジスタ（ＭＯＳＦＥＴ、Ｍｅｔａｌ−Ｏｘｉｄｅ Ｓｅｍｉｃｏｎｄｕｃｔｏｒ Ｆｉｅｌｄ Ｅｆｆｅｃｔ Ｔｒａｎｓｉｓｔｏｒ）である。

駆動ＴＦＴ（Ｔ１）のゲート端子は変換ＴＦＴ（Ｔ２）のゲート端子に接続されて、そのソース端子は電圧供給ラインＶＤＤに接続されると同時に、そのドレイン端子は発光セルＯＬＥＤに接続される。変換ＴＦＴ（Ｔ２）のソース端子は電圧供給ラインＶＤＤに接続されて、そのドレイン端子は第１スイッチングＴＦＴ（Ｔ３）のドレイン端子と第２スイッチングＴＦＴ（Ｔ４）のソース端子に接続される。第１スイッチングＴＦＴ（Ｔ３）のソース端子はデータ電極ラインＤＬに接続されて、そのドレイン端子は第２スイッチングＴＦＴ（Ｔ４）のソース端子に接続される。第２スイッチングＴＦＴ（Ｔ４）のドレイン端子は、駆動ＴＦＴ（Ｔ１）及び変換ＴＦＴ（Ｔ２）それぞれのゲート端子及びストレージキャパシタＣｓｔに接続される。第１スイッチングＴＦＴ及び第２スイッチングＴＦＴ（Ｔ３、Ｔ４）それぞれのゲート端子はゲート電極ラインＧＬに接続される。一方、変換ＴＦＴ（Ｔ２）と駆動ＴＦＴ（Ｔ１）は電流ミラー回路を形成するように隣接して形成されるから、これらが等しい特性を持っていると仮定した場合、変換ＴＦＴ（Ｔ２）と駆動ＴＦＴ（Ｔ１）を等しい大きさに形成すれば、変換ＴＦＴ（Ｔ２）と駆動ＴＦＴ（Ｔ１）に流れる電流の量は等しくなる。

このような、発光セル駆動回路３０の駆動を説明すれば次のとおりである。まず、ゲート電極ラインＧＬにゲートオンＯＮ信号が供給されれば、第１スイッチングＴＦＴ及び第２スイッチングＴＦＴ（Ｔ３、Ｔ４）がターンオンされる。第１スイッチングＴＦＴ及び第２スイッチングＴＦＴ（Ｔ３、Ｔ４）がターンオンされることで、データ電極ラインＤＬから第１スイッチングＴＦＴ及び第２スイッチングＴＦＴ（Ｔ３、Ｔ４）を経由して供給されるデータ信号によって、駆動ＴＦＴ（Ｔ１）及び変換ＴＦＴ（Ｔ２）それぞれはターンオンされる。これによって、駆動ＴＦＴ（Ｔ１）は自体のゲート端子に供給されるデータ信号によって電圧供給ラインＶＤＤから供給される自体のソース端子とドレイン端子との間の電流を調節して発光セルＯＬＥＤに供給することで、発光セルＯＬＥＤをデータ信号に対応する明るさで発光させる。これと同時に変換ＴＦＴ（Ｔ２）は、第１スイチッングＴＦＴ（Ｔ３）及びデータ電極ラインＤＬを経由して外部電流発生回路３２に接続される。これによって、変換ＴＦＴ（Ｔ２）においては、電圧供給ラインＶＤＤから供給される電流ｉｄは、変換ＴＦＴ（Ｔ２）及び第１スイッチングＴＦＴ（Ｔ３）を経由して外部電流発生回路３２にてシンク（Ｓｉｎｋ）される。この時、電圧供給ラインＶＤＤから供給される電流ｉｄが外部電流発生回路３２にシンクされる間に、駆動ＴＦＴ（Ｔ１）に流れる電流は変換ＴＦＴ（Ｔ２）に流れる電流と等しくなる。これは、上述したように、駆動ＴＦＴ（Ｔ１）と変換ＴＦＴ（Ｔ２）が電流ミラー回路を形成するためである。また、ストレージキャパシタＣｓｔは、電圧供給ラインＶＤＤから供給される電流ｉｄが外部電流発生回路３２にシンクされる電流ｉｄの量によって、電圧供給ラインＶＤＤからの電圧を貯蔵する。すなわち、ストレージキャパシタＣｓｔは、電圧供給ラインＶＤＤから供給される電流ｉｄが外部電流発生回路３２にシンクされる間に、変換ＴＦＴ（Ｔ２）のゲート端子とソース端子間の電圧を貯蔵する。

一方、ゲート電極ラインＧＬにゲートオフＯＦＦ信号が供給されれば、第１スイッチングＴＦＴ及び第２スイッチングＴＦＴ（Ｔ３、Ｔ４）がターンオフされる。第１スイッチングＴＦＴ及び第２スイッチングＴＦＴ（Ｔ３、Ｔ４）がターンオフされることで、ストレージキャパシタＣｓｔは貯蔵された電圧を利用して駆動ＴＦＴ（Ｔ１）を駆動させて、発光セルＯＬＥＤに電流を供給する。

このような、従来のアクティブマトリックス型ＥＬ表示装置は、電流駆動型データドライバを利用してＥＬ表示パネルを駆動することで、ＴＦＴを構成するポリシリコン膜の特性差によるＴＦＴの不均一によって隣接したＰＥセル２２の間に発生する縞模様現象を取り除くことができる反面、一つのＰＥセル２２が、発光セルＯＬＥＤとその発光セルＯＬＥＤを駆動させるための４個のＴＦＴから構成されるから、発光セルＯＬＥＤにて発光された光を透明電極である陽極の方向に放出する場合、開口率が低い短所がある。

したがって、本発明の目的は、ＥＬパネルの開口率を増加させると同時に、外部から供給される電流を電圧に変換してＥＬパネルを駆動させるＥＬ表示パネルの駆動装置及び駆動方法と、ＥＬ表示装置の製造方法を提供することにある。

前記目的を達成するために、本発明の実施例に係るＥＬ表示パネルの駆動装置は、ゲートラインとデータラインの交差部に設置されるＥＬ発光セルが形成されたＥＬ表示パネルと、外部から供給されるデジタルデータに対応する電流を発生する電流発生回路と、前記電流発生回路から供給される前記電流を１水平単位にサンプリングして前記電流に対応するデータ電圧を発生して前記データラインに供給するデータドライバと、前記データドライバを制御すると同時に、前記デジタルデータを前記電流発生回路に供給して前記データドライバを制御するためのサンプリング制御信号を生成して前記データドライバに供給するタイミングコントローラと、を具備することを特徴とする。

前記ＥＬ表示パネルの駆動装置において、前記データドライバは、前記データ電圧を発生するための第１サンプリング回路及び第２サンプリング回路と、前記第１サンプリング回路及び第２サンプリング回路から１水平単位に交番的に供給される前記データ電圧を緩衝して前記データラインに供給するアナログバッファと、を具備することを特徴とする。

前記ＥＬ表示パネルの駆動装置において、前記第１サンプリング回路及び第２サンプリング回路のそれぞれは、電圧供給ラインと前記サンプリング制御信号によって駆動されて前記電圧供給ラインから供給される電圧を利用して前記電流に対応する前記データ電圧を貯蔵する貯蔵部と、前記サンプリング制御信号に応答して前記貯蔵部に貯蔵されたデータ電圧を前記アナログバッファに供給する供給部と、を具備することを特徴とする。

前記ＥＬ表示パネルの駆動装置において、前記貯蔵部は、前記電流発生回路の出力ラインと前記電圧供給ラインとの間に接続された第１スイッチと、前記第１スイッチと前記電圧供給ラインとの間に接続された第２スイッチと、前記第２スイッチと前記電圧供給ラインとの間に接続されたサンプリングスイッチと、前記第１スイッチ及び第２スイッチの間のノードに接続された前記サンプリングスイッチの制御端子と前記電圧供給ラインとの間に接続されて前記データ電圧を貯蔵するキャパシタと、を具備することを特徴とする。

前記ＥＬ表示パネルの駆動装置において、前記供給部は、前記ノードと前記アナログバッファとの間に接続されて前記キャパシタに貯蔵された電圧を前記アナログバッファに供給する第３スイッチを具備することを特徴とする。

前記ＥＬ表示パネルの駆動装置において、前記第１スイッチ及び第２スイッチのそれぞれは、前記サンプリング制御信号に応答して前記１水平期間に同時にターンオンされた後、順次的にターンオフされることを特徴とする。

前記ＥＬ表示パネルの駆動装置において、前記第１サンプリング回路及び第２サンプリング回路のそれぞれの第３スイッチは、前記サンプリング制御信号に応答して前記１水平期間単位に交番的に駆動されることを特徴とする。

前記ＥＬ表示パネルの駆動装置において、前記キャパシタは、前記電圧供給ラインからの電圧が前記サンプリングスイッチ、前記第２スイッチ、前記第１スイッチ及び前記電流変換回路の出力ラインを経由して前記電流発生回路に流れる間、前記サンプリングスイッチの制御端子及び入力端子の間の電圧を貯蔵することを特徴とする。

前記ＥＬ表示パネルの駆動装置において、Ｎ（但し、Ｎは１以上の正の整数）水平期間の間、前記第１サンプリング回路は前記キャパシタに前記データ電圧を貯蔵して、Ｎ＋１水平期間の間前記キャパシタに貯蔵された前記データ電圧を前記アナログバッファに供給して、Ｎ＋１水平期間の間前記第２サンプリング回路は前記キャパシタに前記データ電圧を貯蔵して、Ｎ水平期間の間前記キャパシタに貯蔵された前記データ電圧を前記アナログバッファに供給することを特徴とする。

本発明の実施例に係るＥＬ表示パネルの駆動方法はゲートラインとデータラインの交差部に設置されるＥＬ発光セルが形成されたＥＬ表示パネルを用意する段階と、外部から供給されるデジタルデータに対応される電流を発生する段階と、前記電流を１水平単位にサンプリングして前記電流に対応されるデータ電圧を発生して貯蔵する段階と、前記貯蔵された前記データ電圧を前記データラインに供給する段階と、前記データ電圧を利用して前記発光セルを駆動させる段階と、を含むことを特徴とする。

前記ＥＬ表示パネルの駆動方法において、前記データ電圧を発生して貯蔵する段階は、第１サンプリング回路及び第２サンプリング回路のそれぞれを利用して前記サンプリング制御信号によって電圧供給ラインから供給される電圧を利用して、前記電流に対応される前記データ電圧を１水平期間単位で交番的に発生する段階と、第１キャパシタ及び第２キャパシタを利用して前記データ電圧を貯蔵する段階と、を含むことを特徴とする。

前記ＥＬ表示パネルの駆動装置において、Ｎ（但し、Ｎは１以上の正の整数）水平期間の間、前記第１サンプリング回路を利用して前記データ電圧を発生して前記第１キャパシタに貯蔵して、Ｎ＋１水平期間の間、前記第１キャパシタに貯蔵された前記データ電圧をバッファを通じて前記データラインに供給する段階と、Ｎ＋１水平期間の間、前記第２サンプリング回路を利用して前記データ電圧を発生して前記第２キャパシタに貯蔵して、Ｎ水平期間の間、前記第２キャパシタに貯蔵された前記データ電圧を前記バッファを通じて前記データラインに供給する段階と、を含むことを特徴とする。

前記ＥＬ表示パネルの駆動装置において、前記データ電圧を前記データラインに供給する段階は、前記第１サンプリング回路及び第２サンプリング回路の第１キャパシタ及び第２キャパシタに貯蔵された前記データ電圧を１水平期間単位に交番的に前記バッファに供給する段階と、前記データ電圧を緩衝して前記データラインに供給する段階と、を含むことを特徴とする。

本発明の実施例に係るＥＬ表示装置の製造方法は、基板上に、ゲートラインとデータラインの交差部に設置されるＥＬ発光セルを含むＥＬ表示パネルを形成する段階と、外部から供給されるデジタルデータに対応される電流を発生する電流発生回路を形成する段階と、基板上の一側部に前記電流発生回路から供給される前記電流を１水平単位にサンプリングして前記電流に対応されるデータ電圧を発生して前記データラインに供給するデータドライバを形成する段階と、を含むことを特徴とする。

前記ＥＬ表示装置の製造方法にあって、前記データドライバを形成する段階は、前記データ電圧を発生するための第１サンプリング回路及び第２サンプリング回路を形成する段階と、前記第１サンプリング回路及び第２サンプリング回路から１水平単位に交番的に供給される前記データ電圧を緩衝して前記データラインに供給するアナログバッファを形成する段階と、を含むことを特徴とする。

前記ＥＬ表示装置の製造方法にあって、第１サンプリング回路及び第２サンプリング回路を形成する段階は、電圧供給ラインを形成する段階と、サンプリング制御信号によって駆動されて前記電圧供給ラインから供給される電圧を利用して前記電流に対応される前記データ電圧を貯蔵する貯蔵部を形成する段階と、前記サンプリング制御信号に応答して前記貯蔵部に貯蔵された前記データ電圧を前記アナログバッファに供給する供給部を形成する段階と、を含むことを特徴とする。

前記ＥＬ表示装置の製造方法において、前記貯蔵部を形成する段階は、前記電流発生回路の出力ラインと前記電圧供給ラインとの間に接続される第１スイッチを形成する段階と、前記第１スイッチと前記電圧供給ラインとの間に接続される第２スイッチを形成する段階と、前記第２スイッチと前記電圧供給ラインとの間に接続されるサンプリングスイッチを形成する段階と、前記第１スイッチ及び第２スイッチの間のノードに接続された前記サンプリングスイッチの制御端子と前記電圧供給ラインとの間に接続されて前記データ電圧を貯蔵するキャパシタを形成する段階と、を含むことを特徴とする。

前記ＥＬ表示装置の製造方法において、前記供給部を形成する段階は、前記ノードと前記アナログバッファとの間に接続された前記キャパシタに貯蔵された電圧を前記アナログバッファに供給する第３スイッチを形成する段階を含むことを特徴とする。

上述したように、本発明の実施例に係るＥＬ表示パネルの駆動装置及び駆動方法と、ＥＬ表示装置の製造方法は、少なくとも２個のＴＦＴを利用して発光セルを駆動させてＥＬ表示パネルの開口率を増加させる。なお、本発明の本発明の実施例に係るＥＬ表示パネルの駆動装置及び駆動方法と、ＥＬ表示装置の製造方法は、ＥＬ表示パネルを電流駆動と電圧駆動を複合して駆動させることで、従来の電流駆動によって隣接した画素セルの間に発生する縞模様現象を取り除くことができる。

［実施例］
以下、本発明の実施例を添付した図４乃至図８を参照して詳細に説明する。

図４を参照すれば、本発明の実施例に係るＥＬ表示パネルの駆動装置は、ゲート電極ラインＧＬとデータ電極ラインＤＬの交差部毎に配列されて２個の薄膜トランジスタ（Ｔｈｉｎ Ｆｉｌｍ Ｔｒａｎｓｉｓｔｏｒ；以下、“ＴＦＴ”という）を持つ画素（以下、“ＰＥ”という）セル１２２を含むＥＬ表示パネル１１６と、ゲート電極ラインＧＬを駆動するためのゲートドライバ１１８と、外部からのデジタルデータＤａｔａに対応する電流ｉｄａｔａを発生してデータドライバ１２０に供給する外部電流発生回路１３２と、２個のサンプリング回路を利用して外部電流発生回路１３２から供給される電流ｉｄａｔａに対応するデータ電圧Ｖｄを発生してデータ電極ラインＤＬに供給するためのデータドライバ１２０と、ゲートドライバ１１８及びデータドライバ１２０を制御すると同時に、デジタルデータＤａｔａを外部電流発生回路１３２に供給するタイミングコントローラ１２８を具備する。

タイミングコントローラ１２８は、ゲート制御信号ＧＣＳを生成してゲート電極ラインＧＬを駆動させるゲートドライバ１１８の駆動を制御すると同時に、データ制御信号ＤＣＳ及びサンプリング制御信号ＳＣＳを生成してデータ電極ラインＤＬを駆動させるデータドライバ１２０の駆動を制御する。なお、タイミングコントローラ１２８は外部から供給されるデジタルデータＤａｔａを整列して外部電流発生回路１３２に供給する。

ゲートドライバ１１８は、タイミングコントローラ１２８からのゲート制御信号ＧＣＳ、すなわちスタートパルスとクロック信号に応答してゲート電極ラインＧＬを順次的にイネーブルさせるためのゲート信号を発生してゲート電極ラインＧＬに順次的に供給する。

外部電流発生回路１３２は、タイミングコントローラ１２８から供給されるデジタルデータＤａｔａに対応する電流ｉｄａｔａを発生してデータ信号供給ライン１６２を通じてデータドライバ１２０に供給する。すなわち、外部電流発生回路１３２は、タイミングコントローラ１２８から供給されるデジタルデータＤａｔａに対応する電流ｉｄａｔａをデータドライバ１２０にてシンク（Ｓｉｎｋ）する。

データドライバ１２０は、タイミングコントローラ１２８から供給される制御信号に応答してデータ信号供給ライン１６２を通じて外部電流発生回路１３２から供給される電流ｉｄａｔａに対応するデータ電圧Ｖｄを発生して、データ電極ラインＤＬを通じてＰＥセル２２に供給する。この場合、データドライバ１２０は、ゲートドライバ１１８がゲート電極ラインＧＬそれぞれを駆動する１水平期間ごとに、１水平ライン分ずつのデータ電圧をデータ電極ラインＤＬに供給する。

具体的に、データドライバ１２０は、図５に示すように、データ信号供給ライン１６２に接続されて、データ信号供給ライン１６２を通じて供給される電流を１水平（１Ｈ）単位に交番的にサンプリングして電流ｉｄａｔａに対応されるデータ電圧Ｖｄを発生する第１サンプリング回路及び第２サンプリング回路１７０、１７２を含む多数のサンプリングドライバ１５０１乃至１５０ｎを具備する。

多数のサンプリングドライバ１５０１乃至１５０ｎのそれぞれは、図６に示すように、タイミングコントローラ１２８からのサンプリング制御信号ＳＣＳに応答して１水平単位で交番的に駆動されて、外部電流発生回路１３２から供給される電流ｉｄａｔａに対応するデータ電圧Ｖｄを発生する第１サンプリング回路及び第２サンプリング回路１７０、１７２と、第１サンプリング回路及び第２サンプリング回路１７０、１７２それぞれから交番的に供給されるデータ電圧を緩衝してデータラインＤＬに供給するアナログバッファ１８０を具備する。

第１サンプリング回路１７０は、データ信号供給ライン１６２と電圧供給ラインＶＤＤとの間に接続された第１スイッチングＴＦＴ（ＳＷ１）と、第１スイッチングＴＦＴ（ＳＷ１）と電圧供給ラインＶＤＤとの間に接続された第２スイッチングＴＦＴ（ＳＷ２）と、第２スイッチングＴＦＴ（ＳＷ２）と電圧供給ラインＶＤＤとの間に接続された第１サンプリングＴＦＴ（ＳＴＦＴ１）と、第１スイッチングＴＦＴ（ＳＷ１）及び第２スイッチングＴＦＴ（ＳＷ２）の間の第１ノードＮ１と電圧供給ラインＶＤＤとの間に接続された第１ストレージキャパシタＣｓｔ１と、第１ノードＮ１とアナログバッファ１８０との間に接続されて第１ストレージキャパシタＣｓｔ１に貯蔵された電圧をアナログバッファ１８０に供給する第３スイッチングＴＦＴ（ＳＷ３）とを具備する。ここで、ＴＦＴはＰタイプ電子金属酸化膜半導体電界效果トランジスタ（ＭＯＳＦＥＴ、Ｍｅｔａｌ−Ｏｘｉｄｅ Ｓｅｍｉｃｏｎｄｕｃｔｏｒ Ｆｉｅｌｄ Ｅｆｆｅｃｔ Ｔｒａｎｓｉｓｔｏｒ）である。

第１スイッチングＴＦＴ（ＳＷ１）のソース端子はデータ信号供給ライン１６２に接続されて、そのドレイン端子は第１ノードＮ１を経由して第２スイッチングＴＦＴ（ＳＷ２）のソース端子に接続される。第２スイッチングＴＦＴ（ＳＷ２）のドレイン端子は第１サンプリングＴＦＴ（ＳＴＦＴ１）のドレイン端子に接続されて、そのゲート端子は第１ストレージキャパシタＣｓｔ１及び第１ノードＮ１に接続される。第３スイッチングＴＦＴ（ＳＷ３）のソース端子は第１ノードＮ１に接続されて、そのドレイン端子はアナログバッファ１８０に接続される。このような、第１スイッチングＴＦＴ乃至第３スイッチングＴＦＴ（ＳＷ１、ＳＷ２、ＳＷ３）は、タイミングコントローラ１２８から供給されるサンプリング制御信号ＳＣＳ、すなわち図７に図示されたA１、A２、A３、B１、B２、B３のような制御信号によって駆動される。

第２サンプリング回路１７２は上述した第１サンプリング回路１７０と等しい回路構成を持つ。具体的には、第２サンプリング回路１７２は、データ信号供給ライン１６２と電圧供給ラインＶＤＤとの間に接続された第４スイッチングＴＦＴ（ＳＷ４）と、第４スイッチングＴＦＴ（ＳＷ４）と電圧供給ラインＶＤＤとの間に接続された第５スイッチングＴＦＴ（ＳＷ５）と、第５スイッチングＴＦＴ（ＳＷ５）と電圧供給ラインＶＤＤとの間に接続された第２サンプリングＴＦＴ（ＳＴＦＴ２）と、第４スイッチングＴＦＴ（ＳＷ４）及び第５スイッチングＴＦＴ（ＳＷ５）の間の第２ノードＮ２と電圧供給ラインＶＤＤとの間に接続された第２ストレージキャパシタＣｓｔ２と、第２ノードＮ２とアナログバッファ１８０との間に接続されて第２ストレージキャパシタＣｓｔ２に貯蔵された電圧をアナログバッファ１８０に供給する第６スイッチングＴＦＴ（ＳＷ６）とを具備する。ここで、ＴＦＴはＰタイプ電子金属酸化膜半導体電界效果トランジスタ（ＭＯＳＦＥＴ）である。

第４スイッチングＴＦＴ（ＳＷ４）のソース端子はデータ信号供給ライン１６２に接続されていて、そのドレイン端子は第２ノードＮ２を経由して第５スイッチングＴＦＴ（ＳＷ５）のソース端子に接続される。第５スイッチングＴＦＴ（ＳＷ５）のドレイン端子は第２サンプリングＴＦＴ（ＳＴＦＴ２）のドレイン端子に接続されていて、そのゲート端子は第２ストレージキャパシタＣｓｔ２及び第２ノードＮ２に接続される。第６スイッチングＴＦＴ（ＳＷ６）のソース端子は第２ノードＮ２に接続されていて、そのドレイン端子はアナログバッファー１８０に接続される。このような、第４スイッチングＴＦＴ乃至第６スイッチングＴＦＴ（ＳＷ４、ＳＷ５、ＳＷ６）は、タイミングコントローラ１２８から供給されるサンプリング制御信号ＳＣＳ、すなわち図７に図示されたA１、A２、A３、B１、B２、B３のような制御信号によって駆動される。

アナログバッファ１８０は、第１サンプリング回路及び第２サンプリング回路１７０、１７２それぞれから交番的に供給されるデータ電圧を１:１でデータラインＤＬに供給すると同時にバッファの役目をする。

図７を参照して図６に図示された多数のサンプリングドライバ１５０１乃至１５０ｎのそれぞれの動作を概略的に説明すれば次のようになる。まず、第２サンプリング回路１７２の第２ストレージキャパシタＣｓｔ２にデータ電圧が貯蔵されたと仮定する。したがって、Ｎ水平期間の間、多数のサンプリングドライバ１５０１乃至１５０ｎのそれぞれの第１サンプリング回路１７０は、タイミングコントローラ１２８からのサンプリング制御信号ＳＣＳを利用して第１ストレージキャパシタＣｓｔ１にデータ電圧を貯蔵する。このようなＮ水平期間の間、第２サンプリング回路１７２は、第２ストレージキャパシタＣｓｔ２に貯蔵されたデータ電圧をアナログバッファ１８０に供給する。これによって、アナログバッファ１８０は、第２サンプリング回路１７２の第２ストレージキャパシタＣｓｔ２から供給されるデータ電圧を緩衝して自体に接続されたデータラインＤＬに供給する。

その後、Ｎ＋１水平期間の間、多数のサンプリングドライバ１５０１乃至１５０ｎのそれぞれの第２サンプリング回路１７２は、タイミングコントローラ１２８からのサンプリング制御信号ＳＣＳを利用して第２ストレージキャパシタＣｓｔ２にデータ電圧を貯蔵する。このようなＮ＋１水平期間の間、第１サンプリング回路１７０は第１ストレージキャパシタＣｓｔ１に貯蔵されたデータ電圧をアナログバッファ１８０に供給する。これによって、アナログバッファ１８０は、第１サンプリング回路１７０の第１ストレージキャパシタＣｓｔ１から供給されるデータ電圧を緩衝して自体に接続されたデータラインＤＬに供給する。

具体的には、Ｎ水平期間の間、第１サンプリング回路１７０の第３スイッチングＴＦＴ（ＳＷ３）はターンオフ状態を維持する反面、第１スイッチングＴＦＴ及び第２スイッチングＴＦＴ（ＳＷ１、ＳＷ２）には所定の周期を有するオン信号（ＯＮ）が供給され、また、第２サンプリング回路１７２の第６スイッチングＴＦＴ（ＳＷ６）はターンオン状態を維持する反面、第４スイッチングＴＦＴ及び第５スイッチングＴＦＴ（ＳＷ４、ＳＷ５）はターンオフ状態を維持する。この時、第２サンプリング回路１７２の第２ストレージキャパシタＣｓｔ２にデータ電圧Ｖｄが貯蔵されたと仮定する。

これによって、Ｎ水平期間の間には、第１スイッチング及び第２スイッチングＴＦＴ（ＳＷ１、ＳＷ２）のそれぞれにオン信号（ＯＮ）が同時に供給されて、第１スイッチングＴＦＴ及び第２スイッチングＴＦＴ（ＳＷ１、ＳＷ２）がターンオンされる。第１スイッチングＴＦＴ及び第２スイッチングＴＦＴ（ＳＷ１、ＳＷ２）がターンオンすれば、第１サンプリングＴＦＴ（ＳＴＦＴ１）は自体のゲート端子に接続された第１ノードＮ１を通じて流れる電流によってターンオンされる。これによって、第１サンプリングＴＦＴ（ＳＴＦＴ１）は第２スイッチングＴＦＴ及び第１スイッチングＴＦＴ（ＳＷ２、ＳＷ１）を経由してデータ信号供給ライン１６２に接続される。したがって、電圧供給ラインＶＤＤから供給される電圧は、第１サンプリングＴＦＴ（ＳＴＦＴ１）、第２スイッチングＴＦＴ（ＳＷ２）、第１スイッチングＴＦＴ（ＳＷ１）及びデータ信号供給ライン１６２を経由して外部電流発生回路１３２にてシンク（Ｓｉｎｋ）する。この時、第１ストレージキャパシタＣｓｔ１には、第１サンプリングＴＦＴ（ＳＴＦＴ１）のゲート端子及びソース端子間の電圧が貯蔵される。この第１ストレージキャパシタＣｓｔ１に貯蔵された電圧は外部電流発生回路１３２で発生する電流に対応する。その後、第１サンプリングＴＦＴ（ＳＴＦＴ１）の漏洩電流を防止して第１ストレージキャパシタＣｓｔ１に貯蔵された電圧を安定的に維持させるために、第２スイッチングＴＦＴ（ＳＷ２）及び第１スイッチングＴＦＴ（ＳＷ１）は所定の間隔Ｔ１を置いて順次にターンオフする。

一方、Ｎ水平期間の間、第２サンプリング回路１７２は、第６スイッチングＴＦＴ（ＳＷ６）を経由して第２ストレージキャパシタＣｓｔ２に貯蔵されたデータ電圧Ｖｄをアナログバッファ１８０に供給する。これによって、Ｎ水平期間の間、アナログバッファ１８０は第２サンプリング回路１７２の第２ストレージキャパシタＣｓｔ２から供給されるデータ電圧Ｖｄを緩衝して自体に接続されたデータラインＤＬに供給する。

その後、Ｎ＋１水平期間の間、第２サンプリング回路１７２の第６スイッチングＴＦＴ（ＳＷ６）はターンオフ状態を維持する反面、第４スイッチングＴＦＴ及び第５スイッチングＴＦＴ（ＳＷ４、ＳＷ５）には所定の周期を有するオン信号（ＯＮ）が供給され、また、第１サンプリング回路１７０の第３スイチングＴＦＴ（ＳＷ３）はターンオン状態を維持する反面、第１スイッチングＴＦＴ及び第２スイッチングＴＦＴ（ＳＷ１、ＳＷ２）はターンオフ状態を維持する。

これによって、Ｎ＋１水平期間の間には、第４スイッチングＴＦＴ及び第５スイッチングＴＦＴ（ＳＷ４、ＳＷ５）のそれぞれにオン信号（ＯＮ）が同時に供給されて、第４スイッチングＴＦＴ及び第５スイッチングＴＦＴ（ＳＷ４、ＳＷ５）がターンオンされる。第４スイッチングＴＦＴ及び第５スイッチングＴＦＴ（ＳＷ４、ＳＷ５）がターンオンされると、第２サンプリングＴＦＴ（ＳＴＦＴ２）は自体のゲート端子に接続された第２ノードＮ２を通じて流れる電流によってターンオンされる。これによって、第２サンプリングＴＦＴ（ＳＴＦＴ２）は第５スイッチングＴＦＴ及び第４スイッチングＴＦＴ（ＳＷ５、ＳＷ４）を経由してデータ信号供給ライン１６２に接続される。したがって、電圧供給ラインＶＤＤから供給される電圧は、第２サンプリングＴＦＴ（ＳＴＦＴ２）、第５スイッチングＴＦＴ（ＳＷ５）、第４スイッチングＴＦＴ（ＳＷ４）及びデータ信号供給ライン１６２を経由して外部電流発生回路１３２にてシンク（Ｓｉｎｋ）する。この時、第２ストレージキャパシタＣｓｔ２には、第２サンプリングＴＦＴ（ＳＴＦＴ２）のゲート端子及びソース端子間の電圧が貯蔵される。この第２ストレージキャパシタＣｓｔ２に貯蔵された電圧は外部電流発生回路１３２にて発生する電流に対応する。その後、第２サンプリングＴＦＴ（ＳＴＦＴ２）の漏洩電流を防止して、第２ストレージキャパシタＣｓｔ２に貯蔵された電圧を安定的に維持させるために、第５スイッチングＴＦＴ（ＳＷ５）及び第４スイッチングＴＦＴ（ＳＷ４）は所定の間隔Ｔ１を置いて順次にターンオフする。

一方、Ｎ＋１水平期間の間、第１サンプリング回路１７０は、第３スイッチングＴＦＴ（ＳＷ３）を経由して、Ｎ水平期間の間、第１ストレージキャパシタ（Ｃｓｔ１）に貯蔵されたデータ電圧Ｖｄをアナログバッファ１８０に供給する。これによって、Ｎ＋１水平期間の間、アナログバッファ１８０は、第１サンプリング回路１７０の第１ストレージキャパシタ（Ｃｓｔ１）から供給されるデータ電圧Ｖｄを緩衝して自体に接続されたデータラインＤＬに供給する。

ＰＥセル１２２のそれぞれは、陰極であるゲート電極ラインＧＬにゲート信号が印加される時に選択されて、陽極であるデータ電極ラインＤＬに供給される画素信号、すなわち電流信号に相応する光を発生する。ＰＥセル１２２のそれぞれは、等価的にデータ電極ラインＤＬとゲート電極ラインＧＬの間に接続されたダイオードで表現される。このようなＰＥセル１２２のそれぞれは、ゲート電極ラインＧＬにゲート信号がイネーブルになる時に駆動されて、データ電極ラインＤＬ上のデータ信号の大きさに相応する光を発生する。

このために、ＰＥセル１２２のそれぞれは、図８に示すように、電圧供給ラインＶＤＤと、供給電圧ラインＶＤＤと基底電圧源ＧＮＤの間に接続された発光セルＯＬＥＤと、データ電極ラインＤＬとゲート電極ラインＧＬのそれぞれから供給される駆動信号に沿って発光セルＯＬＥＤを駆動させるための発光セル駆動回路１３０を具備する。

発光セル駆動回路１３０は、電圧供給ラインＶＤＤと発光セルＯＬＥＤとの間に接続された駆動ＴＦＴ（Ｔ１）と、ゲート電極ラインＧＬとデータ電極ラインＤＬに接続されて、データドライバ１２０のアナログバッファ１８０からデータ電極ラインＤＬを通じて供給されるデータ電圧Ｖｄを駆動ＴＦＴ（Ｔ１）のゲート端子に供給するためのスイッチングＴＦＴ（Ｔ２）と、スイッチングＴＦＴ（Ｔ２）及び駆動ＴＦＴ（Ｔ１）のゲート端子の間のノードと電圧供給ラインＶＤＤとの間に接続されたストレージキャパシタＣｓｔとを具備する。ここで、ＴＦＴはＰタイプ電子金属酸化膜半導体電界效果トランジスター（ＭＯＳＦＥＴ）である。

駆動ＴＦＴ（Ｔ１）のゲート端子はスイッチングＴＦＴ（Ｔ２）のドレイン端子に接続されていて、そのソース端子は電圧供給ラインＶＤＤに接続されると同時に、そのドレイン端子は発光セルＯＬＥＤに接続される。スイッチングＴＦＴ（Ｔ２）のソース端子はデータ電極ラインＤＬに接続されていて、そのドレイン端子は駆動ＴＦＴ（Ｔ１）のゲート端子及びストレージキャパシタＣｓｔに接続される。

このような、発光セル駆動回路１３０の駆動を説明すれば次のようになる。ゲート電極ラインＧＬにゲートオン（ＯＮ）信号が供給されれば、スイッチングＴＦＴ（Ｔ２）がターンオンされる。スイッチングＴＦＴ（Ｔ２）がターンオンされることで、データドライバ１２０のアナログバッファ１８０からデータ電極ラインＤＬを通じて供給されるデータ電圧Ｖｄは、スイッチングＴＦＴ（Ｔ２）を経由して駆動ＴＦＴ（Ｔ１）のゲート端子に供給される。これによって、駆動ＴＦＴ（Ｔ１）は自体のゲート端子に供給されるデータ信号によってターンオンされて、電圧供給ラインＶＤＤから供給される自体のソース端子とドレイン端子と間の電流を調節して発光セルＯＬＥＤに供給することで、発光セルＯＬＥＤをデータ信号に対応する明るさで発光させる。この時、ストレージキャパシタＣｓｔは駆動ＴＦＴ（Ｔ１）のゲート端子とソース端子との間の電圧を貯蔵する。

その後、ゲート電極ラインＧＬにゲートオフ（ＯＮ）信号が供給されれば、スイッチングＴＦＴ（Ｔ２）がターンオフされる。スイチングＴＦＴ（Ｔ２）がターンオフされることでストレージキャパシタＣｓｔは貯蔵された電圧を利用して駆動ＴＦＴ（Ｔ１）を駆動させて発光セルＯＬＥＤに電流を供給する。

なお、本発明の実施例に係るＰＥセル１２２のそれぞれは、上述した２個のＴＦＴから構成されるだけでなく、２個以上のＴＦＴから構成されることもある。

また、本発明の実施例に係るＥＬ表示装置の製造方法は、既存の方法を利用して上述したＥＬ表示パネル、電流発生回路、データドライバ、データドライバのサンプリングドライバ、ゲートドライバ及びタイミングコントローラを形成する。

このような、本発明の実施例に係るＥＬ表示パネルの駆動装置及び駆動方法とＥＬ表示装置の製造方法は、データドライバの第１サンプリング回路及び第２サンプリング回路を利用して外部電流発生回路から供給される電流に対応するデータ電圧を発生させて、発生したデータ電圧で発光セルを駆動させる。したがって、本発明はＴＦＴを構成するポリシリコン膜の特性差によるＴＦＴの不均一によって隣接したＰＥセルの間に発生する縞模様現象を取り除くことができる。

以上説明した内容を通じて、当業者なら本発明の技術思想を逸脱しない範囲内で多様な変更及び修正ができる。したがって、本発明の技術的範囲は明細書の詳細な説明に記載した内容に限定されるのではなく、特許請求の範囲により決められなければならない。

一般的なＥＬ表示パネルの有機発光セルを示す断面図である。 一般的なＥＬ表示パネルの駆動装置を示すブロック図である。 図２に図示された画素セルＰＥを等価的に示す回路図である。 本発明の実施例に係るＥＬ表示パネルの駆動装置を示すブロック図である。 図４に図示されたＥＬ表示パネル上に内蔵されたデータドライバを示すブロック図である。 図５に図示されたサンプリングドライバを示す回路図である。 図６に図示された薄膜トランジスタを駆動させるための駆動タイミング図である。 図４に図示された画素セルＰＥを等価的に示す回路図である。

符号の説明

２・・・陰極
４・・・電子注入層
６・・・電子輸送層
８・・・発光層
１０・・・正孔輸送層
１２・・・正孔注入層
１４・・・陽極
１６、１１６・・・ＥＬ表示パネル
１８、１１８・・・ゲートドライバ
２０、１２０・・・データドライバ
２２、１２２・・・画素セル
３０、１３０・・・発光セル駆動回路
３２、１３２・・・外部電流発生回路
２８、１２８・・・タイミングコントローラ
１５０１乃至１５０ｎ・・・サンプリングドライバ
１７０、１７２・・・サンプリング回路
１６２・・・データ信号供給ライン
１８０・・・アナログバッファ

Claims (14)

1. ゲートラインとデータラインの交差部に設置されるＥＬ発光セルが形成されたＥＬ表示パネルと、外部から供給されるデジタルデータに対応する電流を発生する電流発生回路と、前記電流発生回路から供給される前記電流を１水平期間単位にサンプリングして前記電流に対応するデータ電圧を発生して前記データラインに供給するデータドライバと、前記データドライバを制御すると同時に、前記デジタルデータを前記電流発生回路に供給して前記データドライバを制御するためのサンプリング制御信号を生成して前記データドライバに供給するタイミングコントローラと、を具備し、
   前記データドライバは、前記データ電圧を発生するための第１サンプリング回路及び第２サンプリング回路と、前記第１サンプリング回路及び第２サンプリング回路から前記１水平期間単位に交番的に供給される前記データ電圧を緩衝して前記データラインに供給するアナログバッファと、を具備し、
   前記第１サンプリング回路及び第２サンプリング回路のそれぞれは、電圧供給ラインと、前記サンプリング制御信号によって駆動されて前記電圧供給ラインから供給される電圧を利用して前記電流に対応する前記データ電圧を貯蔵する貯蔵部と、前記サンプリング制御信号に応答して前記貯蔵部に貯蔵された前記データ電圧を前記アナログバッファに供給する供給部と、を具備することを特徴とするＥＬ表示パネルの駆動装置。
2. 前記貯蔵部は、前記電流発生回路の出力ラインと前記電圧供給ラインとの間に接続された第１スイッチと、前記第１スイッチと前記電圧供給ラインとの間に接続された第２スイッチと、前記第２スイッチと前記電圧供給ラインとの間に接続されたサンプリングスイッチと、前記第１スイッチ及び第２スイッチの間のノードに接続された前記サンプリングスイッチの制御端子と前記電圧供給ラインとの間に接続されて前記データ電圧を貯蔵するキャパシタと、を具備することを特徴とする請求項１記載のＥＬ表示パネルの駆動装置。
3. 前記供給部は、前記ノードと前記アナログバッファとの間に接続されて前記キャパシタに貯蔵された電圧を前記アナログバッファに供給する第３スイッチを具備することを特徴とする請求項２記載のＥＬ表示パネルの駆動装置。
4. 前記第１スイッチ及び第２スイッチは、前記サンプリング制御信号に応答して１水平期間に同時にターンオンされた後、前記第２スイッチ及び第１スイッチの順にターンオフされることを特徴とする請求項２記載のＥＬ表示パネルの駆動装置。
5. 前記第１サンプリング回路及び第２サンプリング回路のそれぞれの第３スイッチは、前記サンプリング制御信号に応答して前記１水平期間単位に交番的に駆動されることを特徴とする請求項４記載のＥＬ表示パネルの駆動装置。
6. 前記キャパシタは、前記電圧供給ラインからの電圧が前記サンプリングスイッチ、前記第２スイッチ、前記第１スイッチ及び前記電流変換回路の出力ラインを経由して前記電流発生回路に流れる間、前記サンプリングスイッチの制御端子及び入力端子の間の電圧を貯蔵することを特徴とする請求項２記載のＥＬ表示パネルの駆動装置。
7. Ｎ（但し、Ｎは１以上の正の整数）水平期間の間、前記第１サンプリング回路は、前記キャパシタに前記データ電圧を貯蔵して、Ｎ＋１水平期間の間、前記キャパシタに貯蔵された前記データ電圧を前記アナログバッファに供給して、前記Ｎ＋１水平期間の間、前記第２サンプリング回路は、前記キャパシタに前記データ電圧を貯蔵して、前記Ｎ水平期間の間、前記キャパシタに貯蔵された前記データ電圧を前記アナログバッファに供給することを特徴とする請求項３記載のＥＬ表示パネルの駆動装置。
8. ゲートラインとデータラインの交差部に設置されるＥＬ発光セルが形成されたＥＬ表示パネルを用意する段階と、外部から供給されるデジタルデータに対応される電流を発生する段階と、前記電流を１水平期間単位にサンプリングして前記電流に対応されるデータ電圧を発生して貯蔵する段階と、前記貯蔵された前記データ電圧を前記データラインに供給する段階と、前記データ電圧を利用して前記発光セルを駆動させる段階と、を含むことを特徴とするＥＬ表示パネルの駆動方法。
9. 前記データ電圧を発生して貯蔵する段階は、第１サンプリング回路及び第２サンプリング回路のそれぞれを利用して前記サンプリング制御信号により電圧供給ラインから供給される電圧を利用して前記電流に対応される前記データ電圧を前記１水平期間単位に交番的に発生する段階と、第１サンプリング回路及び第２サンプリング回路がそれぞれ備える第１キャパシタ及び第２キャパシタを利用して前記データ電圧を交番的に貯蔵する段階と、を含むことを特徴とする請求項８記載のＥＬ表示パネルの駆動方法。
10. Ｎ（但し、Ｎは１以上の正の整数）水平期間の間、前記第１サンプリング回路を利用して前記データ電圧を発生して前記第１キャパシタに貯蔵して、Ｎ＋１水平期間の間、前記第１キャパシタに貯蔵された前記データ電圧をバッファを通じて前記データラインに供給する段階と、 前記Ｎ＋１水平期間の間、前記第２サンプリング回路を利用して前記データ電圧を発生して前記第２キャパシタに貯蔵して、前記Ｎ水平期間の間、前記第２キャパシタに貯蔵された前記データ電圧を前記バッファを通じて前記データラインに供給する段階と、を含むことを特徴とする請求項９記載のＥＬ表示パネルの駆動方法。
11. 前記データ電圧を前記データラインに供給する段階は、前記第１サンプリング回路及び第２サンプリング回路の第１キャパシタ及び第２キャパシタに貯蔵された前記データ電圧を前記１水平期間単位に交番的に前記バッファに供給する段階と、前記データ電圧を緩衝して前記データラインに供給する段階と、を含むことを特徴とする請求項１０記載のＥＬ表示パネルの駆動方法。
12. 基板上に、ゲートラインとデータラインの交差部に設置されるＥＬ発光セルを含むＥＬ表示パネルを形成する段階と、外部から供給されるデジタルデータに対応する電流を発生する電流発生回路を形成する段階と、基板上の一側部に前記電流発生回路から供給される前記電流を１水平期間単位にサンプリングして前記電流に対応するデータ電圧を発生して前記データラインに供給するデータドライバを形成する段階と、を含み、
    前記データドライバを形成する段階は、前記データ電圧を発生するための第１サンプリング回路及び第２サンプリング回路を形成する段階と、前記第１サンプリング回路及び第２サンプリング回路から１水平期間単位に交番的に供給される前記データ電圧を緩衝して前記データラインに供給するアナログバッファを形成する段階と、を含み、
    前記第１及び第２サンプリング回路を形成する段階は、電圧供給ラインを形成する段階と、サンプリング制御信号により駆動されて前記電圧供給ラインから供給される電圧を利用して前記電流に対応される前記データ電圧を貯蔵する貯蔵部を形成する段階と、前記サンプリング制御信号に応答して前記貯蔵部に貯蔵されたデータ電圧を前記アナログバッファに供給する供給部を形成する段階と、を含むことを特徴とするＥＬ表示装置の製造方法。
13. 前記貯蔵部を形成する段階は、前記電流発生回路の出力ラインと前記電圧供給ラインとの間に接続される第１スイッチを形成する段階と、前記第１スイッチと前記電圧供給ラインとの間に接続される第２スイッチを形成する段階と、前記第２スイッチと前記電圧供給ラインとの間に接続されるサンプリングスイッチを形成する段階と、前記第１及び第２スイッチの間のノードに接続された前記サンプリングスイッチの制御端子と前記電圧供給ラインとの間に接続されて前記データ電圧を貯蔵するキャパシタを形成する段階と、を含む特徴とする請求項１２記載のＥＬ表示装置の製造方法。
14. 前記供給部を形成する段階は、前記ノードと前記アナログバッファとの間に接続されて前記キャパシタに貯蔵された電圧を前記アナログバッファに供給する第３スイッチを形成する段階を含むことを特徴とする請求項１３記載のＥＬ表示装置の製造方法。

Images