JP7390341B2 - 表示装置 - Google Patents

表示装置 Download PDF

Info

Publication number
JP7390341B2
JP7390341B2 JP2021141595A JP2021141595A JP7390341B2 JP 7390341 B2 JP7390341 B2 JP 7390341B2 JP 2021141595 A JP2021141595 A JP 2021141595A JP 2021141595 A JP2021141595 A JP 2021141595A JP 7390341 B2 JP7390341 B2 JP 7390341B2
Authority
JP
Japan
Prior art keywords
node
switch
voltage level
signal
pixel drive
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2021141595A
Other languages
English (en)
Other versions
JP2022104868A (ja
Inventor
書豪 黄
賢軍 王
松宇 蘇
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
AUO Corp
Original Assignee
AUO Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by AUO Corp filed Critical AUO Corp
Publication of JP2022104868A publication Critical patent/JP2022104868A/ja
Application granted granted Critical
Publication of JP7390341B2 publication Critical patent/JP7390341B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/30—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels
    • G09G3/32—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED]
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/08—Active matrix structure, i.e. with use of active elements, inclusive of non-linear two terminal elements, in the pixels together with light emitting or modulating elements
    • G09G2300/0809—Several active elements per pixel in active matrix panels
    • G09G2300/0819—Several active elements per pixel in active matrix panels used for counteracting undesired variations, e.g. feedback or autozeroing
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/08—Active matrix structure, i.e. with use of active elements, inclusive of non-linear two terminal elements, in the pixels together with light emitting or modulating elements
    • G09G2300/0809—Several active elements per pixel in active matrix panels
    • G09G2300/0842—Several active elements per pixel in active matrix panels forming a memory circuit, e.g. a dynamic memory with one capacitor
    • G09G2300/0852—Several active elements per pixel in active matrix panels forming a memory circuit, e.g. a dynamic memory with one capacitor being a dynamic memory with more than one capacitor
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/08—Active matrix structure, i.e. with use of active elements, inclusive of non-linear two terminal elements, in the pixels together with light emitting or modulating elements
    • G09G2300/0809—Several active elements per pixel in active matrix panels
    • G09G2300/0842—Several active elements per pixel in active matrix panels forming a memory circuit, e.g. a dynamic memory with one capacitor
    • G09G2300/0861—Several active elements per pixel in active matrix panels forming a memory circuit, e.g. a dynamic memory with one capacitor with additional control of the display period without amending the charge stored in a pixel memory, e.g. by means of additional select electrodes
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/02—Addressing, scanning or driving the display screen or processing steps related thereto
    • G09G2310/0243—Details of the generation of driving signals
    • G09G2310/0251—Precharge or discharge of pixel before applying new pixel voltage
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/02—Addressing, scanning or driving the display screen or processing steps related thereto
    • G09G2310/0262—The addressing of the pixel, in a display other than an active matrix LCD, involving the control of two or more scan electrodes or two or more data electrodes, e.g. pixel voltage dependent on signals of two data electrodes

Description

本発明は表示技術に関し、特に、表示装置に関する。
製造プロセスにおいて、表示装置の基板における画素駆動回路は、金属の残留及び過剰エッチング等の要因によって基板が異常になる可能性がある。発光素子、例えば、微小発光ダイオードは製造プロセスが複雑であるため、コストが高くなる。また、従来の画素駆動回路における電流はスイッチ特性及び／又は電流経路における抵抗値の影響を受けてディスプレイの輝度を不均一にする可能性がある。
そのため、上記問題を解決できる関連技術を如何に発展させるかが当該分野の重要な課題となっている。
本発明の実施形態は直列に連結されている複数の画素駆動回路を含む表示装置を備えている。複数の画素駆動回路における画素駆動回路は、データ信号を第１ノードに書き込むための、その第１端が第１ノードに連結され、第２端が第２ノードに連結されている第１コンデンサとその第１端が第１ノードに連結されている第２コンデンサを含むデータ書き込みユニットと、データ信号に基づいて電流を生成するための、電流を受信し、その制御端が第２ノードに連結され、第１端が第２コンデンサの第２端に連結されている第１スイッチと電流に基づいて発光する発光素子を含む発光ユニットと、第２ノードの電圧レベルを調整するための、その第１端が第２ノードに連結され、第２端が第１スイッチの第２端に連結されている第２スイッチを含む補償ユニットと、を含む。
本願の一実施形態によるディスプレイを示す図である。 本願の一実施形態による表示装置における画素駆動回路の回路図である。 本発明の一実施形態における画素駆動回路による駆動操作を示すタイミングチャートである。 本発明の一実施形態における画素駆動回路による駆動操作を示すタイミングチャートである。 本願の一実施形態による表示装置における画素駆動回路の回路図である。 本願の一実施形態による表示装置における画素駆動回路の回路図である。 本発明の一実施形態における画素駆動回路による検出操作を示すタイミングチャートである。 本願の一実施形態による表示装置における画素駆動回路の回路図である。 本発明の一実施形態における画素駆動回路による検出操作を示すタイミングチャートである。 本発明の一実施形態における画素駆動回路による検出操作を示すタイミングチャートである。
本明細書において、１つの素子が「接続」又は「連結」と称される場合、「電気的に接続」又は「電気的に連結」を意味する。「接続」又は「連結」は２つ以上の素子が互いに組み合わせられて操作又は連動することを示すこともある。また、本明細書では「第１」、「第２」、…などの用語を用いて異なる素子を説明したが、該用語は同じ技術用語で説明される素子又は操作を区別するためのものに過ぎない。前後の文章で明確に示されていない限り、該用語は順序又は順位を特に指し又は暗示するものではなく、本発明を限定するものでもない。
特に規定されていない限り、本明細書に使用される全ての用語（技術用語および科学用語を含む）は当業者の一般的に理解しているものと同じ意味を有する。なお、例えば、一般的に使用されている辞書に定義されているそれらの用語は、関連技術及び本発明の前後の文章におけるそれらの意味と一致する意味を有すると解釈されるべきであり、本明細書に明記されていない限り、理想的又は過剰の正式的な意味に解釈されない。
ここで使用される用語は特定の実施形態の目的を説明するためのものに過ぎず、限定するためのものではない。内容が明確に示されていない限り、本明細書に使用される、単数形の「１」、「１つ」と「該」は「少なくとも１つ」を含む複数形を含むことを意味する。「又は」は「及び／又は」を示す。本明細書に使用される、用語「及び／又は」は１つ以上の例示された項目の何れかと全ての組み合わせを含む。さらに、本明細書に使用される場合、用語「含む」及び／又は「備える」はその特徴、領域、全体、ステップ、操作、素子の存在及び／又は部品を指定するが、１つ以上のその他の特徴、全領域、ステップ、操作、素子、部品及び／又はその組み合わせの存在又は追加を排除しないことを理解すべきである。
以下、図面によって本願の複数の実施形態を開示し、明確に説明するために、多くの実務的な詳細は以下の記述で合わせて説明する。しかしながら、これらの実務的な詳細は本願を限定するためのものではないことを理解すべきである。即ち、本開示内容の一部の実施形態において、これらの実務的な詳細は必須のものではない。また、図面を簡略化するために、いくつかの公知の構造と素子については、図面において簡単な方法で示す。
図１は本願の一実施形態によるディスプレイを示す図である。図１に示すように、ディスプレイ１００は、表示装置１１０、走査装置１２０、データ入力装置１３０と発光制御装置１４０を含む。走査装置１２０は走査線ＳＬ（０）～ＳＬ（ｎ）によって複数の走査信号、例えば、図２に示す走査信号Ｓ（ｎ－２）、Ｓ（ｎ－１）及びＳ（ｎ）を、表示装置１１０に提供する。データ入力装置１３０は、データ線ＤＬ（１）～ＤＬ（ｍ）によって複数のデータ信号、例えば、図２に示すデータ信号ＤＴを、表示装置１１０に提供する。発光制御装置１４０は、発光ラインＥＬ（１）～ＥＬ（ｎ）によって複数の発光信号、例えば、図２に示す発光信号ＥＭを、表示装置１１０に提供する。ここで、ｎとｍはいずれも正の整数である。いくつかの実施形態において、ディスプレイ１００はガラス基板又はプラスチック基板により製造されてもよいが、これに限定されない。
図１に示すように、表示装置１１０は、画素駆動回路１１２を含む多段の互いに直列接続される画素駆動回路ＤＶ（１）～ＤＶ（ｎ）を含む。いくつかの実施形態において、表示装置１１０における画素駆動回路１１２は、走査装置１２０、データ入力装置１３０と発光制御装置１４０により提供される信号に基づいて発光操作を実行する。
例を挙げると、図２に示す画素駆動回路２００は、画素駆動回路１１２の一実施形態である。図２に示すように、画素駆動回路２００は走査装置１２０により提供される走査信号Ｓ（ｎ－２）、Ｓ（ｎ－１）及びＳ（ｎ）によって画素駆動回路２００をリセットし、データ入力装置１３０により提供されるデータ信号ＤＴに書き込む。ここで、データ信号ＤＴの電圧レベルは発光素子Ｌ２の発光輝度を決定し、最後に発光制御装置１４０により提供される発光信号ＥＭによって発光素子Ｌ２の発光時間の長さを制御する。
いくつかの実施形態において、走査信号Ｓ（ｎ－１）と走査信号Ｓ（ｎ）はそれぞれ走査線ＳＬ（ｎ－１）と走査線ＳＬ（ｎ）を通じて画素駆動回路１１２に伝送し、データ信号ＤＴはデータ線ＤＬ（ｍ）を通じて画素駆動回路１１２に伝送し、発光信号ＥＭは発光ラインＥＬ（ｎ）を通じて画素駆動回路１１２に伝送されるが、本発明の実施形態はこれに限定されず、その他の様々な導線を介して走査信号Ｓ（ｎ－１）、走査信号Ｓ（ｎ）、データ信号ＤＴと発光信号ＥＭを画素駆動回路１１２に伝送する方法も本発明にて想到される範囲内である。
図２は本願の一実施形態による表示装置１１０における画素駆動回路２００の回路図である。画素駆動回路２００は表示装置１１０における画素駆動回路１１２の一実施形態である。
図２に示すように、画素駆動回路２００は、リセットユニット２１０、データ書き込みユニット２２０、補償ユニット２３０、発光ユニット２４０及び電圧安定化ユニット２５０を含む。
図２に示すように、ノードＮ２１及びノードＮ２２の電圧レベルをリセットするために、リセットユニット２１０は走査信号Ｓ（ｎ－２）に基づいてリセット操作を実行する。いくつかのその他の実施形態（例えば、図４に示す実施形態のように）において、リセットユニット２１０はさらに電圧信号ＳＬＴに基づいてリセット操作を実行する。
図２に示すように、データ信号ＤＴをノードＮ２１に書き込むために、データ書き込みユニット２２０は走査信号Ｓ（ｎ）に基づいてデータ書き込み操作を実行する。
図２に示すように、補償ユニット２３０は走査信号Ｓ（ｎ－１）に基づいてノードＮ２２の電圧レベルを調整する。例を挙げると、補償ユニット２３０は閾値電圧レベルＶＴＨをノードＮ２２に書き込むことにより、補償操作を行う。
図２に示すように、発光ユニット２４０は発光信号ＥＭに基づいて発光操作を実行し、ノードＮ２２の電圧レベルに基づいて電流Ｉ２を生成し、電流Ｉ２の電流レベルに基づいて発光する。
図２に示すように、ノードＮ２３の電圧レベルをリセットしノードＮ２１の電圧レベルを安定化するために、電圧安定化ユニット２５０は制御信号ＶＣに基づいて基準信号ＶＲＦ２をノード２３に伝送する。
いくつかの実施形態において、画素駆動回路２００はディスプレイ１００における複数の画素駆動回路の第ｎ段の画素駆動回路ＤＶ（ｎ）である。従って、走査信号Ｓ（ｎ）は第ｎ段の走査信号であり、走査信号Ｓ（ｎ－１）は第（ｎ－１）段の走査信号であり、走査信号Ｓ（ｎ－２）は第（ｎ－２）段の走査信号である。ディスプレイ１００における複数の画素駆動回路の第（ｎ－１）段の画素駆動回路ＤＶ（ｎ－１）は走査信号Ｓ（ｎ－１）に基づいてデータ書き込み操作を実行し、ディスプレイ１００における第（ｎ－２）段の画素駆動回路は走査信号Ｓ（ｎ－２）に基づいてデータ書き込み操作を実行する。
図２に示すように、リセットユニット２１０はスイッチＴ２５及びＴ２６を含む。スイッチＴ２６の制御端は走査信号Ｓ（ｎ－２）を受信し、スイッチＴ２６の一端はノードＮ２２に連結され、スイッチＴ２６の他端は基準信号ＶＲＦ１を受信する。スイッチＴ２５の一端はノードＮ２１に連結され、スイッチＴ２５の他端は基準信号ＶＲＦ１を受信する。異なる実施形態において、スイッチＴ２５の制御端は走査信号Ｓ（ｎ－２）（図３に示す実施形態に該当する）又は電圧信号ＳＬＴ（図４に示す実施形態に該当する）を受信する。
図２に示すように、データ書き込みユニット２２０はスイッチＴ２１、コンデンサＣ２１及びＣ２２を含む。スイッチＴ２１の制御端は走査信号Ｓ（ｎ）を受信し、スイッチＴ２１の一端はデータ信号ＤＴを受信し、スイッチＴ２１の他端はノードＮ２１に連結されている。コンデンサＣ２１の一端はノードＮ２１に連結され、コンデンサＣ２１の他端はノードＮ２２に連結されている。コンデンサＣ２２の一端はノードＮ２１に連結され、コンデンサＣ２２の他端はノードＮ２３に連結されている。
図２に示すように、補償ユニット２３０はスイッチＴ２４を含む。スイッチＴ２４の制御端は走査信号Ｓ（ｎ－１）を受信し、スイッチＴ２４の一端はノードＮ２２に連結され、スイッチＴ２４の他端はノードＮ２４で発光ユニット２４０に連結されている。
図２に示すように、発光ユニット２４０は発光素子Ｌ２、スイッチＴ２２、Ｔ２３及びＴ２７を含む。スイッチＴ２２の制御端はノードＮ２２に連結され、スイッチＴ２２の一端はノードＮ２４に連結され、スイッチＴ２２の他端はノードＮ２３に連結されている。スイッチＴ２３の制御端は発光信号ＥＭを受信し、スイッチＴ２３の一端はノードＮ２４に連結され、スイッチＴ２３の他端は電圧信号ＶＳＳを受信する。スイッチＴ２７の制御端は発光信号ＥＭを受信し、スイッチＴ２７の一端はノードＮ２５で発光素子Ｌ２に連結され、スイッチＴ２７の他端はノードＮ２３に連結されている。発光素子Ｌ２の一端はノードＮ２５に連結され、発光素子Ｌ２の他端は電圧信号ＶＤＤを受信する。いくつかの実施形態において、発光素子Ｌ２はスイッチＴ２２を流れる電流Ｉ２を受信し、電流Ｉ２に基づいて発光する。
図２に示すように、電圧安定化ユニット２５０はスイッチＴ２８を含む。スイッチＴ２８の制御端は制御信号ＶＣを受信し、スイッチＴ２８の一端はノードＮ２３に連結され、スイッチＴ２６の他端は基準信号ＶＲＦ２を受信する。
異なる実施形態において、発光素子Ｌ２は微小発光ダイオード（ｍＬＥＤ）又はその他の異なる種類の発光素子であってもよい。異なる実施形態において、スイッチＴ２１～Ｔ２８はＰ型金属酸化物半導体電界効果トランジスタ（ＰＭＯＳ）、Ｎ型金属酸化物半導体電界効果トランジスタ（ＮＭＯＳ）、薄膜トランジスタ（ＴＦＴ）又はその他の異なる種類のスイッチ素子であってもよい。
図３は本発明の一実施形態における画素駆動回路２００による駆動操作を示すタイミングチャートである。図３に示すタイミングチャートは、順に期間Ｐ３１～Ｐ３４を含む。いくつかの実施形態において、図３に示すタイミングチャートは、図２に示す異なる信号、例えば、走査信号Ｓ（ｎ）、Ｓ（ｎ－１）、Ｓ（ｎ－２）、発光信号ＥＭ、データ信号ＤＴ及び制御信号ＶＣの操作に対応する。図３に示す実施形態において、スイッチＴ２５の制御端は走査信号Ｓ（ｎ－２）を受信する。
図３に示すように、期間Ｐ３１において、スイッチＴ２５、Ｔ２６及びＴ２８が導通するように、走査信号Ｓ（ｎ－２）及び制御信号ＶＣは有効化電圧レベルＶＧＬを有する。この時、ノードＮ２１及びＮ２２が電圧レベルＲＦ１を有するように、スイッチＴ２５及びＴ２６はそれぞれ電圧レベルＲＦ１を有する基準信号ＶＲＦ１をノードＮ２１及びＮ２２に提供する。ノードＮ２３が電圧レベルＲＦ２を有するように、スイッチＴ２８は電圧レベルＲＦ２を有する基準信号ＶＲＦ２をノードＮ２３に提供する。
いくつかの実施形態において、スイッチＴ２２がノードＮ２１の電圧レベルＲＦ１に基づいて導通されるように、電圧レベルＲＦ１は有効化電圧レベルである。いくつかの実施形態において、スイッチＴ２６が切れた後にノードＮ２１の電圧レベルを維持するように、コンデンサＣ２１はノードＮ２１の電荷を格納し、スイッチＴ２６が切れた後（例えば、期間Ｐ３２中）にスイッチＴ２２を導通し続けるようにさせる。
いくつかの実施形態において、期間Ｐ３１中に、画素駆動回路２００がデータ信号ＤＴを受信するように準備できるように、ノードＮ２１、Ｎ２２及びＮ２３の電圧レベルは基準信号ＶＲＦ１及びＶＲＦ２によりリセットされるため、期間Ｐ３１はリセット期間と称される。
期間Ｐ３２において、スイッチＴ２４及びスイッチＴ２８が導通するように、走査信号Ｓ（ｎ－１）及び制御信号ＶＣは有効化電圧レベルＶＧＬを有する。スイッチＴ２５及びＴ２６が切れるように、走査信号Ｓ（ｎ－２）は無効化電圧レベルＶＧＨを有する。ノードＮ２３が電圧レベルＲＦ２を有するように、スイッチＴ２８は基準信号ＶＲＦ２をノードＮ２３に提供する。コンデンサＣ２１の期間Ｐ３１に格納した電荷はノードＮ２２を期間Ｐ３２中に依然として有効化電圧レベルを有するようにするため、スイッチＴ２２は期間Ｐ３１中に導通される。いくつかの実施形態において、電流がノードＮ２３から順にスイッチＴ２２及びＴ２４を通じてノードＮ２２に流れるように、基準信号ＶＲＦ２の電圧レベルＲＦ２はノードＮ２２の電圧レベルＲＦ１より高い。この時、ノードＮ２２の電圧レベルが（ＲＦ２－｜ＶＴＨ｜）に引っ張られるように、基準信号ＶＲＦ２は順にスイッチＴ２８、Ｔ２２及びＴ２４を通じてノードＮ２２に書き込まれ、ここで、閾値電圧レベルＶＴＨはスイッチＴ２２の閾値電圧レベルである。この時、ノードＮ２１の電圧レベルは、ノードＮ２３の電圧レベルＲＦ２、ノードＮ２２の電圧レベル（ＲＦ２－｜ＶＴＨ｜）及びノードＮ２１の期間Ｐ３１中の電圧レベルＲＦ１による。
図２に示すように、コンデンサＣ２１及びＣ２２は互いに直列接続されている。期間Ｐ３２において、コンデンサの直列接続公式によりノードＮ２１が電圧レベル（ＲＦ１＋（（ＲＦ２－｜ＶＴＨ｜－ＲＦ１）×（ＣＶ２１／（ＣＶ２１＋ＣＶ２２）））を有することを算出することができる。ここで、容量値ＣＶ２１及びＣＶ２２はそれぞれコンデンサＣ２１及びＣ２２の容量値である。いくつかの実施形態において、容量値ＣＶ２２は容量値ＣＶ２１より遥かに大きく、例えば、容量値ＣＶ２２は容量値ＣＶ２１の十倍以上である。このように、上記式における（ＣＶ２１／（ＣＶ２１＋ＣＶ２２））はゼロに近づく。従って、ノードＮ２１の電圧レベルは電圧レベルＲＦ１と見なされることができる。
いくつかの実施形態において、期間Ｐ３２中に、発光期間（例えば、期間Ｐ３４）中のスイッチＴ２２の閾値電圧レベルＶＴＨを補償するように準備するために、基準信号ＶＲＦ２及びスイッチＴ２２の閾値電圧レベルＶＴＨによって、ノードＮ２２の電圧レベルは（ＲＦ２－｜ＶＴＨ｜）に調整される。そのため、期間Ｐ３２は補償期間と称される。
いくつかの従来の手法において、補償するための電圧信号は画素駆動回路の回路素子の内部抵抗の影響を受けて電圧降下（ＩＲ ｄｒｏｐ）し、画素駆動回路におけるノードの電圧レベルを不安定にする。
上記手法に比較して、本発明の実施形態において、スイッチＴ２８は電圧降下の影響を受けない基準信号ＶＲＦ２をノードＮ２３に伝送し、コンデンサＣ２２を介してノードＮ２１の電圧レベルをさらに安定化する。
期間Ｐ３３において、スイッチＴ２１及びスイッチＴ２８が導通するように、走査信号Ｓ（ｎ）及び制御信号ＶＣは有効化電圧レベルＶＧＬを有する。スイッチＴ２４が切れるように、走査信号Ｓ（ｎ－１）は無効化電圧レベルＶＧＨを有する。ノードＮ２３が電圧レベルＲＦ２を有するように、スイッチＴ２８は基準信号ＶＲＦ２をノードＮ２３に提供する。この時、ノードＮ２１の電圧レベルが電圧レベルＲＦ１から電圧レベルＶＤＴに引っ張られるように、スイッチＴ２１は電圧レベルＶＤＴを有するデータ信号ＤＴをノードＮ２１に書き込む。コンデンサＣ２１はノードＮ２１の電圧レベルＶＤＴをノードＮ２２に書き込み、ノードＮ２２の電圧レベルを（ＲＦ２－｜ＶＴＨ｜＋（ＶＤＴ－ＲＦ１））に引っ張る。この時、ノードＮ２２及びＮ２３の電圧レベル差ＶＧＳは（ＶＤＴ－ＲＦ１－｜ＶＴＨ｜）である。
いくつかの実施形態において、期間Ｐ３３中に、スイッチＴ２１及びコンデンサＣ２１はデータ信号ＤＴをノードＮ２２に書き込む。そのため、期間Ｐ３３はデータ書き込み期間と称される。
期間Ｐ３４において、スイッチＴ２３及びスイッチＴ２７が導通するように、発光信号ＥＭは有効化電圧レベルＶＧＬを有する。スイッチＴ２１及びＴ２８が切れるように、走査信号Ｓ（ｎ）及び制御信号ＶＣは無効化電圧レベルＶＧＨを有する。この時、電圧レベルＤＤを有する電圧信号ＶＤＤは発光素子Ｌ２及びスイッチＴ２７を通じてノードＮ２３の電圧レベルを（ＤＤ－ＶＬＥＤ－ＶＴ２７）に引っ張り、ここで、電圧レベル差ＶＬＥＤ及びＶＴ２７はそれぞれ電圧信号ＶＤＤが発光素子Ｌ２及びスイッチＴ２７を通じる時に生成された電圧レベル差に対応する。従って、コンデンサＣ２１及びＣ２２によって、ノードＮ２２の電圧レベルは（ＶＤＴ－ＲＦ１－｜ＶＴＨ｜＋（ＤＤ－ＶＬＥＤ－ＶＴ２７））に引っ張られる。この時、ノードＮ２２及びＮ２３の電圧レベル差ＶＧＳは（ＶＤＴ－ＲＦ１－｜ＶＴＨ｜）である。
期間Ｐ３４において、発光素子Ｌ２が電流Ｉ２の電流レベルに基づいて発光するように、電流Ｉ２は順に発光素子Ｌ２、スイッチＴ２７、Ｔ２２及びＴ２３を流れる。いくつかの実施形態において、電流Ｉ２の電流レベルが発光素子Ｌ２の発光輝度を決定する。
いくつかの実施形態において、電流Ｉ２の電流レベルはスイッチＴ２２のゲート電極とソース電極との間の電圧レベル差、即ち、ノードＮ２２及びＮ２３との間の電圧レベル差ＶＧＳによって決定される。電子学における式から分かるように、スイッチＴ２２を流れる電流Ｉ２の電流レベルはＫ×（ＶＧＳ＋｜ＶＴＨ｜）＾２である。期間Ｐ３４において、（ＶＤＴ－ＲＦ１－｜ＶＴＨ｜）を電圧レベル差ＶＧＳに代入すると、電流Ｉ２の電流レベルがＫ×（ＶＤＴ－ＲＦ１）＾２であることを得ることができ、ここで、Ｋは定数である。そのため、電流Ｉ２の電流レベルは閾値電圧レベルＶＴＨと関係なく、データ信号ＤＴの電圧レベルＶＤＴ及び基準信号ＶＲＦ１の電圧レベルＲＦ１と関係ある。
いくつかの実施形態において、期間Ｐ３４中に、画素駆動回路２００における発光素子Ｌ２が発光するため、期間Ｐ３４は発光期間と称される。
いくつかの従来の手法において、電流がディスプレイにおける異なる経路を流れる時、異なる経路における異なる抵抗値は異なる電圧降下を引き起こし、また、スイッチの閾値電圧レベルも電圧降下を引き起こすため、発光素子を流れる電流を制御し難くし、ディスプレイの輝度が不均一である結果に繋がる。
上記手法に比較して、本発明の実施形態において、電圧レベルＶＤＴと電圧レベルＲＦ１はユーザによって決定される。このように、発光素子Ｌ２を流れる電流Ｉ２はユーザによって調整されることができるが、電流経路又は画素駆動回路２００の素子特性、例えば、スイッチＴ２２の閾値電圧レベルＶＴＨに影響されない。
いくつかのその他の実施形態において、画素駆動回路２００はスイッチＴ２２の閾値電圧レベルＶＴＨを補償しなくてもよい。期間Ｐ３２の操作に記載のように、基準信号ＶＲＦ２の電圧レベルＲＦ２がノードＮ２２の電圧レベルＲＦ１より高いため、スイッチＴ２２及びスイッチＴ２４は基準信号ＶＲＦ２によって閾値電圧レベルＶＴＨをノードＮ２２に書き込むことにより補償操作を行う。逆に、ユーザが基準信号ＶＲＦ２の電圧レベルを電圧レベルＲＦ１以下に調整する場合、スイッチＴ２２の閾値電圧レベルＶＴＨが補償されないように、閾値電圧レベルＶＴＨはノードＮ２２に書き込まれない。このように、その後の期間Ｐ３４中に、電圧レベル差ＶＧＳは（ＶＤＴ－ＲＦ１）であり、電流Ｉ２の電流値はＫ×（ＶＤＴ－ＲＦ１＋｜ＶＴＨ｜）＾２である。異なる実施形態において、基準信号ＶＲＦ２の異なる電圧レベルにより、画素駆動回路２００の補償機能をオン又はオフすることができる。
図４は本発明の一実施形態における画素駆動回路２００による駆動操作を示すタイミングチャートである。図４に示すタイミングチャートは順に期間Ｐ４１～Ｐ４４を含む。いくつかの実施形態において、図４に示すタイミングチャートは、図２に示す異なる信号、例えば、走査信号Ｓ（ｎ）、Ｓ（ｎ－１）、Ｓ（ｎ－２）、発光信号ＥＭ、電圧信号ＳＬＴ、データ信号ＤＴ及び制御信号ＶＣの操作に対応する。図４に示す実施形態において、スイッチＴ２５の制御端は電圧信号ＳＬＴを受信する。
図３及び図４に示すように、画素駆動回路２００の期間Ｐ４１～Ｐ４４における操作は期間Ｐ３１～Ｐ３４における操作に類似するため、ここで繰り返した説明を省略する。
図４に示すように、期間Ｐ４１中に、スイッチＴ２５が導通するように、電圧信号ＳＬＴは有効化電圧レベルＶＧＬを有する。この時、ノードＮ２１が電圧レベルＲＦ１を有するように、スイッチＴ２５は電圧レベルＲＦ１を有する基準信号ＶＲＦ１をノードＮ２１に提供する。
期間Ｐ４２中に、スイッチＴ２５、Ｔ２４及びスイッチＴ２８が導通するように、電圧信号ＳＬＴ、走査信号Ｓ（ｎ－１）と制御信号ＶＣは、有効化電圧レベルＶＧＬを有する。スイッチＴ２６が切れるように、走査信号Ｓ（ｎ－２）は、無効化電圧レベルＶＧＨを有する。ノードＮ２３が電圧レベルＲＦ２を有し、ノードＮ２２が電圧レベル（ＲＦ２－｜ＶＴＨ｜）を有するように、スイッチＴ２８は基準信号ＶＲＦ２をノードＮ２３に提供する。ノードＮ２１が電圧レベルＲＦ１を有するように、スイッチＴ２５は電圧レベルＲＦ１を有する基準信号ＶＲＦ１をノードＮ２１に提供する。
期間Ｐ４３において、スイッチＴ２１がデータ信号ＤＴをノードＮ２１に書き込む時、コンデンサＣ２１は電圧レベルＲＦ１及びＶＤＴの電圧レベル差をノードＮ２２に書き込むことによりデータ書き込み操作を行う。この時、ノードＮ２２の電圧レベルは（ＲＦ２－｜ＶＴＨ｜＋（ＶＤＴ－ＲＦ１））である。
図３及び図４に示すように、スイッチＴ２５の期間Ｐ４３及びＰ４４に電圧信号ＳＬＴを受信する操作はスイッチＴ２５の期間Ｐ３３及びＰ３４に走査信号Ｓ（ｎ－２）を受信する操作に類似するため、ここで繰り返した説明を省略する。異なる実施形態において、スイッチＴ２５は電圧信号ＳＬＴ又は走査信号Ｓ（ｎ－２）を受信することにより操作を行うことができる。
図５は本願の一実施形態による表示装置１１０における画素駆動回路５００の回路図である。画素駆動回路５００は表示装置１１０における画素駆動回路１１２の一実施形態である。画素駆動回路５００は図２に示す画素駆動回路２００の一代替実施形態である。
図５に示すように、画素駆動回路５００はスイッチＴ５１～Ｔ５９、コンデンサＣ５２とＣ５１及び発光素子Ｌ５を含む。図２及び図５に示すように、画素駆動回路５００は画素駆動回路２００に類似する素子接続関係を有するため、ここで繰り返した説明を省略する。スイッチＴ５１～Ｔ５４、Ｔ５６～Ｔ５８、コンデンサＣ５２とＣ５１及び発光素子Ｌ５はそれぞれスイッチＴ２１～Ｔ２４、Ｔ２６～Ｔ２８、コンデンサＣ２２とＣ２１及び発光素子Ｌ２に対応する。
図５に示すように、スイッチＴ５５とＴ５６の制御端はノードＮ５５に連結され、ノードＮ５５で走査信号Ｓ（ｎ－２）を受信する。スイッチＴ５９の制御端は走査信号Ｓ（ｎ－１）を受信し、ノードＮ５１でスイッチＴ５９の一端はスイッチＴ５５の一端に連結され、ノードＮ５６でスイッチＴ５９の他端はスイッチＴ５５の他端に連結される。
図３及び図５に示すように、いくつかの実施形態において、画素駆動回路５００は図３に示すタイミングチャートに基づいて操作する。上記実施形態において、画素駆動回路５００の操作は画素駆動回路２００の図３に示すタイミングチャートに基づいて実行される操作に類似するため、ここで繰り返した説明を省略する。
図３及び図５に示すように、期間Ｐ３２中に、スイッチＴ５９が導通するように、走査信号Ｓ（ｎ－１）は有効化電圧レベルＶＧＬを有する。この時、ノードＮ５１が電圧レベルＲＦ１を有するように、スイッチＴ５９は、基準信号ＶＲＦ１をノードＮ５１に提供する。
期間Ｐ３３において、スイッチＴ５１がデータ信号ＤＴをノードＮ５１に書き込む時、コンデンサＣ５１は電圧レベルＲＦ１及びＶＤＴの電圧レベル差をノードＮ５２に書き込むことによりデータ書き込み操作を行う。
図２、図３及び図５に示すように、画素駆動回路５００の期間Ｐ３１、Ｐ３３及びＰ３４における操作は画素駆動回路２００の期間Ｐ３１、Ｐ３３及びＰ３４における操作に類似するため、ここで繰り返した説明を省略する。
図６は本願の一実施形態による表示装置１１０における画素駆動回路６００の回路図である。画素駆動回路６００は表示装置１１０における画素駆動回路１１２の一実施形態である。画素駆動回路６００は図２に示す画素駆動回路２００の一代替実施形態である。
図６に示すように、画素駆動回路６００はスイッチＴ６１～Ｔ６８、コンデンサＣ６２とＣ６１を含む。図２及び図６に示すように、画素駆動回路６００は画素駆動回路２００に類似する素子接続関係を有するため、ここで繰り返した説明を省略する。スイッチＴ６１～Ｔ６８、コンデンサＣ６２とＣ６１はそれぞれスイッチＴ２１～Ｔ２８、コンデンサＣ２２とＣ２１に対応する。画素駆動回路６００と画素駆動回路２００との相違点は、画素駆動回路６００が発光素子Ｌ２を含まず、画素駆動回路６００がＮ６５及びＮ６６との間に連結されている収容空間ＳＰ６を含むことである。発光素子Ｌ６が画素駆動回路６００に連結されるように、収容空間ＳＰ６は検出（例えば、図７に記載の検出操作）した後に発光素子Ｌ６を収容することができる。
図７は本発明の一実施形態における画素駆動回路６００による検出操作を示すタイミングチャートである。図７に示すタイミングチャートは期間Ｐ７１～Ｐ７４を含む。期間Ｐ７１～Ｐ７４の信号操作は図３に示す期間Ｐ３１～Ｐ３４の信号操作に類似するため、一部の詳細についてはここで繰り返した説明を省略する。
図６と図７に示すように、期間Ｐ７１において、基準信号ＶＲＦ１及びＶＲＦ２によってノードＮ６１、Ｎ６２及びＮ６３の電圧レベルをリセットするように、走査信号Ｓ（ｎ－２）及び制御信号ＶＣは有効化電圧レベルＶＧＬを有し、スイッチＴ６５、Ｔ６６及びＴ６８を導通させる。
期間Ｐ７２において、スイッチＴ６４及びスイッチＴ６８が導通するように、走査信号Ｓ（ｎ－１）と制御信号ＶＣは有効化電圧レベルＶＧＬを有する。スイッチＴ６５及びＴ６６が切れるように、走査信号Ｓ（ｎ－２）は無効化電圧レベルＶＧＨを有する。この時、基準信号ＶＲＦ２は順にスイッチＴ６８、Ｔ６２及びＴ６４を通じてノードＮ６２に書き込まれる。
期間Ｐ７３において、スイッチＴ６１及びスイッチＴ６８が導通するように、走査信号Ｓ（ｎ）と制御信号ＶＣは、有効化電圧レベルＶＧＬを有する。スイッチＴ６４が切れるように、走査信号Ｓ（ｎ－１）は、無効化電圧レベルＶＧＨを有する。スイッチＴ６８は基準信号ＶＲＦ２をノードＮ６３に提供し、スイッチＴ６１及びコンデンサＣ６１はデータ信号ＤＴをノードＮ６２に書き込む。
期間Ｐ７４において、スイッチＴ６３及びスイッチＴ６８が導通するように、発光信号ＥＭと制御信号ＶＣは有効化電圧レベルＶＧＬを有する。この時、電流Ｉ６１は順にスイッチＴ６８、Ｔ６２及びＴ６３を通じてノードＮ６７に流れる。いくつかの実施形態において、ユーザはスイッチＴ６１～Ｔ６８の少なくとも１つが正常に稼働しているか否かを検出するために、ノードＮ６７で電流Ｉ６１を測定する。
例を挙げると、スイッチＴ６１～Ｔ６８のそれぞれが正常に稼働している時、電流Ｉ６１の電流レベルはデータ信号ＤＴの電圧レベルＶＤＴに正比例する。逆に、スイッチＴ６１が正常に導通されない場合、電流Ｉ６１の電流レベルが電圧レベルＶＤＴに対応することないように、データ信号ＤＴは画素駆動回路６００に書き込まれない。別の例を挙げると、スイッチＴ６８、Ｔ６２及びＴ６３の少なくとも１つが正常に導通されない場合、ユーザがノードＮ６７にて電流Ｉ６１を測定できないように、電流Ｉ６１はノードＮ６１に残さない。要するに、ユーザは電流Ｉ６１が異常である場合、画素駆動回路６００に異常が発生することを知ることができるが、本発明の実施形態はこれに限定されない。異なる実施形態において、スイッチＴ６１～Ｔ６８が正常に稼働しているか否かを検出するために、ユーザは期間Ｐ７１～Ｐ７４の異なる期間中にスイッチＴ６１～Ｔ６８を流れる異なる電流を測定することができる。
いくつかの実施形態において、ユーザが電流Ｉ６１を測定して画素駆動回路６００が正常に稼働していることを確認した後、ユーザは発光素子Ｌ６を収容空間ＳＰ６に連結させる。いくつかの実施形態において、発光素子Ｌ６が収容空間ＳＰ６において画素駆動回路６００に連結された後、ユーザはさらに発光素子Ｌ６が正常に稼働できるか否かを検出することができる。
例を挙げると、発光素子Ｌ６が収容空間ＳＰ６に連結された後、スイッチＴ６８及びＴ６７が導通するように、制御信号ＶＣ及び発光信号ＥＭは有効化電圧レベルＶＧＬを有する。発光素子Ｌ６はノードＮ６６にて電圧信号ＶＤＤを受信し、スイッチＴ６８はノードＮ６８にて基準信号ＶＲＦ２を受信する。この時、電流Ｉ６２は順に発光素子Ｌ６、スイッチＴ６７及びＴ６８を流れる。発光素子Ｌ６、スイッチＴ６７及びＴ６８が正常に稼働している場合、発光素子Ｌ６の発光輝度は電圧信号ＶＤＤ及び基準信号ＶＲＦ２の電圧レベル差に正比例する。逆に、発光素子Ｌ６、スイッチＴ６７及びＴ６８の少なくとも１つが異常である場合、発光素子Ｌ６は正常に発光できない。
いくつかの従来の手法において、画素駆動回路に異常が発生したか否かを測定する時、発光素子は既に画素駆動回路に連結されている。この時、画素駆動回路の製造コストは発光素子の製造コストを含む。
上記手法に比較して、図６及び図７に示すように、本発明の実施形態は発光素子Ｌ６が画素駆動回路６００に連結される前にスイッチＴ６１～Ｔ６８を検出できる方法を提供する。画素駆動回路６００が発光素子Ｌ６に連結される前に検出することにより、画素駆動回路６００の検出する時の製造コストを低くする。
図８は本願の一実施形態による表示装置１１０における画素駆動回路８００の回路図である。画素駆動回路８００は表示装置１１０における画素駆動回路１１２の一実施形態である。画素駆動回路８００は図２に示された画素駆動回路２００の一代替実施形態である。
図８に示すように、画素駆動回路８００はスイッチＴ８１～Ｔ８９、コンデンサＣ８２とＣ８１及び収容空間ＳＰ８を含む。図２及び図８に示すように、画素駆動回路８００は画素駆動回路２００に類似する素子接続関係を有するため、ここで繰り返した説明を省略する。スイッチＴ８１～Ｔ８８、コンデンサＣ８２とＣ８１はそれぞれスイッチＴ２１～Ｔ２８、コンデンサＣ２２とＣ２１に対応する。
図８に示すように、スイッチＴ８７の制御端は発光信号ＥＭを受信し、スイッチＴ８７の一端は電圧信号ＶＤＤを受信し、スイッチＴ８７の他端はノードＮ８３にてスイッチＴ８２に連結される。収容空間の一端はノードＮ８４にてスイッチＴ８３及びＴ８９に連結される。スイッチＴ８９の制御端は電圧信号ＡＴを受信し、スイッチＴ８９の一端はノードＮ８４に連結され、スイッチＴ８９の他端はスイッチＴ８１に連結される。異なる実施形態において、スイッチＴ８９はノードＮ８１又はノードＮ８９にてスイッチＴ８１に連結される。
図９は本発明の一実施形態における画素駆動回路８００による検出操作を示すタイミングチャートである。図９に示すタイミングチャートは期間Ｐ９１～Ｐ９４を含む。期間Ｐ９１～Ｐ９４の信号操作は図３に示す期間Ｐ３１～Ｐ３４の信号操作に類似するため、一部の詳細に対する繰り返した説明を省略する。
図８と図９に示すように、期間Ｐ９１において、基準信号ＶＲＦ１及びＶＲＦ２によってノードＮ８１、Ｎ８２及びＮ８３の電圧レベルをリセットするように、、走査信号Ｓ（ｎ－２）及び制御信号ＶＣは有効化電圧レベルＶＧＬを有し、スイッチＴ８５、Ｔ８６及びＴ８８を導通させる。
期間Ｐ９２において、スイッチＴ８１及びスイッチＴ８８が導通するように、走査信号Ｓ（ｎ－１）と制御信号ＶＣは、有効化電圧レベルＶＧＬを有する。スイッチＴ８５及びＴ８６が切れるように、走査信号Ｓ（ｎ－２）は無効化電圧レベルＶＧＨを有する。この時、基準信号ＶＲＦ２は順にスイッチＴ８８、Ｔ８２及びＴ８４を通じてノードＮ８２に書き込まれる。
期間Ｐ９３において、スイッチＴ８１及びスイッチＴ８８が導通するように、走査信号Ｓ（ｎ）と制御信号ＶＣは有効化電圧レベルＶＧＬを有する。スイッチＴ８４が切れるように、走査信号Ｓ（ｎ－１）は、無効化電圧レベルＶＧＨを有する。この時、スイッチＴ８８はノードＮ８３に基準信号ＶＲＦ２を提供する。
期間Ｐ９４において、スイッチＴ８７、Ｔ８３及びＴ８９が導通するように、発光信号ＥＭと電圧信号ＡＴは、有効化電圧レベルＶＧＬを有する。この時、電流Ｉ８１は順にスイッチＴ８７、Ｔ８２、Ｔ８３及びＴ８９を流れる。図９に対応する実施形態において、スイッチＴ８９はノードＮ８９に連結される。
いくつかの実施形態において、ノードＮ８９はデータ信号ＤＴを伝送するデータ線（未図示）に連結されている。いくつかの実施形態において、ユーザはデータ線から電流Ｉ８１の電流レベルＩＬＶを測定し、電流レベルＩＬＶに基づいて画素駆動回路８００に異常が発生しているか否かを判断することができる。例を挙げると、スイッチＴ８７、Ｔ８２、Ｔ８３及びＴ８９のうち少なくとも１つが正常に導通されない場合、電流Ｉ８１はノードＮ８９に伝送されず、データ線から測定された電流レベルＩＬＶを異常にさせる。
図１０は本発明の一実施形態における画素駆動回路８００による検出操作を示すタイミングチャートである。図１０に示すタイミングチャートは期間Ｐ１０１～Ｐ１０３を含む。ここで、期間Ｐ１０１～Ｐ１０２の信号操作は図９に示す期間Ｐ９１～Ｐ９２の信号操作に類似するため、一部の詳細に対し、ここで繰り返した説明を省略する。
図８と図１０に示すように、期間Ｐ１０３において、スイッチＴ８１、Ｔ８９、Ｔ８７、Ｔ８３及びＴ８８が導通するように、走査信号Ｓ（ｎ）、電圧信号ＡＴ、発光信号ＥＭ及び制御信号ＶＣは有効化電圧レベルＶＧＬを有する。この時、順にスイッチＴ８７、Ｔ８２、Ｔ８３及びＴ８９を流れる電流Ｉ８２は電流レベルＩＬＶを有する。図１０に対応する実施形態において、スイッチＴ８９はノードＮ８１に連結される。電流Ｉ８２はスイッチＴ８９を通じてノードＮ８１に流れた後、さらに、スイッチＴ８１を通じてノードＮ８９に流れる。
いくつかの実施形態において、ユーザはノードＮ８９のデータ線から電流Ｉ８２の電流レベルＩＬＶを測定し、電流レベルＩＬＶに基づいて画素駆動回路８００に異常が発生しているか否かを判断することができる。例を挙げると、スイッチＴ８７、Ｔ８２、Ｔ８３、Ｔ８９及びＴ８１のうち少なくとも１つが正常に導通されない場合、電流Ｉ８２はノードＮ８９に伝送されず、データ線から測定された電流レベルＩＬＶを異常にさせる。
いくつかの実施形態において、期間Ｐ１０３において、電流Ｉ８２はさらに、順にスイッチＴ８７及びＴ８８を通じてノードＮ８８に流れる。ユーザはノードＮ８８から電流Ｉ８２の電流レベルＩＬＶを測定し、電流レベルＩＬＶに基づいて画素駆動回路８００に異常が発生しているか否かを判断することができる。例を挙げると、スイッチＴ８７及びＴ８８のうち少なくとも１つが正常に導通されない場合、電流Ｉ８２はノードＮ８８に伝送されず、ノードＮ８８から測定された電流レベルＩＬＶを異常にさせる。
いくつかの実施形態において、ユーザは電流Ｉ８１及び／又はＩ８２を測定して画素駆動回路８００が正常に稼働していることを確認した後、ユーザは発光素子Ｌ８を収容空間ＳＰ８に連結させることにより、発光素子Ｌ８の一端をノードＮ８４に連結し、発光素子Ｌ８の他端に電圧信号ＶＳＳを受信させる。いくつかの実施形態において、発光素子Ｌ８が画素駆動回路８００に連結された後、画素駆動回路８００は図３に示されたタイミングチャートに基づいて発光操作を実行する。
本願の前記各種の検出方法及び発光操作の方法は説明するためのものであり、その他の各種の検出方法及び発光操作の方法はいずれも本願に想到された範囲内である。
要するに、本発明の実施形態において、発光素子Ｌ２又はＬ５が発光する時、スイッチＴ２２又はスイッチＴ５２の閾値電圧レベルＶＴＨが補償され、閾値電圧レベルＶＴＨの数値の大きさが発光素子Ｌ２又はＬ５の発光輝度に影響を与えないようにする。閾値電圧レベルＶＴＨを補償する操作は、基準信号ＶＲＦ２の電圧レベルを調整することによってオン又はオフにすることができる。また、電圧降下の影響を受けない基準信号ＶＲＦ１及びＶＲＦ２は、発光素子Ｌ２及びＬ５の発光輝度が画素駆動回路の内部抵抗に影響されないようにする。また、画素駆動回路６００及び８００が発光素子Ｌ６及びＬ８に連結される前に内部素子を検出することによって、製造コストを低減することができる。
本発明は実施形態によって以上のように開示されたが、上記実施形態は本発明を限定するためのものではなく、当業者であれば、本発明の精神及び範囲を逸脱しない限り、いくつかの変更や修飾を行うことができるため、本発明の保護範囲は添付の特許請求の範囲によって定められたものに準じるべきである。
１００ ディスプレイ
１１０ 表示装置
１２０ 走査装置
１３０ データ入力装置
１４０ 発光制御装置
ＳＬ（０）～ＳＬ（ｎ） 走査線
Ｓ（ｎ－２）、Ｓ（ｎ－１）、Ｓ（ｎ） 走査信号
ＤＬ（１）～ＤＬ（ｍ） データ線
ＤＴ データ信号
ＥＬ（１）～ＥＬ（ｎ） 発光ライン
ＥＭ 発光信号
ＤＶ（１）～ＤＶ（ｎ）、１１２、２００、５００、６００、８００ 画素駆動回路
Ｌ２、Ｌ５、Ｌ６、Ｌ８ 発光素子
２１０ リセットユニット
２２０ データ書き込みユニット
２３０ 補償ユニット
２４０ 発光ユニット
２５０ 電圧安定化ユニット
ＶＳＳ、ＶＤＤ、ＳＬＴ、ＡＴ 電圧信号
ＶＣ 制御信号
Ｎ２１～Ｎ２５、Ｎ５１～Ｎ５３、Ｎ５５、Ｎ５６、Ｎ６１～Ｎ６３、Ｎ６５～Ｎ６８、Ｎ８１～Ｎ８４、Ｎ８８、Ｎ８９ ノード
ＶＴＨ 閾値電圧レベル
ＶＲＦ１、ＶＲＦ２ 基準信号
Ｐ３１～Ｐ３４、Ｐ４１～Ｐ４４、Ｐ７１～Ｐ７４、Ｐ９１～Ｐ９４、Ｐ１０１～Ｐ１０３ 期間
ＶＧＨ 無効化電圧レベル
ＶＧＬ 有効化電圧レベル
ＤＤ、ＳＳ、ＲＦ１、ＲＦ２、ＶＤＴ 電圧レベル
ＶＧＳ、ＶＬＥＤ、ＶＴ２７ 電圧レベル差
Ｉ２、Ｉ６１、Ｉ６２、Ｉ８１、Ｉ８２ 電流
Ｔ２１～Ｔ２８、Ｔ５１～Ｔ５９、Ｔ６１～Ｔ６８、Ｔ８１～Ｔ８９ スイッチ
ＳＰ６、ＳＰ８ 収容空間
Ｃ２１、Ｃ２２、Ｃ５１、Ｃ５２、Ｃ６１、Ｃ６２、Ｃ８１、Ｃ８２ コンデンサ
ＣＶ２１、ＣＶ２２ 容量値
Ｋ 定数
ＩＬＶ 電流レベル

Claims (3)

  1. 直列に連結されている複数の画素駆動回路を含む表示装置であって、
    これらの該複数の画素駆動回路における画素駆動回路は、
    データ信号を第１ノードに書き込むための、その第１端が該第１ノードに連結され、第２端が第２ノードに連結されている第１コンデンサと、その第１端が該第１ノードに連結されている第２コンデンサと、を含むデータ書き込みユニットと、
    該データ信号に基づいて電流を生成するための、該電流を受信し、その制御端が該第２ノードに連結され、第１端が該第２コンデンサの第２端に連結されている第１スイッチと、該電流に基づいて発光する発光素子と、を含む発光ユニットと、
    該第２ノードの電圧レベルを調整するための、その第１端が該第２ノードに連結され、第２端が該第１スイッチの第２端に連結されている第２スイッチを含む補償ユニットと、
    第１期間中に導通し、その第１端が該第１ノードに連結され、第２端が第１基準信号を受信し、該第１基準信号を該第１ノードに提供する第３スイッチと、
    該第１期間中に導通し、その第１端が該第２ノードに直接連結され、第２端が該第１基準信号を受信し、該第１基準信号を該第２ノードに提供する第４スイッチと、
    該第１スイッチの閾値電圧レベルを該第２ノードに書き込むために、該第１ノード及び該第２ノードが第１電圧レベルを有した後、且つ該第２スイッチが導通された時、第２基準信号を該第２コンデンサの該第２端に提供する第５スイッチと、を含み、
    該第２基準信号の電圧レベルは該第１電圧レベルより大きい、ことを特徴とする表示装置。
  2. 該第３スイッチは、さらに、該第１期間の後の第２期間中に導通し、
    該第４スイッチは、さらに、該第２期間中に切れる、ことを特徴とする請求項１に記載の表示装置。
  3. 該画素駆動回路は、
    該第２スイッチが導通する時に導通し、その第１端が該第１ノードに連結され、第２端が該第３スイッチの該第２端に連結される第５スイッチをさらに含む、ことを特徴とする請求項１に記載の表示装置。
JP2021141595A 2020-12-30 2021-08-31 表示装置 Active JP7390341B2 (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
TW109146954A TWI758045B (zh) 2020-12-30 2020-12-30 顯示裝置
TW109146954 2020-12-30

Publications (2)

Publication Number Publication Date
JP2022104868A JP2022104868A (ja) 2022-07-12
JP7390341B2 true JP7390341B2 (ja) 2023-12-01

Family

ID=78940116

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2021141595A Active JP7390341B2 (ja) 2020-12-30 2021-08-31 表示装置

Country Status (4)

Country Link
US (2) US11335248B1 (ja)
JP (1) JP7390341B2 (ja)
CN (1) CN113808527B (ja)
TW (1) TWI758045B (ja)

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2004133240A (ja) 2002-10-11 2004-04-30 Sony Corp アクティブマトリクス型表示装置およびその駆動方法
JP2007316462A (ja) 2006-05-29 2007-12-06 Seiko Epson Corp 単位回路、電気光学装置、及び電子機器
US20150348464A1 (en) 2014-05-29 2015-12-03 Samsung Display Co., Ltd. Pixel circuit and electroluminescent display including the same
CN106952617A (zh) 2017-05-18 2017-07-14 京东方科技集团股份有限公司 像素驱动电路及方法、显示装置
WO2018166245A1 (en) 2017-03-17 2018-09-20 Boe Technology Group Co., Ltd. Pixel circuit, display panel, and driving method
WO2019114348A1 (zh) 2017-12-13 2019-06-20 京东方科技集团股份有限公司 像素电路及其驱动方法、显示面板及电子设备

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100685844B1 (ko) * 2005-08-26 2007-02-22 삼성에스디아이 주식회사 양면발광 유기 전계발광 표시장치 및 그의 구동방법
KR20110013693A (ko) * 2009-08-03 2011-02-10 삼성모바일디스플레이주식회사 유기 전계발광 표시장치 및 그의 구동방법
TWI462080B (zh) * 2012-08-14 2014-11-21 Au Optronics Corp 主動式有機發光二極體電路及其操作方法
KR102230928B1 (ko) * 2014-10-13 2021-03-24 삼성디스플레이 주식회사 유기 발광 표시 장치 및 이의 구동 방법
CN205282057U (zh) 2016-01-04 2016-06-01 京东方科技集团股份有限公司 像素驱动电路、显示面板和显示装置
KR102458374B1 (ko) * 2016-02-23 2022-10-26 삼성디스플레이 주식회사 표시 장치 및 이를 포함하는 전자 기기
CN107808636B (zh) 2017-11-10 2020-09-04 武汉华星光电半导体显示技术有限公司 一种像素驱动电路及液晶显示装置
CN108109590A (zh) * 2017-12-11 2018-06-01 京东方科技集团股份有限公司 Oled像素驱动电路、其驱动方法、及包括其的显示装置
KR102406609B1 (ko) * 2018-02-19 2022-06-09 삼성디스플레이 주식회사 화소 및 이를 포함하는 유기전계발광 표시장치

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2004133240A (ja) 2002-10-11 2004-04-30 Sony Corp アクティブマトリクス型表示装置およびその駆動方法
JP2007316462A (ja) 2006-05-29 2007-12-06 Seiko Epson Corp 単位回路、電気光学装置、及び電子機器
US20150348464A1 (en) 2014-05-29 2015-12-03 Samsung Display Co., Ltd. Pixel circuit and electroluminescent display including the same
WO2018166245A1 (en) 2017-03-17 2018-09-20 Boe Technology Group Co., Ltd. Pixel circuit, display panel, and driving method
CN106952617A (zh) 2017-05-18 2017-07-14 京东方科技集团股份有限公司 像素驱动电路及方法、显示装置
WO2019114348A1 (zh) 2017-12-13 2019-06-20 京东方科技集团股份有限公司 像素电路及其驱动方法、显示面板及电子设备

Also Published As

Publication number Publication date
JP2022104868A (ja) 2022-07-12
CN113808527A (zh) 2021-12-17
US20220238069A1 (en) 2022-07-28
TWI758045B (zh) 2022-03-11
CN113808527B (zh) 2023-03-21
US11335248B1 (en) 2022-05-17
US11776463B2 (en) 2023-10-03
TW202226199A (zh) 2022-07-01

Similar Documents

Publication Publication Date Title
CN101976546B (zh) 具电源电压降补偿功能的像素电路与发光面板
US10665170B2 (en) Display device
WO2016070477A1 (zh) 有机发光显示器像素驱动电路
US20130155033A1 (en) Organic light emitting display device
US11341912B2 (en) Pixel circuit and method for driving the same, display panel and display device
JP2008040450A (ja) 有機発光表示装置及び有機発光表示装置の検査回路駆動方法
CN112530359A (zh) 扫描驱动器
WO2019000903A1 (zh) 显示装置以及供电电路和供电方法
CN109003586B (zh) 一种像素驱动电路及液晶显示面板
CN110070825B (zh) 像素电路
JP7390341B2 (ja) 表示装置
TW201638916A (zh) 畫素電路
WO2020015335A1 (zh) 用于侦测感测线电容的侦测电路、侦测方法与oled显示装置
CN113160739B (zh) 显示装置与像素驱动电路
CN112599100A (zh) 像素驱动电路及显示面板
CN104680969A (zh) 画素单元及驱动电路
CN111445836B (zh) 像素电路
TW201123139A (en) Driving device of light emitting unit
CN112259045B (zh) 具有检测功能的像素驱动装置与像素驱动电路
CN113380179B (zh) 显示装置
TW202008341A (zh) 畫素電路和顯示面板
TWI747495B (zh) 畫素電路
CN113920923B (zh) 发光器件驱动电路、背光模组以及显示面板
TWI488187B (zh) 移位暫存器和顯示裝置
KR100692835B1 (ko) 수동 매트릭스 유기 발광 다이오드의 데이터 구동 장치

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20210831

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20220809

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20221101

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20230117

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20230328

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20230523

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20230822

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20231114

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20231120

R150 Certificate of patent or registration of utility model

Ref document number: 7390341

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150