JP7381603B2 - データ転送装置およびデータ転送方法 - Google Patents
データ転送装置およびデータ転送方法 Download PDFInfo
- Publication number
- JP7381603B2 JP7381603B2 JP2021562282A JP2021562282A JP7381603B2 JP 7381603 B2 JP7381603 B2 JP 7381603B2 JP 2021562282 A JP2021562282 A JP 2021562282A JP 2021562282 A JP2021562282 A JP 2021562282A JP 7381603 B2 JP7381603 B2 JP 7381603B2
- Authority
- JP
- Japan
- Prior art keywords
- remaining time
- time counter
- data transfer
- masters
- offset
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 238000012546 transfer Methods 0.000 title claims description 88
- 238000000034 method Methods 0.000 title claims description 17
- 230000015654 memory Effects 0.000 claims description 140
- 239000000872 buffer Substances 0.000 claims description 62
- 238000012545 processing Methods 0.000 description 17
- 238000010586 diagram Methods 0.000 description 6
- 230000004048 modification Effects 0.000 description 6
- 238000012986 modification Methods 0.000 description 6
- 230000007704 transition Effects 0.000 description 6
- 230000007423 decrease Effects 0.000 description 4
- 230000007246 mechanism Effects 0.000 description 4
- 230000000052 comparative effect Effects 0.000 description 3
- 238000013461 design Methods 0.000 description 2
- 230000008569 process Effects 0.000 description 2
- 230000003111 delayed effect Effects 0.000 description 1
- 230000007613 environmental effect Effects 0.000 description 1
- 230000000737 periodic effect Effects 0.000 description 1
- 230000004044 response Effects 0.000 description 1
Images
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
- G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
- G06F3/0601—Interfaces specially adapted for storage systems
- G06F3/0628—Interfaces specially adapted for storage systems making use of a particular technique
- G06F3/0655—Vertical data movement, i.e. input-output transfer; data movement between one or more hosts and one or more storage devices
- G06F3/0656—Data buffering arrangements
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
- G06F13/14—Handling requests for interconnection or transfer
- G06F13/16—Handling requests for interconnection or transfer for access to memory bus
- G06F13/1605—Handling requests for interconnection or transfer for access to memory bus based on arbitration
- G06F13/1652—Handling requests for interconnection or transfer for access to memory bus based on arbitration in a multiprocessor architecture
- G06F13/1663—Access to shared memory
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
- G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
- G06F3/0601—Interfaces specially adapted for storage systems
- G06F3/0602—Interfaces specially adapted for storage systems specifically adapted to achieve a particular effect
- G06F3/061—Improving I/O performance
- G06F3/0613—Improving I/O performance in relation to throughput
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
- G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
- G06F3/0601—Interfaces specially adapted for storage systems
- G06F3/0628—Interfaces specially adapted for storage systems making use of a particular technique
- G06F3/0629—Configuration or reconfiguration of storage systems
- G06F3/0635—Configuration or reconfiguration of storage systems by changing the path, e.g. traffic rerouting, path reconfiguration
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
- G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
- G06F3/0601—Interfaces specially adapted for storage systems
- G06F3/0628—Interfaces specially adapted for storage systems making use of a particular technique
- G06F3/0655—Vertical data movement, i.e. input-output transfer; data movement between one or more hosts and one or more storage devices
- G06F3/0659—Command handling arrangements, e.g. command buffers, queues, command scheduling
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
- G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
- G06F3/0601—Interfaces specially adapted for storage systems
- G06F3/0668—Interfaces specially adapted for storage systems adopting a particular infrastructure
- G06F3/0671—In-line storage system
- G06F3/0673—Single storage device
Landscapes
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Physics & Mathematics (AREA)
- General Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Human Computer Interaction (AREA)
- Computer Networks & Wireless Communication (AREA)
- Bus Control (AREA)
Description
本発明の第一の態様に係るデータ転送装置は、それぞれがバッファを有し、それぞれが前記バッファのデータ量に基づいて残時間カウンタを算出する複数のマスタと、前記複数のマスタとデータ転送を行い、前記複数のマスタからのアクセスが間欠的に禁止されるメモリアクセス禁止期間を有するメモリシステムと、前記残時間カウンタに基づいて前記複数のマスタの調停を行うバスアービタと、前記メモリアクセス禁止期間の開始までの前記残時間カウンタを調整する残時間カウンタオフセットを、前記複数のマスタの少なくとも一つに対応する前記残時間カウンタに付加する残時間カウンタ調整部と、を備える。
本発明の第一実施形態について、図1から図5を参照して説明する。
図1は、本実施形態に係るデータ転送装置100の全体構成を示す図である。
マスタ1は、データ処理部11と、バッファ12と、バスインターフェイス13と、残時間カウンタ算出部14と、を有している。データの転送方向がメモリシステム2からマスタ1である場合(メモリリードの場合)、バスインターフェイス13を介してメモリシステム2から転送されデータは、バッファ12に一時的に格納された後、データ処理部11に転送される。データの転送方向がマスタ1からメモリシステム2である場合(メモリライトの場合)、データ処理部11が処理したデータは、バッファ12に一時的に格納された後、バスインターフェイス13を介してメモリシステム2に転送される。
図3に示す例において、第一マスタ1a、第二マスタ1bおよび第三マスタ1cのデータの転送方向は、メモリシステム2からマスタ1である(メモリリード)。また、第一マスタ1aの必要帯域は4[bit/clock]、第二マスタ1bの必要帯域は2[bit/clock]、第三マスタ1cの必要帯域は4[bit/clock]とする。また、第一マスタ1aのバッファ12には40ビット、第二マスタ1bのバッファ12には24ビット、第三マスタ1cのバッファ12には32ビットのデータがそれぞれ格納されているとする。この場合、第一マスタ1aの残時間カウンタは10、第二マスタ1bの残時間カウンタは12、第三マスタ1cの残時間カウンタは8である。この場合、残時間カウンタが一番小さい第三マスタ1cの優先順位が第一位となり、第一マスタ1aの優先順位が第二位、残時間カウンタが一番大きい第二マスタ1bの優先順位が第三位となる。
例えば、上記実施形態において残時間カウンタ調整部4は、各マスタ1に対して残時間カウンタオフセットを付加し、マスタ1が算出した残時間カウンタに対して残時間カウンタオフセットを付加した調整残時間カウンタを算出していたが、調整残時間カウンタの算出態様はこれに限定されない。残時間カウンタオフセットの付加は、マスタ1ではなく、バスアービタ3が実施してもよい。
例えば、上記実施形態においてマスタ1の残時間カウンタ算出部14は、バッファ12のデータ量と必要帯域とに基づいて残時間カウンタを算出していたが、残時間カウンタの算出態様はこれに限定されない。残時間カウンタ算出部14は、バッファのデータ量のみから残時間カウンタを算出してもよい。緊急性の予測精度は低下するが、より簡易に残時間カウンタを算出することができる。
本発明の第二実施形態に係るデータ転送装置100Bについて、図6から図7を参照して説明する。以降の説明において、既に説明したものと共通する構成については、同一の符号を付して重複する説明を省略する。データ転送装置100Bは、第一実施形態のデータ転送装置100と比較して、残時間カウンタの調整方法が異なる。
マスタ1は、図6に示すように、メモリアクセス禁止期間の終了時からメモリアクセス禁止期間の開始まで段階的に変化する残時間カウンタオフセットが付加される。マスタ1からバスアービタ3に転送される調整残時間カウンタは急激に高くなることなく段階的に高くなるため、バスアービタ3は調整残時間カウンタが急激に高くなったマスタ1に対して極端にバス使用権の優先順位を下げることはない。他のマスタ1にも同様の処理を実施することで、あるマスタ1のみに集中的にバス使用権の付与を実施するような調停を行うことなく、効率的な調停を実施できる。
図7は、残時間カウンタ調整部4Bの変形例である残時間カウンタ調整部4Cによるマスタ1の調整残時間カウンタの推移を示している。
残時間カウンタ調整部4Cは、メモリアクセス禁止期間の終了時からメモリアクセス禁止期間の開始までにマスタ1ごとに時間差を設けて残時間カウンタオフセットを変化させる。図7に示すように、残時間カウンタ調整部4Cは、メモリアクセス禁止期間の終了後、まず第一マスタ1aの残時間カウンタオフセットのオフセット量(絶対値)を段階的に大きくする。その後、残時間カウンタ調整部4Cは第二マスタ1bの残時間カウンタオフセットのオフセット量(絶対値)を段階的に大きくする。
複数のマスタ1の残時間カウンタオフセットを同時に変化させる場合と比較すると、バスアービタ3において、バス使用権を要求する競合が発生しにくく、より効率的にバスを使用することができる。
1 マスタ
1a 第一マスタ
1b 第二マスタ
1c 第三マスタ
11 データ処理部
12 バッファ
13 バスインターフェイス
14 残時間カウンタ算出部
2 メモリシステム
21 メモリ
22 メモリコントローラ
23 スレーブバスインターフェイス
3 バスアービタ
4,4B,4C 残時間カウンタ調整部
Claims (10)
- それぞれがバッファを有し、それぞれが前記バッファのデータ量に基づいて残時間カウンタを算出する複数のマスタと、
前記複数のマスタとデータ転送を行い、前記複数のマスタからのアクセスが間欠的に禁止されるメモリアクセス禁止期間を有するメモリシステムと、
前記残時間カウンタに基づいて前記複数のマスタの調停を行うバスアービタと、
前記メモリアクセス禁止期間の開始までの前記残時間カウンタを調整する残時間カウンタオフセットを、前記複数のマスタの少なくとも一つに対応する前記残時間カウンタに付加する残時間カウンタ調整部と、を備える、
データ転送装置。 - 前記複数のマスタは、前記バッファの前記データ量に加えて、前記データ転送に必要な帯域を用いて前記残時間カウンタを算出し、
前記残時間カウンタは、前記バッファに格納した前記データ量が空状態もしくは満状態となるまでの時間が短いほど小さくなる、
請求項1に記載のデータ転送装置。 - 前記残時間カウンタ調整部は、前記メモリアクセス禁止期間の終了時から前記メモリアクセス禁止期間の開始までに前記残時間カウンタオフセットのオフセット量を段階的に大きくする、
請求項1または請求項2に記載のデータ転送装置。 - 前記残時間カウンタ調整部は、前記複数のマスタごとに異なる値の前記残時間カウンタを付加する前記残時間カウンタオフセットを付加する、
請求項3に記載のデータ転送装置。 - 前記残時間カウンタ調整部は、前記複数のマスタごとに時間差を設けて前記残時間カウンタオフセットを変化させる、
請求項1から請求項4のいずれか一項に記載のデータ転送装置。 - 複数のマスタとデータ転送を行い、前記複数のマスタからのアクセスが間欠的に禁止されるメモリアクセス禁止期間を有するメモリシステムにおけるデータ転送方法であって、
前記複数のマスタがそれぞれ有するバッファのデータ量に基づいて前記複数のマスタごとに対応する残時間カウンタを算出する残時間カウンタ算出工程と、
前記メモリアクセス禁止期間の開始までの前記残時間カウンタを調整する残時間カウンタオフセットを、前記複数のマスタの少なくとも一つに対応する前記残時間カウンタに付加する残時間カウンタオフセット付加工程と、
前記残時間カウンタに基づいて前記複数のマスタの調停を行う調停工程と、
を備える、
データ転送方法。 - 前記残時間カウンタ算出工程は、前記バッファの前記データ量に加えて、前記データ転送に必要な帯域を用いて前記残時間カウンタを算出し、
前記残時間カウンタは、前記バッファに格納した前記データ量が空状態もしくは満状態となるまでの時間が短いほど小さくなる、
請求項6に記載のデータ転送方法。 - 前記残時間カウンタオフセット付加工程は、前記メモリアクセス禁止期間の終了時から前記メモリアクセス禁止期間の開始までに前記残時間カウンタオフセットのオフセット量を段階的に大きくする、
請求項6または請求項7に記載のデータ転送方法。 - 前記残時間カウンタオフセット付加工程は、前記複数のマスタごとに異なる値の前記残時間カウンタを付加する前記残時間カウンタオフセットを付加する、
請求項8に記載のデータ転送方法。 - 前記残時間カウンタオフセット付加工程は、前記複数のマスタごとに時間差を設けて前記残時間カウンタオフセットを変化させる、
請求項6から請求項9のいずれか一項に記載のデータ転送方法。
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
PCT/JP2019/047625 WO2021111583A1 (ja) | 2019-12-05 | 2019-12-05 | データ転送装置およびデータ転送方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
JPWO2021111583A1 JPWO2021111583A1 (ja) | 2021-06-10 |
JP7381603B2 true JP7381603B2 (ja) | 2023-11-15 |
Family
ID=76221567
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2021562282A Active JP7381603B2 (ja) | 2019-12-05 | 2019-12-05 | データ転送装置およびデータ転送方法 |
Country Status (4)
Country | Link |
---|---|
US (1) | US11842071B2 (ja) |
JP (1) | JP7381603B2 (ja) |
CN (1) | CN114503089B (ja) |
WO (1) | WO2021111583A1 (ja) |
Citations (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2003337741A (ja) | 2002-05-21 | 2003-11-28 | Sony Corp | データ転送システム及び方法、並びに、アクセスモニタ装置 |
JP2004252523A (ja) | 2003-02-18 | 2004-09-09 | Fujitsu Ltd | データ転送装置 |
JP2007108996A (ja) | 2005-10-13 | 2007-04-26 | Sharp Corp | メモリ装置およびメモリ制御方法 |
JP2007280253A (ja) | 2006-04-11 | 2007-10-25 | Canon Inc | 情報処理装置及び情報処理方法 |
WO2019043822A1 (ja) | 2017-08-30 | 2019-03-07 | オリンパス株式会社 | メモリアクセス装置、画像処理装置、および撮像装置 |
JP2019134240A (ja) | 2018-01-29 | 2019-08-08 | キヤノン株式会社 | 画像処理装置 |
Family Cites Families (21)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US3214736A (en) * | 1959-04-20 | 1965-10-26 | Burroughs Corp | Magnetic tape scan with field selection |
JPH05244426A (ja) * | 1992-02-28 | 1993-09-21 | Fujitsu Ltd | 符号データ供給方式 |
JP3190852B2 (ja) * | 1997-04-24 | 2001-07-23 | 甲府日本電気株式会社 | 情報処理システムのディスパッチ方式 |
JP2000029822A (ja) * | 1998-07-15 | 2000-01-28 | Matsushita Electric Ind Co Ltd | ブリッジ装置 |
EP1289196A1 (de) * | 2001-08-27 | 2003-03-05 | Siemens Aktiengesellschaft | Verfahren zur Übermittlung von Paketdaten unterschiedlicher Prioritätsstufen in einem Telekommunikationsnetz |
JP2004055084A (ja) * | 2002-07-23 | 2004-02-19 | Renesas Technology Corp | メモリ制御回路 |
JP2004078508A (ja) * | 2002-08-16 | 2004-03-11 | Nec Micro Systems Ltd | バス調停回路、バス調停方法およびそのプログラム |
JP4522808B2 (ja) | 2004-09-29 | 2010-08-11 | オリンパス株式会社 | バス制御装置 |
WO2007079985A1 (en) * | 2006-01-13 | 2007-07-19 | Freescale Semiconductor, Inc. | Protection system and method of operation therein |
JP4455540B2 (ja) * | 2006-06-15 | 2010-04-21 | キヤノン株式会社 | バスシステム及び調停方法 |
JP4105221B2 (ja) * | 2006-09-20 | 2008-06-25 | 松下電器産業株式会社 | 中継伝送機器および中継伝送方法 |
US7774520B2 (en) * | 2006-12-19 | 2010-08-10 | Intel Corporation | Method and apparatus for maintaining synchronization of audio in a computing system |
JP2008269176A (ja) * | 2007-04-18 | 2008-11-06 | Canon Inc | バスマスタ装置、情報処理システム、バスマスタ装置の制御方法並びにコンピュータプログラム |
JP2009266152A (ja) * | 2008-04-30 | 2009-11-12 | Toshiba Corp | コントローラ、ハードディスクドライブおよびコントロール方法 |
JP2011182369A (ja) * | 2010-03-04 | 2011-09-15 | Ricoh Co Ltd | データ転送装置、データ転送方法、データ転送プログラム及び記録媒体 |
JP2012003527A (ja) | 2010-06-17 | 2012-01-05 | Fujitsu Semiconductor Ltd | データ転送管理装置、データ転送管理方法およびデータ転送管理プログラム |
JP5426036B2 (ja) * | 2010-11-25 | 2014-02-26 | インターナショナル・ビジネス・マシーンズ・コーポレーション | 複数のプロセッサのメモリ共有化のためのメモリアクセス装置、及びそのアクセス方法 |
JPWO2013014841A1 (ja) * | 2011-07-22 | 2015-02-23 | パナソニック株式会社 | データ処理装置およびデータ処理方法 |
US9361145B1 (en) * | 2014-06-27 | 2016-06-07 | Amazon Technologies, Inc. | Virtual machine state replication using DMA write records |
US10430352B1 (en) * | 2018-05-18 | 2019-10-01 | Apple Inc. | Methods and apparatus for reduced overhead data transfer with a shared ring buffer |
JP2021196681A (ja) * | 2020-06-10 | 2021-12-27 | ルネサスエレクトロニクス株式会社 | 半導体装置 |
-
2019
- 2019-12-05 JP JP2021562282A patent/JP7381603B2/ja active Active
- 2019-12-05 WO PCT/JP2019/047625 patent/WO2021111583A1/ja active Application Filing
- 2019-12-05 CN CN201980101132.4A patent/CN114503089B/zh active Active
-
2022
- 2022-05-03 US US17/735,769 patent/US11842071B2/en active Active
Patent Citations (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2003337741A (ja) | 2002-05-21 | 2003-11-28 | Sony Corp | データ転送システム及び方法、並びに、アクセスモニタ装置 |
JP2004252523A (ja) | 2003-02-18 | 2004-09-09 | Fujitsu Ltd | データ転送装置 |
JP2007108996A (ja) | 2005-10-13 | 2007-04-26 | Sharp Corp | メモリ装置およびメモリ制御方法 |
JP2007280253A (ja) | 2006-04-11 | 2007-10-25 | Canon Inc | 情報処理装置及び情報処理方法 |
WO2019043822A1 (ja) | 2017-08-30 | 2019-03-07 | オリンパス株式会社 | メモリアクセス装置、画像処理装置、および撮像装置 |
JP2019134240A (ja) | 2018-01-29 | 2019-08-08 | キヤノン株式会社 | 画像処理装置 |
Also Published As
Publication number | Publication date |
---|---|
US11842071B2 (en) | 2023-12-12 |
JPWO2021111583A1 (ja) | 2021-06-10 |
CN114503089B (zh) | 2024-05-14 |
WO2021111583A1 (ja) | 2021-06-10 |
CN114503089A (zh) | 2022-05-13 |
US20220261179A1 (en) | 2022-08-18 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US5903283A (en) | Video memory controller with dynamic bus arbitration | |
US7904666B2 (en) | Access control device, access control integrated circuit, and access control method | |
US20120042105A1 (en) | Bus arbitration apparatus | |
EP1852783B1 (en) | Access arbiter and arbiterable condition verification device | |
JP2010282405A (ja) | データ処理システム | |
US20150220460A1 (en) | Arbitrating direct memory access channel requests | |
KR20230017865A (ko) | Dram을 위한 리프레시 관리 | |
US20130254444A1 (en) | Image processing apparatus | |
JP4308578B2 (ja) | 集積回路装置のバスアービター | |
JP7381603B2 (ja) | データ転送装置およびデータ転送方法 | |
JP2008040650A (ja) | バスアービトレーション装置 | |
EP3588318B1 (en) | Semiconductor device and bus generator | |
JP4666143B2 (ja) | データ転送処理装置 | |
JP2006215621A (ja) | Dma制御装置 | |
JP5293516B2 (ja) | データ転送装置、データ転送制御方法、データ転送制御プログラム及び記録媒体 | |
JP2004078508A (ja) | バス調停回路、バス調停方法およびそのプログラム | |
EP1424634B1 (en) | Avoidance of extended bus occupancy through simple control operation | |
JP6036806B2 (ja) | バスアクセス調停回路およびバスアクセス調停方法 | |
JP4151362B2 (ja) | バス調停方式、データ転送装置、及びバス調停方法 | |
JP7226084B2 (ja) | 情報処理装置 | |
JPH09185580A (ja) | バスシステム | |
JP7259537B2 (ja) | 情報処理装置 | |
JP2009075942A (ja) | Dmaコントローラ | |
JP7292044B2 (ja) | 制御装置および制御方法 | |
WO2003071409A1 (en) | Systems and methods for fair arbitration between multiple request signals |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20220805 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20230815 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20231003 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20231024 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20231102 |
|
R151 | Written notification of patent or utility model registration |
Ref document number: 7381603 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R151 |