JP7373667B2 - 半導体構造及びその製造方法 - Google Patents
半導体構造及びその製造方法 Download PDFInfo
- Publication number
- JP7373667B2 JP7373667B2 JP2022539178A JP2022539178A JP7373667B2 JP 7373667 B2 JP7373667 B2 JP 7373667B2 JP 2022539178 A JP2022539178 A JP 2022539178A JP 2022539178 A JP2022539178 A JP 2022539178A JP 7373667 B2 JP7373667 B2 JP 7373667B2
- Authority
- JP
- Japan
- Prior art keywords
- molybdenum nitride
- nitride layer
- layer
- conductive layer
- molybdenum
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 239000004065 semiconductor Substances 0.000 title claims description 42
- 238000004519 manufacturing process Methods 0.000 title claims description 20
- GPBUGPUPKAGMDK-UHFFFAOYSA-N azanylidynemolybdenum Chemical compound [Mo]#N GPBUGPUPKAGMDK-UHFFFAOYSA-N 0.000 claims description 230
- 229910052751 metal Inorganic materials 0.000 claims description 75
- 239000002184 metal Substances 0.000 claims description 75
- 125000004433 nitrogen atom Chemical group N* 0.000 claims description 67
- 239000000463 material Substances 0.000 claims description 46
- IJGRMHOSHXDMSA-UHFFFAOYSA-N Atomic nitrogen Chemical compound N#N IJGRMHOSHXDMSA-UHFFFAOYSA-N 0.000 claims description 41
- 238000000034 method Methods 0.000 claims description 39
- 238000000752 ionisation method Methods 0.000 claims description 37
- QJGQUHMNIGDVPM-UHFFFAOYSA-N nitrogen group Chemical group [N] QJGQUHMNIGDVPM-UHFFFAOYSA-N 0.000 claims description 37
- 229910052757 nitrogen Inorganic materials 0.000 claims description 23
- ZOKXTWBITQBERF-UHFFFAOYSA-N Molybdenum Chemical compound [Mo] ZOKXTWBITQBERF-UHFFFAOYSA-N 0.000 claims description 22
- 150000002500 ions Chemical class 0.000 claims description 21
- 230000008569 process Effects 0.000 claims description 20
- 239000007789 gas Substances 0.000 claims description 15
- 238000006243 chemical reaction Methods 0.000 claims description 6
- 238000010438 heat treatment Methods 0.000 claims description 5
- 229910021420 polycrystalline silicon Inorganic materials 0.000 claims description 4
- 239000010410 layer Substances 0.000 description 346
- 230000000903 blocking effect Effects 0.000 description 16
- 230000004888 barrier function Effects 0.000 description 8
- 239000007769 metal material Substances 0.000 description 8
- 230000001965 increasing effect Effects 0.000 description 7
- 125000004429 atom Chemical group 0.000 description 6
- 238000009792 diffusion process Methods 0.000 description 6
- 238000005530 etching Methods 0.000 description 6
- 229910052721 tungsten Inorganic materials 0.000 description 6
- 239000010937 tungsten Substances 0.000 description 6
- 229910052581 Si3N4 Inorganic materials 0.000 description 5
- 238000010586 diagram Methods 0.000 description 5
- 239000011261 inert gas Substances 0.000 description 5
- 230000008054 signal transmission Effects 0.000 description 5
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 5
- WFKWXMTUELFFGS-UHFFFAOYSA-N tungsten Chemical compound [W] WFKWXMTUELFFGS-UHFFFAOYSA-N 0.000 description 5
- 229910052750 molybdenum Inorganic materials 0.000 description 4
- 239000011733 molybdenum Substances 0.000 description 4
- 239000013078 crystal Substances 0.000 description 3
- 230000008021 deposition Effects 0.000 description 3
- 229910021645 metal ion Inorganic materials 0.000 description 3
- 230000008093 supporting effect Effects 0.000 description 3
- XKRFYHLGVUSROY-UHFFFAOYSA-N Argon Chemical compound [Ar] XKRFYHLGVUSROY-UHFFFAOYSA-N 0.000 description 2
- 230000015572 biosynthetic process Effects 0.000 description 2
- 238000011109 contamination Methods 0.000 description 2
- 238000002425 crystallisation Methods 0.000 description 2
- 230000008025 crystallization Effects 0.000 description 2
- 230000007423 decrease Effects 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 238000010292 electrical insulation Methods 0.000 description 2
- 238000002955 isolation Methods 0.000 description 2
- 230000004048 modification Effects 0.000 description 2
- 238000012986 modification Methods 0.000 description 2
- 229910052755 nonmetal Inorganic materials 0.000 description 2
- 230000035515 penetration Effects 0.000 description 2
- 230000007704 transition Effects 0.000 description 2
- 229910021417 amorphous silicon Inorganic materials 0.000 description 1
- 229910052786 argon Inorganic materials 0.000 description 1
- 230000003139 buffering effect Effects 0.000 description 1
- 239000000969 carrier Substances 0.000 description 1
- 230000008859 change Effects 0.000 description 1
- 238000004140 cleaning Methods 0.000 description 1
- 230000006866 deterioration Effects 0.000 description 1
- 229910001873 dinitrogen Inorganic materials 0.000 description 1
- 238000005265 energy consumption Methods 0.000 description 1
- 230000007246 mechanism Effects 0.000 description 1
- 229910021424 microcrystalline silicon Inorganic materials 0.000 description 1
- 150000004767 nitrides Chemical class 0.000 description 1
- 230000003647 oxidation Effects 0.000 description 1
- 238000007254 oxidation reaction Methods 0.000 description 1
- 239000011241 protective layer Substances 0.000 description 1
- 230000009467 reduction Effects 0.000 description 1
- 239000002210 silicon-based material Substances 0.000 description 1
- 238000005728 strengthening Methods 0.000 description 1
- 239000000126 substance Substances 0.000 description 1
- 229910052723 transition metal Inorganic materials 0.000 description 1
- 150000003624 transition metals Chemical class 0.000 description 1
- -1 tungsten nitride Chemical class 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B12/00—Dynamic random access memory [DRAM] devices
- H10B12/30—DRAM devices comprising one-transistor - one-capacitor [1T-1C] memory cells
- H10B12/48—Data lines or contacts therefor
- H10B12/482—Bit lines
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B12/00—Dynamic random access memory [DRAM] devices
- H10B12/30—DRAM devices comprising one-transistor - one-capacitor [1T-1C] memory cells
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B12/00—Dynamic random access memory [DRAM] devices
- H10B12/30—DRAM devices comprising one-transistor - one-capacitor [1T-1C] memory cells
- H10B12/48—Data lines or contacts therefor
- H10B12/485—Bit line contacts
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B41/00—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates
- H10B41/50—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates characterised by the boundary region between the core region and the peripheral circuit region
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B43/00—EEPROM devices comprising charge-trapping gate insulators
- H10B43/50—EEPROM devices comprising charge-trapping gate insulators characterised by the boundary region between the core and peripheral circuit regions
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B51/00—Ferroelectric RAM [FeRAM] devices comprising ferroelectric memory transistors
- H10B51/50—Ferroelectric RAM [FeRAM] devices comprising ferroelectric memory transistors characterised by the boundary region between the core and peripheral circuit regions
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B53/00—Ferroelectric RAM [FeRAM] devices comprising ferroelectric memory capacitors
- H10B53/50—Ferroelectric RAM [FeRAM] devices comprising ferroelectric memory capacitors characterised by the boundary region between the core and peripheral circuit regions
Landscapes
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
- Semiconductor Memories (AREA)
Description
（関連出願の相互参照）
本願は、２０２１年０８月０２日に提出された、出願番号が２０２１１０８８１７１４．８である中国特許出願に基づく優先権を主張し、該中国特許出願の全内容が参照として本願に組み込まれる。
本願は、２０２１年０８月０２日に提出された、出願番号が２０２１１０８８１７１４．８である中国特許出願に基づく優先権を主張し、該中国特許出願の全内容が参照として本願に組み込まれる。
本願の実施例は、半導体構造及びその製造方法に関するが、それらに限らない。
特性要件の向上及び技術の進歩に伴い、半導体構造のサイズは、継続的に縮小され、半導体構造内部のフィルム層の厚さは、継続的に薄くなっている。フィルム層の厚さが薄くなるため、フィルム層の材料が不変である場合、フィルム層自体の遮断特性が弱くなり、元々専門的に設けられた遮断層の特性が要件を満たすことができなくなり、又は、元々特定の電気的特性を有し、且つ一定の遮断役割を果たすフィルム層がもはや遮断効果を果たすことができなくなるため、一部の機能性フィルム層の特性が、隣接フィルム層からの影響を受けやすくなり、更に、機能性フィルム層の電気的特性が弱くなる。
本願の実施例は、金属導電層の電気的特性の向上に有利である半導体構造及びその製造方法を提供する。
本願の実施例は、半導体構造を提供する。前記半導体構造は、ドーピングイオンがドープされているドープ導電層と、前記ドープ導電層上に位置する金属導電層と、前記金属導電層上に位置する窒素含有誘電体層と、前記ドープ導電層と前記金属導電層との間に位置し、前記ドープ導電層と前記金属導電層とを電気的に接続するように構成される第１窒化モリブデン層と、前記金属導電層と前記窒素含有誘電体層との間に位置する第２窒化モリブデン層であって、前記第２窒化モリブデン層における窒素原子の原子数割合は、前記第１窒化モリブデン層における窒素原子の原子数割合より大きい、第２窒化モリブデン層と、を含む。
１つの実施例において、前記窒素含有誘電体層に向かう前記ドープ導電層の方向において、前記第１窒化モリブデン層の厚さは、前記第２窒化モリブデン層の厚さより大きい。
１つの実施例において、前記第１窒化モリブデン層における窒素原子の原子数割合は、１０％～２０％であり、前記窒素含有誘電体層に向かう前記ドープ導電層の方向において、前記第１窒化モリブデン層の厚さは、２ｎｍ～４ｎｍである。
１つの実施例において、前記第２窒化モリブデン層における窒素原子の原子数割合は、３０％～４０％である。
１つの実施例において、前記窒素含有誘電体層に向かう前記ドープ導電層の方向において、前記第２窒化モリブデン層の厚さは、０．５ｎｍ～１．５ｎｍである。
１つの実施例において、前記金属導電層の材料は、モリブデン金属を含む。
１つの実施例において、前記第１窒化モリブデン層と前記第２窒化モリブデン層には、いずれも多結晶構造の窒化モリブデン材料が含まれる。
１つの実施例において、前記第１窒化モリブデン層における窒化モリブデン材料の結晶度は、前記第２窒化モリブデン層における窒化モリブデン材料の結晶度より大きい。
１つの実施例において、前記多結晶構造の窒化モリブデン材料は、多結晶γ－Ｍｏ２Ｎを含む。
１つの実施例において、前記ドープ導電層は、アクテイブ領域に電気的に接続され、前記ドープ導電層の材料は、ドープ多結晶シリコンを含み、前記ドーピングイオンは、Ｎ型イオンを含む。
本願の実施例は、半導体構造の製造方法を更に提供する。前記方法は、ドーピングイオンがドープされているドープ導電層を形成することと、前記ドープ導電層上に位置する第１窒化モリブデン層を形成することと、前記第１窒化モリブデン層上に位置する金属導電層を形成することであって、前記第１窒化モリブデン層は、前記ドープ導電層と前記金属導電層とを電気的に接続するように構成される、ことと、前記金属導電層上に位置する第２窒化モリブデン層を形成することであって、前記第２窒化モリブデン層における窒素原子の原子数割合は、前記第１窒化モリブデン層における窒素原子の原子数割合より大きい、ことと、前記第２窒化モリブデン層上に位置する窒素含有誘電体層を形成することと、を含む。
１つの実施例において、前記第１窒化モリブデン層と前記第２窒化モリブデン層を形成するプロセスステップは、いずれも、
窒素源ガスとモリブデン金属を供給することであって、ここで、前記第１窒化モリブデン層を形成する前記窒素源ガスの流量が前記第２窒化モリブデン層を形成する前記窒素源ガスの流量より小さい、ことと、
窒素プラズマが前記モリブデン金属と反応して窒化モリブデンを生成し、前記窒化モリブデンが堆積して窒化モリブデン層を形成し、前記窒化モリブデン層が非結晶構造を有するように、イオン化プロセスを実行して前記窒素プラズマを形成することと、を含む。
窒素源ガスとモリブデン金属を供給することであって、ここで、前記第１窒化モリブデン層を形成する前記窒素源ガスの流量が前記第２窒化モリブデン層を形成する前記窒素源ガスの流量より小さい、ことと、
窒素プラズマが前記モリブデン金属と反応して窒化モリブデンを生成し、前記窒化モリブデンが堆積して窒化モリブデン層を形成し、前記窒化モリブデン層が非結晶構造を有するように、イオン化プロセスを実行して前記窒素プラズマを形成することと、を含む。
１つの実施例において、前記第１窒化モリブデン層を形成する前記イオン化プロセスは、第１イオン化プロセスであり、前記第２窒化モリブデン層を形成する前記イオン化プロセスは、第２イオン化プロセスであり、前記第１イオン化プロセスの直流電源パワーは、前記第２イオン化プロセスの直流電源パワーより大きいか等しく、前記第１イオン化プロセスの無線周波数バイアスパワーは、前記第２イオン化プロセスの無線周波数バイアスパワーより小さいか等しい。
１つの実施例において、前記第１イオン化プロセスの直流電源パワーは、２０００Ｗ～３０００Ｗであり、無線周波数バイアスパワーは、５００Ｗ～７５０Ｗであり、前記第２イオン化プロセスの直流電源パワーは、１５００Ｗ～２５００Ｗであり、無線周波数バイアスパワーは、６００Ｗ～８００Ｗである。
１つの実施例において、前記窒化モリブデン層における非結晶構造の少なくとも一部を多結晶構造に変換するように、熱処理プロセスを実行することを更に含む。
１つの実施例において、前記金属導電層は、モリブデン金属層であり、前記第１窒化モリブデン層、前記第２窒化モリブデン層及び前記モリブデン金属層は、同一の反応チャンバ内で形成される。
従来技術に比べて、本発明の実施例による技術案は、以下の利点を有する。
上記技術案において、第１窒化モリブデン層における窒素原子の原子数割合を小さく制御することは、第１窒化モリブデン層の材料のシート抵抗（ｓｈｅｅｔ ｒｅｓｉｓｔａｎｃｅ）の減少に有利であり、その結果、ドープ導電層と金属導電層との間の直列抵抗がより小さくなり、第１窒化モリブデン層が金属原子とドーピングイオンとの相互拡散を遮断できるだけでなく、金属導電層とドープ導電層との信号伝送特性への影響も小さくなるように確保する。それと同時に、第２窒化モリブデン層における窒素原子の原子数割合を大きく制御することは、第２窒化モリブデン層の遮断特性を強くすることに有利であり、それにより、金属導電層への窒素含有誘電体層における窒素原子の拡散をより良く遮断することができ、金属導電層が高い導電特性を持つように確保する。
なお、第１窒化モリブデン層の厚さを厚く制御することは、第１窒化モリブデン層が高い遮断特性を持つようにすることに有利であり、金属導電層における金属イオンとドープ導電層におけるドーピングイオンの相互拡散を防止する。それと同時に、第２窒化モリブデン層の厚さを薄く制御することは、第２窒化モリブデン層の遮断特性が要件を満たす場合、半導体構造全体の厚さを減少して、半導体構造のサイズの更なる縮小を実現することに有利である。
１つ又は複数の実施例は、それに対応する図面の画像によって例示的に説明するが、これらの例示的な説明は、実施例の限定を構成するものではなく、図面の同じ符号を有する構成要素は、類似の構成要素として表され、特に明記がない限り、図面は、比例（縮尺）を制限するものではない。
半導体構造の製造において、遷移金属であるタングステンは、抵抗率が小さく、物理的および化学的特性が安定的であるなどの特徴を有するため、タングステンは、金属導電層の材料として使用することができるが、タングステンは、エッチングプロセス中に横方向のエッチングが発生して凹みを形成しやすく、それにより、金属導電層の横方向の有効幅が狭くなり、金属導電層の抵抗が増加する。窒化ケイ素は、誘電率が小さく、硬さが高いため、電気的絶縁と支持の役割を同時に果たすことができる。そのため、窒化ケイ素は、金属導電層の保護層の材料としてよく使用される。しかしながら、高温プロセスを使用して窒化ケイ素材料を生成するプロセスで、窒素原子がタングステンと反応して、窒化タングステン材料を生成する可能性があり、該反応により、金属導電層のフィルム厚さを減少させ、それにより、金属導電層の抵抗を増加させる。
本願の実施例の目的、技術案及び利点をより明確にするために、以下は、図面を参照して、本願の各実施例について詳細に説明する。しかしながら、当業者なら理解できるように、本願の各実施例において、読者（当業者）が本願をよりよく理解するために多くの技術的詳細が提示されている。しかしながら、これらの技術的詳細や、以下の各実施例に基づく種々の変更や修正がなくても、本願で保護しようと主張する技術案を実現することができる。
図１を参照すると、半導体構造は、ドーピングイオンがドープされているドープ導電層２１と、ドープ導電層２１上に位置する金属導電層２３と、金属導電層２３上に位置する窒素含有誘電体層２５と、ドープ導電層２１と金属導電層２３との間に位置し、ドープ導電層２１と金属導電層２３とを電気的に接続するように構成される第１窒化モリブデン層２２と、金属導電層２３と窒素含有誘電体層２５との間に位置する第２窒化モリブデン層２４であって、第２窒化モリブデン層２４における窒素原子の原子数割合は、第１窒化モリブデン層２２における窒素原子の原子数割合より大きい、第２窒化モリブデン層２４と、を含む。
ドープ導電層２１におけるドーピングイオンは、Ｐ型イオン又はＮ型イオンであってもよく、ドープ導電層２１の本体材料は、実際の必要に応じて調整されてもよい。例えば、ドープ導電層２１と隣接フィルム層の接触抵抗、ドープ導電層２１の製造コスト及びドープ導電層２１の導電特性に応じて調整してもよい。本体材料は、ドープ導電層２１におけるドーピングイオン以外の材料であり、本体材料は、固有半導体材料、例えば、非結晶シリコン、多結晶シリコン又は微結晶シリコンを含む。本明細書において、ドープ導電層２１が、Ｎ型イオンがドープされている多結晶シリコン材料であることを例として詳しく説明する。
金属導電層２３は、１つ又は複数の金属材料から構成されてもよく、金属材料と非金属材料から構成されてもよい。金属材料と非金属材料から構成される場合、その中の金属材料が主な導電性の役割を果たす。金属導電層２３とドープ導電層２１との間に、第１窒化モリブデン層２２を含む１層又は複数層のフィルム層を含むことにより、金属導電層２３とドープ導電層２１との直列抵抗を調整することができる。直列抵抗は、隣接フィルム層間の接触抵抗を含む。
窒素含有誘電体層２５の材料は、実際の特性要件に応じて調整してもよく、例えば、良好な電気的絶縁を実現するために誘電率の低い材料を選択し、応力緩衝を実現するために硬さの低い材料を選択し、又は、良好な支持効果を実現するためには硬さの高い材料を選択する。実際の製造プロセスでは、コストが低く、良好な支持効果を有する窒化シリコン又は窒素酸化シリコン材料を一般に選択して、窒素含有誘電体層２５を形成する。同様に、金属導電層２３と窒素含有誘電体層２５との間に、第２窒化モリブデン層２４を含む１層又は複数層のフィルム層を設けてもよい。複数層のフィルム層は、窒素含有誘電体層２５に向かうドープ導電層２１の方向において、順に積層される。
本明細書は、本願の実施例による半導体構造の適用シーンを限定するものではなく、各フィルム層の材料及びその成分の割合は、いずれも実際の適用シーンに応じて調整できることを強調すべきである。一実施例において、本願の実施例による半導体構造は、ビットライン構造として使用され、ドープ導電層２１は、アクテイブ領域２０に電気的に接続されるためのビットライン接触として使用され、金属導電層２３は、電気的信号を伝送するためのビットラインとして使用され、窒素含有誘電体層２５は、主に、上層フィルム層を電気的絶縁および支持するための上層絶縁層として使用される。
本実施例において、窒素含有誘電体層２５に向かうドープ導電層２１の方向において、第１窒化モリブデン層２２の厚さは、第２窒化モリブデン層２４の厚さより大きい。第１窒化モリブデン層２２の遮断特性を改善するために第１窒化モリブデン層２２の材料成分を変更することに比べて、厚さを増加させる方式によって第１窒化モリブデン層２２の遮断特性を改善させることは、第１窒化モリブデン層２２の抵抗への影響が小さく、これは、第１窒化モリブデン層２２が第２窒化モリブデン層２４に相当する遮断特性を有するだけでなく、良好な導電特性も有することを確保するのに有利である。
窒素原子の原子核が小さいため、隣接する窒素原子間の反発力が弱く、隣接する窒素原子間の間隔が狭くなることが理解できる。この事実に基づいて、第１窒化モリブデン層２２における窒素原子の原子数割合が大きいほど、第１窒化モリブデン層２２における隣接する原子の間隔が小さくなり、電流キャリアが第１窒化モリブデン層２２を通過しにくくなり、第１窒化モリブデン層２２と隣接フィルム層の間の接触界面を通過しにくくなる。つまり、窒素原子の原子数割合の増加に伴い、窒化モリブデン層の遮断特性は向上し、窒化モリブデン層自体の抵抗及び隣接フィルム層との接触抵抗が増加する。第１窒化モリブデン層２２における窒素原子の原子数割合を増加させることに比べて、第１窒化モリブデン層２２のフィルムの厚さを増加させると、第１窒化モリブデン層２２自体の抵抗のみが変化し、第１窒化モリブデン層２２と隣接フィル層との接触抵抗は変化しない。このようにして、第１窒化モリブデン層２２の遮断特性と導電特性を高い精度で調整することに有利であり、その結果、第１窒化モリブデン層２２は、比較的バランスのとれた包括的特性を有する。
なお、窒素含有誘電体層２５が誘電体層であり、窒素含有誘電体層２５と金属導電層２３との間に信号伝送が存在しないため、第２窒化モリブデン層２４における窒素原子の原子数割合の設定は、抵抗の大きさを考慮する必要がなく、窒素含有誘電体層２５における窒素原子の拡散を抑制することだけが必要である。言い換えれば、第２窒化モリブデン層２４における窒素原子の原子数割合を向上させることによって、窒素原子の遮断を実現することができ、第２窒化モリブデン層２４の遮断特性が要件を満たす場合、第２窒化モリブデン層２４の厚さを薄くして、半導体構造全体を薄くすることを実現することができる。
本実施例において、第１窒化モリブデン層２２における窒素原子の原子数割合は、１０％～２０％であり、例えば、１３％、１５％又は１７％である。窒素含有誘電体層２５に向かうドープ導電層２１の方向において、第１窒化モリブデン層２２の厚さは、２ｎｍ～４ｎｍであり、例えば、２．５ｎｍ、３ｎｍ又は３．５ｎｍである。窒素原子の原子数割合又は第１窒化モリブデン層２２の厚さが大きすぎると、第１窒化モリブデン層２２の抵抗が大きくなる可能性が高く、更に、第１窒化モリブデン層２２の信号伝送特性の低下を引き起こす。窒素原子の原子数割合又は第１窒化モリブデン層２２の厚さが小さすぎると、第１窒化モリブデン層２２の抵抗特性の低下を引き起こしやすくて、金属導電層２３における金属イオンとドープ導電層２１におけるドーピングイオンの相互拡散の抑制に不利であり、金属イオンとドーピングイオンの相互拡散は、金属導電層２３とドープ導電層２１の導電特性の劣化を引き起こし、更に、金属導電層２３とドープ導電層２１の信号伝送特性に影響を及ぼす。
本実施例において、第２窒化モリブデン層２４における窒素原子の原子数割合は、３０％～４０％であり、例えば、３３％、３５％又は３７％である。窒素原子の原子数割合が小さすぎると、金属導電層２３への窒素含有誘電体層２５における窒素原子の拡散の遮断に不利である。窒素原子の原子数割合が大きすぎると、第２窒化モリブデン層２４自体が窒素原子の汚染源となりやすく、即ち、金属導電層２３への第２窒化モリブデン層２４における窒素原子の拡散を引き起こしやすい。
第２窒化モリブデン層２４の窒素原子の原子数割合が大きいように設定することによって、第２窒化モリブデン層２４が、次の２つのメカニズムで窒素含有誘電体層２５における窒素原子を遮断することができることを理解できる。具体的には、第一に、窒素原子の原子数割合が大きく、隣接する原子間の間隔が小さく、窒素原子が通過しにくい。第二に、窒素原子の原子数割合が大きく、窒素原子のドーピング濃度が高く（窒化物は、窒素原子が別の原子にドーピングされるものと理解できる）、第２窒化モリブデン層２４における窒素原子のドーピング濃度が窒素含有誘電体層２５における窒素原子のドーピング濃度より大きいか等しく、又は、第２窒化モリブデン層２４における窒素原子のドーピング濃度と窒素含有誘電体層２５における窒素原子のドーピング濃度との差が小さく、このようにして、窒素含有誘電体層２５における窒素原子が濃度差に基づいて金属導電層２３へ拡散することを避けることに有利である。
本実施例において、第２窒化モリブデン層２４における窒素原子の原子数割合の変化につれて、第２窒化モリブデン層２４の厚さが変化し、第２窒化モリブデン層２４の遮断特性が、事前設定されたレベルより高いことを確保する。例示的に、窒素含有誘電体層２５に向かうドープ導電層２１の方向において、第２窒化モリブデン層２４の厚さは、０．５ｎｍ～１．５ｎｍであり、例えば、０．８ｎｍ、１ｎｍ又は１．２ｎｍである。第２窒化モリブデン層２４の厚さが厚すぎると、半導体構造全体のサイズの減少に不利であると共に、第２窒化モリブデン層２４自体が窒素原子源となることを引き起こす可能性があり、即ち、第２窒化モリブデン層２４自体に含まれる窒素原子が金属導電層２３内に拡散されることを引き起こす可能性がある。第２窒化モリブデン層２４の厚さが薄すぎると、窒素含有誘電体層２５内の窒素原子が金属導電層２３内に拡散することを遮断することに不利である。
本実施例において、金属導電層２３の材料は、モリブデン金属を含む。タングステン金属に比べて、モリブデン金属がエッチングプロセスで横方向エッチングが発生しにくく、パターン化エッチングによって形成された個別の各金属導電層２３が事前設定された横方向の有効幅ｄを有することを確保するのに有利であり、それにより、金属導電層２３に小さい抵抗を持たせる。
本実施例において、金属導電層２３は、単一の金属材料モリブデンから構成される。このようにして、同一の反応チャンバ内で第１窒化モリブデン層２２、金属導電層２３及び第２窒化モリブデン層２４を連続的に形成することができ、金属源を調整するためにプロセスを中断する必要がなく、真空環境が破壊されることにより、フィルム層表面の酸化を避けることに有利であり、異なるフィルム層の間の連続性の確保に有利である。金属導電層２３が更に他の金属材料を含むと、反応チャンバ内に残った他の金属材料が第２窒化モリブデン層２４の形成に汚染を引き起こすことを避けるために、金属導電層２３を形成した後に、クリーニングプロセス又はチャンバの交換を行う必要があることが理解され得る。
本実施例において、第１窒化モリブデン層２２と第２窒化モリブデン層２４に、いずれも多結晶構造の窒化モリブデン材料が含まれる。例示的に、多結晶構造の窒化モリブデン材料は、多結晶γ－Ｍｏ２Ｎを含む。更に、第１窒化モリブデン層２２における窒化モリブデン材料の結晶度は、第２窒化モリブデン層２４における窒化モリブデン材料の結晶度より大きい。説明すべきことは、窒素原子の原子数割合が大きいほど、非結晶構造の窒化モリブデン材料の結晶化は難しくなる。結晶化を行う前に、第１窒化モリブデン層２２と第２窒化モリブデン層２４には、いずれも非結晶構造の窒化モリブデン材料であれば、同じ結晶化条件で、第１窒化モリブデン層２２における窒化モリブデン材料の結晶度は、第２窒化モリブデン層２４における窒化モリブデン材料の結晶度より大きい。結晶度が高いほど、結晶粒子が大きく、結晶境界が少なくなり、結晶粒子の配列が規則的になり、窒化モリブデン材料のシート抵抗が小さくなる。第１窒化モリブデン層２２における窒化モリブデン材料の結晶度が大きいため、第１窒化モリブデン層２２が高い信号伝送特性を有することを確保するのに有利である。
本実施例において、第１窒化モリブデン層における窒素原子の原子数割合を小さく制御し、第１窒化モリブデン層の材料のシート抵抗を減少させ、ドープ導電層と前記金属導電層との間に小さい直列抵抗を有することに有利であり、第１窒化モリブデン層が金属原子とドーピングイオンの相互遷移浸透を遮断できるだけでなく、金属導電層とドープ導電層との電気的接続特性へ小さい影響を及ぼすことを確保する。それと同時に、第２窒化モリブデン層における窒素原子の原子数割合を大きく制御して、第２窒化モリブデン層に高い遮断特性を持たせることに有利であり、金属導電層への窒素含有誘電体層における窒素原子の遷移をより良く遮断することができ、金属導電層に高い導電特性を持たせることを確保する。
これに対応して、本願の実施例は、上記半導体構造を製造するように構成され得る半導体構造の製造方法を更に提供する。
図１～図４は、本願の実施例による半導体構造の製造方法の各ステップに対応する構造概略図である。半導体構造の製造方法は、以下のステップを含む。
図２を参照すると、ドープ導電層２１と第１窒化モリブデン層２２を形成し、ドープ導電層２１内にドーピングイオンがドープされ、第１窒化モリブデン層２２は、ドープ導電層２１上に位置する。
本実施例において、ドープ導電層２１は、底部に位置するアクテイブ領域２０に接続され、アイソレーション構造２０ａは、アクテイブ領域２０を取り囲み、隣接するアクテイブ領域２０を分離するように構成され、第１窒化モリブデン層２２を形成するプロセスステップは、窒素源ガスとモリブデン金属を供給することと、前記窒素プラズマがモリブデン金属と反応して窒化モリブデン層を生成し、窒化モリブデンが堆積して窒化モリブデン層を形成し、窒化モリブデン層が非結晶構造を有するように、イオン化プロセスを実行して窒素プラズマを形成することと、を含む。ここで、モリブデン金属は、不活性ガスを採用して送り込んでもよく、窒素源ガスは、窒素ガスを含み、不活性ガスは、アルゴンガスを含む。
図３を参照すると、金属導電層２３と第２窒化モリブデン層２４を形成し、金属導電層２３は、第１窒化モリブデン層２２上に位置し、第１窒化モリブデン層２２は、ドープ導電層２１と金属導電層２３を電気的に接続するように構成され、第２窒化モリブデン層２４は、金属導電層２３上に位置し、第２窒化モリブデン層２４における窒素原子の原子数割合は、第１窒化モリブデン層２２における窒素原子の原子数割合より大きい。
本実施例において、第２窒化モリブデン層２４における窒素原子の原子数割合は、第１窒化モリブデン層２２における窒素原子の原子数割合より大きく、第２窒化モリブデン層２４の材料の遮断特性は、第１窒化モリブデン層２２の材料の遮断特性より大きい。第１窒化モリブデン層２２に高い遮断効果を持たせるために、第２窒化モリブデン層２４に向かうドープ導電層２１の方向において、第１窒化モリブデン層２２の厚さを、第２窒化モリブデン層２４の厚さより厚く設定する必要がある。
本実施例において、第１窒化モリブデン層２２を形成するプロセスステップは、第２窒化モリブデン層２４を形成するプロセスステップと同じであるが、唯一の違いは、第１窒化モリブデン層２２を形成する窒素源ガスの流量が第２窒化モリブデン層２４を形成する窒素源ガスの流量より小さいことであり、これにより、第２窒化モリブデン層２４における窒素原子の原子数割合が、第１窒化モリブデン層２２における窒素原子の原子数割合より大きい。
更に、第１窒化モリブデン層２２と第２窒化モリブデン層２４を形成するプロセスで、窒素源ガスの流量と、窒素源ガスと不活性ガスとの流量の和と、の比が同じであり、プロセス温度が同じである。このようにして、原子数割合を除いた第１窒化モリブデン層２２と第２窒化モリブデン層２４の特性を類似させることに有利である。例示的に、第１窒化モリブデン層２２を形成するプロセスで、窒素源ガスの流量は、３５ｓｃｃｍであり、不活性ガスの流量は、１５ｓｃｃｍであり、上記の流量比は、７０％であり、プロセス温度は、２５０℃である。第２窒化モリブデン層２４を形成するプロセスで、窒素源ガスの流量は、７０ｓｃｃｍであり、不活性ガスの流量は、３５ｓｃｃｍであり、流量比は、７０％に維持され、プロセス温度は、２５０℃に維持される。
本実施例において、第１窒化モリブデン層２２を形成するイオン化プロセスを第１イオン化プロセスとし、第２窒化モリブデン層２４を形成するイオン化プロセスを第２イオン化プロセスとする。遮断特性が類似している場合、第１窒化モリブデン層２２の厚さが第２窒化モリブデン層２４の厚さより大きいため、第１イオン化プロセスの具体的なパラメータは、第２イオン化プロセスの具体的なパラメータとは異なる。具体的には、直流電源パワーが大きいほど、窒素プラズマとモリブデン金属の反応速度が速くなり、窒化モリブデン層の堆積速度が速くなるため、第１イオン化プロセスの直流電源パワーを第２イオン化プロセスの直流電源パワーより大きいか等しいように設定することにより、第１窒化モリブデン層２２に短い製造時間長を持たせることができる。これに対応して、無線周波数バイアスパワーが大きいほど、フィルム層の均一性が高くなり、フィルム層の均一性に対する厚いフィルム層の要件が低いため、第１イオン化プロセスの無線周波数バイアスパワーを、第２イオン化プロセスの無線周波数バイアスパワーより小さいか等しいように設定することにより、第２窒化モリブデン層２４に高いフィルム層の均一性を持たせることができ、即ち、第２窒化モリブデン層２４に良好な遮断特性を持たせる。
ここで、第１イオン化プロセスの直流電源パワーを２０００Ｗ～３０００Ｗ、例えば、２３００Ｗ、２５００Ｗ又は２７００Ｗに設定してもよく、第２イオン化プロセスの直流電源パワーを１５００Ｗ～２５００Ｗ、例えば、１７００Ｗ、２０００Ｗ又は２３００Ｗに設定してもよい。直流電源パワーが大きいと、窒化モリブデン層の堆積速度が速すぎることを引き起こす可能性があり、第１窒化モリブデン層２２と第２窒化モリブデン層２４の厚さを正確に制御しにくい。直流電源パワーが小さすぎると、窒化モリブデン層の堆積速度が遅すぎることを引き起こす可能性があり、全体的な製造時間長の短縮に不利である。これに対応して、第１イオン化プロセスの無線周波数バイアスパワーを５００Ｗ～７５０Ｗ、例えば、５５０Ｗ、６００Ｗ、６５０Ｗ及び７００Ｗに設定してもよく、第２イオン化プロセスの無線周波数バイアスパワーを６００Ｗ～８００Ｗ、例えば、６５０Ｗ、７００Ｗ又は７５０Ｗに設定してもよい。無線周波数バイアスパワーが大きすぎると、プロセスのエネルギー消費とプロセスコストの低減に不利であり、無線周波数バイアスパワーが小さすぎると、窒化モリブデン層の均一性と緻密性の向上に不利である。
図４および図１を参照すると、窒素含有誘電体層２５を形成し、窒素含有誘電体層２５は、第２窒化モリブデン層２４上に位置し、パターン化エッチングプロセスを実行して、個別の複数の半導体構造を形成し、半導体構造は、ビットライン構造であってもよい。
本実施例において、熱処理プロセス環境では、窒素含有誘電体層２５を成長し、高温プロセスからの影響により、窒化モリブデン層（即ち、第１窒化モリブデン層２２と第２窒化モリブデン層２４）における非結晶構造の少なくとも一部は、多結晶構造に変換する。それと同時に、第２窒化モリブデン層２４における窒素原子の原子数割合が大きいため、第２窒化モリブデン層２４における窒化モリブデン材料の結晶度が低い。他の実施例において、第２窒化モリブデン層を形成した後、熱処理プロセスを実行することにより、窒化モリブデン層における非結晶構造の少なくとも一部を多結晶構造に変換し、又は、窒素含有誘電体層２５を形成した後、他の熱処理プロセスを利用して、非結晶構造の少なくとも一部を多結晶構造に変換する。
本実施例において、金属導電層２３は、モリブデン金属層であり、第１窒化モリブデン層２２、第２窒化モリブデン層２４及びモリブデン金属層は、同一の反応チャンバ内で形成される。
上記の技術案において、第１窒化モリブデン層における窒素原子の原子数割合を小さく制御し、第１窒化モリブデン層の材料のシート抵抗を減少させることは、ドープ導電層と前記金属導電層との間に、小さい直列抵抗を持たせ、第１窒化モリブデン層が金属原子とドーピングイオンの相互遷移浸透を遮断できるだけでなく、金属導電層とドープ導電層との電気的接続特性へ小さい影響を及ぼすことを確保する。それと同時に、第２窒化モリブデン層における窒素原子の原子数割合を大きく制御することは、第２窒化モリブデン層に高い遮断特性を持たせることに有利であり、金属導電層への窒素含有誘電体層における窒素原子の遷移をより良く遮断することができ、金属導電層に高い導電特性を持たせることを確保する。
当業者なら、上記の各実施形態は、本願を実現するための具体的な実施例であり、実際の適用において、本願の精神及び範囲から逸脱することなく、形態及び詳細に種々の変更が可能である。いかなる当業者も、本願の精神及び範囲を逸脱することなく、それぞれの変更及び修正を行うことができるので、本願の保護範囲は、特許請求に限定される範囲に準ずるものとする。
Claims (16)
- 半導体構造であって、
ドーピングイオンがドープされているドープ導電層と、
前記ドープ導電層上に位置する金属導電層と、
前記金属導電層上に位置する窒素含有誘電体層と、
前記ドープ導電層と前記金属導電層との間に位置し、前記ドープ導電層と前記金属導電層とを電気的に接続するように構成される第１窒化モリブデン層と、
前記金属導電層と前記窒素含有誘電体層との間に位置する第２窒化モリブデン層であって、前記第２窒化モリブデン層における窒素原子の原子数割合は、前記第１窒化モリブデン層における窒素原子の原子数割合より大きい、第２窒化モリブデン層と、を含む、半導体構造。 - 前記窒素含有誘電体層に向かう前記ドープ導電層の方向において、前記第１窒化モリブデン層の厚さは、前記第２窒化モリブデン層の厚さより大きいことを特徴とする
請求項１に記載の半導体構造。 - 前記第１窒化モリブデン層における窒素原子の原子数割合は、１０％～２０％であり、前記窒素含有誘電体層に向かう前記ドープ導電層の方向において、前記第１窒化モリブデン層の厚さは、２ｎｍ～４ｎｍであることを特徴とする
請求項１に記載の半導体構造。 - 前記第２窒化モリブデン層における窒素原子の原子数割合は、３０％～４０％であることを特徴とする
請求項１に記載の半導体構造。 - 前記窒素含有誘電体層に向かう前記ドープ導電層の方向において、前記第２窒化モリブデン層の厚さは、０．５ｎｍ～１．５ｎｍであることを特徴とする
請求項４に記載の半導体構造。 - 前記金属導電層の材料は、モリブデン金属を含むことを特徴とする
請求項１に記載の半導体構造。 - 前記第１窒化モリブデン層と前記第２窒化モリブデン層には、いずれも多結晶構造の窒化モリブデン材料が含まれることを特徴とする
請求項１に記載の半導体構造。 - 前記第１窒化モリブデン層における窒化モリブデン材料の結晶度は、前記第２窒化モリブデン層における窒化モリブデン材料の結晶度より大きいことを特徴とする
請求項７に記載の半導体構造。 - 前記多結晶構造の窒化モリブデン材料は、多結晶γ－Ｍｏ２Ｎを含むことを特徴とする
請求項７に記載の半導体構造。 - 前記ドープ導電層は、アクテイブ領域に電気的に接続され、前記ドープ導電層の材料は、ドープ多結晶シリコンを含み、前記ドーピングイオンは、Ｎ型イオンを含むことを特徴とする
請求項１に記載の半導体構造。 - 半導体構造の製造方法であって、
ドーピングイオンがドープされているドープ導電層を形成することと、
前記ドープ導電層上に位置する第１窒化モリブデン層を形成することと、
前記第１窒化モリブデン層上に位置する金属導電層を形成することであって、前記第１窒化モリブデン層は、前記ドープ導電層と前記金属導電層とを電気的に接続するように構成される、ことと、
前記金属導電層上に位置する第２窒化モリブデン層を形成することであって、前記第２窒化モリブデン層における窒素原子の原子数割合は、前記第１窒化モリブデン層における窒素原子の原子数割合より大きい、ことと、
前記第２窒化モリブデン層上に位置する窒素含有誘電体層を形成することと、を含む、半導体構造の製造方法。 - 前記第１窒化モリブデン層と前記第２窒化モリブデン層を形成するプロセスステップは、いずれも、
窒素源ガスとモリブデン金属を供給することであって、前記第１窒化モリブデン層を形成する前記窒素源ガスの流量が前記第２窒化モリブデン層を形成する前記窒素源ガスの流量より小さい、ことと、
窒素プラズマが前記モリブデン金属と反応して窒化モリブデンを生成し、前記窒化モリブデンが堆積して窒化モリブデン層を形成し、前記窒化モリブデン層が非結晶構造を有するように、イオン化プロセスを実行して前記窒素プラズマを形成することと、を含むことを特徴とする
請求項１１に記載の半導体構造の製造方法。 - 前記第１窒化モリブデン層を形成する前記イオン化プロセスは、第１イオン化プロセスであり、前記第２窒化モリブデン層を形成する前記イオン化プロセスは、第２イオン化プロセスであり、前記第１イオン化プロセスの直流電源パワーは、前記第２イオン化プロセスの直流電源パワーより大きいか等しく、前記第１イオン化プロセスの無線周波数バイアスパワーは、前記第２イオン化プロセスの無線周波数バイアスパワーより小さいか等しいことを特徴とする
請求項１２に記載の半導体構造の製造方法。 - 前記第１イオン化プロセスの直流電源パワーは、２０００Ｗ～３０００Ｗであり、無線周波数バイアスパワーは、５００Ｗ～７５０Ｗであり、前記第２イオン化プロセスの直流電源パワーは、１５００Ｗ～２５００Ｗであり、無線周波数バイアスパワーは、６００Ｗ～８００Ｗであることを特徴とする
請求項１３に記載の半導体構造の製造方法。 - 前記窒化モリブデン層における非結晶構造の少なくとも一部を多結晶構造に変換するように、熱処理プロセスを実行することを更に含むことを特徴とする
請求項１１に記載の半導体構造の製造方法。 - 前記金属導電層は、モリブデン金属層であり、前記第１窒化モリブデン層、前記第２窒化モリブデン層及び前記モリブデン金属層は、同一の反応チャンバ内で形成されることを特徴とする
請求項１１に記載の半導体構造の製造方法。
Applications Claiming Priority (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202110881714.8 | 2021-08-02 | ||
| CN202110881714.8A CN115701654A (zh) | 2021-08-02 | 2021-08-02 | 半导体结构及其制作方法 |
| PCT/CN2021/121027 WO2023010674A1 (zh) | 2021-08-02 | 2021-09-27 | 半导体结构及其制作方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2023541735A JP2023541735A (ja) | 2023-10-04 |
| JP7373667B2 true JP7373667B2 (ja) | 2023-11-02 |
Family
ID=85038576
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2022539178A Active JP7373667B2 (ja) | 2021-08-02 | 2021-09-27 | 半導体構造及びその製造方法 |
Country Status (4)
| Country | Link |
|---|---|
| US (1) | US12108592B2 (ja) |
| EP (1) | EP4152382A4 (ja) |
| JP (1) | JP7373667B2 (ja) |
| KR (1) | KR102709309B1 (ja) |
Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2001168097A (ja) | 1999-12-07 | 2001-06-22 | Fujitsu Ltd | 配線の形成方法、半導体装置の製造方法、及び半導体装置 |
| JP2010034191A (ja) | 2008-07-28 | 2010-02-12 | Toshiba Corp | 半導体記憶装置とその製造方法 |
| WO2013080247A1 (ja) | 2011-11-29 | 2013-06-06 | パナソニック株式会社 | 薄膜トランジスタおよび薄膜トランジスタの製造方法 |
| JP2013197533A (ja) | 2012-03-22 | 2013-09-30 | Toshiba Corp | 記憶装置及びその製造方法 |
Family Cites Families (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2001244436A (ja) * | 2000-03-01 | 2001-09-07 | Hitachi Ltd | 半導体集積回路装置およびその製造方法 |
| JP5266632B2 (ja) * | 2006-11-29 | 2013-08-21 | 富士通株式会社 | Ｍｉｍ素子および電子装置、電子装置の製造方法 |
| US9595469B2 (en) * | 2013-11-04 | 2017-03-14 | Infineon Technologies Ag | Semiconductor device and method for producing the same |
| KR20180079503A (ko) * | 2016-12-30 | 2018-07-11 | 삼성디스플레이 주식회사 | 도전 패턴 및 이를 구비하는 표시 장치 |
| KR102334379B1 (ko) | 2017-06-02 | 2021-12-02 | 삼성전자 주식회사 | 콘택 구조를 포함하는 반도체 소자 |
| US10749004B2 (en) | 2017-06-30 | 2020-08-18 | Taiwan Semiconductor Manufacturing Co., Ltd. | Semiconductor device having a multi-layer diffusion barrier |
| US11309265B2 (en) * | 2018-07-30 | 2022-04-19 | Taiwan Semiconductor Manufacturing Co., Ltd. | Methods of fabricating semiconductor devices having conductive pad structures with multi-barrier films |
| CN112864098B (zh) * | 2021-01-14 | 2023-06-30 | 长鑫存储技术有限公司 | 半导体结构的制造方法及半导体结构 |
-
2021
- 2021-09-27 KR KR1020227021308A patent/KR102709309B1/ko active IP Right Grant
- 2021-09-27 EP EP21863074.7A patent/EP4152382A4/en active Pending
- 2021-09-27 JP JP2022539178A patent/JP7373667B2/ja active Active
-
2022
- 2022-02-10 US US17/668,769 patent/US12108592B2/en active Active
Patent Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2001168097A (ja) | 1999-12-07 | 2001-06-22 | Fujitsu Ltd | 配線の形成方法、半導体装置の製造方法、及び半導体装置 |
| JP2010034191A (ja) | 2008-07-28 | 2010-02-12 | Toshiba Corp | 半導体記憶装置とその製造方法 |
| WO2013080247A1 (ja) | 2011-11-29 | 2013-06-06 | パナソニック株式会社 | 薄膜トランジスタおよび薄膜トランジスタの製造方法 |
| JP2013197533A (ja) | 2012-03-22 | 2013-09-30 | Toshiba Corp | 記憶装置及びその製造方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| KR20230021631A (ko) | 2023-02-14 |
| US12108592B2 (en) | 2024-10-01 |
| EP4152382A4 (en) | 2023-08-16 |
| JP2023541735A (ja) | 2023-10-04 |
| US20230034627A1 (en) | 2023-02-02 |
| EP4152382A1 (en) | 2023-03-22 |
| KR102709309B1 (ko) | 2024-09-23 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR20000022698A (ko) | 높은 종횡비를 갖는 트렌치내에 트렌치 캐패시터를 만드는 방법 및 이 방법에 따라 제조된 트렌치 캐패시터 | |
| US11152212B2 (en) | Semiconductor device and method for fabricating the same | |
| KR20090039505A (ko) | 반도체 소자의 제조 방법 | |
| KR20060048000A (ko) | 반도체 장치 및 그 제조방법 | |
| JP5103174B2 (ja) | シリサイド層を有する半導体素子の製造方法 | |
| WO2022151679A1 (zh) | 半导体结构的制造方法及两种半导体结构 | |
| KR100755121B1 (ko) | 전극구조체의 형성방법 및 반도체장치의 제조방법 | |
| KR100654340B1 (ko) | 카본이 포함된 금속 실리사이드 층을 갖는 반도체 소자 및그 제조 방법 | |
| JP7373667B2 (ja) | 半導体構造及びその製造方法 | |
| TWI802432B (zh) | 半導體結構及其製作方法 | |
| RU2805264C1 (ru) | Полупроводниковая структура и способ ее изготовления | |
| US11887854B2 (en) | Semiconductor structure manufacturing method and two semiconductor structures | |
| KR20040104533A (ko) | 실리콘 함유 도전성 영역에 개선된 금속 실리사이드콘택을 형성하는 방법 | |
| KR101060770B1 (ko) | 반도체 장치 제조방법 | |
| KR20020016312A (ko) | 텅스텐 게이트 형성방법 | |
| KR20090111481A (ko) | 주상폴리실리콘막을 이용한 폴리실리콘게이트 제조 방법 및그를 이용한 반도체장치 제조 방법 | |
| CN113299598A (zh) | 一种半导体结构制造方法 | |
| US7060616B2 (en) | Method of manufacturing semiconductor device | |
| KR101009350B1 (ko) | 폴리실리콘 도핑방법 및 이를 이용한 듀얼-폴리 게이트제조방법 | |
| KR20010008505A (ko) | 금속 게이트전극을 갖는 트랜지스터의 제조방법 | |
| JP2003022984A (ja) | 半導体装置の製造方法 | |
| KR20030095093A (ko) | 반도체의 실리사이드 형성방법 | |
| JP2004158878A (ja) | 半導体装置の製造方法 | |
| KR20050010213A (ko) | 텅스텐폴리사이드 게이트전극의 형성 방법 | |
| KR20040054141A (ko) | 반도체 소자의 제조 방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20220624 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20230926 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20231023 |
|
| R150 | Certificate of patent or registration of utility model |
Ref document number: 7373667 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |