JP7366277B2 - 受信機、メモリ及び検証方法 - Google Patents

受信機、メモリ及び検証方法 Download PDF

Info

Publication number
JP7366277B2
JP7366277B2 JP2022546135A JP2022546135A JP7366277B2 JP 7366277 B2 JP7366277 B2 JP 7366277B2 JP 2022546135 A JP2022546135 A JP 2022546135A JP 2022546135 A JP2022546135 A JP 2022546135A JP 7366277 B2 JP7366277 B2 JP 7366277B2
Authority
JP
Japan
Prior art keywords
signal
mos transistor
voltage value
minimum value
comparison
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2022546135A
Other languages
English (en)
Other versions
JP2023537544A (ja
Inventor
志強 張
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Changxin Memory Technologies Inc
Original Assignee
Changxin Memory Technologies Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Priority claimed from CN202110808712.6A external-priority patent/CN115617584A/zh
Application filed by Changxin Memory Technologies Inc filed Critical Changxin Memory Technologies Inc
Publication of JP2023537544A publication Critical patent/JP2023537544A/ja
Application granted granted Critical
Publication of JP7366277B2 publication Critical patent/JP7366277B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • GPHYSICS
    • G11INFORMATION STORAGE
    • G11CSTATIC STORES
    • G11C29/00Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/02Detection or location of defective auxiliary circuits, e.g. defective refresh counters
    • G11C29/022Detection or location of defective auxiliary circuits, e.g. defective refresh counters in I/O circuitry
    • HELECTRICITY
    • H03ELECTRONIC CIRCUITRY
    • H03KPULSE TECHNIQUE
    • H03K19/00Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
    • H03K19/0175Coupling arrangements; Interface arrangements
    • H03K19/0185Coupling arrangements; Interface arrangements using field effect transistors only
    • H03K19/018507Interface arrangements
    • H03K19/01855Interface arrangements synchronous, i.e. using clock signals
    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06FELECTRIC DIGITAL DATA PROCESSING
    • G06F11/00Error detection; Error correction; Monitoring
    • G06F11/22Detection or location of defective computer hardware by testing during standby operation or during idle time, e.g. start-up testing
    • G06F11/26Functional testing
    • G06F11/273Tester hardware, i.e. output processing circuits
    • G06F11/277Tester hardware, i.e. output processing circuits with comparison between actual response and known fault-free response
    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06FELECTRIC DIGITAL DATA PROCESSING
    • G06F11/00Error detection; Error correction; Monitoring
    • G06F11/22Detection or location of defective computer hardware by testing during standby operation or during idle time, e.g. start-up testing
    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06FELECTRIC DIGITAL DATA PROCESSING
    • G06F11/00Error detection; Error correction; Monitoring
    • G06F11/22Detection or location of defective computer hardware by testing during standby operation or during idle time, e.g. start-up testing
    • G06F11/2273Test methods
    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06FELECTRIC DIGITAL DATA PROCESSING
    • G06F11/00Error detection; Error correction; Monitoring
    • G06F11/22Detection or location of defective computer hardware by testing during standby operation or during idle time, e.g. start-up testing
    • G06F11/25Testing of logic operation, e.g. by logic analysers
    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06FELECTRIC DIGITAL DATA PROCESSING
    • G06F11/00Error detection; Error correction; Monitoring
    • G06F11/22Detection or location of defective computer hardware by testing during standby operation or during idle time, e.g. start-up testing
    • G06F11/26Functional testing
    • G06F11/263Generation of test inputs, e.g. test vectors, patterns or sequences ; with adaptation of the tested hardware for testability with external testers
    • GPHYSICS
    • G11INFORMATION STORAGE
    • G11CSTATIC STORES
    • G11C29/00Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/02Detection or location of defective auxiliary circuits, e.g. defective refresh counters
    • G11C29/028Detection or location of defective auxiliary circuits, e.g. defective refresh counters with adaption or trimming of parameters
    • HELECTRICITY
    • H03ELECTRONIC CIRCUITRY
    • H03FAMPLIFIERS
    • H03F3/00Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
    • H03F3/45Differential amplifiers
    • H03F3/45071Differential amplifiers with semiconductor devices only
    • H03F3/45076Differential amplifiers with semiconductor devices only characterised by the way of implementation of the active amplifying circuit in the differential amplifier
    • H03F3/45179Differential amplifiers with semiconductor devices only characterised by the way of implementation of the active amplifying circuit in the differential amplifier using MOSFET transistors as the active amplifying circuit
    • GPHYSICS
    • G11INFORMATION STORAGE
    • G11CSTATIC STORES
    • G11C29/00Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/02Detection or location of defective auxiliary circuits, e.g. defective refresh counters
    • G11C29/021Detection or location of defective auxiliary circuits, e.g. defective refresh counters in voltage or current generators
    • GPHYSICS
    • G11INFORMATION STORAGE
    • G11CSTATIC STORES
    • G11C29/00Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/02Detection or location of defective auxiliary circuits, e.g. defective refresh counters
    • G11C29/026Detection or location of defective auxiliary circuits, e.g. defective refresh counters in sense amplifiers
    • GPHYSICS
    • G11INFORMATION STORAGE
    • G11CSTATIC STORES
    • G11C29/00Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/04Detection or location of defective memory elements, e.g. cell constructio details, timing of test signals
    • G11C29/08Functional testing, e.g. testing during refresh, power-on self testing [POST] or distributed testing
    • G11C29/12Built-in arrangements for testing, e.g. built-in self testing [BIST] or interconnection details
    • G11C29/12005Built-in arrangements for testing, e.g. built-in self testing [BIST] or interconnection details comprising voltage or current generators
    • GPHYSICS
    • G11INFORMATION STORAGE
    • G11CSTATIC STORES
    • G11C29/00Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/04Detection or location of defective memory elements, e.g. cell constructio details, timing of test signals
    • G11C29/08Functional testing, e.g. testing during refresh, power-on self testing [POST] or distributed testing
    • G11C29/12Built-in arrangements for testing, e.g. built-in self testing [BIST] or interconnection details
    • G11C29/1201Built-in arrangements for testing, e.g. built-in self testing [BIST] or interconnection details comprising I/O circuitry
    • GPHYSICS
    • G11INFORMATION STORAGE
    • G11CSTATIC STORES
    • G11C7/00Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/06Sense amplifiers; Associated circuits, e.g. timing or triggering circuits
    • G11C7/065Differential amplifiers of latching type
    • GPHYSICS
    • G11INFORMATION STORAGE
    • G11CSTATIC STORES
    • G11C7/00Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/10Input/output [I/O] data interface arrangements, e.g. I/O data control circuits, I/O data buffers
    • G11C7/1078Data input circuits, e.g. write amplifiers, data input buffers, data input registers, data input level conversion circuits
    • G11C7/1084Data input buffers, e.g. comprising level conversion circuits, circuits for adapting load
    • GPHYSICS
    • G11INFORMATION STORAGE
    • G11CSTATIC STORES
    • G11C7/00Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/10Input/output [I/O] data interface arrangements, e.g. I/O data control circuits, I/O data buffers
    • G11C7/1078Data input circuits, e.g. write amplifiers, data input buffers, data input registers, data input level conversion circuits
    • G11C7/1087Data input latches
    • HELECTRICITY
    • H03ELECTRONIC CIRCUITRY
    • H03FAMPLIFIERS
    • H03F2203/00Indexing scheme relating to amplifiers with only discharge tubes or only semiconductor devices as amplifying elements covered by H03F3/00
    • H03F2203/45Indexing scheme relating to differential amplifiers
    • H03F2203/45352Indexing scheme relating to differential amplifiers the AAC comprising a combination of a plurality of transistors, e.g. Darlington coupled transistors
    • HELECTRICITY
    • H03ELECTRONIC CIRCUITRY
    • H03FAMPLIFIERS
    • H03F3/00Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
    • H03F3/45Differential amplifiers
    • H03F3/45071Differential amplifiers with semiconductor devices only
    • H03F3/45076Differential amplifiers with semiconductor devices only characterised by the way of implementation of the active amplifying circuit in the differential amplifier
    • H03F3/45179Differential amplifiers with semiconductor devices only characterised by the way of implementation of the active amplifying circuit in the differential amplifier using MOSFET transistors as the active amplifying circuit
    • H03F3/45183Long tailed pairs
    • HELECTRICITY
    • H03ELECTRONIC CIRCUITRY
    • H03KPULSE TECHNIQUE
    • H03K5/00Manipulating of pulses not covered by one of the other main groups of this subclass
    • H03K5/01Shaping pulses
    • H03K5/08Shaping pulses by limiting; by thresholding; by slicing, i.e. combined limiting and thresholding
    • H03K5/082Shaping pulses by limiting; by thresholding; by slicing, i.e. combined limiting and thresholding with an adaptive threshold
    • HELECTRICITY
    • H03ELECTRONIC CIRCUITRY
    • H03KPULSE TECHNIQUE
    • H03K5/00Manipulating of pulses not covered by one of the other main groups of this subclass
    • H03K5/22Circuits having more than one input and one output for comparing pulses or pulse trains with each other according to input signal characteristics, e.g. slope, integral
    • H03K5/24Circuits having more than one input and one output for comparing pulses or pulse trains with each other according to input signal characteristics, e.g. slope, integral the characteristic being amplitude
    • H03K5/2472Circuits having more than one input and one output for comparing pulses or pulse trains with each other according to input signal characteristics, e.g. slope, integral the characteristic being amplitude using field effect transistors
    • H03K5/2481Circuits having more than one input and one output for comparing pulses or pulse trains with each other according to input signal characteristics, e.g. slope, integral the characteristic being amplitude using field effect transistors with at least one differential stage

Landscapes

  • Engineering & Computer Science (AREA)
  • General Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Quality & Reliability (AREA)
  • General Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • Nonlinear Science (AREA)
  • Computing Systems (AREA)
  • Mathematical Physics (AREA)
  • Logic Circuits (AREA)
  • Amplifiers (AREA)
  • Measurement Of Current Or Voltage (AREA)
  • Tests Of Electronic Circuits (AREA)

Description

(関連出願の相互参照)
本願は、2021年07月16日に中国特許局に提出された、出願番号が202110808712.6であり、出願名称が「受信機、メモリ及び検証方法」である中国特許出願に基づく優先権を主張し、その全内容が参照として本願に組み込まれる。
本願の実施例は、受信機、メモリ及び検証方法に関するが、それらに限らない。
一般的には、製品の設計プロセスにおいて、メモリに対して信号整合性シミュレーションと検証を行う必要があり、これは、信号品質と信号時系列の観点から検討と検証を行う。
メモリ検証において、RMT検証(Rank Margining Test)が非常に重要なステップである。RMT検証により取得されるパラメータは、TxV-と、TxV+とを含み、これら2つのパラメータは、メモリのデータ受信機が電圧方向においてデータ信号を正しく識別することができる最大ウィンドウを表すためのものである。高速の場合、データ信号品質の劣化により、上記パラメータで表される最大ウィンドウは、縮小する。最大ウィンドウを拡大するために、一般的には、CTLE(Continuous Time Linear Equalizer)等化器とDFE(Decision Feedback Equalization)等化器を採用する。
本願の実施例は、受信機を提供する。前記受信機は、第1MOSトランジスタと第2MOSトランジスタとを含む信号受信モジュールであって、前記第1MOSトランジスタのゲート電極は、基準信号を受信するためのものであり、前記第2MOSトランジスタのゲート電極は、データ信号を受信し、比較信号を出力するためのものであり、前記比較信号は、前記基準信号の電圧値と前記データ信号の電圧値との大小関係を表すためのものである、信号受信モジュールと、第3MOSトランジスタを含む調整モジュールであって、前記第3MOSトランジスタのソース電極は、前記第1MOSトランジスタのソース電極に接続され、前記第3MOSトランジスタのドレイン電極は、前記第1MOSトランジスタのドレイン電極に接続され、前記第3MOSトランジスタのゲート電極は、調整信号を受信するためのものである、調整モジュールと、を備える。
いくつかの実施例において、第1MOSトランジスタのアスペクト比と第3MOSトランジスタのアスペクト比との比値は、4よりも大きい。
いくつかの実施例において、調整モジュールは、外部信号と調整コードを受信し、調整信号を出力するように構成される調整ユニットであって、外部信号は、調整信号を生成するためのものであり、各調整コードは、調整信号の1つの電圧値に対応する、調整ユニットを更に含む。
いくつかの実施例において、調整ユニットは、演算増幅器と複数の直列抵抗であって、演算増幅器は、正相入力端と、逆相入力端と、出力端とを有し、正相入力端は、外部信号を受信するためのものであり、逆相入力端と出力端との間に第1数量の抵抗が直列接続され、逆相入力端と接地端との間に第2数量の抵抗が直列接続される、算増幅器と複数の直列抵抗と、調整コードを受信し、調整コードに基づいて、第3MOSトランジスタのゲート電極を、1つの抵抗の非接地側に接続するように制御するように構成される可変抵抗ユニットと、を含む。
いくつかの実施例において、外部信号は、基準信号である。
いくつかの実施例において、調整ユニットのイネーブル端に接続され、第1コードと第2コードを受信し、イネーブル信号を出力するように構成される制御モジュールであって、各第1コードは、基準信号の1つの電圧値に対応し、第2コードは、1つの所定電圧に対応し、イネーブル信号は、調整ユニットをオフにするか又はイネーブルするためのものであり、制御モジュールがイネーブル状態にあり、且つ第1コードに対応する電圧値が所定電圧よりも小さければ、イネーブル信号は、調整ユニットをイネーブルする、制御モジュールを更に備える。
いくつかの実施例において、制御モジュールは更に、スイッチ信号を受信するように構成され、スイッチ信号は、制御モジュールをオフにするか又はイネーブルするためのものである。
いくつかの実施例において、第3MOSトランジスタのゲート電極に接続され、イネーブル信号を受信するように構成される補助ユニットを更に備え、イネーブル信号が第1レベルであれば、イネーブル信号は、調整ユニットをイネーブルし、第3MOSトランジスタを導通し、イネーブル信号が第2レベルであれば、イネーブル信号は、調整ユニットをオフにし、第3MOSトランジスタを遮断する。
いくつかの実施例において、第1MOSトランジスタ、第2MOSトランジスタ及び第3MOSトランジスタは、NMOSトランジスタであり、第1レベルは、低レベルであり、第2レベルは、高レベルであり、補助ユニットは、第4MOSトランジスタを含み、第4MOSトランジスタは、NMOSトランジスタであり、第4MOSトランジスタのゲート電極は、イネーブル信号を受信するためのものであり、ドレイン電極は、第3MOSトランジスタのゲート電極に接続され、ソース電極は、接地する。
いくつかの実施例において、第1コードを受信し、第1コードに基づいて、対応する電圧値を有する基準信号を生成するように構成される基準信号生成器を更に備える。
いくつかの実施例において、信号受信モジュールは、第1MOSトランジスタと第2MOSトランジスタとを含み、且つ第1出力端と第2出力端とを有する信号増幅ユニットであって、第1出力端は、基準増幅信号を出力するためのものであり、第2出力端は、データ増幅信号を出力するためのものであり、基準増幅信号とデータ増幅信号の電圧値の差分値の絶対値は、基準信号とデータ信号の電圧値の差分値の絶対値よりも大きい、信号増幅ユニットと、データ比較ユニットであって、データ比較ユニットの第1入力端は、基準増幅信号を受信するためのものであり、データ比較ユニットの第2入力端は、データ増幅信号を受信するためのものであり、データ比較ユニットの出力端は、比較信号を出力するためのものである、データ比較ユニットと、を含む。
いくつかの実施例において、第1MOSトランジスタと第2MOSトランジスタのタイプとサイズは、同じであり、第1MOSトランジスタのドレイン電極は、第1負荷に接続するためのものであり、第2MOSトランジスタのドレイン電極は、第2負荷に接続するためのものであり、第1MOSトランジスタのソース電極と第2MOSトランジスタのソース電極は、同一の電流源に接続される。
本願の実施例は、いずれか1つの受信機を備えるメモリを更に提供する。
本願の実施例は、検証方法を更に提供する。前記方法は、上記いずれか1つの受信機を提供することと、第3MOSトランジスタを、遮断するように制御することと、信号受信モジュールにデータ信号を入力し、第1ステップサイズに従って、基準信号の電圧値を調整することによって、複数の比較信号を第1比較信号として取得し、前記比較信号で表される大小関係と、前記データ信号と前記基準信号との大小関係と、が同じである場合、前記比較信号を有効信号とすることと、前記第1比較信号の中の全ての前記有効信号に対応する前記基準信号の第1電圧値範囲を取得し、前記第1電圧値範囲の中間値と極小値を取得し、前記極小値を第1極小値とすることと、前記信号受信モジュールに前記データ信号を入力し、前記第1ステップサイズに従って前記基準信号の電圧値を調整し、且つ前記基準信号の電圧値が前記中間値以下である場合、調整信号を入力して前記第3MOSトランジスタを導通することによって、複数の比較信号を第2比較信号として取得することと、前記第2比較信号の中の全ての前記有効信号に対応する前記基準信号の第2電圧値範囲を取得し、前記第2電圧値範囲の最小値を第2極小値として取得することと、を含む。
いくつかの実施例において、第2極小値と第1極小値との差分値が所定の閾値よりも小さい場合、第2ステップサイズに従って、調整信号の電圧値を調整し、第N比較信号に対応する第N極小値と第1極小値との差分値が所定の閾値以上になるまで継続し、Nは、3以上の自然数である。
いくつかの実施例において、第2極小値を取得した後、第2ステップサイズに従って、調整信号の電圧値を調整し、比較信号を第3比較信号として取得し、第3比較信号の中の全ての有効信号に対応する基準信号の電圧値範囲を第3電圧値範囲として取得し、第3電圧値範囲の最小値を第3極小値として取得し、第3極小値が第2極小値以上である場合、調整信号の電圧値を記録して検証を終了し、第3極小値が第2極小値よりも小さい場合、第2ステップサイズに従って、調整信号の電圧値を再び調整し、第N比較信号に対応する第N極小値が第N-1極小値以上になるまで継続し、Nは、4以上の自然数である。
本願の実施例による受信機の構造概略図である。 本願の実施例による検証方法である。 本願の実施例によるshmoo図である。 本願の実施例による別の検証方法である。
1つ又は複数の実施例は、それに対応する図面中のピクチャを通じて例示的に説明され、これらの例示的な説明は、実施例に対する限定を構成しない。図面中の同じ参照数字符号を持つ素子は、類似する素子で表され、特に説明がない限り、図面中のピクチャは、比例制限を構成しない。
本願の実施形態の目的、技術案及び利点をより明確にするために、以下に添付図面を参照しながら本願の各実施例について詳細に説明する。しかしながら、当業者であれば、本願の各実施例では、読者が本願をよりよく理解するために多くの技術的詳細が提案されていることを理解することができる。しかしながら、これらの技術的詳細や以下の各実施例に基づく様々な変化や修正がなくても、本願で保護が要求される技術案を実現することができる。
図1を参照すると、受信器は、第1MOSトランジスタM1と第2MOSトランジスタM2とを含む信号受信モジュール10であって、第1MOSトランジスタM1のゲート電極は、基準信号10aを受信するためのものであり、第2MOSトランジスタM2のゲート電極は、データ信号10bを受信し、比較信号10cを出力するためのものであり、比較信号10cは、基準信号10aの電圧値とデータ信号10bの電圧値との大小関係を表すためのものである、信号受信モジュール10と、第3MOSトランジスタM3を含む調整モジュール20であって、第3MOSトランジスタM3のソース電極は、第1MOSトランジスタM1のソース電極に接続され、第3MOSトランジスタM3のドレイン電極は、第1MOSトランジスタM1のドレイン電極に接続され、第3MOSトランジスタM3のゲート電極は、調整信号20aを受信するためのものである、調整モジュール20と、を備える。
いくつかの実施例において、第1MOSトランジスタM1のアスペクト比と第3MOSトランジスタM3のアスペクト比との比値は、4よりも大きい。このように、第3MOSトランジスタM3が微調整の役割のみを果たすことに有利であり、第3MOSトランジスタM3の設置により、第1MOSトランジスタM1の機能を弱めるか又は部分的に無効化することを避け、それによって、第1MOSトランジスタM1に基準信号10aの電圧値の調整に対して主導的役割を果たさせる。
いくつかの実施例において、調整モジュール20は、外部信号20bと調整コード20cを受信し、調整信号20aを出力するように構成される調整ユニット21を更に含み、外部信号20bは、調整信号20aを生成するためのものであり、各調整コード20cは、調整信号20aの1つの電圧値に対応する。第3MOSトランジスタM3のパラメータが既に決定されており、調整信号20aの電圧値が既に決定されている場合、第3MOSトランジスタM3の導通の度合いは、決定されているものである。第3MOSトランジスタM3に接続される回路構造が既に決定されている場合、第3MOSトランジスタM3の導通の度合いは、1つの導通電流に対応し、即ち、各調整コード20cは、第3MOSトランジスタM3の1つの導通電流に対応する。
具体的には、調整ユニット21は、演算増幅器211、複数の直列抵抗(図示されず)、及び可変抵抗ユニット(図示されず)と、を含み、演算増幅器211は、正相入力端と、逆相入力端と、出力端とを有し、正相入力端は、外部信号20bを受信するためのものであり、逆相入力端と出力端との間に第1抵抗ユニット212が直列接続され、第1抵抗ユニット212は、直列接続される第1数量の抵抗を含み、逆相入力端と接地端との間に第2抵抗ユニット213が直列接続され、第2抵抗ユニット213は、直列接続される第2数量の抵抗を含み、可変抵抗ユニットは、調整コード20cを受信し、調整コード20cに基づいて、第3MOSトランジスタM3のゲート電極を、1つの抵抗の非接地側に接続するように制御するように構成される。説明すべきこととして、各抵抗は、いずれも、接地側と、非接地側とを有し、抵抗に電流が流れる場合、非接地側の電圧は、接地側の電圧よりも大きい。また、第1数量と第2数量は、1以上の自然数である。説明すべきこととして、図1において、受信機における第3MOSトランジスタM3のゲート電極が第1抵抗ユニット212に接続されると示されているが、実際に、第3MOSトランジスタM3のゲート電極は、第1抵抗ユニット212と第2抵抗ユニット213におけるいずれか1つの抵抗の非接地側に接続してもよい。
本実施例において、外部信号20bは、基準信号10aである。このように、専用の外部信号20bを別途に設ける必要がなく、基準信号10aを多重化することができ、回路面積の節約に有利である。それと同時に、演算増幅器211の逆相入力端の電圧が正相入力端の電圧に等しいため、基準信号10aを外部信号20bとして設定すれば、調整信号20aの電圧値は、基準信号10aの電圧値を中心として調整され、調整信号20aの電圧値と基準信号10aの電圧値との差分値が小さく、第3MOSトランジスタM3のVGS調整の難しさが低い。このように、第1MOSトランジスタM1が導通されている場合、第3MOSトランジスタM3が導通可能であり、しかも第3MOSトランジスタM3の導通電流に対して微調整を行うことができることを確保することに有利である。
いくつかの実施例において、受信機は、調整ユニット21のイネーブル端に接続され、第1コード30aと第2コード30bを受信し、イネーブル信号30cを出力するように構成される制御モジュール30を更に含み、各第1コード30aは、基準信号10aの1つの電圧値に対応し、第2コード30bは、1つの所定電圧に対応し、イネーブル信号30cは、調整ユニット21をオフにするか又はイネーブルするためのものであり、制御モジュール30がイネーブル状態にあり、且つ第1コード20aに対応する電圧値が所定電圧よりも小さい場合、イネーブル信号30cは、調整ユニット21をイネーブルする。
いくつかの実施例において、制御モジュール30は更に、スイッチ信号30dを受信するように構成され、スイッチ信号30dは、制御モジュール30をオフにするか又はイネーブルするためのものである。スイッチ信号は、オンレベルと、オフレベルとを有する。スイッチ信号30dがオンレベルであれば、制御モジュール30をイネーブルし、スイッチ信号30dがオフレベルであれば、制御モジュール30をオフにする。ここで、オンレベルは、高レベル又は低レベルのうちの1つであってもよく、オフレベルは、高レベル又は低レベルのうちのもう1つであってもよい。本明細書において、オンレベルが高レベルであり、オフレベルが低レベルであることを例として説明する。
いくつかの実施例において、受信機は、第3MOSトランジスタM3に接続され、イネーブル信号30cを受信するように構成される補助ユニット40を更に備え、イネーブル信号30cが第1レベルであれば、イネーブル信号30cは、調整ユニット21をイネーブルし、第3MOSトランジスタM3を導通し、イネーブル信号30cが第2レベルであれば、イネーブル信号30cは、調整ユニット21をオフにし、第3MOSトランジスタM3を遮断する。
いくつかの実施例において、第1MOSトランジスタM1、第2MOSトランジスタM2及び第3MOSトランジスタM3は、NMOSトランジスタであり、第1レベルは、低レベルであり、第2レベルは、高レベルであり、補助ユニット40は、第4MOSトランジスタM4を含み、第4MOSトランジスタM4は、NMOSトランジスタであり、第4MOSトランジスタM4のゲート電極は、イネーブル信号30cを受信するためのものであり、ドレイン電極は、第3MOSトランジスタM3のゲート電極に接続され、ソース電極は、接地する。つまり、イネーブル信号30cが低レベルである時、調整ユニット21は、イネーブルされ、第4MOSトランジスタM4は、遮断され、第3MOSトランジスタM3のゲート電極は、調整信号20aにより制御される。イネーブル信号30cが高レベルである時、調整ユニット21は、オフにされ、第4MOSトランジスタM4は、導通され、第3MOSトランジスタM3のゲート電極の電圧が引き下げられることによって、第3MOSトランジスタM3は遮断される。
いくつかの実施例において、受信機は、第1コード30aを受信し、第1コード30aに基づいて、対応する電圧値を有する基準信号10aを生成するように構成される基準信号生成器40を更に備える。基準信号生成器40によって生成される基準信号10aは、第1MOSトランジスタM1のゲート電極及び/又は演算増幅器211の正相入力端に入力されてもよい。
いくつかの実施例において、信号受信モジュール10は、信号増幅ユニット11とデータ比較ユニット12とを含み、信号増幅ユニット11は、第1MOSトランジスタM1と第2MOSトランジスタM2とを含み、且つ第1出力端(図示されず)と第2出力端(図示されず)とを有し、第1出力端は、基準増幅信号11aを出力するためのものであり、第2出力端は、データ増幅信号11bを出力するためのものであり、基準増幅信号11aとデータ増幅信号11bの電圧値の差分値の絶対値は、基準信号10aとデータ信号10bの電圧値の差分値の絶対値よりも大きく、データ比較ユニット12の第1入力端は、基準増幅信号11aを受信するためのものであり、データ比較ユニット12の第2入力端は、データ増幅信号11bを受信するためのものであり、データ比較ユニット12の出力端は、比較信号10cを出力するためのものである。
いくつかの実施例において、第1MOSトランジスタM1と第2MOSトランジスタM2のタイプとサイズは、同じであり、第1MOSトランジスタM1のドレイン電極は、第1負荷R1に接続するためのものであり、第2MOSトランジスタM2のドレイン電極は、第2負荷R2に接続するためのものであり、第1MOSトランジスタM1のソース電極と第2MOSトランジスタM2のソース電極は、同一の電流源に接続される。
本実施例において、第3MOSトランジスタM3と第1MOSトランジスタM1は並列接続され、第3MOSトランジスタを流れる電流値は、調整信号の電圧値により制御される。第1MOSトランジスタM1が導通されている時、第3MOSトランジスタM3を、調整信号を受信するように制御し、その場合、基準信号10aに対応する導通電流は、第1MOSトランジスタM1自体の導通電流から第1MOSトランジスタM1の導通電流と第3MOSトランジスタM3の導通電流との和に変わり、換言すれば、元々、基準信号10aが大きい電圧値を有しなければ実現できない導通電流は、現在では、小さい電圧値を有する基準信号10aで実現可能になる。このように、受信機がデータ信号を正しく識別できる電圧ウィンドウの最小値を引き下げることに有利であり、それにより電圧ウィンドウを拡大する。
対応的に、本願の実施例は、上記いずれか1つの受信機を備えるメモリを更に提供する。上記受信機を備えるメモリは、大きいデータ識別ウィンドウを有し、製品設計プロセスにおけるRMT試験に合格することに有利である。
対応的に、本願の実施例は、決定待ちの調整信号の電圧値を取得するための検証方法を更に提供する。図1から図3を参照すると、検証方法は、以下のステップを含む。
ステップS11において、上記いずれか1つの受信機を提供し、第3MOSトランジスタを、遮断するように制御する。
第3MOSトランジスタを、遮断するように制御することで、信号受信モジュール10の初期データ識別ウィンドウを検出することができる。データ識別ウィンドウは、データ信号10bの波形が固定である場合、基準信号10aを走査することで得られた、データ信号10bが正しく識別可能であることを表す状態を指す。一般的に、shmoo図を用いてデータ識別ウィンドウを表す。ここで、TxV+は、データ識別ウィンドウの最大電圧値を表し、TxV-は、データ識別ウィンドウの最小電圧値を表す。
また、基準信号10aを走査することは、特定のステップサイズに従って、小さい順又は大きい順で、基準信号10aの電圧値を調整することである。
ステップS12において、信号受信モジュールにデータ信号を入力し、第1ステップサイズに従って、基準信号の電圧値を調整し、比較信号を第1比較信号として取得する。
各比較信号10cは、いずれも、基準信号10aの1つの電圧値とデータ信号10bの電圧値との大小関係を表すためのものである。基準信号10aを走査するプロセスにおいて、複数の比較信号10c、即ち、複数の第1比較信号を得ることができる。データ信号10bの波形完全性と信号受信モジュールの解像度などの要因により、一部の比較信号10cは、データ信号10bと基準信号10aとの電圧値大小関係を正しく表すことができず、一部の比較信号10cのみは正しく表すことができる。従って、本明細書において、比較信号10cで表される大小関係と、データ信号10bと基準信号10aとの大小関係と、が同じであれば、前記比較信号を有効信号とする。
ステップS13において、第1比較信号内の全ての有効信号に対応する基準信号の電圧値範囲を第1電圧値範囲として取得し、第1電圧値範囲の中間値と極小値を取得し、極小値を第1極小値とする。
比較信号10cは、基準信号10aとデータ信号10bに基づいて生成される。各比較信号10cは、対応する基準信号10aを有する。比較信号の中の有効信号に対応する基準信号10aの電圧値範囲は、shmoo図を構成する。第3MOSトランジスタM3を遮断して基準信号10aを走査する場合、取得したshmoo図は、信号受信モジュール10の初期データ識別ウィンドウを表す。図3の左図を参照すると、初期データ識別ウィンドウは、極大値、中間値Tmid及び極小値を有し、最大値は、第1極大値TxV+1と記され、極小値は、第1極小値TxV-1と記される。
ステップS14において、信号受信モジュールにデータ信号を入力し、第1ステップサイズに従って、基準信号の電圧値を調整し、且つ基準信号の電圧値が中間値以下である場合、調整信号を入力して第3MOSトランジスタを導通することによって、複数の比較信号を第2比較信号として取得する。
第2比較信号を取得するプロセスにおいて、データ信号10bの波形は固定であり、基準信号10aの電圧値が中間値Tmid以下である場合のみ、第3MOSトランジスタM3の導通を制御することで、第3MOSトランジスタM3の設置により、データ識別ウィンドウの極大値と極小値、即ち第1極大値TxV+1と第1極小値TxV-1が同時に引き下げられることを避け、第3MOSトランジスタM3の設置により、第1極小値TxV-1のみを引き下げることで、データ識別ウィンドウの電圧範囲を拡大する。
ステップS15において、第2比較信号の中の全ての有効信号に対応する基準信号の電圧値範囲を第2電圧値範囲として取得し、第2電圧値範囲の最小値を第2極小値として取得する。
本ステップの目的は、調整信号の設定により、データ識別ウィンドウにおける電圧極小値の引き下げを実現するかどうかを検証し、調整信号の電圧値の大小と引き下げる幅との関係を測定することである。図3における右図に示すように、データ識別ウィンドウの極小値が更に第2極小値TxV-2に引き下げられる場合、データ識別ウィンドウにおける電圧極小値が更に引き下げられると判断する。また、引き下げる幅は、電圧差分値であってもよく、比例値であってもよい。電圧差分値は、第1極小値TxV-1から第2極小値TxV-2を減算することで得られてもよく、比例値は、第1極小値TxV-1と第2極小値TxV-2との差分値を第1極大値TxV+1と第1極小値TxV-1との差分値で除算することで得られてもよく、本明細書において、引き下げる幅が電圧差分値であることを例として説明する。
いくつかの実施例において、引き下げられた極小値と第1極小値TxV-1との差分値を所定の閾値以上にするように、調整信号20aの電圧値を制御する必要がある。従って、第2極小値TxV-2を得た後、以下のステップを更に含む。
ステップS16において、第2極小値TxV-2と第1極小値TxV-1との差分値が所定の閾値以上であるかどうかを判断する。
差分値が所定の閾値以上である場合、調整信号20aの現在の電圧値が要求を満たすことを示し、調整信号20aの現在の電圧値を記録して検証プロセスを終了する。所定の閾値よりも小さい場合、調整信号20aの電圧値を調整し、データ識別ウィンドウの電圧極小値を更に引き下げる必要があり、即ち、ステップS17を実行する。
ステップS17において、第2ステップサイズに従って、調整信号の電圧値を調整し、比較信号を第N比較信号として取得する。
第2ステップサイズに従って、調整信号20aの電圧値を一回調整した後、信号受信モジュール10にデータ信号10bを入力し、第1ステップサイズに従って、基準信号10aの電圧値を調整し、対応する比較信号10cを第N比較信号として取得し、ここで、Nは、3以上の自然数であり、Nの値は、調整信号20aの調整回数の増加に伴って増大する。つまり、第2ステップサイズに従って、調整信号20aの電圧値を一回調整するたびに、基準信号10aの電圧値を再走査する必要がある(データ信号10bの波形が固定であり、且つ持続的に入力されると仮定する)。
ここで、第2ステップサイズは、正の値であってもよく、負の値であってもよい。つまり、調整信号20aの電圧値は、降順で調整されてもよく、昇順で調整されてもよい。本願の実施例において、調整信号20aの電圧値は、昇順で調整される。このように、調整信号20aの電圧値が要求を満たす前に、第3MOSトランジスタM3の導通電流を、小さいものにし、第3MOSトランジスタM3が微調整の役割のみを果たすことを確保することができる。
また、調整信号20aの電圧値の調整は、調整信号20aの入力時刻とは無関係である。基準信号10aの電圧値を走査するプロセスにおいて、調整信号20aは、常に、基準信号10aの電圧値が中間値Tmid以下である場合に第3MOSトランジスタM3のゲート電極に入力される。具体的には、図1に示す受信機を例として、調整信号20aの電圧値が要求を満たさいと判断した後、演算増幅器211をオフにし、調整信号20aの出力を中止し、可変抵抗ユニットは、新たな調整コード20cに基づいて、第3MOSトランジスタM3のゲート電極を、他の抵抗の非接地側に接続するように制御し、新たな調整コード20cは、調整信号20aの、第2ステップサイズに従って調整された電圧値に対応する。第3MOSトランジスタM3の接続関係の調整を完了した後、基準信号10aの電圧値を再び走査し、且つ基準信号10aの電圧値が中間値Tmid以下である時、演算増幅器211をイネーブルする。この時、調整ユニット21は、新たな調整コード20cに基づいて、新たな調整信号20aを出力し、比較信号10cを取得する。
ステップS18において、第N比較信号の中の全ての有効信号に対応する基準信号の電圧値範囲を第N電圧値範囲として取得し、第N電圧値範囲の最小値を第N極小値として取得する。
本ステップは、ステップS16と類似しており、前のステップの電圧値調整が要求を満たすかどうかを検証するために用いられ、即ち、第1極小値TxV-1と第N極小値との差分値が所定の閾値以上であるかどうかを検証するために用いられる。
ステップS19において、第1極小値と第N極小値との差分値が所定の閾値以上であるかどうかを判断する。
所定の閾値以上であれば、第N比較信号に対応する調整信号20aの電圧値が要求を満たすことを示し、調整信号20aを現在の電圧値を記録し、検証を終了することができる。所定の閾値よりも小さい場合、ステップS17とステップ18を繰り返して実行し、即ち、第2ステップサイズに従って、調整信号20aの電圧値を繰り返して調整し、第N比較信号に対応する第N極小値と第1極小値TxV-1との差分値が所定の閾値以上になるまで継続する。
いくつかの実施例において、調整信号20aの電圧値を制御し、データ識別ウィンドウに最小の極小値を有させる。具体的には、調整信号20aの電圧値を調整した後、データ識別ウィンドウの極小値が1つ前の極小値以上であれば、1つ前の極小値がもう極限値になっており、更に引き下げることができないと見なす。それと同時に、理論的には、第2極小値TxV-2が第1極小値TxV-1よりも小さいが、検証の正確性を向上させるために、第2極小値TxV-2の実際の電圧値に対して検証を行う必要がある。従って、第2極小値TxV-2を取得した後、図4に示すように、以下のステップを更に実行する必要がある。
ステップS20において、第2極小値が第1極小値以上であるかどうかを判断する。
第2極小値TxV-2が第1極小値TxV-1以上であれば、調整信号20aの設定は、役割を果たさないことを示し、この場合、検証を中止し、原因を調べる。第2極小値TxV-2が第1極小値TxV-1よりも小さければ、調整信号20aの設定は、正常な役割を果たすことを示す。この時、第2極小値TxV-2がデータ識別ウィンドウの極小値の極限値であるかどうかを検出する必要がある。
ステップS21において、第2ステップサイズに従って、調整信号の電圧値を調整し、比較信号を第3比較信号として取得する。
ステップS22において、第3比較信号の中の全ての有効信号に対応する基準信号の電圧値範囲を取得し、電圧値範囲の最小値を第3極小値として取得する。
ステップS21とステップS22は、第3極小値を取得するために用いられる。第3極小値と第2極小値TxV-2との大小関係によって、第2極小値TxV-2が極小値の極限値であるかどうかを判断することができる。
ステップS23において、第3極小値が第2極小値TxV-2以上であるかどうかを判断する。
第3極小値が第2極小値TxV-2以上であれば、データ識別ウィンドウの極小値を更に引き下げることができなく、第2極小値TxV-2が既に極小値の極限値であると見なす。第3極小値が第2極小値TxV-2よりも小さければ、データ識別ウィンドウの極小値が更に引き下げることができることを示し、この時、第2ステップサイズに従って、調整信号20aの電圧値を再び調整し、第N比較信号に対応する第N極小値が第N-1極小値以上になるまで継続する必要があり、ここで、Nは、4以上の自然数である。
具体的なステップは、以下のとおりである。ステップS24において、第2ステップサイズに従って、調整信号の電圧値を再び調整し、比較信号を第N比較信号として取得する。ステップS25において、N比較信号の中の全ての有効信号に対応する基準信号の電圧値範囲を取得し、電圧値範囲の最小値を第N極小値として取得する。S26において、第N極小値が第N-1極小値以上であるかどうかを判断し、第N極小値が第N-1極小値以上であれば、第N-1極小値が既に極小値の極限値であることを示し、この時、調整信号20aの電圧値を記録し、検証を終了し、第N極小値が第N-1極小値よりも小さければ、データ識別ウィンドウの極小値が更に引き下げることが可能であることを示し、この時、ステップS24からステップS26を繰り返して実行し、第N極小値が第N-1極小値以上になるまで継続し、この時、第N-1極小値がデータ識別ウィンドウの極限極小値であると見なす。
本実施例は、検証方法を提供する。この方法は、調整信号の設定でデータ識別ウィンドウに及ぼす影響を検証し、換言すれば、調整信号の設定により、データ識別ウィンドウの電圧値範囲が拡張できたかどうかを検証し、データ識別ウィンドウの電圧値範囲要求を満たす調整信号の電圧値を決定し、受信機が大きいデータ識別ウィンドウを有することを確保する。
当業者であれば、上記の各実施形態は本願を実現する具体的な実施例であり、実際の応用においては、本開示の精神と範囲から逸脱することなく、形式と詳細の点において、様々な変更を行うことができることを理解することができる。いかなる当業者も、本願の精神と範囲を逸脱しない限り、それぞれの変更と修正を行うことができるため、本願の保護範囲は請求項に規定された範囲に準拠すべきである。
本願の実施例において、受信機は、第1MOSトランジスタと第2MOSトランジスタとを含む信号受信モジュールであって、前記第1MOSトランジスタのゲート電極は、基準信号を受信するためのものであり、前記第2MOSトランジスタのゲート電極は、データ信号を受信し、比較信号を出力するためのものであり、前記比較信号は、前記基準信号の電圧値と前記データ信号の電圧値との大小関係を表すためのものである、信号受信モジュールと、第3MOSトランジスタを含む調整モジュールであって、前記第3MOSトランジスタのソース電極は、前記第1MOSトランジスタのソース電極に接続され、前記第3MOSトランジスタのドレイン電極は、前記第1MOSトランジスタのドレイン電極に接続され、前記第3MOSトランジスタのゲート電極は、調整信号を受信するためのものである、調整モジュールと、を備える。本願の実施例は、データ信号の有効識別ウィンドウの範囲の拡大に有利である。

Claims (16)

  1. 受信機であって、
    第1MOSトランジスタと第2MOSトランジスタとを含む信号受信モジュールであって、前記第1MOSトランジスタのゲート電極は、基準信号を受信するためのものであり、前記第2MOSトランジスタのゲート電極は、データ信号を受信し、比較信号を出力するためのものであり、前記比較信号は、前記基準信号の電圧値と前記データ信号の電圧値との大小関係を表すためのものである、信号受信モジュールと、
    第3MOSトランジスタを含む調整モジュールであって、前記第3MOSトランジスタのソース電極は、前記第1MOSトランジスタのソース電極に接続され、前記第3MOSトランジスタのドレイン電極は、前記第1MOSトランジスタのドレイン電極に接続され、前記第3MOSトランジスタのゲート電極は、調整信号を受信するためのものである、調整モジュールと、を備える、受信機。
  2. 前記第1MOSトランジスタのアスペクト比と前記第3MOSトランジスタのアスペクト比との比値は、4よりも大きいことを特徴とする
    請求項1に記載の受信機。
  3. 前記調整モジュールは、
    外部信号と調整コードを受信し、前記調整信号を出力するように構成される調整ユニットを更に含み、前記外部信号は、前記調整信号を生成するためのものであり、各前記調整コードは、前記調整信号の1つの電圧値に対応することを特徴とする
    請求項1に記載の受信機。
  4. 前記調整ユニットは、演算増幅器、複数の直列抵抗、及び可変抵抗ユニットを含み、
    前記演算増幅器は、正相入力端と、逆相入力端と、出力端とを有し、前記正相入力端は、前記外部信号を受信するためのものであり、前記逆相入力端と前記出力端との間に第1数量の抵抗が直列接続され、前記逆相入力端と接地端との間に第2数量の抵抗が直列接続され、
    前記可変抵抗ユニットは、前記調整コードを受信し、前記調整コードに基づいて、前記第3MOSトランジスタのゲート電極を、前記第1数量の抵抗と前記第2数量の抵抗のうちの1つの抵抗の非接地側に接続するように制御するように構成されることを特徴とする
    請求項3に記載の受信機。
  5. 前記外部信号は、前記基準信号であることを特徴とする
    請求項3に記載の受信機。
  6. 前記受信機は、
    前記調整ユニットのイネーブル端に接続され、第1コードと第2コードを受信し、イネーブル信号を出力するように構成される制御モジュールを更に含み、各前記第1コードは、前記基準信号の1つの電圧値に対応し、前記第2コードは、1つの所定電圧に対応し、前記イネーブル信号は、前記調整ユニットをオフにするか又はイネーブルするためのものであり、前記制御モジュールがイネーブル状態にあり、且つ前記第1コードに対応する電圧値が前記所定電圧よりも小さい場合、前記イネーブル信号は、前記調整ユニットをイネーブルすることを特徴とする
    請求項3に記載の受信機。
  7. 前記制御モジュールは更に、スイッチ信号を受信するように構成され、前記スイッチ信号は、前記制御モジュールをオフにするか又はイネーブルするためのものであることを特徴とする
    請求項6に記載の受信機。
  8. 前記第3MOSトランジスタのゲート電極に接続され、前記イネーブル信号を受信するように構成される補助ユニットを更に備え、前記イネーブル信号が第1レベルであれば、前記イネーブル信号は、前記調整ユニットをイネーブルし、前記第3MOSトランジスタを導通し、前記イネーブル信号が第2レベルであれば、前記イネーブル信号は、前記調整ユニットをオフにし、前記第3MOSトランジスタを遮断することを特徴とする
    請求項6に記載の受信機。
  9. 前記第1MOSトランジスタ、前記第2MOSトランジスタ及び前記第3MOSトランジスタは、NMOSトランジスタであり、前記第1レベルは、低レベルであり、前記第2レベルは、高レベルであり、前記補助ユニットは、第4MOSトランジスタを含み、前記第4MOSトランジスタは、NMOSトランジスタであり、前記第4MOSトランジスタのゲート電極は、前記イネーブル信号を受信するためのものであり、ドレイン電極は、前記第3MOSトランジスタのゲート電極に接続され、前記ソース電極は、接地することを特徴とする
    請求項8に記載の受信機。
  10. 前記受信機は、
    前記第1コードを受信し、前記第1コードに基づいて、対応する電圧値を有する基準信号を生成するように構成される基準信号生成器を更に備えることを特徴とする
    請求項6に記載の受信機。
  11. 前記信号受信モジュールは、信号増幅ユニットとデータ比較ユニットとを含み、
    前記信号増幅ユニットは、前記第1MOSトランジスタと前記第2MOSトランジスタとを含み、且つ第1出力端と第2出力端とを有し、前記第1出力端は、基準増幅信号を出力するためのものであり、前記第2出力端は、データ増幅信号を出力するためのものであり、前記基準増幅信号と前記データ増幅信号の電圧値の差分値の絶対値は、前記基準信号と前記データ信号の電圧値の差分値の絶対値よりも大きく、
    前記データ比較ユニットの第1入力端は、前記基準増幅信号を受信するためのものであり、前記データ比較ユニットの第2入力端は、前記データ増幅信号を受信するためのものであり、前記データ比較ユニットの出力端は、前記比較信号を出力するためのものであることを特徴とする
    請求項1に記載の受信機。
  12. 前記第1MOSトランジスタと前記第2MOSトランジスタのタイプとサイズは、同じであり、前記第1MOSトランジスタのドレイン電極は、第1負荷に接続するためのものであり、前記第2MOSトランジスタのドレイン電極は、第2負荷に接続するためのものであり、前記第1MOSトランジスタのソース電極と前記第2MOSトランジスタのソース電極は、同一の電流源に接続されることを特徴とする
    請求項10に記載の受信機。
  13. メモリであって、請求項1から12のいずれか1項に記載の受信機を備える、メモリ。
  14. 検証方法であって、
    請求項1から12のいずれか1項に記載の受信機を提供することと、
    第3MOSトランジスタを、遮断するように制御することと、
    信号受信モジュールにデータ信号を入力し、第1ステップサイズに従って、基準信号の電圧値を調整することによって、複数の比較信号を第1比較信号として取得し、前記比較信号で表される大小関係と、前記データ信号と前記基準信号との大小関係と、が同じである場合、前記比較信号を有効信号とすることと、
    前記第1比較信号の中の全ての前記有効信号に対応する前記基準信号の電圧値範囲を第1電圧値範囲として取得し、前記第1電圧値範囲の中間値と極小値を取得し、前記極小値を第1極小値とすることと、
    前記信号受信モジュールに前記データ信号を入力し、前記第1ステップサイズに従って前記基準信号の電圧値を調整し、且つ前記基準信号の電圧値が前記中間値以下である場合、調整信号を入力して前記第3MOSトランジスタを導通することによって、複数の比較信号を第2比較信号として取得することと、
    前記第2比較信号の中の全ての前記有効信号に対応する前記基準信号の電圧値範囲を第2電圧値範囲として取得し、前記第2電圧値範囲の最小値を第2極小値として取得することと、を含む、検証方法。
  15. 前記第2極小値と前記第1極小値との差分値が所定の閾値よりも小さい場合、第2ステップサイズに従って前記調整信号の電圧値を調整し、第N比較信号に対応する第N極小値と前記第1極小値との差分値が所定の閾値以上になるまで継続し、Nは、3以上の自然数であることを特徴とする
    請求項14に記載の検証方法。
  16. 前記第2極小値を取得した後、第2ステップサイズに従って前記調整信号の電圧値を調整することによって、前記比較信号を第3比較信号として取得し、
    前記第3比較信号の中の全ての前記有効信号に対応する前記基準信号の電圧値範囲を第3電圧値範囲として取得し、前記第3電圧値範囲の最小値を第3極小値として取得し、前記第3極小値が前記第2極小値以上である場合、前記調整信号の電圧値を記録して検証を終了し、前記第3極小値が前記第2極小値よりも小さい場合、前記第2ステップサイズに従って前記調整信号の電圧値を再び調整し、第N比較信号に対応する第N極小値が前記第N-1極小値以上になるまで継続し、Nは、4以上の自然数であることを特徴とする
    請求項14に記載の検証方法。
JP2022546135A 2021-07-16 2021-09-24 受信機、メモリ及び検証方法 Active JP7366277B2 (ja)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
CN202110808712.6A CN115617584A (zh) 2021-07-16 2021-07-16 接收器、存储器及测试方法
CN202110808712.6 2021-07-16
PCT/CN2021/120314 WO2023284119A1 (zh) 2021-07-16 2021-09-24 接收器、存储器及测试方法

Publications (2)

Publication Number Publication Date
JP2023537544A JP2023537544A (ja) 2023-09-04
JP7366277B2 true JP7366277B2 (ja) 2023-10-20

Family

ID=84890561

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2022546135A Active JP7366277B2 (ja) 2021-07-16 2021-09-24 受信機、メモリ及び検証方法

Country Status (4)

Country Link
US (1) US12021525B2 (ja)
EP (1) EP4148580A4 (ja)
JP (1) JP7366277B2 (ja)
KR (1) KR20230013186A (ja)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN115378412A (zh) * 2021-05-20 2022-11-22 长鑫存储技术有限公司 比较电路及存储器

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6414496B1 (en) 2000-06-16 2002-07-02 Analog Devices, Inc. Comparator structures and methods for automatic test equipment
JP2003152523A (ja) 2001-08-31 2003-05-23 Matsushita Electric Ind Co Ltd ドライバ回路
JP2005528009A (ja) 2002-02-13 2005-09-15 マイクロン・テクノロジー・インコーポレーテッド データ受信器の適応調整方法及び装置
JP2007267367A (ja) 2006-01-30 2007-10-11 Qimonda Ag データ受信用集積回路
JP2017529791A (ja) 2014-09-15 2017-10-05 クゥアルコム・インコーポレイテッドQualcomm Incorporated 高速dc結合通信のための共通ゲート増幅器

Family Cites Families (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7298130B2 (en) * 2001-05-17 2007-11-20 Matsushita Electric Industrial Co., Ltd. Signal detector
JP2008017300A (ja) * 2006-07-07 2008-01-24 Nec Electronics Corp 半導体集積回路装置および入力回路
CN101312344B (zh) 2007-05-24 2010-05-19 武汉芯动科技有限公司 积分数据接收方法及接收器
TW201217934A (en) * 2010-10-29 2012-05-01 Nat Univ Chung Cheng Programmable low dropout linear regulator
JP6619668B2 (ja) 2016-02-22 2019-12-11 アズビル株式会社 比較器およびデルタシグマ変調回路
CN106026979B (zh) 2016-07-06 2019-01-15 西安紫光国芯半导体有限公司 一种自适应占空比检测调整接收器及其控制方法
CN205811971U (zh) * 2016-07-06 2016-12-14 西安紫光国芯半导体有限公司 一种自适应占空比检测调整接收器
CN205945656U (zh) 2016-08-30 2017-02-08 厦门安斯通微电子技术有限公司 一种失调自校正运放电路
US10075141B1 (en) * 2017-03-08 2018-09-11 Inphi Corporation Continuous time linear equalizer with two adaptive zero frequency locations
EP3751733B1 (en) * 2018-05-11 2024-06-19 Huawei Technologies Co., Ltd. Amplifier, amplifying circuit and phase shifter
US10411707B1 (en) * 2018-07-31 2019-09-10 Micron Technology, Inc. Systems and methods for improving signal margin for input buffer circuits
US10902892B2 (en) * 2019-03-18 2021-01-26 Micron Technology, Inc. Input buffer circuit having differential amplifier
CN112863561B (zh) * 2019-11-28 2024-05-03 长鑫存储技术有限公司 灵敏放大器及其控制方法
US20220247362A1 (en) * 2021-02-02 2022-08-04 Macronix International Co., Ltd. High-speed, low distortion receiver circuit
US11705167B2 (en) * 2021-03-31 2023-07-18 Changxin Memory Technologies, Inc. Memory circuit, method and device for controlling pre-charging of memory
US11791804B2 (en) * 2022-03-11 2023-10-17 Changxin Memory Technologies, Inc. Circuit for generating bias signal and clock input circuit

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6414496B1 (en) 2000-06-16 2002-07-02 Analog Devices, Inc. Comparator structures and methods for automatic test equipment
JP2003152523A (ja) 2001-08-31 2003-05-23 Matsushita Electric Ind Co Ltd ドライバ回路
JP2005528009A (ja) 2002-02-13 2005-09-15 マイクロン・テクノロジー・インコーポレーテッド データ受信器の適応調整方法及び装置
JP2007267367A (ja) 2006-01-30 2007-10-11 Qimonda Ag データ受信用集積回路
JP2017529791A (ja) 2014-09-15 2017-10-05 クゥアルコム・インコーポレイテッドQualcomm Incorporated 高速dc結合通信のための共通ゲート増幅器

Also Published As

Publication number Publication date
US12021525B2 (en) 2024-06-25
US20230019429A1 (en) 2023-01-19
KR20230013186A (ko) 2023-01-26
JP2023537544A (ja) 2023-09-04
EP4148580A1 (en) 2023-03-15
EP4148580A4 (en) 2023-05-31

Similar Documents

Publication Publication Date Title
KR100668498B1 (ko) 반도체 메모리의 데이터 출력장치 및 방법
KR101435238B1 (ko) 볼티지 레귤레이터
KR101618612B1 (ko) 전압 조정기
US7019585B1 (en) Method and circuit for adjusting a reference voltage signal
US8633681B2 (en) Voltage regulator and voltage regulation method
JP2006340340A (ja) 低電圧差動信号受信器及びこれを具備する低電圧差動信号インタフェースシステム
JP7366277B2 (ja) 受信機、メモリ及び検証方法
US7532063B2 (en) Apparatus for generating reference voltage in semiconductor memory apparatus
EP1496518A1 (en) Storage device using resistance varying storage element and reference resistance value decision method for the device
KR101047062B1 (ko) 임피던스 조정 회로 및 이를 이용한 반도체 장치
US20150109057A1 (en) Resistive ladder
KR20120079739A (ko) 반도체 메모리 장치
US10186969B2 (en) Semiconductor device
KR20030014289A (ko) 구동 세기를 보상하는 버퍼
US20180096657A1 (en) Grayscale voltage calibration device, system, method and display device
US7088152B2 (en) Data driving circuit and semiconductor memory device having the same
TW202305391A (zh) 接收器、存儲器及測試方法
JP2001014875A (ja) 不揮発性メモリセル読出し方法及び不揮発性メモリセル用センス増幅器
JP7170935B2 (ja) 電源装置及び電子機器
KR100897304B1 (ko) 반도체 메모리 장치의 전압 레벨 비교 회로 및 이를 이용한전압 조정 회로
US9824728B2 (en) Method for performing memory interface calibration in an electronic device, and associated apparatus and associated memory controller
US8947133B2 (en) Systems and methods for multi-level termination calibration for voltage mode drivers
KR20220039170A (ko) 전압 생성 회로, 전압 생성 회로를 포함하는 반도체 장치 및 전압 오차 보정 시스템
US7183806B2 (en) Output circuit
US20240233805A1 (en) Reference potential generating circuit and control method thereof

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20220728

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20230912

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20231010

R150 Certificate of patent or registration of utility model

Ref document number: 7366277

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150