JP7366101B2 - 誤り測定装置および誤り測定方法 - Google Patents
誤り測定装置および誤り測定方法 Download PDFInfo
- Publication number
- JP7366101B2 JP7366101B2 JP2021169649A JP2021169649A JP7366101B2 JP 7366101 B2 JP7366101 B2 JP 7366101B2 JP 2021169649 A JP2021169649 A JP 2021169649A JP 2021169649 A JP2021169649 A JP 2021169649A JP 7366101 B2 JP7366101 B2 JP 7366101B2
- Authority
- JP
- Japan
- Prior art keywords
- pattern
- transmission time
- skp
- error
- under test
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Images
Description
前記通信規格から決まるエンコード規則とビットレート、前記シーケンスパターンにおける対象ステートのベースパターンの長さ、繰り返し回数に基づいて前記ベースパターンの送信時間を計算する第1の演算手段6a1と、
前記第1の演算手段にて計算した前記ベースパターンの送信時間を表示制御する表示制御手段6bと、を備えたことを特徴とする。
前記ベースパターンに挿入される挿入パターンの挿入パターン長、挿入頻度に基づいて前記挿入パターンの送信時間の期待値を計算する第2の演算手段6a2を備え、
前記表示制御手段6bは、前記第2の演算手段にて計算した前記挿入パターンの送信時間の期待値と前記ベースパターンの送信時間とを合算して表示制御することを特徴とする。
前記通信規格がハイスピードシリアルバス規格であり、
前記挿入パターンがSKP OS(Skip Ordered Set)とEIEOS(Electrical Idle Exit Ordered Set)の少なくとも一方を含むことを特徴とする。
前記通信規格から決まるエンコード規則とビットレート、前記シーケンスパターンにおける対象ステートのベースパターンの長さ、繰り返し回数に基づいて前記ベースパターンの送信時間を誤り測定装置1が具備する第1の演算手段6a1にて計算するステップと、
前記第1の演算手段にて計算した前記ベースパターンの送信時間を表示制御するステップと、を含むことを特徴とする。
前記ベースパターンに挿入される挿入パターンの挿入パターン長、挿入頻度に基づいて前記挿入パターンの送信時間の期待値を前記誤り測定装置1が具備する第2の演算手段6a2にて計算するステップと、
前記第2の演算手段にて計算した前記挿入パターンの送信時間の期待値と前記ベースパターンの送信時間とを合算して表示制御するステップと、を含むことを特徴とする。
前記通信規格がハイスピードシリアルバス規格であり、
前記挿入パターンがSKP OS(Skip Ordered Set)とEIEOS(Electrical Idle Exit Ordered Set)の少なくとも一方を含むことを特徴とする。
計算対象のステートのシーケンスパターンにおけるベースパターンの送信時間を計算する場合には、まずユーザが選択した通信規格から計算対象となるステートのビットレートを取得する(ST21)。例えば図2のパターン設定画面11において、「Block No.」:#28のシーケンスパターンにおけるベースパターンの送信時間を計算する場合は、斜線で示す「Specification」の入力ボックス11aのプルダウンメニューから「PCIe4」が通信規格として選択されると、「Block No.」:#28の斜線で示す「Bitrate」11bから16Gbpsをビットレートとして取得する。また、図3のパターン設定画面11において、「Block No.」:#8のシーケンスパターンにおけるベースパターンの送信時間を計算する場合には、斜線で示す「Specification」の入力ボックス11aのプルダウンメニューから「USB3.1 Gen2」が通信規格として選択されると、10Gbpsをビットレートとして取得する。
SKP OSの送信時間の期待値を計算する場合には、まずユーザ設定のSKP設定(SKP OSの挿入:ON/OFF、挿入パターン長、挿入頻度、SKP OS Symbol×2)を取得する(ST21)。例えば選択規格がPCIe4の場合、図2のパターン設定画面11の「SKP Insertion」11fからSKP OSの挿入:ONを取得し、図4(a)のSKP OS設定画面12の「Symbol Length」12a、「Interval」12b、「Symbol Length×2」12cから挿入パターン長:16、挿入頻度::375、SKP OS Symbol×2:OFFを取得する。また、選択規格がUSB3.1 Gen2の場合、図3のパターン設定画面11の「SKP Insertion」11fからSKP OSの挿入:ONを取得し、図4(b)のSKP OS設定画面12の「Symbol Length」12a、「Interval」12b、「Symbol Length×2」12cから挿入パターン長:16、挿入頻度:40、SKP OS Symbol×2:OFFを取得する。
EIEOSの送信時間の期待値を計算する場合には、まずユーザ設定のEIEOS設定(EIEOS挿入のON/OFF、挿入頻度)を取得する(ST31)。例えば選択規格がPCIe4の場合、図2のパターン設定画面11の「EIEOSQ Insertion」11g、「EIEOSQ Interval[Pattern repeats]」11hからEIEOS挿入:ON、挿入頻度:32をEIEOS設定として取得する。また、選択規格がUSB3.1 Gen2の場合、図3のパターン設定画面11の「EIEOSQ Insertion」11g、「EIEOSQ Interval[Pattern repeats]」11hからEIEOS挿入:ON、挿入頻度:16384をEIEOS設定として取得する。
2 設定操作部
3 記憶部
4 測定部
4a パターン発生部
4b エラー検出部
5 表示部
6 制御部
6a 送信時間演算手段
6a1 第1の演算手段
6a2 第2の演算手段
6b 表示制御手段
11 パターン設定画面
12 SKP OS設定画面
W 被測定物
Claims (6)
- 予め選択した通信規格に基づく被測定物(W)との間のシーケンスパターンのハンドシェイクにより前記被測定物を信号折り返しのステートに遷移させた状態で既知パターンのテスト信号を前記被測定物に送信し、前記テスト信号の送信に伴って前記被測定物から折り返して受信する入力データの誤りを測定する誤り測定装置(1)であって、
前記通信規格から決まるエンコード規則とビットレート、前記シーケンスパターンにおける対象ステートのベースパターンの長さ、繰り返し回数に基づいて前記ベースパターンの送信時間を計算する第1の演算手段(6a1)と、
前記第1の演算手段にて計算した前記ベースパターンの送信時間を表示制御する表示制御手段(6b)と、を備えたことを特徴とする誤り測定装置。 - 前記ベースパターンに挿入される挿入パターンの挿入パターン長、挿入頻度に基づいて前記挿入パターンの送信時間の期待値を計算する第2の演算手段(6a2)を備え、
前記表示制御手段(6b)は、前記第2の演算手段にて計算した前記挿入パターンの送信時間の期待値と前記ベースパターンの送信時間とを合算して表示制御することを特徴とする請求項1記載の誤り測定装置。 - 前記通信規格がハイスピードシリアルバス規格であり、
前記挿入パターンがSKP OS(Skip Ordered Set)とEIEOS(Electrical Idle Exit Ordered Set)の少なくとも一方を含むことを特徴とする請求項2記載の誤り測定装置。 - 予め選択した通信規格に基づく被測定物(W)との間のシーケンスパターンのハンドシェイクにより前記被測定物を信号折り返しのステートに遷移させた状態で既知パターンのテスト信号を前記被測定物に送信し、前記テスト信号の送信に伴って前記被測定物から折り返して受信する入力データの誤りを測定する誤り測定方法であって、
前記通信規格から決まるエンコード規則とビットレート、前記シーケンスパターンにおける対象ステートのベースパターンの長さ、繰り返し回数に基づいて前記ベースパターンの送信時間を誤り測定装置(1)が具備する第1の演算手段(6a1)にて計算するステップと、
前記第1の演算手段にて計算した前記ベースパターンの送信時間を表示制御するステップと、を含むことを特徴とする誤り測定方法。 - 前記ベースパターンに挿入される挿入パターンの挿入パターン長、挿入頻度に基づいて前記挿入パターンの送信時間の期待値を前記誤り測定装置(1)が具備する第2の演算手段(6a2)にて計算するステップと、
前記第2の演算手段にて計算した前記挿入パターンの送信時間の期待値と前記ベースパターンの送信時間とを合算して表示制御するステップと、を含むことを特徴とする請求項4記載の誤り測定方法。 - 前記通信規格がハイスピードシリアルバス規格であり、
前記挿入パターンがSKP OS(Skip Ordered Set)とEIEOS(Electrical Idle Exit Ordered Set)の少なくとも一方を含むことを特徴とする請求項5記載の誤り測定方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2021169649A JP7366101B2 (ja) | 2021-10-15 | 2021-10-15 | 誤り測定装置および誤り測定方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2021169649A JP7366101B2 (ja) | 2021-10-15 | 2021-10-15 | 誤り測定装置および誤り測定方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2023059562A JP2023059562A (ja) | 2023-04-27 |
JP7366101B2 true JP7366101B2 (ja) | 2023-10-20 |
Family
ID=86096858
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2021169649A Active JP7366101B2 (ja) | 2021-10-15 | 2021-10-15 | 誤り測定装置および誤り測定方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP7366101B2 (ja) |
Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2012119810A (ja) | 2010-11-30 | 2012-06-21 | Fujitsu Ltd | 基地局装置、通信方法、および、通信システム |
JP2020127116A (ja) | 2019-02-04 | 2020-08-20 | アンリツ株式会社 | 誤り率測定装置および誤り率測定方法 |
JP2021158414A (ja) | 2020-03-25 | 2021-10-07 | アンリツ株式会社 | パターン同期回路、それを用いた誤り率測定装置、及びパターン同期方法 |
-
2021
- 2021-10-15 JP JP2021169649A patent/JP7366101B2/ja active Active
Patent Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2012119810A (ja) | 2010-11-30 | 2012-06-21 | Fujitsu Ltd | 基地局装置、通信方法、および、通信システム |
JP2020127116A (ja) | 2019-02-04 | 2020-08-20 | アンリツ株式会社 | 誤り率測定装置および誤り率測定方法 |
JP2021158414A (ja) | 2020-03-25 | 2021-10-07 | アンリツ株式会社 | パターン同期回路、それを用いた誤り率測定装置、及びパターン同期方法 |
Also Published As
Publication number | Publication date |
---|---|
JP2023059562A (ja) | 2023-04-27 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US11946970B2 (en) | Systems, methods and devices for high-speed input/output margin testing | |
TWI809570B (zh) | 用於高速輸入/輸出裕度測試的系統、方法和裝置 | |
EP1588571B1 (en) | Method and apparatus for evaluating and optimizing a signaling system | |
EP1815262B1 (en) | System and method for on-chip jitter injection | |
US7656181B2 (en) | Apparatus and method for testing circuit characteristics by using eye mask | |
US7996168B2 (en) | Method and apparatus for time vernier calibration | |
US11940483B2 (en) | Systems, methods and devices for high-speed input/output margin testing | |
KR19990045518A (ko) | 파형 취득 동작 모드를 지니는 자동 회로 테스터 | |
JP7366101B2 (ja) | 誤り測定装置および誤り測定方法 | |
JP7122426B1 (ja) | スペクトラム拡散クロック発生器及びスペクトラム拡散クロック発生方法、パルスパターン発生装置及びパルスパターン発生方法、並びに、誤り率測定装置及び誤り率測定方法 | |
JP2023057371A (ja) | 誤り検出装置および誤り検出方法 | |
CN115967658A (zh) | 一种ccix信号测试方法、装置及其介质 | |
JP7193508B2 (ja) | 誤り率測定装置、及び誤り率測定方法 | |
US11283481B2 (en) | Spread spectrum clock generator and spread spectrum clock generation method, pulse pattern generator and pulse pattern generation method, and error rate measuring device and error rate measuring method | |
TW202225714A (zh) | 用於高速輸入/輸出餘裕測試的系統、方法和裝置 | |
JP7399146B2 (ja) | 誤り検出装置および誤り検出方法 | |
JP7162645B2 (ja) | 誤り率測定装置およびパラメータ取得方法 | |
JP7058308B2 (ja) | 誤り率測定装置、及び誤り率測定方法 | |
JP2020127116A (ja) | 誤り率測定装置および誤り率測定方法 | |
McKeone et al. | Time domain reflectometer measurements on MIPI D-PHY protocol for signal integrity analysis | |
KR20230101533A (ko) | 반도체 디바이스 및 이를 테스트하는 방법 | |
JPH01309435A (ja) | 回線シミュレータ | |
KR19990015104A (ko) | 마이컴 개발 모니터링 툴 장치 및 방법 | |
JPH08179013A (ja) | Lsiテスタ | |
JPH09288148A (ja) | リニアリティ・チェック回路 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20220816 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20230831 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20230926 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20231010 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 7366101 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |