JPH08179013A - Ｌｓｉテスタ - Google Patents
ＬｓｉテスタInfo
- Publication number
- JPH08179013A JPH08179013A JP6337294A JP33729494A JPH08179013A JP H08179013 A JPH08179013 A JP H08179013A JP 6337294 A JP6337294 A JP 6337294A JP 33729494 A JP33729494 A JP 33729494A JP H08179013 A JPH08179013 A JP H08179013A
- Authority
- JP
- Japan
- Prior art keywords
- timing
- signal
- test
- generator
- timing signal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
Landscapes
- Tests Of Electronic Circuits (AREA)
- Test And Diagnosis Of Digital Computers (AREA)
Abstract
(57)【要約】
【目的】 ＬＳＩテスタの動作基準となるタイミング信
号のジッタをフォローアップし、動作テストの精度を高
める技術を提供する。 【構成】 テスト動作にてテストタイミング信号ＴＴ及
びストローブ信号ＴＳを出力するタイミング発生器１０
と、ストローブ信号ＴＳによってサンプリングされる所
定のパルスＰＬを出力するパルス発生器１７と、上記パ
ルスＰＬを上記スレーブ信号ＴＳを用いてサンプリング
する比較器１３とを備えたＬＳＩテスタは、比較結果か
ら上記ストローブ信号ＴＳのジッタ検出及び誤差補正を
行う。
号のジッタをフォローアップし、動作テストの精度を高
める技術を提供する。 【構成】 テスト動作にてテストタイミング信号ＴＴ及
びストローブ信号ＴＳを出力するタイミング発生器１０
と、ストローブ信号ＴＳによってサンプリングされる所
定のパルスＰＬを出力するパルス発生器１７と、上記パ
ルスＰＬを上記スレーブ信号ＴＳを用いてサンプリング
する比較器１３とを備えたＬＳＩテスタは、比較結果か
ら上記ストローブ信号ＴＳのジッタ検出及び誤差補正を
行う。
Description
【０００１】
【産業上の利用分野】本発明は、ＬＳＩテスタに関し、
詳しくはテスト周期を指示するタイミング信号が形成さ
れるタイミング発生器と当該タイミング信号の伝送路と
に存在する固有なジッタを評価し、テスト動作で用いる
タイミング信号を調整する技術に関する。
詳しくはテスト周期を指示するタイミング信号が形成さ
れるタイミング発生器と当該タイミング信号の伝送路と
に存在する固有なジッタを評価し、テスト動作で用いる
タイミング信号を調整する技術に関する。
【０００２】
【従来の技術】従来、多ピン型ＬＳＩにおけるテストは
次のようにして行われる。先ず、ある単一条件における
ピン間のスキュー特性（ばらつき特性）を事前に測定し
ておく。次いで、その結果をテスト実行時に読出し、Ｌ
ＳＩテスタのタイミングスキュー調整部で信号駆動系や
信号検出系を調整することによりピン間スキューを小さ
くする。その状態で、テスト信号をＬＳＩに供給して、
当該ＬＳＩから出力される信号を検出する。また、ＬＳ
Ｉテスタを用いて被測定素子から出力される信号の周波
数測定を行う場合は、ＬＳＩテスタ外部に周波数カウン
タを設けて測定を行ったり、ＬＳＩテスタ内部のタイミ
ング信号を用いて被測定信号をサンプリングし所定の演
算を行っていた。上記サンプリングによる周波数測定技
術の一例は、特開平５−１０９９０号公報にある。
次のようにして行われる。先ず、ある単一条件における
ピン間のスキュー特性（ばらつき特性）を事前に測定し
ておく。次いで、その結果をテスト実行時に読出し、Ｌ
ＳＩテスタのタイミングスキュー調整部で信号駆動系や
信号検出系を調整することによりピン間スキューを小さ
くする。その状態で、テスト信号をＬＳＩに供給して、
当該ＬＳＩから出力される信号を検出する。また、ＬＳ
Ｉテスタを用いて被測定素子から出力される信号の周波
数測定を行う場合は、ＬＳＩテスタ外部に周波数カウン
タを設けて測定を行ったり、ＬＳＩテスタ内部のタイミ
ング信号を用いて被測定信号をサンプリングし所定の演
算を行っていた。上記サンプリングによる周波数測定技
術の一例は、特開平５−１０９９０号公報にある。
【０００３】
【発明が解決しようとする課題】しかし、集積度が高
く、多数のピンを有すると共に、高速動作可能なＬＳＩ
の場合には、高精度測定を行うために信号駆動系に要求
される信号波形整形、タイミング、テストサイクル等の
条件が多種にわたるため、従来の単一条件のスキュー特
性だけでは、そのようなＬＳＩを精度良くテストするの
が困難になる。そこで、本発明者らはテストの動作基準
となるテストパターン送出の際に用いられるタイミング
信号の伝送路等及びＬＳＩテスタに生じる固有のジッタ
を調整すべき技術の必要性を見出した。
く、多数のピンを有すると共に、高速動作可能なＬＳＩ
の場合には、高精度測定を行うために信号駆動系に要求
される信号波形整形、タイミング、テストサイクル等の
条件が多種にわたるため、従来の単一条件のスキュー特
性だけでは、そのようなＬＳＩを精度良くテストするの
が困難になる。そこで、本発明者らはテストの動作基準
となるテストパターン送出の際に用いられるタイミング
信号の伝送路等及びＬＳＩテスタに生じる固有のジッタ
を調整すべき技術の必要性を見出した。
【０００４】本発明の目的は、ＬＳＩテスタの動作基準
となるタイミング信号のジッタを検出し、タイミング信
号を調整することにある。
となるタイミング信号のジッタを検出し、タイミング信
号を調整することにある。
【０００５】本発明の前記並びにその他の目的と新規な
特徴は本明細書の記述及び添付図面から明らかになるで
あろう。
特徴は本明細書の記述及び添付図面から明らかになるで
あろう。
【０００６】
【課題を解決するための手段】本願において開示される
発明のうち代表的なものの概要を簡単に説明すれば下記
の通りである。
発明のうち代表的なものの概要を簡単に説明すれば下記
の通りである。
【０００７】すなわち、クロック発生器から供給される
信号に基づいて第１のタイミング信号とそれに対して位
相差を持って出力される第２のタイミング信号を形成
し、必要に応じてタイミング信号相互のタイミング誤差
を調整するタイミング発生器と、上記タイミングをテス
トパターン出力前に調整するためのパルスを出力するパ
ルス発生器と、テストパターン及びその期待値を出力す
るテストパターン発生器と、上記テストパターンを入力
とし、上記第１のタイミング信号に同期させ送信フォー
マット形式で出力するフォーマッタと、被測定素子のピ
ンに接続され、被測定素子のピンに接続され、上記送信
フォーマット形式化されたテストパターンを波形整形し
て被測定素子へ出力する出力部と、被測定素子から該テ
ストパターン又は上記パルスを入力し２値化して出力す
る入力部を有するピンエレクトロニクスと、上記ピンエ
レクトロニクスの入力部と被測定素子のピン又は上記パ
ルス発生器との接続を行うスイッチと、上記入力部から
出力される信号と期待値とを上記第２のタイミングを用
いてサンプリングして比較を行う比較器と、上記比較器
で比較された結果を格納するメモリと、メモリに格納さ
れた比較結果から、テスト動作の判定及び上記タイミン
グ信号相互の位相の誤差を検出し上記フォーマッタに出
力する計算機と、を備えてＬＳＩテスタを構成する。ま
た、上記ピンエレクトロニクスは、被測定素子のピン単
位に設けることもできる。さらに、上記比較結果を所望
の形式で表示する表示部を設けることもできる。
信号に基づいて第１のタイミング信号とそれに対して位
相差を持って出力される第２のタイミング信号を形成
し、必要に応じてタイミング信号相互のタイミング誤差
を調整するタイミング発生器と、上記タイミングをテス
トパターン出力前に調整するためのパルスを出力するパ
ルス発生器と、テストパターン及びその期待値を出力す
るテストパターン発生器と、上記テストパターンを入力
とし、上記第１のタイミング信号に同期させ送信フォー
マット形式で出力するフォーマッタと、被測定素子のピ
ンに接続され、被測定素子のピンに接続され、上記送信
フォーマット形式化されたテストパターンを波形整形し
て被測定素子へ出力する出力部と、被測定素子から該テ
ストパターン又は上記パルスを入力し２値化して出力す
る入力部を有するピンエレクトロニクスと、上記ピンエ
レクトロニクスの入力部と被測定素子のピン又は上記パ
ルス発生器との接続を行うスイッチと、上記入力部から
出力される信号と期待値とを上記第２のタイミングを用
いてサンプリングして比較を行う比較器と、上記比較器
で比較された結果を格納するメモリと、メモリに格納さ
れた比較結果から、テスト動作の判定及び上記タイミン
グ信号相互の位相の誤差を検出し上記フォーマッタに出
力する計算機と、を備えてＬＳＩテスタを構成する。ま
た、上記ピンエレクトロニクスは、被測定素子のピン単
位に設けることもできる。さらに、上記比較結果を所望
の形式で表示する表示部を設けることもできる。
【０００８】
【作用】上記した手段によれば、テストパターンによる
被測定素子の動作テストを行う前に、当該動作テストの
際に用いられる第１のタイミング信号と第２のタイミン
グ信号との不所望な位相誤差の検出が行える。この検出
は、第２のタイミング信号を調整するための調整パルス
を第２のタイミング信号でサンプリングして行われる。
検出された第２のタイミング信号の不所望な位相誤差
は、動作テストで第２のタイミング信号が出力される際
に調整情報として用いられる。また、被測定素子の全て
のピンに対して別個のピンエレクトロニクスが設けられ
ており、テストパターンを被測定素子へ送出するピン、
被測定素子から該テスタパターンを出力するピンの切り
換えをピンエレクトロニクス単位で実行する。同様に、
ピンエレクトロニクス単位でタイミング信号のジッタを
検出し、ピンエレクトロニクス単位でタイミング信号の
調整をすることができる。また、動作テストの結果及び
タイミング信号のジッタ検出を具体的に現すことができ
る。
被測定素子の動作テストを行う前に、当該動作テストの
際に用いられる第１のタイミング信号と第２のタイミン
グ信号との不所望な位相誤差の検出が行える。この検出
は、第２のタイミング信号を調整するための調整パルス
を第２のタイミング信号でサンプリングして行われる。
検出された第２のタイミング信号の不所望な位相誤差
は、動作テストで第２のタイミング信号が出力される際
に調整情報として用いられる。また、被測定素子の全て
のピンに対して別個のピンエレクトロニクスが設けられ
ており、テストパターンを被測定素子へ送出するピン、
被測定素子から該テスタパターンを出力するピンの切り
換えをピンエレクトロニクス単位で実行する。同様に、
ピンエレクトロニクス単位でタイミング信号のジッタを
検出し、ピンエレクトロニクス単位でタイミング信号の
調整をすることができる。また、動作テストの結果及び
タイミング信号のジッタ検出を具体的に現すことができ
る。
【０００９】
【実施例】図１には、本発明の１実施例であるＬＳＩテ
スタ１が示される。本発明のＬＳＩテスタ１は、通常の
動作テストモードの前に動作テストモードで用いられる
タイミング信号のジッタによる影響を検出調整するチェ
ックモードを有する。
スタ１が示される。本発明のＬＳＩテスタ１は、通常の
動作テストモードの前に動作テストモードで用いられる
タイミング信号のジッタによる影響を検出調整するチェ
ックモードを有する。
【００１０】同図によれば、ＬＳＩテスタ１で用いられ
る基準クロックを出力するクロック発生器１８、そのク
ロック発生器１８の出力信号を分周して所望とするタイ
ミング信号を形成する可変遅延回路を備えたタイミング
発生器１０が備えられる。この可変遅延回路は、出力さ
れるタイミング信号の位相を所定の時間範囲で遅延する
機能を有する。上記タイミング発生器１０からは動作テ
ストを行う際に動作タイミングとして用いられるテスト
タイミング信号ＴＴがフォーマットコントローラ１２
へ、また、比較動作のためのストローブ信号ＴＳ（テス
トタイミング信号ＴＴと同じ周波数であり所定の位相差
を有するもの）がパターン比較器１３へ供給される。各
種テストパターンを格納しているパターン発生器１１
は、動作テストの際に所望とするテストパターンＴＰを
上記フォーマットコントローラ１２へ供給し、同時にテ
ストパターンＴＰと同値の期待値ＴＰ’をパターン比較
器１３に供給する。フォーマットコントローラ１２は、
供給されたテストパターンＴＰを例えばテストタイミン
グＴＴのハイレベルに同期させて所定の送信形式に調整
し、ピンエレクトロニクス２のドライバ１５へ送出す
る。送出された送信形式のデータは、上記ドライバ１５
で波形整形され、スイッチ２０で接続されたピンを介し
て被測定素子２２に送出される。所定の動作テストによ
り、送出されたデータは被測定素子の所定の回路を経由
してＬＳＩテスタ１の所定のピンエレクトロニクス２の
比較器１６にフィードバックされ、レベル比較により２
値化データに変換されてパターン比較器１３に供給され
る。上記ピンエレクトロニクス２は被測定素子２２の全
てのピンに対して設けられており、所定のピンエレクト
ロニクス２を選択するためのピン選択スイッチ２４が設
けられている。このピンエレクトロニクス２の選択は、
演算器１９により行われる。パターン比較器１３は、例
えばストローブ信号ＴＳのハイレベルに同期して上記２
値化データと期待値ＴＰ’との比較を行ない、その比較
結果がフェイルメモリ１４に格納される。フェイルメモ
リ１４に格納された比較結果は、演算器１９の指示によ
り演算器１９に読出され、比較判定の結果がディスプレ
イ２３に表示される。
る基準クロックを出力するクロック発生器１８、そのク
ロック発生器１８の出力信号を分周して所望とするタイ
ミング信号を形成する可変遅延回路を備えたタイミング
発生器１０が備えられる。この可変遅延回路は、出力さ
れるタイミング信号の位相を所定の時間範囲で遅延する
機能を有する。上記タイミング発生器１０からは動作テ
ストを行う際に動作タイミングとして用いられるテスト
タイミング信号ＴＴがフォーマットコントローラ１２
へ、また、比較動作のためのストローブ信号ＴＳ（テス
トタイミング信号ＴＴと同じ周波数であり所定の位相差
を有するもの）がパターン比較器１３へ供給される。各
種テストパターンを格納しているパターン発生器１１
は、動作テストの際に所望とするテストパターンＴＰを
上記フォーマットコントローラ１２へ供給し、同時にテ
ストパターンＴＰと同値の期待値ＴＰ’をパターン比較
器１３に供給する。フォーマットコントローラ１２は、
供給されたテストパターンＴＰを例えばテストタイミン
グＴＴのハイレベルに同期させて所定の送信形式に調整
し、ピンエレクトロニクス２のドライバ１５へ送出す
る。送出された送信形式のデータは、上記ドライバ１５
で波形整形され、スイッチ２０で接続されたピンを介し
て被測定素子２２に送出される。所定の動作テストによ
り、送出されたデータは被測定素子の所定の回路を経由
してＬＳＩテスタ１の所定のピンエレクトロニクス２の
比較器１６にフィードバックされ、レベル比較により２
値化データに変換されてパターン比較器１３に供給され
る。上記ピンエレクトロニクス２は被測定素子２２の全
てのピンに対して設けられており、所定のピンエレクト
ロニクス２を選択するためのピン選択スイッチ２４が設
けられている。このピンエレクトロニクス２の選択は、
演算器１９により行われる。パターン比較器１３は、例
えばストローブ信号ＴＳのハイレベルに同期して上記２
値化データと期待値ＴＰ’との比較を行ない、その比較
結果がフェイルメモリ１４に格納される。フェイルメモ
リ１４に格納された比較結果は、演算器１９の指示によ
り演算器１９に読出され、比較判定の結果がディスプレ
イ２３に表示される。
【００１１】また、上記ＬＳＩテスタ１は、演算器１９
のチェックモード指示により所定のパルスを出力するパ
ルス発生器１７が上記ピンエレクトロニクス２の比較器
１６にスイッチ２０を介して接続される。チェックモー
ド時には、パターン発生器１１から出力されるテストパ
ターンＴＰ及び期待値ＴＰ’はオール”１”又はオー
ル”０”とされ、パターン比較器１３では上記パルスが
ストローブ信号ＴＳでサンプリングされた結果がフェイ
ルメモリ１４に格納される。フェイルメモリ１４に格納
された値を読出すことによって演算器１９は、ストロー
ブ信号ＴＳの波形からジッタを把握し、所望のタイミン
グが供給されるようにタイミング発生器１０にてストロ
ーブ信号ＴＳのタイミング誤差調整の指示を行う。すな
わち、ストローブ信号ＴＳとテストタイミング信号ＴＴ
の夫々の経路に不所望なジッタが生じても、テストタイ
ミング信号ＴＴとストローブ信号ＴＳとは正規の位相関
係を保つことができるようにストローブ信号ＴＳのタイ
ミングが調整される。
のチェックモード指示により所定のパルスを出力するパ
ルス発生器１７が上記ピンエレクトロニクス２の比較器
１６にスイッチ２０を介して接続される。チェックモー
ド時には、パターン発生器１１から出力されるテストパ
ターンＴＰ及び期待値ＴＰ’はオール”１”又はオー
ル”０”とされ、パターン比較器１３では上記パルスが
ストローブ信号ＴＳでサンプリングされた結果がフェイ
ルメモリ１４に格納される。フェイルメモリ１４に格納
された値を読出すことによって演算器１９は、ストロー
ブ信号ＴＳの波形からジッタを把握し、所望のタイミン
グが供給されるようにタイミング発生器１０にてストロ
ーブ信号ＴＳのタイミング誤差調整の指示を行う。すな
わち、ストローブ信号ＴＳとテストタイミング信号ＴＴ
の夫々の経路に不所望なジッタが生じても、テストタイ
ミング信号ＴＴとストローブ信号ＴＳとは正規の位相関
係を保つことができるようにストローブ信号ＴＳのタイ
ミングが調整される。
【００１２】このように、ＬＳＩテスタ１はチェックモ
ードで調整されたストローブ信号ＴＳを用い、通常の動
作テストモードを実行する。なお、ＬＳＩテスタ１に接
続される被測定素子に動作電力を供給するプログラム化
された電源２１と演算器１９で得られたタイミング信号
の調整情報を表示するディスプレイ２３も設けられてい
る。
ードで調整されたストローブ信号ＴＳを用い、通常の動
作テストモードを実行する。なお、ＬＳＩテスタ１に接
続される被測定素子に動作電力を供給するプログラム化
された電源２１と演算器１９で得られたタイミング信号
の調整情報を表示するディスプレイ２３も設けられてい
る。
【００１３】上記ジッタとは、タイミング発生器１０か
ら出力されるストローブ信号ＴＳがパターン比較器１３
に供給されるまでの伝送路上に固有的に存在する波形の
ゆらぎ要素、タイミング発生器１０がストローブ信号Ｔ
Ｓ形成の際に固有的に与える波形のゆらぎ要素を示す。
上記タイミング発生器１０及びストローブ信号ＴＳの伝
送路は、高周波が形成、伝搬される部位であり、電源と
の位置関係や回りの配線等の外部環境の影響により波形
のゆらぎが生じ易い部位である。この波形のゆらぎは、
信号値の確定を遅らせるため遅延要素となる。
ら出力されるストローブ信号ＴＳがパターン比較器１３
に供給されるまでの伝送路上に固有的に存在する波形の
ゆらぎ要素、タイミング発生器１０がストローブ信号Ｔ
Ｓ形成の際に固有的に与える波形のゆらぎ要素を示す。
上記タイミング発生器１０及びストローブ信号ＴＳの伝
送路は、高周波が形成、伝搬される部位であり、電源と
の位置関係や回りの配線等の外部環境の影響により波形
のゆらぎが生じ易い部位である。この波形のゆらぎは、
信号値の確定を遅らせるため遅延要素となる。
【００１４】本発明では、直接タイミング信号ＴＴのジ
ッタの検出を行うのではなく、タイミング信号ＴＴと同
じタイミング発生器１０から出力されるストローブ信号
ＴＳを用いてジッタ検出を行う。本実施例で検出される
ジッタは、被測定素子２２のピン単位と接続される各ピ
ンエレクトロニクスの特性ばらつきの影響が考慮された
ものであり、ピンエレクトロニクス単位毎のタイミング
信号のジッタ検出測定が可能とされる。
ッタの検出を行うのではなく、タイミング信号ＴＴと同
じタイミング発生器１０から出力されるストローブ信号
ＴＳを用いてジッタ検出を行う。本実施例で検出される
ジッタは、被測定素子２２のピン単位と接続される各ピ
ンエレクトロニクスの特性ばらつきの影響が考慮された
ものであり、ピンエレクトロニクス単位毎のタイミング
信号のジッタ検出測定が可能とされる。
【００１５】上記ストローブ信号ＴＳのジッタ検出及び
ストローブ信号ＴＳの調整は、次のようにして行われ
る。先ず、ＬＳＩテスタ１は電源投入と共にストローブ
信号ＴＳの調整を行うチェックモードとされる。ＬＳＩ
テスタ１がチェックモードにされると、スイッチ２０に
おいてパルス発生器１７とピンエレクトロニクス２とが
接続され、パルス回路１７から出力されるパルスＰＬが
比較器１６に入力される。演算器１９は動作テストに用
いられるテストタイミング信号ＴＴ（ストローブ信号Ｔ
Ｓ）の周波数から、パルス発生器１７から出力されるパ
ルスＰＬをサンプリングした結果得られるデータの１周
期分の時間を予め認識している。この時間との誤差が生
じた場合にタイミング補正が必要とされる。上記パルス
ＰＬの周波数は、上記ストローブ信号ＴＳによってサン
プリングが行われるものであることからサンプリング定
理によって定められた所定の周波数が用いられている。
サンプリング定理とは被サンプリング周波数とサンプリ
ング周波数との関係であり、被サンプリング周波数が帯
域Ｂ（Ｈｚ）を有する場合、サンプリング周波数は２Ｂ
以上の値が必要となることをいう。本発明で用いられる
パルスＰＬは、上記ストローブ信号と比して周波数が低
く、その経路が有するジッタの影響を受けないものとさ
れる。
ストローブ信号ＴＳの調整は、次のようにして行われ
る。先ず、ＬＳＩテスタ１は電源投入と共にストローブ
信号ＴＳの調整を行うチェックモードとされる。ＬＳＩ
テスタ１がチェックモードにされると、スイッチ２０に
おいてパルス発生器１７とピンエレクトロニクス２とが
接続され、パルス回路１７から出力されるパルスＰＬが
比較器１６に入力される。演算器１９は動作テストに用
いられるテストタイミング信号ＴＴ（ストローブ信号Ｔ
Ｓ）の周波数から、パルス発生器１７から出力されるパ
ルスＰＬをサンプリングした結果得られるデータの１周
期分の時間を予め認識している。この時間との誤差が生
じた場合にタイミング補正が必要とされる。上記パルス
ＰＬの周波数は、上記ストローブ信号ＴＳによってサン
プリングが行われるものであることからサンプリング定
理によって定められた所定の周波数が用いられている。
サンプリング定理とは被サンプリング周波数とサンプリ
ング周波数との関係であり、被サンプリング周波数が帯
域Ｂ（Ｈｚ）を有する場合、サンプリング周波数は２Ｂ
以上の値が必要となることをいう。本発明で用いられる
パルスＰＬは、上記ストローブ信号と比して周波数が低
く、その経路が有するジッタの影響を受けないものとさ
れる。
【００１６】ここで、タイミング発生器１０から出力さ
れるストローブ信号ＴＳの周波数はｆｓと設定されるも
のとする。従って、クロック発生器１８での発振周波数
ｆとタイミング発生器１０での分周数ｙは、 ｆｓ＝ｆ／ｙ（式中の記号は、上記と同じである。） の関係を満足するように設定される。
れるストローブ信号ＴＳの周波数はｆｓと設定されるも
のとする。従って、クロック発生器１８での発振周波数
ｆとタイミング発生器１０での分周数ｙは、 ｆｓ＝ｆ／ｙ（式中の記号は、上記と同じである。） の関係を満足するように設定される。
【００１７】上記チェックモード中、パターン発生器１
１から出力される期待値ＴＰ’は例えば”０”に固定さ
れ、パルス発生器１７から出力されるパルスＰＬは、比
較部１６で２値化され、パターン比較器１３でストロー
ブ信号ＴＳのハイレベルに同期して上記期待値ＴＰ’と
比較判定される。例えば、２値化されたデータが”１”
の場合は比較結果は”１”とされ、”０”の場合は”
０”とされる。この結果は、フェイルメモリ１４に所定
の回数格納された後、計算機１９はその測定結果からパ
ルスＰＬの測定された周波数を求め予め認識されている
パルスＰＬの周波数との位相誤差、すなわちジッタを算
出し、演算器１９内のメモリに格納する。上記チェック
モードは被測定素子の全ピンに対して行われ、演算器１
９には全ピンのジッタのばらつき情報が格納される。
１から出力される期待値ＴＰ’は例えば”０”に固定さ
れ、パルス発生器１７から出力されるパルスＰＬは、比
較部１６で２値化され、パターン比較器１３でストロー
ブ信号ＴＳのハイレベルに同期して上記期待値ＴＰ’と
比較判定される。例えば、２値化されたデータが”１”
の場合は比較結果は”１”とされ、”０”の場合は”
０”とされる。この結果は、フェイルメモリ１４に所定
の回数格納された後、計算機１９はその測定結果からパ
ルスＰＬの測定された周波数を求め予め認識されている
パルスＰＬの周波数との位相誤差、すなわちジッタを算
出し、演算器１９内のメモリに格納する。上記チェック
モードは被測定素子の全ピンに対して行われ、演算器１
９には全ピンのジッタのばらつき情報が格納される。
【００１８】実際に動作テストを行う場合、演算器１９
が選択されたピン固有のジッタをフォローアップしたタ
イミング信号を形成するようにタイミング発生器１０の
可変遅延回路に指示することで、動作テストが可能とさ
れる。上記比較結果は、ディスプレイ２３に所望の表示
形式で表示され、被測定素子のピンに対応するジッタの
ばらつきが容易に把握される。
が選択されたピン固有のジッタをフォローアップしたタ
イミング信号を形成するようにタイミング発生器１０の
可変遅延回路に指示することで、動作テストが可能とさ
れる。上記比較結果は、ディスプレイ２３に所望の表示
形式で表示され、被測定素子のピンに対応するジッタの
ばらつきが容易に把握される。
【００１９】上記演算機１９で行われるジッタの検出及
びその調整法の一例を以下に説明する。上記演算器１９
は、基準値として所定の時間におけるサンプルポイント
数及び周期を把握している。すなわち、上記パルスＰＬ
を所定のストローブ信号ＴＳでサンプリングした際に得
られるサンプリング数とそのサンプリングの結果得られ
る周期が定められている。よって、同じサンプリング数
のサンプリングが行われ同じ周期が得られた際に、サン
プリング時間が上記所定値と異なればそこにはジッタの
影響を観ることができる。ここで、フェイルメモリ１４
は、例えばサンプリングで取り込まれる情報が”０”か
ら”１”に変化した点を認識し、サイクルの区切り（周
期）とする。
びその調整法の一例を以下に説明する。上記演算器１９
は、基準値として所定の時間におけるサンプルポイント
数及び周期を把握している。すなわち、上記パルスＰＬ
を所定のストローブ信号ＴＳでサンプリングした際に得
られるサンプリング数とそのサンプリングの結果得られ
る周期が定められている。よって、同じサンプリング数
のサンプリングが行われ同じ周期が得られた際に、サン
プリング時間が上記所定値と異なればそこにはジッタの
影響を観ることができる。ここで、フェイルメモリ１４
は、例えばサンプリングで取り込まれる情報が”０”か
ら”１”に変化した点を認識し、サイクルの区切り（周
期）とする。
【００２０】図２には、フェイルメモリ１４に格納され
たジッタの無い正常なデータの１例が示される。所定の
時間におけるサンプルポイント数は、１周期５ポイン
ト、計６周期分のデータが格納されるものとする。よっ
て、１周期分のサンプルポイント数Ｎは、 Ｎ＝Ｎｓｐ（全サンプルポイント数）／Ｘ（周期の数）
＝３０／６＝５ となる。
たジッタの無い正常なデータの１例が示される。所定の
時間におけるサンプルポイント数は、１周期５ポイン
ト、計６周期分のデータが格納されるものとする。よっ
て、１周期分のサンプルポイント数Ｎは、 Ｎ＝Ｎｓｐ（全サンプルポイント数）／Ｘ（周期の数）
＝３０／６＝５ となる。
【００２１】伝送路にジッタ要素が存在する場合、同時
間における上記サンプルポイント数は５とならない。こ
こで、サンプルポイント数が５となるまでサンプリング
を行い、その際に要した時間がタイミング誤差、すなわ
ちジッタとされる。このタイミング誤差の補正には、後
述する自動タイミング補正方法を用いてタイミング誤差
のないストローブ信号ＴＳを出力可能とされる。例え
ば、上記タイミング誤差分の遅延時間を差し引くように
上記可変遅延回路で位相を移動調整させればよい。ま
た、上記可変遅延回路は、タイミング誤差が所定値を越
えた場合に駆動するように制御させることができる。上
記調整して得られた周波数は、ジッタをフォローアップ
したストローブ信号ＴＳとして用いられる。
間における上記サンプルポイント数は５とならない。こ
こで、サンプルポイント数が５となるまでサンプリング
を行い、その際に要した時間がタイミング誤差、すなわ
ちジッタとされる。このタイミング誤差の補正には、後
述する自動タイミング補正方法を用いてタイミング誤差
のないストローブ信号ＴＳを出力可能とされる。例え
ば、上記タイミング誤差分の遅延時間を差し引くように
上記可変遅延回路で位相を移動調整させればよい。ま
た、上記可変遅延回路は、タイミング誤差が所定値を越
えた場合に駆動するように制御させることができる。上
記調整して得られた周波数は、ジッタをフォローアップ
したストローブ信号ＴＳとして用いられる。
【００２２】上記実施例によれば以下の作用効果があ
る。 （１）チェックモードにて、パルス発生器１７から出力
されるパルスＰＬを、タイミング発生器１０から出力さ
れるストローブ信号ＴＳでサンプリングし、計算上の所
定のサイクルのサンプリング時間とチェックモードで得
られたサンプリング時間を比較することにより、テスト
タイミング信号ｔｔとストローブ信号ＴＳとの不所望の
位相のズレ、すなわちジッタを把握することが可能とな
る。得られた位相のズレを考慮することで、被測定素子
に有用な動作テストタイミング補正をすることができ、
動作テストの精度を向上させる。 （２）被測定素子２２の全てのピンにピンエレクトロニ
クス２を設けることにより、各ピンエレクトロニクス２
に対応するタイミング信号のジッタを検出し、ジッタの
ばらつき状態を把握することができる。これは、動作テ
ストにて用いるピン毎に、独自の調整されたタイミング
信号を用いることができ、動作テストの精度が向上され
る。 （３）パルス発生器１７をＬＳＩテスタ１内部に設ける
ことで、ＬＳＩテスタの外部からパルスを供給するより
も、容易にかつ速やかにタイミング信号の精度検出操作
を可能にする。
る。 （１）チェックモードにて、パルス発生器１７から出力
されるパルスＰＬを、タイミング発生器１０から出力さ
れるストローブ信号ＴＳでサンプリングし、計算上の所
定のサイクルのサンプリング時間とチェックモードで得
られたサンプリング時間を比較することにより、テスト
タイミング信号ｔｔとストローブ信号ＴＳとの不所望の
位相のズレ、すなわちジッタを把握することが可能とな
る。得られた位相のズレを考慮することで、被測定素子
に有用な動作テストタイミング補正をすることができ、
動作テストの精度を向上させる。 （２）被測定素子２２の全てのピンにピンエレクトロニ
クス２を設けることにより、各ピンエレクトロニクス２
に対応するタイミング信号のジッタを検出し、ジッタの
ばらつき状態を把握することができる。これは、動作テ
ストにて用いるピン毎に、独自の調整されたタイミング
信号を用いることができ、動作テストの精度が向上され
る。 （３）パルス発生器１７をＬＳＩテスタ１内部に設ける
ことで、ＬＳＩテスタの外部からパルスを供給するより
も、容易にかつ速やかにタイミング信号の精度検出操作
を可能にする。
【００２３】以上本発明者によってなされた発明を実施
例に基づいて具体的に説明したが、本発明はそれに限定
されるものではなく、その要旨を逸脱しない範囲におい
て種々変更可能であることは言うまでもない。
例に基づいて具体的に説明したが、本発明はそれに限定
されるものではなく、その要旨を逸脱しない範囲におい
て種々変更可能であることは言うまでもない。
【００２４】例えば、本実施例ではディジタル信号によ
る動作テストに基づいて本発明を説明したが、これに限
定されることはなく、アナログ信号による動作テストに
おいても有効である。
る動作テストに基づいて本発明を説明したが、これに限
定されることはなく、アナログ信号による動作テストに
おいても有効である。
【００２５】以上の説明では主として本発明者によって
なされた発明をその背景となった利用分野であるＬＳＩ
テスタに適用した場合について説明したが本発明はそれ
に限定されるものではない。
なされた発明をその背景となった利用分野であるＬＳＩ
テスタに適用した場合について説明したが本発明はそれ
に限定されるものではない。
【００２６】本発明は、少なくともタイミング信号を用
いるもの全てに適用できる。
いるもの全てに適用できる。
【００２７】
【発明の効果】本願において開示される発明のうち代表
的なものによって得られる効果を簡単に説明すれば下記
の通りである。
的なものによって得られる効果を簡単に説明すれば下記
の通りである。
【００２８】すなわち、ＬＳＩの動作テストでテストパ
ターンのサンプリング信号として用いられる第２のタイ
ミング信号は、所定のパルス信号により位相誤差の検出
及び調整が行なわれる。このことは、動作テストのサン
プリング精度を高めることでＬＳＩテスタの精度を向上
させることを意味する。また、動作テストに用いるピン
に対して出力されるテストパターンの送出タイミングが
ピンエレクトロニクス単位で調整されていることは、動
作テストの精度を一層向上させることができる。
ターンのサンプリング信号として用いられる第２のタイ
ミング信号は、所定のパルス信号により位相誤差の検出
及び調整が行なわれる。このことは、動作テストのサン
プリング精度を高めることでＬＳＩテスタの精度を向上
させることを意味する。また、動作テストに用いるピン
に対して出力されるテストパターンの送出タイミングが
ピンエレクトロニクス単位で調整されていることは、動
作テストの精度を一層向上させることができる。
【図１】本発明のＬＳＩテスタの１ブロック図である。
【図２】フェイルメモリに格納される正常データの一例
説明図である。
説明図である。
１ ＬＳＩテスタ ２ ピンエレクトロニクス １３ パターン比較器 １４ フェイルメモリ １６ 比較器 １７ パルス発生器 １８ クロック発生器 １９ 演算機 ２０ スイッチ ２４ ピン選択スイッチ ＴＳ ストローブ信号 ＴＴ テストタイミング信号 ＰＬ パルス
───────────────────────────────────────────────────── フロントページの続き (72)発明者 中山 好信 神奈川県秦野市堀山下１番地 日立コンピ ュータエンジニアリング株式会社内 (72)発明者 鎌田 聡 東京都青梅市今井2326番地 株式会社日立 製作所デバイス開発センタ内
Claims (3)
- 【請求項１】 被測定素子にテストパターン信号を与
え、当該素子から出力される信号を検出して判定するこ
とにより、当該素子の動作テストを行うＬＳＩテスタに
おいて、 クロック発生器から供給される信号に基づいて第１のタ
イミング信号とそれに対して位相差を持って出力される
第２のタイミング信号を形成し、必要に応じてタイミン
グ信号相互のタイミング誤差の調整を行うタイミング発
生器と、 上記タイミング信号を動作テスト前に調整するためのパ
ルスを出力するパルス発生器と、 テストパターン及びその期待値を出力するテストパター
ン発生器と、 上記テストパターンを入力とし、供給される第１のタイ
ミング信号に同期させ送信フォーマット形式で出力する
フォーマッタと、 被測定素子のピンに接続され、上記送信フォーマット形
式化されたテストパターンを波形整形して被測定素子へ
出力する出力部と、 被測定素子から該テストパターン又は上記パルスを入力
可能とし２値化して入力する入力部を有するピンエレク
トロニクスと、 上記ピンエレクトロニクスの入力部と、被測定素子のピ
ン又は上記パルス発生器との接続を行うスイッチと、 上記入力部から供給される２値化信号と上記期待値とを
上記第２のタイミング信号に同期させてサンプリングし
比較を行う比較器と、 上記比較器で比較された結果を格納するメモリと、 上記メモリに格納された比較結果から、動作テストの判
定及び上記タイミング信号相互間の位相の誤差検出を行
う演算機と、を備えて成ることを特徴とするＬＳＩテス
タ。 - 【請求項２】 上記ピンエレクトロニクスは、被測定素
子のピン単位に設けられていることを特徴とする請求項
１記載のＬＳＩテスタ。 - 【請求項３】 上記比較結果を表示する表示部を備えた
請求項１又は２記載のＬＳＩテスタ。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP6337294A JPH08179013A (ja) | 1994-12-26 | 1994-12-26 | Ｌｓｉテスタ |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP6337294A JPH08179013A (ja) | 1994-12-26 | 1994-12-26 | Ｌｓｉテスタ |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH08179013A true JPH08179013A (ja) | 1996-07-12 |
Family
ID=18307272
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP6337294A Withdrawn JPH08179013A (ja) | 1994-12-26 | 1994-12-26 | Ｌｓｉテスタ |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH08179013A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2001038888A1 (fr) * | 1999-11-19 | 2001-05-31 | Advantest Corporation | Appareil et procede de mesure d'instabilite et appareil de controle pour circuit integre a semi-conducteur equipe de l'appareil de mesure d'instabilite |
-
1994
- 1994-12-26 JP JP6337294A patent/JPH08179013A/ja not_active Withdrawn
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2001038888A1 (fr) * | 1999-11-19 | 2001-05-31 | Advantest Corporation | Appareil et procede de mesure d'instabilite et appareil de controle pour circuit integre a semi-conducteur equipe de l'appareil de mesure d'instabilite |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5761216A (en) | Bit error measurement system | |
| US5703489A (en) | Timing calibration circuit and method for test signals | |
| KR100380573B1 (ko) | 지연 클록 생성 장치 및 지연 시간 측정 장치 | |
| US5717704A (en) | Test system including a local trigger signal generator for each of a plurality of test instruments | |
| US6105157A (en) | Salphasic timing calibration system for an integrated circuit tester | |
| TWI404954B (zh) | 同步測試訊號的測試裝置以及測試方法 | |
| KR100995812B1 (ko) | 시험 장치, 시험 방법, 및 프로그램 | |
| US5463639A (en) | Automatic pattern synchronizing circuit of an error detector | |
| US7949922B2 (en) | Test apparatus, shift amount measuring apparatus, shift amount measuring method and diagnostic method | |
| JPH08146099A (ja) | 半導体ｉｃ試験装置のタイミングエッジ生成回路 | |
| US7206985B2 (en) | Method and apparatus for calibrating a test system for an integrated semiconductor circuit | |
| US7834642B2 (en) | Testing apparatus and method which adjusts a phase difference between rising and falling signals output from a DUT | |
| JPH10288653A (ja) | ジッタ測定方法及び半導体試験装置 | |
| JPH08179013A (ja) | Ｌｓｉテスタ | |
| KR101012283B1 (ko) | 멀티 스트로브 장치, 시험 장치 및 조정 방법 | |
| JP4002471B2 (ja) | 試験装置 | |
| KR100255850B1 (ko) | 메모리 테스터의 타이밍 신호 자동 보정장치 | |
| JP2001108725A (ja) | 半導体デバイス試験装置のタイミング位相校正方法・装置 | |
| JP2000035461A (ja) | 半導体試験装置 | |
| JP2002156414A (ja) | タイミング校正機能を具備した半導体デバイス試験装置 | |
| KR20010045334A (ko) | 저속의 테스트 장비를 이용한 고속 반도체 디바이스테스트 장치 | |
| JPH09304482A (ja) | Ｉｃ試験装置 | |
| JPH08223006A (ja) | 遅延時間調整方法及び遅延時間調整装置 | |
| JP3508823B2 (ja) | Ｉｃテスタ | |
| JP2001116809A (ja) | 遅延信号生成装置およびその遅延量を調整する方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A300 | Application deemed to be withdrawn because no request for examination was validly filed |
Free format text: JAPANESE INTERMEDIATE CODE: A300 Effective date: 20020305 |