JP7364373B2

JP7364373B2 - タッチパネル

Info

Publication number: JP7364373B2
Application number: JP2019124235A
Authority: JP
Inventors: 正美林; 徳仁外
Original assignee: トライベイルテクノロジーズ，エルエルシー
Priority date: 2019-07-03
Filing date: 2019-07-03
Publication date: 2023-10-18
Anticipated expiration: 2039-07-03
Also published as: JP2021009639A

Description

本発明はカラーフィルターを備えたタッチパネルに関し、特に屋外での使用に適したタッチパネルに関する。

屋外で用いられるタッチパネルを備えた表示装置においては、太陽光下での使用等、表示装置外部からの入射光量が高い環境においても良好な表示特性が求められている。言い換えれば、タッチパネル配線の特性として、表示装置外部からの入射光に対しては低反射で、かつ、表示用光源からの光は高透過であることが求められる。一方、タッチパネルに要求されるタッチセンサとしての応答性および感度などから電気的には低抵抗であることも求められる。

さらに、基板の一方主面上に、カラーフィルターとタッチパネルを一体的に形成する、一種のインセル化を行うことにより、タッチパネル基板を別途設ける場合に比べ、装置全体の厚さ低減できるため、インセル化したタッチパネルを用いた表示装置は薄型軽量化による機能向上および構造の簡素化により、コスト低減に対して有効である。

しかし、アウトセルのタッチパネルを形成した後に液晶表示装置（ＬＣＤ）と組み合わせる場合に比べ、インセルタッチパネルはタッチセンサパターンを形成した後に、カラーフィルターパターンおよび配向膜を形成し、配向処理、画素アレイ基板との貼り合わせおよび液晶注入等の追加のプロセスを経る必要があり、各プロセスでの静電気破壊による歩留まりの低下に対する対策が必要となる。

一般的な形態のタッチパネルの静電気対策として、特許文献１には、タッチパネルの配線と接地線（ＧＮＤ）との間にダイオード接続したスイッチング素子を配置する例が記載されている。また、特許文献２および３には、静電気放電（ＥＳＤ）対策としてダイオード接続した薄膜トランジスタ（ＴＦＴ）を用いる構成において、半導体膜を酸化物半導体膜で形成することが開示されている。

米国特許出願公開第２０１４／００９２５１０号明細書特開２０１７－１４７３８５号公報特開２０１１－１１９６６７号公報

しかしながら、特許文献１ではタッチパネルの配線と接地線（ＧＮＤ）との間にダイオード接続したスイッチング素子を配置してＥＳＤ保護回路とするので、通常のタッチパネルの製造工程では用いない半導体層を形成する必要があり、製造プロセスが大きく増加するという課題がある。

また、特許文献２および３に開示されるように、酸化物半導体膜を半導体層に用いたとしても、通常のタッチパネルに適用するには特許文献１と同様に製造プロセスの増加という課題がある点では同じである。

本発明は上記のような問題を解決するためになされたものであり、製造工程で発生する静電気対策を施したタッチパネルにおいて、製造プロセスの増加を抑制することを目的とする。

本発明に係るタッチパネルは、複数の画素がマトリクス状に設けられたアレイ基板と、前記アレイ基板と対向して配置され、透明基板上にタッチパネル層を有する対向基板と、を備え、前記対向基板は、第１の方向に配列される第１の検出線と、前記第１の方向とは直交する第２の方向に配列される第２の検出線と、前記第１の検出線の配列の一方の外側に、前記第１の検出線の配列に沿って設けられた第１の周辺配線と、前記第２の検出線の配列の一方の外側に、前記第２の検出線の配列に沿って設けられた第２の周辺配線と、を有し、前記タッチパネル層は、前記透明基板側から順に、下層配線透明膜、下層配線半透過膜および下層配線導電膜が積層された下層配線と、前記下層配線を覆う層間絶縁膜と、前記層間絶縁膜上に前記層間絶縁膜側から順に、上層配線透明膜、上層配線半透過膜および上層配線導電膜が積層されて構成される上層配線と、前記上層配線を覆う保護絶縁膜と、を有し、前記第１の検出線は、前記下層配線で構成され、前記第２の検出線は、前記上層配線で構成され、前記第１の周辺配線は、前記下層配線透明膜で構成され、前記第２の周辺配線は、前記上層配線透明膜で構成され、前記第１の周辺配線は、前記下層配線を構成する前記下層配線透明膜を少なくとも有する第１の引き出し部を介して前記第１の検出線と電気的に接続され、前記第２の周辺配線は、前記上層配線を構成する前記上層配線透明膜を少なくとも有する第２の引き出し部を介して前記第２の検出線と電気的に接続され、前記第１の周辺配線と前記第２の周辺配線とは、接続部を介して互いに電気的に接続されており、前記下層配線透明膜および前記上層配線透明膜は、酸化物半導体膜で構成される。

本発明に係るタッチパネルによれば、製造プロセスを増加させることなく静電気対策を施したタッチパネルを得ることができる。

本発明に係るタッチパネルを有する表示装置の全体構成を示す断面図である。本発明に係る実施の形態１のタッチパネルの対向基板の平面図である。画素アレイ基板と対向基板の電気的な接続を説明する断面図である。Ｘ方向検出線およびＹ方向検出線の構成を示す平面図である。対向基板の断面図である。カラーフィルター層の平面図である。カラーフィルター層の色材の平面配置図である。カラーフィルター層の色材の平面配置図である。タッチパネルを有する表示装置の他の構成を示す断面図である。画素アレイ基板の平面図である。下層配線端子の構造を説明する断面図である。上層配線端子の構造を説明する断面図である。下層配線端子および上層配線端子の平面図である。下層配線端子および上層配線端子の平面図である。下層配線端子および上層配線端子の平面図である。下層配線端子の構造を説明する断面図である。上層配線端子の構造を説明する断面図である。Ｘ方向検出線およびＹ方向検出線の断面図である。対向基板の下層配線とＸ方向検出線ショートリングとの接続部分を示す断面図である。対向基板の上層配線とＹ方向検出線ショートリングとの接続部分を示す断面図である。ショートリング接続部の断面図である。対向基板の下層配線とＸ方向検出線ショートリングとの接続部分を示す断面図である。ショートリング接続部の断面図である。ショートリング接続部の断面図である。ショートリング接続部の断面図である。対向側マザーガラス基板と画素アレイ側マザーガラス基板と組み合わせた状態を示す平面図である。本発明に係る実施の形態１の変形例のタッチパネルの対向基板の平面図である。対向基板の下層配線とＸ方向検出線ショートリングとの接続部分を示す断面図である。対向基板の上層配線とＹ方向検出線ショートリングとの接続部分を示す断面図である。ショートリング接続部の断面図である。本発明に係る実施の形態２のタッチパネルの対向基板の平面図である。Ｙ方向検出線に接続される非線形素子の平面図である。Ｘ方向検出線に接続される非線形素子の平面図である。Ｙ方向検出線に接続される非線形素子の断面図である。Ｙ方向検出線に接続される非線形素子の断面図である。Ｙ方向検出線に接続される非線形素子の変形例の断面図である。Ｙ方向検出線に接続される非線形素子の変形例の断面図である。Ｙ方向検出線に接続される非線形素子の平面図である。Ｘ方向検出線に接続される非線形素子の平面図である。本発明に係る実施の形態２の変形例のタッチパネルのＹ方向検出線に接続される非線形素子の平面図である。本発明に係る実施の形態２の変形例のタッチパネルのＸ方向検出線に接続される非線形素子の平面図である。本発明に係る実施の形態３のタッチパネルの対向基板の平面図である。Ｘ方向検出線に接続される非線形素子の平面図である。Ｙ方向検出線に接続される非線形素子の平面図である。Ｘ方向検出線に接続される非線形素子の断面図である。Ｘ方向検出線に接続される非線形素子の断面図である。Ｘ方向検出線に接続される非線形素子の変形例の断面図である。Ｘ方向検出線に接続される非線形素子の変形例の断面図である。Ｘ方向検出線に接続される非線形素子の変形例の平面図である。Ｘ方向検出線に接続される非線形素子の変形例の平面図である。Ｘ方向検出線に接続される非線形素子の変形例の平面図である。Ｘ方向検出線に接続される非線形素子の変形例の平面図である。Ｘ方向検出線に接続される非線形素子の変形例の断面図である。本発明に係る実施の形態３のタッチパネルの変形例の対向基板の平面図である。本発明に係る実施の形態４のタッチパネルの対向基板の平面図である。Ｘ方向検出線に接続される非線形素子の平面図である。Ｘ方向検出線に接続される非線形素子の断面図である。Ｙ方向検出線に接続される非線形素子の平面図である。Ｙ方向検出線に接続される非線形素子の断面図である。本発明に係る実施の形態４のタッチパネルの変形例の対向基板の平面図である。非線形素子を遮光する構成を有する表示装置の部分断面図である。非線形素子を遮光する構成を有する表示装置の部分断面図である。非線形素子を遮光する構成を有する表示装置の部分断面図である。非線形素子を遮光する構成を有する表示装置の部分断面図である。非線形素子を遮光する構成を有する表示装置の部分断面図である。

以下、図面を参照しながら本発明に係る実施の形態について説明する。なお、図面は模式的に示されるものであり、異なる図面にそれぞれ示されている画像の大きさと位置との相関関係は必ずしも正確に記載されるものではなく、適宜変更され得るものである。また、以下に示される説明では、同様の構成要素には同じ符号を付して図示し、それらの名称と機能とについても同様のものとし、それらについての詳細な説明を省略する場合がある。

また、以下に示される説明において、「上」、「下」、「側」、「底」、「表」または「裏」などの特定の位置と方向とを意味する用語が用いられる場合があっても、これらの用語は、実施形態の内容を理解することを容易にするために便宜上用いられているものであり、実際に実施される際の方向とは関係しない。

また、以下の実施の形態における画素アレイ基板は、スイッチングデバイスとして薄膜トランジスタ（ＴＦＴ）が用いられたアクティブマトリクス基板を例に挙げて説明する。なお、画素アレイ基板は、例えば、液晶表示装置（ＬＣＤ）などの平面型表示装置（Flat Panel Display；FPD）に用いられるものとする。

＜表示装置の全体構成＞
図１は、本発明に係る実施の形態のタッチパネルを有する表示装置１００の全体構成を示す断面図である。図１に示す表示装置１００は、屋外で使用することを前提としてタッチパネルによる入力が可能な構成となっており、手指等によるポインティング機能を有している。

図１に示す表示装置１００は、液晶ディスプレイパネルとして構成され、筐体１４内に、底部側から順に、底面バックライトユニット１３、画素アレイ基板１５、液晶部６と液晶部６を囲むシール材７、および対向基板１６となるＣＦ（カラーフィルター）付タッチパネル基板を備えた積層構造を有している。なお、表示装置１００の全体構成は、以下に説明する実施の形態において共通である。

画素アレイ基板１５は、透明基板４および画素アレイ層５の積層構造で構成されている。一方、対向基板１６は、透明基板１と、透明基板１の対向基板１６側の主面（下主面）上に形成されたタッチパネル層２と、タッチパネル層２上に形成されたカラーフィルター層３との積層構造で構成されている。

このような構成の対向基板１６を、ＧＵＩ（グラフィカルユーザーインタフェース）機器を構成する表示モジュールと組み合わせて用いることにより、表示装置１００にポインティング機能を持たせることができる。なお、表示モジュールには、液晶部６、画素アレイ基板１５等が含まれる。

タッチパネル層２は、投射容量方式のタッチパネルであり、ガラスまたはＰＥＴ（polyethylene terephthalate）等で構成される透明基板１上に形成され、Ｘ方向検出線およびＹ方向検出線を有しているが、便宜的に図示は省略している。

図２はタッチパネル基板である対向基板１６の平面図であり、タッチパネル層２内に設けられるセンサ配線であるＸ方向検出線４０（第１の検出線）およびＹ方向検出線４３（第２の検出線）を模式的に示している。Ｘ方向検出線４０は列方向、すなわち図２のＹ方向（第１の方向）に延在して配置され、Ｙ方向検出線４３は、Ｘ方向検出線４０の上方に配設され、かつ、Ｘ方向検出線４０と立体的に交差するように行方向、すなわち図２のＸ方向（第２の方向）に延在して配置される。第２の方向である行方向は、第１の方向である列方向に垂直で、列方向と平面視で交差している。このように、タッチパネル層２は、これらＸ方向検出線４０およびＹ方向検出線４３によるマトリクス配線を有した構成となっており、Ｘ方向検出線４０およびＹ方向検出線４３が設けられた領域がタッチ検出領域となる。

また、図２に示されるように、Ｘ方向検出線４０およびＹ方向検出線４３のそれぞれは、対向基板１６の端縁部、すなわち、図に向かって下側端縁部および右側端縁部に設けたＸ方向検出線接続端子４１およびＹ方向検出線接続端子４４にそれぞれ電気的に接続される。

Ｘ方向検出線接続端子４１およびＹ方向検出線接続端子４４は、画素アレイ基板１５からの信号入出力用の端子部として機能する。なお、対向基板１６の平面構成については、後にさらに説明する。

また、対向基板１６の図２に向かって上側端縁部および左側端縁部には、それぞれＸ方向検出線ショートリング４２（第１の周辺配線）およびＹ方向検出線ショートリング４５（第２の周辺配線）が設けられている。Ｘ方向検出線ショートリング４２は、Ｘ方向検出線４０の配列方向（Ｘ方向）に沿って設けられ、それぞれのＸ方向検出線４０が検出線引き出し部４９ａ（第１の引き出し部）を介して電気的に接続されている。Ｙ方向検出線ショートリング４５は、Ｙ方向検出線４３の配列方向（Ｙ方向）に沿って設けられ、それぞれのＹ方向検出線４３が検出線引き出し部４９ｂ（第２の引き出し部）を介して電気的に接続されている。

また、Ｘ方向検出線ショートリング４２とＹ方向検出線ショートリング４５とは、ショートリング接続部４６を介して互いに電気的に接続されている。なお、配置高さの異なるＸ方向検出線ショートリング４２とＹ方向検出線ショートリング４５とを接続するショートリング接続部４６の構成については、後に説明する。

Ｘ方向検出線接続端子４１およびＹ方向検出線接続端子４４と、画素アレイ基板１５側の信号入出力用の端子部との電気的な接続について、図３を用いて説明する。図３においては、対向基板１６側のＸ方向検出線接続端子４１およびＹ方向検出線接続端子４４を対向基板側端子１８として示し、画素アレイ基板１５側の信号入出力用の端子部を画素アレイ基板側信号接続端子１９として示しており、対向基板側端子１８と画素アレイ基板側信号接続端子１９とは、導電性スペーサー１７を介して電気的に接続される。導電性スペーサー１７は、液晶部６を囲むように設けられたシール材７中に配置されている。

ここで、図２においてはＸ方向検出線接続端子４１およびＹ方向検出線接続端子４４を模式的に示したが、Ｘ方向検出線４０およびＹ方向検出線４３は、それぞれが図４に示すようにメッシュ状の細線の束で構成されている。

すなわち、図４では複数のＸ方向検出線４０のうち、ｎ番目のＸ方向検出線をＸｎ、ｎ＋１番目のＸ方向検出線をＸｎ＋１として示しており、複数のＹ方向検出線４３のうち、ｎ番目のＹ方向検出線をＹｎ、ｎ＋１番目のＹ方向検出線をＹｎ＋１として示している。このようにＸ方向検出線およびＹ方向検出線は、メッシュ状の細線の束で構成されており、細線の幅は３μｍ程度であり、Ｘ方向検出線およびＹ方向検出線のそれぞれの幅は数ｍｍ程度である。

なお、上記ではＸ方向検出線およびＹ方向検出線はメッシュ状として説明したが、検出方法によって、ダミーパターン等を用いたパターンとなるように形成しても良い。また、図４ではＸ方向およびＹ方向に平行な配線パターンとしたが、Ｘ方向およびＹ方向に対して傾斜していても良く、また、円弧を含む配線パターンとしても良い。円弧を含む配線パターンとすることで光条の発生を抑えることが可能となる。

図５は対向基板１６の断面図であり、図２のＸ－Ｘ線での矢示断面図に相当する。図５に示されるように、透明基板１上に形成されたＸ方向検出線４０（下層配線６０）は層間絶縁膜６３に覆われており、層間絶縁膜６３の上に形成されたＹ方向検出線４３（上層配線６４）は保護絶縁膜６７に覆われているが、一部が露出している。

タッチパネル層２上のカラーフィルター層３は、ブラックマトリクス３０間に赤の領域用の色材３１ｒ、青の領域用の色材３１ｂおよび緑の領域用の色材３１ｇが設けられており、ブラックマトリクス３０および各色材上にはオーバーコート膜３２が設けられて、カラーフィルター層３を平坦化している。また、液晶駆動方式によっては対向電極３３がオーバーコート膜３２上に設けられている。

対向基板１６の色材の配置パターンの一例を図６に示す。画素アレイ基板１５の画素電極３４の配置に対応するように色材３１ｒ、３１ｇおよび３１ｂが配置され、色材３１ｒ、３１ｇおよび３１ｂのそれぞれの周囲をブラックマトリクス３０で覆うことで、画素電極３４の周辺領域からの光漏れを防止している。なお、図６では各色の配置を縦方向（Ｙ方向）で同色とし、横方向（Ｘ方向）に、赤、緑、青の順で並ぶストライプ配置としたが、図７に示すように、白の領域用の色材３１ｗを加えた４色の色材がマトリクス状に配置されて一組をなすような配置としても良い。また、図８に示すように、黄色の領域用の色材３１ｙを加えた４色の色材がマトリクス状に配置されて一組をなすような配置としても良い。

また、図１に示した表示装置１００では、対向基板１６のタッチパネル層２が透明基板１上に配置されていたが、タッチパネル層２とカラーフィルター層３の上下関係はこれに限定されず、図９に示される表示装置２００のように透明基板１上にカラーフィルター層３が配置され、カラーフィルター層３上にタッチパネル層２が配置された構成であっても良い。

図１０は、画素アレイ基板１５の平面図である。図１に示したように、画素アレイ基板１５は、透明基板４上に画素アレイ層５が積層されており、画素アレイ層５には、図１０に示すように列方向（Ｘ方向）に延在する複数のゲート配線２０、ゲート配線２０と直交する行方向（Ｙ方向）に延在する複数のソース配線２１およびゲート配線２０と同じ方向に延在する共通配線２２が配置されている。各配線は基板周辺において引き回され、画素アレイ信号外部接続端子２４と電気的に接続されている。なお、画素アレイ基板１５は、画素アレイ信号外部接続端子２４を介して図示しない制御基板などと電気的に接続される。

また、ゲート配線２０とソース配線２１に囲まれた領域が画素領域であり、液晶を駆動するための画素スイッチング素子２３を介して画素電極３４（図１）と電気的に接続される。画素電極３４の形状および構造は液晶駆動方式に応じて異なり、ＴＮ（Twisted Nematic）方式であれば四角形状、ＦＦＳ（Fringe Field Switching）および面内スイッチング（In Plane Switching）方式であれば櫛歯形状、ＶＡ（vertical alignment）方式であればフィッシュボーン形状などに設定される。

画素アレイ基板１５の図に向かって上側端縁部に、Ｘ方向に配列されるように設けられた複数のタッチセンサ用Ｘ方向検出信号接続端子２５は、タッチセンサ用Ｘ方向検出信号引き回し配線２６を介して下側端縁部に設けられた複数の対向基板信号用外部接続端子２９に電気的に接続されている。また、画素アレイ基板１５の右側端縁部に、Ｙ方向に配列されるように設けられた複数のタッチセンサ用Ｙ方向検出信号接続端子２７は、タッチセンサ用Ｙ方向検出信号引き回し配線２８を介して下側端縁部に設けられた複数の対向基板信号用外部接続端子２９に電気的に接続されている。なお、対向基板信号用外部接続端子２９は、図示されない制御基板などと電気的に接続される。

ここで、図３を用いて説明した画素アレイ基板１５側の画素アレイ基板側信号接続端子１９が、タッチセンサ用Ｘ方向検出信号接続端子２５およびタッチセンサ用Ｙ方向検出信号接続端子２７に相当し、また、図３を用いて説明した対向基板１６側の対向基板側端子１８が、図２に示したＸ方向検出線接続端子４１およびＹ方向検出線接続端子４４に相当する。そして、図３を用いて説明したように、対向基板側端子１８と画素アレイ基板側信号接続端子１９とは、導電性スペーサー１７を介して電気的に接続されるので、対向基板１６は画素アレイ基板１５の対向基板信号用外部接続端子２９を介して図示されない制御基板などと電気的に接続されることとなる。

なお、以下で説明する実施の形態では図２に示した対向基板１６のＸ方向検出線４０を透明基板１側に配置する下層配線６０とし、Ｙ方向検出線４３を液晶部６側に配置する上層配線６４として説明するが、Ｘ方向検出線４０およびＹ方向検出線４３の上下関係を逆に配置しても良い。従って、以下の説明では、Ｘ方向検出線４０およびＹ方向検出線４３の上下関係を特定しないように、下層配線６０および上層配線６４の呼称を用いるものとする。

また、下層配線６０および上層配線６４は、図２に示したＸ方向検出線接続端子４１およびＹ方向検出線接続端子４４を介して画素アレイ基板１５との間で信号が入出力されるが、Ｘ方向検出線接続端子４１およびＹ方向検出線接続端子４４と、Ｘ方向検出線４０およびＹ方向検出線４３との接続関係を特定しないように、下層配線端子６２および上層配線端子６６の呼称を用いるものとする。

図１１は、下層配線端子６２の構造を説明する断面図である。図１１に示すように下層配線６０は、透明基板１上に形成された層間絶縁膜６３に覆われており、層間絶縁膜６３上には保護絶縁膜６７が形成されている。このため下層配線端子６２は、保護絶縁膜６７を貫通すると共に、下層配線６０上の層間絶縁膜６３を貫通して下層配線６０に到達する開口部７２の内面を覆うように設けられた端子保護導電膜６８を有している。端子保護導電膜６８は、開口部７２の底部に露出する下層配線６０上も覆い、また、開口部７２の周囲の保護絶縁膜６７上も覆っている。

図１２は、上層配線端子６６の構造を説明する断面図である。図１２に示すように上層配線６４は、層間絶縁膜６３上に形成された保護絶縁膜６７に覆われている。このため上層配線端子６６は、上層配線６４上の保護絶縁膜６７を貫通して上層配線６４に到達する開口部７３の内面を覆うように設けられた端子保護導電膜６８を有している。

端子保護導電膜６８は、開口部７３の底部に露出する上層配線６４上も覆い、また、開口部７３の周囲の保護絶縁膜６７上も覆っている。なお、下層配線６０および上層配線６４の層構造については、実施の形態１において説明する。

図１３は、対向基板１６の下層配線端子６２および上層配線端子６６を液晶部６側から見た平面図である。平面視形状はどちらも同じであるので、両方の参照符号を付している。なお、図１３のＺ－Ｚ線での矢視断面が図１１および図１２に対応する。

また、図１１～図１３に示した下層配線端子６２および上層配線端子６６では、開口部７２および７３は、何れも配線の幅よりも狭い幅の開口とし、配線の上方にのみ設けられていたが、開口部７２および７３の幅を配線の幅よりも広くして、配線だけでなく配線の近傍の構成の上方も開口する構成としても良い。

図１４は、下層配線６０および上層配線６４の端縁部とその周囲に配線幅よりも広い開口部７２および７３を設けた場合の下層配線端子６２および上層配線端子６６の平面図であり、端子保護導電膜６８は、開口部７２および７３の内部において、下層配線６０および上層配線６４の一部を覆っている。

図１５は、下層配線６０および上層配線６４の中途部分とその近傍に配線幅よりも広い開口部７２および７３を設けた場合の下層配線端子６２および上層配線端子６６の平面図であり、端子保護導電膜６８は、開口部７２および７３の内部において、下層配線６０および上層配線６４の一部を覆っている。

図１６は、図１４で示した下層配線端子６２のＺ－Ｚ線での矢視断面図である。図１６に示すように開口部７２は、下層配線６０の端縁部上と、その近傍の保護絶縁膜６７および層間絶縁膜６３を貫通するように設けられており、開口部７２の底面では、下層配線６０の側面が露出している。そして、端子保護導電膜６８は、保護絶縁膜６７および層間絶縁膜６３の側面だけでなく、下層配線６０の側面も覆っている。

図１７は、図１４で示した上層配線端子６６のＺ－Ｚ線での矢視断面図である。図１７に示すように開口部７３は、上層配線６４の端縁部上と、その近傍の保護絶縁膜６７を貫通すると共に、上層配線６４の端縁部近傍の層間絶縁膜６３を貫通するように設けられており、開口部７３の底面では、上層配線６４の側面が露出している。そして、端子保護導電膜６８は、保護絶縁膜６７および層間絶縁膜６３の側面だけでなく、上層配線６４の側面も覆っている。

＜実施の形態１＞
以下、本発明に係る実施の形態１のタッチパネルについて説明する。図１８は、図４に示したメッシュ状の細線の束で構成されるＸ方向検出線４０（下層配線６０）およびＹ方向検出線４３（上層配線６４）が形成された領域のＹ－Ｙ線での矢視断面図である。

図１８に示すように下層配線６０は、透明基板１側から順に積層された下層配線透明膜６０３、下層配線半透過膜６０２および下層配線導電膜６０１を有している。上層配線６４は、層間絶縁膜６３側から順に積層された上層配線透明膜６４３、上層配線半透過膜６４２および上層配線導電膜６４１を有している。

下層配線透明膜６０３および上層配線透明膜６４３は、酸化物半導体で形成されており、例えばＩｎ（インジウム）、Ｇａ（ガリウム）、Ｚｎ（亜鉛）およびＯ（酸素）の化合物で構成される透明膜である。その厚さは、例えば３０ｎｍ～７０ｎｍ、望ましくは５０ｎｍ程度に形成されており、屈折率は１．７～２．４である。

下層配線半透過膜６０２および上層配線半透過膜６４２は、例えばＡｌ（アルミニウム）系合金の窒化膜であり窒素の組成比が３０～５０ａｔ％（ａｔｏｍｉｃ％）である窒化度が高い窒化Ａｌ膜である。その厚さは、例えば２０ｎｍ～８０ｎｍ、望ましくは５０ｎｍ程度に形成されている。

このような多層膜を下層配線６０および上層配線６４に用いることで、膜の表面での反射光と膜の裏面での反射光による干渉効果（光干渉効果）により、トータルの反射光の輝度が低下し、下層配線６０および上層配線６４による反射光が抑制される。

下層配線導電膜６０１および上層配線導電膜６４１は、例えばＣｕ（銅）、Ｎｄ（ネオジウム）、Ｎｉ（ニッケル）等の添加物を微量に添加されたＡｌ系合金である。その厚さは、例えば３００ｎｍ程度に形成されている。

なお、上記Ａｌ系合金の膜厚は配線抵抗と層間絶縁膜６３および保護絶縁膜６７の被覆性のバランスにより調整しても良い。このような積層膜で下層配線６０および上層配線６４を形成することで、透明基板１側、すなわち表示装置１００の視認側から入射する光に対するセンサ配線での反射光を低減することができ、外光下での表示性が向上する。

また、図２に示したＡ－Ａ線での矢視断面図を図１９に示す。図１９に示すように、下層配線６０のうち、透明基板１の端縁部（基板端縁部）に向かって延在する部分が検出線引き出し部４９ａを構成し、検出線引き出し部４９ａよりもさらに基板端縁部側に設けられた下層配線透明膜６０３が下層配線ショートリング６１、すなわち図２に示したＸ方向検出線ショートリング４２を構成している。

また、図２に示したＢ－Ｂ線での矢視断面図を図２０に示す。図２０に示すように、上層配線６４のうち、基板端縁部に向かって延在する部分が検出線引き出し部４９ｂを構成し、検出線引き出し部４９ｂよりもさらに基板端縁部側に設けられた上層配線透明膜６４３が上層配線ショートリング６５、すなわち図２に示したＹ方向検出線ショートリング４５を構成している。

図１９および図２０に示したように、検出線引き出し部４９ａおよび４９ｂを、それぞれ下層配線６０および上層配線６４と同じ積層膜で構成することで、製造工程を簡略化できる。

ここで、下層配線透明膜６０３および上層配線透明膜６４３のキャリア濃度を１×１０^１２／ｃｍ^３以下とすることで、酸化物半導体が半導体として機能するのに適したキャリア濃度となり、急激な電圧変化を抑制しつつ各配線間の帯電電荷の均一化が可能となり、静電気破壊を抑制することが可能となる。

なお、キャリア濃度が高過ぎると、静電気対策として設けるダイオード接続したスイッチング素子の半導体膜としても使用される酸化物半導体が導電体となり、ソース電極とドレイン電極との間が電気的に短絡した状態となる。逆に、キャリア濃度が低過ぎると、ソース電極とドレイン電極との間が絶縁状態となりＥＳＤによる電荷を逃がすことができなくなる。なお、ソース電極およびドレイン電極をエッチングにより形成した場合は、エッチングで生じた酸化物半導体の酸素欠損により当該酸化物半導体のキャリア濃度が増加する。下層配線透明膜６０３および上層配線透明膜６４３のキャリア濃度を１×１０^１２／ｃｍ^３以下とするためには、当該エッチング後に、酸化物半導体を酸素を含んだ雰囲気中でアニールするなどの処理を行う。

また、図２に示したショートリング接続部４６のＣ－Ｃ線での矢視断面図を図２１に示す。図２１に示すように、下層配線ショートリング６１を構成する下層配線透明膜６０３と、上層配線ショートリング６５を構成する上層配線透明膜６４３とは、保護絶縁膜６７および層間絶縁膜６３を貫通して下層配線透明膜６０３に達する開口部６９、保護絶縁膜６７を貫通して上層配線透明膜６４３に達する開口部７０および端子保護導電膜６８を介して電気的に接続されている。

下層配線ショートリング６１（Ｘ方向検出線ショートリング４２）と上層配線ショートリング６５（Ｙ方向検出線ショートリング４５）とを電気的に接続することで、層間絶縁膜６３を挟んだ配線間の電圧差を緩和でき、静電気破壊に対する防止効果がさらに向上する。

図１９では検出線引き出し部４９ａの構造を下層配線透明膜６０３、下層配線半透過膜６０２および下層配線導電膜６０１の積層構造として示したが、図２２で示されるように下層配線透明膜６０３の単層構造として、下層配線６０（Ｘ方向検出線４０）と下層配線ショートリング６１との間の接続抵抗をさらに高抵抗とすることで、配線からショートリングに急激に電流が流入することを抑制できる。

ショートリング接続部４６として、図２１では、下層配線透明膜６０３と上層配線透明膜６４３とが端子保護導電膜６８を介して電気的に接続される構成を示したが、図２３に示される断面構成としても良い。

すなわち、図２３に示すようにショートリング接続部４６の形成領域のみ、下層配線ショートリング６１を下層配線透明膜６０３、下層配線半透過膜６０２および下層配線導電膜６０１の積層構造とし、上層配線ショートリング６５を上層配線透明膜６４３、上層配線半透過膜６４２および上層配線導電膜６４１の積層構造としても良い。これにより、開口部６９および７０が浅くて済むので、製造工程を簡略化できる。

また、図２４に示すように層間絶縁膜６３を貫通して下層配線透明膜６０３に達する開口部７１を介して上層配線透明膜６４３が直接接続する構造としても良い。層間絶縁膜６３に開口部７１を形成する工程が増加するが、タッチパネル層２の配線形成完了前に下層配線ショートリング６１と上層配線ショートリング６５との間を高抵抗で接続することができるので、下層配線と上層配線との電気的接続が形成される前までの製造プロセスで発生する静電気破壊に対して対策を講じることが可能となり、歩留まりが向上する効果がより高まる。

また、図２４に示した構造に対して図２５に示すよう、開口部７１の開口端部において上層配線透明膜６４３の上に上層配線半透過膜６４２および上層配線導電膜６４１を積層した構造としても良く、上層配線６４での電気的接続の信頼性が向上する効果が得られる。

以上説明したように、実施の形態１のタッチパネルでは、検出配線間が高抵抗のショートリングで接続されているので、製造工程で発生する静電気等によるタッチパネルセンサのショート不良を抑制でき、歩留まりを向上することができる。

ただし、このような構成を最終形態まで維持していると、製品検査において配線ショートとして検出される場合もある。このため、このような場合には、最終形態となる前にショートリングを除去することが望ましい。

すなわち、図２６に示すように、複数の表示装置に対応するタッチパネル層２、カラーフィルター層３等の各パターンを対向側マザーガラス基板５０上に形成し、画素アレイ側マザーガラス基板（図示せず）と組み合わせた後に、破線で示す対向基板外形５１に沿って切断して個々の表示装置に分離する。この際、Ｘ方向検出線ショートリング４２およびＹ方向検出線ショートリング４５が設けられたショートリング領域は、対向基板外形５１より外側の基板切断領域に設けられているので、対向基板外形５１に沿った切断により除去される。これにより、ショートリングに検出線が接続されていることに起因する配線間ショートの検出を防止でき、オーバーキルによる歩留まりの低下を抑制できる。

なお、検出線引き出し部４９ａおよび４９ｂの抵抗が高く、タッチパネル駆動ＩＣのタッチ動作検出への影響がない場合、例えば、隣接配線間ショート等の不具合、ショートリング近傍での検出感度の低下等がない場合は、ショートリングを残したまま製品化することもできる。

Ｘ方向検出線ショートリング４２およびＹ方向検出線ショートリング４５の形成方法は、配線透明膜、配線半透過膜、配線導電膜を順に形成し、この積層膜の上に写真製版（フォトリソグラフィー）により、検出線、引き出し部およびショートリングが形成される領域を覆い、その他の領域が開口されたレジストパターンを形成する。このレジストパターンを用いて積層膜を上から順にエッチングして、検出線、引き出し部およびショートリングが形成される領域のみに上記の３層膜を残す。

レジストを剥離した後、検出線、引き出し部をパターニングするレジストパターンを写真製版により形成し、これを用いて、配線導電膜および配線半透過膜をエッチングし、レジストを剥離する。その後、露出した配線透明膜のダメージを酸素を含んだ雰囲気中でのアニール処理等により回復させることで、所望のキャリア濃度を有する高抵抗の酸化物半導体膜とする。

なお、上記では写真製版を２回行ったが、ショートリング部のレジスト膜厚を他の部分より薄く形成するハーフトーン露光を用いることで写真製版回数を削減することも可能である。

＜変形例＞
以上説明した実施の形態１では、Ｘ方向検出線ショートリング４２およびＹ方向検出線ショートリング４５を検出配線の最下層の酸化物半導体膜を用いて形成したが、これらを検出線と同じ多層膜で形成しても良い。

図２７は、実施の形態１の変形例の対向基板１６Ａの平面図である。なお、図２７においては、図２を用いて説明した対向基板１６と同一の構成については同一の符号を付し、重複する説明は省略する。

図２７に示す対向基板１６Ａにおいては、Ｘ方向検出線４０（６０）とＸ方向検出線ショートリング４２Ａ（６１）とは、検出線引き出し部４７ａを介して電気的に接続されており、Ｙ方向検出線４３（６４）とＹ方向検出線ショートリング４５Ａ（６５）とは、検出線引き出し部４７ｂを介して電気的に接続されている。

図２７に示したＤ－Ｄ線での矢視断面図を図２８に示す。図２８に示すように、下層配線透明膜６０３だけで単層の検出線引き出し部４７ａが構成され、検出線引き出し部４７ａよりもさらに基板端縁部側に設けられた下層配線ショートリング６１、すなわち図２７に示したＸ方向検出線ショートリング４２Ａは、Ｘ方向検出線４０と同じ下層配線透明膜６０３、下層配線半透過膜６０２および下層配線導電膜６０１の積層膜で構成されている。

図２７に示したＥ－Ｅ線での矢視断面図を図２９に示す。図２９に示すように、上層配線透明膜６４３だけで単層の検出線引き出し部４７ｂが構成され、検出線引き出し部４７ｂよりもさらに基板端縁部側に設けられた上層配線ショートリング６５、すなわち図２７に示したＹ方向検出線ショートリング４５Ａは、Ｙ方向検出線４３と同じ上層配線透明膜６４３、上層配線半透過膜６４２および上層配線導電膜６４１の積層膜で構成されている。

ここで、下層配線透明膜６０３および上層配線透明膜６４３である酸化物半導体膜のキャリア濃度を１×１０^１２／ｃｍ^３以下とすることで、酸化物半導体が半導体として機能するのに適したキャリア濃度となり、急激な電圧変化を抑制しつつ各配線間の帯電電荷の均一化が可能となり、静電気破壊を抑制することが可能となる。なお、キャリア濃度が高過ぎると、静電気対策として設けるダイオード接続したスイッチング素子の半導体膜としても使用される酸化物半導体が導電体となり、ソース電極とドレイン電極との間が電気的に短絡した状態となる。逆に、キャリア濃度が低過ぎると、ソース電極とドレイン電極との間が絶縁状態となりＥＳＤによる電荷を逃がすことができなくなる。

また、図２７示したショートリング接続部４６のＦ－Ｆ線での矢視断面図を図３０に示す。図３０に示すように、下層配線ショートリング６１を構成する下層配線積層膜と、上層配線ショートリング６５を構成する上層配線積層膜とは、保護絶縁膜６７および層間絶縁膜６３を貫通して下層配線導電膜６０１に達する開口部６９、保護絶縁膜６７を貫通して上層配線導電膜６４１に達する開口部７０および端子保護導電膜６８を介して電気的に接続されている。

下層配線ショートリング６１（Ｘ方向検出線ショートリング４２Ａ）と上層配線ショートリング６５（Ｙ方向検出線ショートリング４５Ａ）とを電気的に接続することで、層間絶縁膜６３を挟んだ配線間の電圧差を緩和でき、静電気破壊に対する防止効果がさらに向上する。

＜実施の形態２＞
以下、本発明に係る実施の形態２のタッチパネルについて説明する。図３１は、実施の形態２の対向基板１６Ｂの平面図である。なお、図３１においては、図２を用いて説明した対向基板１６と同一の構成については同一の符号を付し、重複する説明は省略する。

図３１に示す対向基板１６Ｂにおいては、それぞれのＸ方向検出線４０は、非線形素子４８ａ（第１の非線形素子）を介してＸ方向検出線ショートリング４２と電気的に接続されている。それぞれのＹ方向検出線４３は、非線形素子４８ｂ（第２の非線形素子）を介してＹ方向検出線ショートリング４５と電気的に接続されている。

また、Ｘ方向検出線ショートリング４２およびＹ方向検出線ショートリング４５は、下層配線ショートリング６１で形成されており、各ショートリングは同層にあるので直接に接続されている。

図３２は非線形素子４８ｂの構成を示す平面図である。図３２に示される非線形素子４８ｂは、Ｙ方向検出線４３（上層配線６４）と電気的に接続するゲート電極８０ａ（上層配線６４）、ソース電極８１ａ（下層配線６０）およびドレイン電極８２ｂ（下層配線６０）と、Ｙ方向検出線ショートリング４５（下層配線６０）と電気的に接続するゲート電極８０ｂ（上層配線６４）、ソース電極８１ｂ（下層配線６０）およびドレイン電極８２ａ（下層配線６０）と、チャネル部８３ａおよび８３ｂ（下層配線透明膜６０３）を有している。なお、上層配線６４および下層配線６０の積層膜の構成は実施の形態１と同様なので説明を省略する。

図３３は非線形素子４８ａの構成を示す平面図である。図３３に示される非線形素子４８ａは、Ｘ方向検出線４０（下層配線６０）と電気的に接続するゲート電極８０ａ（上層配線６４）、ソース電極８１ａ（下層配線６０）およびドレイン電極８２ｂ（下層配線６０）と、Ｘ方向検出線ショートリング４２（下層配線６０）と電気的に接続するゲート電極８０ｂ（上層配線６４）、ソース電極８１ｂ（下層配線６０）およびドレイン電極８２ａ（下層配線６０）と、チャネル部８３ａおよび８３ｂ（下層配線透明膜６０３）を有している。

図３２に示したＧ－Ｇ線での矢視断面図を図３４に示す。図３４に示すように、下層配線６０の積層膜で構成されたソース電極８１ａ（第１のソース電極）とドレイン電極８２ａ（第１のドレイン電極）との間、およびソース電極８１ｂ（第２のソース電極）とドレイン電極８２ｂ（第２のドレイン電極）との間には、下層配線６０の最下層の下層配線透明膜６０３で構成されるチャネル部８３ａ（第１のチャネル部）およびチャネル部８３ｂ（第２のチャネル部）がそれぞれ形成されている。

ソース電極８１ａおよび８１ｂ、ドレイン電極８２ａおよび８２ｂ、チャネル部８３ａおよび８３ｂは層間絶縁膜６３で覆われ、層間絶縁膜６３上には上層配線６４の積層膜で構成されたゲート電極８０ａおよび８０ｂが形成され、ゲート電極８０ａ（第１のゲート電極）およびゲート電極８０ｂ（第２のゲート電極）は保護絶縁膜６７で覆われている。

下層配線透明膜６０３である酸化物半導体膜のキャリア濃度を１×１０^１２／ｃｍ^３以下とすることで、層間絶縁膜６３をゲート絶縁膜８８とするトップゲート型のＴＦＴ構造を得ることができる。

図３２に示したＨ－Ｈ線での矢視断面図を図３５に示す。図３５に示すように、上層のゲート電極８０ａと下層のソース電極８１ａとは、保護絶縁膜６７を貫通してゲート電極８０ａに達する開口部７４と、保護絶縁膜６７および層間絶縁膜６３を貫通してソース電極８１ａに達する開口部７５とを介して、端子保護導電膜６８と同層に設けられた接続電極７６により電気的に接続されている。この接続によりＴＦＴのダイオード接続構造が形成されるので非線形特性を有する非線形素子を得ることができる。

また、図３２において上層のゲート電極８０ｂと下層のソース電極８１ｂとは接続電極７６により電気的に接続されている。この接続によりＴＦＴのダイオード接続構造が形成される。このように非線形素子４８ｂは、２つのダイオード接続構造により互いに逆並列に接続された２つのダイオードで構成される双方向ダイオードとなり、Ｙ方向検出線４３とＹ方向検出線ショートリング４５との間に製造時の静電破壊を防止するための保護回路が設けられた構成となる。

なお、図３３に示した非線形素子４８ａの構成も非線形素子４８ｂと同様であり、Ｘ方向検出線４０とＸ方向検出線ショートリング４２との間に製造時の静電破壊を防止するための保護回路が設けられた構成となる。

以上説明したように、実施の形態２のタッチパネルでは、非線形素子４８ａおよび４８ｂを下層配線６０および上層配線６４の形成工程で形成できるので、保護回路の形成のために半導体膜の形成工程を追加せずにＴＦＴの形成が可能となるので、大幅なプロセスの増加によるコストアップを抑制すると共に、製造時の静電気破壊による歩留まり低下を抑制することができる。

実施の形態２におけるソース電極、ドレイン電極、チャネル部の形成方法について、図３４の断面構造を例に取って説明する。透明基板１上に配線透明膜、配線半透過膜、配線導電膜を順に形成し、この積層膜の上に写真製版により、ソース電極８１ａおよび８１ｂ、ドレイン電極８２ａおよび８２ｂ、チャネル部８３ａおよび８３ｂを形成する領域が覆われ、他の領域が開口されたレジストパターンを形成する。このレジストパターンを用いて積層膜を上から順にエッチングして、ソース電極８１ａおよび８１ｂ、ドレイン電極８２ａおよび８２ｂ、チャネル部８３ａおよび８３ｂが形成される領域のみに上記の３層膜を残す。

レジストを剥離した後、ソース電極８１ａおよび８１ｂ、ドレイン電極８２ａおよび８２ｂをパターニングするレジストパターンを写真製版により形成し、これを用いて、配線導電膜および配線半透過膜をエッチングし、レジストを剥離する。その後、露出した配線透明膜のダメージを酸素を含んだ雰囲気中でのアニール処理等により回復させることで、所望のキャリア濃度を有する高抵抗の酸化物半導体膜とする。

なお、上記では写真製版を２回行ったが、チャネル部８３ａおよび８３ｂのレジスト膜厚を他の部分より薄く形成するハーフトーン露光を用いることで写真製版回数を削減することも可能である。

図３４に示した非線形素子４８ｂの断面図では、チャネル部８３ａおよび８３ｂ上は層間絶縁膜６３で覆われる構成となっていたが、図３６に示すようにチャネル部８３ａおよび８３ｂ上を絶縁膜８９ａ（第１の絶縁膜）および絶縁膜８９ｂ（第２の絶縁膜）で保護する構成としても良い。

絶縁膜８９ａおよび８９ｂの形成においては、上述したソース電極８１ａおよび８１ｂ、ドレイン電極８２ａおよび８２ｂをパターニングするレジストパターンを用いた２回目のエッチングにおいて、配線導電膜をエッチングした後にレジストを剥離し、配線半透過膜を露出させる。

配線半透過膜は窒化Ａｌ膜であり、それを酸素雰囲気で酸化させて絶縁性の酸化窒化Ａｌ膜または窒素雰囲気で窒化させて絶縁性の窒化Ａｌ膜となった絶縁膜８９ａおよび８９ｂを設けることで、酸化物半導体膜で構成される配線透明膜に与えるダメージを低減すると共に、ゲート絶縁膜、すなわち層間絶縁膜６３形成時の水素による影響を低減することができる。

すなわち、配線半透過膜をエッチングすると、その下の配線透明膜を構成する酸化物半導体膜の表面の組成および終端状態が変化し、また、層間絶縁膜６３形成時のプラズマ照射により酸化物半導体膜の終端状態が変化し、さらにプラズマ中の水素により酸化物半導体膜中の酸素結合が還元される。

しかし、絶縁膜８９ａおよび８９ｂとして配線半透過膜を残すことで、配線半透過膜をエッチングすることによるダメージは入らない。また、酸化物半導体膜上に絶縁膜が存在することで、層間絶縁膜６３形成時に酸化物半導体膜はプラズマに曝されることがないのでダメージが入らない。

さらに、酸化窒化Ａｌ膜または窒化Ａｌ膜は水素を透過しにくいので、ゲート絶縁膜、すなわち層間絶縁膜６３形成後に熱処理工程行う際に、ゲート絶縁膜中に含まれる水素が酸化物半導体中に移動することを抑制できる。水素が酸化物半導体中に多く含まれると酸素欠損が増加し、キャリア濃度が上昇して、望ましい状態の半導体膜とはならないが、酸化窒化Ａｌ膜または窒化Ａｌ膜を設けることで安定した非線形特性を有する非線形素子が得られる。

なお、ダイオード接続構造としては、図３５に示したように、上層のゲート電極８０ａと下層のソース電極８１ａとを端子保護導電膜６８と同層に設けられた接続電極７６により電気的に接続する構造以外に、図３７に示す構造としても良い。

すなわち、上層のゲート電極８０ａと下層のソース電極８１ａとは、層間絶縁膜６３を貫通してゲート電極８０ａに達する開口部７７を介して、ゲート電極８０ａを直接にソース電極８１ａに接続しても良い。開口部７７上にゲート電極８０ａを形成し、ゲート電極８０ａの最下層の上層配線透明膜６４３が開口部７７内に埋め込まれることでソース電極８１ａに接続される。

これに対応する非線形素子４８ｂおよび４８ａの平面図をそれぞれ図３８および図３９に示す。図３８および図３９に示すように、ゲート電極８０ａおよび８０ｂは、直接にソース電極８１ａおよび８１ｂに接続されている。このような構造とすることで、接続電極７６が不要となり、製造工程を簡略化できる。なお、図３８に示すＨ－Ｈ線での矢視断面図が図３７に対応する。

＜変形例＞
以上説明した実施の形態２では、Ｘ方向検出線ショートリング４２およびＹ方向検出線ショートリング４５を下層配線ショートリング６１で形成したが、上層配線ショートリング６５で形成しても良い。

この場合の非線形素子４８ｂの平面図を図４０に、非線形素子４８ａの平面図を図４１に示す。図４０に示すＧ－Ｇ線での矢視断面図は図３４と同じであり、図４０に示すＨ－Ｈ線での矢視断面図は図３５と同じである。

＜実施の形態３＞
以下、本発明に係る実施の形態３のタッチパネルについて説明する。図４２は、実施の形態３の対向基板１６Ｃの平面図である。なお、図４２においては、図２を用いて説明した対向基板１６と同一の構成については同一の符号を付し、重複する説明は省略する。

図４２に示す対向基板１６Ｃにおいては、それぞれのＸ方向検出線４０は、非線形素子４８ｃを介してＸ方向検出線ショートリング４２と電気的に接続されている。それぞれのＹ方向検出線４３は、非線形素子４８ｄを介してＹ方向検出線ショートリング４５と電気的に接続されている。

また、Ｘ方向検出線ショートリング４２およびＹ方向検出線ショートリング４５は、上層配線ショートリング６５で形成されており、各ショートリングは同層にあるので直接に接続されている。

図４３は非線形素子４８ｃの構成を示す平面図である。図４３に示される非線形素子４８ｃは、Ｘ方向検出線４０（下層配線６０）と電気的に接続するゲート電極８０ａ（下層配線６０）、ソース電極８１ａ（上層配線６４）およびドレイン電極８２ｂ（上層配線６４）と、Ｘ方向検出線ショートリング４２（上層配線６４）と電気的に接続するゲート電極８０ｂ（下層配線６０）、ソース電極８１ｂ（上層配線６４）およびドレイン電極８２ａ（上層配線６４）と、チャネル部８３ａおよび８３ｂ（上層配線透明膜６４３）を有している。なお、上層配線６４および下層配線６０の積層膜の構成は実施の形態１と同様なので説明を省略する。

図４４は非線形素子４８ｄの構成を示す平面図である。図４に示される非線形素子４８ｄは、Ｙ方向検出線４３（上層配線６４）と電気的に接続するゲート電極８０ａ（下層配線６０）、ソース電極８１ａ（上層配線６４）およびドレイン電極８２ｂ（上層配線６４）と、Ｙ方向検出線ショートリング４５（上層配線６４）と電気的に接続するゲート電極８０ｂ（下層配線６０）、ソース電極８１ｂ（上層配線６４）およびドレイン電極８２ａ（上層配線６４）と、チャネル部８３ａおよび８３ｂ（上層配線透明膜６４３）を有している。

図４３に示したＪ－Ｊ線での矢視断面図を図４５に示す。図４５に示すように、下層配線６０の積層膜で構成されたゲート電極８０ａおよび８０ｂは層間絶縁膜６３で覆われ、層間絶縁膜６３上には、ソース電極８１ａおよび８１ｂ、ドレイン電極８２ａおよび８２ｂ、チャネル部８３ａおよび８３ｂが形成されている。

チャネル部８３ａおよび８３ｂは、上層配線６４の積層膜で構成されたソース電極８１ａとドレイン電極８２ａとの間、およびソース電極８１ｂとドレイン電極８２ｂとの間にそれぞれ形成されており、どちらも上層配線６４の最下層の上層配線透明膜６４３で構成されている。

上層配線透明膜６４３である酸化物半導体膜のキャリア濃度を１×１０^１２／ｃｍ^３以下とすることで、層間絶縁膜６３をゲート絶縁膜８８とする逆スタガ型（またはボトムゲート型）のＴＦＴ構造を得ることができる。

図４３に示したＫ－Ｋ線での矢視断面図を図４６に示す。図４６に示すように、下層のゲート電極８０ａと上層のソース電極８１ａとは、保護絶縁膜６７および層間絶縁膜６３を貫通してゲート電極８０ａに達する開口部７４と、保護絶縁膜６７を貫通してソース電極８１ａに達する開口部７５とを介して、端子保護導電膜６８と同層に設けられた接続電極７６により電気的に接続されている。この接続によりＴＦＴのダイオード接続構造が形成されるので非線形特性を有する非線形素子を得ることができる。

また、図４３において下層のゲート電極８０ｂと上層のソース電極８１ｂとは接続電極７６により電気的に接続されている。この接続によりＴＦＴのダイオード接続構造が形成される。このように非線形素子４８ｄは、２つのダイオード接続構造により互いに逆並列に接続された２つのダイオードで構成される双方向ダイオードとなり、Ｙ方向検出線４３とＹ方向検出線ショートリング４５との間に製造時の静電破壊を防止するための保護回路が設けられた構成となる。

なお、図４４に示した非線形素子４８ｃの構成も非線形素子４８ｄと同様であり、Ｘ方向検出線４０とＸ方向検出線ショートリング４２との間に製造時の静電破壊を防止するための保護回路が設けられた構成となる。

以上説明したように、実施の形態３のタッチパネルでは、非線形素子４８ｃおよび４８ｄを下層配線６０および上層配線６４の形成工程で形成できるので、保護回路の形成のために半導体膜の形成工程を追加せずにＴＦＴの形成が可能となるので、大幅なプロセスの増加によるコストアップを抑制すると共に、製造時の静電気破壊による歩留まり低下を抑制することができる。

なお、実施の形態３におけるソース電極、ドレイン電極、チャネル部の形成方法については、実施の形態２の方法を上層配線に適用することで同様に形成されるので説明は省略する。

図４４に示した非線形素子４８ｄの断面図では、チャネル部８３ａおよび８３ｂ上は保護絶縁膜６７で覆われる構成となっていたが、図４７に示すようにチャネル部８３ａおよび８３ｂ上を絶縁膜８９ａおよび８９ｂで保護する構成としても良い。

絶縁膜８９ａおよび８９ｂの形成においては、実施の形態２において説明したソース電極８１ａおよび８１ｂ、ドレイン電極８２ａおよび８２ｂをパターニングするレジストパターンを用いた２回目のエッチングにおいて、配線導電膜をエッチングした後にレジストを剥離し、配線半透過膜を露出させる。

配線半透過膜を酸化させて絶縁性の酸化窒化Ａｌ膜または窒化させて絶縁性の窒化Ａｌ膜となった絶縁膜８９ａおよび８９ｂを設けることで、酸化物半導体膜で構成される配線透明膜に与えるダメージを低減すると共に、保護絶縁膜６７形成時の水素による影響を低減することができる。

絶縁膜８９ａおよび８９ｂとして配線半透過膜を残すことで、配線半透過膜をエッチングすることによるダメージは入らない。また、酸化物半導体膜上に絶縁膜が存在することで、層間絶縁膜６３形成時に酸化物半導体膜はプラズマに曝されることがないのでダメージが入らない。

さらに、酸化窒化Ａｌ膜または窒化Ａｌ膜は水素を透過しにくいので、保護絶縁膜６７形成後に熱処理工程行う際に、保護絶縁膜６７中に含まれる水素が酸化物半導体中に移動することを抑制できる。水素が酸化物半導体中に多く含まれると酸素欠損が増加し、キャリア濃度が上昇して、望ましい状態の半導体膜とはならないが、酸化窒化Ａｌ膜または窒化Ａｌ膜を設けることで安定した非線形特性を有する非線形素子が得られる。

なお、ダイオード接続構造としては、図４６に示したように、上層のソース電極８１ａと下層のゲート電極８０ａとを端子保護導電膜６８と同層に設けられた接続電極７６により電気的に接続する構造以外に、図４８に示す構造としても良い。

すなわち、上層のソース電極８１ａと下層のゲート電極８０ａとは、層間絶縁膜６３を貫通してゲート電極８０ａに達する開口部７７を介して、ゲート電極８０ａを直接にソース電極８１ａに接続しても良い。開口部７７上にソース電極８１ａを形成し、ソース電極８１ａの最下層の上層配線透明膜６４３が開口部７７内に埋め込まれることでゲート電極８０ａに接続される。

これに対応する非線形素子４８ｄおよび４８ｃの平面図をそれぞれ図４９および図５０に示す。図４９および図５０に示すように、ゲート電極８０ａおよび８０ｂは、直接にソース電極８１ａおよび８１ｂに接続されている。このような構造とすることで、接続電極７６が不要となり、製造工程を簡略化できる。なお、図４９に示すＫ－Ｋ線での矢視断面図が図４８に対応する。

＜変形例１＞
以上説明した実施の形態３では、Ｘ方向検出線ショートリング４２およびＹ方向検出線ショートリング４５を上層配線ショートリング６５で形成したが、下層配線ショートリング６１で形成しても良い。この場合の非線形素子４８ｄの平面図を図５１に、非線形素子４８ｃの平面図を図５２に示す。

＜変形例２＞
以上説明した実施の形態３では、図４５に示したように、ソース電極８１ａおよび８１ｂとドレイン電極８２ａおよび８２ｂは、ゲート電極８０ａおよび８０ｂと上下において重なった部分を有していなかったが、図５３に示すように、ソース電極８１ａとドレイン電極８２ａとの間隔およびソース電極８１ａとドレイン電極８２ａとの間隔を狭くすることで、ゲート電極８０ａおよび８０ｂが、ソース電極８１ａおよび８１ｂ、ドレイン電極８２ａおよび８２ｂと上下において部分的に重なった構成としても良い。

このような構成とすることで、ＴＦＴのチャネル長を短くできるので順方向電圧（Ｖｆ）を低く設定でき、また、ソース電極とドレイン電極との間隔を狭くすることで非線形素子の形成スペースを縮小でき額縁領域を狭くすることができる。

＜変形例３＞
以上説明した実施の形態３では、図４２に示したように、Ｘ方向検出線接続端子４１およびＹ方向検出線接続端子４４は、それぞれＸ方向検出線４０およびＹ方向検出線４３の端部外方に配置した構成を示したが、図５４に示すように対向基板１６Ｃの１つの端縁部に集め、Ｘ方向検出線接続端子４１およびＹ方向検出線接続端子４４とは、引き回し配線ＥＬによって電気的に接続する構成としても良い。

このような構成は、実施の形態１の対向基板１６、実施の形態２の対向基板１６Ａおよび実施の形態１６Ｂにおいても適用可能である。

＜変形例４＞
以上説明した実施の形態３では、図４２に示したように、Ｘ方向検出線ショートリング４２およびＹ方向検出線ショートリング４５は同層にあるものとして説明したが、それぞれが異なる層に設けられ、また、非線形素子も異なる構造としても良い。これは、実施の形態２においても同じである。

＜実施の形態４＞
以下、本発明に係る実施の形態４のタッチパネルについて説明する。図５５は、実施の形態４の対向基板１６Ｄの平面図である。なお、図５５においては、図２を用いて説明した対向基板１６と同一の構成については同一の符号を付し、重複する説明は省略する。

図５５に示す対向基板１６Ｄにおいては、それぞれのＸ方向検出線４０は、非線形素子４８ｅ（第１の非線形素子）を介してＸ方向検出線ショートリング４２と電気的に接続されると共に、Ｘ方向検出線ショートリング４２と直接に接続されている。また、それぞれのＹ方向検出線４３は、非線形素子４８ｆ（第２の非線形素子）を介してＹ方向検出線ショートリング４５と電気的に接続されると共に、と直接に接続されている。

ここで、対向基板１６Ｄにおいては、Ｘ方向検出線ショートリング４２は、図に向かって対向基板１６Ｄの下側端縁部の、Ｘ方向検出線接続端子４１の配列よりも内側に配置され、Ｘ方向検出線接続端子４１の配列に隣接しており、Ｘ方向検出線ショートリング４２がＸ方向検出線接続端子４１に電気的に接続されている。

また、Ｙ方向検出線ショートリング４５は、図に向かって対向基板１６Ｄの右側端縁部の、Ｙ方向検出線接続端子４４の配列よりも内側に配置され、Ｙ方向検出線接続端子４４の配列に隣接しており、Ｙ方向検出線ショートリング４５がＹ方向検出線接続端子４４に電気的に接続されている。

対向基板１６Ｄにおいては、Ｘ方向検出線４０は下層配線６０で形成されており、Ｘ方向検出線ショートリング４２は上層配線ショートリング６５で形成されており、Ｙ方向検出線ショートリング４５は下層配線ショートリング６１で形成されているので、Ｘ方向検出線ショートリング４２とＹ方向検出線ショートリング４５は、ショートリング接続部４６で接続されている。なお、ショートリング接続部４６の断面構造は図２３に示した構造を採ることができ、説明は省略する。

図５６は非線形素子４８ｅの構成を示す平面図である。図５６に示される非線形素子４８ｅは、Ｘ方向検出線４０（下層配線６０）と電気的に接続するゲート電極８０ａ（下層配線６０）、ソース電極８１ａ（上層配線６４）およびドレイン電極８２ｂ（上層配線６４）と、Ｘ方向検出線ショートリング４２（上層配線６４）と電気的に接続するゲート電極８０ｂ（下層配線６０）、ソース電極８１ｂ（上層配線６４）およびドレイン電極８２ａ（上層配線６４）と、チャネル部８３ａおよび８３ｂ（上層配線透明膜６４３）を有している。なお、上層配線６４および下層配線６０の積層膜の構成は実施の形態１と同様なので説明を省略する。

図５６に示したＬ－Ｌ線での矢視断面図を図５７に示す。図５７に示すように、下層配線６０の積層膜で構成されたゲート電極８０ａおよび８０ｂは層間絶縁膜６３で覆われ、層間絶縁膜６３上には、ソース電極８１ａおよび８１ｂ、ドレイン電極８２ａおよび８２ｂ、チャネル部８３ａおよび８３ｂが形成されている。

なお、図５３に示したように、ゲート電極８０ａおよび８０ｂが、ソース電極８１ａおよび８１ｂ、ドレイン電極８２ａおよび８２ｂと上下において部分的に重なった構成としても良い。

図５８は非線形素子４８ｆの構成を示す平面図である。図５８に示される非線形素子４８ｆは、Ｙ方向検出線４３（上層配線６４）と電気的に接続するゲート電極８０ａ（上層配線６４）、ソース電極８１ａ（下層配線６０）およびドレイン電極８２ｂ（下層配線６０）と、Ｙ方向検出線ショートリング４５（下層配線６０）と電気的に接続するゲート電極８０ｂ（上層配線６４）、ソース電極８１ｂ（下層配線６０）およびドレイン電極８２ａ（下層配線６０）と、チャネル部８３ａおよび８３ｂ（下層配線透明膜６０３）を有している。

図５８に示したＭ－Ｍ線での矢視断面図を図５９に示す。図５９に示すように、下層配線６０の積層膜で構成されたソース電極８１ａとドレイン電極８２ａとの間、およびソース電極８１ｂとドレイン電極８２ｂとの間には、下層配線６０の最下層の下層配線透明膜６０３で構成されるチャネル部８３ａおよび８３ｂがそれぞれ形成されている。

ソース電極８１ａおよび８１ｂ、ドレイン電極８２ａおよび８２ｂ、チャネル部８３ａおよび８３ｂは層間絶縁膜６３で覆われ、層間絶縁膜６３上には上層配線６４の積層膜で構成されたゲート電極８０ａおよび８０ｂが形成され、ゲート電極８０ａおよび８０ｂは保護絶縁膜６７で覆われている。

また、図５６において、下層のゲート電極８０ａと上層のソース電極８１ａとは接続電極７６により電気的に接続され、下層のゲート電極８０ｂと上層のソース電極８１ｂとは接続電極７６により電気的に接続されている。この接続により非線形素子４８ｅは、２つのダイオード接続構造により互いに逆並列に接続された２つのダイオードで構成される双方向ダイオードとなり、Ｘ方向検出線４０とＸ方向検出線ショートリング４２との間に製造時の静電破壊を防止するための保護回路が設けられた構成となる。

同様に、非線形素子４８ｆも２つのダイオード接続構造により互いに逆並列に接続された２つのダイオードで構成される双方向ダイオードとなり、Ｙ方向検出線４３とＹ方向検出線ショートリング４５との間に製造時の静電破壊を防止するための保護回路が設けられた構成となる。

以上説明したように、実施の形態４のタッチパネルでは、非線形素子４８ｅおよび４８ｆを下層配線６０および上層配線６４の形成工程で形成できるので、保護回路の形成のために半導体膜の形成工程を追加せずにＴＦＴの形成が可能となるので、大幅なプロセスの増加によるコストアップを抑制すると共に、製造時の静電気破壊による歩留まり低下を抑制することができる。

また、Ｘ方向検出線ショートリング４２がＸ方向検出線接続端子４１の近傍に配置され、Ｘ方向検出線接続端子４１に電気的に直接接続されるので、対向基板１６Ｄの構造を簡略化できる。同様に、Ｙ方向検出線ショートリング４５がＹ方向検出線接続端子４４の近傍にされ、Ｙ方向検出線接続端子４４に電気的に直接接続されるので、対向基板１６Ｄの構造を簡略化できる。

＜変形例１＞
以上説明した実施の形態４では、図５５に示したように、Ｘ方向検出線接続端子４１およびＹ方向検出線接続端子４４は、それぞれＸ方向検出線４０およびＹ方向検出線４３の端部外方に配置した構成を示したが、図６０に示すようにＸ方向検出線ショートリング４２、Ｙ方向検出線ショートリング４５、非線形素子４８ｅおよび４８ｆと共に、対向基板１６Ｄの１つの端縁部に集め、Ｘ方向検出線接続端子４１およびＹ方向検出線接続端子４４とは、引き回し配線ＥＬによって電気的に接続する構成としても良い。

このような構成を採ることで、Ｘ方向検出線接続端子４１およびＹ方向検出線接続端子４４の近傍に、それぞれＸ方向検出線ショートリング４２およびＹ方向検出線ショートリング４５を配置する実施の形態４においては、複数の非線形素子が近接して配置されることとなり、非線形素子を離散して配置するより特性が揃った非線形素子を得ることができ、帯電分布をより均一化することが可能となる。

ここで、特性が揃う理由は、薄膜を形成する場合、膜厚および膜質を均一に形成することは困難であり、分布が発生する。一般的に分布はマザーガラス基板上で緩やかに変化するので、離れた場所に比べて近い場所の方が分布による差が小さくなり、複数の非線形素子を近接して配置することで、特性が揃うこととなる。

また、帯電分布をより均一化できる理由は、素子特性が異なると検出線からショートリングに非線形素子を介して電荷を移送する際の移送特性が異なり、その結果、残留電荷量に差が発生する可能性がある。しかし素子特性が揃っていると残留電荷の差がより小さくなり、帯電分布がより均一化される。

＜変形例２＞
図５７に示した非線形素子４８ｅの断面図では、チャネル部８３ａおよび８３ｂ上は保護絶縁膜６７で覆われる構成となっていたが、図４７に示したようにチャネル部８３ａおよび８３ｂ上を絶縁膜８９ａおよび８９ｂで保護する構成としても良い。

絶縁膜８９ａおよび８９ｂを設けることで、酸化物半導体膜で構成される配線透明膜に与えるダメージを低減すると共に、保護絶縁膜６７形成時の水素による影響を低減することができ、安定した非線形特性を有する非線形素子が得られる。

また、図５９に示した非線形素子４８ｆの断面図では、チャネル部８３ａおよび８３ｂ上は層間絶縁膜６３で覆われる構成となっていたが、図３６に示したようにチャネル部８３ａおよび８３ｂ上を絶縁膜８９ａおよび８９ｂで保護する構成としても良い。

絶縁膜８９ａおよび８９ｂを設けることで、酸化物半導体膜で構成される配線透明膜に与えるダメージを低減すると共に、層間絶縁膜６３形成時の水素による影響を低減することができ、安定した非線形特性を有する非線形素子が得られる。

＜非線形素子の遮光＞
表示装置において、薄膜トランジスタの酸化物半導体で構成されるチャネル部は、外光およびバックライト光から遮光されていることが望ましく、対向基板上に設けられる非線形素子はバックライト光から遮光されている。

＜第１の例＞
図６１は非線形素子を遮光するための構成を備えた対向基板１６Ｘの端縁部近傍の表示装置１００Ａの構成を示す部分断面図である。なお、図６１においては、図１を用いて説明した表示装置１００と同一の構成については同一の符号を付し、重複する説明は省略する。

酸化物半導体で構成される非線形素子のチャネル部８３の表示領域側の端面は、筐体１４（フロントフレーム）の表示領域側の端面より距離Ｗ１だけ透明基板１の端縁部側に位置しており、かつカラーフィルター層３のブラックマトリクス３０の表示領域側の端面より距離Ｗ２だけ透明基板１の端縁部側に位置している。これにより、外光およびバックライト光がチャネル部８３に到達することを防止している。なお、距離Ｗ１およびＷ２は、透明基板１、偏光フィルム９、保護絶縁膜６７および層間絶縁膜６３の膜厚および組み立て精度等により適宜最適に設定すれば良い。

図６２は非線形素子を遮光するための構成を備えた対向基板１６Ｘの端縁部近傍の表示装置１００Ｂの構成を示す部分断面図である。なお、図６２においては、図１を用いて説明した表示装置１００と同一の構成については同一の符号を付し、重複する説明は省略する。

図６２に示す表示装置１００Ｂにおいては、外光入射側は筐体１４で遮光するのではなく保護ガラス１１の裏面に設けた黒枠印刷３６で遮光する。黒枠印刷３６は、保護ガラス１１の端面から表示領域近傍まで設けられ、チャネル部８３の表示領域側の端面は、黒枠印刷３６の表示領域側の端面より距離Ｗ３だけ透明基板１の端縁部側に位置しており、かつカラーフィルター層３のブラックマトリクス３０の表示領域側の端面より距離Ｗ２だけ透明基板１の端縁部側に位置している。これにより、外光およびバックライト光がチャネル部８３に到達することを防止している。

図６３は非線形素子を備えた対向基板１６Ｙの端縁部近傍の表示装置１００Ｃの構成を示す部分断面図である。なお、図６３においては、図１を用いて説明した表示装置１００と同一の構成については同一の符号を付し、重複する説明は省略する。

図６３に示す表示装置１００Ｃにおいては、画素アレイ基板１５の透明基板４上の画素アレイ層５内にメタルパターン３５を形成している。メタルパターン３５は、透明基板４の液晶部６側の主面の端縁部に設けられ、チャネル部８３の表示領域側の端面は、筐体１４の表示領域側の端面より距離Ｗ１だけ透明基板１の端縁部側に位置しており、かつメタルパターン３５の表示領域側の端面より距離Ｗ６だけ透明基板１の端縁部側に位置している。これにより、外光およびバックライト光がチャネル部８３に到達することを防止している。

なお、メタルパターン３５は、画素アレイ基板１５に設けられるゲート配線２０（図１０）およびソース配線２１（図１０）等と同層の金属膜であり、ゲート配線２０およびソース配線２１と同じ工程で、同じ材質で形成される。なお、金属材料として、Ａｌ（合金）、Ｍｏ（合金）、Ｃｒ（合金）、Ｃｕ（合金）、ＴｉおよびＴａまたはこれらの積層膜が挙げられる。

＜第２の例＞
図６４は非線形素子を備えた対向基板１６Ｙの端縁部近傍の表示装置１００Ｄの構成を示す部分断面図である。なお、図６４においては、図１を用いて説明した表示装置１００と同一の構成については同一の符号を付し、重複する説明は省略する。

図６４に示す表示装置１００Ｄにおいては、外光入射側は筐体１４で遮光するのではなく保護ガラス１１の裏面に設けた黒枠印刷３６で遮光する。黒枠印刷３６は、保護ガラス１１の端面から表示領域近傍まで設けられ、チャネル部８３の表示領域側の端面は、黒枠印刷３６の表示領域側の端面より距離Ｗ３だけ透明基板１の端縁部側に位置しており、かつ画素アレイ層５内に設けたメタルパターン３５の表示領域側の端面より距離Ｗ６だけ透明基板１の端縁部側に位置している。これにより、外光およびバックライト光がチャネル部８３に到達することを防止している。

＜第３の例＞
図６５は非線形素子を備えた対向基板１６Ｚの端縁部近傍の表示装置２００Ａの構成を示す部分断面図である。なお、図６５においては、図９を用いて説明した表示装置２００と同一の構成については同一の符号を付し、重複する説明は省略する。

図６５に示す表示装置２００Ａにおいては、透明基板１上にカラーフィルター層３が配置され、カラーフィルター層３上にタッチパネル層２が配置されている。

非線形素子のチャネル部８３の表示領域側の端面は、カラーフィルター層３のブラックマトリクス３０の表示領域側の端面より距離Ｗ２だけ透明基板１の端縁部側に位置し、かつ、画素アレイ層５内に設けたメタルパターン３５の表示領域側の端面より距離Ｗ６だけ透明基板１の端縁部側に位置している。これにより、外光およびバックライト光がチャネル部８３に到達することを防止している。

なお、図６１～図６５においては、対向基板側のチャネル部８３が下層配線透明膜６０３で形成された場合を示したが、上層配線透明膜６４３で形成しても良い。その場合は、
ただし、層間絶縁膜６３上にチャネル部８３が形成されるので、層間絶縁膜６３の厚みを考慮して配置位置を設定する。

＜他の適用例＞
以上説明した実施の形態１～４においては、液晶表示装置を例に採って説明したが、自発光素子をマトリクス状に配置し、発光状態で表示を変更するマトリクス型の発光表示装置であれば、実施の形態１～４で説明した対向基板の構成は適用可能である。マトリクス型の発光表示装置としては、液晶表示装置の他に、例えば、ＯＬＥＤ（Organic Light Emitting Diode）、マイクロＬＥＤ等が挙げられる。

以上説明した実施の形態１～４においては、対向基板１６にカラーフィルター層３を設けたが、画素アレイ基板１５の内側にカラーフィルターを設けるカラーフィルタ・オン・アレイ（ＣＯＡ）としても良い。

なお、本発明は、その発明の範囲内において、各実施の形態を自由に組み合わせたり、各実施の形態を適宜、変形、省略することが可能である。

２タッチパネル層、５画素アレイ基板、１６対向基板、４０Ｘ方向検出線、４２Ｘ方向検出線ショートリング、４３Ｙ方向検出線、４５Ｙ方向検出線ショートリング、４６ショートリング接続部、４８ａ，４８ｂ，４８ｅ，４８ｆ非線形素子、４９ａ，４９ｂ検出線引き出し部、６０下層配線、６３層間絶縁膜、６４上層配線、６７保護絶縁膜、８０ａ，８０ｂゲート電極、８１ａ，８１ｂソース電極、８２ａ，８２ｂドレイン電極、８３ａ，８３ｂチャネル部、８８ゲート絶縁膜、８９ａ，８９ｂ絶縁膜、６０１下層配線導電膜、６０２下層配線半透過膜、６０３下層配線透明膜、６４１上層配線導電膜、６４２上層配線半透過膜、６４３上層配線透明膜。

Claims

複数の画素がマトリクス状に設けられたアレイ基板と、
前記アレイ基板と対向して配置され、透明基板上にタッチパネル層を有する対向基板と、を備え、
前記対向基板は、
第１の方向に配列される第１の検出線と、
前記第１の方向とは直交する第２の方向に配列される第２の検出線と、
前記第１の検出線の配列の一方の外側に、前記第１の検出線の配列に沿って設けられた第１の周辺配線と、
前記第２の検出線の配列の一方の外側に、前記第２の検出線の配列に沿って設けられた第２の周辺配線と、を有し、
前記タッチパネル層は、
前記透明基板側から順に、下層配線透明膜、下層配線半透過膜および下層配線導電膜が積層された下層配線と、
前記下層配線を覆う層間絶縁膜と、
前記層間絶縁膜上に前記層間絶縁膜側から順に、上層配線透明膜、上層配線半透過膜および上層配線導電膜が積層されて構成される上層配線と、
前記上層配線を覆う保護絶縁膜と、を有し、
前記第１の検出線は、前記下層配線で構成され、
前記第２の検出線は、前記上層配線で構成され、
前記第１の周辺配線は、前記下層配線透明膜で構成され、
前記第２の周辺配線は、前記上層配線透明膜で構成され、
前記第１の周辺配線は、
前記下層配線を構成する前記下層配線透明膜を少なくとも有する第１の引き出し部を介して前記第１の検出線と電気的に接続され、
前記第２の周辺配線は、
前記上層配線を構成する前記上層配線透明膜を少なくとも有する第２の引き出し部を介して前記第２の検出線と電気的に接続され、
前記第１の周辺配線と前記第２の周辺配線とは、接続部を介して互いに電気的に接続されており、
前記下層配線透明膜および前記上層配線透明膜は、酸化物半導体膜で構成される、タッチパネル。
前記第１の引き出し部は、
前記下層配線透明膜、前記下層配線半透過膜および前記下層配線導電膜を有して構成され、
前記第２の引き出し部は、
前記上層配線透明膜、前記上層配線半透過膜および前記上層配線導電膜を有して構成される、請求項１記載のタッチパネル。
前記第１の周辺配線は、
少なくとも前記接続部と接する部分が前記下層配線透明膜、前記下層配線半透過膜および前記下層配線導電膜の積層膜で構成され、
前記第２の周辺配線は、
少なくとも前記接続部と接する部分が前記上層配線透明膜、前記上層配線半透過膜および前記上層配線導電膜の積層膜で構成される、請求項１記載のタッチパネル。
前記下層配線透明膜および前記上層配線透明膜は、
キャリア濃度が１×１０^１２／ｃｍ^３以下で構成される、請求項１記載のタッチパネル。
前記下層配線半透過膜および前記上層配線半透過膜は、
アルミニウム系合金の窒化膜であって、窒素の組成比は３０～５０ａｔｏｍｉｃ％であり、
前記下層配線透明膜および前記上層配線透明膜の屈折率は、１．７～２．４である、請求項１記載のタッチパネル。