JP7331930B2 - 積層型ｌｃフィルタ - Google Patents

Description

本発明は、多層基板の内部にインダクタとキャパシタとが形成された積層型ＬＣフィルタに関する。

特許文献１（特開２００８-１６７１５７号公報）に、積層型ＬＣフィルタが開示されている。特許文献１に開示された積層型ＬＣフィルタは、ハイパスフィルタである。

特許文献１に開示された積層型ＬＣフィルタは、複数の基材層が積層された多層基板を備えている。基材層を貫通してビア電極が形成されている。基材層の層間に、線路電極とキャパシタ電極とが形成されている。ビア電極と線路電極とによって、インダクタが形成されている。キャパシタ電極によって、キャパシタが形成されている。

特開２００８-１６７１５７号公報

特許文献１に開示されたような積層型ＬＣフィルタにおいて、外部から内部へのノイズの浸入、および、内部から外部へのノイズの放射を抑制するために、多層基板の層間または主面に、シールド電極を設けることが求められる場合がある。一方、多層基板の内部に、一端が信号ラインに接続され、他端がグランドに接続された、シャントインダクタが設けられる場合がある。

シールド電極は、通常、グランドに接続されるため、多層基板の内部において、シャントインダクタの信号ライン側の端部と、シールド電極とが近接すると、信号ライン側の端部とシールド電極との間に大きな浮遊容量が発生する場合がある。この浮遊容量はシャントインダクタと並列に形成されるものであるため、この浮遊容量が大きいと、通過帯域が狭帯域化し、かつ、リターンロスが大きくなる虞があった。

そこで本発明は、インダクタの信号ライン側の端部とシールド電極との間に浮遊容量が発生するのを抑制し、通過帯域の狭帯域化を抑制し、かつ、リターンロスを改善した積層型ＬＣフィルタを提供することを目的とする。

本発明の一実施形態にかかる積層型ＬＣフィルタは、従来の課題を解決するために、複数の基材層が積層された、第１主面と第２主面とを有する多層基板と、基材層を貫通して形成されたビア電極と、基材層の層間に形成された線路電極およびキャパシタ電極と、多層基板の第１主面に形成された、第１端子、第２端子、グランド端子と、を備え、ビア電極および線路電極の少なくとも一方によってインダクタが形成され、キャパシタ電極によってキャパシタが形成され、第１端子と第２端子との間に信号ラインが形成され、信号ラインの途中に第３キャパシタが接続され、第１端子と第３キャパシタとの間の信号ラインと、グランド端子との間に、第１キャパシタと、第１インダクタとが、この順番に直列に接続され、第３キャパシタと第２端子との間の信号ラインと、グランド端子との間に、第２キャパシタと、第２インダクタとが、この順番に直列に接続され、多層基板の第２主面に近い側の基材層の層間、または、多層基板の第２主面に形成された、シールド電極と、シールド電極とグランド端子との間に接続された第３インダクタと、を更に備え、多層基板において、第１インダクタのグランド端子側の端部は、シールド電極に接続され、第１インダクタの信号ライン側の端部は、基材層の積層方向において、第１インダクタのグランド端子側の端部より、第１主面側に位置し、第２インダクタのグランド端子側の端部は、シールド電極に接続され、第２インダクタの信号ライン側の端部は、基材層の積層方向において、第２インダクタのグランド端子側の端部より、第１主面側に位置するものとする。

本発明の積層型ＬＣフィルタは、第１インダクタの信号ライン側の端部とシールド電極との間に発生する浮遊容量、および、第２インダクタの信号ライン側の端部とシールド電極との間に発生する浮遊容量が抑制されているため、通過帯域の狭帯域化が抑制され、かつ、リターンロスが改善されている。

図１（Ａ）は、第２主面側から見た実施形態にかかる積層型ＬＣフィルタ１００の斜視図である。図１（Ｂ）は、第１主面側から見た積層型ＬＣフィルタ１００の斜視図である。 積層型ＬＣフィルタ１００の分解斜視図である。 積層型ＬＣフィルタ１００の等価回路図である。 比較例にかかる積層型ＬＣフィルタ５００の分解斜視図である。 積層型ＬＣフィルタ５００の等価回路図である。 積層型ＬＣフィルタ１００の特性図である。 積層型ＬＣフィルタ５００の特性図である。

以下、図面とともに、本発明を実施するための形態について説明する。

なお、各実施形態は、本発明の実施の形態を例示的に示したものであり、本発明が実施形態の内容に限定されることはない。また、異なる実施形態に記載された内容を組合せて実施することも可能であり、その場合の実施内容も本発明に含まれる。また、図面は、明細書の理解を助けるためのものであって、模式的に描画されている場合があり、描画された構成要素または構成要素間の寸法の比率が、明細書に記載されたそれらの寸法の比率と一致していない場合がある。また、明細書に記載されている構成要素が、図面において省略されている場合や、個数を省略して描画されている場合などがある。

図１（Ａ）、（Ｂ）、図２、図３に、本発明の実施形態にかかる積層型ＬＣフィルタ１００を示す。ただし、図１（Ａ）は、第２主面（上側主面）側から見た積層型ＬＣフィルタ１００の斜視図である。図１（Ｂ）は、第１主面（下側主面）側から見た積層型ＬＣフィルタ１００の斜視図である。図２は、積層型ＬＣフィルタ１００の分解斜視図である。図３は、積層型ＬＣフィルタ１００の等価回路図である。

なお、図１（Ａ）、（Ｂ）、図２には、それぞれ、積層型ＬＣフィルタ１００の高さ方向Ｔ、長さ方向Ｌ、幅方向Ｗを矢印で示しているが、以下の説明において、これらの方向に言及する場合がある。なお、高さ方向Ｔとは、後述する多層基板１が積層される方向である。長さ方向Ｌとは、後述する第１端子Ｔ１と第２端子Ｔ２とが配置される方向である。幅方向Ｗとは、高さ方向Ｔと長さ方向Ｌに各々直交する方向である。

積層型ＬＣフィルタ１００は、多層基板１を備えている。多層基板１は、高さ方向Ｔにおいて表裏対向する第１主面１Ａ、第２主面１Ｂと、幅方向Ｗにおいて表裏対向する第１側面１Ｃ、第２側面１Ｄと、長さ方向Ｌにおいて表裏対向する第１端面１Ｅ、第２端面１Ｆとを備えている。

多層基板１の第１主面１Ａに、第１端子Ｔ１と、第２端子Ｔ２と、２つのグランド端子Ｇ１、Ｇ２と、第１浮き端子Ｆ１と、第２浮き端子Ｆ２とが形成されている。第１主面１Ａにおいて、第１端子Ｔ１と第１浮き端子Ｆ１とが、幅方向Ｗに並べて形成されている。グランド端子Ｇ１とグランド端子Ｇ２とが、幅方向Ｗに並べて形成されている。第２端子Ｔ２と第２浮き端子Ｆ２とが、幅方向Ｗに並べて形成されている。第１端子Ｔ１および第１浮き端子Ｆ１と、グランド端子Ｇ１およびグランド端子Ｇ２と、第２端子Ｔ２および第２浮き端子Ｆ２とが、長さ方向Ｌに並べて形成されている。

多層基板１は、複数の基材層１ａ～１ｑが積層されたものからなる。多層基板１（基材層１ａ～１ｑ）は、たとえば、低温同時焼成セラミックスにより形成することができる。ただし、多層基板１の材質は低温同時焼成セラミックスに限定されず、他の種類のセラミックスや、樹脂等であってもよい。

以下に、基材層１ａ～１ｑ、それぞれの構成について説明する。

基材層１ａの下側主面（第１主面１Ａ）に、上述したとおり、第１端子Ｔ１と、第２端子Ｔ２と、２つのグランド端子Ｇ１、Ｇ２と、第１浮き端子Ｆ１と、第２浮き端子Ｆ２とが形成されている。なお、図２においては、描画の便宜上、第１端子Ｔ１、第２端子Ｔ２、グランド端子Ｇ１、Ｇ２、第１浮き端子Ｆ１、第２浮き端子Ｆ２を、基材層１ａから離して、破線で示している。

基材層１ａの両主面間を貫通して、ビア電極２ａ、２ｂ、２ｃ、２ｄ、２ｅ、２ｆが形成されている。

基材層１ｂの両主面間を貫通して、上述したビア電極２ａ、２ｂ、２ｃ、２ｄ、２ｅ、２ｆが形成されている。

基材層１ｃの上側主面に、線路電極３ａ、３ｂ、３ｃが形成されている。

基材層１ｃの両主面間を貫通して、上述したビア電極２ａ、２ｂ、２ｅ、２ｆが形成されている。

基材層１ｄの上側主面に、線路電極３ｄ、３ｅ、３ｆが形成されている。

基材層１ｄの両主面間を貫通して、上述したビア電極２ａ、２ｂ、２ｅ、２ｆと、新たなビア電極２ｇ、２ｈ、２ｉが形成されている。

基材層１ｅの上側主面に、線路電極３ｇが形成されている。

基材層１ｅの両主面間を貫通して、上述したビア電極２ｇ、２ｈ、２ｉが形成されている。

基材層１ｆの上側主面に、キャパシタ電極４ａ、４ｂが形成されている。キャパシタ電極４ａとキャパシタ電極４ｂとは、相互に接続されている。

基材層１ｆの両主面間を貫通して、上述したビア電極２ｇ、２ｈと、新たなビア電極２ｊが形成されている。

基材層１ｇの上側主面に、キャパシタ電極４ｃ、４ｄが形成されている。

基材層１ｇの両主面間を貫通して、上述したビア電極２ｇ、２ｈ、２ｊが形成されている。

基材層１ｈの上側主面に、キャパシタ電極４ｅ、４ｆが形成されている。

基材層１ｈの両主面間を貫通して、上述したビア電極２ｊが形成されている。

基材層１ｉの上側主面に、線路電極３ｈ、３ｉが形成されている。

基材層１ｉの両主面間を貫通して、上述したビア電極２ｊと、新たなビア電極２ｋ、２ｌが形成されている。

基材層１ｊの上側主面に、線路電極３ｊ、３ｋが形成されている。

基材層１ｊの両主面間を貫通して、上述したビア電極２ｊ、２ｋ、２ｌと、新たなビア電極２ｍ、２ｎが形成されている。

基材層１ｋの上側主面に、線路電極３ｌ、３ｍが形成されている。

基材層１ｋの両主面間を貫通して、上述したビア電極２ｊ、２ｍ、２ｎが形成されている。

基材層１ｌの上側主面に、線路電極３ｎ、３ｏが形成されている。

基材層１ｌの両主面間を貫通して、上述したビア電極２ｊ、２ｍ、２ｎと、新たなビア電極２ｏ、２ｐが形成されている。

基材層１ｍの上側主面に、線路電極３ｐ、３ｑが形成されている。

基材層１ｍの両主面間を貫通して、上述したビア電極２ｊ、２ｏ、２ｐが形成されている。

基材層１ｎの上側主面に、線路電極３ｒ、３ｓが形成されている。

基材層１ｎの両主面間を貫通して、上述したビア電極２ｊ、２ｏ、２ｐと、新たなビア電極２ｑ、２ｒが形成されている。

基材層１ｏの両主面間を貫通して、上述したビア電極２ｊ、２ｑ、２ｒが形成されている。

基材層１ｐの上側主面に、シールド電極５が形成されている。

基材層１ｐの両主面間を貫通して、上述したビア電極２ｊ、２ｑ、２ｒが形成されている。

基材層１ｑは保護層であり、電極は形成されていない。

第１端子Ｔ１、第２端子Ｔ２、グランド端子Ｇ１、Ｇ２、第１浮き端子Ｆ１、第２浮き端子Ｆ２、ビア電極２ａ～２ｒ、線路電極３ａ～３ｓ、キャパシタ電極４ａ～４ｆ、シールド電極５の各材質は任意であるが、たとえば、銅、銀、アルミニウム等、あるいは、これらの合金を主成分として用いることができる。なお、第１端子Ｔ１、第２端子Ｔ２、グランド端子Ｇ１、Ｇ２、第１浮き端子Ｆ１、第２浮き端子Ｆ２の表面には、めっき層を形成してもよい。

積層型ＬＣフィルタ１００は、従来から積層型ＬＣフィルタの製造に使用されている製造方法によって、製造することができる。

次に、積層型ＬＣフィルタ１００における、第１端子Ｔ１、第２端子Ｔ２、グランド端子Ｇ１、Ｇ２、第１浮き端子Ｆ１、第２浮き端子Ｆ２、ビア電極２ａ～２ｒ、線路電極３ａ～３ｓ、キャパシタ電極４ａ～４ｆ、シールド電極５の接続関係について説明する。

第１端子Ｔ１が、ビア電極２ａによって、線路電極３ａおよび線路電極３ｄのそれぞれの一端に接続されている。

線路電極３ａおよび線路電極３ｄのそれぞれの他端が、ビア電極２ｇによって、キャパシタ電極４ｃに接続されている。

キャパシタ電極４ｅが、ビア電極２ｋによって、線路電極３ｈおよび線路電極３ｊのそれぞれの一端に接続されている。

線路電極３ｈおよび線路電極３ｊのそれぞれの他端が、ビア電極２ｍによって、線路電極３ｌおよび線路電極３ｎのそれぞれの一端に接続されている。

線路電極３ｌおよび線路電極３ｎのそれぞれの他端が、ビア電極２ｏによって、線路電極３ｐおよび線路電極３ｒのそれぞれの一端に接続されている。

線路電極３ｐおよび線路電極３ｒのそれぞれの他端が、ビア電極２ｑによって、シールド電極５に接続されている。

第２端子Ｔ２が、ビア電極２ｂによって、線路電極３ｂおよび線路電極３ｅのそれぞれの一端に接続されている。

線路電極３ｂおよび線路電極３ｅのそれぞれの他端が、ビア電極２ｈによって、キャパシタ電極４ｄに接続されている。

キャパシタ電極４ｆが、ビア電極２ｌによって、線路電極３ｉおよび線路電極３ｋのそれぞれの一端に接続されている。

線路電極３ｉおよび線路電極３ｋのそれぞれの他端が、ビア電極２ｎによって、線路電極３ｍおよび線路電極３ｏのそれぞれの一端に接続されている。

線路電極３ｍおよび線路電極３ｏのそれぞれの他端が、ビア電極２ｐによって、線路電極３ｑおよび線路電極３ｓのそれぞれの一端に接続されている。

線路電極３ｑおよび線路電極３ｓのそれぞれの他端が、ビア電極２ｒによって、シールド電極５に接続されている。

シールド電極５が、ビア電極２ｊによって、線路電極３ｇの一端に接続されている。

線路電極３ｇの他端が、ビア電極２ｉによって、線路電極３ｆおよび線路電極３ｃのそれぞれの中間に接続されている。

線路電極３ｆおよび線路電極３ｃのそれぞれの一端が、ビア電極２ｅによって、グランド端子Ｇ１に接続されている。

線路電極３ｆおよび線路電極３ｃのそれぞれの他端が、ビア電極２ｆによって、グランド端子Ｇ２に接続されている。

第１浮き端子Ｆ１が、ビア電極２ｃに接続されている。ビア電極２ｃは、第１浮き端子Ｆ１に接続されている以外には、他の電極等との接続はない。

第２浮き端子Ｆ２が、ビア電極２ｄに接続されている。ビア電極２ｄは、第２浮き端子Ｆ２に接続されている以外には、他の電極等との接続はない。

以上の構造を備えた積層型ＬＣフィルタ１００は、図３に示す等価回路からなるハイパスフィルタを構成している。

積層型ＬＣフィルタ１００は、第１端子Ｔ１と、第２端子Ｔ２と、グランド端子Ｇ１、Ｇ２とを備えている。第１端子Ｔ１と第２端子Ｔ２との間に、信号ライン６が形成されている。グランド端子Ｇ１、Ｇ２は、グランドに接続される。

信号ライン６の途中に、第３キャパシタＣ３が接続されている。

第１端子Ｔ１と第３キャパシタＣ３との間の信号ライン６に、第１キャパシタＣ１の一端が接続されている。第１キャパシタＣ１の信号ライン６への接続点を、第１接続点Ｐ１とする。第１キャパシタＣ１の他端に、第１インダクタＬ１の一端が接続されている。

第３キャパシタＣ３と第２端子Ｔ２との間の信号ライン６に、第２キャパシタＣ２の一端が接続されている。第２キャパシタＣ２の信号ライン６への接続点を、第２接続点Ｐ２とする。第２キャパシタＣ２の他端に、第２インダクタＬ２の一端が接続されている。

積層型ＬＣフィルタ１００は、上述したとおり、多層基板１の内部に、シールド電極５を備えている。図３に示す等価回路図に、シールド電極５の等価回路中の位置を符号５で示す。

第１キャパシタＣ１の他端、および、第２キャパシタＣ２の他端が、それぞれ、シールド電極５に接続されている。

シールド電極５が、第３インダクタＬ３を介して、グランド端子Ｇ１、Ｇ２に接続されている。上述したとおり、グランド端子Ｇ１、Ｇ２は、グランドに接続される。

第１端子Ｔ１と第１接続点Ｐ１との間に、第４インダクタＬ４が接続されている。

第２接続点Ｐ２と第２端子Ｔ２との間に、第５インダクタＬ５が接続されている。

次に、図２に示した積層型ＬＣフィルタ１００の構造と、図３に示した積層型ＬＣフィルタ１００の等価回路との関係について説明する。なお、積層型ＬＣフィルタ１００は、インダクタを形成するにあたり、Ｑを向上させる等のために、複数の線路電極を上下に重ねて配置し、両者をビア電極で平行に接続している場合がある。

第１端子Ｔ１と、キャパシタ電極４ｃとの間に、ビア電極２ａ、線路電極３ａおよび線路電極３ｄ、ビア電極２ｇで構成された、第４インダクタＬ４が接続されている。なお、第４インダクタＬ４において、ビア電極２ａを第１部分、線路電極３ａおよび線路電極３ｄを第２部分、ビア電極２ｇを第３部分と称呼する場合がある。

ビア電極２ｇと、キャパシタ電極４ｃとの接続点が、第１接続点Ｐ１に該当する。

第２端子Ｔ２と、キャパシタ電極４ｄとの間に、ビア電極２ｂ、線路電極３ｂおよび線路電極３ｅ、ビア電極２ｈで構成された、第５インダクタＬ５が接続されている。なお、第５インダクタＬ５において、ビア電極２ｂを第４部分、線路電極３ｂおよび線路電極３ｅを第５部分、ビア電極２ｈを第６部分と称呼する場合がある。

ビア電極２ｈと、キャパシタ電極４ｄとの接続点が、第２接続点Ｐ２に該当する。

上述したとおり、キャパシタ電極４ａとキャパシタ電極４ｂとが相互に接続されている。

キャパシタ電極４ｃとキャパシタ電極４ａとの間に発生する容量によって形成されるキャパシタと、キャパシタ電極４ｂとキャパシタ電極４ｄとの間に発生する容量によって形成されるキャパシタとが、相互に直列に接続されて、第３キャパシタＣ３が形成されている。

以上により、第１端子Ｔ１、第４インダクタＬ４、第１接続点Ｐ１、第３キャパシタＣ３、第２接続点Ｐ２、第５インダクタＬ５、第２端子Ｔ２が、この順番に接続されて、信号ライン６が形成されている。

キャパシタ電極４ｃとキャパシタ電極４ｅとの間に発生する容量によって、第１キャパシタＣ１が形成されている。

キャパシタ電極４ｅとシールド電極５とを繋ぐ、ビア電極２ｋ、線路電極３ｈおよび線路電極３ｊ、ビア電極２ｍ、線路電極３ｌおよび線路電極３ｎ、ビア電極２ｏ、線路電極３ｐおよび線路電極３ｒ、ビア電極２ｑによって、第１インダクタＬ１が形成されている。第１インダクタＬ１において、キャパシタ電極４ｅとビア電極２ｋとの接続点が、信号ライン６側の端部であり、ビア電極２ｑとシールド電極５との接続点が、グランド端子Ｇ１、Ｇ２側の端部である。

以上により、第１接続点Ｐ１とシールド電極５との間に、第１キャパシタＣ１と第１インダクタＬ１とが、この順番に直列に接続されている。

キャパシタ電極４ｄとキャパシタ電極４ｆとの間に発生する容量によって、第２キャパシタＣ２が形成されている。

キャパシタ電極４ｆとシールド電極５とを繋ぐ、ビア電極２ｌ、線路電極３ｉおよび線路電極３ｋ、ビア電極２ｎ、線路電極３ｍおよび線路電極３ｏ、ビア電極２ｐ、線路電極３ｑおよび線路電極３ｓ、ビア電極２ｒによって、第２インダクタＬ２が形成されている。第２インダクタＬ２において、キャパシタ電極４ｆとビア電極２ｌとの接続点が、信号ライン６側の端部であり、ビア電極２ｒとシールド電極５との接続点が、グランド端子Ｇ１、Ｇ２側の端部である。

以上により、第２接続点Ｐ２とシールド電極５との間に、第２キャパシタＣ２と第２インダクタＬ２とが、この順番に直列に接続されている。

シールド電極５とグランド端子Ｇ１、Ｇ２とを繋ぐ、ビア電極２ｊ、線路電極３ｇ、ビア電極２ｉ、線路電極３ｆおよび線路電極３ｃ、ビア電極２ｅおよびビア電極２ｆによって、第３インダクタＬ３が形成されている。

以上のように、図２に示した積層型ＬＣフィルタ１００の構造によって、図３に示した積層型ＬＣフィルタ１００の等価回路が構成されている。

以上の構造および等価回路からなる、実施形態にかかる積層型ＬＣフィルタ１００は、第１インダクタＬ１の信号ライン６側の端部とシールド電極５との間に発生する浮遊容量、および、第２インダクタＬ２の信号ライン６側の端部とシールド電極との間に発生する浮遊容量が抑制されている。

すなわち、積層型ＬＣフィルタ１００は、第１インダクタＬ１のグランド端子Ｇ１、Ｇ２側の端部であるビア電極２ｑが、シールド電極５に接続されている。また、第１インダクタＬ１の信号ライン６側の端部（キャパシタ電極４ｅとビア電極２ｋとの接続点）が、基材層１ａ～１ｑの積層方向において、第１インダクタＬ１のグランド端子Ｇ１、Ｇ２側の端部（ビア電極２ｑとシールド電極５との接続点）より、第１主面１Ａ側に位置している。また、積層型ＬＣフィルタ１００は、第２インダクタＬ２のグランド端子Ｇ１、Ｇ２側の端部であるビア電極２ｒが、シールド電極５に接続されている。また、第２インダクタＬ２の信号ライン６側の端部（キャパシタ電極４ｆとビア電極２ｌとの接続点）が、基材層１ａ～１ｑの積層方向において、第２インダクタＬ２のグランド端子Ｇ１、Ｇ２側の端部（ビア電極２ｒとシールド電極５との接続点）より、第１主面１Ａ側に位置している。そのため、積層型ＬＣフィルタ１００は、第１インダクタＬ１と並列に発生する、第１インダクタＬ１の信号ライン６側の端部とシールド電極５との間の浮遊容量、および、第２インダクタＬ２と並列に発生する、第２インダクタＬ２の信号ライン６側の端部とシールド電極との間の浮遊容量が抑制されている。

この結果、積層型ＬＣフィルタ１００は、通過帯域の狭帯域化が抑制されている。また、積層型ＬＣフィルタ１００は、リターンロスが改善されている。そして、積層型ＬＣフィルタ１００は、リターンロスが改善されたことにともない、インサーションロスも改善されている。

また、積層型ＬＣフィルタ１００は、第１端子Ｔ１と第１接続点Ｐ１との間に第４インダクタＬ４が接続され、第２端子Ｔ２と第２接続点Ｐ２との間に第５インダクタＬ５が接続されることによって、インピーダンスが高くなり、リターンロスが改善されている。

また、積層型ＬＣフィルタ１００は、第４インダクタＬ４および第５インダクタＬ５を接続したことにより、リターンロスの２つ目の極が高周波側に移動しているため、インピーダンス調整用のキャパシタである第３キャパシタＣ３のキャパシタ電極４ａ、４ｂの面積を小さくすることができる。そのため、積層型ＬＣフィルタ１００は、第３キャパシタＣ３のキャパシタ電極４ａ、４ｂを長さ方向Ｌに細長い形状にすることができ、キャパシタ電極４ａ、４ｂによる第１インダクタＬ１や第２インダクタＬ２の空芯径の遮断が抑制され、インサーションロスの劣化が改善されている。

また、積層型ＬＣフィルタ１００は、第１端子Ｔ１および第２端子Ｔ２の面積を、それぞれ小さくすることにより、積層型ＬＣフィルタ１００を実装した基板等のグランドと、第１端子Ｔ１との間に発生する浮遊容量、および、第２端子Ｔ２との間に発生する浮遊容量が、それぞれ抑制されている。この結果、積層型ＬＣフィルタ１００は、通過帯域が広帯域化されて、リターンロスが改善されている。なお、積層型ＬＣフィルタ１００は、第１端子Ｔ１および第２端子Ｔ２の面積をそれぞれ小さくしたが、代わりに、第１主面１Ａに第１浮き端子Ｆ１および第２浮き端子Ｆ２を形成しているので、積層型ＬＣフィルタ１００の基板等に対する実装強度は劣化していない。

また、積層型ＬＣフィルタ１００は、電気的接続をおこなわないにもかかわらず、第１浮き端子Ｆ１をビア電極２ｃに接続し、第２浮き端子Ｆ２をビア電極２ｄに接続しているため、アンカー効果が発現し、第１浮き端子Ｆ１の多層基板１への接合強度、および、第２浮き端子Ｆ２の多層基板１への接合強度が、それぞれ向上している。

（実験）
本発明の有効性を確認するため、次の実験をおこなった。

まず、実施例として、上述した実施形態にかかる積層型ＬＣフィルタ１００を作製した。

また、比較のために、図４、図５に示す、比較例にかかる積層型ＬＣフィルタ５００を作製した。なお、図４は、積層型ＬＣフィルタ５００の分解斜視図である。図５は、積層型ＬＣフィルタ５００の等価回路図である。

比較例にかかる積層型ＬＣフィルタ５００は、実施例にかかる積層型ＬＣフィルタ１００の構成の一部に変更を加えた。

積層型ＬＣフィルタ５００は、基材層１１ａ～１１ｎが積層された多層基板を備えている。

基材層１１ａの下側主面に、第１端子Ｔ１１と、第２端子Ｔ１２と、グランド端子Ｇ１１が形成されている。

基材層１１ａの上側主面に、線路電極１３ａ、１３ｂ、１３ｃが形成されている。

基材層１１ａの両主面間を貫通して、ビア電極１２ａ、１２ｂ、１２ｃ、１２ｄが形成されている。

基材層１１ｂの上側主面に、キャパシタ電極１４ａ、１４ｂが形成されている。キャパシタ電極１４ａとキャパシタ電極１４ｂとは、相互に接続されている。

基材層１１ｂの両主面間を貫通して、上述したビア電極１２ｄと、新たなビア電極１２ｅ、１２ｆ、１２ｇ、１２ｈが形成されている。

基材層１１ｃの上側主面に、キャパシタ電極１４ｃ、１４ｄが形成されている。

基材層１１ｃの両主面間を貫通して、上述したビア電極１２ｄ、１２ｅ、１２ｆ、１２ｇ、１２ｈが形成されている。

基材層１１ｄの上側主面に、キャパシタ電極１４ｅ、１４ｆが形成されている。

基材層１１ｄの両主面間を貫通して、上述したビア電極１２ｄ、１２ｇ、１２ｈが形成されている。

基材層１１ｅの両主面間を貫通して、上述したビア電極１２ｄ、１２ｇ、１２ｈと、新たなビア電極１２ｉ、１２ｊが形成されている。

基材層１１ｆの両主面間を貫通して、上述したビア電極１２ｄ、１２ｇ、１２ｈ、１２ｉ、１２ｊが形成されている。

基材層１１ｇの上側主面に、線路電極１３ｈ、１３ｉが形成されている。

基材層１１ｇの両主面間を貫通して、上述したビア電極１２ｄ、１２ｇ、１２ｈ、１２ｉ、１２ｊが形成されている。

基材層１１ｈの上側主面に、線路電極１３ｊ、１３ｋが形成されている。

基材層１１ｈの両主面間を貫通して、上述したビア電極１２ｄ、１２ｇ、１２ｈ、１２ｉ、１２ｊと、新たなビア電極１２ｋ、１２ｌが形成されている。

基材層１１ｉの上側主面に、線路電極１３ｌ、１３ｍが形成されている。

基材層１１ｉの両主面間を貫通して、上述したビア電極１２ｄ、１２ｉ、１２ｊ、１２ｋ、１２ｌが形成されている。

基材層１１ｊの上側主面に、線路電極１３ｎ、１３ｏが形成されている。

基材層１１ｊの両主面間を貫通して、上述したビア電極１２ｄ、１２ｉ、１２ｊ、１２ｋ、１２ｌと、新たなビア電極１２ｍ、１２ｎが形成されている。

基材層１１ｋの上側主面に、線路電極１３ｐ、１３ｑが形成されている。

基材層１１ｋの両主面間を貫通して、上述したビア電極１２ｄ、１２ｉ、１２ｊ、１２ｍ、１２ｎが形成されている。

基材層１１ｌの上側主面に、線路電極１３ｒ、１３ｓが形成されている。

基材層１１ｌの両主面間を貫通して、上述したビア電極１２ｄ、１２ｉ、１２ｊ、１２ｍ、１２ｎが形成されている。

基材層１１ｍの上側主面に、シールド電極１５が形成されている。

基材層１１ｎは保護層であり、電極は形成されていない。

次に、比較例にかかる積層型ＬＣフィルタ５００における、第１端子Ｔ１１、第２端子Ｔ１２、グランド端子Ｇ１１、ビア電極１２ａ～１２ｎ、線路電極１３ａ～１３ｓ、キャパシタ電極１４ａ～１４ｆ、シールド電極１５の接続関係について説明する。

第１端子Ｔ１１が、ビア電極１２ａによって、線路電極１３ａの一端に接続されている。

線路電極１３ａの他端が、ビア電極１２ｅによって、キャパシタ電極１４ｃに接続されている。

キャパシタ電極１４ｅが、ビア電極１２ｉによって、線路電極１３ｒおよび線路電極１３ｐのそれぞれの一端に接続されている。

線路電極１３ｒおよび線路電極１３ｐのそれぞれの他端が、ビア電極１２ｍによって、線路電極１３ｎおよび線路電極１３ｌのそれぞれの一端に接続されている。

線路電極１３ｎおよび線路電極１３ｌのそれぞれの他端が、ビア電極１２ｋによって、線路電極１３ｊおよび線路電極１３ｈのそれぞれの一端に接続されている。

線路電極１３ｊおよび線路電極１３ｈのそれぞれの他端が、ビア電極１２ｇによって、線路電極１３ｃの一端に接続されている。

第２端子Ｔ１２が、ビア電極１２ｂによって、線路電極１３ｂの一端に接続されている。

線路電極１３ｂの他端が、ビア電極１２ｆによって、キャパシタ電極１４ｄに接続されている。

キャパシタ電極１４ｆが、ビア電極１２ｊによって、線路電極１３ｓおよび線路電極１３ｑのそれぞれの一端に接続されている。

線路電極１３ｓおよび線路電極１３ｑのそれぞれの他端が、ビア電極１２ｎによって、線路電極１３ｏおよび線路電極１３ｍのそれぞれの一端に接続されている。

線路電極１３ｏおよび線路電極１３ｍのそれぞれの他端が、ビア電極１２ｌによって、線路電極１３ｋおよび線路電極１３ｉのそれぞれの一端に接続されている。

線路電極１３ｋおよび線路電極１３ｉのそれぞれの他端が、ビア電極１２ｈによって、線路電極１３ｃの他端に接続されている。

線路電極１３ｃの中間が、ビア電極１２ｃによって、グランド端子Ｇ１１に接続されている。

シールド電極１５が、ビア電極１２ｄによって、グランド端子Ｇ１１に接続されている。

比較例にかかる積層型ＬＣフィルタ５００においては、キャパシタ電極１４ｃとキャパシタ電極１４ａとの間に発生する容量によって形成されるキャパシタと、キャパシタ電極１４ｂとキャパシタ電極１４ｄとの間に発生する容量によって形成されるキャパシタとが、相互に直列に接続されて、第３キャパシタＣ１３が形成されている。

キャパシタ電極１４ｃとキャパシタ電極１４ｅとの間に発生する容量によって、第１キャパシタＣ１が形成されている。

キャパシタ電極１４ｅとグランド端子Ｇ１１とを繋ぐ、ビア電極１２ｉ、線路電極１３ｒおよび線路電極１３ｐ、ビア電極１２ｍ、線路電極１３ｎおよび線路電極１３ｌ、ビア電極１２ｋ、線路電極１３ｊおよび線路電極１３ｈ、ビア電極１２ｇ、線路電極１３ｃ、ビア電極１２ｃによって、第１インダクタＬ１１が形成されている。第１インダクタＬ１１において、キャパシタ電極１４ｅとビア電極１２ｉとの接続点が、信号ライン１６側の端部であり、ビア電極１２ｃとグランド端子Ｇ１１との接続点が、グランド端子Ｇ１１側の端部である。

キャパシタ電極１４ｄとキャパシタ電極１４ｆとの間に発生する容量によって、第２キャパシタＣ１２が形成されている。

キャパシタ電極１４ｆとグランド端子Ｇ１１とを繋ぐ、ビア電極１２ｊ、線路電極１３ｓおよび線路電極１３ｑ、ビア電極１２ｎ、線路電極１３ｏおよび線路電極１３ｍ、ビア電極１２ｌ、線路電極１３ｋおよび線路電極１３ｉ、ビア電極１２ｈ、線路電極１３ｃ、ビア電極１２ｃによって、第２インダクタＬ１２が形成されている。第２インダクタＬ１２において、キャパシタ電極１４ｆとビア電極１２ｊとの接続点が、信号ライン１６側の端部であり、ビア電極１２ｃとグランド端子Ｇ１１との接続点が、グランド端子Ｇ１１側の端部である。

比較例にかかる積層型ＬＣフィルタ５００においては、図５に示すように、信号ライン１６に、第１端子Ｔ１１、第１接続点Ｐ１１、第３キャパシタＣ１３、第２接続点Ｐ１２、第２端子Ｔ１２が、この順番に接続されている。また、第１接続点Ｐ１１とグランド端子Ｇ１１との間に、第１キャパシタＣ１１と、第１インダクタＬ１１が、この順番に接続されている。第２接続点Ｐ１２とグランド端子Ｇ１１との間に、第２キャパシタＣ１２と、第２インダクタＬ１２が、この順番に接続されている。なお、比較例にかかる積層型ＬＣフィルタ５００においては、積層型ＬＣフィルタ１００が有している第４インダクタＬ４と第５インダクタＬ５とが省略されている。

積層型ＬＣフィルタ５００においては、上述のとおり、キャパシタ電極１４ｅとビア電極１２ｉとの接続点が、第１インダクタＬ１１の信号ライン１６側の端部に該当する。積層型ＬＣフィルタ５００は、ビア電極１２ｉによって第１インダクタＬ１１の信号ライン１６側の端部に接続され、第１インダクタＬ１１の信号ライン６側の端部と電位が近い線路電極１３ｒが、グランド端子Ｇ１１に接続されたシールド電極１５と距離的に近い位置にあるため、線路電極１３ｒとシールド電極１５との間に、大きな浮遊容量が発生しやすい。すなわち、積層型ＬＣフィルタ５００は、第１インダクタＬ１１と並列に、大きな浮遊容量が発生しやすい。

また、積層型ＬＣフィルタ５００においては、上述のとおり、キャパシタ電極１４ｆとビア電極１２ｊとの接続点が、第２インダクタＬ１２の信号ライン１６側の端部に該当する。積層型ＬＣフィルタ５００は、ビア電極１２ｊによって第２インダクタＬ１２の信号ライン１６側の端部に接続され、第２インダクタＬ１２の信号ライン１６側の端部と電位が近い線路電極１３ｓが、グランド端子Ｇ１１に接続されたシールド電極１５と距離的に近い位置にあるため、線路電極１３ｓとシールド電極１５との間に、大きな浮遊容量が発生しやすい。すなわち、積層型ＬＣフィルタ５００は、第２インダクタＬ１２と並列に、大きな浮遊容量が発生しやすい。

実施例にかかる積層型ＬＣフィルタ１００のＳ（１、１）特性およびＳ（２、１）特性を、図６に示す。ただし、第１端子Ｔ１を第１端子、第２端子Ｔ２を第２端子とした。また、比較例にかかる積層型ＬＣフィルタ５００のＳ（１、１）特性およびＳ（２、１）特性を、図７に示す。ただし、第１端子Ｔ１１を第１端子、第２端子Ｔ１２を第２端子とした。

図６と図７とを比較して分かるように、実施例にかかる積層型ＬＣフィルタ１００は、比較例にかかる積層型ＬＣフィルタ５００に比べて、通過帯域が広い。また、実施例にかかる積層型ＬＣフィルタ１００は、比較例にかかる積層型ＬＣフィルタ５００に比べて、リターンロスが改善されている。具体的には、積層型ＬＣフィルタ５００のＭ０２におけるリターンロスが約－１２ｄＢであるのに対し、積層型ＬＣフィルタ１００のＭ０２におけるリターンロスは約－２３ｄＢに改善されている。

以上より、本発明の有効性を確認することができた。

以上、実施形態にかかる積層型ＬＣフィルタ１００について説明した。しかしながら、本発明の積層型ＬＣフィルタが上述した内容に限定されることはなく、発明の趣旨に沿って種々の変更をなすことができる。

たとえば、積層型ＬＣフィルタ１００においては、シールド電極５が、多層基板１の基材層１ｐと基材層1ｑの層間に設けられているが、これに代えて、シールド電極５を、多層基板１の第２主面１Ｂに形成してもよい。

本発明の一実施態様にかかる積層型ＬＣフィルタは、「課題を解決するための手段」の欄に記載したとおりである。

この積層型ＬＣフィルタによって、ハイパスフィルタを構成することも好ましい。

また、第１インダクタおよび第２インダクタが、それぞれ、線路電極およびビア電極で形成され、第３インダクタが、主にビア電極で形成されることも好ましい。第１インダクタ、第２インダクタが、線路電極を含むと、特に、第１インダクタとシールド電極との間、および、第２インダクタとシールド電極との間に大きな浮遊容量が発生しやすいが、本発明においては、これらの個所での浮遊容量の発生が抑制されている。なお、第３インダクタが主にビア電極で形成されるとは、第３インダクタのインダクタンスの５０％以上がビア電極で形成されることをいう。

また、信号ラインの第１キャパシタが接続された点を第１接続点とし、信号ラインの第２キャパシタが接続された点を第２接続点としたとき、第１端子と第１接続点との間に、第４インダクタが設けられ、第２接続点と第２端子との間に、第５インダクタが設けられることも好ましい。この場合には、インピーダンスを上げ、リターンロスを改善させることができる。

また、この場合において、多層基板が、幅方向、長さ方向、高さ方向を有する直方体形状からなり、第４インダクタが、一端が第１端子に接続された、第２主面の方向に伸びるビア電極からなる第１部分と、一端が第１部分の他端に接続され、他端が当該一端に対して幅方向に一定の距離を隔てて配置された、線路電極からなる第２部分と、一端が第２部分の他端に接続された、第２主面の方向に伸びるビア電極からなる第３部分と、を含み、第５インダクタが、一端が第２端子に接続された、第２主面の方向に伸びるビア電極からなる第４部分と、一端が第４部分の他端に接続され、他端が当該一端に対して幅方向に一定の距離を隔てて配置された、線路電極からなる第５部分と、一端が第５部分の他端に接続された、第２主面の方向に伸びるビア電極からなる第６部分と、を含むことも好ましい。この場合には、多層基板の容積を有効に活用して、第４インダクタのインダクタンス値、および、第５インダクタのインダクタンス値を、それぞれ大きくすることができる。

また、多層基板が、幅方向、長さ方向、高さ方向を有する直方体形状からなり、第１主面において、幅方向に、第１端子と並べて配置される第１浮き端子と、幅方向に、第２端子と並べて配置される第２浮き端子と、を有することも好ましい。この場合には、積層型ＬＣフィルタの基板等に対する実装強度を劣化させることなく、第１端子および第２端子の面積を、それぞれ小さくすることができ、積層型ＬＣフィルタを実装した基板等のグランドと、第１端子との間に発生する浮遊容量、および、第２端子との間に発生する浮遊容量を、それぞれ抑制することができる。そして、実装された積層型ＬＣフィルタの通過帯域が狭帯域化されることを抑制し、リターンロスを改善することができる。

また、第１浮き端子が、ビア電極と接続され、当該ビア電極は多層基板の内部において他の電極と接続されず、第２浮き端子が、ビア電極と接続され、当該ビア電極は多層基板の内部において他の電極と接続されていないことも好ましい。この場合には、第１浮き端子および第２浮き端子に、ビア電極によるアンカー効果が発現するため、第１浮き端子の多層基板への接合強度、および、第２浮き端子の多層基板への接合強度が、それぞれ向上する。

１・・・多層基板
１Ａ・・・第１主面
１Ｂ・・・第２主面
１Ｃ・・・第１側面
１Ｄ・・・第２側面
１Ｅ・・・第１端面
１Ｆ・・・第２端面
１ａ～１ｑ・・・基材層
２ａ～２ｒ・・・ビア電極
３ａ～３ｓ・・・線路電極
４ａ～４ｆ・・・キャパシタ電極
５・・・シールド電極
６・・・信号ライン
Ｔ１・・・第１端子
Ｔ２・・・第２端子
Ｇ１、Ｇ２・・・グランド端子

Claims (7)

1. 複数の基材層が積層された、第１主面と第２主面とを有する多層基板と、
   前記基材層を貫通して形成されたビア電極と、
   前記基材層の層間に形成された線路電極およびキャパシタ電極と、
   前記多層基板の前記第１主面に形成された、第１端子、第２端子、グランド端子と、を備え、
   前記ビア電極および前記線路電極の少なくとも一方によってインダクタが形成され、
   前記キャパシタ電極によってキャパシタが形成され、
   前記第１端子と前記第２端子との間に信号ラインが形成され、
   前記信号ラインの途中に第３キャパシタが接続され、
   前記第１端子と前記第３キャパシタとの間の前記信号ラインと、前記グランド端子との間に、第１キャパシタと、第１インダクタとが、この順番に直列に接続され、
   前記第３キャパシタと前記第２端子との間の前記信号ラインと、前記グランド端子との間に、第２キャパシタと、第２インダクタとが、この順番に直列に接続された、積層型ＬＣフィルタであって、
   前記多層基板の前記第２主面に近い側の前記基材層の層間、または、前記多層基板の前記第２主面に形成された、シールド電極と、
   前記シールド電極と前記グランド端子との間に接続された第３インダクタと、を更に備え、
   前記多層基板において、
   前記第１インダクタの前記グランド端子側の端部は、前記シールド電極に接続され、
   前記第１インダクタの前記信号ライン側の端部は、前記基材層の積層方向において、前記第１インダクタの前記グランド端子側の端部より、前記第１主面側に位置し、
   前記第２インダクタの前記グランド端子側の端部は、前記シールド電極に接続され、
   前記第２インダクタの前記信号ライン側の端部は、前記基材層の積層方向において、前記第２インダクタの前記グランド端子側の端部より、前記第１主面側に位置する、
   積層型ＬＣフィルタ。
2. ハイパスフィルタを構成した、
   請求項１に記載された積層型ＬＣフィルタ。
3. 前記第１インダクタおよび前記第２インダクタが、それぞれ、前記線路電極および前記ビア電極で形成され、
   前記第３インダクタが、主に前記ビア電極で形成された、
   請求項１または２に記載された積層型ＬＣフィルタ。
4. 前記信号ラインの前記第１キャパシタが接続された点を第１接続点とし、
   前記信号ラインの前記第２キャパシタが接続された点を第２接続点としたとき、
   前記第１端子と前記第１接続点との間に、第４インダクタが設けられ、
   前記第２接続点と前記第２端子との間に、第５インダクタが設けられた、
   請求項１ないし３のいずれか１項に記載された積層型ＬＣフィルタ。
5. 多層基板が、幅方向、長さ方向、高さ方向を有する直方体形状からなり、
   前記第４インダクタが、
   一端が前記第１端子に接続された、前記第２主面の方向に伸びる前記ビア電極からなる第１部分と、
   一端が前記第１部分の他端に接続され、他端が当該一端に対して前記幅方向に一定の距離を隔てて配置された、前記線路電極からなる第２部分と、
   一端が前記第２部分の他端に接続された、前記第２主面の方向に伸びる前記ビア電極からなる第３部分と、を含み、
   前記第５インダクタが、
   一端が前記第２端子に接続された、前記第２主面の方向に伸びる前記ビア電極からなる第４部分と、
   一端が前記第４部分の他端に接続され、他端が当該一端に対して前記幅方向に一定の距離を隔てて配置された、前記線路電極からなる第５部分と、
   一端が前記第５部分の他端に接続された、前記第２主面の方向に伸びる前記ビア電極からなる第６部分と、を含む、
   請求項４に記載された積層型ＬＣフィルタ。
6. 多層基板が、幅方向、長さ方向、高さ方向を有する直方体形状からなり、
   前記第１主面において、
   前記幅方向に、前記第１端子と並べて配置される第１浮き端子と、
   前記幅方向に、前記第２端子と並べて配置される第２浮き端子と、を有する、
   請求項１ないし５のいずれか１項に記載された積層型ＬＣフィルタ。
7. 前記第１浮き端子が、前記ビア電極と接続され、当該ビア電極は前記多層基板の内部において他の電極と接続されず、
   前記第２浮き端子が、前記ビア電極と接続され、当該ビア電極は前記多層基板の内部において他の電極と接続されていない、
   請求項６に記載された積層型ＬＣフィルタ。

Images