JP7311595B2 - 発光素子基板および表示装置、ならびに表示装置の製造方法 - Google Patents
発光素子基板および表示装置、ならびに表示装置の製造方法 Download PDFInfo
- Publication number
- JP7311595B2 JP7311595B2 JP2021525975A JP2021525975A JP7311595B2 JP 7311595 B2 JP7311595 B2 JP 7311595B2 JP 2021525975 A JP2021525975 A JP 2021525975A JP 2021525975 A JP2021525975 A JP 2021525975A JP 7311595 B2 JP7311595 B2 JP 7311595B2
- Authority
- JP
- Japan
- Prior art keywords
- light
- emitting element
- substrate
- insulating layer
- light emitting
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 239000000758 substrate Substances 0.000 title claims description 189
- 238000004519 manufacturing process Methods 0.000 title claims description 7
- 239000003086 colorant Substances 0.000 claims description 13
- 239000000853 adhesive Substances 0.000 claims description 12
- 230000001070 adhesive effect Effects 0.000 claims description 12
- 238000003825 pressing Methods 0.000 claims description 3
- 239000010410 layer Substances 0.000 description 135
- 239000011347 resin Substances 0.000 description 22
- 229920005989 resin Polymers 0.000 description 22
- 238000000034 method Methods 0.000 description 18
- 239000011521 glass Substances 0.000 description 14
- 238000009413 insulation Methods 0.000 description 13
- 239000002245 particle Substances 0.000 description 8
- 239000002131 composite material Substances 0.000 description 7
- 238000010586 diagram Methods 0.000 description 7
- 239000010936 titanium Substances 0.000 description 7
- 239000000919 ceramic Substances 0.000 description 6
- 239000004020 conductor Substances 0.000 description 6
- 229910052751 metal Inorganic materials 0.000 description 6
- 239000002184 metal Substances 0.000 description 6
- BQCADISMDOOEFD-UHFFFAOYSA-N Silver Chemical compound [Ag] BQCADISMDOOEFD-UHFFFAOYSA-N 0.000 description 5
- 239000010949 copper Substances 0.000 description 5
- 239000010408 film Substances 0.000 description 5
- 229910052709 silver Inorganic materials 0.000 description 5
- 239000004332 silver Substances 0.000 description 5
- 238000010521 absorption reaction Methods 0.000 description 4
- 229910052782 aluminium Inorganic materials 0.000 description 4
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 4
- 230000006866 deterioration Effects 0.000 description 4
- AMGQUBHHOARCQH-UHFFFAOYSA-N indium;oxotin Chemical compound [In].[Sn]=O AMGQUBHHOARCQH-UHFFFAOYSA-N 0.000 description 4
- 239000004065 semiconductor Substances 0.000 description 4
- 229910000679 solder Inorganic materials 0.000 description 4
- 239000010409 thin film Substances 0.000 description 4
- 229910052581 Si3N4 Inorganic materials 0.000 description 3
- 239000011651 chromium Substances 0.000 description 3
- 238000001723 curing Methods 0.000 description 3
- 239000000975 dye Substances 0.000 description 3
- 238000001579 optical reflectometry Methods 0.000 description 3
- 238000000016 photochemical curing Methods 0.000 description 3
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 3
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 description 2
- 229910004298 SiO 2 Inorganic materials 0.000 description 2
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 2
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 2
- 229910045601 alloy Inorganic materials 0.000 description 2
- 239000000956 alloy Substances 0.000 description 2
- 229910052802 copper Inorganic materials 0.000 description 2
- 239000000463 material Substances 0.000 description 2
- 239000011159 matrix material Substances 0.000 description 2
- 239000002923 metal particle Substances 0.000 description 2
- 238000012986 modification Methods 0.000 description 2
- 230000004048 modification Effects 0.000 description 2
- 239000000049 pigment Substances 0.000 description 2
- 238000007639 printing Methods 0.000 description 2
- 229910052710 silicon Inorganic materials 0.000 description 2
- 239000010703 silicon Substances 0.000 description 2
- 229910052814 silicon oxide Inorganic materials 0.000 description 2
- 239000004925 Acrylic resin Substances 0.000 description 1
- 229920000178 Acrylic resin Polymers 0.000 description 1
- ZOXJGFHDIHLPTG-UHFFFAOYSA-N Boron Chemical compound [B] ZOXJGFHDIHLPTG-UHFFFAOYSA-N 0.000 description 1
- VYZAMTAEIAYCRO-UHFFFAOYSA-N Chromium Chemical compound [Cr] VYZAMTAEIAYCRO-UHFFFAOYSA-N 0.000 description 1
- LFQSCWFLJHTTHZ-UHFFFAOYSA-N Ethanol Chemical compound CCO LFQSCWFLJHTTHZ-UHFFFAOYSA-N 0.000 description 1
- ZOKXTWBITQBERF-UHFFFAOYSA-N Molybdenum Chemical compound [Mo] ZOKXTWBITQBERF-UHFFFAOYSA-N 0.000 description 1
- OAICVXFJPJFONN-UHFFFAOYSA-N Phosphorus Chemical compound [P] OAICVXFJPJFONN-UHFFFAOYSA-N 0.000 description 1
- 102100035195 Plasminogen-like protein B Human genes 0.000 description 1
- RTAQQCXQSZGOHL-UHFFFAOYSA-N Titanium Chemical compound [Ti] RTAQQCXQSZGOHL-UHFFFAOYSA-N 0.000 description 1
- XLOMVQKBTHCTTD-UHFFFAOYSA-N Zinc monoxide Chemical compound [Zn]=O XLOMVQKBTHCTTD-UHFFFAOYSA-N 0.000 description 1
- 230000015572 biosynthetic process Effects 0.000 description 1
- 230000000903 blocking effect Effects 0.000 description 1
- 229910052796 boron Inorganic materials 0.000 description 1
- 238000005229 chemical vapour deposition Methods 0.000 description 1
- 229910052804 chromium Inorganic materials 0.000 description 1
- 238000000576 coating method Methods 0.000 description 1
- 239000000470 constituent Substances 0.000 description 1
- 238000005520 cutting process Methods 0.000 description 1
- 230000002542 deteriorative effect Effects 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 239000005338 frosted glass Substances 0.000 description 1
- 230000017525 heat dissipation Effects 0.000 description 1
- 238000010438 heat treatment Methods 0.000 description 1
- 239000011229 interlayer Substances 0.000 description 1
- 238000002156 mixing Methods 0.000 description 1
- 229910052750 molybdenum Inorganic materials 0.000 description 1
- 239000011733 molybdenum Substances 0.000 description 1
- 230000002093 peripheral effect Effects 0.000 description 1
- 229910052698 phosphorus Inorganic materials 0.000 description 1
- 239000011574 phosphorus Substances 0.000 description 1
- 238000000206 photolithography Methods 0.000 description 1
- 238000007747 plating Methods 0.000 description 1
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 1
- 229920005591 polysilicon Polymers 0.000 description 1
- 238000003672 processing method Methods 0.000 description 1
- 238000010020 roller printing Methods 0.000 description 1
- 230000011664 signaling Effects 0.000 description 1
- 239000002904 solvent Substances 0.000 description 1
- 239000010935 stainless steel Substances 0.000 description 1
- 229910001220 stainless steel Inorganic materials 0.000 description 1
- 229910052715 tantalum Inorganic materials 0.000 description 1
- GUVRBAGPIYLISA-UHFFFAOYSA-N tantalum atom Chemical compound [Ta] GUVRBAGPIYLISA-UHFFFAOYSA-N 0.000 description 1
- 229920001187 thermosetting polymer Polymers 0.000 description 1
- 229910052719 titanium Inorganic materials 0.000 description 1
- WFKWXMTUELFFGS-UHFFFAOYSA-N tungsten Chemical compound [W] WFKWXMTUELFFGS-UHFFFAOYSA-N 0.000 description 1
- 229910052721 tungsten Inorganic materials 0.000 description 1
- 239000010937 tungsten Substances 0.000 description 1
- 238000007740 vapor deposition Methods 0.000 description 1
- XLYOFNOQVPJJNP-UHFFFAOYSA-N water Substances O XLYOFNOQVPJJNP-UHFFFAOYSA-N 0.000 description 1
- YVTHLONGBIQYBO-UHFFFAOYSA-N zinc indium(3+) oxygen(2-) Chemical compound [O--].[Zn++].[In+3] YVTHLONGBIQYBO-UHFFFAOYSA-N 0.000 description 1
Classifications
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09F—DISPLAYING; ADVERTISING; SIGNS; LABELS OR NAME-PLATES; SEALS
- G09F9/00—Indicating arrangements for variable information in which the information is built-up on a support by selection or combination of individual elements
- G09F9/30—Indicating arrangements for variable information in which the information is built-up on a support by selection or combination of individual elements in which the desired character or characters are formed by combining individual elements
- G09F9/33—Indicating arrangements for variable information in which the information is built-up on a support by selection or combination of individual elements in which the desired character or characters are formed by combining individual elements being semiconductor devices, e.g. diodes
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
- H01L25/16—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different main groups of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. forming hybrid circuits
- H01L25/167—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different main groups of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. forming hybrid circuits comprising optoelectronic devices, e.g. LED, photodiodes
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
- H01L33/48—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
- H01L33/62—Arrangements for conducting electric current to or from the semiconductor body, e.g. lead-frames, wire-bonds or solder balls
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
- H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
- H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
- H01L25/075—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L33/00
- H01L25/0753—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L33/00 the devices being arranged next to each other
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
- H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
- H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
- H01L27/1248—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition or shape of the interlayer dielectric specially adapted to the circuit arrangement
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/15—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components having potential barriers, specially adapted for light emission
- H01L27/153—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components having potential barriers, specially adapted for light emission in a repetitive configuration, e.g. LED bars
- H01L27/156—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components having potential barriers, specially adapted for light emission in a repetitive configuration, e.g. LED bars two-dimensional arrays
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
- H01L33/48—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
- H01L33/58—Optical field-shaping elements
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05B—ELECTRIC HEATING; ELECTRIC LIGHT SOURCES NOT OTHERWISE PROVIDED FOR; CIRCUIT ARRANGEMENTS FOR ELECTRIC LIGHT SOURCES, IN GENERAL
- H05B33/00—Electroluminescent light sources
- H05B33/02—Details
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05B—ELECTRIC HEATING; ELECTRIC LIGHT SOURCES NOT OTHERWISE PROVIDED FOR; CIRCUIT ARRANGEMENTS FOR ELECTRIC LIGHT SOURCES, IN GENERAL
- H05B33/00—Electroluminescent light sources
- H05B33/12—Light sources with substantially two-dimensional radiating surfaces
- H05B33/14—Light sources with substantially two-dimensional radiating surfaces characterised by the chemical or physical composition or the arrangement of the electroluminescent material, or by the simultaneous addition of the electroluminescent material in or onto the light source
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05B—ELECTRIC HEATING; ELECTRIC LIGHT SOURCES NOT OTHERWISE PROVIDED FOR; CIRCUIT ARRANGEMENTS FOR ELECTRIC LIGHT SOURCES, IN GENERAL
- H05B33/00—Electroluminescent light sources
- H05B33/12—Light sources with substantially two-dimensional radiating surfaces
- H05B33/22—Light sources with substantially two-dimensional radiating surfaces characterised by the chemical or physical composition or the arrangement of auxiliary dielectric or reflective layers
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
- H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
- H10K59/10—OLED displays
- H10K59/12—Active-matrix OLED [AMOLED] displays
- H10K59/121—Active-matrix OLED [AMOLED] displays characterised by the geometry or disposition of pixel elements
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/02—Bonding areas; Manufacturing methods related thereto
- H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
- H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
- H01L2224/05001—Internal layers
- H01L2224/05075—Plural internal layers
- H01L2224/0508—Plural internal layers being stacked
- H01L2224/05083—Three-layer arrangements
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/02—Bonding areas; Manufacturing methods related thereto
- H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
- H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
- H01L2224/05001—Internal layers
- H01L2224/05099—Material
- H01L2224/051—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
- H01L2224/05117—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 400°C and less than 950°C
- H01L2224/05124—Aluminium [Al] as principal constituent
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/02—Bonding areas; Manufacturing methods related thereto
- H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
- H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
- H01L2224/05001—Internal layers
- H01L2224/05099—Material
- H01L2224/051—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
- H01L2224/05163—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than 1550°C
- H01L2224/0518—Molybdenum [Mo] as principal constituent
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/02—Bonding areas; Manufacturing methods related thereto
- H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
- H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
- H01L2224/0554—External layer
- H01L2224/0555—Shape
- H01L2224/05556—Shape in side view
- H01L2224/05558—Shape in side view conformal layer on a patterned surface
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/02—Bonding areas; Manufacturing methods related thereto
- H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
- H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
- H01L2224/0554—External layer
- H01L2224/0556—Disposition
- H01L2224/05561—On the entire surface of the internal layer
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/02—Bonding areas; Manufacturing methods related thereto
- H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
- H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
- H01L2224/0554—External layer
- H01L2224/0556—Disposition
- H01L2224/05567—Disposition the external layer being at least partially embedded in the surface
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/02—Bonding areas; Manufacturing methods related thereto
- H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
- H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
- H01L2224/0554—External layer
- H01L2224/05573—Single external layer
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/02—Bonding areas; Manufacturing methods related thereto
- H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
- H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
- H01L2224/0554—External layer
- H01L2224/05599—Material
- H01L2224/05686—Material with a principal constituent of the material being a non metallic, non metalloid inorganic material
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L24/02—Bonding areas ; Manufacturing methods related thereto
- H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
- H01L24/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/053—Oxides composed of metals from groups of the periodic table
- H01L2924/0549—Oxides composed of metals from groups of the periodic table being a combination of two or more materials provided in the groups H01L2924/0531 - H01L2924/0546
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/10—Details of semiconductor or other solid state devices to be connected
- H01L2924/11—Device type
- H01L2924/12—Passive devices, e.g. 2 terminal devices
- H01L2924/1204—Optical Diode
- H01L2924/12041—LED
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
- H01L33/44—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the coatings, e.g. passivation layer or anti-reflective coating
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- General Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- Manufacturing & Machinery (AREA)
- Theoretical Computer Science (AREA)
- Geometry (AREA)
- Led Device Packages (AREA)
Description
本開示は、発光ダイオード（Light Emitting Diode：ＬＥＤ）等の発光素子を搭載する発光素子基板およびそれを用いた表示装置、ならびに表示装置の製造方法に関するものである。
従来から、ＬＥＤ等の発光素子を複数有する、バックライト装置が不要な自発光型の発光素子基板およびそれを用いた表示装置が知られている（例えば、特許文献１，２参照）。
本開示の発光素子基板は、基板と、前記基板上に位置する第１絶縁層および前記第１絶縁層上に位置する第２絶縁層と、前記第２絶縁層に形成された開口部と、前記開口部において露出する前記第１絶縁層の部位にある発光素子の搭載部と、前記搭載部に位置する前記発光素子と、前記基板の側面を覆う暗色の遮光部材と、を備える発光素子基板であって、前記搭載部は、前記第１絶縁層の部位にある凸状体であり、前記搭載部に位置する前記発光素子の側面全体が、前記第２絶縁層の上面および前記遮光部材の上端よりも高い位置にあり、平面視形状が折れ線状である一つの前記開口部に複数の前記搭載部があり、複数の前記搭載部のそれぞれに前記発光素子があり、一つの前記開口部にある複数の前記発光素子は、発光色が異なっており、平面視したときに折れ線状に並ぶ配置とされている構成である。
本開示の表示装置は、上記構成の発光素子基板を備える表示装置であって、前記基板は、前記発光素子が位置する第１面と、前記第１面と反対側の第２面と、側面とを有しており、前記発光素子基板は、前記側面に位置する側面配線と、前記第２面の側に位置する駆動部と、を有しており、前記発光素子は、前記側面配線を介して前記駆動部に接続されている構成である。
本開示の表示装置の製造方法は、基板と、前記基板上に位置する第１絶縁層および前記第１絶縁層上に位置する第２絶縁層と、前記第２絶縁層に形成された、平面視形状が折れ線状である開口部と、一つの前記開口部において露出する前記第１絶縁層の部位に存在する凸状体である発光素子の複数の搭載部と、前記基板の側面を覆う暗色の遮光部材と、を備える発光素子基板を準備する工程と、一つの前記開口部の複数の前記搭載部のそれぞれに前記発光素子が搭載されるとともに搭載される複数の前記発光素子が互いに発光色が異なるようにして複数の前記発光素子を粘着シート上に配列させ、前記粘着シートから複数の前記発光素子を前記基板上のそれぞれの前記搭載部に転写し、前記発光素子の側面全体が前記第２絶縁層の上面および前記遮光部材の上端よりも高い位置にある状態で配置させる工程と、板状の冶具によって複数の前記発光素子を上方から押圧してそれぞれの前記搭載部に押し付けつつ接着する工程と、を備える構成である。
本開示の表示装置の製造方法は、基板と、前記基板上に位置する第１絶縁層および前記第１絶縁層上に位置する第２絶縁層と、前記第２絶縁層に形成された、平面視形状が折れ線状である開口部と、一つの前記開口部において露出する前記第１絶縁層の部位に存在する凸状体である発光素子の複数の搭載部と、前記基板の側面を覆う暗色の遮光部材と、を備える発光素子基板を準備する工程と、一つの前記開口部の複数の前記搭載部のそれぞれに前記発光素子が搭載されるとともに搭載される複数の前記発光素子が互いに発光色が異なるようにして複数の前記発光素子を粘着シート上に配列させ、前記粘着シートから複数の前記発光素子を前記基板上のそれぞれの前記搭載部に転写し、前記発光素子の側面全体が前記第２絶縁層の上面および前記遮光部材の上端よりも高い位置にある状態で配置させる工程と、板状の冶具によって複数の前記発光素子を上方から押圧してそれぞれの前記搭載部に押し付けつつ接着する工程と、を備える構成である。
本開示の発光素子基板によれば、発光素子の側方放射光が第２絶縁層で吸収されるとともに一部が反射されることを抑えることができる。その結果、発光素子の輝度が低下することを抑えることができるとともに、表示画像のコントラストが低下することを抑えることができる。また、発光素子を上方から押圧して搭載部に押し付けつつ接着する場合、発光素子の上面の高さが第２絶縁層の上面よりも高い位置にあることから、発光素子を搭載部に上方から確実に押圧することができる。その結果、発光素子の搭載部に対する接着力が低下することを抑えることができる。
本開示の表示装置によれば、発光素子の輝度が低下することを抑えることができるとともに、表示画像のコントラストが低下することを抑えることができる。また、発光素子を搭載部に搭載する際に発光素子を搭載部に上方から確実に押圧することができ、発光素子の搭載部に対する接着力が低下することを抑えることができる。その結果、発光素子の発光素子基板への実装歩留まりを向上させることができ、また長寿命の表示装置となる。
本発明の目的、特色、および利点は、下記の詳細な説明と図面とからより明確になるであろう。
以下、図面を参考にして、本発明の好適な実施形態を詳細に説明する。
まず、図５～図９を参照して、本開示の発光素子基板およびそれを備える表示装置が基礎とする構成について説明する。
図５は本開示の表示装置が基礎とする構成を示すブロック回路図であり、図５の表示装置の下面図を図６に示し、図５のＡ１－Ａ２線における断面図を図７に示す。表示装置は、ガラス基板等から成る基板１と、基板１上の所定の方向（例えば、行方向）に配置された走査信号線２と、走査信号線２と交差させて所定の方向と交差する方向（例えば、列方向）に配置された発光制御信号線３と、走査信号線２と発光制御信号線３によって区分けされた画素部（Ｐｍｎ）の複数から構成された表示部１１と、表示部１１を覆う絶縁層上に配置された複数の発光領域（Ｌｍｎ）と、を有する構成である。
走査信号線２および発光制御信号線３は、基板１の側面に配置された側面配線３０を介して基板１の裏面にある裏面配線９に接続される。裏面配線９は、基板１の裏面に設置されたＩＣ，ＬＳＩ等の駆動素子６に接続される。すなわち、表示装置は基板１の裏面にある駆動素子６によって表示が駆動制御される。駆動素子６は、例えば、基板１の裏面側にＣＯＧ（Chip On Glass）方式等の手段によって搭載される。また、基板１の裏面側には、駆動素子６との間で引き出し線を介して駆動信号、制御信号等を入出力するためのＦＰＣが設置される場合がある。また側面配線３０に替えてスルーホール等の貫通導体を用いる場合がある。
それぞれの画素部１５（Ｐｍｎ）には、発光領域（Ｌｍｎ）にある発光素子１４（ＬＤｍｎ）の発光、非発光、発光強度等を制御するための発光制御部２２が配置されている。この発光制御部２２は、発光素子１４のそれぞれに発光信号を入力するためのスイッチ素子としての薄膜トランジスタ（Thin Film Transistor：ＴＦＴ）１２（図８に示す）と、発光制御信号（発光制御信号線３を伝達する信号）のレベル（電圧）に応じた、正電圧（アノード電圧：３～５Ｖ程度）と負電圧（カソード電圧：－３Ｖ～０Ｖ程度）の電位差（発光信号）から発光素子１４を電流駆動するための駆動素子としてのＴＦＴ１３（図８に示す）と、を含む。ＴＦＴ１３のゲート電極とソース電極とを接続する接続線上には、容量素子が配置されており、容量素子はＴＦＴ１３のゲート電極に入力された発光制御信号の電圧を次の書き換えまでの期間（１フレームの期間）保持する保持容量として機能する。
発光素子１４は、表示部１１を覆う絶縁層４１（図７に示す）を貫通するスルーホール等の貫通導体２３ａ，２３ｂを介して、発光制御部２２、正電圧入力線１６、負電圧入力線１７に電気的に接続されている。すなわち、発光素子１４の正電極は、貫通導体２３ａおよび発光制御部２２を介して正電圧入力線１６に接続されており、発光素子１４の負電極は、貫通導体２３ｂを介して負電圧入力線１７に接続されている。
また表示装置は、平面視において、表示部１１と基板１の端１ｔ（図５に記載）との間に表示に寄与しない額縁部１ｇがあり、この額縁部１ｇに発光制御信号線駆動回路、走査信号線駆動回路等が配置される場合がある。この額縁部１ｇの幅はできるだけ小さくすることが要望されている。さらに、一枚の母基板を切断して複数枚の基板１を切り出すことが行われているが、発光制御部２２に対する切断線の影響を抑えるために、図５のブロック回路図に示すように、最外周部の画素部１５において、発光制御部２２を発光素子１４よりも平面視で基板１の内側に配置する構成が公知である。
図８は、図５の表示装置における最外周部にある画素部１５（Ｐ１１）を拡大して示す部分拡大平面図であり、図９は、図８のＢ１－Ｂ２線における断面図である。これらの図に示すように、表示装置において、表示部１１の周囲にある表示に寄与しない額縁部１ｇを目立たなくするために、額縁部１ｇにブラックマトリクス等から成る遮光部２５を配置している。
図９に示すように、ガラス基板等から成る基板１上にアクリル樹脂等から成る樹脂絶縁層５１が配置され、樹脂絶縁層５１上に発光素子１４が搭載されている。
発光素子１４は、樹脂絶縁層５１上に配置された正電極５４ａと負電極５４ｂにＡＣＦ（Anisotropic Conductive Film）、ハンダ等の導電性接続部材を介して電気的に接続されて、樹脂絶縁層５１上に搭載される。正電極５４ａは、Ｍｏ層／Ａｌ層／Ｍｏ層（Ｍｏ層上にＡｌ層、Ｍｏ層が順次積層された積層構造を示す）等から成る電極層５２ａと、それを覆う酸化インジウム錫（Indium Tin Oxide：ＩＴＯ）等から成る透明電極５３ａと、から成る。負電極５４ｂも同様の構成であり、Ｍｏ層／Ａｌ層／Ｍｏ層等から成る電極層５２ｂと、それを覆うＩＴＯ等から成る透明電極５３ｂと、から成る。また、樹脂絶縁層５１上の正電極５４ａ及び負電極５４ｂよりも基板１の端１ｔ寄りの部位に、電極パッド２ｐが配置されており、電極パッド２ｐは電極層５２ｃとそれを覆うＩＴＯ等から成る透明電極５３ｃとから成る。電極パッド２ｐは、正電極５４ａまたは負電極５４ｂに電気的に接続されるとともに、側面配線３０を介して裏面配線９に電気的に接続される中継電極として機能する。
樹脂絶縁層５１と、透明電極５３ａ，５３ｂのそれぞれの一部（発光素子１４が重ならない部位）と、透明電極５３ｃの周縁部と、を覆って、酸化珪素（ＳｉＯ２）、窒化珪素（ＳｉＮＸ）等から成る絶縁層５５が配置されている。絶縁層５５上において、発光素子１４の搭載部と、遮光部材２５の配置部と、を除く部位に、ブラックマトリクス等から成る遮光層５６が配置されている。遮光層５６は、表示装置を平面視したときに発光素子１４の部位以外の部位が黒色等の暗色の背景色となるようにする目的で設けられる。
絶縁層５５上における平面視で電極パッド２ｐを覆う部位から、基板１の側面を経て基板１の裏面にかけて、電極パッド２ｐと裏面配線９を電気的に接続する側面配線３０が配置されている。側面配線３０は、例えば銀等の導電性粒子を含む導電性ペーストを塗布し焼成することによって形成される。遮光部材２５は電極パッド２ｐおよび側面配線３０を覆って配置されている。そして、発光素子１４の正電極がＡＣＦ、ハンダ等の導電性接続部材を介して正電極５４ａに接続され、発光素子１４の負電極がＡＣＦ、ハンダ等の導電性接続部材を介して負電極５４ｂに接続されることによって、発光素子１４が基板１上に搭載される。
しかしながら、図５～図９に示す表示装置においては、発光素子１４の光放射部１４Ｌから放射される光は、発光素子１４の側面から放射される成分（側方放射光）があり、側方放射光は遮光層５６で吸収されるとともに一部が反射される場合がある。また、側方放射光は遮光部材２５で吸収されるとともに一部が反射される場合がある。それらの場合、側方放射光が吸収されることによって発光素子１４の輝度が低下しやすくなり、側方放射光の一部が反射されることによって表示画像のコントラストが低下しやすくなる。
また、表示装置を製造する際に、多数（１万個～数１００万個程度）の発光素子１４をそれぞれ凹部、貫通孔等に収容して配列させた板状の治具を用い、その板状の治具を基板１上で裏返して発光素子１４を基板１上の各搭載部にそれぞれ配置させる搭載方法、あるいは多数の発光素子１４を粘着シート上に配列させ、その粘着シートを基板１上で裏返して発光素子１４を基板１上の各搭載部にそれぞれ配置させる搭載方法、所謂転写法を採用することが多い。それらの方法において、発光素子１４の搭載部への接着を確実なものとするために、発光素子１４を基板１上の各搭載部にそれぞれ配置させた後、上記板状の冶具または押圧板によって多数の発光素子１４を上方から押圧して各搭載部に押し付けつつ接着する場合があった。その場合、発光素子１４の上面の高さが、遮光層５６の上面および遮光部材２５と同程度以下であることから、多数の発光素子１４の全てを押圧することが難しくなり、一部の発光素子１４の接着力が低下しやすくなる。
また、他の例として、サブマウントに設けられたフリップチップ型発光ダイオードをリードフレームが埋設されたプラスチック製筒体に取り付け、印刷配線基板上に組み立てる発光ダイオード組立体の組立方法および発光ダイオード組立体が公知である。しかしながら、この公知技術においても、上記問題点を解消する構成については何等開示されていない。
次に、本開示の発光素子基板および表示装置の実施の形態について、図面を参照しながら説明する。但し、以下で参照する各図は、本開示の発光素子基板および表示装置の実施の形態における構成部材のうち、本開示の発光素子基板および表示装置を説明するための主要部を示している。従って、本開示に係る発光素子基板および表示装置は、図に示されていない回路基板、配線導体、制御ＩＣ，ＬＳＩ等の周知の構成部材を備えていてもよい。なお、本開示の発光素子基板および表示装置の実施の形態を示す図１～図４において、図５～図９と同じ部位には同じ符号を付しており、それらの詳細な説明は省く。
図１～図４は、本開示の発光素子基板について実施の形態の各種例を示す図である。図１～図３に示すように、本実施の形態の発光素子基板ＬＳ１は、ガラス基板等から成る基板１と、基板１上に位置する第１絶縁層としての樹脂絶縁層５１および樹脂絶縁層５１上に位置する第２絶縁層としての遮光層５６と、遮光層５６に形成された開口部５６ｋ（図２，図３に示す）と、開口部５６ｋにおいて露出する樹脂絶縁層５１の部位にある発光素子１４Ｇ（図３に示す）の搭載部５１ｔｇと、搭載部５１ｔｇに位置する発光素子１４Ｇと、を備える。この発光素子基板ＬＳ１は、搭載部５１ｔｇは、樹脂絶縁層５１の部位にある凸状体Ｔｏｇ（図３に示す）であり、搭載部５１ｔｇに搭載されて搭載部５１ｔｇに位置する発光素子１４Ｇの上面が遮光層５６の上面よりも高い位置にある構成である。即ち、発光素子１４Ｇの上面の、基板１の発光素子１４Ｇが搭載される第１面１ａからの高さｈ２（図３に示す）が、遮光層５６の上面の第１面１ａからの高さｈ１（図３に示す）よりも高い。
上記の構成により、以下の効果を奏する。発光素子１４Ｇの側方放射光が遮光層５６で吸収されるとともに一部が反射されることを抑えることができる。その結果、発光素子１４Ｇの輝度が低下することを抑えることができるとともに、表示画像のコントラストが低下することを抑えることができる。また、発光素子１４Ｇを上方から押圧して搭載部５１ｔｇに押し付けつつ接着する場合、発光素子１４Ｇの上面の高さが遮光層５６の上面よりも高い位置にあることから、発光素子１４Ｇを搭載部５１ｔｇに上方から確実に押圧することができる。その結果、発光素子１４Ｇの搭載部５１ｔｇに対する接着力が低下することを抑えることができる。
本開示の発光素子基板は、１つの開口部５６ｋに１つまたは複数の搭載部５１ｔｇがあり、１つの搭載部５１ｔｇに複数の発光素子１４Ｇ、例えば赤色光を発光する発光素子と緑色光を発光する発光素子と青色光を発光する発光素子、があってもよい。
また、１つの開口部５６ｋに複数の搭載部５１ｔｇがあり、複数の搭載部５１ｔｇのそれぞれに１つの発光素子１４Ｇがあり、それらの発光素子１４Ｇはそれぞれ発光色が異なっていてもよい。例えば、１つの開口部５６ｋに第１の搭載部と第２の搭載部と第３の搭載部があり、第１の搭載部に赤色光を発光する発光素子が搭載され、第２の搭載部に緑色光を発光する発光素子が搭載され、第３の搭載部に青色光を発光する発光素子が搭載されていてもよい。この場合、赤色光を発光する発光素子と緑色光を発光する発光素子と青色光を発光する発光素子の、素子の高さがそれぞれ異なる場合、第１～第３の搭載部のそれぞれの高さを調整することによって、基板１の第１面１ａからの発光素子の上面の高さを揃えることができる。その結果、発光素子の実装の歩留まりを向上させることができる。
発光素子基板ＬＳ１は、図３に示すように、基板１の第１面１ａ上に絶縁層５５ａ～５５ｇが順次積層されている。絶縁層５５ａ～５５ｇは、酸化珪素（ＳｉＯ２），窒化珪素（Ｓｉ３Ｎ４）等から成る。基板１の第１面１ａから絶縁層５５ａ～５５ｃまでの層間部にＴＦＴ６７が配置されている。ＴＦＴ６７の半導体層６７ｃのソース部６７ｓはソース電極６９にスルーホール６８を介して接続されている。ＴＦＴ６７の半導体層６７ｃのドレイン部６７ｄは、ドレイン電極６４にスルーホール６５を介して接続されている。ドレイン電極６４は、スルーホール６３と層間配線６２とスルーホール６１を介して下部電極層６０に接続されている。スルーホール６３は、絶縁層５５ｅ上に積層された下部樹脂絶縁層４５に形成されている。下部電極層６０は電極層５２ａｇと同様の材料から成る。
発光素子１４Ｇの搭載部５１ｔｇとしての、樹脂絶縁層５１の部位にある凸状体Ｔｏｇは、下部電極層６０と電極層５２ａｇと透明電極５３ａｇとを備えたものである。また凸状体Ｔｏｇは、樹脂絶縁層５１の一部を露光し除去するといった、樹脂絶縁層５１の加工によって、形成されたものであってよい。また凸状体Ｔｏｇは、樹脂絶縁層５１と別体の樹脂製もの等であってよく、樹脂絶縁層５１上に接着等の手段で設置されたものであってもよい。
なお、凸状体Ｔｏｇは、下部電極層６０と電極層５２ａｇと透明電極５３ａｇとを備えているが、電極層５２ａｇが透明電極層であって透明電極５３ａｇがない構成であってもよい。
発光素子基板ＬＳ１において、基板１はガラス基板，プラスチック基板等の透光性基板であってもよく、あるいはセラミック基板，非透光性プラスチック基板，金属基板等の非透光性基板であってもよい。さらには、ガラス基板とプラスチック基板を積層した複合基板、ガラス基板とセラミック基板を積層した複合基板、ガラス基板と金属基板を積層した複合基板、その他上記の各種基板のうち異なる材質のものを複数積層した複合基板であってもよい。また基板１は、電気的に絶縁性の基板であるガラス基板，プラスチック基板，セラミック基板等が、配線が形成しやすい点でよい。また基板１の平面視形状は、矩形状、円形状、楕円形状、台形状等の種々の形状であってよい。
図２に示すように、発光素子１４Ｇは緑色光を発光するものであり、発光素子１４Ｒは赤色光を発光するものであり、発光素子１４Ｂは青色光を発光するものであるが、これらを総称していう場合は発光素子１４と記載する。発光素子１４としては、マイクロチップ型の発光ダイオード（マイクロＬＥＤ）、モノリシック型の発光ダイオード、有機ＥＬ、無機ＥＬ、半導体レーザ素子等の自発光型のものであれば採用し得る。
本実施の形態の発光素子基板ＬＳ１に用いられる発光素子１４は、マイクロＬＥＤ素子であることがよく、その場合バックライトが不要な自発光型のものであり、発光効率が高く長寿命である。以下、発光素子１４がマイクロＬＥＤ素子１４である例について説明する。
そして、マイクロＬＥＤ素子１４Ｇは、図２に示すように、下面（基板１側の面）に正電極１４Ｇａおよび負電極１４Ｇｂが平面視で互いに離隔して配置されており、平面視で正電極１４Ｇａと負電極１４Ｇｂとの間の中央部に光放射部１４ＧＬが配置されている横型のものである。正電極１４Ｇａが基板１上に配置された正電極パッド５４ａｇにハンダ、ＡＣＦ（Anisotropic Conductive Film）等の導電性接続部材を介して接続され、負電極１４Ｇｂが基板１上に配置された負電極パッド５４ｂｇに導電性接続部材を介して接続される。
同様に、マイクロＬＥＤ素子１４Ｒは、下面に正電極１４Ｒａおよび負電極１４Ｒｂが平面視で互いに離隔して配置されており、平面視で正電極１４Ｒａと負電極１４Ｒｂとの間の中央部に光放射部１４ＲＬが配置されている横型のものである。正電極１４Ｒａが基板１上に配置された正電極パッド５４ａｒに導電性接続部材を介して接続され、負電極１４Ｒｂが基板１上に配置された負電極パッド５４ｂｒに導電性接続部材を介して接続される。
同様に、マイクロＬＥＤ素子１４Ｂは、下面に正電極１４Ｂａおよび負電極１４Ｂｂが平面視で互いに離隔して配置されており、平面視で正電極１４Ｂａと負電極１４Ｂｂとの間の中央部に光放射部１４ＢＬが配置されている横型のものである。正電極１４Ｂａが基板１上に配置された正電極パッド５４ａｂに導電性接続部材を介して接続され、負電極１４Ｂｂが基板１上に配置された負電極パッド５４ｂｂに導電性接続部材を介して接続される。
なお、上述の実施の形態では、マイクロＬＥＤの下面に正電極および負電極が配置されている横型で説明したが、マイクロＬＥＤの下面に正電極、負電極のどちらか一方の電極を配置し、マイクロＬＥＤの上面に他方の電極を配置する縦型のものであっても良い。
また、マイクロＬＥＤ素子１４、基板１の第１面１ａの上に縦方向（第１面１ａに垂直な方向）に搭載された縦型のものであってもよい。その場合、例えば第１面１ａの側から正電極、発光層、負電極が積層された構造を有している。
マイクロＬＥＤ素子１４のサイズは、平面視形状が矩形状のものである場合、一辺の長さが１μｍ程度以上１００μｍ程度以下であり、より具体的には３μｍ程度以上１０μｍ程度以下であるが、これらのサイズに限るものではない。
図１、図２に示すように、１つの画素部（ＰＲＧＢ１１）１５ｂに、発光色が異なるマイクロＬＥＤ素子１４Ｒ，１４Ｇ，１４Ｂが配置されていてもよい。例えばマイクロＬＥＤ素子１４Ｒの発光色を赤色，橙色，赤橙色，赤紫色，紫色とし、マイクロＬＥＤ素子１４Ｇの発光色を緑色，黄緑色とし、マイクロＬＥＤ素子１４Ｂの発光色を青色とすることができる。これにより、本実施の形態の発光素子基板を用いてカラー表示が可能な表示装置を作製することが容易になる。また、１つの画素部１５ｂにマイクロＬＥＤ素子１４が３つ以上ある場合、発光色が同じものを複数含んでいてもよい。
マイクロＬＥＤ素子１４Ｒ（１４Ｇ，１４Ｂ）の正電極１４Ｒａ（１４Ｇａ，１４Ｂａ）および負電極１４Ｒｂ（１４Ｇｂ，１４Ｂｂ）は、例えばタンタル（Ｔａ），タングステン（Ｗ），チタン（Ｔｉ），モリブデン（Ｍｏ），アルミニウム（Ａｌ），クロム（Ｃｒ），銀（Ａｇ），銅（Ｃｕ）等の導体層から成る。また、正電極１４Ｒａ（１４Ｇａ，１４Ｂａ）および負電極１４Ｒｂ（１４Ｇｂ，１４Ｂｂ）は、Ｍｏ層／Ａｌ層／Ｍｏ層（Ｍｏ層上にＡｌ層、Ｍｏ層が順次積層された積層構造を示す）等から成る金属層から構成されていてもよく、さらにはＡｌ層，Ａｌ層／Ｔｉ層，Ｔｉ層／Ａｌ層／Ｔｉ層，Ｍｏ層，Ｍｏ層／Ａｌ層／Ｍｏ層，Ｔｉ層／Ａｌ層／Ｍｏ層，Ｍｏ層／Ａｌ層／Ｔｉ層，Ｃｕ層，Ｃｒ層，Ｎｉ層，Ａｇ層等の金属層から構成されていてもよい。
また、正電極パッド５４ａｒ（５４ａｇ，５４ａｂ）の電極層５２ａｒ（５２ａｇ，５２ａｂ）および負電極パッド５４ｂｒ（５４ｂｇ，５４ｂｂ）の電極層５２ｂｒ（５２ｂｇ，５２ｂｂ）は、正電極１４Ｒａ（１４Ｇａ，１４Ｂａ）および負電極１４Ｒｂ（１４Ｇｂ，１４Ｂｂ）と同様の構成とし得る。
電極層５２ａｒ（５２ａｇ，５２ａｂ）上の透明電極５３ａｒ（５３ａｇ，５３ａｂ）および電極層５２ｂｒ（５２ｂｇ，５２ｂｂ）上の透明電極５３ｂｒ（５３ｂｇ，５３ｂｂ）は、インジウム錫酸化物（ＩＴＯ）、インイジウム亜鉛酸化物（ＩＺＯ）、酸化珪素を添加したインジウム錫酸化物（ＩＴＳＯ）、酸化亜鉛（ＺｎＯ）、リン，ボロンを含むシリコン（Ｓｉ）等の導電性材料であって透明性を有する材料から成る透明導電層から成る。
本実施の形態の発光素子基板ＬＳ１は、図３に示すように、搭載部５１ｔｇに搭載されたマイクロＬＥＤ素子１４Ｇの側面の全体が、遮光層５６の上面よりも高い位置にあることがよい。換言すると、凸状体Ｔｏｇは、その頂面がマイクロＬＥＤ素子１４Ｇを搭載する搭載面であり、搭載面は、遮光層５６の上面よりも高い位置にあることがよい。この場合、マイクロＬＥＤ素子１４Ｇの側方放射光が遮光層５６で吸収されるとともに一部が反射されることをより抑えることができる。
また、マイクロＬＥＤ素子１４Ｇを上方から押圧して搭載部５１ｔｇに押し付けつつ接着する場合、マイクロＬＥＤ素子１４Ｇを搭載部５１ｔｇに上方からより確実に押圧することができる。この場合、マイクロＬＥＤ素子１４Ｇの側面の下端が、遮光層５６の上面よりも０μｍ以上１００μｍ以下程度高い位置にあることがよい。０μｍよりも低い場合、マイクロＬＥＤ素子１４Ｇの側方放射光が遮光層５６で吸収されるとともに一部が反射される現象が生じやすくなる。１００μｍを超えると、発光素子基板ＬＳ１の厚みが余計に厚くなりやすくなる。
また本実施の形態の発光素子基板ＬＳ１は、遮光層５６は、暗色のものであることがよい。この場合、マイクロＬＥＤ素子１４Ｇの側方放射光の一部が遮光層５６で反射されることをより抑えることができる。その結果、表示画像のコントラストが低下することを抑えることができる。暗色の遮光層５６は、黒色、黒褐色、濃褐色、濃青色、濃紫色等の暗色系のもので可視光を効率良く吸収し遮光する色合いのものであり、例えば透明な樹脂層中に暗色系の顔料、染料、セラミック粒子、金属粒子、合金粒子、樹脂粒子等を混入させて構成されたものである。
また図４に示すように、本実施の形態の発光素子基板ＬＳ２は、基板１の側面１ｓを覆う暗色の遮光部材２５を備えており、搭載部５１ｔｇに搭載されたマイクロＬＥＤ素子１４Ｇの上面が遮光部材２５の上端よりも高い位置にあることがよい。この場合、マイクロＬＥＤ素子１４Ｇの側方放射光が遮光部材２５で吸収されるとともに一部が反射されることを抑えることができる。
また、遮光部材２５がない場合、側面配線３０が基板１の端１ｔの側で最上部となりやすいことから、側面配線３０の上面の第１面１ａからの高さが、搭載部５１ｔｇに搭載されたマイクロＬＥＤ素子１４Ｇの上面の高さ以下であってよい。より好適には、側面配線３０の上面の第１面１ａからの高さが、搭載部５１ｔｇに搭載されたマイクロＬＥＤ素子１４Ｇの下面の高さ以下であってよい。
また、搭載部５１ｔｇに搭載されたマイクロＬＥＤ素子１４Ｇの側面全体が遮光部材２５の上端よりも高い位置にあることがよりよい。この場合、マイクロＬＥＤ素子１４Ｇの側方放射光が遮光部材２５で吸収されるとともに一部が反射されることをより抑えることができる。またこの場合、搭載部５１ｔｇに搭載されたマイクロＬＥＤ素子１４Ｇの側面の下端と遮光部材２５の上端との高さの差は、０μｍ以上１００μｍ程度であればよい。
遮光部材２５は、額縁部１ｇが目立たないようにする目的、また基板１の側面１ｓにある側面配線３０を保護する目的で配置される。従って、遮光部材２５は基板１の側面１ｓに延出させて配置することが好ましい。また、複数のマイクロＬＥＤ素子１４を搭載した基板１の複数を、同じ面上において縦横に配置するとともにそれらの側面同士を接着材等によって結合（タイリング）させることによって、複合型かつ大型の表示装置、所謂マルチディスプレイを製造する場合に、遮光部材２５が存在することによってタイリングの継ぎ目が目立ちにくくなる。
遮光部材２５は、黒色、黒褐色、濃褐色、濃青色、濃紫色等の暗色系のもので可視光を効率良く吸収し遮光する色合いのものであり、例えば透明な樹脂層中に暗色系の顔料、染料、セラミック粒子、金属粒子、合金粒子、樹脂粒子等を混入させて構成された遮光膜、または接着、粘着等によって設置されるシール状のもの、または接着、粘着等によって設置されるプラスチック等から成る枠状体などから構成される。この遮光部材２５によって、可視光の大部分を吸収して遮光することができる。
遮光部材２５は、上記の遮光膜である場合、暗色系の顔料、染料等を混入させた未硬化の樹脂ペーストを、基板１上の額縁部１ｇに、塗布法、マスクを用いた印刷法、ローラー印刷法等によって塗布、印刷して配置し、熱硬化法、紫外線等の照射による光硬化法、光熱硬化法等によって硬化させることにより形成される。
遮光部材２５の幅は額縁部１ｇの幅とほぼ同じであり、遮光部材２５の幅は２０μｍ～１１０μｍ程度である。
また本実施の形態の発光素子基板ＬＳ１，ＬＳ２は、図２に示すように、基板１上に複数の搭載部５１ｔｇ，５１ｔｒ，５１ｔｂが配置されており、複数の搭載部５１ｔｇ，５１ｔｒ，５１ｔｂのそれぞれにマイクロＬＥＤ素子１４Ｇ，１４Ｒ，１４Ｂが搭載されているとともに、それらのマイクロＬＥＤ素子１４Ｇ，１４Ｒ，１４Ｂは発光色が異なっていることがよい。この場合、高品位の表示画質を有するフルカラーの画像の表示が可能な表示装置を提供することができる。
画素部１５ｂは、発光色の異なる複数のマイクロＬＥＤ素子１４Ｒ，１４Ｇ，１４Ｂを含んでいるが、これらは表示単位として機能する。例えば、カラー表示の表示装置の場合、発光色が赤色のマイクロＬＥＤ素子１４Ｒと発光色が緑色のマイクロＬＥＤ素子１４Ｇと発光色が青色のマイクロＬＥＤ素子１４Ｂとによって、カラーの階調表示が可能な一つの画素部を構成する。
１つの画素部１５ｂに含まれる複数のマイクロＬＥＤ素子１４Ｒ，１４Ｇ，１４Ｂは平面視したときに１つの直線上に並ばない配置とされていることがよい。この場合、画素部１５ｂの平面視におけるサイズが小さくなり、また画素部１５ｂの平面視における形状をコンパクトな正方形状等とすることができる。その結果、表示装置等において画素密度が向上し、画素ムラも生じにくいことから、高画質な画像表示が可能となる。
また、１つの画素部１５ｂに含まれる複数のマイクロＬＥＤ素子１４Ｒ，１４Ｇ，１４Ｂは、平面視したときに１つの直線上に並ぶ配置とされていてもよい。この場合、一つの画素部１５ｂに、複数のマイクロＬＥＤ素子１４Ｒ，１４Ｇ，１４Ｂを備える常時駆動用の第１組と、複数のマイクロＬＥＤ素子１４Ｒ，１４Ｇ，１４Ｂを備える冗長配置用の第２組と、を設けることが容易になる。
画素部１５ｂにおいて、マイクロＬＥＤ素子１４Ｒ，１４Ｇ，１４Ｂの発光、非発光、発光強度等を制御するための、スイッチ素子、制御素子としてのＴＦＴを含む発光制御部２２ｒ，２２ｇ，２２ｂが配置されていてもよい。その場合、発光制御部２２ｒ，２２ｇ，２２ｂは、マイクロＬＥＤ素子１４Ｒ，１４Ｇ，１４Ｂの下方に絶縁層を介して配置されていてもよい。その場合、画素部１５ｂの平面視におけるサイズが小さくなり、また画素部１５ｂの平面視における形状をコンパクトな正方形状等とすることができる。その結果、表示装置等において画素密度が向上し、画素ムラも生じにくいことから、高画質な画像表示が可能となる。
本実施の形態の表示装置は、上記構成の本実施の形態の発光素子基板ＬＳ１，ＬＳ２を備える表示装置であって、基板１は、マイクロＬＥＤ素子１４が搭載される第１面１ａ（図５に示す）と、第１面１ａと反対側の第２面１ｂ（図６に示す）と、側面１ｓ（図５、図６に示す）とを有しており、発光素子基板ＬＳ１，ＬＳ２は、側面１ｓに位置する側面配線３０（図５、図６に示す）と、第２面１ｂの側に位置する駆動部６と、を有しており、マイクロＬＥＤ素子１４は、側面配線３０を介して駆動部６に接続されている構成である。この構成により、マイクロＬＥＤ素子１４の輝度が低下することを抑えることができるとともに、表示画像のコントラストが低下することを抑えることができる。また、マイクロＬＥＤ素子１４の搭載部に対する接着力が低下することを抑えることができるので、長寿命の表示装置となる。
駆動部６は、ＩＣ，ＬＳＩ等の駆動素子をチップオングラス（Chip on Glass：ＣＯＧ）方式、チップオンフィルム（Chip on Film：ＣＯＦ）方式で実装した構成のものでよいが、駆動素子を搭載した回路基板であってもよい。また、駆動部６は、ガラス基板から成る基板１の第２面１ｂ上に、ＣＶＤ法等の薄膜形成方法によって直接的に形成されたＬＴＰＳ（Low Temperature Poly Silicon）から成る半導体層を有するＴＦＴ等を備えた薄膜回路であってもよい。
側面配線３０は、銀（Ａｇ），銅（Ｃｕ），アルミニウム（Ａｌ），ステンレススチール等の導電性粒子、未硬化の樹脂成分、アルコール溶媒および水等を含む導電性ペーストを、加熱法、紫外線等の光照射によって硬化させる光硬化法、加熱光硬化法等の方法によって形成され得る。また側面配線３０は、メッキ法、蒸着法、ＣＶＤ法等の薄膜形成方法によっても形成され得る。また、側面配線３０が配置される基板１の側面１ｓの部位に溝があってもよい。その場合、導電性ペーストが側面１ｓの所望の部位である溝に配置されやすくなる。
また、本実施の形態の表示装置は発光装置としても構成し得る。発光装置は、画像形成装置等に用いられるプリンタヘッド、照明装置、看板装置、掲示装置、信号装置等として用いることができる。
なお、本開示の表示装置は、上記実施の形態に限定されるものではなく、適宜の変更、改良を含んでいてもよい。例えば、基板１は透明なガラス基板であってもよいが、不透明なものであってもよい。基板１が不透明なものである場合、基板１は着色されたガラス基板、摺りガラスから成るガラス基板、プラスチック基板、セラミック基板、金属基板、あるいはそれらの基板を積層した複合基板であってもよい。基板１が金属基板から成る場合、あるいは基板１が金属基板を含む複合基板である場合には、基板１の熱伝導性が向上し放熱性に有利なものとなる。
本開示は、以下の実施態様が可能である。
本開示の発光素子基板は、前記搭載部に搭載された発光素子の側面の全体が、前記第２絶縁層の上面よりも高い位置にあってもよい。
また本開示の発光素子基板は、前記第２絶縁層が、暗色の遮光層であってもよい。
また本開示の発光素子基板は、前記開口部が、下端から上端に向かうに伴って開口の大きさが漸次大きくなる構成であってもよい。
また本開示の発光素子基板は、前記基板の側面を覆う暗色の遮光部材を備えており、前記搭載部に位置する前記発光素子の上面が前記遮光部材の上端よりも高い位置にあってもよい。
また本開示の発光素子基板は、前記基板上に複数の搭載部があり、複数の前記搭載部のそれぞれに前記発光素子があるとともに、それらの前記発光素子は発光色が異なってもよい。
また本開示の発光素子基板は、一つの前記開口部に前記複数の搭載部があってもよい。
また本開示の発光素子基板は、前記開口部が、表面が光反射性を有してもよい。この場合、開口部の表面にアルミニウム、銀等から成る光反射層があってよい。
また本開示の発光素子基板は、前記開口部が、平面視における形状が前記発光素子の形状と相似状とされてもよい。
また本開示の発光素子基板は、前記開口部が、平面視における形状が、外側に膨らむ複数の曲線部を繋げた形状とされてもよい。この場合、開口部は、平面視形状が花弁状等の形状であってよい。
また本開示の発光素子基板は、前記発光素子が、平面視における形状が矩形状であり、前記開口部は、前記曲線部が前記発光素子の辺部に対応している構成であってもよい。
本開示の発光素子基板は、前記凸状体が、前記発光素子が位置する搭載面が光反射性を有する構成であってもよい。この場合、搭載面の表面にアルミニウム、銀等から成る光反射層があってよい。
本開示の発光素子基板は、前記凸状体が、前記発光素子が位置する搭載面の平面視における大きさが前記発光素子よりも大きい構成であってもよい。
また本開示の発光素子基板は、前記凸状体が、前記第１絶縁層と一体的に設けられている構成であってもよい。
本開示の発光素子基板によれば、前記搭載部に位置する発光素子の側面の全体が、前記第２絶縁層の上面よりも高い位置にある場合、発光素子の側方放射光が第２絶縁層で吸収されるとともに一部が反射されることをより抑えることができる。また、発光素子を上方から押圧して搭載部に押し付けつつ接着する場合、発光素子を搭載部に上方からより確実に押圧することができる。
また本開示の発光素子基板によれば、前記第２絶縁層が、暗色の遮光層である場合、発光素子の側方放射光の一部が第２絶縁層で反射されることをより抑えることができる。その結果、表示画像のコントラストが低下することを抑えることができる。
また本開示の発光素子基板によれば、前記開口部が、下端から上端に向かうに伴って開口の大きさが漸次大きくなっている場合、開口部が椀状の反射構造部となる。その結果、発光素子の側方放射光の一部が開口部の内面で反射されたとしても、反射光は大部分が上方に向かうことから、発光素子の輝度が低下することを抑えることができるとともに、表示画像のコントラストが低下することを抑えることができる。
また本開示の発光素子基板によれば、前記基板の側面を覆う暗色の遮光部材を備えており、前記搭載部に位置する前記発光素子の上面が前記遮光部材の上端よりも高い位置にある場合、発光素子の側方放射光が遮光部材で吸収されるとともに一部が反射されることを抑えることができる。
また本開示の発光素子基板によれば、前記基板上に複数の搭載部があり、複数の前記搭載部のそれぞれに前記発光素子があるとともに、それらの前記発光素子は発光色が異なっている場合、高品位の表示画質を有するフルカラーの画像の表示が可能な表示装置を提供することができる。
本開示の発光素子基板によれば、一つの前記開口部に前記複数の搭載部がある場合、複数の発光素子のそれぞれから放射された光が混色しやすくなり、より高品位の表示画質を有するフルカラーの画像の表示が可能となる。
また本開示の発光素子基板によれば、前記開口部は、表面が光反射性を有している場合、発光素子の側方放射光が開口部の表面で効率的に反射されて輝度が向上する。
また本開示の発光素子基板によれば、前記開口部は、平面視における形状が前記発光素子の形状と相似状とされている場合、発光素子の側方放射光が開口部の表面でより効率的に反射されて輝度がより向上する。
また本開示の発光素子基板によれば、前記開口部は、平面視における形状が、外側に膨らむ複数の曲線部を繋げた形状、例えば平面視で花弁状の形状とされている場合、発光素子の側方放射光を曲線部で効果的に反射させることによって、輝度がより向上する。
また本開示の発光素子基板によれば、前記発光素子は、平面視における形状が矩形状であり、前記開口部は、前記曲線部が前記発光素子の辺部に対応している場合、発光素子の側方放射光を曲線部でより効果的に反射させることによって、輝度がさらに向上する。
また本開示の発光素子基板によれば、前記凸状体は、前記発光素子が位置する搭載面が光反射性を有している場合、発光素子から下方に放射された光を搭載面で効果的に反射させることによって、輝度が向上する。
また本開示の発光素子基板によれば、前記凸状体は、前記発光素子が位置する搭載面の平面視における大きさが前記発光素子よりも大きい場合、発光素子を搭載面における電気的接続を確実に行えるとともに、発光素子を搭載面に確実に設置することができる。また、搭載面が光反射性を有する場合であれば発光素子から下方に放射された光を搭載面でより効果的に反射させることによって、輝度がより向上する。
また本開示の発光素子基板によれば、前記凸状体は、前記第１絶縁層と一体的に設けられている場合、フォトリソグラフィ法等の加工方法によって、突起体を、その高さを精度良く調整して形成することができる。
前記表示装置において、前記側面配線の上面の前記第１面からの高さが、前記搭載部に搭載された前記発光素子の上面の高さ以下である場合、遮光部材２５の上面の高さが発光素子１４の上面の高さを超えることを抑えることができる。
本開示の表示装置は、ＬＥＤ表示装置、有機ＥＬ表示装置等の表示装置として構成し得る。また本開示の表示装置は、各種の電子機器に適用できる。その電子機器としては、複合型かつ大型の表示装置（マルチディスプレイ）、自動車経路誘導システム（カーナビゲーションシステム）、船舶経路誘導システム、航空機経路誘導システム、スマートフォン端末、携帯電話、タブレット端末、パーソナルデジタルアシスタント（ＰＤＡ）、ビデオカメラ、デジタルスチルカメラ、電子手帳、電子書籍、電子辞書、パーソナルコンピュータ、複写機、ゲーム機器の端末装置、テレビジョン、商品表示タグ、価格表示タグ、産業用のプログラマブル表示装置、カーオーディオ、デジタルオーディオプレイヤー、ファクシミリ、プリンター、現金自動預け入れ払い機（ＡＴＭ）、自動販売機、ヘッドマウントディスプレイ（ＨＭＤ）、デジタル表示式腕時計、スマートウォッチなどがある。
本発明は、その精神または主要な特徴から逸脱することなく、他のいろいろな形態で実施できる。したがって、前述の実施形態はあらゆる点で単なる例示に過ぎず、本発明の範囲は請求の範囲に示すものであって、明細書本文には何ら拘束されない。さらに、請求の範囲に属する変形や変更は全て本発明の範囲内のものである。
１ 基板
１ｇ 額縁部
１ｓ 側面
１ｔ 基板の端
２ 走査信号線
２ｐ 電極パッド
３ 発光制御信号線
１４，１４Ｂ，１４Ｇ，１４Ｒ 発光素子（マイクロＬＥＤ素子）
１４Ｌ，１４ＢＬ，１４ＧＬ，１４ＲＬ 光放射部
２５ 遮光部材
３０ 側面配線
５１ 樹脂絶縁層（第１絶縁層）
５１ｔ 樹脂絶縁層の端面
５１ｔｂ，５１ｔｇ，５１ｔｒ 搭載部
５４ａ 正電極
５４ｂ 負電極
５６ 遮光層（第２絶縁層）
５６ｋ 開口部
ＬＳ１，ＬＳ２ 発光素子基板
Ｔｏｇ 凸状体
１ｇ 額縁部
１ｓ 側面
１ｔ 基板の端
２ 走査信号線
２ｐ 電極パッド
３ 発光制御信号線
１４，１４Ｂ，１４Ｇ，１４Ｒ 発光素子（マイクロＬＥＤ素子）
１４Ｌ，１４ＢＬ，１４ＧＬ，１４ＲＬ 光放射部
２５ 遮光部材
３０ 側面配線
５１ 樹脂絶縁層（第１絶縁層）
５１ｔ 樹脂絶縁層の端面
５１ｔｂ，５１ｔｇ，５１ｔｒ 搭載部
５４ａ 正電極
５４ｂ 負電極
５６ 遮光層（第２絶縁層）
５６ｋ 開口部
ＬＳ１，ＬＳ２ 発光素子基板
Ｔｏｇ 凸状体
Claims (15)
- 基板と、
前記基板上に位置する第１絶縁層および前記第１絶縁層上に位置する第２絶縁層と、
前記第２絶縁層に形成された開口部と、
前記開口部において露出する前記第１絶縁層の部位にある発光素子の搭載部と、
前記搭載部に位置する前記発光素子と、
前記基板の側面を覆う暗色の遮光部材と、を備える発光素子基板であって、
前記搭載部は、前記第１絶縁層の部位にある凸状体であり、
前記搭載部に位置する前記発光素子の側面全体が、前記第２絶縁層の上面および前記遮光部材の上端よりも高い位置にあり、
平面視形状が折れ線状である一つの前記開口部に複数の前記搭載部があり、
複数の前記搭載部のそれぞれに前記発光素子があり、
一つの前記開口部にある複数の前記発光素子は、発光色が異なっており、平面視したときに折れ線状に並ぶ配置とされている発光素子基板。 - 前記第２絶縁層は、暗色の遮光層である請求項１に記載の発光素子基板。
- 前記開口部は、下端から上端に向かうに伴って開口の大きさが漸次大きくなっている請求項１または請求項２に記載の発光素子基板。
- 前記第２絶縁層の上面と前記遮光部材の上端が同じ高さ位置にある請求項１に記載の発光素子基板。
- 複数の前記発光素子は、それらの上面の高さが揃っている請求項１に記載の発光素子基板。
- 前記発光素子は、下面に正電極および負電極が平面視で互いに離隔して配置されており、平面視で正電極と負電極との間の中央部に光放射部が配置されている請求項１に記載の発光素子基板。
- 前記開口部は、表面が光反射性を有している請求項１乃至請求項６のいずれか１項に記載の発光素子基板。
- 前記開口部は、平面視における形状が複数の前記発光素子の配置の形状と相似状とされている請求項１乃至請求項７のいずれか１項に記載の発光素子基板。
- 前記開口部は、平面視における形状が、外側に膨らむ複数の曲線部を繋げた形状とされている請求項１乃至請求項７のいずれか１項に記載の発光素子基板。
- 前記凸状体は、前記発光素子が搭載される搭載面が光反射性を有している請求項１乃至請求項９のいずれか１項に記載の発光素子基板。
- 前記凸状体は、前記発光素子が位置する搭載面の平面視における大きさが前記発光素子よりも大きい請求項１乃至請求項１０のいずれか１項に記載の発光素子基板。
- 前記凸状体は、前記第１絶縁層と一体的に設けられている請求項１乃至１１のいずれかに１項に記載の発光素子基板。
- 請求項１乃至請求項１２のいずれか１項に記載の発光素子基板を備える表示装置であって、
前記基板は、前記発光素子が位置する第１面と、前記第１面と反対側の第２面と、側面とを有しており、
前記発光素子基板は、前記側面に位置する側面配線と、前記第２面の側に位置する駆動部と、を有しており、
前記発光素子は、前記側面配線を介して前記駆動部に接続されている表示装置。 - 前記側面配線の上面の前記第１面からの高さが、前記搭載部に位置する前記発光素子の上面の高さ以下である請求項１３に記載の表示装置。
- 基板と、前記基板上に位置する第１絶縁層および前記第１絶縁層上に位置する第２絶縁層と、前記第２絶縁層に形成された、平面視形状が折れ線状である開口部と、一つの前記開口部において露出する前記第１絶縁層の部位に存在する凸状体である発光素子の複数の搭載部と、前記基板の側面を覆う暗色の遮光部材と、を備える発光素子基板を準備する工程と、
一つの前記開口部の複数の前記搭載部のそれぞれに前記発光素子が搭載されるとともに搭載される複数の前記発光素子が互いに発光色が異なるようにして複数の前記発光素子を粘着シート上に配列させ、前記粘着シートから複数の前記発光素子を前記基板上のそれぞれの前記搭載部に転写し、前記発光素子の側面全体が前記第２絶縁層の上面および前記遮光部材の上端よりも高い位置にある状態で配置させる工程と、
板状の冶具によって複数の前記発光素子を上方から押圧してそれぞれの前記搭載部に押し付けつつ接着する工程と、を備える表示装置の製造方法。
Applications Claiming Priority (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2019108815 | 2019-06-11 | ||
| JP2019108815 | 2019-06-11 | ||
| PCT/JP2020/020761 WO2020250667A1 (ja) | 2019-06-11 | 2020-05-26 | 発光素子基板および表示装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPWO2020250667A1 JPWO2020250667A1 (ja) | 2020-12-17 |
| JP7311595B2 true JP7311595B2 (ja) | 2023-07-19 |
Family
ID=73781956
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2021525975A Active JP7311595B2 (ja) | 2019-06-11 | 2020-05-26 | 発光素子基板および表示装置、ならびに表示装置の製造方法 |
Country Status (4)
| Country | Link |
|---|---|
| US (1) | US20220246594A1 (ja) |
| JP (1) | JP7311595B2 (ja) |
| CN (1) | CN113906490A (ja) |
| WO (1) | WO2020250667A1 (ja) |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN111952331A (zh) * | 2020-09-01 | 2020-11-17 | 深圳市华星光电半导体显示技术有限公司 | 微发光二极管显示基板及其制作方法 |
| CN117083656A (zh) * | 2021-03-26 | 2023-11-17 | 京瓷株式会社 | 显示装置 |
Citations (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2005029597A1 (ja) | 2003-09-19 | 2005-03-31 | Matsushita Electric Industrial Co., Ltd. | 照明装置 |
| JP2007300010A (ja) | 2006-05-02 | 2007-11-15 | Nichia Chem Ind Ltd | 発光装置及び照明装置 |
| JP2008041953A (ja) | 2006-08-07 | 2008-02-21 | Shinko Electric Ind Co Ltd | 発光装置 |
| JP2009231397A (ja) | 2008-03-20 | 2009-10-08 | Toshiba Lighting & Technology Corp | 照明装置 |
| JP2015515732A (ja) | 2012-04-25 | 2015-05-28 | イグニス・イノベイション・インコーポレーテッドＩｇｎｉｓ Ｉｎｎｏｖａｔｉｏｎ Ｉｎｃｏｒｐｏｒａｔｅｄ | 高解像度ディスプレイ構成 |
| JP2016537688A (ja) | 2013-11-04 | 2016-12-01 | シェンジェン ユンイング テクノロジー カンパニー リミテッド | ディスプレイのサブピクセル配置及びそれをレンダリングする方法 |
| US20190006335A1 (en) | 2017-06-30 | 2019-01-03 | Lg Display Co., Ltd. | Display device and method for fabricating the same |
| JP2019028284A (ja) | 2017-07-31 | 2019-02-21 | 京セラ株式会社 | 表示装置 |
Family Cites Families (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN100511700C (zh) * | 2005-11-14 | 2009-07-08 | 精工爱普生株式会社 | 发光装置和电子仪器 |
| CN100568555C (zh) * | 2006-09-05 | 2009-12-09 | 武汉迪源光电科技有限公司 | 粗化电极用于高亮度正装led芯片和垂直led芯片 |
| CN101656299B (zh) * | 2008-08-22 | 2012-01-18 | 埃比克瑞亚有限公司 | 接触发光元件、其制造方法以及指纹识别装置 |
| JP4747265B2 (ja) * | 2009-11-12 | 2011-08-17 | 電気化学工業株式会社 | 発光素子搭載用基板およびその製造方法 |
-
2020
- 2020-05-26 JP JP2021525975A patent/JP7311595B2/ja active Active
- 2020-05-26 US US17/617,184 patent/US20220246594A1/en active Pending
- 2020-05-26 CN CN202080041041.9A patent/CN113906490A/zh active Pending
- 2020-05-26 WO PCT/JP2020/020761 patent/WO2020250667A1/ja active Application Filing
Patent Citations (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2005029597A1 (ja) | 2003-09-19 | 2005-03-31 | Matsushita Electric Industrial Co., Ltd. | 照明装置 |
| JP2007300010A (ja) | 2006-05-02 | 2007-11-15 | Nichia Chem Ind Ltd | 発光装置及び照明装置 |
| JP2008041953A (ja) | 2006-08-07 | 2008-02-21 | Shinko Electric Ind Co Ltd | 発光装置 |
| JP2009231397A (ja) | 2008-03-20 | 2009-10-08 | Toshiba Lighting & Technology Corp | 照明装置 |
| JP2015515732A (ja) | 2012-04-25 | 2015-05-28 | イグニス・イノベイション・インコーポレーテッドＩｇｎｉｓ Ｉｎｎｏｖａｔｉｏｎ Ｉｎｃｏｒｐｏｒａｔｅｄ | 高解像度ディスプレイ構成 |
| JP2016537688A (ja) | 2013-11-04 | 2016-12-01 | シェンジェン ユンイング テクノロジー カンパニー リミテッド | ディスプレイのサブピクセル配置及びそれをレンダリングする方法 |
| US20190006335A1 (en) | 2017-06-30 | 2019-01-03 | Lg Display Co., Ltd. | Display device and method for fabricating the same |
| JP2019028284A (ja) | 2017-07-31 | 2019-02-21 | 京セラ株式会社 | 表示装置 |
Also Published As
| Publication number | Publication date |
|---|---|
| WO2020250667A1 (ja) | 2020-12-17 |
| US20220246594A1 (en) | 2022-08-04 |
| JPWO2020250667A1 (ja) | 2020-12-17 |
| CN113906490A (zh) | 2022-01-07 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP6811353B2 (ja) | 表示装置、ガラス基板およびガラス基板の製造方法 | |
| JP6856472B2 (ja) | 表示装置 | |
| CN107331785B (zh) | 显示装置及其制造方法 | |
| US9818725B2 (en) | Inorganic-light-emitter display with integrated black matrix | |
| KR102612998B1 (ko) | 표시 장치 및 이를 이용한 멀티 스크린 표시 장치 | |
| JP2018101785A (ja) | 発光ダイオードチップ及びこれを含む発光ダイオードディスプレイ装置 | |
| US11567364B2 (en) | Backlight unit and display device including the same | |
| JP7311595B2 (ja) | 発光素子基板および表示装置、ならびに表示装置の製造方法 | |
| JP7449280B2 (ja) | マイクロｌｅｄ素子基板および表示装置 | |
| JP7271246B2 (ja) | 表示装置 | |
| WO2022044708A1 (ja) | 表示装置 | |
| TWI685829B (zh) | 顯示裝置 | |
| JP2022038445A (ja) | 遮光層積層型基板 | |
| JP7105362B2 (ja) | マイクロｌｅｄ素子搭載基板およびそれを用いた表示装置 | |
| JP2019028304A (ja) | 配線基板および発光装置 | |
| WO2022124161A1 (ja) | 表示装置および複合型表示装置 | |
| JP7418568B2 (ja) | 表示装置および複合型表示装置 | |
| CN219997454U (zh) | 一种电子纸屏幕 | |
| WO2022138051A1 (ja) | 表示装置および表示装置の製造方法 | |
| KR102428392B1 (ko) | 유기발광 표시장치 | |
| KR20230102326A (ko) | 표시 패널 및 표시 패널의 제조 방법 | |
| CN117642868A (zh) | 显示面板及其制备方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20211201 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20221018 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20221205 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20230207 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20230404 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20230613 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20230706 |
|
| R150 | Certificate of patent or registration of utility model |
Ref document number: 7311595 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |