JP7310464B2 - 電源装置および画像形成装置 - Google Patents

Description

本発明は、電源装置および画像形成装置に関する。

例えば、電子写真方式の画像形成装置は、高電圧を発生する高電圧発生回路を含む電源装置を有する。画像形成装置は、高電圧発生回路で発生させた高電圧によりドラム状の感光体を帯電させ、帯電させた感光体を露光して静電潜像を形成し、静電潜像をトナーで現像して記録紙に転写することで画像を形成する。電源装置は、例えば、高電圧発生回路の出力電流に比例する帰還電圧を生成する電流検知回路を有する。高電圧発生回路は、アナログデジタル変換部によりデジタル値に変換された帰還電圧値が目標値になるように高電圧の発生を制御する。

例えば、画像の形成速度が異なる複数の画像形成モードを有する画像形成装置では、画像形成モードに応じて高電圧発生回路の出力電流の範囲が異なるため、画像形成モード毎に帰還電圧の範囲が異なる。この場合、アナログデジタル変換部に入力される帰還電圧の範囲が広くなり、帰還電圧の分解能が低くなってしまう。そこで、画像形成モード毎に電流検知回路を設け、画像形成モードに応じて使用する電流検知回路を切り替えることで、アナログデジタル変換部に入力される帰還電圧の範囲を揃え、帰還電圧の分解能の低下を抑止する手法が提案されている（特許文献１）。

ところで、画像形成装置において、電源装置の高電圧発生回路が発生する高電圧の精度を向上するためにブリーダ抵抗を設けて、高電圧発生回路の高電圧の出力ノードにブリーダ電流を流す場合がある。この場合、高電圧発生回路の出力電流とブリーダ電流とが電流検知部に流れるため、電流検知部は、出力電流とブリーダ電流との和に対応する帰還電圧をアナログデジタル変換部に出力する。これにより、アナログデジタル変換部のデジタル出力範囲のうち、出力電流に対応する領域が減るため、高電圧発生回路により発生する高電圧の精度が低下するという問題がある。この問題は、画像形成モード毎に電流検知回路を設ける場合にも発生する。

本発明は、上記の課題に鑑みてなされたものであり、電源装置の電圧生成部が生成する電圧の精度の低下を抑止することを目的とする。

上記技術的課題を解決するため、本発明の一形態の電源装置は、負荷に供給する電圧を生成する電圧生成部と、前記電圧生成部に供給する内部電流を生成する内部抵抗部と、前記電圧生成部が生成する電圧に応じて前記負荷から前記電圧生成部へ流れる負荷電流と前記内部電流とを合わせた電流から前記負荷電流に対応する帰還電圧を生成する電流検知部と、前記帰還電圧をデジタル値に変換するアナログデジタル変換部を含み、変換された前記デジタル値に基づいて前記電圧生成部を制御する制御信号を生成する制御部と、を有する。

電源装置の電圧生成部が生成する電圧の精度の低下を抑止することができる。

本発明の一実施形態に係る画像形成装置の構成を示す説明図である。 図１に示した画像形成装置において、帯電ローラを帯電させるハードウェアの構成を示すブロック図である。 図２の帯電電流検知部の動作の例を示す説明図である。 図１の画像形成装置が、画像の形成速度が異なる２つの画像形成モードを有する場合の帯電電流検知部の動作の例を示す説明図である。 他の画像形成装置において、帯電ローラを帯電させるハードウェアの構成を示すブロック図（比較例）である。 図５の帯電電流検知部の動作の例を示す説明図である。

以下、図面を参照して実施の形態の説明を行う。なお、各図面において、同一構成部分には同一符号を付し、重複した説明を省略する場合がある。

図１は、本発明の一実施形態に係る画像形成装置１００の構成を示す説明図である。なお、図１においては、説明を分かりやすくするために画像形成装置１００の主要な要素のみを示している。

画像形成装置１００は、ドラム状の感光体１０、帯電ローラ１２、露光部１４、現像部１６、転写ローラ１８、中間転写ベルト２０、除電部２２、クリーニングブレード２４および高圧電源３０、４０を有している。そして、画像形成装置１００は、電子写真方式により画像を形成する。感光体１０は、像担持体の一例であり、帯電ローラ１２は、帯電部材の一例であり、高圧電源３０は、電源装置の一例である。

高圧電源３０は、高圧直流電圧と高圧交流電圧を重畳して高電圧（例えば、負電圧）を生成し、生成した高電圧を帯電ローラ１２に印加する。高圧電源４０は、高電圧（例えば、正電圧）を生成し、生成した高電圧を転写ローラ１８に印加する。

帯電ローラ１２は、感光体１０に接触または数十ミクロン程度の距離をもって近接しており、高圧電源３０から印加された高電圧により、感光体１０の表面と帯電ローラ１２の表面との間に放電を発生させる。これにより、感光体１０の表面が一様に所定の電位に帯電される。なお、図１において、感光体１０は時計回りに回転し、帯電ローラ１２および転写ローラ１８は、反時計回りに回転する。

露光部１４は、画像信号に応じて感光体１０の表面を露光することで、感光体１０上に静電潜像を形成する。現像部１６は、感光体１０上に形成された静電潜像を現像することで、トナー像を感光体１０上に形成する。転写ローラ１８は、高圧電源４０から印加された高電圧により感光体１０上のトナー像を中間転写ベルト２０に転写する。中間転写ベルト２０に転写されたトナー像は、図示しない転写部によって用紙等の記録材に転写された後、図示しない定着機構によって定着される。これにより、記録材上に画像が形成される。なお、直接転写方式の場合、中間転写ベルト２０の代わりに記録材が配置され、感光体１０上のトナー像が記録材に直接転写される。以下の説明では、画像形成装置が画像を形成することを、印刷とも称する。

除電部２２は、感光体１０上のトナー像が中間転写ベルト２０に転写された後、感光体１０の表面の電荷を除去する。なお、画像形成装置１００は、除電部２２を持たなくてもよい。クリーニングブレード２４は、弾性を有し、先端部が斜めに感光体１０に接触しており、記録紙への転写後に感光体１０に残ったトナーや紙粉等の異物を掻き取って回収することで、感光体１０を清掃する。

なお、カラー画像を形成する画像形成装置は、図１において中間転写ベルト２０の上側の要素を、イエロー色、マゼンダ色、シアン色、ブラック色毎に有しており、４色に共通に設けられる中間転写ベルトに各色のトナー像を順次重ねて転写する。この後、中間転写ベルト上でフルカラーになったトナー像は、転写部によって用紙等の記録材に転写された後、定着機構によって定着される。本実施形態および後続の実施形態は、カラー画像を形成する画像形成装置にも適用可能である。

図２は、図１に示した画像形成装置１００において、帯電ローラ１２を帯電させるハードウェアの構成を示すブロック図である。画像形成装置１００は、図１に示した高圧電源３０を制御する制御部５０を有する。なお、制御部５０は、図１の高圧電源４０を制御する機能を有してもよい。また、制御部５０は、画像形成装置１００の全体を制御する機能を有してもよい。この場合、制御部５０は、画像形成装置１００の動作を制御する制御プログラムを実行するＣＰＵ（Central Processing Unit）等のコントローラにより実現されてもよい。

制御部５０は、電源制御部５２およびアナログデジタル変換部（ＡＤＣ）５４を有する。アナログデジタル変換部５４は、高圧電源３０から出力される帯電電流帰還信号の電圧（帰還電圧）を受け、受けた電圧をデジタル値に変換して電源制御部５２に出力する。電源制御部５２は、アナログデジタル変換部５４からのデジタル値を演算し、高圧電源３０に出力する制御信号であるＰＷＭ（Pulse Width Modulation）信号値に反映する処理を行う。

後述するように、帯電電流帰還信号（帰還電圧）は、ブリーダ電流に対応する成分を除いて生成されるため、帰還電圧は、帯電電流の値を示し、帯電電流の変動に対応して変動する。このため、アナログデジタル変換部５４は、アナログ入力のフルスケールを帰還電圧の変換に使用することができ、デジタル値で示される帰還電圧の精度を向上することができる。

高圧電源３０は、帯電バイアス生成部３２、ブリーダ抵抗３４および帯電電流検知部３６を有する。帯電バイアス生成部３２は、制御部５０から出力される制御信号（例えば、ＰＷＭ信号）に対応する大きさとタイミングで、帯電ローラ１２に印加する高電圧（帯電バイアス）を生成する。例えば、帯電バイアスは、負電圧である。帯電バイアス生成部３２は、電圧生成部の一例である。

ブリーダ抵抗３４は、帯電バイアス生成部３２における帯電バイアスの出力ノードＶＯＵＴと接地線との間に接続され、帯電バイアス生成部３２の出力ノードＶＯＵＴにブリーダ電流を供給する。ブリーダ抵抗３４により、帯電電流とブリーダ電流とを合わせた電流が、帯電バイアスの出力ノードＶＯＵＴに供給される。これにより、ブリーダ抵抗３４に電流が流れることによって、ブリーダ電流が供給されずに帯電電流のみが供給される場合に比べて、帯電バイアス生成部３２が感光体１０の経時変化や温度環境変化に伴う負荷変動による帯電電流変化の影響を受けにくくなることから、帯電バイアス生成誤差を小さくすることができる。ブリーダ抵抗３４は、内部抵抗部の一例であり、ブリーダ電流は、内部電流の一例である。

帯電電流検知部３６は、感光体１０から帯電ローラ１２を介して帯電バイアス生成部３２へ流れる帯電電流と、ブリーダ抵抗３４から帯電バイアス生成部３２へ流れるブリーダ電流とを合わせた電流を受け、帯電電流を検知する。そして、帯電電流検知部３６は、検知した帯電電流を帯電電流帰還信号（帰還電圧）に変換して、制御部５０に出力する。感光体１０は、負荷の一例であり、帯電電流は、負荷電流の一例である。

帯電電流検知部３６は、ツェナーダイオードＺＤ、抵抗Ｒ１、Ｒ２およびキャパシタＣを有する。ツェナーダイオードＺＤのカソードは、帯電バイアス生成部３２の電流出力ノードＩＯＵＴに接続され、ツェナーダイオードＺＤのアノードは、アナログデジタル変換部５４の入力に接続される。抵抗Ｒ１は、ツェナーダイオードＺＤのカソードと接地線との間に接続され、抵抗Ｒ２およびキャパシタＣは、ツェナーダイオードＺＤのアノードと接地線との間に並列に接続される。以下では、抵抗Ｒ１の抵抗値をＲ１とも称し、抵抗Ｒ２の抵抗値をＲ２とも称する。

以下の説明では、一例として、帯電バイアス生成部３２が帯電ローラ１２を帯電させるために所定の電圧を出力ノードＶＯＵＴから出力するときに発生する帯電電流の最大値を１００μＡとし、このときに発生するブリーダ電流の最大値を４００μＡとする。例えば、抵抗値Ｒ１は、帯電バイアスの生成範囲内において、最小の帯電バイアスでのオフセット電流が抵抗Ｒ１に流れたとき、ツェナーダイオードＺＤのカソードに生じる電圧がツェナーダイオードＺＤのツェナー電圧（降伏電圧）以上となるように設定される。ここで、オフセット電流は、帯電バイアスが生成範囲の最小値であるときに流れるブリーダ電流に相当する。

すなわち、抵抗値Ｒ１は、ブリーダ電流のみが流れるときに、カソード電圧がツェナーダイオードＺＤの降伏電圧であるツェナー電圧未満になり、ブリーダ電流と帯電電流とを合わせた電流が流れるときにカソード電圧がツェナー電圧以上になるように設定される。これにより、抵抗Ｒ２に、帯電電流に対応する成分のみを流すことができ、アナログデジタル変換部５４の入力であるツェナーダイオードＺＤのアノードに帯電電流に応じた電圧を生成することができる。例えば、ツェナー電圧が１２ＶのツェナーダイオードＺＤを使用する場合、抵抗値Ｒ１は１０ｋΩに設定され、抵抗値Ｒ２は７０ｋΩに設定される。

抵抗値Ｒ２は、帯電バイアスの生成範囲内において、最大の帯電バイアス時に発生する帰還電圧が、アナログデジタル変換部５４の最大入力値（例えば、３．３Ｖ）または最大入力値から所定のマージンを引いた値になるように設定される。これにより、帰還電圧の変動幅をアナログデジタル変換部５４の電圧入力範囲であるアナログ入力のフルスケールに対応させることができる。

このように、帯電電流検知部３６は、帯電電流とブリーダ電流とを合わせた電流から帯電電流に対応する帰還電圧を生成するため、アナログデジタル変換部５４は、アナログ入力のフルスケールを使用して帰還電圧をデジタル値に変換することができる。この結果、アナログデジタル変換部５４から出力されるデジタル値で示される帰還電圧の精度を向上することができ、帯電バイアス生成部３２による電圧の生成制御の精度を向上することができる。換言すれば、安価かつ省スペースな回路で帯電電流の検知精度を向上することができる。

図３は、図２の帯電電流検知部３６の動作の例を示す説明図である。図３の左側は、画像形成装置１００が画像を形成するときに帯電電流検知部３６に流れる検知電流を示す。すなわち、図３の左側は、画像形成装置１００が１枚の画像を印刷するときの動作を示す。ここで、検知電流は、帯電電流とブリーダ電流との和で示される。オフセット電流は、帯電バイアス生成部３２が最小の帯電バイアスを生成するときに流れるブリーダ電流であり、ツェナーダイオードＺＤを降伏させる電流である。図では、見やすさを考慮して、オフセット電流の線をブリーダ電流よりも僅かに下に示している。図３の右側は、帯電電流検知部３６が、検知電流に応じて生成する帰還電圧を示す。

図３の左側において、印刷動作の開始により帯電バイアス生成部３２が所定の帯電バイアス（－４００～－１０００Ｖのいずれか）を生成し、帯電ローラ１２を介して感光体１０が帯電（放電）されると、帯電電流が流れる。例えば、帯電電流は、感光体１０が１回転し、感光体１０の全面が帯電される期間に流れる。帯電バイアス生成部３２が印刷動作のために所定の帯電バイアスを生成している間、ブリーダ電流は常に流れる。このため、感光体１０を帯電するために帯電電流が流れている期間、検知電流は、帯電電流とブリーダ電流との和になり、最大値を示す。一方、感光体１０の帯電が完了し、帯電電流が流れない期間、検知電流は、ブリーダ電流のみになる。

図３の右側において、図２で説明したように、ツェナーダイオードＺＤと抵抗Ｒ１との作用により、抵抗Ｒ２には、抵抗Ｒ１を流れる電流がオフセット電流より低いときに電流は流れず、抵抗Ｒ１を流れる電流がオフセット電流以上のときに電流が流れる。このため、帰還電圧は、抵抗Ｒ１を流れる電流がオフセット電流以上になったとき、帯電電流に相当する電流が抵抗Ｒ２に流れることにより生成される。これにより、アナログデジタル変換部５４のアナログ入力のフルスケールを帰還電圧の変換に使用することができる。したがって、ブリーダ電流を含めた電流を抵抗Ｒ２に流すことにより生成される帰還電圧に比べて、帰還電圧の分解能が向上し、帯電電流を精度よく検知することが可能となる。図３でのアナログデジタル変換部５４の最小分解能の値は式（１）で示される。
最小分解能＝（検知電流の最大値－オフセット電流）／（フルスケール値＋１）‥（１）
ここで、検知電流の最大値およびオフセット電流の単位は"μＡ"である。フルスケール値は、２の（分解能ビット数）乗から１を引いた値であり、例えば、アナログデジタル変換部５４の分解能ビット数が８ビットの場合、フルスケール値は、２５５である。

図４は、図１の画像形成装置１００が、画像の形成速度が異なる２つの画像形成モードを有する場合の帯電電流検知部３６の動作の例を示す説明図である。図３と同じ要素については、詳細な説明は省略する。

例えば、帯電バイアス生成部３２は、印刷速度が速い高速モードでは、－１０００Ｖの電圧を生成し、印刷速度が遅い低速モードでは、－５００Ｖの電圧を生成する。このため、高速モードでの帯電電流は、低速モードでの帯電電流より大きくなり、高速モードでのブリーダ電流は、低速モードでのブリーダ電流より大きくなる。画像形成装置１００が、印刷速度が異なる複数の画像形成モードを有する場合、ツェナーダイオードＺＤを降伏させるオフセット電流は、ブリーダ電流が最も低いモードのブリーダ電流に合わせて設定される。換言すれば、最も低いブリーダ電流に合わせて、ツェナーダイオードＺＤのツェナー電圧（降伏電圧）と抵抗値Ｒ１、Ｒ２とが設定される。なお、図４においても、見やすさを考慮して、オフセット電流の線を低速モードでのブリーダ電流よりも下に示している。

これにより、帯電電流およびブリーダ電流が互いに異なる複数の動作モードを有する画像形成装置においても、オフセットを設定しない場合に比べて、帰還電圧の分解能を向上することができる。この結果、ブリーダ電流を含む電流に対応する帰還電圧を生成する場合に比べて、帯電バイアス生成部３２による電圧の生成精度を向上することができる。

図５は、他の画像形成装置１０２において、帯電ローラ１２を帯電させるハードウェアの構成を示すブロック図（比較例）である。図２と同様の要素については、同じ符号を付し、詳細な説明は省略する。画像形成装置１０２は、高圧電源３０が帯電電流検知部３６の変わりに帯電電流検知部３７を有することを除き、図１および図２に示した画像形成装置１００と同様である。

帯電電流検知部３７は、感光体１０から帯電ローラ１２を介して帯電バイアス生成部３２へ流れる帯電電流と、ブリーダ抵抗３４から帯電バイアス生成部３２へ流れるブリーダ電流とを合わせた電流を検知する。そして、帯電電流検知部３７は、検知した電流を帯電電流帰還信号（帰還電圧）に変換して、制御部５０に出力する。

帯電電流検知部３７は、帯電バイアス生成部３２の電流出力ノードＩＯＵＴと接地線との間に並列に接続された抵抗Ｒ３およびキャパシタＣを有する。電流出力ノードＩＯＵＴは、アナログデジタル変換部５４の入力に接続される。アナログデジタル変換部５４の入力には、電流出力ノードＩＯＵＴから出力される帯電電流とブリーダ電流とを合わせた電流が抵抗Ｒ３を流れることで発生する電圧ＶＲ３が帰還電圧として供給される。

アナログデジタル変換部５４は、帯電電流とブリーダ電流とを合わせた電流に対応する帰還電圧ＶＲ３をデジタル値に変換して電源制御部５２に出力する。このため、電源制御部５２は、アナログデジタル変換部５４からのデジタル値のうち、帯電電流に対応するデジタル値について演算し、高圧電源３０に出力する制御信号のＰＷＭ信号値に反映する処理を行う。

図６は、図５の帯電電流検知部３７の動作の例を示す説明図である。図３と同じ動作については、詳細な説明は省略する。図６の左側は、画像形成装置１０２が画像を形成するときに帯電電流検知部３７に流れる検知電流を示す。図６の左側は、オフセット電流が設定されていないことを除き、図３の左側と同様である。図６の右側は、帯電電流検知部３７が、検知電流に応じて生成する帰還電圧を示す。

図５に示した帯電電流検知部３７は、帯電電流とブリーダ電流とを合わせた電流に対応する帰還電圧を生成し、アナログデジタル変換部５４は、帰還電圧をデジタル値に変換して電源制御部５２に出力する。例えば、帰還電圧の低い側は、ブリーダ電流による検知電圧に対応し、帰還電圧の高い側は、帯電電流による検知電圧に対応する。このため、アナログデジタル変換部５４による帯電電流の実質的な分解能は、図３の右側に示す分解能に比べて低くなる。なお、図５のアナログデジタル変換部５４の最小分解能の値は式（２）で示される。
最小分解能＝（検知電流の最大値）／（フルスケール値＋１）‥（２）
検知電流の最大値の単位は"μＡ"である。

以上、この実施形態では、帯電電流検知部３６によりブリーダ電流の成分を取り除き、帯電電流に対応する帰還電圧を生成することで、アナログデジタル変換部５４は、アナログ入力のフルスケールを帰還電圧の変換に使用することができる。この結果、デジタル値で示される帰還電圧の精度を向上することができ、帯電バイアスの生成誤差を小さくするためのブリーダ抵抗３４が高圧電源３０に含まれる場合にも、帯電バイアス生成部３２による電圧の生成精度を向上することができる。

帯電電流検知部３６による帯電電流の抽出を、ツェナーダイオードＺＤを利用して行うことで、簡易な回路により帯電電流検知部３６を構成することができる。換言すれば、安価かつ省スペースな回路で帯電電流の検知精度を向上させることができる。

例えば、抵抗値Ｒ１は、ブリーダ電流のみが流れるときに、カソード電圧がツェナーダイオードＺＤの降伏電圧であるツェナー電圧未満になり、ブリーダ電流と帯電電流とを合わせた電流が流れるときにカソード電圧がツェナー電圧以上になるように設定される。これにより、抵抗Ｒ２に、帯電電流の成分のみを流すことができ、アナログデジタル変換部５４の入力であるツェナーダイオードＺＤのアノードに帯電電流に応じた電圧を生成することができる。

例えば、抵抗値Ｒ２は、帯電バイアスの生成範囲内において、最大の帯電バイアス時に発生する帰還電圧が、アナログデジタル変換部５４の最大入力値（例えば、３．３Ｖ）または最大入力値から所定のマージンを引いた値になるように設定される。これにより、帰還電圧の変動幅をアナログデジタル変換部５４のアナログ入力のフルスケールに対応させることができる。

この結果、アナログデジタル変換部５４から出力されるデジタル値で示される帰還電圧の精度を向上することができ、帯電バイアス生成部３２による電圧の生成制御の精度を向上することができる。

以上、各実施形態に基づき本発明の説明を行ってきたが、上記実施形態に示した要件に本発明が限定されるものではない。これらの点に関しては、本発明の主旨をそこなわない範囲で変更することができ、その応用形態に応じて適切に定めることができる。

１０ 感光体
１２ 帯電ローラ
１４ 露光部
１６ 現像部
１８ 転写ローラ
２０ 中間転写ベルト
２２ 除電部
２４ クリーニングブレード
３０ 高圧電源
３２ 帯電バイアス生成部
３４ ブリーダ抵抗
３６、３７ 帯電電流検知部
４０ 高圧電源
５０ 制御部
５２ 電源制御部
５４ アナログデジタル変換部
１００、１０２ 画像形成装置
Ｃ キャパシタ
Ｒ１、Ｒ２、Ｒ３ 抵抗
ＺＤ ツェナーダイオード

特開平９－２１８５６７号公報

Claims (5)

1. 負荷に供給する電圧を生成する電圧生成部と、
   前記電圧生成部に供給する内部電流を生成する内部抵抗部と、
   前記電圧生成部が生成する電圧に応じて前記負荷から前記電圧生成部へ流れる負荷電流と前記内部電流とを合わせた電流から前記負荷電流に対応する帰還電圧を生成する電流検知部と、
   前記帰還電圧をデジタル値に変換するアナログデジタル変換部を含み、変換された前記デジタル値に基づいて前記電圧生成部を制御する制御信号を生成する制御部と、を有する電源装置。
2. 前記電流検知部は、
   カソードが前記電圧生成部の電流出力ノードに接続され、アノードが前記アナログデジタル変換部の入力に接続されたツェナーダイオードと、
   前記カソードと接地線との間に接続された第１の抵抗と、
   前記アノードと前記接地線との間に接続された第２の抵抗と、を有する請求項１に記載の電源装置。
3. 前記第１の抵抗は、前記負荷に供給するために前記電圧生成部が生成する最小の電圧時に該第１の抵抗に流れる電流により前記カソードに生じる電圧をツェナー電圧以上とする抵抗値に設定され、
   前記第２の抵抗は、該第２の抵抗に最大の前記負荷電流に対応する電流が流れたときに前記アノードの電圧を、前記アナログデジタル変換部の最大入力電圧以下にし、かつ、最大のデジタル値に変換される抵抗値に設定される、請求項２に記載の電源装置。
4. 像担持体と、
   前記像担持体を帯電する帯電部材と、
   前記帯電部材に印加する電圧を生成する電圧生成部と、
   前記電圧生成部に供給する内部電流を生成する内部抵抗部と、
   前記電圧生成部が生成する電圧に応じて前記像担持体から前記電圧生成部へ流れる帯電電流と前記内部電流とを合わせた電流から前記帯電電流に対応する帰還電圧を生成する電流検知部と、
   前記帰還電圧をデジタル値に変換するアナログデジタル変換部を含み、変換された前記デジタル値に基づいて前記電圧生成部を制御する制御信号を生成する制御部と、を有する画像形成装置。
5. 前記電流検知部は、前記アナログデジタル変換部の電圧入力範囲に合わせた範囲の前記帰還電圧を生成する、請求項４に記載の画像形成装置。

Images