JP7307849B2 - Ｃｅｍアセンブリおよび電子増倍デバイス - Google Patents

Description

本発明は、チャネル型電子増倍体（Channel Electron Multiplier、以下、「ＣＥＭ」と記す）を含むＣＥＭアセンブリと、該ＣＥＭアセンブリを含む電子増倍デバイスに関するものである。

電子増倍機能を有するＣＥＭは、構造体に形成された貫通孔の内壁面や該構造体の表面に設けられた溝を規定する面上に、抵抗層を介して二次電子放出層が設けられた増倍チャネルを有する。また、増倍チャネルの入力端には入力電極が設けられ、増倍チャネルの出力端には、該入力電極の設定電位よりも高い電位に設定される出力電極が設けられている。入力端から取り込まれた荷電粒子が二次電子放出面に到達すると該二次電子放出面から二次電子が放出され、該放出された二次電子が入力電極から出力電極に向かって伝搬しながらカスケード増倍される。

なお、上述のＣＥＭは、入力電極と出力電極間に所定の電圧を印加するための電圧供給回路とともにＣＥＭアセンブリを構成し、このＣＥＭアセンブリは、種々のセンシングデバイスに適用される。一例として、当該ＣＥＭアセンブリは、ＣＥＭから放出された電子を収集する構造（例えば、アノード等の電極）と組み合わされることにより、イオン検出などの技術分野で広く利用されている電子増倍デバイス等へ適用され得る。

発明者らは、従来のＣＥＭ（チャネル型電子増倍体）およびそれに適用される電圧供給回路で構成されるＣＥＭアセンブリについて検討した結果、以下のような課題を発見した。

すなわち、鉛ガラスからなる構造体に二次電子放出層等が形成された従来のＣＥＭは、安定動作を確保するために１０ＭΩ以上の抵抗値（増倍チャネルの入力端から出力端までの抵抗値）が必要であった。なお、鉛ガラスが構造体に適用された従来のＣＥＭでは、ＰｂＯの還元処理により析出された鉛の層が抵抗層として利用される。また、近年では、絶縁材料またはセラミックからなる構造体の表面に、原子層堆積法（Atomic Layer Deposition、以下、「ＡＬＤ」と記す）により抵抗膜および二次電子放出膜が形成された低抵抗ＣＥＭが製造されるようになって来た。

特に、上述の低抵抗ＣＥＭ単体では、動作時の発熱に起因して当該ＣＥＭの抵抗値の低下や、出力電流の増加に伴う出力端での電圧降下が生じてしまう。このようなＣＥＭの出力電位の低下は、当該ＣＥＭのゲイン上昇を引き起こすため、直流電圧制御によるＣＥＭのリニアリティ（以下、「ＤＣリニアリティ」と記す）が失われるという課題があった。一方、製造される複数のＣＥＭ間には抵抗値に関して個体差が存在する。そのため、該ＣＥＭの出力側電位の固定には、この「抵抗値に関するＣＥＭ間の個体差」についても考慮されなければならない。

なお、本明細書において「ＤＣリニアリティ」とは、ＣＥＭへの荷電粒子の入力量（電流値換算）とＣＥＭの出力電流との比（以下、「入出力電流比」と記す）によって算出される当該ＣＥＭの動作特性を意味する。ＣＥＭへの荷電粒子の入力量が少ないときには上記入出力電流比が一定値（リニアリティ）を示すが、過大な量の荷電粒子がＣＥＭに入力された場合、上記入出力電流比が基準値を逸脱（±１０％）してしまう。この基準値（a.u.）は、ＤＣリニアリティが十分に確保できる範囲（出力電流が１～１００ｎＡ程度の低い範囲）における入出力電流比であって、以下の式（１）で与えられる。
出力電流（A）／荷電粒子の入力量（A） …（１）
一方、ＤＣリニアリティ（％）は、以下の式（２）で与えられる。したがって、出力電流が比較的低い範囲であれば、必然的に入出力電流比は基準値にほぼ一致することとなる（ＤＣリニアリティは１００％）。ところが、出力電流が上記範囲を超えて大きくなるほど、ＣＥＭの出力端側での電圧降下が大きくなり、入出力電流比と基準値との差が顕著になる（ＤＣリニアリティが崩れる）。
出力電流（A）/荷電粒子の入力量（A）/基準値（a.u.）×100 …（２）
ここで、「荷電粒子の入力量」は、ＣＥＭの入力端に到達する荷電粒子に起因した電流値で与えられ、「出力電流」は、ＣＥＭからアノードに到達する電子に起因した電流値で与えられる。

上述のようなＣＥＭにおける出力側電位の変動に起因したＤＣリニアリティの劣化を解消する手段としては、例えばＣＥＭの入力側電位を設定するための電源部と、ＣＥＭの出力側電位を設定するための別の電源部を用意することも考えられる。しかしながら、このような２つの電源部を有する電圧供給回路は、当該ＣＥＭを有するＣＥＭアセンブリの製造コストの増大を招くとともに、ＣＥＭアセンブリ自体の小型化を困難にするという課題があった。

本発明は、上述のような課題を解決するためになされたものであり、ＣＥＭを備えたＣＥＭアセンブリ自体の大型化を避けるとともにＣＥＭの出力側電位を実質的に固定するための構造を備えたＣＥＭアセンブリと、その応用技術の一例として、該ＣＥＭアセンブリを含む電子増倍デバイスを提供することを目的としている。

本実施形態に係るＣＥＭアセンブリは、チャネル型電子増倍体と、該チャネル型電子増倍体に所定の電圧を印加するための電源部（この電源部が回路内の全起電力を発生させる）を含む電圧供給回路と、を備える。チャネル型電子増倍体は、増倍チャネルと、入力電極と、出力電極を少なくとも有する。増倍チャネルは、荷電粒子を取り込む入力端、二次電子を放出する出力端、および、該入力端から該出力端に向かって連続して設けられた二次電子放出層を含む。入力電極は、二次電子放出層に接触した状態で、増倍チャネルの入力端に設けられ、出力電極は、二次電子放出層に接触した状態で、増倍チャネルの出力端に設けられている。電圧供給回路は、回路全体として１つの電源部を含み、該電源部により、入力電極と出力電極との間に所定の電圧が印加される。特に、電圧供給回路は、電源部の他、第１基準電位に設定される第１端子と、入力電極に接続された第２端子と、出力電極に接続された第３端子と、第２基準電位に設定された第４端子と、定電圧発生部を有する。ここで、電源部は、第１端子と入力側基準ノードとの間の電位差を確保するための起電力を生じさせる。定電圧発生部は、第３端子および第４端子の間に配置され、出力電極の電位を調整するための目標電位を保持する。また、定電圧発生部は、第４端子と出力側基準ノードとの間の電位差を確保するための電圧降下を生じさせる定電圧供給部を含む。

更に、上述のような構造を有するＣＥＭアセンブリが適用される応用技術の一例として、本実施形態に係る電子増倍デバイスは、上述のような構造を有するＣＥＭアセンブリと、該ＣＥＭの出力端に対面するよう配置された電極であって、該ＣＥＭの出力端から出力される電子を収集するためのアノードと、を備える。

なお、本発明に係る各実施形態は、以下の詳細な説明及び添付図面によりさらに十分に理解可能となる。これら実施例は単に例示のために示されるものであって、本発明を限定するものと考えるべきではない。

また、本発明のさらなる応用範囲は、以下の詳細な説明から明らかになる。しかしながら、詳細な説明及び特定の事例はこの発明の好適な実施形態を示すものではあるが、例示のためにのみ示されているものであって、本発明の範囲における様々な変形および改良はこの詳細な説明から当業者には自明であることは明らかである。

本実施形態によれば、ＣＥＭの出力側電位の変動に影響されない出力側基準ノードに、出力側電位の調節目標となる目標電位を設定しておくことにより、単一の電源部のみを含む電圧供給回路においても、出力側電位を目標電位に固定することが可能になる。特に、目標電位の固定に関しては、製造される複数のＣＥＭ間における抵抗値の個体差を考慮する必要がなくなる。

本実施形態に係る電子増倍デバイス（本実施形態に係るＣＥＭアセンブリを含む）の代表的な構成例（信号出力用構成と電流測定用構成）を示す図である。 増倍チャネルの断面構造の例を示す図と、増倍チャネルにおける抵抗値の温度依存性の一般的な傾向を示すグラフである。 第１比較例に係る電子増倍デバイス（単一の電源部を有するＣＥＭアセンブリを含む）の構成例（電流測定用構成）を示す図と、該第１比較例に係る電子増倍デバイスにおけるＤＣリニアリティ（％）および出力電圧（－Ｖ）の双方と出力電流（Ａ）との関係をそれぞれ示すグラフである。 第１実施形態に係る電子増倍デバイス（第１実施形態に係るＣＥＭアセンブリを含む）の具体的な構成例（電流測定用構成）を示す図である。 図３（ａ）の第１比較例に係る電子増倍デバイスおよび図４の第１実施形態に係る電子増倍デバイスのそれぞれについて、ＤＣリニアリティ（％）と出力電流（Ａ）の関係を示すグラフである。 第２実施形態に係る電子増倍デバイス（第２実施形態に係るＣＥＭアセンブリを含む）の具体的な構成例（電流測定用構成）を示す図である。 第２比較例に係る電子増倍デバイス（２つの電源部を有するＣＥＭアセンブリを含む）および図６の第２実施形態に係る電子増倍デバイスのそれぞれについて、ＤＣリニアリティ（％）と出力電流（Ａ）の関係を示すグラフである。 第３実施形態に係る電子増倍デバイス（第３実施形態に係るＣＥＭアセンブリを含む）の具体的な構成例（電流測定用構成）を示す図である。 第４実施形態に係る電子増倍デバイス（第４実施形態に係るＣＥＭアセンブリを含む）の具体的な構成例（電流測定用構成）を示す図である。 第２比較例に係る電子増倍デバイス（２つの電源部を有するＣＥＭアセンブリを含む）および図９の第４実施形態に係る電子増倍デバイスのそれぞれについて、ＤＣリニアリティ（％）と出力電流（Ａ）の関係を示すグラフである。

[本願発明の実施形態の説明]
最初に本願発明の実施形態の内容をそれぞれ個別に列挙して説明する。

（１）本実施形態に係るＣＥＭアセンブリは、その一態様として、ＣＥＭ（チャネル型電子増倍体）と、該ＣＥＭに所定の電圧を印加するための電源部（この電源部が回路内の全起電力を発生させる）を含む電圧供給回路と、を備える。ＣＥＭは、増倍チャネルと、入力電極と、出力電極を少なくとも有する。増倍チャネルは、荷電粒子を取り込む入力端、二次電子を放出する出力端、および、該入力端から該出力端に向かって連続して設けられた二次電子放出層を含む。入力電極は、二次電子放出層に接触した状態で、増倍チャネルの入力端に設けられている。出力電極は、二次電子放出層に接触した状態で、増倍チャネルの出力端に設けられている。一方、電圧供給回路は、回路全体として１つの電源部を含み、該電源部により、入力電極と出力電極との間に所定の電圧が印加される。

特に、電圧供給回路は、電源部の他、第１基準電位に設定される第１端子と、入力電極に接続された第２端子と、出力電極に接続された第３端子と、第２基準電位に設定された第４端子と、定電圧発生部を有する。なお、第１基準電位と第２基準電位のそれぞれは、例えばグランド電位に設定された共通端子に接続されてもよい（第１基準電位と第２基準電位は一致していてもよい）。電源部は、第１端子と第２端子との間に配置される。また、電源部は、第１端子と入力側基準ノードとの間の電位差を確保するための起電力を生じさせる。入力側基準ノードは、第２端子を介して入力電極と同電位に設定される、第１端子と第２端子との間に位置するノードである。一方、定電圧発生部は、第３端子と第４端子との間に配置され、出力電極の電位を調整するための目標電位を保持する。該定電圧発生部は、出力側基準ノードと、第４端子と出力側基準ノードとの間の電位差を確保するための電圧降下を生じさせる定電圧供給部と、を含む。すなわち、当該定電圧供給回路において、第３端子と第４端子との間には起電力を発生させる電源部は配置されない。出力側基準ノードは、出力電極に対する電位調整のための目標電位に設定されるノードであって、第３端子と第４端子との間に位置するノードである。

（２）本実施形態の一態様として、定電圧発生部は、第１抵抗と、電位固定素子と、を更に備えるが好ましい。第１抵抗は、入力側基準ノードと出力側基準ノードとの間に配置される。電位固定素子は、第３端子を介して出力電極と出力側基準ノードとの電位差を解消するよう機能する。

（３）本実施形態の一態様として、定電圧供給部は、出力側基準ノードと第４端子との間に配置された第２抵抗を含むのが好ましい。また、本実施形態の一態様として、該第１抵抗の抵抗値は、第２抵抗の抵抗値よりも高いのが好ましい。更に、本実施形態の一態様として、第１抵抗と第２抵抗の抵抗比は、１００対１から２対１の範囲内に収まるよう設定されるのが好ましい。

（４）本実施形態の一態様として、定電圧供給部は、出力側基準ノードと第４端子との間に配置されたツェナーダイオードを含むのが好ましい。

（５）本実施形態の一態様として、電位固定素子は、ＭＯＳトランジスタ、ＦＥＴ、および、バイポーラトランジスタのうち何れかを含むのが好ましい。電位固定素子として、このような３端子素子が適用される場合、当該電位固定素子は、出力側基準ノードに接続される第１素子端と、第３端子に接続される第１素子端と、第４端子に接続される第３素子端と、を有する。

（６）本実施形態の一態様として、定電圧供給部は、出力側基準ノードと第４端子との間で直列接続された１またはそれ以上のＩＣユニットを含んでもよい。この場合、出力側基準ノードは、第３端子を介して出力電極に電気的に接続される。各ＩＣユニットは、シャントレギュレータＩＣと、該シャントレギュレータＩＣの入力端と出力端との間に所定の抵抗比で直列接続された第３抵抗および第４抵抗と、を有する。

（７）本実施形態の一態様として、増倍チャネルは、二次電子放出層を支持する、絶縁材料からなる構造体と、該二次電子放出層と構造体との間に設けられた抵抗膜と、を更に含むのが好ましい。また、本実施形態の一態様として、絶縁材料は、鉛ガラスを除くガラス、または、セラミックからなるのが好ましい。

（８）本実施形態の一態様として、入力電極と出力電極との間に位置する増倍チャネルの抵抗値は、１０ＭΩ未満であるのが好ましい。

（９）上述のような構造を有するＣＥＭアセンブリが適用される応用技術の一例として、本実施形態に係る電子増倍デバイスは、その一態様として、上述のような構造を有するＣＥＭアセンブリと、アノードと、を備える。アノードは、ＣＥＭの出力端に対面するよう配置された電極であって、該ＣＥＭの出力端から出力される電子を収集するよう機能する。

以上、この[本願発明の実施形態の説明]の欄に列挙された各態様は、残りの全ての態様のそれぞれに対して、または、これら残りの態様の全ての組み合わせに対して適用可能である。

[本願発明の実施形態の詳細]
本願発明に係るＣＥＭアセンブリおよびそれを含む電子増倍デバイスの具体例を、以下に添付の図面を参照しながら詳細に説明する。なお、以下に開示される実施形態は、本発明に係るＣＥＭアセンブリが適用される種々のセンシングデバイスのうち、電子増倍デバイスの例について説明するものとする。また、本発明は、これら例示に限定されるものではなく、特許請求の範囲によって示され、また、特許請求の範囲と均等の意味および範囲内での全ての変更が含まれることが意図されている。また、図面の説明において同一の要素には同一符号を付して重複する説明を省略する。

図１は、本実施形態に係る電子増倍デバイス（本実施形態に係るＣＥＭアセンブリを含む）の代表的な構成例を示す図である。図１に示された本実施形態に係る電子増倍デバイスは、本実施形態に係るＣＥＭアセンブリと、アノード１５０と、信号出力回路と、を備え、該ＣＥＭアセンブリは、ＣＥＭ（チャネル型電子増倍体）１００と、電圧供給回路２００と、を備える。なお、図１の例において、信号出力回路（信号出力用構成）は、アノード１５０に到達した電子を電気信号として取り出すための信号出力端子１７０とアノード１５０との間に配置された増幅器１６０（図中、「Ａｍｐ」と記す）を含む。また、アノード１５０には、上記の信号出力回路に替え、電流計（図中、「Ａ」と記す）を含む電流測定回路１８０が接続されてもよい（電流測定用構成）。

まず、図１の例において、ＣＥＭ１００は、増倍チャネル１１０と、増倍チャネルの入力端１２０Ａに設けられた入力電極１３０Ａと、増倍チャネル１１０の出力端１２０Ｂに設けられた出力電極１３０Ｂと、により構成される。増倍チャネル１１０の内壁面上には入力電極１３０Ａから出力電極１３０Ｂに向かって連続して形成された二次電子放出層が設けられている。なお、二次電子放出層の入力端側は入力電極１３０Ａに接触しており、二次電子放出層の出力端側は出力電極１３０Ｂに接触している。荷電粒子１０が入力端１２０Ａから二次電子放出層に到達すると、該二次電子放出層から二次電子が放出される。該放出された二次電子は、入力電極１３０Ａから出力電極１３０Ｂへ向かって進行しながらカスケード増倍される。

入力電極１３０Ａと出力電極１３０Ｂとの間に所定の電圧を印加するための電圧供給回路２００は、回路内の全起電力を発生させる単一の電源部３００（回路全体として電源部３００のみが起電力を発生させる）と、第１～第４端子２１０Ａ～２１０Ｄと、定電圧発生部４００と、を備える。特に、第１端子２１０Ａは、第１基準電位（図１の例では、共通端子を介してグランド電位に設定されている）に設定されている。第２端子２１０Ｂは、入力電極１３０Ａに接続されている。第３端子２１０Ｃは、出力電極１３０Ｂに接続されている。第４端子２１０Ｄは、第２基準電位（図１の例では、共通端子を介してグランド電位に設定されている）に設定されている。

電圧供給回路２００において、電源部３００と第２端子２１０Ｂとの間には、入力側基準ノード３１０が位置している。この入力側基準ノード３１０は、第２端子２１０Ｂを介して入力電極１３０Ａと同電位に設定されるノードであり、電源部３００は、第１端子２１０Ａと入力側基準ノード３１０との間の電位差を確保するための起電力を生じさせる。

また、電圧供給回路２００において、定電圧発生部４００は、第３端子２１０Ｃと第４端子２１０Ｄとの間に配置され、出力電極１３０Ｂの電位を固定するための目標電位を保持する。この目標電位は、出力電極１３０Ｂの電位変動に影響されない出力側基準ノード４１０に設定される。具体的に、第４端子２１０Ｄと出力側基準ノード４１０との間の電位差は、定電圧供給部５００による電圧降下により確保される。なお、出力側基準ノード４１０は、出力電極１３０Ｂに対する電位調整のための目標電位に設定されるノードであって、第３端子２１０Ｃ直接または間接に接続される。

図２（ａ）は、増倍チャネル１１０の断面構造の例を示す図であり、図２（ｂ）は、増倍チャネル１１０における抵抗値の温度依存性の一般的な傾向を示すグラフである。

図２（ａ）に示されたように、増倍チャネル１１０は、絶縁材料（鉛ガラスを除く）またはセラミックからなる構造体１１１の上に、抵抗層１１２および二次電子放出層１１３が順次積層された構造を有する。このような断面構造を有する増倍チャネル１１０において、抵抗層１１２の抵抗値は、１０ＭΩ未満が好ましく、本実施形態の例では２ＭΩである。また、荷電粒子１０が二次電子放出層１１３の表面に到達すると、該二次電子放出層１１３から二次電子が放出される。なお、図１の例では、増倍チャネル１１０は、円筒形の構造体の内壁面上に形成されているが、ＣＥＭ１００の形状は円筒形状には限定されない。例えば、板状の構造体の表面に形成された溝の構成面（溝の断面形状を規定する面）上に増倍チャネル１１０が形成されてもよい。

図２（ｂ）は、上述のような断面構造を有する増倍チャネル１１０における抵抗値の温度依存性の一般的な傾向を示すグラフである。図２（ｂ）において、縦軸は抵抗値（ＭΩ）を示し、横軸は温度（℃）を示す。図２（ｂ）中のグラフＧ２１０のように、本実施形態のようなＣＥＭ（抵抗値が１０ＭΩ未満の低抵抗ＣＥＭ）１００では、温度上昇に伴って抵抗値が低下することが確認された。このように、ＣＥＭ１００では、電子増倍の動作中、発熱により増倍チャネル１１０の温度が上昇すると、出力端１２０Ｂ側において電圧降下が発生するという温度特性が確認できる。

なお、図３（ａ）は、電圧供給回路全体で見たときに単一の電源部を有するＣＥＭアセンブリを含む、第１比較例に係る電子増倍デバイスの構成例を示す図である。図３（ａ）の例では、電流測定用構成として、ＣＥＭ１００からの二次電子を捕獲するアノード１５０に、電流測定回路１８０（電流計を含む）に接続されている。また、第２比較例に係る電子増倍デバイスの構成例については特に図示しないが、図３（ａ）の第１比較例のＣＥＭアセンブリの構成のうち、抵抗により構成された定電圧供給部５００Ａに替えて起電力を発生させる別の電源部が配置された構成を有する。

この第１比較例に係る電子増倍デバイスにおいて、ＣＥＭアセンブリの一部を構成するＣＥＭ（２ＭΩの抵抗値を有する低抵抗ＣＥＭ）１００、アノード１５０、電流測定回路１８０（または、増幅器１６０を含む信号出力回路）の構成は、図１の構成例と同じである。ＣＥＭアセンブリの一部を構成する電圧供給回路２００Ａは、図１の構成例と同様に電源部３００を有するが、図１の構成例と比較して、出力電極１３０Ｂの電位設定構造が異なる。すなわち、電圧供給回路２００Ａに含まれる定電圧発生部４００Ａにおいて、出力側基準ノード４１０は、第３端子２１０Ｃを介して出力電極１３０Ｂに接続されている。また、定電圧発生部４００Ａにおいて、定電圧供給部５００Ａは、一端が出力側基準ノード４１０に接続されるとともに他端が第４端子２１０Ｄに接続された抵抗により構成されている。なお、図３（ａ）の例では、電源部３００により、入力側基準ノード３１０は、－１０００～－４０００Ｖに設定され、第１端子２１０Ａと第４端子２１０Ｄは、共通端子を介してグランド電位に設定されている。

図３（ｂ）は、上述のように構成されている図３（ａ）の電子増倍デバイス（第１比較例）におけるＤＣリニアリティ（％）と出力電流（Ａ）の関係、および、出力電圧（－Ｖ）と出力電流（Ａ）との関係をそれぞれ示すグラフである。なお、定電圧供給部５００Ａの抵抗値は０．１ＭΩに設定されている（ＣＥＭ１００の抵抗値は２ＭΩ）。また、入力側基準ノード３１０は－２２００Ｖ、出力側基準ノード４１０は－２００Ｖにそれぞれ設定されている。

図３（ｂ）に示されたように、第１比較例に係る電子増倍デバイスによれば、電流測定回路１８０により得られた出力電流が１～１０μＡの範囲で急激に悪化している。また、出力電極１３０Ｂにおける電位を示す出力電圧も、出力電流が１０μＡを超えたあたりから急激に低下することが確認できる（電圧降下の発生）。なお、「ＤＣリニアリティ」は、上述のように、出力電流の範囲が１～１００ｎＡ程度の範囲における入出力電流比（出力電流／荷電粒子の入力量）を基準値とし、該基準値に対する測定された入出力電流比の割合を百分率表示した値で規定される。

図４は、第１実施形態に係る電子増倍デバイス（第１実施形態に係るＣＥＭアセンブリを含む）の具体的な構成例を示す図である。なお、この図４の例において、ＣＥＭ１００からの二次電子を捕獲するアノード１５０には、電流測定用構成として、電流測定回路１８０（電流計を含む）に接続されている。また、図４に示された構成は、図１に示された構成に対応している。

第１実施形態に係る電子増倍デバイスの構成は、第１実施形態に係るＣＥＭアセンブリの一部を構成する電圧供給回路２００Ｂを除き、図３（ａ）に示された第１比較例の構成と同様である。すなわち、第１実施形態に係る電子増倍デバイスは、第１実施形態に係るＣＥＭアセンブリと、アノード１５０と、該アノード１５０に接続された電流測定回路１８０（または、信号出力用構成として、増幅器１６０を含む信号出力回路）、を備え、該ＣＥＭアセンブリは、ＣＥＭ（２ＭΩの抵抗値を有する低抵抗ＣＥＭ）１００と、電圧供給回路２００Ｂと、を備える。ＣＥＭ１００の入力端側には入力電極１３０Ａが設けられるとともに、ＣＥＭ１００の出力端側に出力電極１３０Ｂが設けられている。

一方、入力電極１３０Ａと出力電極１３０Ｂとの間に所定の電圧を印加するための電圧供給回路２００Ｂは、回路内の全起電力を発生させる電源部３００と、第１～第４端子２１０Ａ～２１０Ｄと、定電圧発生部４００Ｂと、を備える。第１端子２１０Ａは、共通端子を介してグランド電位（第１および第２基準電位）に設定されている。第２端子２１０Ｂは、入力電極１３０Ａに接続されている。第３端子２１０Ｃは、出力電極１３０Ｂに接続されている。第４端子２１０Ｄは、第１端子２１０Ａと同様に、共通端子を介してグランド電位に設定されている。

電圧供給回路２００Ｂにおいて、電源部３００と第２端子２１０Ｂとの間には、入力側基準ノード３１０が位置しており、電源部３００は、第１端子２１０Ａと入力側基準ノード３１０との間の電位差を確保するための起電力を生じさせる。この構成により、入力側基準ノード３１０は、－１０００Ｖ～－４０００Ｖに設定される。

また、電圧供給回路２００Ｂにおいて、定電圧発生部４００Ｂは、第１抵抗４２０と、電位固定素子４３０Ａと、定電圧供給部５００Ａと、を備える。第１抵抗４２０は、入力側基準ノード３１０と出力側基準ノード４１０に間に配置される。定電圧発生部４００Ｂは、第３端子２１０Ｃと第４端子２１０Ｄとの間に配置され、出力電極１３０Ｂの電位を固定するための目標電位を保持する。この目標電位は、出力電極１３０Ｂの電位変動に影響されない出力側基準ノード４１０に設定される。具体的に、第４端子２１０Ｄと出力側基準ノード４１０との間との電位差は、抵抗（第２抵抗）で構成された定電圧供給部５００Ａによる電圧降下により確保される。また、出力側基準ノード４１０と第３端子２１０Ｃとの間にはＮ型ＭＯＳトランジスタ（以下、「ＮＭＯＳ」と記す）により構成された電位固定素子４３０Ａが配置されている。

なお、ＮＭＯＳのゲートＧ（第１素子端）は出力側基準ノード４１０に接続されている。ＮＭＯＳのソースＳ（第２素子端）は第３端子２１０Ｃに接続されている。ＮＭＯＳのドレインＤ（第３素子端）は第４端子２１０Ｄに接続されている。電位固定素子としては、本実施形態のようなＭＯＳトランジスタ、ＦＥＴおよびバイポーラトランジスタの何れも適用可能である。第１抵抗４２０の抵抗値は、定電圧供給部５００Ａを構成する第２抵抗の抵抗値よりも高いのが好ましい。また、第１抵抗４２０と第２抵抗の抵抗比は、１００対１から２対１の範囲内に収まるよう設定されるのが好ましい。

本実施形態において、電子増倍の動作中、出力電流が増加すると（ＣＥＭ１００からアノード１５０へ向けて放出される電子が増大すると）、ＣＥＭ１００の出力側（出力電極１３０Ｂ）では電圧降下が発生する。このとき、電位固定素子（ＮＭＯＳ）４３０ＡのゲートＧ－ソースＳ間の電圧Ｖ_ＧSが大きくなり、Ｖ_ＧSがしきい電圧を超えた時点でＮＭＯＳがオン状態となる。ＮＭＯＳがオン状態のとき、瞬間的に、第３端子２１０Ｃを介して出力電極１３０Ｂから第４端子２１０Ｄに向かって電子が流れることにより、ＣＥＭ１００の出力電極１３０Ｂの電圧降下が解消される。電圧降下が解消されると、Ｖ_ＧSも減少するため、ＮＭＯＳはオフ状態となる。すなわち、出力電極１３０Ｂの電位が、出力側基準ノード４１０の目標電位に固定されることなる。このように、本実施形態によれば、第１抵抗４２０と第２抵抗（定電圧供給部５００Ａ）の抵抗比を完全に固定することが可能になる（出力側基準ノード４１０の設定電位は出力電極１３０Ｂの電位変動の影響を受けない）。

図５は、図３（ａ）の第１比較例に係る電子増倍デバイスおよび図４の第１実施形態に係る電子増倍デバイスのそれぞれについて、ＤＣリニアリティ（％）と出力電流（Ａ）の関係を示すグラフである。特に、図５において、記号「○」でプロットされたグラフは、図３（ａ）の第１比較例に係る電子増倍デバイスにおけるＤＣリニアリティ（％）と出力電流（Ａ）の関係を示し、記号「●」でプロットされたグラフは、図４の第１実施形態に係る電子増倍デバイスにおけるＤＣリニアリティ（％）と出力電流（Ａ）の関係を示す。

なお、第１実施形態において、第１抵抗４２０の抵抗値は２０ＭΩ、第２抵抗（定電圧供給部５００Ａ）の抵抗値は２ＭΩに設定されている。また、入力側基準ノード３１０は－１１００Ｖに設定され、出力側基準ノード４１０は－１００Ｖに設定されている。図３（ａ）の第１比較例は、図３（ｂ）の測定条件と同じである。

図５から分かるように、第１比較例は、出力電流が１０μＡを越えたあたりから急激にＤＣリニアリティが悪化するが、本実施形態では、出力電流が１００μＡを超えるまでＤＣリニアリティが安定している。

図６は、第２実施形態に係る電子増倍デバイス（第２実施形態に係るＣＥＭアセンブリを含む）の具体的な構成例を示す図である。なお、この図６の例において、ＣＥＭ１００からの二次電子を捕獲するアノード１５０には、電流測定用構成として、電流測定回路１８０（電流計Ａを含む）に接続されている。また、図６に示された構成は、図１に示された構成に対応している。

第２実施形態に係る電子増倍デバイスは、ＣＥＭアセンブリの構成において、図４に示された第１実施形態と異なる。具体的には、第２実施形態に係るＣＥＭアセンブリの構成は、図４に示された第２抵抗で構成された定電圧供給部５００Ａに換えてツェナーダイオードで構成された定電圧供給部５００Ｂを備えた点で、第１実施形態と異なる。すなわち、第２実施形態に係る電子増倍デバイスは、第２実施形態に係るＣＥＭアセンブリと、アノード１５０と、該アノード１５０に接続された電流測定回路１８０（または、信号出力用構成として、増幅器１６０を含む信号出力回路）と、を備え、該ＣＥＭアセンブリは、ＣＥＭ（抵抗値が２ＭΩの低抵抗ＣＥＭ）１００と、電圧供給回路２００Ｃと、を備える。ＣＥＭ１００は、増倍チャネル１１０、入力電極１３０Ａ、および出力電極１３０Ｂで構成されている。電圧供給回路２００Ｃは、第１～第４端子２１０Ａ～２１０Ｄを有するとともに、第１端子２１０Ａと入力側基準ノード３１０との間に配置された電源部３００、および、第３端子２１０Ｃと第４端子２１０Ｄとの間に配置された定電圧発生部４００Ｃで構成されている。入力側基準ノード３１０の電位は、電源部３００により－１０００～－４０００Ｖに設定される。定電圧発生部４００Ｃは、入力側基準ノード３１０と出力側基準ノード４１０との間に配置された第１抵抗４２０、出力側基準ノード４１０と第４端子２１０Ｄとの間に配置された定電圧供給部５００Ｂ、第３端子２１０Ｃと出力側基準ノード４１０の電位差を解消するよう配置された電位固定素子（ＮＭＯＳ）４３０Ａで構成されている。なお、定電圧供給部５００Ｂは、ツェナーダイオードである。このツェナーダイオードにより、出力側基準ノード４１０と第４端子２１０Ｄとの間に－１００～－５００Ｖの電位差が確保される。

上述のような構成を備えた第２実施形態に係るＣＥＭアセンブリによっても、ＣＥＭ１００における出力電極１３０Ｂの電位を出力側基準ノード４１０に固定することが可能になる。なお、ＣＥＭ１００の出力側電位（出力電極１３０Ｂの電位）は、－１００Ｖ程度必要になる。一例として、第１抵抗４２０と第２抵抗（定電圧供給部５００Ａ）の抵抗比を１０対１に設定した場合、入力電極１３０Ａの設定電位（入力側基準ノード３１０の電位）が－１１００Ｖの時は、出力電極１３０Ｂの設定電位が－１００Ｖとなり、理想的である。ただし、入力電極１３０Ａの設定電位が－２２００Ｖに変更されると、出力電極１３０Ｂの設定電位は－２００Ｖとなり、１００Ｖの電圧ロスとなる。そこで、第２実施形態のように、第２抵抗（定電圧供給部５００Ａ）に換えてＶ_Ｚ＝１００Ｖのツェナーダイオード（定電圧供給部５００Ｂ）が適用されることにより、電圧ロスのない動作が可能になる。

図７は、第２比較例に係る電子増倍デバイス（２つの電源部を有するＣＥＭアセンブリを含む）および図６の第２実施形態に係る電子増倍デバイスのそれぞれについて、ＤＣリニアリティ（％）と出力電流（Ａ）の関係を示すグラフである。

図７において、記号「○」でプロットされたグラフは、図６の第２実施形態に係る電子増倍デバイスにおけるＤＣリニアリティ（％）と出力電流（Ａ）の関係を示し、記号「●」でプロットされたグラフは、第２比較例に係る電子増倍デバイス（図３（ａ）に示された構成に更に別の電源を備えたＣＥＭアセンブリを含む）におけるＤＣリニアリティ（％）と出力電流（Ａ）の関係を示す。第２実施形態では、入力電極１３０Ａと出力電極１３０Ｂとの間に印加される電圧を１５００Ｖに設定するため、入力側基準ノード３１０の電位は－１６００Ｖに設定され、出力側基準ノード４１０の電位はツェナーダイオードの降下電圧に相当する－１００Ｖに設定されている。なお、第１抵抗４２０の抵抗値は、２０ＭΩである。一方、第２比較例は、図３（ａ）に示された抵抗で構成された定電圧供給部５００Ａに換え、１００Ｖの起電力を発生させる電源部を備える。この第２比較例においても、入力側基準ノード３１０が電源部３００により－１６００Ｖに設定され、出力側基準ノード４１０が別の電源部により－１００Ｖに設定されている。

図７の測定結果では、この第３実施形態のＤＣリニアリティは第２比較例のＤＣリニアリティよりも劣化するが、図６に示された第１比較例のＤＣリニアリティよりも明らかに改善されていることが確認できる。

図８は、第３実施形態に係る電子増倍デバイス（第３実施形態に係るＣＥＭアセンブリを含む）の具体的な構成例を示す図である。この図８の例において、ＣＥＭ１００からの二次電子を捕獲するアノード１５０には、電流測定用構成として、電流測定回路１８０（電流計Ａを含む）に接続されている。また、図８に示された構成は、図１に示された構成に対応している。

第３実施形態に係る電子増倍デバイスの構成は、第３実施形態に係るＣＥＭアセンブリの一部を構成する電位固定素子４３０Ｂを除き、図４に示された第１実施形態の構成と同様である。すなわち、第３実施形態に係る電子増倍デバイスは、第３実施形態に係るＣＥＭアセンブリと、アノード１５０と、該アノード１５０に接続された電流測定回路１８０（または、信号測定用構成として、増幅器１６０を含む信号出力回路）と、を備え、該ＣＥＭアセンブリは、ＣＥＭ（２ＭΩの抵抗値を有する低抵抗ＣＥＭ）１００と、電圧供給回路２００Ｄと、を備える。ＣＥＭ１００の入力端側には入力電極１３０Ａが設けられるとともに、ＣＥＭ１００の出力端側に出力電極１３０Ｂが設けられている。

一方、入力電極１３０Ａと出力電極１３０Ｂとの間に所定の電圧を印加するための電圧供給回路２００Ｄは、回路内の全起電力を発生させる電源部３００と、第１～第４端子２１０Ａ～２１０Ｄと、定電圧発生部４００Ｄと、を備える。第１端子２１０Ａは、共通端子を介してグランド電位（第１および第２基準電位）に設定されている。第２端子２１０Ｂは、入力電極１３０Ａに接続されている。第３端子２１０Ｃは、出力電極１３０Ｂに接続されている。第４端子２１０Ｄは、第１端子２１０Ａと同様に、共通端子を介してグランド電位に設定されている。

電圧供給回路２００Ｄにおいて、電源部３００と第２端子２１０Ｂとの間には、入力側基準ノード３１０が位置しており、電源部３００は、第１端子２１０Ａと入力側基準ノード３１０との間の電位差を確保するための起電力を生じさせる。この構成により、入力側基準ノード３１０は、－１０００Ｖ～－４０００Ｖに設定される。

また、電圧供給回路２００Ｄにおいて、定電圧発生部４００Ｄは、第１抵抗４２０と、電位固定素子４３０Ｂと、定電圧供給部５００Ａと、を備える。第１抵抗４２０は、入力側基準ノード３１０と出力側基準ノード４１０に間に配置される。定電圧発生部４００Ｄは、第３端子２１０Ｃと第４端子２１０Ｄとの間に配置され、出力電極１３０Ｂの電位を固定するための目標電位を保持する。この目標電位は、出力電極１３０Ｂの電位変動に影響されない出力側基準ノード４１０に設定される。具体的に、第４端子２１０Ｄと出力側基準ノード４１０との間との電位差は、抵抗（第２抵抗）で構成された定電圧供給部５００Ａによる電圧降下により確保される。また、出力側基準ノード４１０と第３端子２１０Ｃとの間にはＰ型ＭＯＳトランジスタ（以下、「ＰＭＯＳ」と記す）により構成された電位固定素子４３０Ｂが配置されている。

なお、第１抵抗４２０の抵抗値は、定電圧供給部５００Ａを構成する第２抵抗の抵抗値よりも高いのが好ましい。第１抵抗４２０と第２抵抗の抵抗比は、１００対１から２対１の範囲内に収まるよう設定されるのが好ましい。また、ＰＭＯＳのゲートＧ（第１素子端）は出力側基準ノード４１０に接続されている。ＰＭＯＳのドレインＤ（第２素子端）は第３端子２１０Ｃに接続されている。ＰＭＯＳのソースＳ（第３素子端）は第４端子２１０Ｄに接続されている。ＰＭＯＳのＶ_ＤＳが出力側基準ノード４１０と第４端子２１０Ｄとの間の電位差と略一致するよう設定されることにより、ＣＥＭ１００の高出力時における出力電極１３０Ｂの電位を安定させることが可能になる。

本実施形態において、電位固定素子４３０Ｂは、ソースＳが第４端子２１０Ｄに接続される一方、ゲートＧが出力側基準ノード４１０に接続されている。通常、この構成では定電圧供給部５００Ａの電圧降下によりＶ_ＧＳがしきい電圧を超えているため、電位固定素子（ＰＭＯＳ）４３０Ｂはオン状態となっている。オン状態では、第３端子２１０Ｃを介して出力電極１３０Ｂから第４端子２１０Ｄへ電子が流れるが、一定量以上の電子は流れない。そのため、ＣＥＭ１００の出力端側で電圧降下は生じた場合でも、常に電圧降下を解消する方向にバイアスがかかった状態が維持される（少なくとも、出力電極１３０Ｂと第４端子２１０Ｄとの間に電位差Ｖ_ＤＳが確保されている）。

図９は、第４実施形態に係る電子増倍デバイス（第４実施形態に係るＣＥＭアセンブリを含む）の具体的な構成例を示す図である。なお、この図９の例において、ＣＥＭ１００からの二次電子を捕獲するアノード１５０には、電流測定用構成として、電流測定回路１８０（電流計Ａを含む）に接続されている。また、図９に示された構成は、図１に示された構成に対応している。

第４実施形態に係る電子増倍デバイスの構成は、第４実施形態に係るＣＥＭアセンブリの一部を構成する電圧供給回路２００Ｅを除き、図３（ａ）に示された第１比較例の構成と同様である。すなわち、第４実施形態に係る電子増倍デバイスは、第４実施形態に係るＣＥＭアセンブリと、アノード１５０と、該アノード１５０に接続された電流測定回路１８０（または、信号出力用構成として、増幅器１６０を含む信号出力回路）と、を備え、該ＣＥＭアセンブリは、ＣＥＭ（２ＭΩの抵抗値を有する低抵抗ＣＥＭ）１００と、電圧供給回路２００Ｅと、を備える。ＣＥＭ１００の入力端側には入力電極１３０Ａが設けられるとともに、ＣＥＭ１００の出力端側に出力電極１３０Ｂが設けられている。

一方、入力電極１３０Ａと出力電極１３０Ｂとの間に所定の電圧を印加するための電圧供給回路２００Ｅは、回路内の全起電力を発生させる電源部３００と、第１～第４端子２１０Ａ～２１０Ｄと、定電圧発生部４００Ｅと、を備える。第１端子２１０Ａは、共通端子を介してグランド電位（第１および第２基準電位）に設定されている。第２端子２１０Ｂは、入力電極１３０Ａに接続されている。第３端子２１０Ｃは、出力電極１３０Ｂに接続されている。第４端子２１０Ｄは、第１端子２１０Ａと同様に、共通端子を介してグランド電位に設定されている。

電圧供給回路２００Ｅにおいて、電源部３００と第２端子２１０Ｂとの間には、入力側基準ノード３１０が位置しており、電源部３００は、第１端子２１０Ａと入力側基準ノード３１０との間の電位差を確保するための起電力を生じさせる。この構成により、入力側基準ノード３１０は、－１０００Ｖ～－４０００Ｖに設定される。

また、電圧供給回路２００Ｅにおいて、定電圧発生部４００Ｅは、出力側基準ノード４１０と、図１に示された定電圧供給部５００、図３（ａ）、図４および図８に示された定電圧供給部５００Ａ、図６の定電圧供給部５００Ｂに相当する複数のＩＣユニット５００Ｃ１～５００Ｃ３を含む。出力側基準ノード４１０は第３端子２１０Ｃを介して出力電極１３０Ｂに接続されている（出力電極１３０Ｂと同電位）。ＩＣユニット５００Ｃ１～５００Ｃ３は、出力側基準ノード４１０と第４端子２１０Ｄとの間において、直接配置されている。ＩＣユニット５００Ｃ１～５００Ｃ３のそれぞれは、シャントレギュレータＩＣ５１０と、該シャントレギュレータＩＣ５１０の入力端と出力端との間に所定の抵抗比で直接接続された第３抵抗５２０と第４抵抗５３０により構成されている。

例えば、ＣＥＭ１００の出力側において電圧降下が生じた場合（出力電極１３０Ｂの電位が低下）を考える。この場合、ＩＣユニット５００Ｃ１では、第４端子２１０Ｄと出力側基準ノード４１０の電位差が大きくなるため、第３抵抗５２０と第４抵抗５３０の抵抗比で設定されるシャントレギュレータＩＣ５１０の基準電圧を超えた時点でシャントレギュレータＩＣ５１０は、出力電極１３０Ｂからの電子を通過させる（短絡状態）。電子がシャントレギュレータＩＣ５１０を通過している期間、出力側基準ノード４１０の目標電位は上昇するため、該出力側基準ノード４１０に接続された出力電極１３０Ｂも上昇する（ＣＥＭ１００の出力端における電圧降下の解消）。なお、電圧降下が大きい場合には、ＩＣユニット５００Ｃ２、ＩＣユニット５００Ｃ３の順で上述の動作が行われる。一方、ＣＥＭ１００の出力側の電圧降下は解消されると、ＩＣユニット５００Ｃ１～５００Ｃ３それぞれにおいて直列接続された第３抵抗５２０および第４抵抗５３０の電圧降下により、出力側基準ノード４１０の電位が、ＩＣユニット５００Ｃ１～５００Ｃ３それぞれの動作前の目標電位に回復することになる。

図１０は、第２比較例に係る電子増倍デバイス（２つの電源部を有するＣＥＭアセンブリを含む）および図９の第４実施形態に係る電子増倍デバイスのそれぞれについて、ＤＣリニアリティ（％）と出力電流（Ａ）の関係を示すグラフである。

図１０において、記号「○」でプロットされたグラフは、図９の第４実施形態に係る電子増倍デバイスにおけるＤＣリニアリティ（％）と出力電流（Ａ）の関係を示し、記号「●」でプロットされたグラフは、第２比較例の電子増倍デバイス（図３（ａ）に示された構成に更に別の電源を備えた構成）におけるＤＣリニアリティ（％）と出力電流（Ａ）の関係を示す。第４実施形態において、入力側基準ノード３１０の電位は、－１６００Ｖに設定され、出力側基準ノード４１０の電位は、ＩＣユニット５００Ｃ１～５００Ｃ３それぞれにおける第３抵抗５２０および第４抵抗５３０の電圧降下に相当する－１００Ｖに設定されている。なお、第１抵抗４２０の抵抗値は、２０ＭΩである。一方、第２比較例は、図３（ａ）に示された抵抗で構成された定電圧供給部５００Ａに換え、１００Ｖの起電力を発生させる電源部を備える。この場合、第２比較例において、入力側基準ノード３１０が電源部３００により－１６００Ｖに設定され、出力側基準ノード４１０が別の電源部により－１００Ｖに設定されている。

図１０から分かるように、この第４実施形態のＤＣリニアリティは、２電源のＣＥＭアセンブリを有する第２比較例のＤＣリニアリティに十分に追随していることが確認できる。なお、第４実施形態のＤＣリニアリティが第２比較例のＤＣリニアリティよりも僅かに低いのは、第４実施形態がＩＣユニット単位での電位調節をしていることに起因している。

以上の本発明の説明から、本発明を様々に変形しうることは明らかである。そのような変形は、本発明の思想および範囲から逸脱するものとは認めることはできず、すべての当業者にとって自明である改良は、以下の請求の範囲に含まれるものである。

１００…ＣＥＭ（チャネル型電子増倍体）、１１０…増倍チャネル、１２０Ａ…入力端、１２０Ｂ…出力端、１３０Ａ…入力電極、１３０Ｂ…出力電極、２００、２００Ｂ～２００Ｅ…電圧供給回路、２１０Ａ…第１端子、２１０Ｂ…第２端子、２１０Ｃ…第３端子、２１０Ｄ…第４端子、３００…電源部、３１０…入力側基準ノード、４００、４００Ｂ～４００Ｅ…定電圧発生部、４１０…出力側基準ノード、４２０…第１抵抗、４３０Ａ、４３０Ｂ…電位固定素子、５００、５００Ａ、５００Ｂ…定電圧供給部、５００Ｃ１～５００Ｃ３…ＩＣユニット、５１０…シャントレギュレータＩＣ、５２０…第３抵抗、５３０…第４抵抗。

Claims (10)

1. 荷電粒子を取り込む入力端、二次電子を放出する出力端、および、前記入力端から前記出力端に向かって連続して設けられた二次電子放出層を含む増倍チャネルと、前記二次電子放出層に接触した状態で前記入力端に設けられた入力電極と、前記二次電子放出層に接触した状態で前記出力端に設けられた出力電極と、を有するチャネル型電子増倍体と、
   前記入力電極と前記出力電極との間に所定の電圧を印加するための電圧供給回路と、
   を備え、
   前記電圧供給回路は、
   第１基準電位に設定される第１端子と、
   前記入力電極に接続された第２端子と、
   前記出力電極に接続された第３端子と、
   第２基準電位に設定された第４端子と、
   前記第１端子と前記第２端子との間に配置された電源部であって、前記第１端子と、前記第２端子を介して前記入力電極と同電位に設定される入力側基準ノードと、の間の電位差を確保するための起電力を生じさせる電源部と、
   前記第３端子と前記第４端子との間に配置された、前記出力電極の電位を調整するための目標電位を保持する定電圧発生部であって、前記第３端子と前記第４端子との間に位置するとともに前記目標電位に設定される出力側基準ノードと、前記第４端子と前記出力側基準ノードとの間の電位差を確保するための電圧降下を生じさせる定電圧供給部を含む定電圧発生部と、
   前記入力側基準ノードと前記出力側基準ノードとの間に配置された第１抵抗と、
   前記第３端子を介して前記出力電極と前記出力側基準ノードとの電位差を解消する電位固定素子と、を有し、
   前記電位固定素子は、
   ＭＯＳトランジスタ、ＦＥＴ、および、バイポーラトランジスタのうち何れかを含み、前記出力側基準ノードに接続された第１素子端と、前記第３端子に接続された第２素子端と、前記出力側基準ノードを経由することなく前記第４端子に接続された、前記出力電極から前記第４端子に向かって電子を流すための第３素子端と、を有する、
   ＣＥＭアセンブリ。
2. 前記定電圧供給部は、前記出力側基準ノードと前記第４端子との間に配置された第２抵抗を含むことを特徴とする請求項１に記載のＣＥＭアセンブリ。
3. 前記第１抵抗の抵抗値は、前記第２抵抗の抵抗値よりも高いことを特徴とする請求項２に記載のＣＥＭアセンブリ。
4. 前記第１抵抗と前記第２抵抗の抵抗比は、１００対１から２対１の範囲内に収まることを特徴とする請求項２または３に記載のＣＥＭアセンブリ。
5. 前記定電圧供給部は、前記出力側基準ノードと前記第４端子との間に配置されたツェナーダイオードを含むことを特徴とする請求項１に記載のＣＥＭアセンブリ。
6. 前記入力電極と前記出力電極との間に位置する前記増倍チャネルの抵抗値は、１０ＭΩ未満であることを特徴とする請求項１～５の何れか一項に記載のＣＥＭアセンブリ。
7. 荷電粒子を取り込む入力端、二次電子を放出する出力端、および、前記入力端から前記出力端に向かって連続して設けられた二次電子放出層を含む増倍チャネルと、前記二次電子放出層に接触した状態で前記入力端に設けられた入力電極と、前記二次電子放出層に接触した状態で前記出力端に設けられた出力電極と、を有するチャネル型電子増倍体と、
   前記入力電極と前記出力電極との間に所定の電圧を印加するための電圧供給回路と、
   を備え、
   前記電圧供給回路は、
   第１基準電位に設定される第１端子と、
   前記入力電極に接続された第２端子と、
   前記出力電極に接続された第３端子と、
   第２基準電位に設定された第４端子と、
   前記第１端子と前記第２端子との間に配置された電源部であって、前記第１端子と、前記第２端子を介して前記入力電極と同電位に設定される入力側基準ノードと、の間の電位差を確保するための起電力を生じさせる電源部と、
   前記第３端子と前記第４端子との間に配置された、前記出力電極の電位を調整するための目標電位を保持する定電圧発生部であって、前記第３端子と前記第４端子との間に位置するとともに前記目標電位に設定される出力側基準ノードと、前記第４端子と前記出力側基準ノードとの間の電位差を確保するための電圧降下を生じさせる定電圧供給部を含む定電圧発生部と、を有し、
   前記定電圧供給部は、
   前記出力側基準ノードと前記第４端子との間で直列接続された１またはそれ以上のＩＣユニットを含み、前記ＩＣユニットのそれぞれが、シャントレギュレータＩＣと、前記シャントレギュレータＩＣの入力端と出力端の間において所定の抵抗比で直列接続された第３抵抗および第４抵抗と、を有する、
   ＣＥＭアセンブリ。
8. 前記増倍チャネルは、前記二次電子放出層を支持する、絶縁材料からなる構造体と、前記二次電子放出層と前記構造体との間に設けられた抵抗膜と、を更に含むことを特徴とする請求項１～７の何れか一項に記載のＣＥＭアセンブリ。
9. 前記絶縁材料は、鉛ガラスを除くガラス、または、セラミックからなることを特徴とする請求項８に記載のＣＥＭアセンブリ。
10. 請求項１～９の何れか一項に記載のＣＥＭアセンブリと、
    前記ＣＥＭアセンブリの一部を構成する前記チャネル型電子増倍体の前記出力端に対面するよう配置されたアノードと、を備えた、
    電子増倍デバイス。

Images