JP7298238B2

JP7298238B2 - 内部電極用導電性ペースト、セラミック電子部品、および、積層セラミックコンデンサ

Info

Publication number: JP7298238B2
Application number: JP2019062972A
Authority: JP
Inventors: 明大鶴
Original assignee: Murata Manufacturing Co Ltd
Current assignee: Murata Manufacturing Co Ltd
Priority date: 2019-03-28
Filing date: 2019-03-28
Publication date: 2023-06-27
Anticipated expiration: 2039-03-28
Also published as: JP2020161777A

Description

本発明は、内部電極用導電性ペースト、内部電極用導電性ペーストを用いて形成された内部電極を備えるセラミック電子部品、および、内部電極用導電性ペーストを用いて形成された内部電極を備える積層セラミックコンデンサに関する。

積層セラミックコンデンサのように、内部電極を備えたセラミック電子部品が知られている。そのようなセラミック電子部品において、内部電極は、導電性ペーストを用いて形成することができる。

セラミック電子部品を製造するための焼成時に、内部電極と誘電体セラミック層との収縮挙動の相違により、構造欠陥が生じる場合がある。そのような構造欠陥の発生を抑制するために、内部電極を形成するための導電性ペーストに、誘電体セラミック層に含まれるセラミック粉末と同じセラミック粉末を共材として添加する方法が知られている。

特許文献１には、積層セラミックコンデンサの内部電極を形成するための電極インクが記載されている。この電極インクは、誘電体セラミック層に含まれるセラミック粒子と比べて、粒子サイズが１．５倍～３．０倍のセラミック粒子と、粒子サイズが同一のセラミック粒子の２種類のセラミック粒子を共材として含む。

特許文献２には、平均粒径がａ、ｂ、ｃの３種類の共材を含み、平均粒径ｂは、０．０５μｍ～０．４μｍであることが好ましく、ａ、ｂ、ｃの関係がａ／ｂ＝０．８以上１．２以下であり、かつ、ａ，ｂ＜ｃの関係を満たす導電性ペーストが記載されている。

特許文献３には、共材として、平均粒径が０．２μｍ～０．４μｍであるセラミック粉末と、平均粒径が０．６μｍ～０．８μｍであるセラミック粉末とを含む内部電極用導電性ペーストが記載されている。

特許文献４には、共材として、粒径が１０ｎｍであるセラミック粒子と、粒径が２０ｎｍであるセラミック粒子とを含む内部電極用導電性ペーストが記載されている。

特許文献５には、積層体の内部でクラックやデラミネーションが生じにくいとされている積層セラミック電子部品が記載されている。積層セラミック電子部品の内部電極は、共材として、内部電極に含まれる導体粒子の平均粒径と同等またはそれ以下の平均粒径を有する第１のセラミック粒子と、内部電極の厚みと略同じである平均粒径を有する第２のセラミック粒子とを含む。

特開２００７－２１４２４４号公報特開２０１１－１５０９８２号公報特開２００５－２６７８５８号公報韓国登録特許第１０－１２７５４４６号公報特開２０００－２７７３６９号公報

特許文献１～３に記載の電極インクや導電性ペーストは、いずれも構造欠陥の抑制を目的として、比較的大粒径の共材を含有させている。そのような構成では、共材の粒子数が少ないため、内部電極の高カバレッジ化や薄層化が難しくなる。なお、共材の添加量を増やした場合、内部電極から誘電体セラミック層へと排出される共材の量が多くなり、電気特性の低下や内部電極のカバレッジの低下が生じる。

特に、特許文献１に記載の電極インク、および、特許文献３に記載の内部電極用導電性ペーストでは、金属粉末の粒径や誘電体セラミック層の厚みと比べると、共材であるセラミック粉末の粒径が大きいため、内部電極のカバレッジの低下が大きい。また、特許文献２に記載の導電性ペーストは、共材の粒径差が小さいため、セラミック電子部品の構造欠陥の抑制効果が小さい。

特許文献４に記載の内部電極用導電性ペーストは、粒径１０ｎｍと粒径２０ｎｍの微粒のセラミック粒子を共材として含む。粒径が３０ｎｍ以下のセラミック粒子を共材として含む場合、セラミック電子部品の内部電極とセラミック層との熱収縮挙動の差に起因した内部応力の残留や構造欠陥が発生し、絶縁破壊電圧（以下、ＢＤＶとも呼ぶ）が低下する可能性がある。これは、焼成時に共材が内部電極から誘電体層へと排出されやすくなり、その結果、特に８００℃以上の温度において内部電極の収縮が生じやすくなるからである。

特許文献５に記載の積層セラミック電子部品では、共材として含む第２のセラミック粒子が大きすぎるため、内部電極のカバレッジが低くなる。

本発明は、上記課題を解決するものであり、内部電極のカバレッジの低下を抑制し、かつ、絶縁破壊電圧の低下を抑制することができる内部電極用導電性ペースト、そのような内部電極用導電性ペーストを用いて形成された内部電極を備えるセラミック電子部品および積層セラミックコンデンサを提供することを目的とする。

本発明の内部電極用導電性ペーストは、
金属粉末と、
セラミック粉末と、
有機ビヒクルと、
を備え、
前記セラミック粉末は、ＢＥＴ法換算による平均粒径が３ｎｍ以上２５ｎｍ以下である第１のセラミック粉末と、ＢＥＴ法換算による平均粒径が４０ｎｍ以上、かつ、焼成後の内部電極の厚み以下である第２のセラミック粉末とを含み、
前記第１のセラミック粉末のうち、前記金属粉末の表面に担持されているものの割合は５０％以上であり、前記第２のセラミック粉末のうち、前記金属粉末の表面に担持されているものの割合は２０％未満であって、
前記金属粉末の重量に対する、前記第１のセラミック粉末と前記第２のセラミック粉末の合計重量の割合は、４％以上２５％以下であることを特徴とする。

前記第１のセラミック粉末と前記第２のセラミック粉末との合計重量を１０重量部としたときに、前記第１のセラミック粉末の重量は５重量部以上９重量部以下であってもよい。

ＳＥＭ観察により求められる前記金属粉末の平均粒径は、４０ｎｍ以上３００ｎｍ以下であってもよい。

前記第２のセラミック粉末は、ＢＥＴ法換算による平均粒径が前記金属粉末の粒径の半分未満、かつ、前記焼成後の内部電極の厚みの半分未満であるセラミック粉末と、ＢＥＴ法換算による平均粒径が前記焼成後の内部電極の厚みの半分以上、かつ、前記焼成後の内部電極の厚み以下であるセラミック粉末とを含んでいてもよい。

前記金属粉末は、Ｎｉ粉末およびＣｕ粉末のうちの少なくとも一方であってもよい。

前記第１のセラミック粉末および前記第２のセラミック粉末の主成分は、ＢａＴｉＯ₃、ＢａＺｒＯ₃、ＣａＺｒＯ₃、および、ＳｒＺｒＯ₃からなる群より選ばれる少なくとも１種であってもよい。

本発明のセラミック電子部品は、上記内部電極用導電性ペーストを用いて形成された内部電極を備えることを特徴とする。

また、本発明の積層セラミックコンデンサは、上記内部電極用導電性ペーストを用いて形成された内部電極を備えることを特徴とする。

本発明の内部電極用導電性ペーストを用いてセラミック電子部品または積層セラミックコンデンサを製造すると、内部電極のカバレッジの低下を抑制し、かつ、絶縁破壊電圧の低下を抑制することができる。

内部電極用導電性ペーストを用いて形成された内部電極を備える積層セラミックコンデンサの斜視図である。図１に示す積層セラミックコンデンサのＩＩ－ＩＩ線に沿った断面図である。図１に示す積層セラミックコンデンサのＩＩＩ－ＩＩＩ線に沿った断面図である。

以下に本発明の実施形態を示して、本発明の特徴を具体的に説明する。

本発明の内部電極用導電性ペーストは、下記の要件（以下、本発明の要件と呼ぶ）を満たす。すなわち、本発明の内部電極用導電性ペーストは、金属粉末と、セラミック粉末と、有機ビヒクルとを備え、セラミック粉末は、ＢＥＴ法換算による平均粒径が３ｎｍ以上２５ｎｍ以下である第１のセラミック粉末と、ＢＥＴ法換算による平均粒径が４０ｎｍ以上、かつ、焼成後の内部電極の厚み以下である第２のセラミック粉末とを含み、第１のセラミック粉末のうち、金属粉末の表面に担持されているものの割合は５０％以上であり、第２のセラミック粉末のうち、金属粉末の表面に担持されているものの割合は２０％未満であって、金属粉末の重量に対する、第１のセラミック粉末と第２のセラミック粉末の合計重量の割合は、４％以上２５％以下である。

本発明の内部電極用導電性ペーストは、内部電極を備えるセラミック電子部品の内部電極の作製に用いることができる。セラミック電子部品は、例えば積層セラミックコンデンサである。以下の説明では、本発明の内部電極用導電性ペーストを、積層セラミックコンデンサの作製に用いた例を挙げて説明する。ただし、セラミック電子部品が積層セラミックコンデンサに限定されることはない。

上記のように、本発明の内部電極用導電性ペーストは、平均粒径が３ｎｍ以上２５ｎｍ以下である小粒径の第１のセラミック粉末を含む。小粒径のセラミック粉末は、金属粒子の間に入り込んで金属粒子の焼結を抑制し、内部電極のカバレッジを向上させることができる。特に、本発明の内部電極用導電性ペーストでは、第１のセラミック粉末のうち、金属粉末の表面に担持されているものの割合を５０％以上とすることにより、内部電極のカバレッジをより向上させることができる。内部電極のカバレッジとは、内部電極の誘電体セラミック層に対する被覆率である。

上記のように、本発明の内部電極用導電性ペーストは、平均粒径が４０ｎｍ以上、かつ、焼成後の内部電極の厚み以下である第２のセラミック粉末を含む。第２のセラミック粉末の８０％以上が金属粉末に担持されておらず、金属粒子充填膜の隙間に存在することにより、内部電極から誘電体セラミック層へ排出されにくくなる。また、積層セラミックコンデンサの脱脂焼成における金属粒子の緻密化・粒成長過程で、第２のセラミック粉末を効果的に金属粒子の三重点以上の多重点にピニングさせることができ、内部電極の収縮、特に８００℃以上での焼成時における内部電極の収縮を抑制することができる。これにより、積層セラミックコンデンサの構造欠陥の発生や絶縁破壊電圧の低下を抑制することができる。

また、大粒径の第２のセラミック粉末は、焼成後に誘電体セラミック層間を繋ぐ貫通柱を形成することもできるので、高定格電圧を印加した時の電歪に伴う構造欠陥を抑制することができる。電歪に伴う構造欠陥とは、例えば、誘電体セラミック層と内部電極との界面における剥がれである。ただし、第２のセラミック粉末の平均粒径が焼成後の内部電極の厚みより大きくなると、焼成時に積層体の積層方向における収縮が阻害されて内部電極の厚みが大きくなり、内部電極のカバレッジの低下や、絶縁破壊電圧の低下が生じる。

本発明の内部電極用導電性ペーストは、小粒径の第１のセラミック粉末と大粒径の第２のセラミック粉末とを含むことにより、作製される内部電極のカバレッジを向上させるとともに、構造欠陥の発生や絶縁破壊電圧の低下を抑制することができる。

（実施例１）
＜内部電極用導電性ペーストの作製＞
ここでは、比較のために、１種類のセラミック粉末を含む内部電極用導電性ペーストと、２種類のセラミック粉末を含む内部電極用導電性ペーストを作製した。なお、内部電極用導電性ペーストに含まれる金属粉末としては、Ｎｉ粉末を用いた。

１種類のセラミック粉末を含む内部電極用導電性ペーストは、以下の方法により作製した。すなわち、ＳＥＭ径２００ｎｍのＮｉ粉末を４０重量部、ＢＥＴ径３ｎｍ以上５０ｎｍのＢａＴｉＯ₃を主成分とするセラミック粉末（共材Ａ）を４重量部、および、重量平均分子量２万３千かつ数平均分子量１万１千のポリカルボン酸系分散剤２重量部とエチルセルロース樹脂とジヒドロターピネオールアセテートからなる有機ビヒクルを５４重量部、それぞれ用意し、それらを混合してロール分散することにより、内部電極用導電性ペーストを作製した。

なお、「ＢａＴｉＯ₃を主成分とする」とは、少なくとも半分以上の成分がＢａＴｉＯ₃であることを意味する。また、Ｎｉ粉末のＳＥＭ径は、ＳＥＭ観察により求められるＮｉ粉末の平均粒径である。また、セラミック粉末のＢＥＴ径は、ＢＥＴ法換算による平均粒径、すなわち、ＢＥＴ法を用いて求めた比表面積から算出される平均粒径である。

また、ＳＥＭ径２００ｎｍのＮｉ粉末を４０重量部、ＢＥＴ径２０ｎｍ以上８００ｎｍ以下のＢａＴｉＯ₃を主成分とするセラミック粉末（共材Ｂ）を４重量部、および、重量平均分子量２万３千かつ数平均分子量１万１千のポリカルボン酸系分散剤１．５重量部とエチルセルロース樹脂とジヒドロターピネオールアセテートとからなる有機ビヒクルを５４重量部、それぞれ用意し、それらを混合してロール分散することにより、内部電極用導電性ペーストを作製した。

２種類のセラミック粉末を含む内部電極用導電性ペーストは、以下の方法により作製した。まず、ＳＥＭ径２００ｎｍのＮｉ粉末を４０重量部、ＢＥＴ径３ｎｍ以上５０ｎｍ以下のＢａＴｉＯ₃を主成分とするセラミック粉末（共材Ａ）を２重量部、および、重量平均分子量２万３千かつ数平均分子量１万１千のポリカルボン酸系分散剤１．５重量部とエチルセルロース樹脂とジヒドロターピネオールアセテートとからなる有機ビヒクルを４０重量部、それぞれ用意し、それらを混合してロール分散することにより、中間導電性ペーストを作製した。

続いて、ＢＥＴ径２０ｎｍ以上８００ｎｍ以下のＢａＴｉＯ₃を主成分とするセラミック粉末（共材Ｂ）２重量部、および、重量平均分子量６千かつ数平均分子量６千のモノカルボン酸系分散剤０．５重量部とエチルセルロース樹脂とジヒドロターピネオールアセテートとからなる有機ビヒクル１４重量部を混合して、上記の中間導電性ペーストに添加した後、ロール分散することによって、内部電極用導電性ペーストを作製した。

＜積層セラミックコンデンサの作製＞
以下の方法により、積層セラミックコンデンサを作製した。まず、ＢＥＴ径２５０ｎｍのＢａＴｉＯ₃を主成分とするセラミック材料と、有機バインダ、有機溶剤、可塑剤および分散剤とを所定の割合で混合し、ロール分散により湿式分散して、セラミックスラリーを得た。

続いて、ドクターブレード法により、セラミックスラリーをＰＥＴフィルム上に成形して、セラミックグリーンシートを得た。セラミックスラリーの厚さは、乾燥後の厚みが２．５μｍとなるように調整した。

続いて、セラミックグリーンシート上に、後で得られるカット後かつ焼成後のチップ状の積層体の平面寸法が３．２ｍｍ×１．６ｍｍとなるようなパターンで内部電極用導電性ペーストを印刷し、後に内部電極となる導電性塗膜を形成した。内部電極用導電性ペーストは、ＸＲＦ測定による乾燥後の平均厚みが０．４μｍとなるように、スクリーン印刷機により印刷した。

続いて、導電性塗膜が形成されたセラミックグリーンシートをＰＥＴフィルムから剥離し、剥離したセラミックグリーンシートを２００枚積層して所定の金型に入れた。ただし、積層方向の両外側には、導電性塗膜が形成されていないセラミックグリーンシートを所定枚数配置した。その後、全体をプレスし、所定の大きさにカットして、チップ状の生の積層体を得た。

続いて、得られた生の積層体を、窒素中、２８０℃の温度で１０時間加熱することによって脱脂処理を行った後、酸素分圧が１０^-16ＭＰａ以上１０^-14ＭＰａ以下であるＮ₂、Ｈ₂、Ｈ₂Ｏの混合雰囲気中において、８００℃で３時間保持し、さらに酸素分圧が１０^-9ＭＰａ以上１０^-8ＭＰａ以下であるＮ₂、Ｈ₂、Ｈ₂Ｏの混合雰囲気中において、１２１０℃で２時間焼成することによって、焼結体を得た。この焼結体において、カバレッジ７６％での内部電極の厚みは、０．６μｍであった。

この焼結体の両端、より詳しくは、内部電極が露出している両端に外部電極を形成することにより、積層セラミックコンデンサが得られる。

図１は、上述した方法により作製された積層セラミックコンデンサ１０の斜視図である。図２は、図１に示す積層セラミックコンデンサ１０のＩＩ－ＩＩ線に沿った断面図である。図３は、図１に示す積層セラミックコンデンサ１０のＩＩＩ－ＩＩＩ線に沿った断面図である。

図１～図３に示すように、積層セラミックコンデンサ１０は、全体として直方体形状を有するセラミック電子部品であり、セラミック素体１１と、第１の外部電極１４ａおよび第２の外部電極１４ｂとを有している。

ここでは、第１の外部電極１４ａと第２の外部電極１４ｂとが対向する方向を積層セラミックコンデンサ１０の長さ方向Ｌと定義し、後述する誘電体セラミック層１２と内部電極１３ａ、１３ｂとが積層されている方向を積層方向Ｔと定義し、長さ方向Ｌおよび積層方向Ｔのいずれの方向にも直交する方向を幅方向Ｗと定義する。

図２および図３に示すように、セラミック素体１１は、積層された複数の誘電体セラミック層１２と複数の内部電極１３ａ、１３ｂとを含む。内部電極１３ａ、１３ｂには、第１の内部電極１３ａと第２の内部電極１３ｂとが含まれている。より詳細には、セラミック素体１１は、第１の内部電極１３ａと第２の内部電極１３ｂとが積層方向Ｔにおいて、誘電体セラミック層１２を介して交互に複数積層された構造を有する。第１の内部電極１３ａおよび第２の内部電極１３ｂの厚みは、０．３μｍ以上１．０μｍ以下であることが好ましい。

第１の外部電極１４ａと第２の外部電極１４ｂは、図１に示すように、対向するように配置されている。第１の外部電極１４ａは、第１の内部電極１３ａと電気的に接続されており、第２の外部電極１４ｂは、第２の内部電極１３ｂと電気的に接続されている。

＜カバレッジ判定およびＢＤＶ判定＞
作製した焼結体のうち、任意の１０個について、内部電極と誘電体セラミック層との界面で剥がし、剥がした面における金属部分の占める割合を、内部電極のカバレッジとして算出した。ここでは、カバレッジが７０％未満である場合にはＮＧであることを示す「×」、７０％以上７５％未満である場合にはＯＫであることを示す「○」、７５％以上である場合には非常に良いことを示す「◎」と判定した。

また、焼結体の両端に、外部電極となる銅電極を焼き付けた後、絶縁破壊電圧を求めるためのＤＣ－ＢＤＶ試験を行った。このＤＣ－ＢＤＶ試験では、昇圧速度を１００Ｖ／秒、検出電流を８３ｍＡとして、積層セラミックコンデンサがショートする直流電圧を絶縁破壊電圧として求めた。ここでは、任意の３０個の積層セラミックコンデンサのうち、絶縁破壊電圧が１００Ｖ以下である数が４個以上の場合にＮＧであることを示す「×」、１個以上３個以下の場合にＯＫであることを示す「○」、０個の場合に非常に良いことを示す「◎」と判定した。

得られた結果を表１に示す。

表１では、試料番号１～３８の各試料について、Ｎｉ粉末のＳＥＭ径、共材ＡのＢＥＴ径、共材ＢのＢＥＴ径、共材Ａと共材Ｂの添加重量割合、ニッケルの添加重量に対する共材Ａと共材Ｂの合計添加重量の割合、内部電極のカバレッジ、ＢＤＶのＮＧ数、カバレッジ判定、ＢＤＶ判定をそれぞれ示している。なお、ＢＤＶのＮＧ数とは、ＤＣ－ＢＤＶ試験において、絶縁破壊電圧が１００Ｖ以下である積層セラミックコンデンサの数である。

共材Ａと共材Ｂのセラミック粉末を用いた試料番号１２～３８の試料において、共材Ａのセラミック粉末のうち、金属粉末の表面に担持されているものの割合は５０％以上であり、共材Ｂのセラミック粉末のうち、金属粉末の表面に担持されているものの割合は２０％未満であることを確認した。

表１において、試料番号に＊が付されている試料は、上述した本発明の要件を満たしていない試料であり、試料番号に＊が付されていない試料は、本発明の要件を満たしている試料である。

なお、本発明の要件を満たしている試料において、共材Ａのセラミック粉末は第１のセラミック粉末であり、共材Ｂのセラミック粉末は第２のセラミック粉末である。後述する表２～表７でも同様である。

表１に示すように、共材として１種類のセラミック粉末を含み、本発明の要件を満たしていない内部電極用導電性ペーストを用いて製造された試料番号１～１１の試料では、カバレッジ判定およびＢＤＶ判定のうちの少なくとも一方が「×」となった。

また、共材として２種類のセラミック粉末を含むが、セラミック粉末のＢＥＴ径が本発明の要件を満たしていない内部電極用導電性ペーストを用いて製造された試料番号１２～１４、２３、２８、３３～３８の試料も、カバレッジ判定およびＢＤＶ判定のうちの少なくとも一方が「×」となった。なお、焼成後の内部電極の厚みは、６００ｎｍである。

すなわち、本発明の要件を満たしていない内部電極用導電性ペーストを用いて製造された試料では、内部電極のカバレッジの低下、および、絶縁破壊電圧の低下のうちの少なくとも一方の不具合が生じた。

なお、共材Ｂであるセラミック粉末のＢＥＴ径が８００ｎｍの内部電極用導電性ペーストを用いて製造された試料では、この大粒径のセラミック粉末の厚みが焼成後の内部電極の物理厚以上である。このため、大粒径のセラミック粉末が焼成時の積層方向における収縮を阻害することになり、内部電極の積層方向の厚みが厚くなってカバレッジの低下や内部電極の玉化が生じ、絶縁破壊電圧が低下するものと考えられる。

これに対して、本発明の要件を満たす内部電極用導電性ペーストを用いて製造された試料番号１５～２２、２４～２７、２９～３２の試料では、カバレッジ判定およびＢＤＶ判定のそれぞれで、「×」と判定されたものはなく、「○」か「◎」となった。

すなわち、本発明の要件を満たす内部電極用導電性ペーストを用いて製造された積層セラミックコンデンサは、内部電極のカバレッジが高く、かつ、絶縁破壊電圧が高い。特に、本発明の要件を満たす内部電極用導電性ペーストを用いて、長さ方向Ｌの寸法が１．６ｍｍ以上、幅方向Ｗおよび積層方向Ｔの寸法が０．８ｍｍ以上である大型の積層セラミックコンデンサや、高定格電圧の積層セラミックコンデンサを製造した場合に、内部電極の高カバレッジ化および絶縁破壊電圧の低下抑制の効果が大きい。

（実施例２）
金属粉末の重量に対する、共材Ａのセラミック粉末と共材Ｂのセラミック粉末の合計重量の割合を変更したときの効果を確認する目的で、表２の試料番号４１～５０の試料を作製した。また、試料番号４１～５０の各試料において、共材Ａのセラミック粉末のうち、金属粉末の表面に担持されているものの割合は５０％以上であり、共材Ｂのセラミック粉末のうち、金属粉末の表面に担持されているものの割合は２０％未満であることを確認した。

表２において、試料番号に＊が付されている試料は、上述した本発明の要件を満たしていない試料であり、試料番号に＊が付されていない試料は、本発明の要件を満たしている試料である。

各試料を作製するために用いる内部電極用導電性ペーストは、以下の方法により作製した。まず、ＳＥＭ径２００ｎｍのＮｉ粉末を４０重量部、ＢＥＴ径７ｎｍまたは２５ｎｍのＢａＴｉＯ₃を主成分とするセラミック粉末（共材Ａ）を０．４重量部以上８重量部以下の所定重量部、および、重量平均分子量２万３千かつ数平均分子量１万１千のポリカルボン酸系分散剤１．５重量部とエチルセルロース樹脂とジヒドロターピネオールアセテートとからなる有機ビヒクルを３５重量部以上４５重量部以下の所定重量部、それぞれ用意し、それらを混合してロール分散することにより、中間導電性ペーストを作製した。

続いて、ＢＥＴ径４０ｎｍまたは５００ｎｍのＢａＴｉＯ₃を主成分とする第２のセラミック粉末（共材Ｂ）を０．４重量部以上８重量部以下の所定重量部、および、重量平均分子量６千かつ数平均分子量６千のモノカルボン酸系分散剤０．５重量部とエチルセルロース樹脂とジヒドロターピネオールアセテートからなる有機ビヒクルを７重量部以上１２．２重量部以下の所定重量部、それぞれ用意し、それらを混合して上記の中間導電性ペーストに添加した後、ロール分散することによって、内部電極用導電性ペーストを作製した。

この後、実施例１で説明した製造方法と同じ製造方法で、焼結体、および、焼結体の両端に外部電極を形成した積層セラミックコンデンサを作製した。また、作製した焼結体および積層セラミックコンデンサについて、実施例１で説明した方法と同じ方法により、内部電極のカバレッジ判定およびＢＤＶ判定を行った。

表２の試料番号４１～４５の試料において、共材Ａのセラミック粉末のＢＥＴ径は７ｎｍ、共材Ｂのセラミック粉末のＢＥＴ径は４０ｎｍ、共材Ａのセラミック粉末の重量と共材Ｂのセラミック粉末の重量との比は５：５である。

また、表２の試料番号４６～５０の試料は、共材Ａのセラミック粉末のＢＥＴ径は２５ｎｍ、共材Ｂのセラミック粉末のＢＥＴ径は５００ｎｍ、共材Ａのセラミック粉末の重量と共材Ｂのセラミック粉末の重量との比は５：５である。

表２に示すように、Ｎｉ粉末の重量に対する、共材Ａのセラミック粉末と共材Ｂのセラミック粉末の合計重量の割合が４％以上２５％以下であり、本発明の要件を満たす試料番号４２～４４および４７～４９の試料は、カバレッジ判定およびＢＤＶ判定のそれぞれで、「×」と判定されたものはなく、「○」か「◎」となった。

一方、Ｎｉ粉末の重量に対する、共材Ａのセラミック粉末と共材Ｂのセラミック粉末の合計重量の割合が４％未満または２５％より大きく、本発明の要件を満たしていない試料番号４１、４５、４６、５０の試料は、カバレッジ判定およびＢＤＶ判定のうちの少なくとも一方が「×」となった。

以上の通り、内部電極のカバレッジ低下および絶縁破壊電圧の低下を抑制するためには、金属粉末の重量に対する、第１のセラミック粉末と第２のセラミック粉末の合計重量の割合が４％以上２５％以下であることが必要である。

（実施例３）
共材Ａのセラミック粉末のうち、金属粉末の表面に担持されているものの割合が５０％以上であり、かつ、共材Ｂのセラミック粉末のうち、金属粉末の表面に担持されているものの割合が２０％未満であることの効果を確認する目的で、表３の試料番号５１～５８の試料を作製した。

表３の全ての試料において、共材Ｂのセラミック粉末のうち、金属粉末の表面に担持されているものの割合は２０％未満である。また、表３において、試料番号に＊が付されている試料番号５５～５８の試料は、共材Ａのセラミック粉末のうち、金属粉末の表面に担持されている割合が５０％未満であり、本発明の要件を満たしていない試料である。一方、試料番号に＊が付されていない試料は、共材Ａのセラミック粉末のうち、金属粉末の表面に担持されている割合が５０％以上であり、本発明の要件を満たしている試料である。

なお、試料番号５１～５４の試料は、表１の試料番号１７、２１、２６、３１の試料と同じである。

共材Ａのセラミック粉末が５０％以上、金属粉末に担持されている内部電極用導電性ペーストは、以下の方法により作製した。

まず、ＳＥＭ径２００ｎｍのＮｉ粉末を４０重量部、ＢＥＴ径１５ｎｍのＢａＴｉＯ₃を主成分とするセラミック粉末（共材Ａ）を２重量部、および、重量平均分子量２万３千かつ数平均分子量１万１千のポリカルボン酸系分散剤１．５重量部とエチルセルロース樹脂とジヒドロターピネオールアセテートからなる有機ビヒクルを４０重量部、それぞれ用意し、それらを混合してロール分散することにより、中間導電性ペーストを作製した。

続いて、ＢＥＴ径４０ｎｍ以上５００ｎｍ以下のＢａＴｉＯ₃を主成分とするセラミック粉末（共材Ｂ）２重量部、および、重量平均分子量６千かつ数平均分子量６千のモノカルボン酸系分散剤０．５重量部とエチルセルロース樹脂とジヒドロターピネオールアセテートとからなる有機ビヒクル１４重量部を混合して、上記の中間導電性ペーストに添加した後、ロール分散することによって、内部電極用導電性ペーストを作製した。

作製した内部電極用導電性ペーストの乾燥塗膜表面のＳＥＭ像を観察し、共材Ａのセラミック粉末、すなわち、第１のセラック粉末の１００粒子中、５０粒子以上がＮｉ粒子の表面に担持されており、共材Ｂのセラミック粉末、すなわち、第２のセラミック粉末の２０粒子中、１６粒子以上がＮｉ粒子の表面に担持されていないことを確認した。すなわち、第１のセラミック粉末のうち、Ｎｉ粉末の表面に担持されているものの割合は５０％以上であり、第２のセラミック粉末のうち、Ｎｉ粉末に担持されているものの割合は２０％未満である。

共材Ａのセラミック粉末が５０％以上、金属粉末に担持されていない内部電極用導電性ペーストは、以下の方法により作製した。

まず、ＳＥＭ径２００ｎｍのＮｉ粉末を４０重量部、ＢＥＴ径１５ｎｍのＢａＴｉＯ₃を主成分とするセラミック粉末（共材Ａ）を２重量部、および、重量平均分子量６千かつ数平均分子量６千のモノカルボン酸系分散剤１．５重量部とエチルセルロース樹脂とジヒドロターピネオールアセテートとからなる有機ビヒクルを４０重量部、それぞれ用意し、それらを混合してロール分散することにより、中間導電性ペーストを作製した。

作製した内部電極用導電性ペーストの乾燥塗膜表面のＳＥＭ像を観察し、共材Ａのセラック粉末の１００粒子中、５０粒子以上がＮｉ粒子の表面に担持されておらず、かつ、共材Ｂのセラミック粉末の２０粒子中、１６粒子以上がＮｉ粒子の表面に担持されていないことを確認した。すなわち、共材Ａのセラミック粉末のうち、Ｎｉ粉末に担持されているものの割合は５０％未満であり、共材Ｂのセラミック粉末のうち、Ｎｉ粉末に担持されているものの割合は２０％未満である。

第１のセラミック粉末のうち、Ｎｉ粉末の表面に担持されているものの割合が５０％以上、かつ、第２のセラミック粉末のうち、Ｎｉ粉末の表面に担持されているものの割合が２０％未満であり、本発明の要件を満たす内部電極用導電性ペーストを用いて作製された試料番号５１～５４の試料は、カバレッジ判定およびＢＤＶ判定のそれぞれで、「×」と判定されたものはなく、「○」か「◎」となった。

一方、共材Ａのセラミック粉末のうち、Ｎｉ粉末の表面に担持されているものの割合が５０％未満であり、本発明の要件を満たしていない内部電極用導電性ペーストを用いて作製された試料番号５５～５８の試料はいずれも、カバレッジ判定が「×」となった。

すなわち、内部電極のカバレッジ低下および絶縁破壊電圧の低下を抑制するためには、内部電極用導電性ペーストがＢＥＴ径３ｎｍ以上２５ｎｍ以下である第１のセラミック粉末と、ＢＥＴ径４０ｎｍ以上、かつ、焼成後の内部電極の厚み以下である第２のセラミック粉末とを含むだけでは不十分であり、第１のセラミック粉末のうちの５０％以上が金属粉末に担持されていることが必要である。

なお、大粒径の第２のセラミック粉末を金属粉末に担持させるようにすると、小粒径の第１のセラミック粉末を金属粉末に担持させることができなくなり、電極塗膜の金属充填率が低下する。したがって、小粒径の第１のセラミック粉末を金属粉末に担持させるようにすることが重要である。

（実施例４）
共材Ａのセラミック粉末と共材Ｂのセラミック粉末の重量比を変更したときの効果を確認する目的で、表４の試料番号６１～７５の試料を作製した。また、共材Ａと共材Ｂのセラミック粉末を用いた試料において、共材Ａのセラミック粉末のうち、金属粉末の表面に担持されているものの割合は５０％以上であり、共材Ｂのセラミック粉末のうち、金属粉末の表面に担持されているものの割合は２０％未満であることを確認した。

表４において、試料番号に＊が付されている試料は、共材として含まれるセラミック粉末が１種類のため、本発明の要件を満たしていない試料であり、試料番号に＊が付されていない試料は、本発明の要件を満たしている試料である。

１種類のセラミック粉末を含む内部電極用導電性ペーストは、以下の方法により作製した。すなわち、ＳＥＭ径２００ｎｍのＮｉ粉末を４０重量部、ＢＥＴ径７ｎｍ以上２５ｎｍ以下のＢａＴｉＯ₃を主成分とするセラミック粉末（共材Ａ）を４重量部、および、重量平均分子量２万３千かつ数平均分子量１万１千のポリカルボン酸系分散剤２重量部とエチルセルロース樹脂とジヒドロターピネオールアセテートとからなる有機ビヒクルを５４重量部、それぞれ用意し、それらを混合してロール分散することにより、内部電極用導電性ペーストを作製した。

また、ＳＥＭ径２００ｎｍのＮｉ粉末を４０重量部、ＢＥＴ径４０ｎｍ以上５００ｎｍ以下のＢａＴｉＯ₃を主成分とするセラミック粉末（共材Ｂ）を４重量部、および、重量平均分子量６千かつ数平均分子量６千のポリカルボン酸系分散剤２重量部とエチルセルロース樹脂とジヒドロターピネオールアセテートとからなる有機ビヒクルを５４重量部、それぞれ用意し、それらを混合してロール分散することにより、内部電極用導電性ペーストを作製した。

２種類のセラミック粉末を含む内部電極用導電性ペーストは、以下の方法により作製した。まず、ＳＥＭ径２００ｎｍのＮｉ粉末を４０重量部、ＢＥＴ径７ｎｍ以上２５ｎｍ以下のＢａＴｉＯ₃を主成分とするセラミック粉末（共材Ａ）を１．２重量部以上３．６重量部以下の所定重量部、および、重量平均分子量２万３千かつ数平均分子量１万１千のポリカルボン酸系分散剤１．５重量部とエチルセルロース樹脂とジヒドロターピネオールアセテートとからなる有機ビヒクルを４０重量部、それぞれ用意し、それらを混合してロール分散することにより、中間導電性ペーストを作製した。

続いて、ＢＥＴ径４０ｎｍ以上５００ｎｍ以下のＢａＴｉＯ₃を主成分とするセラミック粉末（共材Ｂ）を０．４重量部以上２．８重量部以下の所定重量部、および、重量平均分子量６千かつ数平均分子量６千のモノカルボン酸系分散剤０．５重量部とエチルセルロース樹脂とジヒドロターピネオールアセテートとからなる有機ビヒクル１４重量部を混合して、上記の中間導電性ペーストに添加した後、ロール分散することによって、内部電極用導電性ペーストを作製した。

試料番号６２～６４、６７～６９、７２～７４の試料は、本発明の要件を満たす内部電極用導電性ペーストを用いて作製された試料である。これらの試料は、カバレッジ判定およびＢＤＶ判定のそれぞれで、「×」と判定されたものはなく、「○」か「◎」となった。

試料番号６２～６４、６７～６９、７２～７４の試料のうち、試料番号６２、６３、６７、６８、７２、７３の試料は、本発明の要件を満たし、かつ、共材Ａの第１のセラミック粉末と共材Ｂの第２のセラミック粉末との合計重量を１０重量部としたときに、第１のセラミック粉末の重量が５重量部以上９重量部以下であるという要件を満たす試料である。これらの試料は、カバレッジ判定およびＢＤＶ判定のうちの少なくとも一方が「◎」となった。

すなわち、本発明の要件を満たす内部電極用導電性ペーストは、第１のセラミック粉末と第２のセラミック粉末との合計重量を１０重量部としたときに、第１のセラミック粉末の重量が５重量部以上９重量部以下であることが好ましい。第２のセラミック粉末の重量に注目すると、第１のセラミック粉末と第２のセラミック粉末との合計重量を１０重量部としたときに、第２のセラミック粉末の重量が１重量部以上５重量部以下であることが好ましい。

（実施例５）
金属粉末の粒径を変更したときの効果を確認する目的で、表５の試料番号８１～８５の試料を作製した。試料番号８１～８５の各試料において、共材Ａのセラミック粉末のうち、金属粉末の表面に担持されているものの割合は５０％以上であり、共材Ｂのセラミック粉末のうち、金属粉末の表面に担持されているものの割合は２０％未満であることを確認した。表５の試料番号８１～８５の試料は全て、本発明の要件を満たしている。

各試料を作製するために用いる内部電極用導電性ペーストは、以下の方法により作製した。まず、ＳＥＭ径４０ｎｍ以上５００ｎｍ以下のＮｉ粉末を４０重量部、ＢＥＴ径７ｎｍのＢａＴｉＯ₃を主成分とするセラミック粉末（共材Ａ）を２重量部、および、重量平均分子量２万３千かつ数平均分子量１万１千のポリカルボン酸系分散剤１．５重量部とエチルセルロース樹脂とジヒドロターピネオールアセテートとからなる有機ビヒクルを４０重量部、それぞれ用意し、それらを混合してロール分散することにより、中間導電性ペーストを作製した。

続いて、ＢＥＴ径６０ｎｍのＢａＴｉＯ₃を主成分とするセラミック粉末（共材Ｂ）２重量部、および、重量平均分子量６千かつ数平均分子量６千のモノカルボン酸系分散剤０．５重量部とエチルセルロース樹脂とジヒドロターピネオールアセテートとからなる有機ビヒクル１４重量部を混合して、上記の中間導電性ペーストに添加した後、ロール分散することによって、内部電極用導電性ペーストを作製した。

この後、実施例１で説明した製造方法と同じ製造方法で、焼結体、および、焼結体の両端に外部電極を形成した積層セラミックコンデンサを作製した。ただし、セラミックグリーンシート上に形成する導電性ペーストは、ＸＲＦ測定による乾燥後の平均厚みが０．５μｍとなるように印刷した。

また、作製した焼結体および積層セラミックコンデンサについて、実施例１で説明した方法と同じ方法により、内部電極のカバレッジ判定およびＢＤＶ判定を行った。

本発明の要件を満たす内部電極用導電性ペーストを用いて作製された試料番号８１～８５の試料は、カバレッジ判定およびＢＤＶ判定のそれぞれで、「×」と判定されたものはなく、「○」か「◎」となった。

試料番号８１～８５の試料のうち、試料番号８１～８４の試料は、本発明の要件を満たし、かつ、Ｎｉ粉末の粒径が４０ｎｍ以上３００ｎｍ以下である試料である。これらの試料は全て、カバレッジ判定が「◎」となった。

すなわち、本発明の要件を満たす内部電極用導電性ペーストのうち、金属粉末の粒径を４０ｎｍ以上３００ｎｍ以下とすることにより、内部電極のカバレッジをさらに向上させることができる。したがって、金属粉末の粒径は、４０ｎｍ以上３００ｎｍ以下であることが好ましい。

（実施例６）
金属粉末としてＮｉ粉末の代わりにＣｕ粉末を用いた場合の効果を確認する目的で、表６の試料番号９１～９３の試料を作製した。試料番号９２の試料において、共材Ａのセラミック粉末のうち、金属粉末の表面に担持されているものの割合は５０％以上であり、共材Ｂのセラミック粉末のうち、金属粉末の表面に担持されているものの割合は２０％未満であることを確認した。

表６において、試料番号に＊が付されている試料は、共材として含まれるセラミック粉末が１種類のため、本発明の要件を満たしていない試料であり、試料番号に＊が付されていない試料は、本発明の要件を満たしている試料である。

各試料を作製するために用いる内部電極用導電性ペーストは、以下の方法により作製した。

１種類のセラミック粉末を含む内部電極用導電性ペーストは、以下の方法により作製した。すなわち、ＳＥＭ径３００ｎｍのＣｕ粉末を４０重量部、ＢＥＴ径１５ｎｍのＢａＴｉＯ₃を主成分とするセラミック粉末（共材Ａ）を４重量部、および、重量平均分子量２万３千かつ数平均分子量１万１千のポリカルボン酸系分散剤２重量部とエチルセルロース樹脂とジヒドロターピネオールアセテートとからなる有機ビヒクルを５４重量部、それぞれ用意し、それらを混合してロール分散することにより、内部電極用導電性ペーストを作製した。

また、ＳＥＭ径３００ｎｍのＣｕ粉末を４０重量部、ＢＥＴ径６０ｎｍのＢａＴｉＯ₃を主成分とするセラミック粉末（共材Ｂ）を４重量部、および、重量平均分子量６千かつ数平均分子量６千のポリカルボン酸系分散剤２重量部とエチルセルロース樹脂とジヒドロターピネオールアセテートとからなる有機ビヒクルを５４重量部、それぞれ用意し、それらを混合してロール分散することにより、内部電極用導電性ペーストを作製した。

２種類のセラミック粉末を含む内部電極用導電性ペーストは、以下の方法により作製した。まず、ＳＥＭ径３００ｎｍのＣｕ粉末を４０重量部、ＢＥＴ径１５ｎｍのＢａＴｉＯ₃を主成分とするセラミック粉末（共材Ａ）を２重量部、および、重量平均分子量２万３千かつ数平均分子量１万１千のポリカルボン酸系分散剤１．５重量部とエチルセルロース樹脂とジヒドロターピネオールアセテートとからなる有機ビヒクルを１４重量部、それぞれ用意し、それらを混合してロール分散することにより、中間導電性ペーストを作製した。

この後、実施例１で説明した製造方法と同じ製造方法で、焼結体、および、焼結体の両端に外部電極を形成した積層セラミックコンデンサを作製した。ただし、セラミックグリーンシート上に形成する導電性ペーストは、ＸＲＦ測定による乾燥後の平均厚みが０．６μｍとなるように印刷した。

表６に示すように、共材として１種類のセラミック粉末のみを含む内部電極用導電性ペーストを用いて製造された試料番号９１および９３の試料では、カバレッジ判定またはＢＤＶ判定が「×」となった。

これに対して、本発明の要件を満たす内部電極用導電性ペーストを用いて製造された試料番号９２の試料では、カバレッジ判定およびＢＤＶ判定がそれぞれ「○」となった。

すなわち、金属粉末としてＮｉ粉末の代わりにＣｕ粉末を用いた場合でも、内部電極のカバレッジが高く、かつ、絶縁破壊電圧が高い積層セラミックコンデンサを作製することができる。したがって、内部電極用導電性ペーストに含まれる金属粉末は、Ｎｉ粉末およびＣｕ粉末のうちの少なくとも一方であればよい。

（実施例７）
セラミック粉末の主成分として、ＢａＴｉＯ₃の代わりに、ＢａＺｒＯ₃、ＣａＺｒＯ₃、または、ＳｒＺｒＯ₃を用いた場合の効果を確認する目的で、表７の試料番号１０１～１０９の試料を作製した。また、試料番号１０１～１０９の各試料のうち、共材Ａと共材Ｂのセラミック粉末を用いた試料において、共材Ａのセラミック粉末のうち、金属粉末の表面に担持されているものの割合は５０％以上であり、共材Ｂのセラミック粉末のうち、金属粉末の表面に担持されているものの割合は２０％未満であることを確認した。

表７において、試料番号に＊が付されている試料は、共材として含まれるセラミック粉末が１種類のため、本発明の要件を満たしていない試料であり、試料番号に＊が付されていない試料は、本発明の要件を満たしている試料である。

１種類のセラミック粉末を含む内部電極用導電性ペーストは、以下の方法により作製した。すなわち、ＳＥＭ径２００ｎｍのＮｉ粉末を４０重量部、ＢＥＴ径２５ｎｍのＢａＺｒＯ₃、ＣａＺｒＯ₃、または、ＳｒＺｒＯ₃を主成分とするセラミック粉末（共材Ａ）を４重量部、および、重量平均分子量６千かつ数平均分子量６千のモノカルボン酸系分散剤２重量部とエチルセルロース樹脂とジヒドロターピネオールアセテートとからなる有機ビヒクルを５４重量部、それぞれ用意し、それらを混合してロール分散することにより、内部電極用導電性ペーストを作製した。

なお、「ＢａＺｒＯ₃、ＣａＺｒＯ₃、または、ＳｒＺｒＯ₃を主成分とする」とは、少なくとも半分以上の成分がＢａＺｒＯ₃、ＣａＺｒＯ₃、または、ＳｒＺｒＯ₃であることを意味する。

また、ＳＥＭ径２００ｎｍのＮｉ粉末を４０重量部、ＢＥＴ径８０ｎｍのＢａＺｒＯ₃、ＣａＺｒＯ₃、または、ＳｒＺｒＯ₃を主成分とするセラミック粉末（共材Ｂ）を４重量部、および、重量平均分子量６千かつ数平均分子量６千のポリカルボン酸系分散剤２重量部とエチルセルロース樹脂とジヒドロターピネオールアセテートとからなる有機ビヒクルを５４重量部、それぞれ用意し、それらを混合してロール分散することにより、内部電極用導電性ペーストを作製した。

２種類のセラミック粉末を含む内部電極用導電性ペーストは、以下の方法により作製した。まず、ＳＥＭ径２００ｎｍのＮｉ粉末を４０重量部、ＢＥＴ径２５ｎｍのＢａＺｒＯ₃、ＣａＺｒＯ₃、または、ＳｒＺｒＯ₃を主成分とするセラミック粉末（共材Ａ）を２重量部、および、重量平均分子量２万３千かつ数平均分子量１万１千のポリカルボン酸系分散剤１．５重量部とエチルセルロース樹脂とジヒドロターピネオールアセテートとからなる有機ビヒクルを４０重量部、それぞれ用意し、それらを混合してロール分散することにより、中間導電性ペーストを作製した。

続いて、ＢＥＴ径８０ｎｍのＢａＺｒＯ₃、ＣａＺｒＯ₃、または、ＳｒＺｒＯ₃を主成分とするセラミック粉末（共材Ｂ）２重量部、および、重量平均分子量６千かつ数平均分子量６千のモノカルボン酸系分散剤０．５重量部とエチルセルロース樹脂とジヒドロターピネオールアセテートとからなる有機ビヒクル１４重量部を混合して、上記の中間導電性ペーストに添加した後、ロール分散することによって、内部電極用導電性ペーストを作製した。ただし、１つの内部電極用導電性ペーストに含まれる共材Ａのセラミック粉末の主成分と、共材Ｂのセラミック粉末の主成分は同じである。

表７に示すように、共材として１種類のセラミック粉末のみを含む内部電極用導電性ペーストを用いて製造された試料番号１０１、１０３、１０４、１０６、１０７、および、１０９の試料では、カバレッジ判定またはＢＤＶ判定が「×」となった。

これに対して、本発明の要件を満たす内部電極用導電性ペーストを用いて製造された試料番号１０２、１０５、および、１０８の試料では、カバレッジ判定およびＢＤＶ判定がそれぞれ「○」となった。

したがって、内部電極用導電性ペーストに含まれる第１のセラミック粉末および第２のセラミック粉末の主成分がＢａＺｒＯ₃、ＣａＺｒＯ₃、または、ＳｒＺｒＯ₃である場合も、主成分がＢａＴｉＯ₃である場合と同様に、内部電極のカバレッジが高く、かつ、絶縁破壊電圧が高い積層セラミックコンデンサを作製することができる。

すなわち、実施例１～実施例７の結果を考慮すると、セラミック粉末の主成分は、ＢａＴｉＯ₃、ＢａＺｒＯ₃、ＣａＺｒＯ₃、および、ＳｒＺｒＯ₃からなる群より選ばれる少なくとも１種であれば、内部電極のカバレッジが高く、かつ、絶縁破壊電圧が高い積層セラミックコンデンサを作製することができる。

本発明は、上記実施形態に限定されるものではなく、本発明の範囲内において、種々の応用、変形を加えることが可能である。例えば、実施例１～実施例７で説明した特徴的な構成は、適宜組み合わせることができる。

第２のセラミック粉末として、２種類以上のセラミック粉末を用いてもよい。例えば、第２のセラミック粉末は、ＢＥＴ法換算による平均粒径が金属粉末の粒径の半分未満、かつ、焼成後の内部電極の厚みの半分未満であるセラミック粉末と、ＢＥＴ法換算による平均粒径が焼成後の内部電極の厚みの半分以上、かつ、焼成後の内部電極の厚み以下であるセラミック粉末とを含んでいてもよい。その場合、第２のセラミック粉末である２種類のセラミック粉末のうちの一方は、焼成時に内部電極から誘電体層へと排出されるのを抑制するためのセラミック粉末として機能し、他方は、誘電体セラミック層間を繋ぐ貫通柱となって構造欠陥を抑制するためのセラミック粉末として機能するので、より特性の優れた積層セラミック電子部品を作製することができる。

１０積層セラミックコンデンサ
１１セラミック素体
１２誘電体層
１３ａ第１の内部電極
１３ｂ第２の内部電極
１４ａ第１の外部電極
１４ｂ第２の外部電極

Claims

金属粉末と、
セラミック粉末と、
有機ビヒクルと、
を備え、
前記セラミック粉末は、ＢＥＴ法換算による平均粒径が３ｎｍ以上２５ｎｍ以下である第１のセラミック粉末と、ＢＥＴ法換算による平均粒径が４０ｎｍ以上、かつ、焼成後の内部電極の厚み以下である第２のセラミック粉末とを含み、
前記第１のセラミック粉末のうち、前記金属粉末の表面に担持されているものの割合は５０％以上であり、前記第２のセラミック粉末のうち、前記金属粉末の表面に担持されているものの割合は２０％未満であって、
前記金属粉末の重量に対する、前記第１のセラミック粉末と前記第２のセラミック粉末の合計重量の割合は、４％以上２５％以下であることを特徴とする内部電極用導電性ペースト。
前記第１のセラミック粉末と前記第２のセラミック粉末との合計重量を１０重量部としたときに、前記第１のセラミック粉末の重量は５重量部以上９重量部以下であることを特徴とする請求項１に記載の内部電極用導電性ペースト。
ＳＥＭ観察により求められる前記金属粉末の平均粒径は、４０ｎｍ以上３００ｎｍ以下であることを特徴とする請求項１または２に記載の内部電極用導電性ペースト。
前記第２のセラミック粉末は、ＢＥＴ法換算による平均粒径が前記金属粉末の粒径の半分未満、かつ、前記焼成後の内部電極の厚みの半分未満であるセラミック粉末と、ＢＥＴ法換算による平均粒径が前記焼成後の内部電極の厚みの半分以上、かつ、前記焼成後の内部電極の厚み以下であるセラミック粉末とを含むことを特徴とする請求項１～３のいずれかに記載の内部電極用導電性ペースト。
前記金属粉末は、Ｎｉ粉末およびＣｕ粉末のうちの少なくとも一方であることを特徴とする請求項１～４のいずれかに記載の内部電極用導電性ペースト。
前記第１のセラミック粉末および前記第２のセラミック粉末の主成分は、ＢａＴｉＯ₃、ＢａＺｒＯ₃、ＣａＺｒＯ₃、および、ＳｒＺｒＯ₃からなる群より選ばれる少なくとも１種であることを特徴とする請求項１～５のいずれかに記載の内部電極用導電性ペースト。
請求項１～６のいずれかに記載の内部電極用導電性ペーストを用いて形成された内部電極を備えることを特徴とするセラミック電子部品。
請求項１～６のいずれかに記載の内部電極用導電性ペーストを用いて形成された内部電極を備えることを特徴とする積層セラミックコンデンサ。