JP7289015B2 - 補正によるナノ秒パルサバイアス補償 - Google Patents

Description

関連出願の相互参照
本出願は、参照によって完全な形で組み込まれている、２０１９年１１月１５日に出願された米国特許仮出願第６２／９３６，２８８号、件名「補正によるナノ秒パルサバイアス補償（ＮＡＮＯＳＥＣＯＮＤ ＰＵＬＳＥＲ ＢＩＡＳ ＣＯＭＰＥＮＳＡＴＩＯＮ ＷＩＴＨ ＣＯＲＲＥＣＴＩＯＮ）」の優先権を主張するものである。

本出願は、参照によって完全な形で組み込まれている、２０１９年１１月１８日に出願された米国特許仮出願第６２／９３７，２１４号、件名「補正によるナノ秒パルサバイアス補償（ＮＡＮＯＳＥＣＯＮＤ ＰＵＬＳＥＲ ＢＩＡＳ ＣＯＭＰＥＮＳＡＴＩＯＮ ＷＩＴＨ ＣＯＲＲＥＣＴＩＯＮ）」の優先権を主張するものである。

プラズマ蒸着システムでは、ウェーハは、処理チャンバ内でチャックに静電的に固定されることが多い。チャンバ内でプラズマが生成され、プラズマ内のイオンをウェーハ上に向けて加速する為に高電圧パルスが投入される。チャックとウェーハとの電位差が特定の電圧閾値（例えば、約±２ｋＶ）を超えると、ウェーハにかかる力が、ウェーハを損傷又は破損するほどの大きさになることがある。

本発明は、上記従来の技術における課題を解決するためになされたものである。

幾つかの実施形態は高電圧パルシング回路を含み、高電圧パルシング回路は、高電圧パルシング電源と、高電圧パルシング電源と電気的に結合された変圧器と、変圧器と電気的に結合されて、振幅が１ｋＶより大きく、パルス繰り返し周波数が１ｋＨｚより高い高電圧パルスを出力するように構成された出力と、変圧器と電気的に結合されていて、一端が出力と電気的に結合されていて、他端が接地と電気的に結合されているバイアス補償回路であって、バイアス補償回路の浮遊インダクタンスは約１μＨより小さい、バイアス補償回路と、を含む。

幾つかの実施形態では、バイアス補償回路は、バイアス補償ダイオードとＤＣ電源とバイアス補償キャパシタとを含む。

幾つかの実施形態では、バイアス補償回路は、バイアス補償回路と高電圧パルシング電源との間に誘導素子及び浮遊インダクタンスを含む第１のインダクタンスと、バイアス補償回路と出力との間に誘導素子及び浮遊インダクタンスを含む第２のインダクタンスと、を含む。

幾つかの実施形態では、第２のインダクタンスは約１μＨより小さい。

幾つかの実施形態では、第１のインダクタンスは第２のインダクタンスより大きい。幾つかの実施形態では、第２のインダクタンスは第１のインダクタンスの２０％より小さい。

幾つかの実施形態では、バイアス補償回路は更に、バイアス補償ダイオードと、ＤＣ電源と、バイアス補償ダイオードと並列に配置された複数のスイッチと、を含む。幾つかの実施形態では、高電圧パルシング電源は複数の高電圧バーストを発生させ、各バーストは複数の高電圧パルスを含み、複数のスイッチは、複数の高電圧バーストの各バースト中は開いており、複数の高電圧バーストの各バースト間は閉じている。

幾つかの実施形態は高電圧パルシング回路を含み、高電圧パルシング回路は、高電圧パルシング電源と、高電圧パルシング電源と電気的に結合された変圧器と、変圧器と電気的に結合されて、振幅が１ｋＶより大きく、パルス繰り返し周波数が１ｋＨｚより高い高電圧パルスを出力するように構成された出力と、変圧器と電気的に結合されていて、一端が出力と電気的に結合されていて、他端が接地と電気的に結合されているバイアス補償回路であって、バイアス補償回路と高電圧パルシング電源との間に誘導素子及び浮遊インダクタンスを含む第１のインダクタンスと、バイアス補償回路と出力との間に誘導素子及び浮遊インダクタンスを含む第２のインダクタンスと、を含むバイアス補償回路と、を含む。

幾つかの実施形態では、第２のインダクタンスは約１μＨより小さい。幾つかの実施形態では、第１のインダクタンスは第２のインダクタンスより大きい。幾つかの実施形態では、第２のインダクタンスは第１のインダクタンスの２０％より小さい。

幾つかの実施形態では、バイアス補償回路は更に、バイアス補償ダイオードと、ＤＣ電源と、バイアス補償ダイオードと並列に配置された複数のスイッチと、を含む。幾つかの実施形態では、高電圧パルシング電源は複数の高電圧バーストを発生させ、各バーストは複数の高電圧パルスを含み、複数のスイッチは、各バースト中は開いている。

幾つかの実施形態は高電圧パルシング回路を含み、高電圧パルシング回路は、高電圧パルシング電源と、高電圧パルシング電源と電気的に結合された変圧器と、変圧器と電気的に結合されて、振幅が１ｋＶより大きく、パルス繰り返し周波数が１ｋＨｚより高い高電圧パルスを出力するように構成された出力と、変圧器と電気的に結合されていて、一端が出力と電気的に結合されていて、他端が接地と電気的に結合されているバイアス補償回路と、を含む。幾つかの実施形態では、バイアス補償回路は、約１μＨより小さい浮遊インダクタンスと、バイアス補償ダイオードと、バイアス補償ダイオードと直列に配置されたＤＣ電源と、バイアス補償ダイオード及びＤＣ電源と直列に配置されたインダクタと、を含む。

幾つかの実施形態では、高電圧パルシング回路は、バイアス補償ダイオードの両端に配置されたバイアス補償抵抗を含んでよい。

幾つかの実施形態では、バイアス補償は、抵抗が約１００ｋΩより小さい。

幾つかの実施形態では、高電圧パルシング回路は、バイアス補償ダイオードと、出力と変圧器との間の点と、の間に第１の浮遊インダクタンスを含んでよく、これは約１μＨより小さい。

幾つかの実施形態では、高電圧パルシング回路は、バイアス補償ダイオードとキャパシタとの間に第２の浮遊インダクタンスを含んでよく、これは約１μＨより小さい。

幾つかの実施形態では、高電圧パルシング回路は、キャパシタと接地との間に第１の浮遊インダクタンスを含んでよく、これは約１μＨより小さい。

幾つかの実施形態では、キャパシタは、キャパシタンスが約１ｍＦより小さい。

幾つかの実施形態では、バイアス補償回路は更に、バイアス補償ダイオードと、ＤＣ電源と、バイアス補償ダイオードと並列に配置された複数のスイッチと、を含む。幾つかの実施形態では、高電圧パルシング電源は複数の高電圧バーストを発生させ、各バーストは複数の高電圧パルスを含み、複数のスイッチは、各バースト中は開いている。

これらの例示的実施形態は、本開示を限定又は定義する為でなく、それらの理解を助ける実施例を提供する為に記載されている。「発明を実施するための形態」では更なる実施形態について論じており、そこではより詳細な説明を行っている。本明細書を精査することにより、或いは、提示されている１つ以上の実施形態を実施することにより、様々な実施形態のうちの１つ以上によって提供される利点がより深く理解されよう。

本開示のこれら及び他の特徴、態様、及び利点については、添付図面を参照しながら以下の「発明を実施するための形態」を読むことでよりよく理解される。

幾つかの実施形態による高電圧パルシング回路の回路図である。 幾つかの実施形態による高電圧パルシング回路が発生させる波形の例を示す。 幾つかの実施形態による高電圧パルシング回路の回路図である。 幾つかの実施形態による高電圧パルシング回路が発生させる波形の例を示す。 幾つかの実施形態による高電圧パルシング回路の回路図である。 幾つかの実施形態による高電圧パルシング回路が発生させる波形の例を示す。 幾つかの実施形態による高電圧パルシング回路の回路図である。 幾つかの実施形態による高電圧パルシング回路が発生させる波形の例を示す。 幾つかの実施形態による高電圧パルシング回路の回路図である。 幾つかの実施形態による高電圧パルシング回路からの波形の例を示す。 幾つかの実施形態による高電圧パルシング回路からの波形の例を示す。 幾つかの実施形態による高電圧パルシング回路からの波形の例を示す。 幾つかの実施形態による高電圧パルシング回路の回路図である。 幾つかの実施形態による高電圧パルシング回路の回路図である。スナバ及び電圧分割抵抗。 幾つかの実施形態による高電圧パルシング回路の回路図である。 幾つかの実施形態による、絶縁電源を有する高電圧スイッチのブロック図である。 幾つかの実施形態による高電圧パルシング回路からの波形の例を示す。 幾つかの実施形態による高電圧パルシング回路からの波形の例を示す。 幾つかの実施形態による高電圧パルシング回路からの波形の例を示す。 幾つかの実施形態による高電圧パルシング回路の回路図である。 幾つかの実施形態による高電圧パルシング回路の回路図である。 幾つかの実施形態による高電圧パルシング回路の回路図である。 幾つかの実施形態による高電圧パルシング回路の回路図である。

プラズマ蒸着システムでは、ウェーハは、蒸着処理チャンバ内でチャックに静電的に固定されることが多い。処理チャンバ内でプラズマが生成され、プラズマ内のイオンをウェーハ上に向けて加速する為に高電圧パルスが投入される。チャックとウェーハとの電位差が特定の電圧閾値（例えば、約±２ｋＶ）を超えると、ウェーハにかかる力が、ウェーハを損傷又は破損するほどの大きさになることがある。更に、トレンチをより深くすること、品質を向上させること、又はエッチング処理の時間を短縮することの為には、より高い電圧のパルスを処理チャンバに投入することが有益である可能性がある。高い電圧のパルス、及びより高い電圧のパルスを蒸着処理チャンバ内のプラズマ中に投入することは、チャックとウェーハとの電位差に影響を及ぼす可能性があり、場合によってはウェーハを損傷又は破損する可能性がある。

開示するシステム及び方法は、高電圧パルスが発生している期間、及び高電圧パルスが発生していない期間のウェーハとチャックとの間の電圧が閾値（例えば、約±２ｋＶ）近辺になるようにする又はその閾値を下回るようにする為のものである。これらのシステムは、例えば、高電圧無線周波数電源の使用時にウェーハの自己バイアスを制限してもよい。これらのシステム及び方法は、例えば、チャックとウェーハとの間の電圧が電圧閾値を超えないように電圧変化を補償してよい。

幾つかの実施形態では、高電圧パルシング回路が、プラズマ中に投入されるパルス電圧を約１ｋＶ、２ｋＶ、５ｋＶ、１０ｋＶ、１５ｋＶ、２０ｋＶ、３０ｋＶ、４０ｋＶ等の振幅で発生させてよい。幾つかの実施形態では、高電圧パルシング回路が、最大約５００ｋＨｚの周波数でスイッチングしてよい。幾つかの実施形態では、高電圧パルシング回路が、パルス幅が約５０ナノ秒から約１ナノ秒にかけて変化する単発パルスを供給してよい。幾つかの実施形態では、高電圧パルシング回路が、約１０ｋＨｚより高い周波数でスイッチングしてよい。幾つかの実施形態では、高電圧パルシング回路が、約２０ｎｓより短い立ち上がり時間で動作してよい。

この文書の全体を通して、「高電圧」という用語は、約１ｋＶ、１０ｋＶ、２０ｋＶ、５０ｋＶ、１００ｋＶ、１，０００ｋＶ等より高い電圧を包含してよく、「高周波数」という用語は、約１ｋＨｚ、１０ｋＨｚ、１００ｋＨｚ、２００ｋＨｚ、５００ｋＨｚ、１ＭＨｚ等より高い周波数であってよく、「高繰り返しレート」という用語は、約１ｋＨｚ、１０ｋＨｚ、１００ｋＨｚ、２００ｋＨｚ、５００ｋＨｚ、１ＭＨｚ等より高いレートであってよく、「速い立ち上がり時間」という用語は、約１ｎｓ、１０ｎｓ、５０ｎｓ、１００ｎｓ、２５０ｎｓ、５００ｎｓ、１，０００ｎｓ等より短い立ち上がり時間を包含してよく、「速い立ち下がり時間」という用語は、約１ｎｓ、１０ｎｓ、５０ｎｓ、１００ｎｓ、２５０ｎｓ、５００ｎｓ、１，０００ｎｓ等より短い立ち下がり時間を包含してよく、「低キャパシタンス」という用語は、約１．０ｐＦ、１０ｐＦ、１００ｐＦ、１，０００ｐＦ等より小さいキャパシタンスを包含してよく、「低インダクタンス」という用語は、約１０ｎＨ、１００ｎＨ、１，０００ｎＨ、１０，０００ｎＨ等より小さいインダクタンスを包含してよく、「短いパルス幅」という用語は、約１０，０００ｎｓ、１，０００ｎｓ、５００ｎｓ、２５０ｎｓ、１００ｎｓ、２０ｎｓ等より小さいパルス幅を包含してよい。

図１は、幾つかの実施形態による高電圧パルシング回路１００の回路図である。高電圧パルシング回路１００は、６つの段階に集約されてよい（これらの段階は他の段数に分解されてよく又はより少ない段数に集約されてよく、或いは、図示された構成要素を含んでも含まなくてもよい）。高電圧パルシング回路１００は、パルサ段１０１、抵抗出力段１０２、リード段１０３、ＤＣバイアス回路１０４、第２リード段１０５、及びプラズマ負荷１０６を含む。パルサ段１０１、抵抗出力段１０２、及び／又はＤＣバイアス回路１０４が高電圧パルシング回路を構成してよい。リード段１０３又は第２リード段１０５も高電圧パルシング回路に含まれてよい。一方、プラズマ負荷１０６は、処理チャンバ内にプラズマ負荷を含んでよい。

幾つかの実施形態では、処理チャンバは、プラズマ負荷１０６に含まれてよく、処理チャンバボディを含んでよく、処理チャンバボディは、処理チャンバ蓋と、１つ以上の側壁と、処理チャンバベースとを含み、これらによって処理ボリュームが画定される。処理ボリュームと流体連通している処理ガス源から処理ボリュームに１つ以上の処理ガスを供給する為に、処理チャンバ蓋を貫通して配置されたガス入口が使用される。幾つかの実施形態では、プラズマ発生器が、処理ガスから処理プラズマを点火して維持するように構成されてよく、プラズマ発生器は、処理ボリュームの外側に、処理チャンバ蓋に近接して配置された１つ以上の誘導コイル又はアンテナを含む。この１つ以上の誘導コイルは、（例えば、ＲＦ整合回路を介して）ＲＦ電源に電気的に結合されてよい。プラズマ発生器は、処理プラズマを点火して維持する為に使用され、これには、処理ガスと、誘導コイル及びＲＦ電源によって生成された電磁界とが使用される。処理ボリュームは、真空出口を介して１つ以上の専用真空ポンプと流体結合されてよく、それらの真空ポンプは、処理ボリュームを大気圧より低い状態に保ち、処理ボリュームから処理ガス及び／又は他のガスを排気してよい。処理ボリューム内に配置された基板支持アセンブリが、（例えば、処理チャンバベースを貫通して延びる）支持シャフトの上に配置されてよい。

幾つかの実施形態では、１つ以上の側壁のうちの１つにある開口部を通して処理ボリューム内に基板を装填したり、処理ボリュームから基板を取り出したりしてよく、開口部は、基板のプラズマ処理中はドア又は弁で封止される。幾つかの実施形態では、基板は、リフトピンシステムを使用してＥＳＣ基板支持物の受容面に運び込まれたり、そこから運び出されたりしてよい。

幾つかの実施形態では、基板支持アセンブリは、支持ベース、及び／又は支持ベースに熱的に結合され、支持ベース上に配置されてよいＥＳＣ基板支持物を含んでよい。幾つかの実施形態では、支持ベースは、基板処理中に、ＥＳＣ基板支持物、及びＥＳＣ基板支持物上に配置された基板の温度を調整することに使用されてよい。幾つかの実施形態では、支持ベースは、その中に配置された１つ以上の冷却チャネルを含み、これらの冷却チャネルは、冷却液源（例えば、電気抵抗が比較的高い冷媒源又は水源）と流体結合され、流体連通している。幾つかの実施形態では、ＥＳＣ基板支持物は、加熱器（例えば、ＥＳＣ基板支持物の誘電体材料に埋め込まれた抵抗素子）を含む。幾つかの実施形態では、支持ベースは、耐食性且つ熱伝導性の材料（例えば耐食性金属、例えば、アルミニウム、アルミニウム合金、又はステンレス綱）で形成されてよく、接着剤又は機械的手段により基板支持物と結合されている。幾つかの実施形態では、ＥＳＣ基板支持物は、誘電体材料（例えばバルク焼結セラミック材料（例えば、耐食性の金属酸化物材料又は金属窒化物材料（例えば、酸化アルミニウム（Ａｌ_２Ｏ_３）、窒化アルミニウム（ＡｌＮ）、酸化チタン（ＴｉＯ）窒化チタン（ＴｉＮ）、酸化イットリウム（Ｙ_２Ｏ_３）、これらの混合物、又はこれらの組み合わせ）））で形成されている。幾つかの実施形態では、ＥＳＣ基板支持物は更に、ＥＳＣ基板支持物の誘電体材料に埋め込まれたバイアス電極を含む。幾つかの実施形態では、バイアス電極はチャックポールを含んでよく、チャックポールは、基板をＥＳＣ基板支持物の支持面に固定（即ちチャック）すること、及び／又は、本文書に記載のパルス電圧バイアス方式で基板を処理プラズマに対してバイアスすることに使用されてよい。バイアス電極は、例えば、１つ以上の導電性部品、例えば、１つ以上の金属メッシュ、金属フォイル、金属板、又はこれらの組み合わせで形成されてよい。幾つかの実施形態では、バイアス電極はＨＶＭに電気的に結合されてよく、ＨＶＭは、導体（例えば同軸伝送線（例えば同軸ケーブル））を使用して、バイアス電極にチャック電圧（例えば、約－５０００～５０００Ｖの静止ＤＣ電圧）を供給する。

幾つかの実施形態では、バイアス電極は、ＥＳＣ基板支持物の基板受容面から間隔を空けて配置されてよく、従って、ＥＳＣ基板支持物の誘電体材料の層の分だけ基板から間隔を空けて配置されてよい。この構成では、バイアス電極と誘電体材料層とによって平行板状構造が形成され、これは、約５～５０ｎＦの実効キャパシタンスを有しうる。典型的には、誘電体材料層は厚さが約０．１～１ｍｍ、例えば約０．１～０．５ｍｍ、例えば約０．３ｍｍである。幾つかの実施形態では、バイアス電極は、伝送線等の外部導体を使用してパルサ段１０１と電気的に結合されてよい。幾つかの実施形態では、誘電体材料層のキャパシタンスＣｅが、例えば約５～５０ｎＦ、例えば約７～１０ｎＦであるように誘電体材料及び層厚が選択されてよい。

幾つかの実施形態では、高電圧パルシング回路が負荷上にパルス電圧波形を確立してよく、負荷はバイアス電極を含んでよい。高電圧パルシング回路は、ナノ秒パルサ、バイアス補償回路、抵抗出力段、及び／又はエネルギ回収回路を含んでよい。ナノ秒パルサは、その内部スイッチの開閉を所定のレートで繰り返すことにより、周期的に再発する所定長さの時間間隔の間にその出力の両端に（即ち、接地に対して）所定の、ほぼ一定の正電圧を保持することが可能である。
伝送線によって、高電圧パルシング回路の出力がチャックポール（例えばバイアス電極）に電気的に接続されてよい。高電圧パルシング回路の出力は、プラズマ負荷１０６の開始場所であってよい。伝送線の導体は、結合アセンブリのバイアス電極に接続されてよく、且つ／又はバイアス電極に接続されてよく、（ａ）同軸伝送線（これは、インダクタンスＬｆｌｅｘを有する可撓同軸ケーブルと、これに直列の、インダクタンスＬｒｉｇｉｄを有する剛体同軸伝送線とを含んでよい）、（ｂ）絶縁された高電圧耐コロナ性フックアップ線、（ｃ）裸線、（ｄ）金属ロッド、（ｅ）電気的コネクタ、又は（ｆ）（ａ）～（ｅ）の電気的素子の任意の組み合わせを含んでよい。なお、内部導体は、外部導体と同じ基本素子を含んでよい。

幾つかの実施形態では、バイアス電極は、静電チャックに埋め込まれていて、誘電体材料の薄い層の分だけプラズマから離されている金属板であってよい。幾つかの実施形態では、チャックポールは、静電チャック部分（例えば、ＥＳＣ基板支持物）に埋め込まれたバイアス電極であってよい。外部導体（伝送線等）及びバイアス電極は、接地に対して幾らかの合成浮遊キャパシタンスＣｓを有する。

幾つかの実施形態では、高電圧パルシング回路１００（即ちパルサ段１０１）は、電圧が１ｋＶ、１０ｋＶ、２０ｋＶ、５０ｋＶ、１００ｋＶ、１，０００ｋＶ等より高く、立ち上がり時間が約１ｎｓ、１０ｎｓ、５０ｎｓ、１００ｎｓ、２５０ｎｓ、５００ｎｓ、１，０００ｎｓ等より短く、立ち下がり時間が約１ｎｓ、１０ｎｓ、５０ｎｓ、１００ｎｓ、２５０ｎｓ、５００ｎｓ、１，０００ｎｓ等より短く、周波数が約１ｋＨｚ、１０ｋＨｚ、１００ｋＨｚ、２００ｋＨｚ、５００ｋＨｚ、１ＭＨｚ等より高いパルスを負荷段に投入してよい。

幾つかの実施形態では、パルサ段１０１は、例えば、５００Ｖ超であるか、ピーク電流が１０アンペア超であるか、パルス幅が約１０，０００ｎｓ、１，０００ｎｓ、１００ｎｓ、１０ｎｓ等より短いパルスを発生させることが可能な任意のデバイスを含んでよい。別の例として、パルサ段１０１は、振幅が１ｋＶ、５ｋＶ、１０ｋＶ、５０ｋＶ、２００ｋＶ等より大きいパルスを発生させてよい。別の例として、パルサ段１０１は、立ち上がり時間又は立ち下がり時間が約５ｎｓ、５０ｎｓ、又は３００ｎｓ等より短いパルスを発生させてよい。

幾つかの実施形態では、パルサ段１０１は、複数の高電圧バーストを発生させてよい。各バーストは、例えば、立ち上がり時間が速く立ち下がり時間が速い複数の高電圧パルスを含んでよい。複数の高電圧バーストは、例えば、バースト繰り返し周波数が約１０Ｈｚ～１０ｋＨｚであってよい。より具体的には、例えば、複数の高電圧バーストのバースト繰り返し周波数が約１０Ｈｚ、１００Ｈｚ、２５０Ｈｚ、５００Ｈｚ、１ｋＨｚ、２．５ｋＨｚ、５．０ｋＨｚ、１０ｋＨｚ等であってよい。

複数の高電圧バーストの各バーストにおいては、高電圧パルスのパルス繰り返し周波数が約１ｋＨｚ、１０ｋＨｚ、１００ｋＨｚ、２００ｋＨｚ、５００ｋＨｚ、１ＭＨｚ等であってよい。

幾つかの実施形態では、バースト繰り返し周波数によって１つのバーストから次のバーストまでの時間が決まる。バイアス補償スイッチが動作する周波数。

幾つかの実施形態では、パルサ段１０１は、電圧源Ｖ２と結合された１つ以上のソリッドステートスイッチＳ１（例えば、ＩＧＢＴ、ＭＯＳＦＥＴ、ＳｉＣ ＭＯＳＦＥＴ、ＳｉＣ接合トランジスタ、ＦＥＴ、ＳｉＣスイッチ、ＧａＮスイッチ、光導電性スイッチ等のようなソリッドステートスイッチ）を含んでよい。幾つかの実施形態では、パルサ段１０１は、１つ以上の源スナバ抵抗Ｒ３、１つ以上の源スナバダイオードＤ４、１つ以上の源スナバキャパシタＣ５、又は１つ以上の源フリーホイールダイオードＤ２を含んでよい。１つ以上のスイッチ及び／又は回路が並列又は直列に配置されてよい。

幾つかの実施形態では、パルサ段１０１は、複数の高電圧パルスを、高い周波数、速い立ち上がり時間、速い立ち下がり時間、高い頻度等で発生させてよい。パルサ段１０１は、１つ以上のナノ秒パルサを含んでよい。

幾つかの実施形態では、パルサ段１０１は、高電圧パルシング電源を含んでよい。

パルサ段１０１は、例えば、あらゆる目的の為に完全な形で本開示に組み込まれている米国特許出願第１４／５４２，４８７号、件名「高電圧ナノ秒パルサ（Ｈｉｇｈ Ｖｏｌｔａｇｅ Ｎａｎｏｓｅｃｏｎｄ Ｐｕｌｓｅｒ）」に記載の任意のパルサを含んでよい。パルサ段１０１は、例えば、あらゆる目的の為に完全な形で本開示に組み込まれている米国特許第９，６０１，２８３号、件名「効率的なＩＧＢＴスイッチング（Ｅｆｆｉｃｉｅｎｔ ＩＧＢＴ Ｓｗｉｔｃｈｉｎｇ）」に記載の任意のパルサを含んでよい。パルサ段１０１は、例えば、あらゆる目的の為に完全な形で本開示に組み込まれている米国特許出願第１５／３６５，０９４号、件名「高電圧変圧器（Ｈｉｇｈ Ｖｏｌｔａｇｅ Ｔｒａｎｓｆｏｒｍｅｒ）」に記載の任意のパルサを含んでよい。

パルサ段１０１は、例えば、高電圧スイッチ（例えば、図３を参照）を含んでよい。例えば、パルサ段１０１は、図１５に示した高電圧スイッチ１５００を含んでよい。別の例として、パルサ段１０１は、例えば、あらゆる目的の為に完全な形で本開示に組み込まれている、２０１８年１１月１日に出願された米国特許出願第１６／１７８，５６５号、件名「絶縁電源を有する高電圧スイッチ（Ｈｉｇｈ Ｖｏｌｔａｇｅ Ｓｗｉｔｃｈ ｗｉｔｈ Ｉｓｏｌａｔｅｄ Ｐｏｗｅｒ）」に記載の任意のスイッチを含んでよい。

幾つかの実施形態では、パルサ段１０１は変圧器Ｔ２を含んでよい。変圧器Ｔ２は、変圧器コア（例えば、トロイドコア又は非トロイドコア）と、１回以下の巻数で変圧器コアに巻かれた少なくとも１つの一次巻線と、複数回の巻数で変圧器コアに巻かれた二次巻線と、を含んでよい。

幾つかの実施形態では、変圧器Ｔ２は、変圧器コアに巻かれた１回巻き一次巻線及び複数回巻き二次巻線を含んでよい。１回巻き一次巻線は、例えば、１回以下の巻数で変圧器コアに巻かれた１つ以上の電線を含んでよい。１回巻き一次巻線は、例えば、個別の１回巻き一次巻線を２個、１０個、２０個、５０個、１００個、２５０個、１２００個等より多く含んでよい。幾つかの実施形態では、一次巻線は導電性シートを含んでよい。

複数回巻き二次巻線は、例えば、複数回の巻数で変圧器コアに巻かれた単線を含んでよい。複数回巻き二次巻線は、例えば、２回、１０回、２５回、５０回、１００回、２５０回、５００回等より多い巻数で変圧器コアに巻かれてよい。幾つかの実施形態では、複数の複数回巻き二次巻線が変圧器コアに巻かれてよい。幾つかの実施形態では、二次巻線は導電性シートを含んでよい。

幾つかの実施形態では、高電圧変圧器は、１，０００ボルトを超える電圧を、１５０ナノ秒未満又は５０ナノ秒未満又は５ナノ秒未満の速い立ち上がり時間で出力するように使用されてよい。

幾つかの実施形態では、高電圧変圧器は、低インピーダンス及び／又は低キャパシタンスであってよい。例えば、高電圧変圧器は、一次側で測定される浮遊インダクタンスが１００ｎＨ、５０ｎＨ、３０ｎＨ、２０ｎＨ、１０ｎＨ、２ｎＨ、１００ｐＨより小さく、且つ／又は、二次側で測定される浮遊キャパシタンスが１００ｐＦ、３０ｐＦ、１０ｐＦ、１ｐＦより小さい。

変圧器Ｔ２は、あらゆる目的の為に本文書に組み込まれている米国特許出願第１５／３６５，０９４号、件名「高電圧変圧器（Ｈｉｇｈ Ｖｏｌｔａｇｅ Ｔｒａｎｓｆｏｒｍｅｒ）」に開示のような変圧器を含んでよい。

幾つかの実施形態では、複数のパルサが並列又は直列又はその両方で結合されてよい。幾つかの実施形態では、パルサ段１０１は、インダクタＬ１及び／又は抵抗Ｒ１の両端で抵抗出力段１０２と結合されてよい。幾つかの実施形態では、インダクタＬ１は、インダクタンスが約５～２５μＨであってよい。幾つかの実施形態では、抵抗Ｒ１は、抵抗が約５０～２５０オームであってよい。複数のパルサ段１０１のそれぞれが、ブロッキングダイオードＤ４又はダイオードＤ６の一方又は両方をそれぞれに含んでもよい。幾つかの実施形態では、キャパシタＣ４は、ダイオードＤ６の浮遊キャパシタンスを表してよい。

幾つかの実施形態では、抵抗出力段１０２は、容量性負荷（例えば、ウェーハ及び／又はプラズマ）を放電してよい。

幾つかの実施形態では、抵抗出力段１０２は、インダクタＬ１及び／又はインダクタＬ５で表されている１つ以上の誘導素子を含んでよい。インダクタＬ５は、例えば、抵抗出力段１０２中のリードの浮遊インダクタンスを表してよく、そのインダクタンスは約５００ｎＨ、２５０ｎＨ、１００ｎＨ、５０ｎＨ、２５ｎＨ、１０ｎＨ等より小さくてよい。インダクタＬ１は、例えば、パルサ段１０１から抵抗Ｒ１に流れ込む電力を最小化するように設定されてよい。

幾つかの実施形態では、抵抗出力段１０２は少なくとも１つの抵抗Ｒ１を含んでよく、抵抗Ｒ１は、例えば、負荷（例えばプラズマシースキャパシタンス）を放電することが可能な、複数の直列又は並列の抵抗を含んでよい。

幾つかの実施形態では、抵抗Ｒ１は、プラズマ負荷１０６から電荷を放散することを、例えば、速い時間スケール（例えば、１ｎｓ、１０ｎｓ、５０ｎｓ、１００ｎｓ、２５０ｎ、５００ｎｓ、１，０００ｎｓ等の時間スケール）で行ってよい。抵抗Ｒ１の抵抗は、プラズマ負荷１０６の両端のパルスが速い立ち下がり時間ｔｆを有するように小さくてよい。

幾つかの実施形態では、抵抗出力段１０２は、各パルス周期の間の平均電力で約１キロワット超を、且つ／又は各パルス周期におけるエネルギで１ジュール以下を放出するように構成されてよい。幾つかの実施形態では、抵抗出力段の抵抗Ｒ１の抵抗は２００オームより小さくてよい。

キャパシタＣ１１は、抵抗Ｒ１（即ち、抵抗Ｒ１で表される複数の、直列又は並列に配置された抵抗）の浮遊キャパシタンスを表してよく、これは、直列及び／又は並列の抵抗の並びのキャパシタンスを含んでいる。浮遊キャパシタンスＣ１１のキャパシタンスは、例えば、５００ｐＦ、２５０ｐＦ、１００ｐＦ、５０ｐＦ、１０ｐＦ、１ｐＦ等より小さくてよい。浮遊キャパシタンスＣ１１のキャパシタンスは、例えば、負荷キャパシタンスより小さくてよく、例えば、Ｃ２、Ｃ３、及び／又はＣ９の合計キャパシタンス、或いはＣ２、Ｃ３、又はＣ９の個別キャパシタンスより小さくてよい。

幾つかの実施形態では、抵抗出力段１０２は、負荷上の電圧波形の形状を制御することに使用可能な回路素子の集合体を含んでよい。幾つかの実施形態では、抵抗出力段１０２は、受動素子のみ（例えば、抵抗、キャパシタ、インダクタ等）を含んでよい。幾つかの実施形態では、抵抗出力段１０２は、受動回路素子だけでなく能動回路素子（例えば、スイッチ）を含んでよい。幾つかの実施形態では、抵抗出力段１０２は、例えば、波形の電圧立ち上がり時間及び／又は波形の電圧立ち下がり時間を制御することに使用されてよい。

幾つかの実施形態では、抵抗出力段１０２は、パルスのパルス電圧が高い（例えば、１ｋＶ、１０ｋＶ、２０ｋＶ、５０ｋＶ、１００ｋＶ等より高い電圧である）回路、又はパルスの周波数が高い（例えば、１ｋＨｚ、１０ｋＨｚ、１００ｋＨｚ、２００ｋＨｚ、５００ｋＨｚ、１ＭＨｚ等より高い周波数である）回路、又はその両方である回路で使用されてよい。

幾つかの実施形態では、抵抗出力段１０２は、高い平均電力、高いピーク電力、速い立ち上がり時間、速い立ち下がり時間をハンドリングするように選択されてよい。例えば、平均電力定格が約０．５ｋＷ、１．０ｋＷ、１０ｋＷ、２５ｋＷ等より大きくてよく、又はピーク電力定格が約１ｋＷ、１０ｋＷ、１００ｋＷ、１ＭＷ等より大きくてよい。

幾つかの実施形態では、抵抗出力段１０２は、受動部品の直列又は並列のネットワークを含んでよい。例えば、抵抗出力段１０２は、直列の抵抗、キャパシタ、及びインダクタを含んでよい。別の例として、抵抗出力段１０２は、キャパシタとインダクタの並列の組み合わせに抵抗が直列につながったものを含んでよい。

幾つかの実施形態では、ブロッキングダイオードＤ１は、例えば、電流が確実に抵抗Ｒ１を流れるようにすることが可能である。キャパシタＣ８は、例えば、ブロッキングダイオードＤ１の浮遊キャパシタンスを表してよい。

幾つかの実施形態では、抵抗出力段１０２は、エネルギ回収回路、又は他の任意のシンク段、又は他の任意の、プラズマからの電荷を速い時間スケールで素早くシンクできる回路で置き換えられてよい。

幾つかの実施形態では、リード段１０３は、抵抗出力段１０２とＤＣバイアス回路１０４との間のリード又はパターン又はその両方を表してよい。インダクタＬ２又はインダクタＬ６の一方又は両方は、リード又はパターンの一方又は両方のインダクタンスを表してよい。

この例では、ＤＣバイアス回路１０４はバイアス補償を全く含まない。ＤＣバイアス回路１０４はオフセット電源電圧Ｖ１を含み、これは、例えば、出力電圧を正バイアス又は負バイアスする。幾つかの実施形態では、オフセット電源電圧Ｖ１は、ウェーハ電圧とチャック電圧との間のオフセットを変化させるように調節可能である。幾つかの実施形態では、オフセット電源電圧Ｖ１は、電圧が約±５ｋＶ、±４ｋＶ、±３ｋＶ、±２ｋＶ、±１ｋＶ等であってよい。

幾つかの実施形態では、バイアスキャパシタＣ１２は、ＤＣバイアス電圧を抵抗出力段又は他の回路素子の一方又は両方から隔離（又は分離）してよい。バイアスキャパシタＣ１２は、例えば、回路の１つの部分から別の部分への電位シフトを可能にできる。幾つかの実施形態では、この電位シフトは、ウェーハをチャック上の定位置に保持する静電力が電圧閾値を下回る状態を維持する為に行われてよい。抵抗Ｒ２は、ＤＣバイアス電源を、パルサ段１０１からの高電圧パルス出力から隔離することが可能である。

バイアスキャパシタＣ１２は、例えば、キャパシタンスが約１００ｐＦ、１０ｐＦ、１ｐＦ、１００μＦ、１０μＦ、１μＦ等であってよい。抵抗Ｒ２は、例えば、抵抗が高くてよく、例えば、抵抗が約１ｋΩ、１０ｋΩ、１００ｋΩ、１ＭΩ、１０ＭΩ、１００ＭΩ等であってよい。

第２リード段１０５は、高電圧パルシング回路とプラズマ負荷１０６との間の回路素子を表す。抵抗Ｒ１３は、例えば、高電圧パルシング回路の出力から電極（例えば、プラズマ負荷１０６）までをつなぐリード又は伝送線の抵抗を表してよい。キャパシタＣ１は、例えば、リード又は伝送線中の浮遊キャパシタンスを表してよい。

幾つかの実施形態では、プラズマ負荷１０６は、半導体処理チャンバ（例えば、プラズマ蒸着システム、半導体組立システム、プラズマスパッタリングシステム等）の理想的又は実効的な回路を表してよい。キャパシタンスＣ２は、例えば、ウェーハが設置されてよいチャックのキャパシタンスを表してよい。チャックは、例えば、誘電体材料を含んでよい。例えば、キャパシタＣ１は、キャパシタンスが小さくてよい（例えば、約１０ｐＦ、１００ｐＦ、５００ｐＦ、１ｎＦ、１０ｎＦ、１００ｎＦ等であってよい）。

キャパシタＣ３は、例えば、プラズマとウェーハとの間のシースキャパシタンスを表してよい。抵抗Ｒ６は、例えば、プラズマとウェーハとの間のシース抵抗を表してよい。インダクタＬ７は、例えば、プラズマとウェーハとの間のシースインダクタンスを表してよい。電流源Ｉ２は、例えば、シースを通るイオン電流を表してよい。例えば、キャパシタＣ１又はキャパシタＣ３は、キャパシタンスが小さくてよい（例えば、約１０ｐＦ、１００ｐＦ、５００ｐＦ、１ｎＦ、１０ｎＦ、１００ｎＦ等であってよい）。

キャパシタＣ９は、例えば、処理チャンバ壁とウェーハ上面との間のプラズマ中のキャパシタンスを表してよい。抵抗Ｒ７は、例えば、処理チャンバ壁とウェーハ上面との間のプラズマ中の抵抗を表してよい。電流源Ｉ１は、例えば、プラズマ中のイオン電流を表してよい。例えば、キャパシタＣ１又はキャパシタＣ９は、キャパシタンスが小さくてよい（例えば、約１０ｐＦ、１００ｐＦ、５００ｐＦ、１ｎＦ、１０ｎＦ、１００ｎＦ等であってよい）。

本文書では、プラズマ電圧は、接地に対して測定された回路点１２３の電圧であり、ウェーハ電圧は、接地に対して測定された回路点１２２の電圧であり、ウェーハ表面の電圧を表してよく、チャック電圧は、接地に対して測定された回路点１２１の電圧であり、電極電圧は、接地に対して測定された回路点１２４の電圧であり、入力電圧は、接地に対して測定された回路点１２５の電圧である。

図２は、高電圧パルシング回路１００が発生させる波形の例を示す。これらの波形例では、パルス波形２０５は、プラズマ負荷１０６に供給される電圧を表してよい。図示のように、パルス波形２０５は、回路点１２４の電圧であって、高い電圧（例えば、波形に示すように約４ｋＶより高い電圧）と、速い立ち上がり時間（例えば、波形に示すように約２００ｎｓより短い立ち上がり時間）と、速い立ち下がり時間（例えば、波形に示すように約２００ｎｓより短い立ち下がり時間）と、短いパルス幅（例えば、波形に示すように約３００ｎｓより小さいパルス幅）と、を有するパルスを生成する。波形２１０は、回路点１２２（例えば、ウェーハ表面）の電圧を表してよい。波形２１５は、プラズマ中を流れる電流（例えば、インダクタＬ７を通る電流）を表す。

過渡状態の間（例えば、図示していない最初の幾つかのパルスの間）、パルサ段１０１からの高電圧パルスはキャパシタＣ２を充電する。キャパシタＣ２のキャパシタンスがキャパシタＣ１又はキャパシタＣ３の一方又は両方のキャパシタンスに比べて大きい為、或いはパルスのパルス幅が短い為、キャパシタＣ２は、完全に充電されるまでに高電圧パルサから多数のパルスを取り込みうる。キャパシタＣ２が完全に充電されたら、回路は、図２の波形で示されるような定常状態に達する。

定常状態においてスイッチＳ１が開くと、キャパシタＣ２は充電されていて、波形２１０のわずかな上り勾配で示されるように電荷が抵抗出力段１０２を通ってゆっくり放散される。キャパシタＣ２が充電されてからスイッチＳ１が開いている間、ウェーハ表面（キャパシタＣ２とキャパシタＣ３の間の点）の電圧は負である。この負電圧は、パルサ段１０１から供給されるパルスの電圧の負の値であってよい。図２に示した波形例の場合、各パルスの電圧は約４ｋＶであり、ウェーハの定常状態電圧は約－４ｋＶである。この結果、プラズマの両端（例えば、キャパシタＣ３の両端）に負電位が発生し、それによって正イオンがプラズマからウェーハ表面に向かって加速される。スイッチＳ１が開いている間、キャパシタＣ２の電荷は、抵抗出力段を通ってゆっくり放散される。

スイッチＳ１が開から閉に変化すると、キャパシタＣ２が充電されるにつれてキャパシタＣ２の両端の電圧が反転しうる（波形２０５で示されるようにパルサからのパルスは高い）。更に、回路点１２３（例えば、ウェーハ表面）の電圧は、波形２１０で示されるように、キャパシタＣ２が充電されるにつれて約ゼロに変化する。従って、高電圧パルサからのパルスによって発生可能なプラズマ電位（例えば、プラズマ中の電位）は、高い周波数で、速い立ち上がり時間、速い立ち下がり時間、又は短いパルス幅のいずれか又は全てで、負の高電圧からゼロまで上昇し、負の高電圧に戻る。

幾つかの実施形態では、抵抗出力段１０２（抵抗出力段１０２で表された各素子）は、その動作として、浮遊キャパシタンスＣ１を素早く放電してよく、キャパシタＣ２とキャパシタＣ３との間の点の電圧がその定常的な負の値（波形２１０で示されるように約－４ｋＶ）に素早く戻ることを可能にしてよい。抵抗出力段は、キャパシタＣ２とキャパシタＣ３との間の点の電圧が、時間の約％にわたって存在し、それによってイオンがウェーハ内に向かって加速される時間を最大化することを可能にしてよい。幾つかの実施形態では、抵抗出力段に含まれる構成要素は特に、イオンがウェーハ内に向かって加速される時間を最適化することと、この時間の間の電圧をほぼ一定に保つことと、を行うように選択されてよい。従って、例えば、立ち上がり時間及び立ち下がり時間が速い、短いパルスが有用でありうる為、かなり均一な負電位が長期にわたって存在しうる。

幾つかの実施形態では、半導体処理チャンバ内でチャック電圧を調節する為に、バイアス補償サブシステムが使用されてよい。例えば、チャック上の電圧が一定になるようにバーストのオン／オフパターンに追従するチャック電圧がチャックに印加されてよい。

幾つかの実施形態では、様々な高電圧パルシング回路のいずれもが、本文書に開示の抵抗出力段を含んでよく、その抵抗出力段は、あらゆる目的の為に完全な形で本明細書に組み込まれている、２０１８年３月３０日に出願された米国特許出願第１５／９４１，７３１号、件名「高電圧抵抗出力段回路（Ｈｉｇｈ Ｖｏｌｔａｇｅ Ｒｅｓｉｓｔｉｖｅ Ｏｕｔｐｕｔ Ｓｔａｇｅ Ｃｉｒｃｕｉｔ）」に図示又は記載の構成要素、配置、機能性等の一部又は全てを含んでよい。

図３は、幾つかの実施形態による高電圧パルシング回路３００の回路図である。高電圧パルシング回路３００は、高電圧パルシング回路１００と似ている。パルサ段１１０は、この例では、高電圧スイッチＳ１を含む。幾つかの実施形態では、高電圧スイッチＳ１は、高電圧を一斉に開閉するように直列に配置された複数のスイッチを含んでよい。例えば、高電圧スイッチＳ１は、図１５に示した高電圧スイッチ１５００を含んでよい。別の例として、高電圧スイッチＳ１は、例えば、あらゆる目的の為に完全な形で本開示に組み込まれている、２０１８年１１月１日に出願された米国特許出願第１６／１７８，５６５号、件名「絶縁電源を有する高電圧スイッチ（Ｈｉｇｈ Ｖｏｌｔａｇｅ Ｓｗｉｔｃｈ ｗｉｔｈ Ｉｓｏｌａｔｅｄ Ｐｏｗｅｒ）」に記載の任意のスイッチを含んでよい。

いずれの実施形態でも、パルサ段１０１又はパルサ段１１０は、高電圧パルスを発生させることに使用されてよい。更に、パルサ段１０１とパルサ段１１０は交換可能であってよい。

この例では、ＤＣバイアス回路１０４はバイアス補償を全く含まない。

幾つかの実施形態では、パルサ段１１０は、電圧が１ｋＶ、１０ｋＶ、２０ｋＶ、５０ｋＶ、１００ｋＶ、１，０００ｋＶ等より高く、立ち上がり時間が約１ｎｓ、１０ｎｓ、５０ｎｓ、１００ｎｓ、２５０ｎｓ、５００ｎｓ、１，０００ｎｓ等より短く、立ち下がり時間が約１ｎｓ、１０ｎｓ、５０ｎｓ、１００ｎｓ、２５０ｎｓ、５００ｎｓ、１，０００ｎｓ等より短く、周波数が約１ｋＨｚ、１０ｋＨｚ、１００ｋＨｚ、２００ｋＨｚ、５００ｋＨｚ、１ＭＨｚ等より高いパルスを発生させてよい。

幾つかの実施形態では、パルサ段１０１は、無線周波数電源（例えば、ＲＦ発生器）を含んでよい。

図４は、高電圧パルシング回路（例えば、高電圧パルシング回路１００又は高電圧パルシング回路３００）が発生させる波形の例を示す。ウェーハ波形４０５はウェーハ上の電圧を表し、チャック波形４１０はチャック上の電圧である。ウェーハ波形４０５は、図３の回路図の１２２というラベルの位置で測定される。チャック波形４１０は、図３の回路図の１２１というラベルの位置で測定される。図示のように、パルシング中の、チャック波形４１０とウェーハ波形４０５との差は約４ｋＶである。ピーク電圧が２ｋＶを超えており、このことは、処理チャンバ内のチャック上のウェーハに損傷を引き起こす可能性がある。

図４の波形は、約１０秒の６個のバーストを示しており、各バースト中に複数のパルスがある。

図５は、幾つかの実施形態による高電圧パルシング回路５００の回路図である。高電圧パルシング回路５００は、高電圧パルシング回路３００と似ている。パルサ段１１０、抵抗出力段１０２、及び／又はＤＣバイアス回路１０４が高電圧パルシング回路を構成してよい。リード段１０３又は第２リード段１０５も高電圧パルシング回路に含まれてよい。プラズマ負荷１０６は、処理チャンバ内にプラズマ負荷を含んでよい。

この例では、バイアス補償回路１１４は受動バイアス補償回路であり、バイアス補償ダイオード５０５及びバイアス補償キャパシタ５１０を含んでよい。バイアス補償ダイオード５０５は、オフセット電源電圧Ｖ１と直列に配置されてよい。バイアス補償キャパシタ５１０は、オフセット電源電圧Ｖ１及び抵抗Ｒ２の一方又は両方の両端に配置されてよい。バイアス補償キャパシタ５１０は、キャパシタンスが１００ｎＦ～１００μＦより小さくてよく、例えば、約１００μＦ、５０μＦ、２５μＦ、１０μＦ、２μＦ、５００ｎＦ、２００ｎＦ等より小さくてよい。

幾つかの実施形態では、バイアス補償ダイオード５０５は、１０Ｈｚ～１０ｋＨｚの周波数の、１０Ａ～１ｋＡの電流を通してよい。

幾つかの実施形態では、バイアスキャパシタＣ１２は、（例えば、１２５というラベルの位置の）パルサ段１０１の出力と（例えば、１２４というラベルの位置の）電極上の電圧との間の電圧オフセットを可能にしてよい。動作時には、電極は、例えば、バースト中は－２ｋＶのＤＣ電圧であってよく、一方、ナノ秒パルサの出力は、パルス中の＋６ｋＶとパルス間の０ｋＶとを交互に繰り返す。

バイアスキャパシタＣ１２は、例えば、キャパシタンスが約１００ｎＦ、１０ｎＦ、１ｎＦ、１００μＦ、１０μＦ、１μＦ等であってよい。抵抗Ｒ２は、例えば、抵抗が高くてよく、例えば、抵抗が約１ｋΩ、１０ｋΩ、１００ｋΩ、１ＭΩ、１０ＭΩ、１００ＭΩ等であってよい。

幾つかの実施形態では、バイアス補償キャパシタ５１０及びバイアス補償ダイオード５０５は、（例えば、１２５というラベルの位置の）パルサ段１０１の出力と（例えば、１２４というラベルの位置の）電極上の電圧との間の電圧オフセットが各バーストの開始時に確立されて、必要とされる平衡状態に達することを可能にしてよい。例えば、複数の高電圧パルス（例えばおそらく約５～１００個）にわたる各バーストの開始時にキャパシタＣ１２からバイアス補償キャパシタ５１０内に電荷が移動して、回路内の適正な電圧が確立される。

幾つかの実施形態では、補正されない限り、出力の結果として電圧オーバシュート又は電圧垂下が発生する可能性がある。電圧オーバシュートが発生する可能性があるのは、例えば、バーストの開始時に、位置１２１の電圧及び位置１２４の電圧が上昇して所望の値（例えば２ｋＶ）を超えた場合である。（例えば、５ｍｓ前後の）バースト全体を通して電圧垂下が発生する可能性があるのは、位置１２４の電圧がバースト全体を通して下向きにシフトした場合である（例えば、ピークツーピーク電圧は変わらない）。電圧垂下によって、位置１２１の電圧は所望の値から最大１．５ｋＶ低下する可能性がある。理想的には、位置１２４の電圧はフラットでなければならない（即ち、電圧オーバシュート又は電圧垂下は最小化又は阻止されなければならない）。

幾つかの実施形態では、位置１２４の電圧は、位置１２１の電圧を決して超えてはならない。これは、その電圧が本質的にはそのダイオードにおいて、バイアス補償キャパシタ５１０によって、クランプされる為である。各バーストの開始時には、パルサ段１１０は、バイアスキャパシタＣ１２にかかる電圧を変化させる為に、ダイオード５０５及びバイアス補償キャパシタ５１０を通るパルサ段１１０の出力電流のほぼ全てを駆動してよい。但し、この経路に測定可能なほどの浮遊インダクタンス（例えば、Ｌ２２、Ｌ２３、及びＬ２４の合計）がある場合には、このインダクタンスが電圧を低下させ、電流の流れを妨げる可能性がある。これにより、位置１２４の電圧が上昇すること（位置１２４での電圧オーバシュート）、又は位置１２４の電圧によって電流が代わりに位置１２１に流れてプラズマ負荷がチャックを充電すること（位置１２１での電圧オーバシュート）が可能になりうる。

幾つかの実施形態では、電圧垂下又は電圧オーバシュートは、浮遊インダクタンス（例えば、後述のインダクタンスＬ２２、Ｌ２３、及びＬ２４）の合計を制限することによって解決可能である。幾つかの実施形態では、浮遊インダクタンスＬ２２、Ｌ２３、及びＬ２４の合計は、わずか５０ｎＨである可能性がある。このインダクタンスは、例えば、オーバシュートを４００Ｖ以下に抑えることに役立ちうる。

幾つかの実施形態では、ダイオード５０５及びバイアス補償キャパシタ５１０は、電流がＵ字状経路を流れるように、ストリップ線路の形に配置されてよい。ストリップ線路は、例えば、ＰＣＢの内層上の２つの接地面の間に懸架された誘電体材料に囲まれた伝送線パターンであってよい。幾つかの実施形態では、ダイオード５０５とバイアス補償キャパシタ５１０との間の分離が最大化されてよい。幾つかの実施形態では、ダイオード５０５及びバイアス補償キャパシタ５１０は、可能な限り幅広の（例えば、１０、８、６、４、３、２、１、１／２インチ幅の）ストリップ線路を構成してよい。

幾つかの実施形態では、リードインダクタンスＬ２２は、点１２４をダイオード５０５の入力（例えば、浮遊インダクタンスＬ２２）につなぐことによって最小化又は排除することが可能である。

幾つかの実施形態では、リードインダクタンスＬ２４は、バイアス補償キャパシタ５１０の低い側（例えば、浮遊インダクタンスＬ２４）を接地に直接つなぐことによって最小化又は排除することが可能である。

この例では、バイアス補償回路１１４は、ダイオード５０５と１２４というラベルの位置との間の浮遊インダクタンスＬ２２、ダイオード５０５とバイアス補償キャパシタ５１０との間の浮遊インダクタンスＬ２３、又はバイアス補償キャパシタ５１０と接地との間の浮遊インダクタンスＬ２４を含む。回路５００は、プラズマ側インダクタンスＬ_ｐ及びスイッチ側インダクタンスＬ_ｓを含む。プラズマ側浮遊インダクタンスＬ_ｐは、例えば、浮遊インダクタンスであれ、寄生インダクタンスであれ、バイアス補償回路１１４とプラズマ負荷１０６との間の全ての素子のインダクタンス（例えば、Ｌ７及び他の任意の浮遊インダクタンス）であれ、回路のこの側にある全てのインダクタンスを含んでよい。スイッチ側インダクタンスＬｓは、例えば、浮遊インダクタンスであれ、寄生インダクタンスであれ、バイアス補償回路１１４とスイッチＳ１との間の全ての素子のインダクタンス（例えば、インダクタ１９１５、インダクタＬ１、インダクタ１９４０、インダクタＬ２、及び／又はインダクタＬ６、並びに他の任意の浮遊インダクタンスの単独又は組み合わせ）であれ、回路のこの側にある全てのインダクタンスを含んでよい。

幾つかの実施形態では、スイッチ側インダクタンスＬｓは、プラズマ側浮遊インダクタンスＬｐより大きくなければならない。幾つかの実施形態では、プラズマ側浮遊インダクタンスＬｐは、スイッチ側インダクタンスＬｓの２０％である。幾つかの実施形態では、プラズマ側浮遊インダクタンスＬｐは、約１ｎＨ、１０ｎＨ、１００ｎＨ、１μＨ等より小さい。

幾つかの実施形態では、浮遊インダクタンスＬ２２は、インダクタンスが約１ｎＨ、１０ｎＨ、１００ｎＨ、１μＨ等より小さい。幾つかの実施形態では、浮遊インダクタンスＬ２３は、インダクタンスが約１ｎＨ、１０ｎＨ、１００ｎＨ、１μＨ等より小さい。幾つかの実施形態では、浮遊インダクタンスＬ２４は、インダクタンスが約１ｎＨ、１０ｎＨ、１００ｎＨ、１μＨ等より小さい。幾つかの実施形態では、浮遊インダクタンスＬ２２、Ｌ２３、及びＬ２４の合計は、約１ｎＨ、１０ｎＨ、１００ｎＨ、１μＨ等より小さい。

幾つかの実施形態では、浮遊インダクタンスＬ２２、Ｌ２３、又はＬ２４は、様々な方法で最小化できる。例えば、浮遊インダクタンスＬ２２、Ｌ２３、又はＬ２４に沿う導体は、業界標準より幅広であってよく、例えば、１／８、１／４、３／８、１／２、１、２．５、５インチ等より幅広であってよい。別の例として、様々な回路素子（例えば、ダイオード５０５又はバイアス補償キャパシタ５１０）が、並列又は直列の複数のダイオード又はキャパシタを含んでよい。

幾つかの実施形態では、素子間距離を最小化することによって浮遊インダクタンスを減らすことが可能である。例えば、様々なバイアス補償回路素子同士の間の上部導体と下部導体は、約１、２、５、１５、２０、２５、３０、３５、４０ｃｍより短い距離だけ隔てられてよい。別の例として、ダイオード５０５を含むディスクリート素子は、１２４というラベルの位置又は接地から１０、８、６、４、３、２、１、１／２インチ未満以内に配置されてよい。別の例として、バイアス補償キャパシタ５１０を含むディスクリート素子は、１２４というラベルの位置又は接地から１０、８、６、４、３、２、１、１／２インチ未満以内に配置されてよい。

幾つかの実施形態では、ダイオード５０５及び／又はバイアス補償キャパシタ５１０の一方又は両方を含むディスクリート素子の体積は、１２００、１０００、７５０、５００立方センチメートルより小さくてよい。

幾つかの実施形態では、抵抗５１５は、ダイオード５０５の全体にわたって含まれてよい。幾つかの実施形態では、抵抗５１５は、抵抗値が約１ｋΩ～１ＭΩより小さくてよく、例えば、約１００ｋΩより小さくてよい。

幾つかの実施形態では、バイアス補償キャパシタ５１０は、キャパシタンスが約１μＦ未満又は約１ｍＦ未満であってよい。バイアス補償キャパシタ５１０は、浮遊インダクタンスが約１ｎＨ、１０ｎＨ、１００ｎＨ、１μＨ等より小さくてよい。

図６は、高電圧パルシング回路５００が発生させる波形の例を示す。図示のように、ウェーハ波形６０５とチャック波形６１０との間の電圧バイアスは、パルスバースト中は固定されたままになるが、バースト後は充電されたままになる。この例では、パルシング中のウェーハ波形６０５とチャック波形６１０との差は約２ｋＶより小さく、これは許容範囲内でありうる。しかしながら、この例では、パルス間のウェーハ波形６０５とチャック波形６１０との差は約７ｋＶより大きく、これは許容範囲外でありうる。

図６の波形は、約１０秒の６個のバーストを示しており、各バースト中に複数のパルスがある。

図７は、幾つかの実施形態による高電圧パルシング回路７００の回路図である。高電圧パルシング回路７００は、高電圧パルシング回路５００と似ており、第２のパルサ回路７０５を含む。パルサ段１１０、抵抗出力段１０２、第２のパルサ７０１、第２のパルサ回路７０５、又はＤＣバイアス回路１０４が高電圧パルシング回路を構成してよい。

第２のパルサ回路７０５は、バイアス補償回路１１４、又はバイアス補償回路１１４に似ている構成要素を含んでよい。

第２のパルサ回路７０５は、第２のパルサ７０１を含んでよい。第２のパルサ７０１は、例えば、図１又は図３のいずれかに示されたパルサ段１１０の１つ以上又は全ての構成要素を含んでよい。例えば、パルサ段１１０は、本文書（例えば、図１５及び関連の段落）に開示のナノ秒パルサ又は高電圧スイッチを含んでよい。幾つかの実施形態では、第２のパルサ７０１は、パルサ段１０１がパルシングしているとき（例えば、バースト中）にオフになるように構成されてよく、第２のパルサ７０１は、パルサ段１０１がパルシングしていないとき（例えば、バースト間）にオンになるように構成されてよい。

第２のパルサ回路７０５は、変圧器Ｔ２の二次側にインダクタＬ９を含んでもよく、スイッチ７１０は電圧源Ｖ６と結合されてよい。インダクタＬ９は、第２のパルサ回路７０５の浮遊インダクタンスを表してよく、インダクタンスが小さくてよく、例えば、約５００ｎＨ、２５０ｎＨ、１００ｎＨ、５０ｎＨ、２５ｎＨ等より小さくてよい。幾つかの実施形態では、電圧源Ｖ６はスイッチ７１０用のトリガを表してよい。

幾つかの実施形態では、第２のパルサ回路７０５はブロッキングダイオードＤ７を含んでよい。ブロッキングダイオードＤ７は、例えば、スイッチ７１０からプラズマ負荷１０６に電流が流れるようにしてよい。キャパシタＣ１４は、例えば、ブロッキングダイオードＤ７の浮遊キャパシタンスを表してよい。キャパシタＣ１４のキャパシタンスは、例えば、小さくてよく、例えば、約１ｎＦ、５００ｐＦ、２００ｐＦ、１００ｐＦ、５０ｐＦ、２５ｐＦ等より小さくてよい。

幾つかの実施形態では、スイッチ７１０は、パルサ段１１０がパルシングしている間は開いてよく、パルサ段１１０がパルシングしていないときは、パルサ段から与えられる電圧をオフセット（又はバイアス）する為に閉じてよい。

幾つかの実施形態では、スイッチ７１０は、高電圧を一斉に開閉するように直列に配置された複数のスイッチを含んでよい。幾つかの実施形態では、スイッチ７１０は、図１５に示した高電圧スイッチ１５００を含んでよい。別の例として、高電圧スイッチ９０５は、例えば、あらゆる目的の為に完全な形で本開示に組み込まれている、２０１８年１１月１日に出願された米国特許出願第１６／１７８，５６５号、件名「絶縁電源を有する高電圧スイッチ（Ｈｉｇｈ Ｖｏｌｔａｇｅ Ｓｗｉｔｃｈ ｗｉｔｈ Ｉｓｏｌａｔｅｄ Ｐｏｗｅｒ）」に記載の任意のスイッチを含んでよい。

この例では、バイアス補償回路１１４は、ダイオード５０５と１２４というラベルの位置との間の浮遊インダクタンスＬ２２、ダイオード５０５とバイアス補償キャパシタ５１０との間の浮遊インダクタンスＬ２３、又はバイアス補償キャパシタ５１０と接地との間の浮遊インダクタンスＬ２４を含む。高電圧パルシング回路７００は、プラズマ側インダクタンスＬｐ及びスイッチ側インダクタンスＬｓを含む。プラズマ側浮遊インダクタンスＬｐは、例えば、浮遊インダクタンスであれ、寄生インダクタンスであれ、バイアス補償回路１１４とプラズマ負荷１０６との間の全ての素子のインダクタンス（例えば、Ｌ７及び他の任意の浮遊インダクタンス）であれ、回路のこの側にある全てのインダクタンスを含んでよい。スイッチ側インダクタンスＬ_ｓは、例えば、浮遊インダクタンスであれ、寄生インダクタンスであれ、バイアス補償回路１１４とスイッチＳ１との間の全ての素子のインダクタンス（例えば、インダクタ１９１５、インダクタＬ１、インダクタ１９４０、インダクタＬ２、及び／又はインダクタＬ６、並びに他の任意の浮遊インダクタンスの単独又は組み合わせ）であれ、回路のこの側にある全てのインダクタンスを含んでよい。

幾つかの実施形態では、スイッチ側インダクタンスＬｓは、プラズマ側浮遊インダクタンスＬｐより大きくなければならない。幾つかの実施形態では、プラズマ側浮遊インダクタンスＬｐは、スイッチ側インダクタンスＬｓの２０％である。幾つかの実施形態では、プラズマ側浮遊インダクタンスＬｐは、約１ｎＨ、１０ｎＨ、１００ｎＨ、１μＨ等より小さい。

幾つかの実施形態では、浮遊インダクタンスＬ２２は、インダクタンスが約１ｎＨ、１０ｎＨ、１００ｎＨ、１μＨ等より小さい。幾つかの実施形態では、浮遊インダクタンスＬ２３は、インダクタンスが約１ｎＨ、１０ｎＨ、１００ｎＨ、１μＨ等より小さい。幾つかの実施形態では、浮遊インダクタンスＬ２４は、インダクタンスが約１ｎＨ、１０ｎＨ、１００ｎＨ、１μＨ等より小さい。幾つかの実施形態では、浮遊インダクタンスＬ２２、Ｌ２３、及びＬ２４の合計は、約１ｎＨ、１０ｎＨ、１００ｎＨ、１μＨ等より小さい。

幾つかの実施形態では、浮遊インダクタンスＬ２２、Ｌ２３、又はＬ２４は、様々な方法で最小化できる。例えば、浮遊インダクタンスＬ２２、Ｌ２３、又はＬ２４に沿う導体は、業界標準より幅広であってよく、例えば、１／８、１／４、３／８、１／２、１、２．５、５インチ等より幅広であってよい。別の例として、様々な回路素子（例えば、ダイオード５０５又はバイアス補償キャパシタ５１０）が、並列又は直列の複数のダイオード又はキャパシタを含んでよい。

幾つかの実施形態では、素子間距離を最小化することによって浮遊インダクタンスを減らすことが可能である。例えば、様々なバイアス補償回路素子同士の間の上部導体と下部導体は、約１、２、５、１５、２０、２５、３０、３５、４０ｃｍより短い距離だけ隔てられてよい。別の例として、ダイオード５０５を含むディスクリート素子は、１２４というラベルの位置又は接地から１０、８、６、４、３、２、１、１／２インチ未満以内に配置されてよい。別の例として、バイアス補償キャパシタ５１０を含むディスクリート素子は、１２４というラベルの位置又は接地から１０、８、６、４、３、２、１、１／２インチ未満以内に配置されてよい。

幾つかの実施形態では、ダイオード５０５及び／又はバイアス補償キャパシタ５１０の一方又は両方を含むディスクリート素子の体積は、１２００、１０００、７５０、５００立方センチメートルより小さくてよい。

幾つかの実施形態では、バイアス補償キャパシタ５１０は、キャパシタンスが約１μＦ未満又は約１ｍＦ未満であってよい。バイアス補償キャパシタ５１０は、浮遊インダクタンスが約１ｎＨ、１０ｎＨ、１００ｎＨ、１μＨ等より小さくてよい。

図８は、高電圧パルシング回路７００が発生させる波形の例を示す。ウェーハ波形８０５はウェーハ上の電圧を表し、チャック波形８１０はチャック上の電圧である。ウェーハ波形８０５はウェーハにおいて測定され、ウェーハは、図７の回路図では１２２というラベルの位置で示されている。チャック波形８１０はチャックにおいて測定され、チャックは、図７の回路図では位置１２１で示されている。バイアス波形８１５は、図７の回路図の１２４というラベルの位置で測定される。この例では、バイアス補償キャパシタ５１０は放電しており、バイアスキャパシタを再充電する為には、数キロワットの電力を必要とする可能性があり、その為には、例えば、Ｖ２より高い電源を含む第２のパルサ回路７０５を必要とする可能性がある。

図８の波形は、約１０秒の６個のバーストを示しており、各バースト中に複数のパルスがある。

図９は、幾つかの実施形態による高電圧パルシング回路９００の回路図である。高電圧パルシング回路９００は、高電圧パルシング回路１００と似ている。パルサ段１１０、抵抗出力段１０２、及び／又はバイアス補償回路９１４が高電圧パルシング回路を構成してよい。

この実施形態では、バイアス補償回路９１４は高電圧スイッチ９０５を含んでよく、高電圧スイッチ９０５は、バイアス補償ダイオード５０５の両端に結合されており、電源Ｖ１と結合されている。幾つかの実施形態では、高電圧スイッチ９０５は、高電圧を一斉に開閉するように直列に配置された複数の高電圧スイッチ９０５を含んでよい。例えば、高電圧スイッチ９０５は、図１５に示した高電圧スイッチ１５００を含んでよい。幾つかの実施形態では、高電圧スイッチ９０５はスイッチトリガＶ４と結合されてよい。

高電圧スイッチ９０５は、バイアス補償インダクタＬ４及び抵抗Ｒ１１の一方又は両方と直列に結合されてよい。バイアス補償インダクタＬ４は、高電圧スイッチ９０５を通るピーク電流を制限することが可能である。バイアス補償インダクタＬ４は、例えば、インダクタンスが約１００ｎＨより小さくてよく、例えば、約２５０ｎＨ、１００ｎＨ、５０ｎＨ、２５ｎＨ、１０ｎＨ、５ｎＨ、１ｎＨ等より小さくてよい。抵抗Ｒ１１は、例えば、電力放散を抵抗出力段１０２にシフトすることが可能である。抵抗Ｒ１１の抵抗は、約１，０００オーム、５００オーム、２５０オーム、１００オーム、５０オーム、１０オーム等より小さくてよい。幾つかの実施形態では、バイアス補償インダクタＬ４は、ダイオードＤ１０及び抵抗Ｒ１１と直列に配置されている。

幾つかの実施形態では、高電圧スイッチ９０５はスナバ回路を含んでよい。スナバ回路は、抵抗Ｒ９、スナバダイオードＤ８、スナバキャパシタＣ１５、及びスナバ抵抗Ｒ１０を含んでよい。

幾つかの実施形態では、抵抗Ｒ８は、オフセット電源電圧Ｖ１の浮遊抵抗を表してよい。抵抗Ｒ８は、例えば、抵抗が高くてよく、例えば、抵抗が約１０ｋΩ、１００ｋΩ、１ＭΩ、１０ＭΩ、１００ＭΩ、１ＧΩ等であってよい。

幾つかの実施形態では、高電圧スイッチ９０５は、高電圧を一斉に開閉するように直列に配置された複数のスイッチを含んでよい。例えば、高電圧スイッチ９０５は、図１５に示した高電圧スイッチ１５００を含んでよい。別の例として、高電圧スイッチ９０５は、例えば、あらゆる目的の為に完全な形で本開示に組み込まれている、２０１８年１１月１日に出願された米国特許出願第１６／１７８，５６５号、件名「絶縁電源を有する高電圧スイッチ（Ｈｉｇｈ Ｖｏｌｔａｇｅ Ｓｗｉｔｃｈ ｗｉｔｈ Ｉｓｏｌａｔｅｄ Ｐｏｗｅｒ）」に記載の任意のスイッチを含んでよい。

幾つかの実施形態では、高電圧スイッチ９０５は、パルサ段１１０がパルシングしている間は開いてよく、パルサ段１１０がパルシングしていないときは閉じてよい。例えば、高電圧スイッチ９０５が閉じているときには、バイアス補償ダイオード５０５の両端を電流が短絡して流れることが可能である。この電流を短絡させることにより、ウェーハとチャックとの間のバイアスを２ｋＶより小さくすることを可能にでき、これは許容範囲内でありうる。

幾つかの実施形態では、高電圧スイッチ９０５は、電極電圧（１２４というラベルの位置）及びウェーハ電圧（１２２というラベルの位置）が、チャック電位（１２１というラベルの位置）まで素早く（例えば、約１００ｎｓ、２００ｎｓ、５００ｎｓ、１μｓより短時間で）復旧することを可能にできる。このことを、例えば、図１０、１１Ａ、及び１１Ｂに示す。

この例では、バイアス補償回路９１４は、ダイオード５０５と１２４というラベルの位置との間の浮遊インダクタンスＬ２２、ダイオード５０５とバイアス補償キャパシタ５１０との間の浮遊インダクタンスＬ２３、又はバイアス補償キャパシタ５１０と接地との間の浮遊インダクタンスＬ２４を含む。高電圧パルシング回路９００は、プラズマ側インダクタンスＬｐ及びスイッチ側インダクタンスＬｓを含む。プラズマ側浮遊インダクタンスＬｐは、例えば、浮遊インダクタンスであれ、寄生インダクタンスであれ、バイアス補償回路９１４とプラズマ負荷１０６との間の全ての素子のインダクタンス（例えば、Ｌ７及び他の任意の浮遊インダクタンス）であれ、回路のこの側にある全てのインダクタンスを含んでよい。スイッチ側インダクタンスＬ_ｓは、例えば、浮遊インダクタンスであれ、寄生インダクタンスであれ、バイアス補償回路９１４とスイッチＳ１との間の全ての素子のインダクタンス（例えば、インダクタ１９１５、インダクタＬ１、インダクタ１９４０、インダクタＬ２、及び／又はインダクタＬ６、並びに他の任意の浮遊インダクタンスの単独又は組み合わせ）であれ、回路のこの側にある全てのインダクタンスを含んでよい。

幾つかの実施形態では、スイッチ側インダクタンスＬｓは、プラズマ側浮遊インダクタンスＬｐより大きくなければならない。幾つかの実施形態では、プラズマ側浮遊インダクタンスＬｐは、スイッチ側インダクタンスＬｓの２０％である。幾つかの実施形態では、プラズマ側浮遊インダクタンスＬｐは、約１ｎＨ、１０ｎＨ、１００ｎＨ、１μＨ等より小さい。

幾つかの実施形態では、浮遊インダクタンスＬ２２は、インダクタンスが約１ｎＨ、１０ｎＨ、１００ｎＨ、１μＨ等より小さい。幾つかの実施形態では、浮遊インダクタンスＬ２３は、インダクタンスが約１ｎＨ、１０ｎＨ、１００ｎＨ、１μＨ等より小さい。幾つかの実施形態では、浮遊インダクタンスＬ２４は、インダクタンスが約１ｎＨ、１０ｎＨ、１００ｎＨ、１μＨ等より小さい。幾つかの実施形態では、浮遊インダクタンスＬ２２、Ｌ２３、及びＬ２４の合計は、約１ｎＨ、１０ｎＨ、１００ｎＨ、１μＨ等より小さい。

幾つかの実施形態では、浮遊インダクタンスＬ２２、Ｌ２３、又はＬ２４は、様々な方法で最小化できる。例えば、浮遊インダクタンスＬ２２、Ｌ２３、又はＬ２４に沿う導体は、業界標準より幅広であってよく、例えば、１／８、１／４、３／８、１／２、１、２．５、５インチ等より幅広であってよい。別の例として、様々な回路素子（例えば、ダイオード５０５又はバイアス補償キャパシタ５１０）が、並列又は直列の複数のダイオード又はキャパシタを含んでよい。幾つかの実施形態では、様々なバイアス補償回路素子同士の間の上部導体と下部導体は、約１、２、５、１５、２０、２５、３０、３５、４０ｃｍより短い距離だけ隔てられてよい。

幾つかの実施形態では、バイアス補償キャパシタ５１０は、キャパシタンスが約１μＦ未満又は約１ｍＦ未満であってよい。バイアス補償キャパシタ５１０は、浮遊インダクタンスが約１ｎＨ、１０ｎＨ、１００ｎＨ、１μＨ等より小さくてよい。

バイアス補償インダクタＬ４は、例えば、インダクタンスが約１００ｎＨより小さくてよく、例えば、約２５０ｎＨ、１００ｎＨ、５０ｎＨ、２５ｎＨ、１０ｎＨ、５ｎＨ、１ｎＨ等より小さくてよい。幾つかの実施形態では、ダイオード５０５及び／又はバイアス補償キャパシタ５１０の一方又は両方を含むディスクリート素子の体積は、１２００、１０００、７５０、５００立方センチメートルより小さくてよい。

幾つかの実施形態では、抵抗５１５は、ダイオード５０５の全体にわたって含まれてよい。幾つかの実施形態では、抵抗５１５は、抵抗値が約１ｋΩ～１ＭΩより小さくてよく、例えば、約１００ｋΩより小さくてよい。

幾つかの実施形態では、高電圧スイッチ９０５及び／又はダイオードＤ８は、多少の寄生（又は浮遊）キャパシタンスを有しうる。この寄生キャパシタンスは、例えば、バイアス補償インダクタＬ４との関連で多少のリンギングを引き起こしうる。このリンギングは、例えば、バイアス補償キャパシタ５１０において多少の電圧垂下を引き起こしうる。幾つかの実施形態では、バイアス補償インダクタＬ４のインダクタンスを低く保つことにより、バイアス補償キャパシタ５１０における電圧垂下を最小化又は排除できる。幾つかの実施形態では、バイアス補償キャパシタ５１０におけるあらゆる電圧垂下を更に低減又は最小化する為に、ダイオードＤ１０が、バイアス補償インダクタＬ４とともに、又はバイアス補償インダクタＬ４とともに適切な場所で使用されてよい。

インダクタンスの値及び／又は配置によっては、例えば、インダクタＬ５からキャパシタＣ２内へのオーバシュート、Ｃ２内へのリンギング、キャパシタＣ２又はキャパシタＣ１とインダクタＬ５との共振リンギング、又はＬ４と、高電圧スイッチ９０５及び／又はダイオードＤ８の寄生キャパシタンスとの相互作用によって引き起こされる垂下を補償又は補正することが可能である。

図１０は、幾つかの実施形態による、高電圧パルシング回路９００が発生させる波形の例を示す。ウェーハ波形１００５はウェーハ上の電圧を表し、チャック波形１０１０はチャック上の電圧を表し、バイアス波形１０１５は、バイアス補償回路９１４からの電圧を表す。ウェーハ波形１００５は、図９の回路図の１２２というラベルの位置で測定される。チャック波形１０１０は、図９の回路図の１２１というラベルの位置で測定される。バイアス波形１０１５は、図９の回路図の１２４というラベルの位置で測定される。

図１０の波形は、約１０秒の６個のバーストを示しており、各バースト中に複数のパルスがある。

図１１Ａ及び図１１Ｂは、幾つかの実施形態による高電圧パルシング回路９００からの波形の例を示す。図１１Ａは、３４０個のパルスを有する単発バーストを示しており、図１１Ｂは、バースト中の幾つかのパルスを示している。波形１１０５は、電極（図９の１２４というラベルの位置）の電圧を示しており、波形１１１０は、ウェーハ（図９の１２２というラベルの位置）の電圧を示している。電極の電圧とウェーハの電圧が約２ｋＶの一定オフセットを保つ傾向があることに注目されたい。これらの波形は又、しばらく後に次のバーストが始まるまでのパルスがオフの間に電圧がＤＣ値に戻る様子を示している。

図１２は、幾つかの実施形態による高電圧パルシング回路１２００の回路図である。高電圧パルシング回路１２００は、高電圧パルシング回路９００と似ている。パルサ段１１０、抵抗出力段１０２、及び／又はバイアス補償回路１２１４が高電圧パルシング回路を構成してよい。

幾つかの実施形態では、バイアス補償回路１２１４は、バイアス補償ダイオード５０５の両端に（即ち、バイアス補償ダイオード５０５と並列に）配置された４つの高電圧スイッチ段（スイッチ１２２０、１２２５、１２３０、及び１２３５を含む）を含んでよい。各スイッチ段は、スイッチ（例えば、スイッチ１２２０、１２２５、１２３０、及び１２３５）と電圧共有抵抗（例えば、抵抗Ｒ１５、Ｒ１６、Ｒ１７、及びＲ１８）とを含む。抵抗Ｒ１１及びバイアス補償インダクタＬ４の一方又は両方が、スイッチ段と直列に配置される。バイアス補償インダクタＬ４は、例えば、インダクタンスが約１００ｎＨより小さくてよく、例えば、約２５０ｎＨ、１００ｎＨ、５０ｎＨ、２５ｎＨ、１０ｎＨ、５ｎＨ、１ｎＨ等より小さくてよい。

幾つかの実施形態では、スイッチ１２２０、１２２５、１２３０、及び１２３５は、パルサ段１１０がパルシングしている間は開いてよく、パルサ段１１０がパルシングしていないときは閉じてよい。例えば、スイッチ１２２０、１２２５、１２３０、及び１２３５が閉じているときには、バイアス補償ダイオード５０５の両端を電流が短絡して流れることが可能である。この電流を短絡させることにより、ウェーハとチャックとの間のバイアスを２ｋＶより小さくすることを可能にでき、これは許容範囲内でありうる。

各スイッチ１２２０、１２２５、１２３０、及び１２３５は、高電圧を一斉に開閉するように直列に配置された複数のスイッチを含んでよい。例えば、各スイッチ１２２０、１２２５、１２３０、及び１２３５は、集合的又は個別に、例えば、図１５に示した高電圧スイッチ１５００を含んでよい。別の例として、各スイッチ１２２０、１２２５、１２３０、及び１２３５は、集合的又は個別に、例えば、あらゆる目的の為に完全な形で本開示に組み込まれている、２０１８年１１月１日に出願された米国特許出願第１６／１７８，５６５号、件名「絶縁電源を有する高電圧スイッチ（Ｈｉｇｈ Ｖｏｌｔａｇｅ Ｓｗｉｔｃｈ ｗｉｔｈ Ｉｓｏｌａｔｅｄ Ｐｏｗｅｒ）」に記載の任意のスイッチを含んでよい。

幾つかの実施形態では、電圧共有抵抗（例えば、抵抗Ｒ１５、Ｒ１６、Ｒ１７、及びＲ１８）は、抵抗が高くてよく、例えば、抵抗が約１ｋΩ、１０ｋΩ、１００ｋΩ、１ＭΩ、１０ＭΩ、１００ＭΩ等であってよい。

この例では４つの高電圧スイッチ段を示しているが、任意の数の高電圧スイッチ段が使用されてよい。

この例では、バイアス補償回路１２１４は、ダイオード５０５と１２４というラベルの位置との間の浮遊インダクタンスＬ２２、ダイオード５０５とバイアス補償キャパシタ５１０との間の浮遊インダクタンスＬ２３、又はバイアス補償キャパシタ５１０と接地との間の浮遊インダクタンスＬ２４を含む。高電圧パルシング回路１２００は、プラズマ側インダクタンスＬ_ｐ及びスイッチ側インダクタンスＬ_ｓを含む。プラズマ側浮遊インダクタンスＬ_ｐは、例えば、浮遊インダクタンスであれ、寄生インダクタンスであれ、バイアス補償回路１２１４とプラズマ負荷１０６との間の全ての素子のインダクタンス（例えば、Ｌ７及び他の任意の浮遊インダクタンス）であれ、回路のこの側にある全てのインダクタンスを含んでよい。スイッチ側インダクタンスＬｓは、例えば、浮遊インダクタンスであれ、寄生インダクタンスであれ、バイアス補償回路１２１４とスイッチＳ１との間の全ての素子のインダクタンス（例えば、インダクタＬ３、インダクタ１９１５、インダクタ１９４０、インダクタＬ２、及びインダクタＬ６、並びに他の任意の浮遊インダクタンス）であれ、回路のこの側にある全てのインダクタンスを含んでよい。

幾つかの実施形態では、スイッチ側インダクタンスＬｓは、プラズマ側浮遊インダクタンスＬｐより大きくなければならない。幾つかの実施形態では、プラズマ側浮遊インダクタンスＬｐは、スイッチ側インダクタンスＬｓの２０％である。幾つかの実施形態では、プラズマ側浮遊インダクタンスＬｐは、約１ｎＨ、１０ｎＨ、１００ｎＨ、１μＨ等より小さい。

幾つかの実施形態では、浮遊インダクタンスＬ２２は、インダクタンスが約１ｎＨ、１０ｎＨ、１００ｎＨ、１μＨ等より小さい。幾つかの実施形態では、浮遊インダクタンスＬ２３は、インダクタンスが約１ｎＨ、１０ｎＨ、１００ｎＨ、１μＨ等より小さい。幾つかの実施形態では、浮遊インダクタンスＬ２４は、インダクタンスが約１ｎＨ、１０ｎＨ、１００ｎＨ、１μＨ等より小さい。幾つかの実施形態では、浮遊インダクタンスＬ２２、Ｌ２３、及びＬ２４の合計は、約１ｎＨ、１０ｎＨ、１００ｎＨ、１μＨ等より小さい。

幾つかの実施形態では、浮遊インダクタンスＬ２２、Ｌ２３、又はＬ２４は、様々な方法で最小化できる。例えば、浮遊インダクタンスＬ２２、Ｌ２３、又はＬ２４に沿う導体は、業界標準より幅広であってよく、例えば、１／８、１／４、３／８、１／２、１、２．５、５インチ等より幅広であってよい。別の例として、様々な回路素子（例えば、ダイオード５０５又はバイアス補償キャパシタ５１０）が、並列又は直列の複数のダイオード又はキャパシタを含んでよい。幾つかの実施形態では、様々なバイアス補償回路素子同士の間の上部導体と下部導体は、約１、２、５、１５、２０、２５、３０、３５、４０ｃｍより短い距離だけ隔てられてよい。

幾つかの実施形態では、バイアス補償キャパシタ５１０は、キャパシタンスが約１μＦ未満又は約１ｍＦ未満であってよい。バイアス補償キャパシタ５１０は、浮遊インダクタンスが約１ｎＨ、１０ｎＨ、１００ｎＨ、１μＨ等より小さくてよい。

幾つかの実施形態では、バイアス補償インダクタＬ４は、例えば、インダクタンスが約１００μＨより小さくてよく、例えば、約５０μＨ、２５μＨ、１０μＨ、５μＨ、１μＨ、０．５μＨ、０．２５μＨ等より小さくてよい。

幾つかの実施形態では、ダイオード５０５及び／又はバイアス補償キャパシタ５１０の一方又は両方を含むディスクリート素子の体積は、１２００、１０００、７５０、５００立方センチメートルより小さくてよい。

幾つかの実施形態では、抵抗５１５は、ダイオード５０５の全体にわたって含まれてよい。幾つかの実施形態では、抵抗５１５は、抵抗値が約１ｋΩ～１ＭΩより小さくてよく、例えば、約１００ｋΩより小さくてよい。

幾つかの実施形態では、スイッチ１２２０、２２２５、１２３０、及び１２３５は、多少の寄生（又は浮遊）キャパシタンスを有しうる。この寄生キャパシタンスは、例えば、バイアス補償インダクタＬ４との関連で多少のリンギングを引き起こしうる。このリンギングは、例えば、バイアス補償キャパシタ５１０において多少の電圧垂下を引き起こしうる。幾つかの実施形態では、バイアス補償インダクタＬ４のインダクタンスを低く保つことにより、バイアス補償キャパシタ５１０における電圧垂下を最小化又は排除できる。幾つかの実施形態では、バイアス補償キャパシタ５１０におけるあらゆる電圧垂下を更に低減又は最小化する為に、ダイオードが、バイアス補償インダクタＬ４と並列に、又はバイアス補償インダクタＬ４とともに適切な場所で使用されてよい。

幾つかの実施形態では、パルサ段１０１は複数の高電圧バーストを発生させてよく、各バーストは複数の高電圧パルスを含む。スイッチ１２２０、２２２５、１２３０、及び１２３５は、各バースト中は開いてよく、バースト間では閉じてよい。

図１３は、幾つかの実施形態による高電圧パルシング回路１３００の回路図である。高電圧パルシング回路１３００は、高電圧パルシング回路１２００と似ている。パルサ段１１０、抵抗出力段１０２、及び／又はバイアス補償回路１３１４が高電圧パルシング回路を構成してよい。

この例では、バイアス補償回路１３１４はバイアス補償回路１２１４と似ている。この例では、バイアス補償回路１３１４の各スイッチモジュール（１２２０、１２２５、１２３０、及び１２３５）は、対応するスナバ回路を含んでよい。各スナバ回路は、スナバダイオード及びスナバキャパシタを含んでよい。幾つかの実施形態では、スナバダイオードは、スナバダイオードの両端に配置されたスナバ抵抗を含んでよい。各スイッチモジュールは、直列に配置された各スイッチの間で電圧が均等に共有されるようにすることが可能な抵抗を含んでよい。

この例では、バイアス補償回路１３１４は、ダイオード５０５と１２４というラベルの位置との間の浮遊インダクタンスＬ２２、ダイオード５０５とバイアス補償キャパシタ５１０との間の浮遊インダクタンスＬ２３、又はバイアス補償キャパシタ５１０と接地との間の浮遊インダクタンスＬ２４を含む。高電圧パルシング回路１３００は、プラズマ側インダクタンスＬｐ及びスイッチ側インダクタンスＬｓを含む。プラズマ側浮遊インダクタンスＬｐは、例えば、浮遊インダクタンスであれ、寄生インダクタンスであれ、バイアス補償回路１３１４とプラズマ負荷１０６との間の全ての素子のインダクタンス（例えば、Ｌ７及び他の任意の浮遊インダクタンス）であれ、回路のこの側にある全てのインダクタンスを含んでよい。スイッチ側インダクタンスＬｓは、例えば、浮遊インダクタンスであれ、寄生インダクタンスであれ、バイアス補償回路１３１４とスイッチＳ１との間の全ての素子のインダクタンス（例えば、インダクタ１９１５、インダクタＬ１、インダクタ１９４０、インダクタＬ２、及び／又はインダクタＬ６、並びに他の任意の浮遊インダクタンスの単独又は組み合わせ）であれ、回路のこの側にある全てのインダクタンスを含んでよい。

幾つかの実施形態では、スイッチ側インダクタンスＬｓは、プラズマ側浮遊インダクタンスＬｐより大きくなければならない。幾つかの実施形態では、プラズマ側浮遊インダクタンスＬｐは、スイッチ側インダクタンスＬｓの２０％である。幾つかの実施形態では、プラズマ側浮遊インダクタンスＬｐは、約１ｎＨ、１０ｎＨ、１００ｎＨ、１μＨ等より小さい。

幾つかの実施形態では、浮遊インダクタンスＬ２２は、インダクタンスが約１ｎＨ、１０ｎＨ、１００ｎＨ、１μＨ等より小さい。幾つかの実施形態では、浮遊インダクタンスＬ２３は、インダクタンスが約１ｎＨ、１０ｎＨ、１００ｎＨ、１μＨ等より小さい。幾つかの実施形態では、浮遊インダクタンスＬ２４は、インダクタンスが約１ｎＨ、１０ｎＨ、１００ｎＨ、１μＨ等より小さい。幾つかの実施形態では、浮遊インダクタンスＬ２２、Ｌ２３、及びＬ２４の合計は、約１ｎＨ、１０ｎＨ、１００ｎＨ、１μＨ等より小さい。

幾つかの実施形態では、浮遊インダクタンスＬ２２、Ｌ２３、又はＬ２４は、様々な方法で最小化できる。例えば、浮遊インダクタンスＬ２２、Ｌ２３、又はＬ２４に沿う導体は、業界標準より幅広であってよく、例えば、１／８、１／４、３／８、１／２、１、２．５、５インチ等より幅広であってよい。別の例として、様々な回路素子（例えば、ダイオード５０５又はバイアス補償キャパシタ５１０）が、並列又は直列の複数のダイオード又はキャパシタを含んでよい。幾つかの実施形態では、様々なバイアス補償回路素子同士の間の上部導体と下部導体は、約１、２、５、１５、２０、２５、３０、３５、４０ｃｍより短い距離だけ隔てられてよい。

幾つかの実施形態では、バイアス補償キャパシタ５１０は、キャパシタンスが約１μＦ未満又は約１ｍＦ未満であってよい。バイアス補償キャパシタ５１０は、浮遊インダクタンスが約１ｎＨ、１０ｎＨ、１００ｎＨ、１μＨ等より小さくてよい。

幾つかの実施形態では、バイアス補償インダクタＬ４は、例えば、インダクタンスが約１００μＨより小さくてよく、例えば、約５０μＨ、２５μＨ、１０μＨ、５μＨ、１μＨ、０．５μＨ、０．２５μＨ等より小さくてよい。

幾つかの実施形態では、ダイオード５０５及び／又はバイアス補償キャパシタ５１０の一方又は両方を含むディスクリート素子の体積は、１２００、１０００、７５０、５００立方センチメートルより小さくてよい。

幾つかの実施形態では、抵抗５１５は、ダイオード５０５の全体にわたって含まれてよい。幾つかの実施形態では、抵抗５１５は、抵抗値が約１ｋΩ～１ＭΩより小さくてよく、例えば、約１００ｋΩより小さくてよい。

幾つかの実施形態では、スイッチ１２２０、２２２５、１２３０、及び／又は１２３５、及び／又はダイオードＤ１０、Ｄ１１、Ｄ１２、及び／又はＤ１３は、多少の寄生（又は浮遊）キャパシタンスを有しうる。この寄生キャパシタンスは、場合によっては、キャパシタＣ１５、Ｃ１６、Ｃ１７、及び／又はＣ１８とともに、例えば、バイアス補償インダクタＬ４との関連で多少のリンギングを引き起こしうる。このリンギングは、例えば、バイアス補償キャパシタ５１０において多少の電圧垂下を引き起こしうる。幾つかの実施形態では、バイアス補償インダクタＬ４のインダクタンスを低く保つことにより、バイアス補償キャパシタ５１０における電圧垂下を最小化又は排除できる。幾つかの実施形態では、バイアス補償キャパシタ５１０におけるあらゆる電圧垂下を更に低減又は最小化する為に、ダイオードが、バイアス補償インダクタＬ４と並列に、又はバイアス補償インダクタＬ４とともに適切な場所で使用されてよい。

幾つかの実施形態では、パルサ段１１０は複数の高電圧バーストを発生させてよく、各バーストは複数の高電圧パルスを含む。スイッチ１２２０、２２２５、１２３０、及び１２３５は、各バースト中は開いてよく、バースト間では閉じてよい。

図１４は、幾つかの実施形態による高電圧パルシング回路１４００の回路図である。パルサ段１１０、抵抗出力段１０２、及び／又はバイアス補償回路１４１４が高電圧パルシング回路を構成してよい。高電圧パルシング回路１４００は、高電圧パルシング回路９００と似ている。この例では、バイアス補償回路１４１４はスナバ回路を含まない。この例では、バイアス補償回路１４１４は、スイッチＳ４と直列に配置されたバイアス補償インダクタＬ４を含む。バイアス補償インダクタＬ４は、インダクタンスが約３００ｎＨ、１００ｎＨ、１０ｎＨ、１ｎＨ等より小さくてよい。

幾つかの実施形態では、スイッチＳ４は、図１５に示した高電圧スイッチ１５００を含んでよい。別の例として、スイッチＳ４は、例えば、あらゆる目的の為に完全な形で本開示に組み込まれている、２０１８年１１月１日に出願された米国特許出願第１６／１７８，５６５号、件名「絶縁電源を有する高電圧スイッチ（Ｈｉｇｈ Ｖｏｌｔａｇｅ Ｓｗｉｔｃｈ ｗｉｔｈ Ｉｓｏｌａｔｅｄ Ｐｏｗｅｒ）」に記載の任意のスイッチを含んでよい。

この例では、バイアス補償回路１４１４は、ダイオード５０５と１２４というラベルの位置との間の浮遊インダクタンスＬ２２、ダイオード５０５とバイアス補償キャパシタ５１０との間の浮遊インダクタンスＬ２３、又はバイアス補償キャパシタ５１０と接地との間の浮遊インダクタンスＬ２４を含む。高電圧パルシング回路１４００は、プラズマ側インダクタンスＬ_ｐ及びスイッチ側インダクタンスＬ_ｓを含む。プラズマ側浮遊インダクタンスＬｐは、例えば、浮遊インダクタンスであれ、寄生インダクタンスであれ、バイアス補償回路１４１４とプラズマ負荷１０６との間の全ての素子のインダクタンス（例えば、Ｌ７及び他の任意の浮遊インダクタンス）であれ、回路のこの側にある全てのインダクタンスを含んでよい。スイッチ側インダクタンスＬｓは、例えば、浮遊インダクタンスであれ、寄生インダクタンスであれ、バイアス補償回路１４１４とスイッチＳ１との間の全ての素子のインダクタンス（例えば、インダクタ１９１５、インダクタＬ１、インダクタ１９４０、インダクタＬ２、及び／又はインダクタＬ６、並びに他の任意の浮遊インダクタンスの単独又は組み合わせ）であれ、回路のこの側にある全てのインダクタンスを含んでよい。

幾つかの実施形態では、スイッチ側インダクタンスＬｓは、プラズマ側浮遊インダクタンスＬｐより大きくなければならない。幾つかの実施形態では、プラズマ側浮遊インダクタンスＬｐは、スイッチ側インダクタンスＬｓの２０％である。幾つかの実施形態では、プラズマ側浮遊インダクタンスＬｐは、約１ｎＨ、１０ｎＨ、１００ｎＨ、１μＨ等より小さい。

幾つかの実施形態では、浮遊インダクタンスＬ２２は、インダクタンスが約１ｎＨ、１０ｎＨ、１００ｎＨ、１μＨ等より小さい。幾つかの実施形態では、浮遊インダクタンスＬ２３は、インダクタンスが約１ｎＨ、１０ｎＨ、１００ｎＨ、１μＨ等より小さい。幾つかの実施形態では、浮遊インダクタンスＬ２４は、インダクタンスが約１ｎＨ、１０ｎＨ、１００ｎＨ、１μＨ等より小さい。幾つかの実施形態では、浮遊インダクタンスＬ２２、Ｌ２３、及びＬ２４の合計は、約１ｎＨ、１０ｎＨ、１００ｎＨ、１μＨ等より小さい。

幾つかの実施形態では、浮遊インダクタンスＬ２２、Ｌ２３、又はＬ２４は、様々な方法で最小化できる。例えば、浮遊インダクタンスＬ２２、Ｌ２３、又はＬ２４に沿う導体は、業界標準より幅広であってよく、例えば、１／８、１／４、３／８、１／２、１、２．５、５インチ等より幅広であってよい。別の例として、様々な回路素子（例えば、ダイオード５０５又はバイアス補償キャパシタ５１０）が、並列又は直列の複数のダイオード又はキャパシタを含んでよい。幾つかの実施形態では、様々なバイアス補償回路素子同士の間の上部導体と下部導体は、約１、２、５、１５、２０、２５、３０、３５、４０ｃｍより短い距離だけ隔てられてよい。

幾つかの実施形態では、バイアス補償キャパシタ５１０は、キャパシタンスが約１μＦ未満又は約１ｍＦ未満であってよい。バイアス補償キャパシタ５１０は、浮遊インダクタンスが約１ｎＨ、１０ｎＨ、１００ｎＨ、１μＨ等より小さくてよい。

幾つかの実施形態では、バイアス補償インダクタＬ４は、例えば、インダクタンスが約１００μＨより小さくてよく、例えば、約５０μＨ、２５μＨ、１０μＨ、５μＨ、１μＨ、０．５μＨ、０．２５μＨ等より小さくてよい。

幾つかの実施形態では、ダイオード５０５及び／又はバイアス補償キャパシタ５１０の一方又は両方を含むディスクリート素子の体積は、１２００、１０００、７５０、５００立方センチメートルより小さくてよい。

幾つかの実施形態では、抵抗５１５は、ダイオード５０５の全体にわたって含まれてよい。幾つかの実施形態では、抵抗５１５は、抵抗値が約１ｋΩ～１ＭΩより小さくてよく、例えば、約１００ｋΩより小さくてよい。

幾つかの実施形態では、スイッチＳ４は、多少の寄生（又は浮遊）キャパシタンスを有しうる。この寄生キャパシタンスは、例えば、バイアス補償インダクタＬ４との関連で多少のリンギングを引き起こしうる。このリンギングは、例えば、バイアス補償キャパシタ５１０において多少の電圧垂下を引き起こしうる。幾つかの実施形態では、バイアス補償インダクタＬ４のインダクタンスを低く保つことにより、バイアス補償キャパシタ５１０における電圧垂下を最小化又は排除できる。幾つかの実施形態では、バイアス補償キャパシタ５１０におけるあらゆる電圧垂下を更に低減又は最小化する為に、ダイオードが、バイアス補償インダクタＬ４と並列に、又はバイアス補償インダクタＬ４とともに適切な場所で使用されてよい。

図１５は、幾つかの実施形態による、絶縁電源を有する高電圧スイッチ１５００のブロック図である。高電圧スイッチ１５００は複数のスイッチモジュール１５０５（集合的又は個別に１５０５、並びに個別に１５０５Ａ、１５０５Ｂ、１５０５Ｃ、及び１５０５Ｄ） を含んでよく、これらは、高電圧源１５６０からの電圧を、速い立ち上がり時間及び／又は高い周波数及び／又は可変パルス幅でスイッチングすることが可能である。各スイッチモジュール１５０５はスイッチ１５１０を含んでよく、例えば、ソリッドステートスイッチを含んでよい。

幾つかの実施形態では、スイッチ１５１０はゲートドライバ回路１５３０と電気的に結合されてよく、ゲートドライバ回路１５３０は電源１５４０及び／又は絶縁ファイバトリガ１５４５（ゲートトリガ又はスイッチトリガとも呼ばれる）を含んでよい。例えば、スイッチ１５１０は、コレクタ、エミッタ、及びゲート（又はドレイン、ソース、及びゲート）を含んでよく、電源１５４０は、スイッチ１５１０のゲートをゲートドライバ回路１５３０で駆動してよい。ゲートドライバ回路１５３０は、例えば、高電圧スイッチ１５００の他の構成要素から絶縁されてよい。

幾つかの実施形態では、電源１５４０は、例えば、絶縁変圧器を使用して絶縁されてよい。絶縁変圧器は、低キャパシタンス変圧器を含んでよい。絶縁変圧器が低キャパシタンスであることにより、例えば、電源１５４０は、大電流を必要とせずに短時間での充電が可能になりうる。絶縁変圧器は、キャパシタンスが、例えば、約１００ｐＦより小さくてよい。別の例として、絶縁変圧器は、キャパシタンスが、例えば、約３０～１００ｐＦより小さくてよい。幾つかの実施形態では、絶縁変圧器は、最大１ｋＶ、５ｋＶ、１０ｋＶ、２５ｋＶ、５０ ｋＶ等の電圧絶縁を実現しうる。

幾つかの実施形態では、絶縁変圧器は、浮遊キャパシタンスが小さくてよい。例えば、絶縁変圧器は、浮遊キャパシタンスが約１，０００ｐＦ、１００ｐＦ、１０ｐＦ等より小さくてよい。幾つかの実施形態では、低キャパシタンスであることによって、低電圧構成要素（例えば、入力制御電力の源）に対する電気的結合を最小化することが可能であり、且つ／又は、ＥＭＩの発生（例えば、電気的ノイズの発生）を減らすことが可能である。幾つかの実施形態では、絶縁変圧器の変圧器浮遊キャパシタンスは、一次巻線と二次巻線との間で測定されたキャパシタンスを含んでよい。

幾つかの実施形態では、絶縁変圧器は、ＤＣ－ＤＣコンバータ又はＡＣ－ＤＣ変圧器であってよい。幾つかの実施形態では、変圧器は、例えば、１１０ＶＡＣ変圧器を含んでよい。とにかく、絶縁変圧器は、高電圧スイッチ１５００の他の構成要素から絶縁された電力を提供することが可能である。幾つかの実施形態では、絶縁はガルバニックであってよく、その為、絶縁変圧器の一次側にある導体は、絶縁変圧器の二次側にあるいかなる導体とも通電したり接触したりすることはない。

幾つかの実施形態では、変圧器は、変圧器コアにきつく巻かれるか巻き付けられてよい一次巻線を含んでよい。幾つかの実施形態では、一次巻線は、変圧器コアに巻き付けられた導電性シートを含んでよい。幾つかの実施形態では、一次巻線は、１つ以上の巻線を含んでよい。

幾つかの実施形態では、二次巻線は、可能な限りコアから離してコアに巻かれてよい。例えば、二次巻線を含む巻線の束は、変圧器コアのアパーチャの中心を通って巻かれてよい。幾つかの実施形態では、二次巻線は、１つ以上の巻線を含んでよい。幾つかの実施形態では、二次巻線を含む電線の束は、断面が円形又は正方形であってよく、これは、例えば、浮遊キャパシタンスを最小化する為である。幾つかの実施形態では、一次巻線、二次巻線、又は変圧器コアの間に絶縁体（例えば、油又は空気）が配置されてよい。

幾つかの実施形態では、二次巻線を変圧器コアから離しておくことには幾つかの利点がありうる。例えば、それによって、絶縁変圧器の一次側と絶縁変圧器の二次側との間の浮遊キャパシタンスを減らすことが可能である。別の例として、それによって、絶縁変圧器の一次側と絶縁変圧器の二次側との間の高電圧隔離を可能にでき、動作中にコロナ放電及び／又は絶縁破壊が発生しなくなる。

幾つかの実施形態では、絶縁変圧器の一次側（例えば一次巻線）と絶縁変圧器の二次側（例えば二次巻線）との間隔は、約０．１”、０．５”、１”、５”、又は１０”であってよい。幾つかの実施形態では、絶縁変圧器のコアと絶縁変圧器の二次側（例えば二次巻線）との典型的な間隔は、約０．１”、０．５”、１”、５”、又は１０”であってよい。幾つかの実施形態では、巻線間の隙間に可能な限り低誘電率の材料が充填されてよく、例えば、真空、空気、任意の絶縁ガス又は絶縁液体、又は比誘電率が３未満の固体材料が充填されてよい。

幾つかの実施形態では、電源１５４０は、高電圧隔離（絶縁）を実現しうる又は低キャパシタンス（例えば、約１，０００ｐＦ、１００ｐＦ、１０ ｐＦ等より小さいキャパシタンス）でありうる任意のタイプの電源を含んでよい。幾つかの実施形態では、制御電圧電源は、６０Ｈｚで１５２０ＶＡＣ又は２４０ＶＡＣを供給してよい。

幾つかの実施形態では、各電源１５４０は、１つの制御電圧電源と誘導によって電気的に結合されてよい。例えば、電源１５４０Ａは、第１の変圧器を介して電源と電気的に結合されてよく、電源１５４０Ｂは、第２の変圧器を介して電源と電気的に結合されてよく、電源１５４０Ｃは、第３の変圧器を介して電源と電気的に結合されてよく、電源１５４０Ｄは、第４の変圧器を介して電源と電気的に結合されてよい。例えば、様々な電源同士を電圧隔離することが可能な任意のタイプの変圧器が使用されてよい。

幾つかの実施形態では、第１の変圧器、第２の変圧器、第３の変圧器、及び第４の変圧器は、１つの変圧器のコアに巻かれた別々の二次巻線を含んでよい。例えば、第１の変圧器は第１の二次巻線を含んでよく、第２の変圧器は第２の二次巻線を含んでよく、第３の変圧器は第３の二次巻線を含んでよく、第４の変圧器は第４の二次巻線を含んでよい。これらの二次巻線のそれぞれが、１つの変圧器のコアに巻かれてよい。幾つかの実施形態では、第１の二次巻線、第２の二次巻線、第３の二次巻線、第４の二次巻線、又は一次巻線は、変圧器コアに巻かれた１つの巻線又は複数の巻線を含んでよい。

幾つかの実施形態では、電源１５４０Ａ、電源１５４０Ｂ、電源１５４０Ｃ、及び／又は電源１５４０Ｄは、リターン基準接地又はローカル接地を共有しなくてよい。

絶縁ファイバトリガ１５４５は、例えば、高電圧スイッチ１５００の他の構成要素からも絶縁されてよい。絶縁ファイバトリガ１５４５は光ファイバレシーバを含んでよく、光ファイバレシーバは、各スイッチモジュール１５０５が他のスイッチモジュール１５０５及び／又は高電圧スイッチ１５００の他の構成要素に対して浮いていることを可能にし、且つ／又は、例えば、同時に、各スイッチモジュール１５０５のゲートの能動制御を可能にする。

幾つかの実施形態では、各スイッチモジュール１５０５のそれぞれのリターン基準接地又はローカル接地又はコモン接地は（例えば、絶縁変圧器を使用して）互いに絶縁されてよい。

各スイッチモジュール１５０５をコモン接地から電気的に絶縁することにより、例えば、複数のスイッチを、累積高電圧スイッチングの為の直列構成で配置することを可能にできる。幾つかの実施形態では、スイッチモジュールタイミングの多少の遅れが許容又は意図されてよい。例えば、各スイッチモジュール１５０５は、１ｋＶをスイッチングするように構成又は定格付けされてよく、且つ／又は、各スイッチモジュールは、互いに電気的に絶縁されてよく、且つ／又は、各スイッチモジュール１５０５を閉じるタイミングは、スナバキャパシタのキャパシタンス及び／又はスイッチの電圧定格で規定される時間幅の間は完全に一線に並ばなくてもよい。

幾つかの実施形態では、電気的絶縁に多くの利点がありうる。１つの可能な利点として、例えば、スイッチ間のジッタが最小化されること、及び／又は、任意のスイッチタイミングが可能になることが挙げられる。例えば、各スイッチ１５１０は、スイッチ過渡ジッタが約５００ｎｓ、５０ｎｓ、２０ｎｓ、５ｎｓ等より小さくてよい。

幾つかの実施形態では、２つの構成要素（又は回路）の間の電気的絶縁は、２つの構成要素の間の抵抗が極めて高いことを意味してよく、且つ／又は、２つの構成要素の間のキャパシタンスが小さいことを意味してよい。

各スイッチ１５１０は、任意のタイプのソリッドステートスイッチングデバイスを含んでよく、例えば、ＩＧＢＴ、ＭＯＳＦＥＴ、ＳｉＣ ＭＯＳＦＥＴ、ＳｉＣ接合トランジスタ、ＦＥＴ、ＳｉＣスイッチ、ＧａＮスイッチ、光伝導スイッチ等を含んでよい。スイッチ１５１０は、例えば、高い電圧（例えば、約１ｋＶより高い電圧）を、高い周波数（例えば、１ｋＨｚより高い周波数）、高い速度（例えば、約５００ｋＨｚより高い繰り返しレート）、速い立ち上がり時間（例えば、約２５ｎｓより短い立ち上がり時間）、及び／又は長いパルス長（例えば、約１０ｍｓより長いパルス長）でスイッチングすることが可能であってよい。幾つかの実施形態では、各スイッチは、単体で１，２００～１，７００Ｖをスイッチングするように定格付けされてよく、更に、組み合わせれば４，８００～６，８００Ｖ超（４個のスイッチの場合）をスイッチングすることが可能である。他の様々な電圧定格を有するスイッチも使用されてよい。

少数の高電圧スイッチではなく多数の低電圧スイッチを使用することには幾つかの利点がありうる。例えば、典型的には、低電圧スイッチは高電圧スイッチより高性能である。即ち、低電圧スイッチは高電圧スイッチよりスイッチングが高速である場合があり、過渡時間が短い場合があり、且つ／又は、スイッチング効率が高い場合がある。但し、スイッチの数が多いほど、解決すべきタイミング問題が大きくなりうる。

図１５に示した高電圧スイッチ１５００は、４個のスイッチモジュール１５０５を含む。この図では４個を示しているが、任意の数のスイッチモジュール１５０５が使用されてよく、例えば、２個、８個、１２個、１６個、２０個、２４個等が使用されてよい。例えば、各スイッチモジュール１５０５の各スイッチの定格が１２００Ｖであって、１６個のスイッチが使用される場合には、高電圧スイッチは最大１９．２ｋＶをスイッチングすることが可能である。別の例として、各スイッチモジュール１５０５の各スイッチの定格が１７００Ｖであって、１６個のスイッチが使用される場合には、高電圧スイッチは最大２７．２ｋＶをスイッチングすることが可能である。

幾つかの実施形態では、高電圧スイッチ１５００は高速キャパシタ１５５５を含んでよい。高速キャパシタ１５５５は、例えば、直列及び／又は並列に配置された１つ以上のキャパシタを含んでよい。これらのキャパシタは、例えば、１つ以上のポリプロピレンキャパシタを含んでよい。高速キャパシタ１５５５は、高電圧源１５６０からのエネルギを貯蔵してよい。

幾つかの実施形態では、高速キャパシタ１５５５は、キャパシタンスが小さくてよい。幾つかの実施形態では、高速キャパシタ１５５５は、キャパシタンス値が約１μＦ、約５μＦ、約１～５μＦ、約１００～１，０００ｎＦ等であってよい。

幾つかの実施形態では、高電圧スイッチ１５００は、クロウバーダイオード１５５０を含んでも含まなくてもよい。クロウバーダイオード１５５０は、直列又は並列に配置された複数のダイオードを含んでよく、これらは、例えば、誘導負荷を駆動することに関して有利でありうる。幾つかの実施形態では、クロウバーダイオード１５５０は１つ以上のショットキーダイオードを含んでよく、例えば、シリコンカーバイドショットキーダイオードを含んでよい。クロウバーダイオード１５５０は、例えば、高電圧スイッチのスイッチからの電圧が特定閾値を上回るかどうかを感知してよい。上回った場合には、クロウバーダイオード１５５０は、スイッチモジュールからの電力を接地に短絡してよい。クロウバーダイオードは、例えば、スイッチング後に誘導負荷に貯蔵されたエネルギが交流経路から放散されることを可能にできる。これにより、例えば、大きな誘導電圧スパイクを防ぐことが可能である。幾つかの実施形態では、クロウバーダイオード１５５０は、インダクタンスが低くてよく、例えば、１ｎＨ、１０ｎＨ、１００ｎＨ等であってよい。幾つかの実施形態では、クロウバーダイオード１５５０は、キャパシタンスが低くてよく、例えば、１００ｐＦ、１ｎＦ、１０ｎＦ、１００ ｎＦ等であってよい。

幾つかの実施形態では、クロウバーダイオード１５５０は使用されなくてよく、例えば、負荷１５６５が主に抵抗である場合には使用されなくてよい。

幾つかの実施形態では、各ゲートドライバ回路１５３０が発生させるジッタが約１０００ｎｓ、１００ｎｓ、１０．０ｎｓ、５．０ｎｓ、３．０ｎｓ、１．０ｎｓ等より小さくてよい。幾つかの実施形態では、各スイッチ１５１０は、（例えば、約１０μｓ、１μｓ、５００ｎｓ、１００ｎｓ、５０ｎｓ、１０ｎｓ、５ｎｓ等より短い）最小スイッチオン時間と、（例えば、２５ｓ、１０ｓ、５ｓ、１ｓ、５００ｍｓ等より長い）最大スイッチオン時間と、を有してよい。

幾つかの実施形態では、動作中に各高電圧スイッチが、互いに対して１ｎｓ以内にオン及び／又はオフにスイッチングされてよい。

幾つかの実施形態では、各スイッチモジュール１５０５は、同等又はほぼ同等（±５％）の浮遊インダクタンスを有してよい。浮遊インダクタンスは、スイッチモジュール１５０５中の、インダクタと関連していない全てのインダクタンスを含んでよく、例えば、リード、ダイオード、抵抗、スイッチ１５１０、及び／又は回路基板パターン等のインダクタンスを含んでよい。各スイッチモジュール１５０５中の浮遊インダクタンスは、小さいインダクタンスを含んでよく、例えば、約３００ｎＨ、１００ｎＨ、１０ｎＨ、１ｎＨ等より小さいインダクタンスを含んでよい。各スイッチモジュール１５０５間の浮遊インダクタンスは、小さいインダクタンスを含んでよく、例えば、約３００ｎＨ、１００ｎＨ、１０ｎＨ、１ｎＨ等より小さいインダクタンスを含んでよい。

幾つかの実施形態では、各スイッチモジュール１５０５は、同等又はほぼ同等（±５％）の浮遊キャパシタンスを有してよい。浮遊キャパシタンスは、スイッチモジュール１５０５中の、キャパシタと関連していない全てのキャパシタンスを含んでよく、例えば、リード、ダイオード、抵抗、スイッチ１５１０、及び／又は回路基板パターン等のキャパシタンスを含んでよい。各スイッチモジュール１５０５中の浮遊キャパシタンスは、小さいキャパシタンスを含んでよく、例えば、約１，０００ｐＦ、１００ｐＦ、１０ｐＦ等より小さいキャパシタンスを含んでよい。各スイッチモジュール１５０５間の浮遊キャパシタンスは、小さいキャパシタンスを含んでよく、例えば、約１，０００ｐＦ、１００ｐＦ、１０ｐＦ等より小さいキャパシタンスを含んでよい。

電圧共有の不完全さは、例えば、受動スナバ回路（例えば、スナバダイオード１５１５、スナバキャパシタ１５２０、及び／又はフリーホイールダイオード１５２５）によって解決可能である。例えば、各スイッチ１５１０がオン又はオフになるタイミングのわずかな差、或いはインダクタンス又はキャパシタンスの差が電圧スパイクにつながる可能性がある。このようなスパイクは、様々なスナバ回路（例えば、スナバダイオード１５１５、スナバキャパシタ１５２０、及び／又はフリーホイールダイオード１５２５）によって軽減可能である。

スナバ回路は、例えば、スナバダイオード１５１５、スナバキャパシタ１５２０、スナバ抵抗１１６、及び／又はフリーホイールダイオード１５２５を含んでよい。幾つかの実施形態では、スナバ回路は、スイッチ１５１０と一緒に並列に配置されてよい。幾つかの実施形態では、スナバキャパシタ１５２０は、キャパシタンスが小さくてよく、例えば、約１００ｐＦより小さくてよい。

幾つかの実施形態では、高電圧スイッチ１５００は、負荷１５６５（例えば、抵抗負荷又は容量負荷又は誘導負荷）と電気的に結合されてよく、又は負荷１５６５を含んでよい。負荷１５６５は、例えば、抵抗が５０～５００オームであってよい。代替又は追加として、負荷１５６５は誘導負荷又は容量負荷であってよい。

図１６は、幾つかの実施形態による高電圧パルシング回路からの波形の例１６００を示す。波形１６００は、正の２ｋＶバイアスを発生させ（例えば、オフセット電源電圧Ｖ１が２ｋＶを発生させる）、ピーク電圧が７ｋＶの信号を出力する高電圧パルシング回路から発生している。この例では、高電圧スイッチ（例えば、高電圧スイッチ９０５）は、高電圧パルシング回路に含まれており、パルサ段がパルシングしている間は閉じており、パルサ段がパルシングしていない間は開いている。

波形１６０５は、パルサ段１０１からの電圧を表す。波形１６１０は、接地から回路点１２４まで測定された電極電圧を表す。波形１６１５は、接地から回路点１２２まで測定されたウェーハ電圧を表す。波形１６２０は、バイアス補償回路１１４を通る電流を表す。

波形１６００は、バーストの最後のパルスと、バースト後に回路が定常状態に戻る様子を示している。波形１６００は、電極電圧とウェーハ電圧との間のオフセットが連続的に２ｋＶであることを示している。このオフセット電圧はチャック電圧であり、図示のように連続的な２ｋＶのチャック電圧を維持することは、ウェーハの損傷回避に必要な閾値以内でありうる。

図１７は、幾つかの実施形態による高電圧パルシング回路からの波形の例１７００を示す。波形１７００は、正の２ｋＶバイアスを発生させ（例えば、オフセット電源電圧Ｖ１が２ｋＶを発生させる）、ピーク電圧が６ｋＶの信号を出力する高電圧パルシング回路から発生している。この例では、高電圧スイッチ（例えば、高電圧スイッチ９０５）は、高電圧パルシング回路に含まれており、パルサ段がパルシングしている間は閉じており、パルサ段がパルシングしていない間は開いている。

波形１７０５は、パルサ段１０１からの電圧を表す。波形１７１０は、接地から回路点１２４まで測定された電極電圧を表す。波形１７１５は、接地から回路点１２２まで測定されたウェーハ電圧を表す。波形１７２０は、バイアス補償回路１１４を通る電流を表す。

波形１７００は、バースト中の全てのパルスを示している。

図１８は、幾つかの実施形態による高電圧パルシング回路からの波形の例１８００を示す。波形１７００は、正の２ｋＶバイアスを発生させ（例えば、オフセット電源電圧Ｖ１が２ｋＶを発生させる）、ピーク電圧が６ｋＶの信号を出力する高電圧パルシング回路から発生している。この例では、高電圧スイッチ（例えば、高電圧スイッチ９０５）を使用していない。バイアス補償を可能にする高電圧スイッチがない為、波形１８００は、一定の２ｋＶのチャック電圧がバースト終了時に維持されないことを示している。

波形１８０５は、パルサ段１０１からの電圧を表す。波形１８１０は、接地から回路点１２４まで測定された電極電圧を表す。波形１８１５は、接地から回路点１２２まで測定されたウェーハ電圧を表す。波形１８２０は、バイアス補償回路１１４を通る電流を表す。
波形１８００は、バースト中の全てのパルスを示している。

図１９は、幾つかの実施形態による高電圧パルシング回路１９００の回路図である。高電圧パルシング回路１９００は、図９に示した高電圧パルシング回路９００と似ている。この例では、高電圧パルシング回路９００から抵抗出力段１０２が削除されて、エネルギ回収回路１９０５が追加されている。パルサ段１０１（パルサ段１１０との置き換えも可能）、エネルギ回収回路１９０５、及び／又はバイアス補償回路９１４が高電圧パルシング回路を構成してよい。

幾つかの実施形態では、高電圧パルシング回路１９００は、パルサ段１０１がエネルギ回収回路１９０５と結合されていてよい。パルサ段１０１及びエネルギ回収回路１９０５は、バイアス補償回路９１４及びプラズマ負荷１０６と結合されてよい。プラズマ負荷１０６は、任意のタイプの負荷を含んでよく、例えば、本文書に記載の任意の負荷を含んでよい。

エネルギ回収回路１９０５は、変圧器Ｔ１の二次側に配置されてよく、又は二次側と電気的に結合されてよい。エネルギ回収回路１９０５は、例えば、変圧器Ｔ１の二次側の両端にダイオード１９３０（例えば、クロウバーダイオード）を含んでよい。エネルギ回収回路１９０５は、例えば、（直列に配置された）ダイオード１９１０及びインダクタ１９１５を含んでよく、これにより、電流が変圧器Ｔ１の二次側から流れて電源Ｃ７を充電することを可能にできる。ダイオード１９１０及びインダクタ１９１５は、変圧器Ｔ１の二次側と電源Ｃ７とに電気的に接続されてよい。幾つかの実施形態では、エネルギ回収回路１９０５は、変圧器Ｔ１の二次側と電気的に結合されたダイオード１９３５及び／又はインダクタ１９４０を含んでよい。インダクタ１９４０は、浮遊インダクタンスを表してよく、且つ／又は変圧器Ｔ１の浮遊インダクタンスを含んでよい。

ナノ秒パルサがオンになると、電流がプラズマ負荷１０６を充電する（例えば、キャパシタＣ３、キャパシタＣ２、又はキャパシタＣ９を充電する）ことが可能である。例えば、変圧器Ｔ１の二次側の電圧が電源Ｃ７の充電電圧より高くなると、幾らかの電流がインダクタ１９１５を流れることが可能である。ナノ秒パルサがオフになると、電流がプラズマ負荷１０６内のキャパシタからインダクタ１９１５を通って流れて、インダクタ１９１５の両端の電圧がゼロになるまで電源Ｃ７を充電することが可能である。ダイオード１９３０は、プラズマ負荷１０６内のキャパシタが、プラズマ負荷１０６及び／又はバイアス補償回路９１４のインダクタンスとリンギングを起こすのを防ぐことが可能である。

ダイオード１９１０は、例えば、電源Ｃ７からプラズマ負荷１０６内のキャパシタへ電荷が流れるのを防ぐことが可能である。

インダクタ１９１５の値は、電流の立ち下がり時間を制御する為に選択されてよい。幾つかの実施形態では、インダクタ１９１５は、インダクタンスの値が１～５００μＨであってよい。

幾つかの実施形態では、エネルギ回収回路１９０５は、インダクタ１９１５を通る電流の流れを制御する為に使用可能なスイッチを含んでよい。このスイッチは、例えば、インダクタ１９１５と直列に配置されてよい。幾つかの実施形態では、このスイッチは、スイッチＳ１が開いているとき且つ／又はもはやパルシングしていないときに閉じてよく、これは、電流がプラズマ負荷１０６から高電圧負荷Ｃ７に戻ることを可能にする為である。このスイッチは、例えば、高電圧スイッチを含んでよく、例えば、高電圧スイッチ１５００を含んでよい。

幾つかの実施形態では、パルサ段１０１は、パルサ段１０１内に示された様々な構成要素の代わりに又はそれらの構成要素に加えて高電圧スイッチ１５００を含んでよい。幾つかの実施形態では、高電圧スイッチ１５００を使用することにより、少なくとも変圧器Ｔ１及びスイッチＳ１を削除することを可能にできる。

幾つかの実施形態では、バイアス補償回路９１４は高電圧スイッチ９０５を含んでよく、高電圧スイッチ９０５は、バイアス補償ダイオード５０５の両端に結合されており、電源Ｖ１と結合されている。幾つかの実施形態では、高電圧スイッチ９０５は、高電圧を一斉に開閉するように直列に配置された複数のスイッチ９０５を含んでよい。例えば、高電圧スイッチ９０５は、図１５に示した高電圧スイッチ１５００を含んでよい。幾つかの実施形態では、高電圧スイッチ９０５はスイッチトリガＶ４と結合されてよい。

高電圧スイッチ９０５は、バイアス補償インダクタＬ４、ダイオードＤ１０、及び／又は抵抗Ｒ１１のうちの１つ以上と直列に結合されてよい。バイアス補償インダクタＬ４は、高電圧スイッチ９０５を通るピーク電流を制限することが可能である。バイアス補償インダクタＬ４は、例えば、インダクタンスが約１００ｎＨより小さくてよく、例えば、約２５０ｎＨ、１００ｎＨ、５０ｎＨ、２５ｎＨ、１０ｎＨ、５ｎＨ、１ｎＨ等より小さくてよい。抵抗Ｒ１１は、例えば、電力放散を抵抗出力段１０２にシフトすることが可能である。抵抗Ｒ１１の抵抗は、約１，０００オーム、５００オーム、２５０オーム、１００オーム、５０オーム、１０オーム等より小さくてよい。幾つかの実施形態では、バイアス補償インダクタＬ４は、ダイオードＤ１０及び抵抗Ｒ１１と直列に配置されている。

幾つかの実施形態では、高電圧スイッチ９０５はスナバ回路を含んでよい。スナバ回路は、抵抗Ｒ９、スナバダイオードＤ８、スナバキャパシタＣ１５、及びスナバ抵抗Ｒ１０を含んでよい。

幾つかの実施形態では、抵抗Ｒ８は、オフセット電源電圧Ｖ１の浮遊抵抗を表してよい。抵抗Ｒ８は、例えば、抵抗が高くてよく、例えば、抵抗が約１０ｋΩ、１００ｋΩ、１ＭΩ、１０ＭΩ、１００ＭΩ、１ＧΩ等であってよい。

幾つかの実施形態では、高電圧スイッチ９０５は、高電圧を一斉に開閉するように直列に配置された複数のスイッチを含んでよい。例えば、高電圧スイッチ９０５は、図１５に示した高電圧スイッチ１５００を含んでよい。別の例として、高電圧スイッチ９０５は、例えば、あらゆる目的の為に完全な形で本開示に組み込まれている、２０１８年１１月１日に出願された米国特許出願第１６／１７８，５６５号、件名「絶縁電源を有する高電圧スイッチ（Ｈｉｇｈ Ｖｏｌｔａｇｅ Ｓｗｉｔｃｈ ｗｉｔｈ Ｉｓｏｌａｔｅｄ Ｐｏｗｅｒ）」に記載の任意のスイッチを含んでよい。

幾つかの実施形態では、高電圧スイッチ９０５は、パルサ段１０１がパルシングしている間は開いてよく、パルサ段１０１がパルシングしていないときは閉じてよい。例えば、高電圧スイッチ９０５が閉じているときには、バイアス補償ダイオード５０５の両端を電流が短絡して流れることが可能である。この電流を短絡させることにより、ウェーハとチャックとの間のバイアスを２ｋＶより小さくすることを可能にでき、これは許容範囲内でありうる。

幾つかの実施形態では、高電圧スイッチ９０５は、電極電圧（１２４というラベルの位置）及びウェーハ電圧（１２２というラベルの位置）が、チャック電位（１２１というラベルの位置）まで素早く（例えば、約１００ｎｓ、２００ｎｓ、５００ｎｓ、１μｓより短時間で）復旧することを可能にできる。このことは、例えば、図１０、１１Ａ、及び１１Ｂに示した。

この例では、バイアス補償回路９１４は、ダイオード５０５と１２４というラベルの位置との間の浮遊インダクタンスＬ２２、ダイオード５０５とバイアス補償キャパシタ５１０との間の浮遊インダクタンスＬ２３、又はバイアス補償キャパシタ５１０と接地との間の浮遊インダクタンスＬ２４を含む。高電圧パルシング回路９００は、プラズマ側インダクタンスＬｐ及びスイッチ側インダクタンスＬｓを含む。プラズマ側浮遊インダクタンスＬｐは、例えば、浮遊インダクタンスであれ、寄生インダクタンスであれ、バイアス補償回路９１４とプラズマ負荷１０６との間の全ての素子のインダクタンス（例えば、Ｌ７及び他の任意の浮遊インダクタンス）であれ、回路のこの側にある全てのインダクタンスを含んでよい。スイッチ側インダクタンスＬｓは、例えば、浮遊インダクタンスであれ、寄生インダクタンスであれ、バイアス補償回路９１４とスイッチＳ１との間の全ての素子のインダクタンス（例えば、インダクタ１９１５、インダクタＬ１、インダクタ１９４０、インダクタＬ２、及び／又はインダクタＬ６、並びに他の任意の浮遊インダクタンスの単独又は組み合わせ）であれ、回路のこの側にある全てのインダクタンスを含んでよい。

幾つかの実施形態では、スイッチ側インダクタンスＬｓは、プラズマ側浮遊インダクタンスＬｐより大きくなければならない。幾つかの実施形態では、プラズマ側浮遊インダクタンスＬｐは、スイッチ側インダクタンスＬｓの２０％である。幾つかの実施形態では、プラズマ側浮遊インダクタンスＬｐは、約１ｎＨ、１０ｎＨ、１００ｎＨ、１μＨ等より小さい。

幾つかの実施形態では、浮遊インダクタンスＬ２２は、インダクタンスが約１ｎＨ、１０ｎＨ、１００ｎＨ、１μＨ等より小さい。幾つかの実施形態では、浮遊インダクタンスＬ２３は、インダクタンスが約１ｎＨ、１０ｎＨ、１００ｎＨ、１μＨ等より小さい。幾つかの実施形態では、浮遊インダクタンスＬ２４は、インダクタンスが約１ｎＨ、１０ｎＨ、１００ｎＨ、１μＨ等より小さい。幾つかの実施形態では、浮遊インダクタンスＬ２２、Ｌ２３、及びＬ２４の合計は、約１ｎＨ、１０ｎＨ、１００ｎＨ、１μＨ等より小さい。

幾つかの実施形態では、浮遊インダクタンスＬ２２、Ｌ２３、又はＬ２４は、様々な方法で最小化できる。例えば、浮遊インダクタンスＬ２２、Ｌ２３、又はＬ２４に沿う導体は、業界標準より幅広であってよく、例えば、１／８、１／４、３／８、１／２、１、２．５、５インチ等より幅広であってよい。別の例として、様々な回路素子（例えば、ダイオード５０５又はバイアス補償キャパシタ５１０）が、並列又は直列の複数のダイオード又はキャパシタを含んでよい。幾つかの実施形態では、様々なバイアス補償回路素子同士の間の上部導体と下部導体は、約１、２、５、１５、２０、２５、３０、３５、４０ｃｍより短い距離だけ隔てられてよい。

幾つかの実施形態では、バイアス補償キャパシタ５１０は、キャパシタンスが約１μＦ未満又は約１ｍＦ未満であってよい。バイアス補償キャパシタ５１０は、浮遊インダクタンスが約１ｎＨ、１０ｎＨ、１００ｎＨ、１μＨ等より小さくてよい。

バイアス補償インダクタＬ４は、例えば、インダクタンスが約１００ｎＨより小さくてよく、例えば、約２５０ｎＨ、１００ｎＨ、５０ｎＨ、２５ｎＨ、１０ｎＨ、５ｎＨ、１ｎＨ等より小さくてよい。幾つかの実施形態では、ダイオード５０５及び／又はバイアス補償キャパシタ５１０の一方又は両方を含むディスクリート素子の体積は、１２００、１０００、７５０、５００立方センチメートルより小さくてよい。

幾つかの実施形態では、抵抗５１５は、ダイオード５０５の全体にわたって含まれてよい。幾つかの実施形態では、抵抗５１５は、抵抗値が約１ｋΩ～１ＭΩより小さくてよく、例えば、約１００ｋΩより小さくてよい。

幾つかの実施形態では、高電圧スイッチ９０５及び／又はダイオードＤ８は、多少の寄生（又は浮遊）キャパシタンスを有しうる。この寄生キャパシタンスは、例えば、バイアス補償インダクタＬ４との関連で多少のリンギングを引き起こしうる。このリンギングは、例えば、バイアス補償キャパシタ５１０において多少の電圧垂下を引き起こしうる。幾つかの実施形態では、バイアス補償インダクタＬ４のインダクタンスを低く保つことにより、バイアス補償キャパシタ５１０における電圧垂下を最小化又は排除できる。幾つかの実施形態では、バイアス補償キャパシタ５１０におけるあらゆる電圧垂下を更に低減又は最小化する為に、ダイオードＤ１０が、バイアス補償インダクタＬ４とともに、又はバイアス補償インダクタＬ４とともに適切な場所で使用されてよい。

インダクタンスの値及び／又は配置によっては、例えば、インダクタＬ５からキャパシタＣ２内へのオーバシュート、Ｃ２内へのリンギング、キャパシタＣ２又はキャパシタＣ１とインダクタＬ５との共振リンギング、又はＬ４と、高電圧スイッチ９０５及び／又はダイオードＤ８の寄生キャパシタンスとの相互作用によって引き起こされる垂下を補償又は補正することが可能である。

図２０は、幾つかの実施形態による高電圧パルシング回路２０００の回路図である。パルサ段１０１（パルサ段１１０との置き換えも可能）、エネルギ回収回路１９０５、及び／又はバイアス補償回路１２１４が高電圧パルシング回路を構成してよい。高電圧パルシング回路２０００は、図１２に示した高電圧パルシング回路１２００と似ている。この例では、高電圧パルシング回路１２００から抵抗出力段１０２が削除されて、エネルギ回収回路１９０５が追加されている。

幾つかの実施形態では、高電圧パルシング回路２０００は、パルサ段１０１がエネルギ回収回路１９０５と結合されていてよい。パルサ段１０１及びエネルギ回収回路１９０５は、バイアス補償回路１２１４及びプラズマ負荷１０６と結合されてよい。プラズマ負荷１０６は、任意のタイプの負荷を含んでよく、例えば、本文書に記載の任意の負荷を含んでよい。

この例では、エネルギ回収回路１９０５は、変圧器Ｔ１の二次側に配置されてよく、又は二次側と電気的に結合されてよい。エネルギ回収回路１９０５は、例えば、変圧器Ｔ１の二次側の両端にダイオード１９３０（例えば、クロウバーダイオード）を含んでよい。エネルギ回収回路１９０５は、例えば、（直列に配置された）ダイオード１９１０及びインダクタ１９１５を含んでよく、これにより、電流が変圧器Ｔ１の二次側から流れて電源Ｃ７を充電することを可能にできる。ダイオード１９１０及びインダクタ１９１５は、変圧器Ｔ１の二次側と電源Ｃ７とに電気的に接続されてよい。幾つかの実施形態では、エネルギ回収回路１９０５は、変圧器Ｔ１の二次側と電気的に結合されたダイオード１９３５及び／又はインダクタ１９４０を含んでよい。インダクタ１９４０は、浮遊インダクタンスを表してよく、且つ／又は変圧器Ｔ１の浮遊インダクタンスを含んでよい。

ナノ秒パルサがオンになると、電流がプラズマ負荷１０６を充電する（例えば、キャパシタＣ３、キャパシタＣ２、又はキャパシタＣ９を充電する）ことが可能である。例えば、変圧器Ｔ１の二次側の電圧が電源Ｃ７の充電電圧より高くなると、幾らかの電流がインダクタ１９１５を流れることが可能である。ナノ秒パルサがオフになると、電流がプラズマ負荷１０６内のキャパシタからインダクタ１９１５を通って流れて、インダクタ１９１５の両端の電圧がゼロになるまで電源Ｃ７を充電することが可能である。ダイオード１９３０は、プラズマ負荷１０６内のキャパシタが、プラズマ負荷１０６及び／又はバイアス補償回路１２１４のインダクタンスとリンギングを起こすのを防ぐことが可能である。

ダイオード１９１０は、例えば、電源Ｃ７からプラズマ負荷１０６内のキャパシタへ電荷が流れるのを防ぐことが可能である。

インダクタ１９１５の値は、電流の立ち下がり時間を制御する為に選択されてよい。幾つかの実施形態では、インダクタ１９１５は、インダクタンスの値が１～５００μＨであってよい。

幾つかの実施形態では、エネルギ回収回路１９０５は、インダクタ１９１５を通る電流の流れを制御する為に使用可能なスイッチを含んでよい。このスイッチは、例えば、インダクタ１９１５と直列に配置されてよい。幾つかの実施形態では、このスイッチは、スイッチＳ１が開いているとき且つ／又はもはやパルシングしていないときに閉じてよく、これは、電流がプラズマ負荷１０６から高電圧負荷Ｃ７に戻ることを可能にする為である。このスイッチは、例えば、高電圧スイッチを含んでよく、例えば、高電圧スイッチ１５００を含んでよい。

幾つかの実施形態では、パルサ段１０１は、パルサ段１０１内に示された様々な構成要素の代わりに又はそれらの構成要素に加えて高電圧スイッチ１５００を含んでよい。幾つかの実施形態では、高電圧スイッチ１５００を使用することにより、少なくとも変圧器Ｔ１及びスイッチＳ１を削除することを可能にできる。

この例では、バイアス補償回路１２１４は、ダイオード５０５と１２４というラベルの位置との間の浮遊インダクタンスＬ２２、ダイオード５０５とバイアス補償キャパシタ５１０との間の浮遊インダクタンスＬ２３、又はバイアス補償キャパシタ５１０と接地との間の浮遊インダクタンスＬ２４を含む。高電圧パルシング回路１２００は、プラズマ側インダクタンスＬｐ及びスイッチ側インダクタンスＬｓを含む。プラズマ側浮遊インダクタンスＬｐは、例えば、浮遊インダクタンスであれ、寄生インダクタンスであれ、バイアス補償回路１２１４とプラズマ負荷１０６との間の全ての素子のインダクタンス（例えば、Ｌ７及び他の任意の浮遊インダクタンス）であれ、回路のこの側にある全てのインダクタンスを含んでよい。スイッチ側インダクタンスＬｓは、例えば、浮遊インダクタンスであれ、寄生インダクタンスであれ、バイアス補償回路１２１４とスイッチＳ１との間の全ての素子のインダクタンス（例えば、インダクタＬ３、インダクタ１９１５、インダクタ１９４０、インダクタＬ２、及びインダクタＬ６、並びに他の任意の浮遊インダクタンスの単独又は組み合わせ）であれ、回路のこの側にある全てのインダクタンスを含んでよい。

幾つかの実施形態では、スイッチ側インダクタンスＬｓは、プラズマ側浮遊インダクタンスＬｐより大きくなければならない。幾つかの実施形態では、プラズマ側浮遊インダクタンスＬｐは、スイッチ側インダクタンスＬｓの２０％である。幾つかの実施形態では、プラズマ側浮遊インダクタンスＬｐは、約１ｎＨ、１０ｎＨ、１００ｎＨ、１μＨ等より小さい。

幾つかの実施形態では、浮遊インダクタンスＬ２２は、インダクタンスが約１ｎＨ、１０ｎＨ、１００ｎＨ、１μＨ等より小さい。幾つかの実施形態では、浮遊インダクタンスＬ２３は、インダクタンスが約１ｎＨ、１０ｎＨ、１００ｎＨ、１μＨ等より小さい。幾つかの実施形態では、浮遊インダクタンスＬ２４は、インダクタンスが約１ｎＨ、１０ｎＨ、１００ｎＨ、１μＨ等より小さい。幾つかの実施形態では、浮遊インダクタンスＬ２２、Ｌ２３、及びＬ２４の合計は、約１ｎＨ、１０ｎＨ、１００ｎＨ、１μＨ等より小さい。

幾つかの実施形態では、浮遊インダクタンスＬ２２、Ｌ２３、又はＬ２４は、様々な方法で最小化できる。例えば、浮遊インダクタンスＬ２２、Ｌ２３、又はＬ２４に沿う導体は、業界標準より幅広であってよく、例えば、１／８、１／４、３／８、１／２、１、２．５、５インチ等より幅広であってよい。別の例として、様々な回路素子（例えば、ダイオード５０５又はバイアス補償キャパシタ５１０）が、並列又は直列の複数のダイオード又はキャパシタを含んでよい。幾つかの実施形態では、様々なバイアス補償回路素子同士の間の上部導体と下部導体は、約１、２、５、１５、２０、２５、３０、３５、４０ｃｍより短い距離だけ隔てられてよい。

幾つかの実施形態では、バイアス補償キャパシタ５１０は、キャパシタンスが約１μＦ未満又は約１ｍＦ未満であってよい。バイアス補償キャパシタ５１０は、浮遊インダクタンスが約１ｎＨ、１０ｎＨ、１００ｎＨ、１μＨ等より小さくてよい。

幾つかの実施形態では、バイアス補償インダクタＬ４は、例えば、インダクタンスが約１００μＨより小さくてよく、例えば、約５０μＨ、２５μＨ、１０μＨ、５μＨ、１μＨ、０．５μＨ、０．２５μＨ等より小さくてよい。

幾つかの実施形態では、ダイオード５０５及び／又はバイアス補償キャパシタ５１０の一方又は両方を含むディスクリート素子の体積は、１２００、１０００、７５０、５００立方センチメートルより小さくてよい。

幾つかの実施形態では、抵抗５１５は、ダイオード５０５の全体にわたって含まれてよい。幾つかの実施形態では、抵抗５１５は、抵抗値が約１ｋΩ～１ＭΩより小さくてよく、例えば、約１００ｋΩより小さくてよい。

幾つかの実施形態では、スイッチ１２２０、２２２５、１２３０、及び１２３５は、多少の寄生（又は浮遊）キャパシタンスを有しうる。この寄生キャパシタンスは、例えば、バイアス補償インダクタＬ４との関連で多少のリンギングを引き起こしうる。このリンギングは、例えば、バイアス補償キャパシタ５１０において多少の電圧垂下を引き起こしうる。幾つかの実施形態では、バイアス補償インダクタＬ４のインダクタンスを低く保つことにより、バイアス補償キャパシタ５１０における電圧垂下を最小化又は排除できる。幾つかの実施形態では、バイアス補償キャパシタ５１０におけるあらゆる電圧垂下を更に低減又は最小化する為に、ダイオードが、バイアス補償インダクタＬ４と並列に、又はバイアス補償インダクタＬ４とともに適切な場所で使用されてよい。

幾つかの実施形態では、パルサ段１０１は複数の高電圧バーストを発生させてよく、各バーストは複数の高電圧パルスを含む。スイッチ１２２０、２２２５、１２３０、及び１２３５は、各バースト中は開いてよく、バースト間では閉じてよい。

図２１は、幾つかの実施形態による高電圧パルシング回路２１００の回路図である。パルサ段１０１（パルサ段１１０との置き換えも可能）、エネルギ回収回路１９０５、及び／又はバイアス補償回路１３１４が高電圧パルシング回路を構成してよい。高電圧パルシング回路２１００は、図１３に示した高電圧パルシング回路１３００と似ている。この例では、高電圧パルシング回路１２００から抵抗出力段１０２が削除されて、エネルギ回収回路１９０５が追加されている。

幾つかの実施形態では、高電圧パルシング回路２１００は、パルサ段１０１がエネルギ回収回路１９０５と結合されていてよい。パルサ段１０１及びエネルギ回収回路１９０５は、バイアス補償回路１３１４及びプラズマ負荷１０６と結合されてよい。プラズマ負荷１０６は、任意のタイプの負荷を含んでよく、例えば、本文書に記載の任意の負荷を含んでよい。

この例では、エネルギ回収回路１９０５は、変圧器Ｔ１の二次側に配置されてよく、又は二次側と電気的に結合されてよい。エネルギ回収回路１９０５は、例えば、変圧器Ｔ１の二次側の両端にダイオード１９３０（例えば、クロウバーダイオード）を含んでよい。エネルギ回収回路１９０５は、例えば、（直列に配置された）ダイオード１９１０及びインダクタ１９１５を含んでよく、これにより、電流が変圧器Ｔ１の二次側から流れて電源Ｃ７を充電することを可能にできる。ダイオード１９１０及びインダクタ１９１５は、変圧器Ｔ１の二次側と電源Ｃ７とに電気的に接続されてよい。幾つかの実施形態では、エネルギ回収回路１９０５は、変圧器Ｔ１の二次側と電気的に結合されたダイオード１９３５及び／又はインダクタ１９４０を含んでよい。インダクタ１９４０は、浮遊インダクタンスを表してよく、且つ／又は変圧器Ｔ１の浮遊インダクタンスを含んでよい。

ナノ秒パルサがオンになると、電流がプラズマ負荷１０６を充電する（例えば、キャパシタＣ３、キャパシタＣ２、又はキャパシタＣ９を充電する）ことが可能である。例えば、変圧器Ｔ１の二次側の電圧が電源Ｃ７の充電電圧より高くなると、幾らかの電流がインダクタ１９１５を流れることが可能である。ナノ秒パルサがオフになると、電流がプラズマ負荷１０６内のキャパシタからインダクタ１９１５を通って流れて、インダクタ１９１５の両端の電圧がゼロになるまで電源Ｃ７を充電することが可能である。ダイオード１９３０は、プラズマ負荷１０６内のキャパシタが、プラズマ負荷１０６及び／又はバイアス補償回路１３１４のインダクタンスとリンギングを起こすのを防ぐことが可能である。

ダイオード１９１０は、例えば、電源Ｃ７からプラズマ負荷１０６内のキャパシタへ電荷が流れるのを防ぐことが可能である。

インダクタ１９１５の値は、電流の立ち下がり時間を制御する為に選択されてよい。幾つかの実施形態では、インダクタ１９１５は、インダクタンスの値が１～５００μＨであってよい。

幾つかの実施形態では、エネルギ回収回路１９０５は、インダクタ１９１５を通る電流の流れを制御する為に使用可能なスイッチを含んでよい。このスイッチは、例えば、インダクタ１９１５と直列に配置されてよい。幾つかの実施形態では、このスイッチは、スイッチＳ１が開いているとき且つ／又はもはやパルシングしていないときに閉じてよく、これは、電流がプラズマ負荷１０６から高電圧負荷Ｃ７に戻ることを可能にする為である。このスイッチは、例えば、高電圧スイッチを含んでよく、例えば、高電圧スイッチ１５００を含んでよい。

幾つかの実施形態では、パルサ段１０１は、パルサ段１０１内に示された様々な構成要素の代わりに又はそれらの構成要素に加えて高電圧スイッチ１５００を含んでよい。幾つかの実施形態では、高電圧スイッチ１５００を使用することにより、少なくとも変圧器Ｔ１及びスイッチＳ１を削除することを可能にできる。

この例では、バイアス補償回路１３１４はバイアス補償回路１２１４と似ている。この例では、バイアス補償回路１３１４の各スイッチモジュール（１２２０、１２２５、１２３０、及び１２３５）は、対応するスナバ回路を含んでよい。各スナバ回路は、スナバダイオード及びスナバキャパシタを含んでよい。幾つかの実施形態では、スナバダイオードは、スナバダイオードの両端に配置されたスナバ抵抗を含んでよい。各スイッチモジュールは、直列に配置された各スイッチの間で電圧が均等に共有されるようにすることが可能な抵抗を含んでよい。

この例では、バイアス補償回路１３１４は、ダイオード５０５と１２４というラベルの位置との間の浮遊インダクタンスＬ２２、ダイオード５０５とバイアス補償キャパシタ５１０との間の浮遊インダクタンスＬ２３、又はバイアス補償キャパシタ５１０と接地との間の浮遊インダクタンスＬ２４を含む。高電圧パルシング回路１３００は、プラズマ側インダクタンスＬｐ及びスイッチ側インダクタンスＬｓを含む。プラズマ側浮遊インダクタンスＬｐは、例えば、浮遊インダクタンスであれ、寄生インダクタンスであれ、バイアス補償回路１３１４とプラズマ負荷１０６との間の全ての素子のインダクタンス（例えば、Ｌ７及び他の任意の浮遊インダクタンス）であれ、回路のこの側にある全てのインダクタンスを含んでよい。スイッチ側インダクタンスＬｓは、例えば、浮遊インダクタンスであれ、寄生インダクタンスであれ、バイアス補償回路１３１４とスイッチＳ１との間の全ての素子のインダクタンス（例えば、インダクタ１９１５、インダクタＬ１、インダクタ１９４０、インダクタＬ２、及び／又はインダクタＬ６、並びに他の任意の浮遊インダクタンスの単独又は組み合わせ）であれ、回路のこの側にある全てのインダクタンスを含んでよい。

幾つかの実施形態では、スイッチ側インダクタンスＬｓは、プラズマ側浮遊インダクタンスＬｐより大きくなければならない。幾つかの実施形態では、プラズマ側浮遊インダクタンスＬｐは、スイッチ側インダクタンスＬｓの２０％である。幾つかの実施形態では、プラズマ側浮遊インダクタンスＬｐは、約１ｎＨ、１０ｎＨ、１００ｎＨ、１μＨ等より小さい。

幾つかの実施形態では、浮遊インダクタンスＬ２２は、インダクタンスが約１ｎＨ、１０ｎＨ、１００ｎＨ、１μＨ等より小さい。幾つかの実施形態では、浮遊インダクタンスＬ２３は、インダクタンスが約１ｎＨ、１０ｎＨ、１００ｎＨ、１μＨ等より小さい。幾つかの実施形態では、浮遊インダクタンスＬ２４は、インダクタンスが約１ｎＨ、１０ｎＨ、１００ｎＨ、１μＨ等より小さい。幾つかの実施形態では、浮遊インダクタンスＬ２２、Ｌ２３、及びＬ２４の合計は、約１ｎＨ、１０ｎＨ、１００ｎＨ、１μＨ等より小さい。

幾つかの実施形態では、浮遊インダクタンスＬ２２、Ｌ２３、又はＬ２４は、様々な方法で最小化できる。例えば、浮遊インダクタンスＬ２２、Ｌ２３、又はＬ２４に沿う導体は、業界標準より幅広であってよく、例えば、１／８、１／４、３／８、１／２、１、２．５、５インチ等より幅広であってよい。別の例として、様々な回路素子（例えば、ダイオード５０５又はバイアス補償キャパシタ５１０）が、並列又は直列の複数のダイオード又はキャパシタを含んでよい。幾つかの実施形態では、様々なバイアス補償回路素子同士の間の上部導体と下部導体は、約１、２、５、１５、２０、２５、３０、３５、４０ｃｍより短い距離だけ隔てられてよい。

幾つかの実施形態では、バイアス補償キャパシタ５１０は、キャパシタンスが約１μＦ未満又は約１ｍＦ未満であってよい。バイアス補償キャパシタ５１０は、浮遊インダクタンスが約１ｎＨ、１０ｎＨ、１００ｎＨ、１μＨ等より小さくてよい。

幾つかの実施形態では、バイアス補償インダクタＬ４は、例えば、インダクタンスが約１００μＨより小さくてよく、例えば、約５０μＨ、２５μＨ、１０μＨ、５μＨ、１μＨ、０．５μＨ、０．２５μＨ等より小さくてよい。

幾つかの実施形態では、ダイオード５０５及び／又はバイアス補償キャパシタ５１０の一方又は両方を含むディスクリート素子の体積は、１２００、１０００、７５０、５００立方センチメートルより小さくてよい。

幾つかの実施形態では、抵抗５１５は、ダイオード５０５の全体にわたって含まれてよい。幾つかの実施形態では、抵抗５１５は、抵抗値が約１ｋΩ～１ＭΩより小さくてよく、例えば、約１００ｋΩより小さくてよい。

幾つかの実施形態では、スイッチ１２２０、２２２５、１２３０、及び／又は１２３５、及び／又はダイオードＤ１０、Ｄ１１、Ｄ１２、及び／又はＤ１３は、多少の寄生（又は浮遊）キャパシタンスを有しうる。この寄生キャパシタンスは、場合によっては、キャパシタＣ１５、Ｃ１６、Ｃ１７、及び／又はＣ１８とともに、例えば、バイアス補償インダクタＬ４との関連で多少のリンギングを引き起こしうる。このリンギングは、例えば、バイアス補償キャパシタ５１０において多少の電圧垂下を引き起こしうる。幾つかの実施形態では、バイアス補償インダクタＬ４のインダクタンスを低く保つことにより、バイアス補償キャパシタ５１０における電圧垂下を最小化又は排除できる。幾つかの実施形態では、バイアス補償キャパシタ５１０におけるあらゆる電圧垂下を更に低減又は最小化する為に、ダイオードが、バイアス補償インダクタＬ４と並列に、又はバイアス補償インダクタＬ４とともに適切な場所で使用されてよい。

図２２は、幾つかの実施形態による高電圧パルシング回路２２００の回路図である。高電圧パルシング回路２２００は、図１４に示した高電圧パルシング回路１４００と似ている。この例では、高電圧パルシング回路１２００から抵抗出力段１０２が削除されて、エネルギ回収回路１９０５が追加されている。パルサ段１０１（パルサ段１１０との置き換えも可能）、エネルギ回収回路１９０５、及び／又はバイアス補償回路１４１４が高電圧パルシング回路を構成してよい。

幾つかの実施形態では、高電圧パルシング回路２１００は、パルサ段１０１がエネルギ回収回路１９０５と結合されていてよい。パルサ段１０１及びエネルギ回収回路１９０５は、バイアス補償回路１４１４及びプラズマ負荷１０６と結合されてよい。プラズマ負荷１０６は、任意のタイプの負荷を含んでよく、例えば、本文書に記載の任意の負荷を含んでよい。

この例では、エネルギ回収回路１９０５は、変圧器Ｔ１の二次側に配置されてよく、又は二次側と電気的に結合されてよい。エネルギ回収回路１９０５は、例えば、変圧器Ｔ１の二次側の両端にダイオード１９３０（例えば、クロウバーダイオード）を含んでよい。エネルギ回収回路１９０５は、例えば、（直列に配置された）ダイオード１９１０及びインダクタ１９１５を含んでよく、これにより、電流が変圧器Ｔ１の二次側から流れて電源Ｃ７を充電することを可能にできる。ダイオード１９１０及びインダクタ１９１５は、変圧器Ｔ１の二次側と電源Ｃ７とに電気的に接続されてよい。幾つかの実施形態では、エネルギ回収回路１９０５は、変圧器Ｔ１の二次側と電気的に結合されたダイオード１９３５及び／又はインダクタ１９４０を含んでよい。インダクタ１９４０は、浮遊インダクタンスを表してよく、且つ／又は変圧器Ｔ１の浮遊インダクタンスを含んでよい。

ナノ秒パルサがオンになると、電流がプラズマ負荷１０６を充電する（例えば、キャパシタＣ３、キャパシタＣ２、又はキャパシタＣ９を充電する）ことが可能である。例えば、変圧器Ｔ１の二次側の電圧が電源Ｃ７の充電電圧より高くなると、幾らかの電流がインダクタ１９１５を流れることが可能である。ナノ秒パルサがオフになると、電流がプラズマ負荷１０６内のキャパシタからインダクタ１９１５を通って流れて、インダクタ１９１５の両端の電圧がゼロになるまで電源Ｃ７を充電することが可能である。ダイオード１９３０は、プラズマ負荷１０６内のキャパシタが、プラズマ負荷１０６及び／又はバイアス補償回路１４１４のインダクタンスとリンギングを起こすのを防ぐことが可能である。

ダイオード１９１０は、例えば、電源Ｃ７からプラズマ負荷１０６内のキャパシタへ電荷が流れるのを防ぐことが可能である。

インダクタ１９１５の値は、電流の立ち下がり時間を制御する為に選択されてよい。幾つかの実施形態では、インダクタ１９１５は、インダクタンスの値が１～５００μＨであってよい。

幾つかの実施形態では、エネルギ回収回路１９０５は、インダクタ１９１５を通る電流の流れを制御する為に使用可能なスイッチを含んでよい。このスイッチは、例えば、インダクタ１９１５と直列に配置されてよい。幾つかの実施形態では、このスイッチは、スイッチＳ１が開いているとき且つ／又はもはやパルシングしていないときに閉じてよく、これは、電流がプラズマ負荷１０６から高電圧負荷Ｃ７に戻ることを可能にする為である。このスイッチは、例えば、高電圧スイッチを含んでよく、例えば、高電圧スイッチ１５００を含んでよい。

幾つかの実施形態では、パルサ段１０１は、パルサ段１０１内に示された様々な構成要素の代わりに又はそれらの構成要素に加えて高電圧スイッチ１５００を含んでよい。幾つかの実施形態では、高電圧スイッチ１５００を使用することにより、少なくとも変圧器Ｔ１及びスイッチＳ１を削除することを可能にできる。

この例では、バイアス補償回路１４１４は、ダイオード５０５と１２４というラベルの位置との間の浮遊インダクタンスＬ２２、ダイオード５０５とバイアス補償キャパシタ５１０との間の浮遊インダクタンスＬ２３、又はバイアス補償キャパシタ５１０と接地との間の浮遊インダクタンスＬ２４を含む。高電圧パルシング回路１４００は、プラズマ側インダクタンスＬｐ及びスイッチ側インダクタンスＬｓを含む。プラズマ側浮遊インダクタンスＬｐは、例えば、浮遊インダクタンスであれ、寄生インダクタンスであれ、バイアス補償回路１４１４とプラズマ負荷１０６との間の全ての素子のインダクタンス（例えば、Ｌ７及び他の任意の浮遊インダクタンス）であれ、回路のこの側にある全てのインダクタンスを含んでよい。スイッチ側インダクタンスＬｓは、例えば、浮遊インダクタンスであれ、寄生インダクタンスであれ、バイアス補償回路１４１４とスイッチＳ１との間の全ての素子のインダクタンス（例えば、インダクタ１９１５、インダクタＬ１、インダクタ１９４０、インダクタＬ２、及び／又はインダクタＬ６、並びに他の任意の浮遊インダクタンスの単独又は組み合わせ）であれ、回路のこの側にある全てのインダクタンスを含んでよい。

幾つかの実施形態では、スイッチ側インダクタンスＬｓは、プラズマ側浮遊インダクタンスＬｐより大きくなければならない。幾つかの実施形態では、プラズマ側浮遊インダクタンスＬｐは、スイッチ側インダクタンスＬｓの２０％である。幾つかの実施形態では、プラズマ側浮遊インダクタンスＬｐは、約１ｎＨ、１０ｎＨ、１００ｎＨ、１μＨ等より小さい。

幾つかの実施形態では、浮遊インダクタンスＬ２２は、インダクタンスが約１ｎＨ、１０ｎＨ、１００ｎＨ、１μＨ等より小さい。幾つかの実施形態では、浮遊インダクタンスＬ２３は、インダクタンスが約１ｎＨ、１０ｎＨ、１００ｎＨ、１μＨ等より小さい。幾つかの実施形態では、浮遊インダクタンスＬ２４は、インダクタンスが約１ｎＨ、１０ｎＨ、１００ｎＨ、１μＨ等より小さい。幾つかの実施形態では、浮遊インダクタンスＬ２２、Ｌ２３、及びＬ２４の合計は、約１ｎＨ、１０ｎＨ、１００ｎＨ、１μＨ等より小さい。

幾つかの実施形態では、浮遊インダクタンスＬ２２、Ｌ２３、又はＬ２４は、様々な方法で最小化できる。例えば、浮遊インダクタンスＬ２２、Ｌ２３、又はＬ２４に沿う導体は、業界標準より幅広であってよく、例えば、１／８、１／４、３／８、１／２、１、２．５、５インチ等より幅広であってよい。別の例として、様々な回路素子（例えば、ダイオード５０５又はバイアス補償キャパシタ５１０）が、並列又は直列の複数のダイオード又はキャパシタを含んでよい。幾つかの実施形態では、様々なバイアス補償回路素子同士の間の上部導体と下部導体は、約１、２、５、１５、２０、２５、３０、３５、４０ｃｍより短い距離だけ隔てられてよい。

幾つかの実施形態では、バイアス補償キャパシタ５１０は、キャパシタンスが約１μＦ未満又は約１ｍＦ未満であってよい。バイアス補償キャパシタ５１０は、浮遊インダクタンスが約１ｎＨ、１０ｎＨ、１００ｎＨ、１μＨ等より小さくてよい。

幾つかの実施形態では、バイアス補償インダクタＬ４は、例えば、インダクタンスが約１００μＨより小さくてよく、例えば、約５０μＨ、２５μＨ、１０μＨ、５μＨ、１μＨ、０．５μＨ、０．２５μＨ等より小さくてよい。

幾つかの実施形態では、ダイオード５０５及び／又はバイアス補償キャパシタ５１０の一方又は両方を含むディスクリート素子の体積は、１２００、１０００、７５０、５００立方センチメートルより小さくてよい。

幾つかの実施形態では、抵抗５１５は、ダイオード５０５の全体にわたって含まれてよい。幾つかの実施形態では、抵抗５１５は、抵抗値が約１ｋΩ～１ＭΩより小さくてよく、例えば、約１００ｋΩより小さくてよい。

幾つかの実施形態では、スイッチＳ４は、多少の寄生（又は浮遊）キャパシタンスを有しうる。この寄生キャパシタンスは、例えば、バイアス補償インダクタＬ４との関連で多少のリンギングを引き起こしうる。このリンギングは、例えば、バイアス補償キャパシタ５１０において多少の電圧垂下を引き起こしうる。幾つかの実施形態では、バイアス補償インダクタＬ４のインダクタンスを低く保つことにより、バイアス補償キャパシタ５１０における電圧垂下を最小化又は排除できる。幾つかの実施形態では、バイアス補償キャパシタ５１０におけるあらゆる電圧垂下を更に低減又は最小化する為に、ダイオードが、バイアス補償インダクタＬ４と並列に、又はバイアス補償インダクタＬ４とともに適切な場所で使用されてよい。

特に断らない限り、「ほぼ（ｓｕｂｓｔａｎｔｉａｌｌｙ）」という語は、言及された値の５～１０％以内、又は製造公差以内であることを意味する。特に断らない限り、「約（ａｂｏｕｔ）」という語は、言及された値の５～１０％以内、又は製造公差以内であることを意味する。

「又は（ｏｒ）」という接続詞は包含的である。

本明細書では、特許請求対象の十分な理解が得られるように、多数の具体的詳細を説明している。しかしながら、当業者であれば理解されるように、それらの具体的詳細がなくても本特許請求対象を実施することは可能である。又、場合によっては、本特許請求対象が曖昧にならないように、当業者にはよく知られているであろう方法、装置、又はシステムについては詳細に説明していない。

本明細書での「ように適合された（ａｄａｐｔｅｄ ｔｏ）」又は「ように構成された（ｃｏｎｆｉｇｕｒｅｄ ｔｏ）」の使用は、追加のタスク又はステップを実施するように適合又は構成された装置を排除しない、開放的且つ包含的な言い回しを意図している。更に、「基づく（ｂａｓｅｄ ｏｎ）」の使用は、１つ以上の記載された条件又は値に「基づく（ｂａｓｅｄ ｏｎ）」プロセス、ステップ、計算、又は他のアクションが、実際には、それらの記載された条件又は値を超える追加の条件又は値に基づいてよいという点で開放的且つ包含的であることを意図されている。本明細書に含まれる見出し、リスト、及び番号付けは、説明を容易にする為のものに過ぎず、限定の意図はない。

本発明対象を、その特定の実施形態に関して詳細に説明してきたが、当然のことながら、当業者であれば、上述の内容を理解すれば、そのような実施形態の変更物、変形物、及び等価物を容易に生成可能である。従って、当然のことながら、本開示は、限定ではなく例示を目的として示されており、当業者であれば容易に明らかであろうように、本発明対象に対するそのような修正、変形、又は追加を包含することを排除しない。
〔付記１〕
高電圧パルシング電源と、
前記高電圧パルシング電源と電気的に結合された変圧器と、
前記変圧器と電気的に結合されて、振幅が１ｋＶより大きく、パルス繰り返し周波数が１ｋＨｚより高い高電圧パルスを出力するように構成された出力と、
前記変圧器と電気的に結合されていて、一端が前記出力と電気的に結合されていて、他端が接地と電気的に結合されているバイアス補償回路であって、前記バイアス補償回路の浮遊インダクタンスが約１μＨより小さい、前記バイアス補償回路と、
を含む高電圧パルシング回路。
〔付記２〕
前記バイアス補償回路は、バイアス補償ダイオードとＤＣ電源とバイアス補償キャパシタとを含む、付記１に記載の高電圧パルシング回路。
〔付記３〕
前記バイアス補償回路は、
前記バイアス補償回路と前記高電圧パルシング電源との間に誘導素子及び浮遊インダクタンスを含む第１のインダクタンスと、
前記バイアス補償回路と前記出力との間に誘導素子及び浮遊インダクタンスを含む第２のインダクタンスと、
を含む、
付記１に記載の高電圧パルシング回路。
〔付記４〕
前記第２のインダクタンスは約１μＨより小さい、付記３に記載の高電圧パルシング回路。
〔付記５〕
前記第１のインダクタンスは前記第２のインダクタンスより大きい、付記３に記載の高電圧パルシング回路。
〔付記６〕
前記第２のインダクタンスは前記第１のインダクタンスの２０％より小さい、付記３に記載の高電圧パルシング回路。
〔付記７〕
前記バイアス補償回路は更に、
バイアス補償ダイオードと、
ＤＣ電源と、
前記バイアス補償ダイオードと並列に配置された複数のスイッチと、
を含む、
付記１に記載の高電圧パルシング回路。
〔付記８〕
前記高電圧パルシング電源は複数の高電圧バーストを発生させ、各バーストは複数の高電圧パルスを含み、
前記複数のスイッチは、前記複数の高電圧バーストの各バースト中は開いており、前記複数の高電圧バーストの各バースト間は閉じている、
付記７に記載の高電圧パルシング回路。
〔付記９〕
高電圧パルシング電源と、
前記高電圧パルシング電源と電気的に結合された変圧器と、
前記変圧器と電気的に結合されて、振幅が１ｋＶより大きく、パルス繰り返し周波数が１ｋＨｚより高い高電圧パルスを出力するように構成された出力と、
前記変圧器と電気的に結合されていて、一端が前記出力と電気的に結合されていて、他端が接地と電気的に結合されているバイアス補償回路であって、
前記バイアス補償回路と前記高電圧パルシング電源との間に誘導素子及び浮遊インダクタンスを含む第１のインダクタンスと、
前記バイアス補償回路と前記出力との間に誘導素子及び浮遊インダクタンスを含む第２のインダクタンスと、
を含む前記バイアス補償回路と、
を含む高電圧パルシング回路。
〔付記１０〕
前記第２のインダクタンスは約１μＨより小さい、付記９に記載の高電圧パルシング回路。
〔付記１１〕
前記第１のインダクタンスは前記第２のインダクタンスより大きい、付記９に記載の高電圧パルシング回路。
〔付記１２〕
前記第２のインダクタンスは前記第１のインダクタンスの２０％より小さい、付記９に記載の高電圧パルシング回路。
〔付記１３〕
前記バイアス補償回路は更に、
バイアス補償ダイオードと、
ＤＣ電源と、
前記バイアス補償ダイオードと並列に配置された複数のスイッチと、
を含む、
付記９に記載の高電圧パルシング回路。
〔付記１４〕
前記高電圧パルシング電源は複数の高電圧バーストを発生させ、各バーストは複数の高電圧パルスを含み、
前記複数のスイッチは、各バースト中は開いている、
付記１３に記載の高電圧パルシング回路。
〔付記１５〕
高電圧パルシング電源と、
前記高電圧パルシング電源と電気的に結合された変圧器と、
前記変圧器と電気的に結合されて、振幅が１ｋＶより大きく、パルス繰り返し周波数が１ｋＨｚより高い高電圧パルスを出力するように構成された出力と、
前記変圧器と電気的に結合されていて、一端が前記出力と電気的に結合されていて、他端が接地と電気的に結合されているバイアス補償回路であって、
約１μＨより小さい浮遊インダクタンスと、
バイアス補償ダイオードと、
前記バイアス補償ダイオードと直列に配置されたＤＣ電源と、
前記バイアス補償ダイオード及び前記ＤＣ電源と直列に配置されたインダクタと、
を含む前記バイアス補償回路と、
を含む高電圧パルシング回路。
〔付記１６〕
前記バイアス補償ダイオードの両端に配置されたバイアス補償抵抗を更に含む、付記１５に記載の高電圧パルシング回路。
〔付記１７〕
前記バイアス補償は、抵抗が約１００ｋΩより小さい、付記１６に記載の高電圧パルシング回路。
〔付記１８〕
前記バイアス補償ダイオードと、前記出力と前記変圧器との間の点と、の間に第１の浮遊インダクタンスを更に含み、前記第１の浮遊インダクタンスは約１μＨより小さい、付記１５に記載の高電圧パルシング回路。
〔付記１９〕
前記バイアス補償ダイオードと前記キャパシタとの間に第２の浮遊インダクタンスを更に含み、前記第２の浮遊インダクタンスは約１μＨより小さい、付記１５に記載の高電圧パルシング回路。
〔付記２０〕
前記キャパシタと接地との間に第１の浮遊インダクタンスを更に含み、前記第１の浮遊インダクタンスは約１μＨより小さい、付記１５に記載の高電圧パルシング回路。
〔付記２１〕
前記キャパシタは、キャパシタンスが約１ｍＦより小さい、付記１５に記載の高電圧パルシング回路。
〔付記２２〕
前記バイアス補償回路は更に、
バイアス補償ダイオードと、
ＤＣ電源と、
前記バイアス補償ダイオードと並列に配置された複数のスイッチと、
を含む、
付記１５に記載の高電圧パルシング回路。
〔付記２３〕
前記高電圧パルシング電源は複数の高電圧バーストを発生させ、各バーストは複数の高電圧パルスを含み、
前記複数のスイッチは、各バースト中は開いている、
付記２２に記載の高電圧パルシング回路。

Claims (22)

1. 高電圧パルシング電源と、
   前記高電圧パルシング電源と電気的に結合された変圧器と、
   前記変圧器と電気的に結合されて、振幅が１ｋＶより大きく、パルス繰り返し周波数が１ｋＨｚより高い高電圧パルスを出力するように構成された出力と、
   前記変圧器と電気的に結合されていて、一端が前記出力と電気的に結合されていて、他端が接地と電気的に結合されているバイアス補償回路、とを含み、
   前記バイアス補償回路は、前記バイアス補償回路と前記高電圧パルシング電源との間に誘導素子及び浮遊インダクタンスを含む第１のインダクタンスと、前記バイアス補償回路と前記出力との間に誘導素子及び浮遊インダクタンスを含む第２のインダクタンスと、を含み、
   前記バイアス補償回路の前記浮遊インダクタンスは約１μＨより小さく、
   前記第１のインダクタンスは前記第２のインダクタンスより大きい、
   高電圧パルシング回路。
2. 前記バイアス補償回路は、バイアス補償ダイオードとＤＣ電源とバイアス補償キャパシタとを含む、請求項１に記載の高電圧パルシング回路。
3. 前記第２のインダクタンスは約１μＨより小さい、請求項１に記載の高電圧パルシング回路。
4. 前記第２のインダクタンスは前記第１のインダクタンスの２０％より小さい、請求項１に記載の高電圧パルシング回路。
5. 前記バイアス補償回路は更に、
   バイアス補償ダイオードと、
   ＤＣ電源と、
   前記バイアス補償ダイオードと並列に配置された複数のスイッチと、
   を含む、
   請求項１に記載の高電圧パルシング回路。
6. 前記高電圧パルシング電源は複数の高電圧バーストを発生させ、各バーストは複数の高電圧パルスを含み、
   前記複数のスイッチは、前記複数の高電圧バーストの各バースト中は開いており、前記複数の高電圧バーストの各バースト間は閉じている、
   請求項５に記載の高電圧パルシング回路。
7. 高電圧パルシング電源と、
   前記高電圧パルシング電源と電気的に結合された変圧器と、
   前記変圧器と電気的に結合されて、振幅が１ｋＶより大きく、パルス繰り返し周波数が１ｋＨｚより高い高電圧パルスを出力するように構成された出力と、
   前記変圧器と電気的に結合されていて、一端が前記出力と電気的に結合されていて、他端が接地と電気的に結合されているバイアス補償回路であって、
   前記バイアス補償回路と前記高電圧パルシング電源との間に誘導素子及び浮遊インダクタンスを含む第１のインダクタンスと、
   前記バイアス補償回路と前記出力との間に誘導素子及び浮遊インダクタンスを含む第２のインダクタンスと、
   を含む前記バイアス補償回路と、
   を含む高電圧パルシング回路。
8. 前記第２のインダクタンスは約１μＨより小さい、請求項７に記載の高電圧パルシング回路。
9. 前記第１のインダクタンスは前記第２のインダクタンスより大きい、請求項７に記載の高電圧パルシング回路。
10. 前記第２のインダクタンスは前記第１のインダクタンスの２０％より小さい、請求項７に記載の高電圧パルシング回路。
11. 前記バイアス補償回路は更に、
    バイアス補償ダイオードと、
    ＤＣ電源と、
    前記バイアス補償ダイオードと並列に配置された複数のスイッチと、
    を含む、
    請求項７に記載の高電圧パルシング回路。
12. 前記高電圧パルシング電源は複数の高電圧バーストを発生させ、各バーストは複数の高電圧パルスを含み、
    前記複数のスイッチは、各バースト中は開いている、
    請求項１１に記載の高電圧パルシング回路。
13. 高電圧パルシング電源と、
    前記高電圧パルシング電源と電気的に結合された変圧器と、
    前記変圧器と電気的に結合されて、振幅が１ｋＶより大きく、パルス繰り返し周波数が１ｋＨｚより高い高電圧パルスを出力するように構成された出力と、
    前記変圧器と電気的に結合されていて、一端が前記出力と電気的に結合されていて、他端が接地と電気的に結合されているバイアス補償回路であって、
    約１μＨより小さい浮遊インダクタンスと、
    バイアス補償ダイオードと、
    前記バイアス補償ダイオードと直列に配置されたＤＣ電源と、
    前記バイアス補償ダイオード及び前記ＤＣ電源と直列に配置されたインダクタと、
    を含む前記バイアス補償回路と、
    を含む高電圧パルシング回路。
14. 前記バイアス補償ダイオードの両端に配置されたバイアス補償抵抗を更に含む、請求項１３に記載の高電圧パルシング回路。
15. 前記バイアス補償抵抗は、抵抗が約１００ｋΩより小さい、請求項１４に記載の高電圧パルシング回路。
16. 前記バイアス補償ダイオードと、前記出力と前記変圧器との間の点と、の間に第１の浮遊インダクタンスを更に含み、前記変圧器は約１μＨより小さい、請求項１３に記載の高電圧パルシング回路。
17. 前記バイアス補償回路は、キャパシタを更に含む、請求項１３に記載の高電圧パルシング回路。
18. 前記キャパシタと接地との間に第１の浮遊インダクタンスを更に含み、前記第１の浮遊インダクタンスは約１μＨより小さい、請求項１７に記載の高電圧パルシング回路。
19. 前記キャパシタは、キャパシタンスが約１ｍＦより小さい、請求項１７に記載の高電圧パルシング回路。
20. 前記バイアス補償回路は更に、
    バイアス補償ダイオードと、
    ＤＣ電源と、
    前記バイアス補償ダイオードと並列に配置された複数のスイッチと、
    を含む、
    請求項１３に記載の高電圧パルシング回路。
21. 前記高電圧パルシング電源は複数の高電圧バーストを発生させ、各バーストは複数の高電圧パルスを含み、
    前記複数のスイッチは、各バースト中は開いている、
    請求項２０に記載の高電圧パルシング回路。
22. 前記バイアス補償ダイオードと前記キャパシタとの間に、インダクタンスが約１μＨより小さい第２の浮遊インダクタンスを更に含む、請求項１８に記載の高電圧パルシング回路。

Images