KR100394171B1

KR100394171B1 - 전력증폭기의 출력단 보호회로

Info

Publication number: KR100394171B1
Application number: KR10-2000-0029205A
Authority: KR
Inventors: 고범종
Original assignee: 고범종
Priority date: 2000-05-30
Filing date: 2000-05-30
Publication date: 2003-08-09
Also published as: KR20010108619A; AU5684601A; WO2001093419A1

Abstract

본 발명은 전력증폭기의 출력단에 과전류가 흐르거나 과부하가 걸릴 때에 출력단 소자가 파괴되는 것을 효과적으로 방지하기 위해 비교기 또는 OP앰프로써 제어부를 구성한 보호회로에 관한 것이다.

본 발명에 따른 출력단 보호회로는 출력단 소자에 흐르는 전류가 부하저항을 흐르는 구조로 되어 있는 전력증폭기의 출력단을 보호하는 회로가, 출력단 소자에 과전류가 흐르는 것을 검출하는 검출부와, 검출된 과전류에 대해 출력단 소자에 흐르는 전류를 제어하는 제어부로 구성되는데, 상기 검출부는 출력단의 부하저항에서 강하되는 전압을 전압분배하는 전압분배회로를 포함하고, 상기 제어부는 기준전압 발생부를 포함하며, 상기 검출부에서 검출된 검출전압과 기준전압을 비교하여 검출전압이 항상 기준전압과 동일하게 유지되도록 출력단 소자에 흐르는 전류를 제어하는 것을 특징으로 한다.

Description

전력증폭기의 출력단 보호회로{Output device protection circuit for power amplifier}

본 발명은 전력증폭기의 출력단 보호회로에 관한 것이다. 보다 구체적으로, 본 발명은 전력증폭기의 출력단에 과전류가 흐르거나 과부하가 걸릴 때에 출력단 소자가 파괴되는 것을 효과적으로 방지하기 위해 비교기 또는 OP앰프로써 제어부를 구성한 보호회로에 관한 것이다.

전력증폭기(PA)의 출력단 소자는 보통 트랜지스터, FET, IGBT 등이 사용된다. 전력증폭기는 동작에 따라 A, B, C, H급 등으로 분류되고, 그 구성에 따라 푸시풀, SEPP 등으로 분류된다. 그러나, 어떠한 경우라 하더라도 출력단을 보호하는 장치는 필수적이다.

출력단 소자의 파괴원인으로는 회로구성, 안정도 등 회로의 불안정성에 기인하기도 하지만, 전압.전류.전력 등의 전기적 과부하나 출력단자의 쇼트(단락)에 의한 것이 크다. 이에 출력단 소자를 보호하기 위해서 종래부터 여러가지 방법이 개발되어 왔다.

그 중 하나로 드라이브(여진) 전력을 작게 하여 부하 단락시의 오버드라이브를 막는 방법이 있으나, 이 방법은 기본적으로 앰프의 출력을 줄이는 방법에 불과하다. 또다른 방법으로 출력단의 콜렉터전류가 규정치 이상 흐를 때에는 출력단을 차단하여 콜렉터전류가 흐르지 않도록 하는 방법이 있다.

도1은 종래의 출력단 소자 보호회로의 일례를 나타내는 회로도이다. Q4와 Q5가 상보결합된 전력증폭기에 Q6과 Q7로 보호회로를 구성한 것이다. 원리는, 출력단 소자 Q4와 Q5에 과전류가 흐를 때에 R3과 R6으로 이를 감지하고 Q6과 Q7이 각각 도통하여 Q4와 Q5로 흐르는 전류의 경로를 Q6과 Q7로 바꾸는 것을 원리로 한다. 출력단 소자 Q4와 Q5에 과전류가 흐르는 경우란 출력단자인 OUT단자와 그라운드 사이가 단락되거나 규정보다 낮은 임피던스의 스피커가 연결될 경우를 말한다.

그러나, 도1과 같은 보호회로에서는, 출력단 소자에 과부하가 걸릴 때에 지속적인 부하의 변화에 대하여는 효과적으로 과전류를 제한할 수 있지만 순간적인 출력 증가에 대해서는 완벽하게 보호기능을 하지 못하며, 출력신호가 없는 상태에서의 출력단 단락시에는 순간적인 단락에 대해서는 작용할 수 있으나 지속적인 단락시에는 허용 Pc(콜렉터 소비전력)의 초과로 인하여 출력단 소자가 파괴되는 문제가 있다.

또한, Q6과 Q7의 2석으로 이루어지는 보호회로의 응답속도가 출력단 소자의 내단락시간(short circuit withstand time, t_sc)보다 길기 때문에 효과적으로 출력단 보호를 하지 못하는 문제가 있다. 참고로, 최근에 출력단 소자로 많이 쓰이는 IGBT의 t_sc는 수㎲로서 통상의 TR이나 FET보다도 훨씬 짧다. 예를 들어, 인터실사(Intersil)의 IGBT인 HGTG20N60C3의 t_sc는 약 4㎲이다.

현대 반도체 기술의 발달로 반도체소자의 수명이 반영구적으로 되었으나, 물리적 특성상 과전류나 쇼트에 의한 파괴를 막을 수는 없다. 이에, 본 출원인은 전력증폭기의 출력단 소자를 보호하는 보호회로로서, 출력단 소자에 흐르는 전류를 검출하여 과부하가 연결될 때에 일정전류 이하로 제한하며, 출력단 단락시에는 출력단 소자가 파괴되기 전에 안전영역 내로 전류를 제한하는 전력증폭기의 출력단 보호회로를 개발하였다.

도1은 종래의 전력증폭기 출력단 보호회로의 예시도

도2~도4는 본 발명에 따른 보호회로의 구성도

도5는 출력단 보호회로의 독립적 전원공급 회로도

도6은 출력단 보호회로가 적용된 전력증폭기의 전체 회로도

<도면 주요부의 설명>

출력단 트랜지스터(Q4, Q5), 검출부(300), 제어부(100, 200), 전원공급부(400), 비교기(U1A, U1B), 출력 부하저항(R15, R16)

개요

본 발명에 따른 전력증폭기 출력단 보호회로는, 출력단 소자에 흐르는 전류가 부하저항의 전압강하를 감지하여 출력단 소자에 과전류가 흐르는 것을 검출하는검출부와, 검출된 과전류에 대해 출력단 소자에 흐르는 전류를 제어하는 제어부로 구성된다.

상기 검출부는 출력단의 부하저항에서 강하되는 전압을 전압분배하는 전압분배회로를 포함하고, 상기 제어부는 상기 검출부를 통한 전압과 기준전압을 비교하여 검출부가 검출한 전압이 기준전압이 되도록 출력단 소자에 흐르는 전류를 제어하는 것을 특징으로 하는데, 제어부는 출력단 소자의 내단락시간보다도 응답속도가 빠른 고속 비교기 또는 고속 OP앰프를 이용한다.

제어부의 전원은 정전류원과 제너다이오드를 이용하여 메인전원으로부터 얻을 수도 있고, 별도의 독립전원을 이용할 수도 있다. 또한, 제어부를 하나의 IC에 패키지화할 수 있다.

본 발명에 따른 출력단 보호회로의 기술사상은 모든 방식의 전력증폭기에 적용가능하다. 이하에서 설명하는 실시예에서는 상보형 전력증폭기에 본 발명에 따른 보호회로를 적용한 것을 나타낸다.

실시예

본 실시예는 상기와 같이 구성되는 보호회로를 상보형 SEPP 전력증폭기에 적용한 것에 대한 실시예이다. 상보형 SEPP 전력증폭기는 상단 출력단과 하단 출력단으로 구성되는데, 각 출력단의 출력소자는 동일한 전기적 특성에 극성이 다른 TR이나 FET를 사용하여 구성된다.

도2~4는 본 발명에 따른 출력단 소자 보호회로의 구성도이다. 도2는 고속 비교기(comparator)를 이용한 보호회로이고, 도3은 일반적인 비교기를 이용한 보호회로이고, 도4는 고속 OP앰프를 이용한 보호회로이다.

도2에서, 출력단 트랜지스터 Q4, Q5를 보호하는 회로로서 고속 비교기 LM319가 사용되었다. LM319는 응답속도(response time)가 약 80ns 정도 되는 고속 비교기로서 트랜지스터는 물론, IGBT보다도 응답속도가 훨씬 빠르다. 이밖에 사용가능한 고속 비교기로는 AD8598(응답속도 약 7ns)을 들 수 있다.

도2를 보면, 본 발명에 따른 출력단 보호회로는 크게, 출력단의 과전류 및 과부하를 검출하는 검출부(300), 검출된 과전류에 의해 출력단에 흐르는 전류를 제어하는 제어부(100, 200), 출력단 보호회로에 전원을 공급하는 전원공급부(400)로 구성된다. 도2는 상단 출력부와 하단 출력부가 상보형으로 구성되는 상보형 SEPP(complementary single ended push-pull)방식 전력증폭기이므로, 검출부(300), 제어부(100, 200), 전원공급부(400)가 모두 상단과 하단으로 나뉘어 구성되어 있다.

1. 검출부의 구성 및 작용

검출부(300)는 종래의 출력단 보호회로(도1)의 경우와 다르지 않다. 즉, 도2에서 보는 것과 같이, 최종 출력단에서 분기되는 저항 R9, R10이 D7을 통해 그라운드됨을 알 수 있다. 하단도 마찬가지로 최종 출력단에서 R12, R11이 분기되어 D8을 통해 그라운드된다. 상단 및 하단의 검출부(300)는 전형적인 전압분배회로(voltage divider)로서 R9와 R10 사이에서 나오는 전압이 상단 및 하단 제어부의비교기(U1A, U1B)의 5번 핀과 9번 핀으로 각각 입력된다.

출력단(OUT)이 그라운드와 단락되면, 출력단 소자 Q4와 Q5에 매우 큰 전류가 흐르게 되므로 출력단 부하저항인 R15와 R16에서 강하되는 전압이 커지고 이 강하전압이 R9, R10, D7 및 R12, R11, D8에 의해 전압분배되어 비교기에 입력되는 것이다.

2. 제어부의 구성 및 작용

상단 제어부(100)와 하단 제어부(200)는 고속 비교기(U1A, U1B)에 의해 구성되는데, 비교기는 트랜지스터와 달리 상보형(complementary)이 제작되지 않기 때문에 하단 비교기(U1B)의 출력단자에는 pnp형 트랜지스터 Q6을 연결하였다. 또한, 현재 상용화된 비교기나 OP앰프에서는 상보형이 제작되지 않고 있지만, 본 발명에 따른 보호회로를 하이브리드 IC화하면 외부에서 간단한 배선만으로 효율적인 보호회로를 꾸밀 수 있다.

상단 비교기(U1A)의 4번 핀(+입력)과 하단 비교기(U1B)의 10번 핀(-입력)은 기준전압 입력단자이다. 기준전압 발생부는 상단의 전원과 연결된 R3, R4, R5, D5 및 하단 전원과 연결된 R6, R7, D6으로 구성되는 전압분배회로(voltage divider)이다. 기준전압 발생부에 의해 발생한 기준전압이 본 발명의 보호회로의 작동시 제어전류를 결정하는 것이다. 물론, 기준전압은 도2의 회로와 다른 구성으로도 만들 수 있다. 그러나, 기준전압이 저전압이므로(수V 이하) 정확도를 고려하여 설계하여야 한다.

기준전압 설정시 주의할 점은 바이어스 전류보다 제어부의 제어전류값을 높게 설정하여야 하는 점이다. 제어전류값을 이보다 낮게 설정하면 출력단 소자에 DC드리프트가 발생한다. 그리고 너무 높게 설정하면 보호회로 작동시 출력단 소자의 허용 Pc를 초과하여 지속되는 단락시에는 출력단이 보호되지 않고 출력단 소자가 파괴될 수 있다. 예를 들어, R15와 R16이 각각 0.33Ω이고 바이어스 전류가 100mA일 때에, 기준전압을 0.1V로 설정하면 보호회로 작동시 약 300mA의 제어전류만 흐르게 되며 전원전압이 100V일 때에 출력단 소자의 Pc가 30W이므로 지속되는 단락시에도 출력단 소자를 보호할 수 있게 된다.

출력단 단락시에 본 발명의 보호회로의 제어작용을 설명한다. 출력단 단락시(도2의 OUT단자가 그라운드단자와 쇼트되는 경우) 검출부(300)에는 D7과 D8이 접속되어 있어서 R15, R16에서 강하되는 전압이 모두 제어부(100, 200)의 입력(상단 비교기의 5번 핀, 하단 비교기의 9번 핀)에 인가되기 때문에 출력단 소자(Q4, Q5)에는 기준전압 만큼의 전류가 흐르게 되어, 출력단 소자가 보호된다. 이에 대한 설명을 아래와 같이 경우를 나누어 설명한다.

(1) 출력이 없을 때 단락이 될 때에는, 출력단의 상단이나 하단의 한쪽으로 R15나 R16에 기준전압 만큼의 전류가 흐르게 된다. 예를 들어, 기준전압이 0.1V, R15와 R16이 각각 0.33Ω일 때에는 300mA만 흐르게 된다.

(2) 출력되는 도중에 단락이 될 때, 출력단 소자의 내단락시간보다 제어회로의 제어속도가 더 빠르기 때문에 출력단 소자가 파괴되지 않고 안전영역 내로 전류가 제한된다.

(3) 단락된 상태에서 출력단의 입력에 신호가 인가되더라도 출력단 소자의 전류 상승시간(rise time)보다 제어회로의 제어속도가 더 빠르기 때문에 출력소자의 최대전류는 제어전류 이내로 제한된다.

(4) 과전류 보호

과부하에 대하여는, (출력단 전위)+(R15의 강하전압)을 R9와 R10에서, (출력단 전위)+(R16의 강하전압)을 R11과 R12에서 검출하여 출력을 제한한다. 예를 들어, Vcc = ±60V, R9 = R12 = 2kΩ, R15 = R16 = 0.33Ω, 기준전압 = 0.1V일 때 의 식에서 부하저항 R_L=8Ω일 때에 P₀=150W I=4.2A가 되며, R_L=4Ω일 때에 P₀=300W I=8.6A가 되고, R_L=2Ω일 때에 P₀=600W I=17A가 된다. 따라서, 부하를 4Ω으로 설계한 증폭기에서 2Ω짜리 부하(스피커)를 사용하게 되면 최대출력시에 과전류로 인하여 출력단 소자가 파괴될 것이다. 따라서, 이러한 과부하시의 최대출력을 제한해야 한다.

한편, 도3은 일반적인 비교기를 이용한 보호회로이고, 도4는 고속 OP앰프를 이용한 보호회로로서 기본적인 구성은 도2의 보호회로와 동일하다. 도3의 경우에 일반적인 비교기라 함은 응답속도가 수백ns인 비교기를 말하는 것으로 LM393의 경우 응답속도는 약 300ns이다. 트랜지스터 Q6, Q7, Q8을 부가하여 비교기의 응답속도 늦음을 보완하고 있다. 도4는 비교기 대신에 고속 OP앰프를 사용한 회로인데,도2의 회로와 실질적으로 다른 점은 없다. 고속 OP앰프로는 LM6172(slew rate=750), AD8012(slew rate=2500), OPA2658(slew rate=1700) 등을 들 수 있다.

도6은 본 발명에 따른 출력단 보호회로를 실제의 전력증폭기에 적용한 전체 회로를 나타내는 것으로서, 출력단 TR 4쌍이 상보형으로 결합되어 있음을 알 수 있다. 도6의 전력증폭기에서, R_L=2Ω에서 P₀=300W로 제한할 경우에 대해서 설명한다. 상단의 경우 I=12A, V=25V, 각 TR의 I=3A일 때, TR의 이미터 전위 = 25+(3×0.33)V≒26V, R27의 양단전압≒0.9V, R28의 양단전압≒25.1V가 된다. 따라서, R27을 2kΩ으로 하고 R28을 56kΩ으로 했을 때에 2Ω부하에서의 최대출력이 300W로 제한될 수 있다.

3. 전원공급부

본 발명에 따른 출력단 보호회로의 기준전위(GND)는 출력단에 접지되어 있는데, 전원공급에는 도5와 도2, 3, 4에 적용한 두 가지 방법이 있을 수 있다.

(1) 메인그라운드와 분리된 별도의 전원을 사용하는 방법(도5)

도5는 제어부(100, 200)용으로 별도의 전원을 사용하는 회로를 나타낸다. 즉, 별도의 트랜스(T1)와 정류다이오드(D9) 및 평활콘덴서(C4, C5)를 써서 별도로 (+)전원과 (-)전원을 만들어서 제어부(100, 200)에 공급하는 회로를 나타내는 것이다.

(2) 메인전원을 이용하는 방법(도2, 3, 4)

도2, 3, 4에서 나타낸 것과 같이, 정전류원 1, 2와 제너다이오드(D1, D2)로 구성되는데, 제어부의 전원전압이 제너다이오드를 통하여 공급된다. 본 방법에 의하면 출력단의 전위가 변동되더라도 제어부에는 그라운드 전위가 출력단에 접지되어 있기 때문에 일정한 전원이 공급된다. 실용적인 면에서는 이 방법이 적합하다.

기존의 전력증폭기에서는 제어전류가 2A 내외에서 가능하기 때문에 출력단의 단락 상태가 지속되면 출력단 소자가 파괴되는데, 본 발명에 따른 보호회로에서는 제어전류를 안전영역으로 설정할 수 있기 때문에 단락 상태가 지속되더라도 출력 소자의 파괴가 일어나지 않는다. 출력되는 도중에 단락이 일어나더라도 기존의 보호회로에서는 제어속도가 출력단 소자의 내단락 시간보다도 느렸지만, 본 발명에서는 출력단 소자의 내단락 시간보다 응답속도가 빠른 비교기나 OP앰프를 사용하였기 때문에 출력단 소자의 파괴를 방지할 수 있다. 과전류제어에서도 응답속도가 빠르기 때문에, 기존 보호회로에서의 문제점인 순간적인 출력증가에 대하여 완벽하게 보호회로를 제어할 수 있어서 안전성이 한층 강화된다.

또한, 현재 상용화된 비교기나 OP앰프에서는 상보형이 제작되지 않고 있지만, 본 발명에 따른 보호회로를 하이브리드 IC화하면 외부에서 간단한 배선만으로 효율적인 보호회로를 꾸밀 수 있다.

Claims

삭제
삭제
삭제
삭제
상단출력단과 하단출력단이 상보형으로 구성되고, 출력단 소자에 흐르는 전류가 부하저항(R15, R16)을 흐르는 구조로 되어 있는 전력증폭기의 출력단을 보호하는 회로가, 출력단 소자에 과전류가 흐르는 것을 검출하는 검출부(300)와, 검출된 과전류에 대해 출력단 소자에 흐르는 전류를 제어하는 상단제어부(100) 및 하단제어부(200)로 구성되는데,

상기 검출부(300)는 출력단의 부하저항(R15, R16)에서 강하되는 전압을 전압분배하는 전압분배회로를 포함하고,

상기 상단제어부(100) 및 하단제어부(200)는 각각 기준전압 발생부와 출력단 소자의 내단락시간보다 짧은 응답속도를 갖는 고속비교기 또는 고속 OP앰프를 포함하여 구성되며,

상기 하단제어부(200)에는 상단제어부(100)와 상보형으로 접속되기 위하여 트랜지스터(Q6)가 추가되어, 상기 검출부(300)를 통하여 검출된 검출전압과 기준전압을 비교하여 검출전압이 항상 기준전압과 동일하게 유지되도록 출력단 소자에 흐르는 전류를 제어하는 것으로서 상호 상보형인 것을 특징으로 하는, 전력증폭기의 출력단 보호회로.
삭제
삭제
청구항 5에서, 상기 제어부의 전원은 메인전원과 별도의 전원에 의하여 공급되는 것을 특징으로 하는, 전력증폭기의 출력단 보호회로.
청구항 5에서, 상기 제어부의 전원은 메인전원을 정전류로 변환하는 정전류원과 전압조정용 제너다이오드에 의하여 공급되는 것을 특징으로 하는, 전력증폭기의 출력단 보호회로.
청구항 5에서, 상기 상단제어부(100)와 하단제어부(200)가 하나의 IC 패키지에 집적되는 것을 특징으로 하는, 전력증폭기의 출력단 보호회로.