JPS5995710A - エミツタホロワ型ｓｅｐｐ回路 - Google Patents
エミツタホロワ型ｓｅｐｐ回路Info
- Publication number
- JPS5995710A JPS5995710A JP20645682A JP20645682A JPS5995710A JP S5995710 A JPS5995710 A JP S5995710A JP 20645682 A JP20645682 A JP 20645682A JP 20645682 A JP20645682 A JP 20645682A JP S5995710 A JPS5995710 A JP S5995710A
- Authority
- JP
- Japan
- Prior art keywords
- voltage
- circuit
- error
- error amplifier
- amplifier
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Amplifiers (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
本発明は、無遮断Ｂ級のエミッタホロワ型シングル、エ
ンプツト、ブツシュ。プル（ＳＥＰＰ）回路に関するも
のである。
ンプツト、ブツシュ。プル（ＳＥＰＰ）回路に関するも
のである。
エミッタホロワ型の５ＥＰＰ回路は一般に、効率の点か
らＢ級動作させられ％また上下の伝達特性をスムースに
継ぐためにアイドル電流を流すことが不可欠である。と
ころで、一般的なこのような回路では、一方のトランジ
スタがオンすると他方のトランジスタがカットオフとな
ってしまいスイッチング歪が発生するが、この欠点を解
消するため最近では、サーボ回路によって常にカットオ
フさせず、常に一定のアイト。
らＢ級動作させられ％また上下の伝達特性をスムースに
継ぐためにアイドル電流を流すことが不可欠である。と
ころで、一般的なこのような回路では、一方のトランジ
スタがオンすると他方のトランジスタがカットオフとな
ってしまいスイッチング歪が発生するが、この欠点を解
消するため最近では、サーボ回路によって常にカットオ
フさせず、常に一定のアイト。
ルミ流を流す無遮断Ｂ級回路とするのが一般的である。
このようにするとスイッチング歪は確になくなるが、ト
ランジスタ固有の電流伝達特性の非直線性に起因する電
流歪や指数的伝達特性に起因する電圧歪については何ら
の対策も施されていなかった。
ランジスタ固有の電流伝達特性の非直線性に起因する電
流歪や指数的伝達特性に起因する電圧歪については何ら
の対策も施されていなかった。
更にアイドル電流はバイポーラトランジスタの場合温度
補償をしないと熱暴走してしまう不都合がある。そして
従来ｉｊ：％アイドル電流に対して電気的なサーボをか
けることが行われていないため、当然のことながら信号
の有無や周囲温度によってアイドル電流値が変化してし
まい、信号の有無に関係なく長時間的、短時間的の込ず
れにおいても動作点が変化することにな）好ましくない
。
補償をしないと熱暴走してしまう不都合がある。そして
従来ｉｊ：％アイドル電流に対して電気的なサーボをか
けることが行われていないため、当然のことながら信号
の有無や周囲温度によってアイドル電流値が変化してし
まい、信号の有無に関係なく長時間的、短時間的の込ず
れにおいても動作点が変化することにな）好ましくない
。
更にまた上述の温度補償が極めてシビアなものであるた
め、設計的に極めて難しい。特に従来の無遮断Ｂ級回路
では、正帰還を利用しているため、アイドル電流の不安
定さが助長され、温度補償を回路的に１００Ｘ行す切れ
ないことと相俟って設計の困難さを増大していた。
め、設計的に極めて難しい。特に従来の無遮断Ｂ級回路
では、正帰還を利用しているため、アイドル電流の不安
定さが助長され、温度補償を回路的に１００Ｘ行す切れ
ないことと相俟って設計の困難さを増大していた。
第１図は従来の無遮断３級５ＥＰＰ回路の基本構成を示
し、図中符号Ａ ｌ ＃ Ａ ２は利得が１以下の誤差
増幅器、Ｂ１＊Ｂ＊は電圧加算器でよい電圧発生回路％
Ｃは入力信号源、ＶＢ はトランジス’ Ｑ １ ＃
Ｑ ＊のバイアス電源である。
し、図中符号Ａ ｌ ＃ Ａ ２は利得が１以下の誤差
増幅器、Ｂ１＊Ｂ＊は電圧加算器でよい電圧発生回路％
Ｃは入力信号源、ＶＢ はトランジス’ Ｑ １ ＃
Ｑ ＊のバイアス電源である。
第１図において、入力ＩＮに信号がな騒然信号時のｉｉ
ｓ ＊ ｉｚｔ がアイドル電流Ｉｄである６ ＩＢ
１ ａ ＩＢ ｔは電源ＶＢから供給されている。
ｓ ＊ ｉｚｔ がアイドル電流Ｉｄである６ ＩＢ
１ ａ ＩＢ ｔは電源ＶＢから供給されている。
今％ トランジスタのベース・エミッタ電圧ヲＶＢＥ１
エミッタ抵抗をＲＥとすると、 となる。入力信号電流１ｉ が流れるとｊＥｔが増大
シ、トランジスタＱｌの電流増幅率をｈｆ８１とすると
、 ｉ、、、１＝＝ １１ｆｅ１・ｉｉ となる。このｉＢｌは抵抗Ｒ，の両端に雷、圧を発生し
、増幅器Ａえの入力電圧Ｖｉｌは Ｖｔｔ ＝（Ｖｇｘ −ＶＢ ）＋ｉｇｔＲＢ＝（”Ｂ
Ｅ−ＶＢ） ＋ ’１ｆ６ｔ ｌｉ ＲＥとなる。この
電圧は増幅器ＡＩがないときにはトランジス’ Ｑ ｚ
のベースを逆バイアスしてカットオフさせるが、増幅器
Ａ、の利得を１とすると電圧Ｖｉ□がそのままトランジ
スタＱ、のベースに正帰還されその電位をもち上げるた
め、トランジス’Ｑｔを逆バイアスさせス常に一定ノア
イドリング電流Ｉｄを流すことができる。入力信号電流
ｉｉが反転１−てトランジス’Ｑｔ をオンする方向で
も全く同様の動作が行われ、トランジスタＱ、をカット
オフさせることがなく、無遮断のＢ級ｓｇｐｐ回路とな
る。
エミッタ抵抗をＲＥとすると、 となる。入力信号電流１ｉ が流れるとｊＥｔが増大
シ、トランジスタＱｌの電流増幅率をｈｆ８１とすると
、 ｉ、、、１＝＝ １１ｆｅ１・ｉｉ となる。このｉＢｌは抵抗Ｒ，の両端に雷、圧を発生し
、増幅器Ａえの入力電圧Ｖｉｌは Ｖｔｔ ＝（Ｖｇｘ −ＶＢ ）＋ｉｇｔＲＢ＝（”Ｂ
Ｅ−ＶＢ） ＋ ’１ｆ６ｔ ｌｉ ＲＥとなる。この
電圧は増幅器ＡＩがないときにはトランジス’ Ｑ ｚ
のベースを逆バイアスしてカットオフさせるが、増幅器
Ａ、の利得を１とすると電圧Ｖｉ□がそのままトランジ
スタＱ、のベースに正帰還されその電位をもち上げるた
め、トランジス’Ｑｔを逆バイアスさせス常に一定ノア
イドリング電流Ｉｄを流すことができる。入力信号電流
ｉｉが反転１−てトランジス’Ｑｔ をオンする方向で
も全く同様の動作が行われ、トランジスタＱ、をカット
オフさせることがなく、無遮断のＢ級ｓｇｐｐ回路とな
る。
第２図は第１図の回路における入力信号電流ｉｉに対す
る電流伝達特性を示す。一般にトランジスタはそのエミ
ッタ電流が大きくなるとｈｆｅ（電流増幅率）が急に低
下し、図示のように合成特性も可成シ非直線的なものと
なって大きな電流歪を発生する。また上述のように増幅
器Ａ。
る電流伝達特性を示す。一般にトランジスタはそのエミ
ッタ電流が大きくなるとｈｆｅ（電流増幅率）が急に低
下し、図示のように合成特性も可成シ非直線的なものと
なって大きな電流歪を発生する。また上述のように増幅
器Ａ。
ｊＡ２の利得を１とすると、正帰還率が１００Ｘとなっ
て抵抗ＲＨの挿入によるアイドル電流Ｉｄ の安定作用
が完全に失われ、上記式（１１中のＲ，が零になったの
に等しくなシ、従って、アイドル電流Ｉｄが定まらなく
なって発振などを起す。実際には、増幅器Ａ＊＊Ａｘの
利得を１以下とするが、それでも温度に対して極めて不
安なものとなる。
て抵抗ＲＨの挿入によるアイドル電流Ｉｄ の安定作用
が完全に失われ、上記式（１１中のＲ，が零になったの
に等しくなシ、従って、アイドル電流Ｉｄが定まらなく
なって発振などを起す。実際には、増幅器Ａ＊＊Ａｘの
利得を１以下とするが、それでも温度に対して極めて不
安なものとなる。
無遮断Ｂ級回路とせず、単に電流伝達特性に起因する歪
を消すため、第１図中のＡ ｓ −Ａ ｔを無くし定電
圧ドライブとしたときには、伝達特性は第３図のように
なるが、この場合でもトランジスタの指数的伝達特性に
起因する歪は残存する。
を消すため、第１図中のＡ ｓ −Ａ ｔを無くし定電
圧ドライブとしたときには、伝達特性は第３図のように
なるが、この場合でもトランジスタの指数的伝達特性に
起因する歪は残存する。
定電圧ドライブ法を適用した従来のＢ級ＳＥ′ ＰＰ回
路では、（１）指数関数的な伝達特性に起因する歪や出
力トランジスタのオン・オフ動作によるスイッチング歪
が発生する。たとえ定電流ドライブ法による無遮断Ｂ級
５ＥＰＰ回路としても従来は％（２）電流伝達特性によ
る歪が発生する。またドライブ法のいかんに拘らず％（
３（アイドル電流の温度補償が必要であル、たとえ行っ
ても完全な補償は不可能である。そして（４）電源をオ
ンしてからアイドル電流が一定になる１で数十分以上の
長い時間を要し、また（５）アイドル電流か信号の有無
によって変動し、大信号が入りた後の了イドル電、流の
大きさが設定値から大きくズレでしまい、（６）上記（
３）乃至（５）から動作点が不安定で周囲温度、信号の
有無などによって変化してしまうなどの欠点があった。
路では、（１）指数関数的な伝達特性に起因する歪や出
力トランジスタのオン・オフ動作によるスイッチング歪
が発生する。たとえ定電流ドライブ法による無遮断Ｂ級
５ＥＰＰ回路としても従来は％（２）電流伝達特性によ
る歪が発生する。またドライブ法のいかんに拘らず％（
３（アイドル電流の温度補償が必要であル、たとえ行っ
ても完全な補償は不可能である。そして（４）電源をオ
ンしてからアイドル電流が一定になる１で数十分以上の
長い時間を要し、また（５）アイドル電流か信号の有無
によって変動し、大信号が入りた後の了イドル電、流の
大きさが設定値から大きくズレでしまい、（６）上記（
３）乃至（５）から動作点が不安定で周囲温度、信号の
有無などによって変化してしまうなどの欠点があった。
本発明は上述した従来の欠点を解消し、歪が極めて小さ
く、アイドル電流に対する温度補償が全く必要なり無遮
断Ｂ級のエミツｌホロワ型Ｓ’ＥＰＰ回路を提供するこ
とを目的とするものである。以下不発明を第４図以降を
参照して説明するが、第１図と同等の部分には同一の符
号を伺しである。
く、アイドル電流に対する温度補償が全く必要なり無遮
断Ｂ級のエミツｌホロワ型Ｓ’ＥＰＰ回路を提供するこ
とを目的とするものである。以下不発明を第４図以降を
参照して説明するが、第１図と同等の部分には同一の符
号を伺しである。
第４図は本発明による５ＥＰＰ回路の基本構成をパし、
誤差増幅器として３端子入力１１ ％ Ｑ、ａｌ−ＣＩ
をそれぞれ有する増幅器Ａ’ｌ ｍ Ａ’ ２を備える
。出カドランジス’Ｑｌ及びＱ、のエミッ４ｊｄ抵抗Ｒ
□をそれぞれ介して接続され、その接続点が出力端ＯＵ
Ｔに接続されている。トランジスタＱ、及びＱ２のエミ
ッｉは誤差増幅器ＡｌｅＡ２の入力端子ａ 、 ａ’に
それぞれ接続されて騒る。そして入力端子ｃ 、 ｃ’
には、バイアス源ｖＢを介して入力端ＩＮが接続されて
いる。上記２つの抵抗Ｒ１Ｈの接続点は増幅器Ａ１１
ｍ Ａ’ ２ の残シの入力端子す、ｂ’にバイアス源
ｖＢを介して接続されてｂる。また増幅器Ａ’１ ｍ
Ａ’２の出力は電圧加算器からなる電圧発生回路Ｂ、、
Ｂ２に加えられ、ここで入力信号に加算されるようにな
っている。
誤差増幅器として３端子入力１１ ％ Ｑ、ａｌ−ＣＩ
をそれぞれ有する増幅器Ａ’ｌ ｍ Ａ’ ２を備える
。出カドランジス’Ｑｌ及びＱ、のエミッ４ｊｄ抵抗Ｒ
□をそれぞれ介して接続され、その接続点が出力端ＯＵ
Ｔに接続されている。トランジスタＱ、及びＱ２のエミ
ッｉは誤差増幅器ＡｌｅＡ２の入力端子ａ 、 ａ’に
それぞれ接続されて騒る。そして入力端子ｃ 、 ｃ’
には、バイアス源ｖＢを介して入力端ＩＮが接続されて
いる。上記２つの抵抗Ｒ１Ｈの接続点は増幅器Ａ１１
ｍ Ａ’ ２ の残シの入力端子す、ｂ’にバイアス源
ｖＢを介して接続されてｂる。また増幅器Ａ’１ ｍ
Ａ’２の出力は電圧加算器からなる電圧発生回路Ｂ、、
Ｂ２に加えられ、ここで入力信号に加算されるようにな
っている。
なお、増幅器Ａ’ｌは、その入力端子ａ、ｅに対して負
の信号が加えられた場合入力端子すが開放となシ、入力
端子す、ａに対して負の入力信号が加えられた場合入力
端子Ｃが開放となシ１一方増幅器Ａ１．は入力端子ａ
＋ 、 ｅ ｌに対して正の入力信号が加えられた場合
端子ｂ１が開放、入力端子ｂｌ 、 Ｂｊ、に対して正
の入力信号が加えられた場合端子Ｃ１が開放となるよう
になっている。
の信号が加えられた場合入力端子すが開放となシ、入力
端子す、ａに対して負の入力信号が加えられた場合入力
端子Ｃが開放となシ１一方増幅器Ａ１．は入力端子ａ
＋ 、 ｅ ｌに対して正の入力信号が加えられた場合
端子ｂ１が開放、入力端子ｂｌ 、 Ｂｊ、に対して正
の入力信号が加えられた場合端子Ｃ１が開放となるよう
になっている。
以上の構成によシ、増幅器Ａ ’ １ ｍ Ａ’ ｘの
端子ｃ 、 ｃ’を信号入力端子、端子ａ、ａ’を帰還
入力端子とする帰還ループが形成されることになるので
、無信号時のアイドル電流Ｉｄ は次式で決工ｄ””
ＲＢ ”°（２１次に正の信号が入力され
た場合、入力端子すは端子ａ、（Ｈに対して１ＢＲＢに
等しい負の信号が強制的に加えられるので開放となル、
増幅器Ａ１１の利得を区とすると、信号分に対して入力
電圧Ｖｉは Ｖｉ−ｖ。十ΔＶＢＥ＋１８ＲＥ−ｃｔｖｇ−（３）と
なる。式中Ｖｏは出力型ＥＥ％ΔＶ、ｓ ｎけＶＢＥの
変化分、１８は信号電流、Ｖｇは端子ａ ”−ｃ間の入
力電圧で、 Ｖｇ ；Ｖｉ（Ｖ□ ＋ ＩＢＲｉ ） ”・
（４）であるので、式（４）を式（３）に代入すると、
■ｉ−■ｏ十ΔＶＢＥ＋ ｉ ８ＲＥ −低（Ｖｌ （Ｖｏ ＋１８ＲＢ） ）” Ｖｏ ＋
ａＶＢｇ＋ ｉ ８ＲＢ−（ＬＶ １ ＋ ａｖ、＋
ａ ｉ Ｂ ＲＢとなシ・これを整理して■。を求め
ると、となる。式（５）中区が大きければ、指数関数的
伝達特性に起因する歪発生項である ｖＢＥが消えてし
まう。従って、負荷が直線性負荷である場合ｌ、も歪ま
ないので％ Ｖｉと■。は相似となり歪はなくなる。こ
の効果は、誤差増幅器が入出力間を比較増幅しているた
め生じるものである。
端子ｃ 、 ｃ’を信号入力端子、端子ａ、ａ’を帰還
入力端子とする帰還ループが形成されることになるので
、無信号時のアイドル電流Ｉｄ は次式で決工ｄ””
ＲＢ ”°（２１次に正の信号が入力され
た場合、入力端子すは端子ａ、（Ｈに対して１ＢＲＢに
等しい負の信号が強制的に加えられるので開放となル、
増幅器Ａ１１の利得を区とすると、信号分に対して入力
電圧Ｖｉは Ｖｉ−ｖ。十ΔＶＢＥ＋１８ＲＥ−ｃｔｖｇ−（３）と
なる。式中Ｖｏは出力型ＥＥ％ΔＶ、ｓ ｎけＶＢＥの
変化分、１８は信号電流、Ｖｇは端子ａ ”−ｃ間の入
力電圧で、 Ｖｇ ；Ｖｉ（Ｖ□ ＋ ＩＢＲｉ ） ”・
（４）であるので、式（４）を式（３）に代入すると、
■ｉ−■ｏ十ΔＶＢＥ＋ ｉ ８ＲＥ −低（Ｖｌ （Ｖｏ ＋１８ＲＢ） ）” Ｖｏ ＋
ａＶＢｇ＋ ｉ ８ＲＢ−（ＬＶ １ ＋ ａｖ、＋
ａ ｉ Ｂ ＲＢとなシ・これを整理して■。を求め
ると、となる。式（５）中区が大きければ、指数関数的
伝達特性に起因する歪発生項である ｖＢＥが消えてし
まう。従って、負荷が直線性負荷である場合ｌ、も歪ま
ないので％ Ｖｉと■。は相似となり歪はなくなる。こ
の効果は、誤差増幅器が入出力間を比較増幅しているた
め生じるものである。
一方増幅器Ａ’Ｈの動作を考えてみると、入力端子ｃｌ
は、はぼ（” Ｅ ’ ！１ ＋ Ｖｇ ）だけ端子ｂ
ｌ、 ａｆに対して正の信号が強制的に加えられるから
開放となる。従って、増幅器Ａ１□は端子ｂ＋、ａ＋ｆ
。
は、はぼ（” Ｅ ’ ！１ ＋ Ｖｇ ）だけ端子ｂ
ｌ、 ａｆに対して正の信号が強制的に加えられるから
開放となる。従って、増幅器Ａ１□は端子ｂ＋、ａ＋ｆ
。
入力とする誤差増幅器となシ、アイドル電流はとなシ、
式（２）と同じ値に制御される。
式（２）と同じ値に制御される。
負の信書が入力端、ＩＮに入力された場合にも１符号が
入れ替わるだけで全く同様の動作をする。
入れ替わるだけで全く同様の動作をする。
第４図の回路は、伝達特性が第５図のようになシ、合成
特性が直線的である無遮断３級５ＥＰＰ回路となってい
る。
特性が直線的である無遮断３級５ＥＰＰ回路となってい
る。
第６図は第４図の回路の具体例を示し、誤差増幅器ＡＩ
□がトランジスタＱ、〜Ｑ、によシ構成され、仁れらの
トランジス４Ｑ、〜Ｑ、のベースが入力端子ａ−ｃとな
ってしる。一方誤差増幅器Ａ首、はトランジス’Ｑｓ〜
Ｑ、にょシ構成され、これらのトランジス４Ｑ・〜Ｑ、
のベースカ入力端子ａｌ−ｃ′となって因る。■、及び
工、は定電流源で、Ｉｔ＞Ｉｔなる関係になっている、
第７図は誤差増幅器を４端子入カ聾とした具体例を示し
、この例の場合誤差増幅部のバランスを取って理想的な
誤差増幅を行う。
□がトランジスタＱ、〜Ｑ、によシ構成され、仁れらの
トランジス４Ｑ、〜Ｑ、のベースが入力端子ａ−ｃとな
ってしる。一方誤差増幅器Ａ首、はトランジス’Ｑｓ〜
Ｑ、にょシ構成され、これらのトランジス４Ｑ・〜Ｑ、
のベースカ入力端子ａｌ−ｃ′となって因る。■、及び
工、は定電流源で、Ｉｔ＞Ｉｔなる関係になっている、
第７図は誤差増幅器を４端子入カ聾とした具体例を示し
、この例の場合誤差増幅部のバランスを取って理想的な
誤差増幅を行う。
第８図は第７図の誤差増幅器の負荷を抵抗からカレント
ミラー負荷としたもので利得が太きくＩＣ化に適したも
のである。
ミラー負荷としたもので利得が太きくＩＣ化に適したも
のである。
士述したーずれの場合も％端子Ｃ−ｅ’間やｂ−ｂ＋或
はｄ−ｄ１間に加えられるバイアスは実際には所定のア
イドル電流が得られる任意の値に選ばれ、第４図中のｖ
Ｂ Ｏ値に拘束されるものではない。
はｄ−ｄ１間に加えられるバイアスは実際には所定のア
イドル電流が得られる任意の値に選ばれ、第４図中のｖ
Ｂ Ｏ値に拘束されるものではない。
また第６図、第７図及び第８図の回路における入力端で
ある定電圧駆動点をオーブンにし、■簾を入力信号源、
すなわち定電流駆動回路に変換してもアイト°ルサーボ
による安定化と無遮断Ｂ級動作を行いうる５ＥＰＰ回路
が得られる。
ある定電圧駆動点をオーブンにし、■簾を入力信号源、
すなわち定電流駆動回路に変換してもアイト°ルサーボ
による安定化と無遮断Ｂ級動作を行いうる５ＥＰＰ回路
が得られる。
尚、第１．第２の増幅素子はダーリンにン構成であって
も良い。
も良い。
本発明は土述したように、８級５ＥＰＰ回路のアイドル
電流と歪成分を同時にりアル麿イム検出して誤差増幅に
よりフィードバックしたものである。
電流と歪成分を同時にりアル麿イム検出して誤差増幅に
よりフィードバックしたものである。
従って、５ＥＰＰ出力端での歪を大巾に減少でき、かつ
アイドル電流の温度補償を不要にできる他、電源投入直
後にアイドル電流を安定に一定にできる。また、大信号
の入った後でも直ちにアイドル電流を設定値に安定する
ことができる。更に、出力インピーダンスを激減するこ
とができ、このことにより、出力端（；信号が逆流して
きても液収能力が高いため前段への影響を非常に小さく
できる。更にまた。スイッチング歪の発生しない無遮断
３級５ＥＰＰ回路となっているなど、歪が少なく、従来
になく安定性の高い高性能な５ＥＰＰ回路が得られる。
アイドル電流の温度補償を不要にできる他、電源投入直
後にアイドル電流を安定に一定にできる。また、大信号
の入った後でも直ちにアイドル電流を設定値に安定する
ことができる。更に、出力インピーダンスを激減するこ
とができ、このことにより、出力端（；信号が逆流して
きても液収能力が高いため前段への影響を非常に小さく
できる。更にまた。スイッチング歪の発生しない無遮断
３級５ＥＰＰ回路となっているなど、歪が少なく、従来
になく安定性の高い高性能な５ＥＰＰ回路が得られる。
第１図は従来の回路例を示す回路図、第２図は第１図の
回路の特性を示すグラフ、第３図は他の従来回路の特性
例を示すグラフ％第４図は本発明の基本回路を示す回路
図％第５図は第４図の回路の特性を示すグラフ、第６図
は第４図の基本回路の具体的回路例を示す回路図、第７
図及び第８図は本発明の他の実施例を示す回路図である
。 Ｑｌ’・・・第１の増幅素子（トランジス１）Ｑ２・・
・第２の増幅素子（トランジス４）ＡＩ□・・・第１の
（誤差増幅器） Ａ′□・・・第２の（誤差増幅器） Ｂ１・・・第１の（’ｗ圧発生手段） Ｂ、・・・第２の（Ｗ圧発生手段） ｖＢ・・・バイアス電源 Ｒ，・・・抵抗 特許出願人 パイオニア株式会社 第１図 第２図 １ε１ 第３回 第５図 第４図 Ｖｃｃ 第７図 第８図 ＶＣＣ 手続補正書輸魚 昭和５８年 ３月１γ日 特許庁長官 若杉 不ロ夫 殿 １、事件の表示 昭和５７年 特 許 願第２０６４５６号２、発明の名
称 エミッタホロワ型５ＥＰＰ回路 ３、補正をする者 事件との関係 特許出願人 住所 〒１５３ 東京都目黒区目黒１丁目４番１号名
称（５０１）ノベイ７ｔ″ニア４朱式会社発明の詳細な
説明、１０ページ下から１行「１．である ■ＲＥが８
．」 を［１，であるΔ■Ｂ、が６．」に補正しまず。 以上
回路の特性を示すグラフ、第３図は他の従来回路の特性
例を示すグラフ％第４図は本発明の基本回路を示す回路
図％第５図は第４図の回路の特性を示すグラフ、第６図
は第４図の基本回路の具体的回路例を示す回路図、第７
図及び第８図は本発明の他の実施例を示す回路図である
。 Ｑｌ’・・・第１の増幅素子（トランジス１）Ｑ２・・
・第２の増幅素子（トランジス４）ＡＩ□・・・第１の
（誤差増幅器） Ａ′□・・・第２の（誤差増幅器） Ｂ１・・・第１の（’ｗ圧発生手段） Ｂ、・・・第２の（Ｗ圧発生手段） ｖＢ・・・バイアス電源 Ｒ，・・・抵抗 特許出願人 パイオニア株式会社 第１図 第２図 １ε１ 第３回 第５図 第４図 Ｖｃｃ 第７図 第８図 ＶＣＣ 手続補正書輸魚 昭和５８年 ３月１γ日 特許庁長官 若杉 不ロ夫 殿 １、事件の表示 昭和５７年 特 許 願第２０６４５６号２、発明の名
称 エミッタホロワ型５ＥＰＰ回路 ３、補正をする者 事件との関係 特許出願人 住所 〒１５３ 東京都目黒区目黒１丁目４番１号名
称（５０１）ノベイ７ｔ″ニア４朱式会社発明の詳細な
説明、１０ページ下から１行「１．である ■ＲＥが８
．」 を［１，であるΔ■Ｂ、が６．」に補正しまず。 以上
Claims (1)
- エミッタホロワでかつ３級５ＥＰＰ構成に接続された第
１及び第２の増幅素子と、この第１及び第２の増幅素子
にそれぞれ対応して設けられ、少なくとも３つの入力端
子を有する第１及び第２の誤差増幅器と、回路入力端と
前記第１及び第２の増幅素子の入力電極との間にそれぞ
れ挿入され、対応する前記誤差増幅器の出力によシミ圧
を発生する第１及び第２の電圧発生手段と、前記第１及
び第２の増幅素子の出力電極と回路出力端との間に挿入
され、前記第１及び第２の増幅素子のアイドル電流をそ
れぞれ検出する第１及び第２のアイドル検出端子を有す
る抵抗回路とを備え、前記第１の誤差増幅器にょシ、前
記第１のアイドル検出端子の電圧と前記回路入力端の電
圧との間で所定値レベルシフトした２つの電圧との間の
誤差電圧を増幅し、前記第２の誤差増幅器により、前記
第２のアイドル検出端子の電圧と前記回路入力端の電圧
との間で所定値レベルシフトした２つの電圧との間の誤
差電圧を増幅するようにすると共Ｃ二、前記第１及び第
２の誤差増幅器の少なくとも１つの入力端子を前記回路
出力端に接続してなシ、前記第１の誤差増幅器が第１の
アイドル検出端子の電圧と前記回路入力端の電圧との間
のレベルシフトした誤差型、圧についての誤差増幅器と
して働いているとき、前記第２の誤差増幅器を前記第２
のアイドル検出端子の電圧と前記回路出力端の電圧との
レベルシフトした誤差電圧についての誤差増幅器として
働かせ、かつ前記第２の誤差増幅器が第２のアイドル検
出端子の電圧と前記回路入力端の電圧との間のレベルシ
フトした誤差電圧についての誤差増幅器として働いてい
るとき、前記第１の誤差増幅器を前記第１のアイドル検
出端子の電圧と前記回路出力端の電圧との間のレベルシ
フトした誤差電圧についての誤差増幅器として働かせる
ようにしたこと全特徴とするエミツタホロワ型５ＥＰＰ
回路。
Priority Applications (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP20645682A JPS5995710A (ja) | 1982-11-25 | 1982-11-25 | エミツタホロワ型ｓｅｐｐ回路 |
| GB08304373A GB2115999B (en) | 1982-02-20 | 1983-02-17 | Bias current compensated amplifier |
| DE19833305482 DE3305482C2 (de) | 1982-02-20 | 1983-02-17 | Gegentakt-B-Verstärker mit Eintaktausgang |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP20645682A JPS5995710A (ja) | 1982-11-25 | 1982-11-25 | エミツタホロワ型ｓｅｐｐ回路 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS5995710A true JPS5995710A (ja) | 1984-06-01 |
Family
ID=16523675
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP20645682A Pending JPS5995710A (ja) | 1982-02-20 | 1982-11-25 | エミツタホロワ型ｓｅｐｐ回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS5995710A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2001093419A1 (en) * | 2000-05-30 | 2001-12-06 | Bumjong Ko | Output stage protection circuit for power amplifier |
-
1982
- 1982-11-25 JP JP20645682A patent/JPS5995710A/ja active Pending
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2001093419A1 (en) * | 2000-05-30 | 2001-12-06 | Bumjong Ko | Output stage protection circuit for power amplifier |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4612464A (en) | High speed buffer circuit particularly suited for use in sample and hold circuits | |
| US5055719A (en) | Current conveyor circuit | |
| GB1503238A (en) | Pushpull amplifier | |
| US4752745A (en) | Opto-isolated bias circuit for operating push-pull amplifiers in class A and class AB modes | |
| US5699010A (en) | Differential amplifier circuit | |
| US5483196A (en) | Amplifier architecture and application thereof to a band-gap voltage generator | |
| GB2224900A (en) | Bias voltage generator suitable for push-pull amplifier | |
| JP3119215B2 (ja) | 差動アンプ | |
| US4322688A (en) | Cascode feed-forward amplifier | |
| US4757273A (en) | Complementary transconductance amplifiers | |
| US4283673A (en) | Means for reducing current-gain modulation due to differences in collector-base voltages on a transistor pair | |
| US5754066A (en) | Output stage for buffering an electrical signal and method for performing the same | |
| US20090322420A1 (en) | Feedback Biasing Technique For A Stage Of An Amplifier That Uses A Feedback Control Loop Having Low Gain | |
| JPS5933911A (ja) | エミツタホロワ型ｓｅｐｐ回路 | |
| US4308504A (en) | Direct-coupled amplifier circuit with DC output offset regulation | |
| US5128564A (en) | Input bias current compensation for a comparator | |
| US20030102919A1 (en) | Amplifier circuit with regenerative biasing | |
| US3573504A (en) | Temperature compensated current source | |
| JPS5995710A (ja) | エミツタホロワ型ｓｅｐｐ回路 | |
| US4260945A (en) | Regulated current source circuits | |
| US4521740A (en) | Bias current compensated amplifier | |
| US5313113A (en) | Sample and hold circuit with full signal modulation compensation using bipolar transistors of single conductivity type | |
| US5070308A (en) | Working point adjusting circuit for a power amplifier | |
| IE54144B1 (en) | Differential amplifier with improved linear amplification | |
| US5343165A (en) | Amplifier having a symmetrical output characteristic |