JP7282785B2 - 炭化タングステン膜の接着性及び欠陥を改善する技法 - Google Patents

炭化タングステン膜の接着性及び欠陥を改善する技法 Download PDF

Info

Publication number
JP7282785B2
JP7282785B2 JP2020538727A JP2020538727A JP7282785B2 JP 7282785 B2 JP7282785 B2 JP 7282785B2 JP 2020538727 A JP2020538727 A JP 2020538727A JP 2020538727 A JP2020538727 A JP 2020538727A JP 7282785 B2 JP7282785 B2 JP 7282785B2
Authority
JP
Japan
Prior art keywords
tungsten carbide
deposition rate
sec
range
layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2020538727A
Other languages
English (en)
Other versions
JP2021510934A (ja
JPWO2019139809A5 (ja
Inventor
ヴィヴェーク バラト シャー，
アナップ クマール シン，
バスカー クマール，
ガネーシュ バラスブラマニアン，
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Applied Materials Inc
Original Assignee
Applied Materials Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Applied Materials Inc filed Critical Applied Materials Inc
Publication of JP2021510934A publication Critical patent/JP2021510934A/ja
Publication of JPWO2019139809A5 publication Critical patent/JPWO2019139809A5/ja
Priority to JP2023081405A priority Critical patent/JP7471492B2/ja
Application granted granted Critical
Publication of JP7282785B2 publication Critical patent/JP7282785B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02172—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides
    • H01L21/02175—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides characterised by the metal
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/02—Pretreatment of the material to be coated
    • C23C16/0272—Deposition of sub-layers, e.g. to promote the adhesion of the main coating
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02172—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/22—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the deposition of inorganic material, other than metallic material
    • C23C16/30—Deposition of compounds, mixtures or solid solutions, e.g. borides, carbides, nitrides
    • C23C16/32—Carbides
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/44—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating
    • C23C16/455—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating characterised by the method used for introducing gases into reaction chamber or for modifying gas flows in reaction chamber
    • C23C16/45557—Pulsed pressure or control pressure
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/44—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating
    • C23C16/50—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating using electric discharges
    • C23C16/513—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating using electric discharges using plasma jets
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/44—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating
    • C23C16/52—Controlling or regulating the coating process
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/022—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being a laminate, i.e. composed of sublayers, e.g. stacks of alternating high-k metal oxides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/0226—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process
    • H01L21/02263—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase
    • H01L21/02271—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition
    • H01L21/02274—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition in the presence of a plasma [PECVD]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02296—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer
    • H01L21/02299—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer pre-treatment
    • H01L21/02304—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer pre-treatment formation of intermediate layers, e.g. buffer layers, layers to improve adhesion, lattice match or diffusion barriers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
    • H01L21/033—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers
    • H01L21/0332—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers characterised by their composition, e.g. multilayer masks, materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
    • H01L21/033—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers
    • H01L21/0334—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers characterised by their size, orientation, disposition, behaviour, shape, in horizontal or vertical plane
    • H01L21/0337—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers characterised by their size, orientation, disposition, behaviour, shape, in horizontal or vertical plane characterised by the process involved to create the mask, e.g. lift-off masks, sidewalls, or to modify the mask, e.g. pre-treatment, post-treatment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/283—Deposition of conductive or insulating materials for electrodes conducting electric current
    • H01L21/285—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation
    • H01L21/28506—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers
    • H01L21/28512—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising elements of Group IV of the Periodic Table
    • H01L21/28556—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising elements of Group IV of the Periodic Table by chemical means, e.g. CVD, LPCVD, PECVD, laser CVD
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01074—Tungsten [W]

Landscapes

  • Chemical & Material Sciences (AREA)
  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • General Physics & Mathematics (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • General Chemical & Material Sciences (AREA)
  • Mechanical Engineering (AREA)
  • Organic Chemistry (AREA)
  • Metallurgy (AREA)
  • Materials Engineering (AREA)
  • Plasma & Fusion (AREA)
  • Inorganic Chemistry (AREA)
  • Chemical Vapour Deposition (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Formation Of Insulating Films (AREA)
  • Electrodes Of Semiconductors (AREA)

Description

［０００１］本開示の実装形態は、概して、ハードマスク膜、及びハードマスク膜を堆積するための方法に関する。より具体的には、本開示の実装形態は、概して、炭化タングステンハードマスク膜、及び炭化タングステンハードマスク膜を堆積するための処理に関する。
［０００２］集積回路は、単一チップ上に数百万個ものトランジスタ、コンデンサ、及び抵抗器が搭載され得る複雑なデバイスへと進化を遂げている。チップ設計の進化には、より迅速な回路及びより高い回路密度が継続的に必要とされる。より高い回路密度を有するより高速な回路に対する要求は、このような集積回路の製造に使用される材料についても同様の要求を課している。特に、集積回路構成要素の寸法がサブミクロン単位まで小さくなるにつれ、このような構成要素から適切な電気的性能を得るために、低抵抗率導電性材料や低誘電率絶縁材料が使用される。
［０００３］より大きな集積回路密度に対する要求は、集積回路構成要素の製造に使用される処理シーケンスにも要求を課す。例えば、従来のフォトリソグラフィ技法を使用する処理シーケンスでは、基板に配置された材料層のスタックの上に、エネルギー感受性レジストの層が形成される。エネルギー感受性レジスト層は、パターンの像に露光され、フォトレジストマスクが形成される。その後、エッチング処理を使用して、マスクパターンがスタックの材料層のうちの１つ又は複数に転写される。エッチング処理で使用される化学エッチャントは、エネルギー感受性レジストのマスクよりもスタックの材料層のエッチング選択性が高くなるように選択される。つまり、この化学エッチャントは、エネルギー感受性レジストよりもはるかに速い速度で材料スタックの１つ又は複数の層をエッチングする。レジスト上のスタックの１つ又は複数の材料層に対するエッチング選択性は、パターン転写が完了する前にエネルギー感受性レジストが消耗することを防止する。したがって、高い選択性を有するエッチャントは、正確なパターン転写を強化する。
［０００４］パターン寸法が縮小するにつれて、パターン解像度を制御するために、エネルギー感応性レジストの厚さも相応に小さくなる。このような薄いレジスト層は、化学エッチャントによる攻撃により、パターン転写処理中に下層の材料層をマスキングするのに不十分であり得る。ハードマスクと呼ばれる中間層（例えば、酸窒化ケイ素、炭化ケイ素、又は炭素膜）は、エネルギー感受性レジスト層と下層の材料層との間に使用されることが多く、化学エッチャントに対する耐性がより高いので、パターン転写を容易にする。高いエッチング選択性と高い堆積速度の両方を備えたハードマスク材料が求められる。限界寸法（ＣＤ）が縮小するにつれて、現在のハードマスク材料は、下層の材料に対して目標とされるエッチング選択性を欠いており、堆積が困難であることが多い。
［０００５］したがって、当該技術分野では、改善されたハードマスク層、及び改善されたハードマスク層を堆積するための方法が必要とされている。
［０００６］本開示の実装形態は、概して、ハードマスク膜、及びハードマスク膜を堆積するための方法に関する。より具体的には、本開示の実装形態は、概して、炭化タングステンハードマスク膜、及び炭化タングステンハードマスク膜を堆積するためのプロセスに関する。一実装形態では、炭化タングステン膜を形成する方法が提供される。当該方法は、第１の堆積速度で基板のケイ素含有表面に炭化タングステン開始層を形成することを含む。当該方法は、第２の堆積速度で炭化タングステン開始層に炭化タングステン膜を形成することをさらに含み、第２の堆積速度は、第１の堆積速度より大きい。
［０００７］別の実装形態では、炭化タングステン膜を形成する方法が提供される。当該方法は、第１の堆積速度で基板のケイ素含有表面に炭化タングステン開始層を形成することであって、約２Ｔｏｒｒから約１０Ｔｏｒｒの範囲内の第１の圧力で約１００ワット以下の第１のＲＦプラズマ出力を含む第１のＰＥＣＶＤ処理において、ケイ素含有表面を、ＷＦ６、Ｃ３Ｈ６、及び任意選択的にＨ２を含む第１の反応性ガスに曝露することを含む、炭化タングステン開始層を形成することを含む。当該方法は、第２の堆積速度で炭化タングステン開始層に炭化タングステン膜を形成することであって、約２Ｔｏｒｒから約１０Ｔｏｒｒの範囲内の第２の圧力で約５００ワット以上の第２のＲＦプラズマ出力を含む第２のＰＥＣＶＤ処理において、炭化タングステン開始層を、ＷＦ６、Ｃ３Ｈ６、及びＨ２を含む第２の反応性ガスに曝露することを含む、炭化タングステン膜を形成することをさらに含む。第２の堆積速度は、第１の堆積速度より大きい、
［０００８］さらに別の実装形態では、炭化タングステン膜を形成する方法が提供される。当該方法は、第１の堆積速度で基板のケイ素含有表面に炭化タングステン開始層を形成することであって、約２Ｔｏｒｒから約１０Ｔｏｒｒの範囲内の第１の圧力で約１００ワット以下の第１のＲＦプラズマ出力を含む第１のＰＥＣＶＤ処理において、ケイ素含有表面を、ＷＦ６、Ｃ３Ｈ６、及び任意選択的にＨ２を含む第１の反応性ガスに曝露することを含む、炭化タングステン開始層を形成することを含む。当該方法は、第２の堆積速度で炭化タングステン開始層に炭化タングステン膜を形成することであって、約２Ｔｏｒｒから約１０Ｔｏｒｒの範囲内の第２の圧力で約５００ワット以上の第２のＲＦプラズマ出力を含む第２のＰＥＣＶＤ処理において、炭化タングステン開始層を、ＷＦ６、Ｃ３Ｈ６、及びＨ２を含む第２の反応性ガスに曝露することを含む、炭化タングステン膜を形成することをさらに含む。第２の堆積速度は、第１の堆積速度より大きい、炭化タングステン開始層は、約１０Åから約２００Åの範囲内の厚さを有する。炭化タングステン膜は、約５，０００Å以上の厚さを有する。
［０００９］上述の本開示の特徴を詳細に理解できるように、上記で簡単に要約された実装形態のより具体的な説明を、実装形態を参照することによって得ることができる。その一部は、添付の図面に例示されている。しかしながら、本開示は、他の同等に効果的な実装形態も許容し得るため、添付の図面は、本開示の典型的な実装形態のみを示しており、したがって、本開示の範囲を限定すると見なすべきではないことに留意されたい。
本明細書に記載された実装形態の実施に使用され得るＰＥＣＶＤシステムの概略断面図を示す。 本開示の一実装形態に係る、基板上に配置された膜スタックに炭化タングステンハードマスク層を形成するための方法のフロー図を示す。 Ａ～Ｃは、図２に示す実装形態に従って基板上に形成された膜スタックにタングステンハードマスク層を形成するシーケンスの一実装形態を示す。
［００１３］理解を容易にするために、図に共通する同一の要素を指し示すために、可能な場合には、同一の参照番号を使用した。ある実装形態の要素及び特徴は、特に記載がなくとも、他の実装形態に有利に組み込み可能なことが意図されている。
［００１４］以下の開示は、基板への炭化タングステン（ＷＣ）ハードマスク膜の堆積のための技法を説明する。本開示の様々な実装形態の完全な理解をもたらすために、特定の詳細例が以下の説明及び図１から図３Ｃで提示されている。プラズマ処理及びハードマスク堆積に関連付けられることが多い周知の構造及びシステムを説明する他の詳細例は、様々な実装形態の説明を不必要に不明瞭にすることを避けるため、以下の開示では提示されない。
［００１５］図面に示す詳細例、寸法、角度、及びその他の特徴の多くは、特定の実装形態の例示に過ぎない。したがって、他の実装形態は、本開示の精神又は範囲から逸脱することなく、他の詳細例、構成要素、寸法、角度、及び特徴を有し得る。さらに、本開示のさらなる実装形態は、以下に記載された詳細例のうちの幾つかがなくても、実施可能である。
［００１６］本明細書に記載された実装形態は、任意の適切な薄膜堆積システムを使用して実行することができるＰＥＣＶＤ処理を参考にして、以下に説明される。適切なシステムの例には、カリフォルニア州サンタクララ市のＡｐｐｌｉｅｄ Ｍａｔｅｒｉａｌｓ， Ｉｎｃ．から市販されている、ＤＸＺ（登録商標）処理チャンバを使用し得るＣＥＮＴＵＲＡ（登録商標）システム、ＰＲＥＣＩＳＩＯＮ ５０００（登録商標）システム、ＰＲＯＤＵＣＥＲ（登録商標）システム、ＰＲＯＤＵＣＥＲ（登録商標）ＧＴ（商標）システム、ＰＲＯＤＵＣＥＲ（登録商標）ＸＰ ＰＲＥＣＩＳＩＯＮ（商標）システム、及びＰＲＯＤＵＣＥＲ（登録商標）ＳＥ（商標）システムが含まれる。ＰＥＣＶＤ処理を実行可能な他のツールも、本明細書に記載された実装形態か利益を得るよう適合され得る。さらに、本明細書に記載されたＰＥＣＶＤ処理を可能にするあらゆるシステムを有利に使用することができる。本明細書に記載された装置の説明は、例示的なものであって、本明細書に記載された実装形態の範囲を制限するものとして理解又は解釈するべきではない。
［００１７］本開示の実装形態は、概して、ハードマスク膜、及びハードマスク膜を堆積するための方法に関する。より具体的には、本開示の実装形態は、概して、炭化タングステンハードマスク膜、及び炭化タングステンハードマスク膜を堆積するための処理に関する。炭化タングステン膜は、ハードマスクとして高いエッチング選択性を有することが実験的に示されている。しかしながら、炭化タングステン膜を使用する際には、幾つかの困難に直面する。例えば、炭化タングステン膜は、下層の基板（例えば、酸化物、窒化物、又はケイ素）への接着性が乏しい。さらに、これらの炭化タングステン膜は、チャンバ構成要素の表面への接着性が乏しいので、処理中に堆積物が剥離する恐れがある。ある従来の解決策では、下層の基板と炭化タングステン膜との間でホウ素界面層を使用する。しかしながら、ホウ素界面層のような種々の材料層を使用すると、その後のエッチング化学作用が複雑になる。別の従来の解決法では、炭化タングステン膜を堆積する前に、下層の表面を水素プラズマ及び窒素プラズマで処理する。しかしながら、水素は、幾つかのチャンバ構成要素に対して腐食性があり、堆積された膜に過多な欠陥をもたらすことが実証されている。本明細書に記載された実装形態は、下層の表面に炭化タングステン開始層を堆積させることにより、酸化物、窒化物、又は剥き出しのケイ素表面に炭化タングステンハードマスク膜を堆積させることを可能にする。炭化タングステン開始層は、その後堆積される炭化タングステン膜よりも遅い堆積速度で堆積される。本発明者らは、驚くべきことに、バルク炭化タングステン膜を堆積する前に炭化タングステン開始層を堆積すると、下層の基板へのバルク炭化タングステン膜の接着性が著しく改善されることを発見した。さらに、炭化タングステン開始層は、バルク炭化タングステン膜と同じ物質を含むので、同じエッチング化学作用を用いて、炭化タングステン開始層と炭化タングステンバルク膜の両方をエッチングすることができる。したがって、本明細書に記載された炭化タングステン開始層は、炭化タングステン膜を様々な基板又は層（例えば、酸化物（例えば、ＳｉＯ２）、窒化物（例えば、ＳｉＮ）、ａ－Ｓｉ、酸化物／窒化物スタック、ケイ素、ポリシリコン）に優れた接着性で堆積することを可能にする。
［００１８］図１は、本明細書に記載された実装形態の実施に使用され得るＰＥＣＶＤ基板処理システム１３２の概略断面図を示す。ＰＥＣＶＤ基板処理システム１３２は、ガスパネル１３０及びコントローラ１１０に連結された処理チャンバ１００を含む。処理チャンバ１００は、概して、内部空間１２６を画定する、上部壁１２４、側壁１０１、及び底部壁１２２を含む。基板を支持するための支持ペデスタル１５０が、処理チャンバ１００の処理空間１２６内に設けられる。支持ペデスタル１５０は、ステム１６０によって支持されており、典型的に、アルミニウム、セラミック、及びその他の適切な材料から作製されてもよい。変位機構（図示せず）を用いて、処理チャンバ１００の内部で支持ペデスタル１５０を垂直方向に動かすことができる。
［００１９］支持ペデスタル１５０は、ヒータ素子１７０を含み得る。ヒータ素子１７０は、支持ペデスタル１５０の表面１９２上で支持された基板１９０の温度を制御するのに適切である。ヒータ素子１７０は、支持ペデスタル内に組み込まれてもよい。電源１０６からヒータ素子１７０に電流を印加することによって支持ペデスタル１５０を抵抗加熱することができる。ヒータ素子１７０は、ニッケル-鉄-クロム合金（例えば、ＩＮＣＯＬＯＹ（登録商標））のシース管内に封入されたニッケル－クロムワイヤから作製され得る。電源１０６から供給される電流は、コントローラ１１０によって調節され、ヒータ素子１７０によって生成された熱が制御される。それにより、膜を堆積する間、基板１９０及び支持ペデスタル１５０は実質的に一定の温度で維持される。供給電流を調節して、支持ペデスタル１５０の温度を摂氏約１００度から摂氏約７００度の間で選択的に制御することができる。
［００２０］幾つかの実装形態では、温度センサ１７２（例えば、熱電対）が支持ペデスタル１５０内に組み込まれ、支持ペデスタル１５０の温度がモニタリングされる。ヒータ素子１７０に供給された電力を制御し、基板を目標温度に維持するために、測定温度はコントローラ１１０によって使用される。
［００２１］真空ポンプ１０２は、チャンバ１００の底部に形成されたポートに連結されている。真空ポンプ１０２は、処理チャンバ１００内で目標ガス圧を維持するために使用される。真空ポンプ１０２は、さらに処理チャンバ１００から処理後ガス及び処理の副生成物を排気する。
［００２２］ＰＥＶＣＤ基板処理システム１３２は、チャンバ圧力を制御する追加の装置、例えば、チャンバ圧力を制御するために処理チャンバ１００と真空ポンプ１０２との間に位置付けされたバルブ（例えば、スロットルバルブ及び隔離バルブ）をさらに含み得る。
［００２３］複数の開孔１２８を有するシャワーヘッド１２０が、支持ペデスタル１５０の上方で処理チャンバ１００の上部に配置されている。シャワーヘッド１２０の開孔１２８は、処理ガスをチャンバ１００の中に導入するように利用される。開孔１２８は、種々の処理要件のために様々な処理ガスの流れを容易にするため、種々のサイズ、数量、分配態様、形状、設計、及び直径を有し得る。シャワーヘッド１２０は、ガスパネル１３０に接続されている。ガスパネル１３０は、処理中に様々なガスが内部空間１２６に供給されることを可能にする。一実装形態では、シャワーヘッド１２０から出る処理ガス混合物からプラズマが形成され、処理ガスの熱分解が強化され、その結果、基板１９０の表面１９１に材料が堆積される。
［００２４］シャワーヘッド１２０及び支持ペデスタル１５０は、処理空間１２６内で一対の離間された電極を形成し得る。１つ又は複数のＲＦ電源１４０は、整合ネットワーク１３８を介してバイアス電位をシャワーヘッド１２０に供給し、シャワーヘッド１２０と支持ペデスタル１５０との間でのプラズマの生成を促進する。代替的に、ＲＦ電源１４０及び整合ネットワーク１３８は、シャワーヘッド１２０若しくは支持ペデスタル１５０に連結されてもよく、又はシャワーヘッド１２０と支持ペデスタル１５０の両方に連結されてもよく、又は処理チャンバ１００の外部に配置されたアンテナ（図示せず）に連結されてもよい。一実装形態では、ＲＦ電源１４０は、約５０ｋＨｚから約１３．６ＭＨｚの周波数で、約１００ワットから約３，０００ワットの間で電力を供給し得る。別の実装形態では、ＲＦ電源１４０は、約５０ｋＨｚから約１３．６ＭＨｚの周波数で、約５００ワットから約１，８００ワットの間で電力を供給し得る。
［００２５］コントローラ１１０は、中央処理装置（ＣＰＵ）１１２、メモリ１１６、及び支持回路１１４を含み、これらは、処理シーケンスを制御し、ガスパネル１３０からのガス流を調節するために利用される。ＣＰＵ１１２は、産業用設定で使用できる任意の形態の汎用コンピュータプロセッサであり得る。ソフトウェアルーチンをメモリ１１６（例えば、ランダムアクセスメモリ、読み出し専用メモリ、フロッピー、若しくはハードディスクドライブ、又は他の形態のデジタルストレージ）に記憶させることができる。支持回路１１４は、ＣＰＵ１１２に連結されており、キャッシュ、クロック回路、入出力システム、電源などを含み得る。コントローラ１１０と、ＰＥＣＶＤ基板処理システム１３２の様々な構成要素との間の双方向通信は、信号バス１１８と総称される多数の信号ケーブルを経由して処理される。その一部は図１で示されている。
［００２６］図２は、本開示の一実装形態に係る、基板上に配置された膜スタックに炭化タングステンハードマスク層を形成するための方法２００のフロー図を示す。膜スタックに形成された炭化タングステンハードマスク層は、例えば、膜スタックにおいて階段状構造を形成するために利用され得る。図３Ａ～３Ｃは、方法２００に従って基板上に配置された膜スタックに炭化タングステンハードマスク層を形成するためのシーケンスを示す概略断面図である。方法２００は、３次元半導体デバイス用の膜スタックにおいて階段状構造を製造するために利用される膜スタックに形成され得るハードマスク層を参照しながら以下で説明されているが、他のデバイス製造用途において利点を得るためにも方法２００を使用してよい。
［００２７］方法２００は、工程２１０で開始される。ここでは、基板（例えば、図３Ａに示す基板３００）が、処理チャンバ（例えば、図１に示すＰＥＣＶＤ基板処理システム１３２の処理チャンバ１００）内へと位置決めされる。一実装形態では、基板は、露出面を含む。一実装形態では、基板３００は、図１に示す基板１９０と類似する。幾つかの実装形態では、露出面は、露出した酸化物表面（例えば、ＳｉＯ２）、露出した窒化物表面（例えば、ＳｉＮ）、露出したａ－Ｓｉ表面、酸化物／窒化物スタック、露出したケイ素表面、又は露出したポリシリコン表面から選択される。一実装形態では、露出面は、酸化物表面である。酸化物表面は、酸化ケイ素を含む任意の適切な酸化物であり得るが、これに限定されない。幾つかの実装態様では、基板はケイ素を含み、酸化物表面は酸化ケイ素を含む。酸化物表面は、自然酸化物又は成長した酸化物であってもよい。例えば、当該表面は、空気に曝されて自然酸化物が形成され得るか、又は酸化されて所定の厚さを有する酸化物膜が形成され得る。一実装形態では、露出面は、窒化物表面である。窒化物表面は、酸化ケイ素を含む任意の適切な窒化物であり得るが、これに限定されない。
［００２８］一実装形態では、基板３００は、支持ペデスタル、例えば、支持ペデスタル１５０の表面１９２に位置決めされ得る。基板３００は、膜スタック３０４が上部に配置された、ケイ素系材料、又は必要に応じて任意の適切な絶縁材料若しくは導電材料であってもよく、これらの材料は、膜スタック３０４において構造３０２（例えば、階段状構造）を形成するために利用され得る。
［００２９］図３Ａに示される例示的な実装形態に示されるように、基板３００は、実質的に平坦な表面、不均一な表面、又は基板上に形成された構造を有する実質的に平坦な表面を有し得る。膜スタック３０４が、基板３００上に形成される。一実装形態では、膜スタック３０４は、フロントエンド処理又はバックエンド処理でゲート構造、コンタクト構造、又は相互接続構造を形成するために利用され得る。方法２００を膜スタック３０４上で実行し、膜スタックにおいて、メモリ構造（例えば、ＮＡＮＤ構造）で使用される階段状構造を形成することができる。一実装形態では、基板３００は、結晶シリコン（例えば、Ｓｉ＜１００＞又はＳｉ＜１１１＞）、酸化ケイ素、ストレインドシリコン、シリコンゲルマニウム、ドープされた又はドープされていないポリシリコン、ドープされた又はドープされていないシリコン基板、パターン形成された又はパターン形成されていない基板シリコンオンインシュレータ（ＳＯＩ）、炭素がドープされた酸化ケイ素、窒化ケイ素、ドープされたシリコン、ゲルマニウム、ヒ化ガリウム、ガラス、サファイアなどの材料であってもよい。基板３００は、様々な寸法（例えば、２００ｍｍ、３００ｍｍ、及び４５０ｍｍ、又はその他の直径の基板）、並びに長方形又は正方形のパネルを有してもよい。別途明記されない限り、本明細書に記載の実装形態及び実施例は、直径２００ｍｍ、直径３００ｍｍ、又は直径４５０ｍｍの基板に対して行われる。基板３００にＳＯＩ構造が利用される一実装形態では、基板３００は、シリコン結晶基板上に配置された埋め込み型誘電体層を含み得る。本明細書に記載された実装形態では、基板３００は、結晶シリコン基板であってもよい。
［００３０］一実装形態では、基板３００上に配置された膜スタック３０４は、多数の垂直に積層された層を有し得る。膜スタック３０４は、膜スタック３０４において繰り返し形成される第１の層（３０８ａ１、３０８ａ２、３０８ａ３、．．．、３０８ａｎとして示される）、及び第２の層（３０８ｂ１、３０８ｂ２、３０８ｂ３、．．．、３０８ｂｎとして示される）を含むペアを含み得る。これらのペアは、交互する第１の層（３０８ａ１、３０８ａ２、３０８ａ３、．．．、３０８ａｎとして示される）、及び第２の層（３０８ｂ１、３０８ｂ２、３０８ｂ３、．．．、３０８ｂｎとして示される）を含み、第１の層及び第２の層のペアの目標数が達成されるまで、繰り返し形成される。
［００３１］膜スタック３０４は、三次元メモリチップなどの半導体チップの一部であってもよい。第１の層（３０８ａ１、３０８ａ２、３０８ａ３、．．．、３０８ａｎとして示される）、及び第２の層（３０８ｂ１、３０８ｂ２、３０８ｂ３、．．．、３０８ｂｎとして示される）の反復層が図３Ａ～３Ｃに３つ示されているが、必要に応じて、第１の層及び第２の層の反復するペアが任意の目標数だけ利用されてもよいことに留意されたい。
［００３２］一実装形態では、膜スタック３０４を利用して、３次元メモリチップ用の複数のゲート構造を形成することができる。膜スタック３０４において形成された第１の層３０８ａ１、３０８ａ２、３０８ａ３、．．．、３０８ａｎは、第１の誘電体層であってもよく、第２の層３０８ｂ１、３０８ｂ２、３０８ｂ３、．．．、３０８ｂｎは、第２の誘電体層であってもよい。第１の層３０８ａ１、３０８ａ２、３０８ａ３、．．．、３０８ａｎ、及び第２の層３０８ｂ１、３０８ｂ２、３０８ｂ３、．．．、３０８ｂｎの形成に利用され得る適切な誘電体層には、とりわけ、酸化ケイ素、窒化ケイ素、酸窒化ケイ素、炭化ケイ素、オキシ炭化ケイ素、窒化チタン、酸化物と窒化物の複合物、窒化物層を挟む少なくとも１つ又は複数の酸化物層、及びこれらの組み合わせが含まれる。幾つかの実装形態では、誘電体層は、４を超える誘電率を有する、高誘電率材料であり得る。高誘電率材料の適切な例には、とりわけ、二酸化ハフニウム（ＨｆＯ２）、二酸化ジルコニウム（ＺｒＯ２）、酸化ハフニウムシリコン（ＨｆＳｉＯ２）、酸化ハフニウムアルミニウム（ＨｆＡｌＯ）、酸化ジルコニウムシリコン（ＺｒＳｉＯ２）、二酸化タンタル（ＴａＯ２）、酸化アルミニウム、アルミニウムでドープされた二酸化ハフニウム、ビスマスストロンチウムチタン（ＢＳＴ）、及び白金ジルコニウムチタン（ＰＺＴ）が含まれる。
［００３３］ある特定の実施例では、第１の層３０８ａ１、３０８ａ２、３０８ａ３、．．．、３０８ａｎは、酸化ケイ素層であり、第２の層３０８ｂ１、３０８ｂ２、３０８ｂ３、．．．、３０８ｂｎは、第１の層３０８ａ１、３０８ａ２、３０８ａ３、．．．、３０８ａｎの上に配置された窒化ケイ素層又はポリシリコン層である。一実装形態では、第１の層３０８ａ１、３０８ａ２、３０８ａ３、．．．、３０８ａｎの厚さを約５０Åと約１０００Åとの間（例えば、約５００Å）に制御することができ、第２の層３０８ｂ１、３０８ｂ２、３０８ｂ３、．．．、３０８ｂｎのそれぞれの厚さを約５０Åと約１０００Åとの間（例えば、約５００Å）に制御することができる。膜スタック３０４は、合計で約１００Åから約２０００Åの厚さを有し得る。一実装形態では、膜スタック３０４の総厚は、約３ミクロンから約１０ミクロンであり、技術の進歩に伴って変化するであろう。
［００３４］基板３００上に膜スタック３０４が存在するか否かに関わらず、基板３００の任意の表面又は任意の部分にハードマスク層を形成することができることに留意されたい。
［００３５］工程２２０では、炭化タングステン開始層（例えば、炭化タングステン開始層３１０）は、基板（例えば、基板３００）の上に形成される。炭化タングステン開始層３１０は、その後堆積される炭化タングステン膜の堆積速度よりも遅い第１の堆積速度で形成される。一実装形態では、炭化タングステン開始層３１０は、２０Å／秒以下、１５Å／秒以下、１０Å／秒以下、５Å／秒以下、または２Å／秒以下の堆積速度で堆積される。一実装形態では、炭化タングステン開始層３１０は、約２Å／秒から約２０Å／秒（例えば、約５Å／秒から約１５Å／秒、又は約５Å／秒から約１０Å／秒）の堆積速度で堆積される。本発明者らは、驚くべきことに、低い堆積速度で炭化タングステン開始層３１０を形成すると、その後に堆積される炭化タングステン膜３１１の、下層のケイ素含有表面（例えば、酸化ケイ素）への接着性が改善されることを発見した。炭化タングステン膜３１１は、炭化タングステン開始層３１０がない状態では、下層のケイ素含有表面において良好に形成されないことが観察された。
［００３６］幾つかの実装形態では、炭化タングステン開始層３１０は、ケイ素含有表面上の炭化タングステン膜（例えば、第１の層３０８ａ１の酸化物表面）を含む。当業者であれば、炭化タングステン開始層３１０の底部は、酸化物表面の頂部と拡散接合し得ることを理解するであろう。
［００３７］１つ又は複数の実装形態では、下層のケイ素含有層は、プラズマの存在下で処理チャンバのプロセス領域内に共に流される、ＷＦ６、Ａｒ、及びＣ３Ｈ６、並びに任意選択にＨ２の混合物を含む反応性ガスに曝露される。炭化タングステン開始層３１０を形成するために使用される反応性ガスは、ガスの組成や条件を他の反応性ガス処理と区別するために、第１の反応性ガスと呼ばれ得る。Ｃ３Ｈ６の流れは、処理の最初の数秒以内に、流れのない状態から所定の値まで速めることができる。ＷＦ６の流れは、処理の最初の数秒以内に、流れのない状態から所定の値まで速めることができる。処理中にＣ３Ｈ６：ＷＦ６の比率を変えることによって、炭化タングステンハードマスク中のタングステンの原子パーセントを調整することができる。幾つかの実装形態では、第１の反応性ガス中のＣ３Ｈ６とＷＦ６は、２：１以上の比率（Ｃ３Ｈ６：ＷＦ６）で存在する。幾つかの実装形態では、第１の反応性ガス中のＣ３Ｈ６とＷＦ６は、約２：１から約１０：１の範囲内、又は約１０：１から約５０：１の範囲内、又は約１５：１から約３０：１の範囲内、又は約２０：１の比率（Ｃ３Ｈ６：ＷＦ６）で存在する。
［００３８］幾つかの実装形態では、第１の反応性ガス中のＣ３Ｈ６の流量は、約２秒から約１０秒の範囲の時間にわたって、最終的な所定流量まで上昇する。幾つかの実装形態では、Ｃ３Ｈ６の流量は、およそ８秒、７秒、６秒、５秒、４秒、又は３秒で所定値に上昇する。
［００３９］幾つかの実装形態では、第１の反応性ガス中のＷＦ６の流量は、約１秒から約６０秒（例えば、約２秒から約１０秒）の範囲の時間にわたって、最終的な所定流量まで上昇する。幾つかの実装形態では、ＷＦ６の流量は、およそ８秒、７秒、６秒、５秒、４秒、又は３秒で所定値に上昇する。
［００４０］炭化タングステン開始層３１０を堆積するために使用されるＰＥＣＶＤ処理には、所定の出力及び圧力で所定の周波数で生成されるＲＦプラズマが含まれる。プラズマ周波数は、２ＭＨｚ、１３．５６ＭＨｚ、４０ＭＨｚ、６０ＭＨｚ、及び１００ＭＨｚを含む任意の適切な周波数であり得るが、これらに限定されない。幾つかの実装形態では、プラズマ周波数は、約１３．５６ＭＨｚである。
［００４１］幾つかの実装形態では、炭化タングステン開始層３１０を堆積するために使用されるＲＦプラズマの出力は、約１０００ワット未満である。幾つかの実装形態では、任意のＰＥＣＶＤ処理段階では、約１００ワットから約９００ワットの範囲、又は約２００ワットから約８００ワットの範囲、又は約３００ワットから約７００ワットの範囲、又は約４００ワットから約６００ワットの範囲のＲＦ出力が使用される。幾つかの実装形態では、ＲＦ出力は、約５００ワットである。
［００４２］処理領域内の圧力は、任意の適切な処理圧力であってもよい。例えば、圧力は、約１Ｔｏｒｒから約５０Ｔｏｒｒの範囲内にあり得る。幾つかの実装形態では、圧力は、約２Ｔｏｒｒから約１０Ｔｏｒｒの範囲内にある。１つ又は複数の実装形態では、圧力は、１Ｔｏｒｒより大きく、５０Ｔｏｒｒ、４０Ｔｏｒｒ、３０Ｔｏｒｒ、又は２０Ｔｏｒｒを下回る。
［００４３］下層のケイ素含有表面は、例えば、堆積される炭化タングステン開始層３１０の処理条件及び所定の厚さに応じて、任意の適切な時間にわたってＲＦプラズマに曝露され得る。幾つかの実装形態では、下層のケイ素含有表面は、約１秒から約６０秒（例えば、約１秒から約３０秒）の範囲の時間にわたってＰＥＣＶＤ処理に曝露される。幾つかの実装形態では、下層のケイ素含有表面は、炭化タングステン開始層３１０を形成するために約１０秒間、ＰＥＣＶＤ処理に曝露される。
［００４４］炭化タングステン開始層３１０の厚さは、例えば、堆積される炭化タングステン膜３１１の所定の厚さに応じて変動し得る。幾つかの実装形態では、炭化タングステン開始層３１０は、約１０Åから約２００Åの範囲内の厚さを有する。１つ又は複数の実装形態では、炭化タングステン開始層３１０は、約１０Åから約１００Åの範囲内の厚さを有する。様々な実装形態では、炭化タングステン開始層３１０は、およそ２００Å、１５０Å、１００Å、又は７５Å未満の厚さを有する。幾つかの実装形態では、炭化タングステン開始層３１０は、およそ１０Å、２０Å、３０Å、４０Å、５０Å、６０Å、７０Å、８０Å、９０Å、又は１００Åを超える厚さを有する。
［００４５］工程２３０では、炭化タングステン膜（例えば、炭化タングステン膜３１１）は、炭化タングステン開始層（例えば、炭化タングステン開始層３１０）に形成される。炭化タングステン膜３１１は、ハードマスク層とも呼ばれる。炭化タングステン膜３１１は、先に堆積された炭化タングステン開始層３１０の第１の堆積速度よりも大きい第２の堆積速度で形成される。一実装形態では、炭化タングステン膜３１１は、３０Å／秒以上、３５Å／秒以上、４０Å／秒以上、４５Å／秒以上、又は５０Å／秒以上の堆積速度で堆積される。一実施形態では、炭化タングステン膜３１１は、約３０Å／秒から約５０Å／秒（例えば、約３０Å／秒から約４０Å／秒、又は約Å／秒から約１０Å／秒）の堆積速度で堆積される。一実装形態では、第２の堆積速度対第１の堆積速度の比率は、２：１以上、３：１以上、４：１以上、又は５：１以上である。一実装形態では、第２の堆積速度対第１の堆積速度の比率は、約３：１から約５：１の範囲内、又は約３：１から約４：１の範囲内、又は約３：１である。
［００４６］幾つかの実装形態では、炭化タングステン膜３１１は、ＲＦプラズマの存在下で、ＷＦ６、Ａｒ、及びＣ３Ｈ６、並びに任意選択にＨ２を共に流すことによって作られる第２の反応性ガスによって形成され得る。炭化タングステン膜３１１を形成するために使用される反応性ガスは、ガスの組成や条件を他の反応性ガス処理と区別するために、第２の反応性ガスと呼ばれ得る。炭化タングステン膜３１１中のタングステンの原子パーセントは、処理中にＣ３Ｈ６：ＷＦ６の比率を変動させることによって調整することができる。幾つかの実装形態では、第２の反応性ガス中のＣ３Ｈ６とＷＦ６は、２：１以上の比率（Ｃ３Ｈ６：ＷＦ６）で存在する。幾つかの実装形態では、第２の反応性ガス中のＣ３Ｈ６とＷＦ６は、約２：１から約１０：１の範囲内、又は約１０：１から約５０：１の範囲内、又は約１５：１から約３０：１の範囲内、又は約２０：１の比率（Ｃ３Ｈ６：ＷＦ６）で存在する。
［００４７］炭化タングステン膜３１１を堆積するために使用されるＰＥＣＶＤ処理には、所定の出力及び圧力で所定の周波数で生成されるＲＦプラズマが含まれる。プラズマ周波数は、２ＭＨｚ、１３．５６ＭＨｚ、４０ＭＨｚ、６０ＭＨｚ、及び１００ＭＨｚを含む任意の適切な周波数であり得るが、これらに限定されない。幾つかの実施形態では、プラズマ周波数は、約１３．５６ＭＨｚである。
［００４８］幾つかの実施形態では、炭化タングステン膜３１１を堆積するために使用されるＲＦプラズマの出力は、約１０００ワット未満である。幾つかの実施形態では、任意のＰＥＣＶＤ処理段階では、約１００ワットから約９００ワットの範囲、又は約２００ワットから約８００ワットの範囲、又は約３００ワットから約７００ワットの範囲、又は約４００ワットから約６００ワットの範囲のＲＦ出力が使用される。幾つかの実施形態では、ＲＦ出力は、約５００ワットである。
［００４９］のプラズマ圧力は、任意の適切な処理圧力であってもよい。例えば、圧力は、約１Ｔｏｒｒから約５０Ｔｏｒｒの範囲内にあり得る。幾つかの実施形態では、圧力は、約２Ｔｏｒｒから約１０Ｔｏｒｒの範囲内にある。１つ又は複数の実施形態では、圧力は、約１Ｔｏｒｒ以上であり、およそ５０Ｔｏｒｒ、４０Ｔｏｒｒ、３０Ｔｏｒｒ、又は２０Ｔｏｒｒ以下である。
［００５０］炭化タングステン開始層３１０は、例えば、堆積される炭化タングステン膜３１１の処理条件及び所定の厚さに応じて、任意の適切な時間にわたって、ＲＦプラズマに曝露され得る。幾つかの実装形態では、炭化タングステン開始層３１０は、約１秒から約６０秒（例えば、約１秒から約３０秒）の範囲の時間にわたってＰＥＣＶＤ処理に曝露される。幾つかの実装形態では、炭化タングステン開始層３１０は、炭化タングステン膜３１１を形成するために約１０秒間、ＰＥＣＶＤ処理に曝露される。
［００５１］炭化タングステン膜３１１の厚さは、例えば、タングステン含有膜堆積の所定の条件に応じて変動し得る。幾つかの実装形態では、炭化タングステン膜３１１は、およそ１０００Å、２０００Å、３０００Å、４０００Å、５０００Å、６０００Å、７０００Å、８０００Å、９０００Å、又は１００００Å以上の厚さを有する。幾つかの実装形態では、炭化タングステン膜３１１は、約５，０００Åより大きい厚さを有する。幾つかの実装形態では、炭化タングステン膜３１１は、約５，０００Åから約１２，０００Åの範囲内の厚さを有する。
［００５２］各処理段階が起動する温度は、任意の他の処理段階と同じであってもよく、又は異なっていてもよい。温度は、例えば、形成されるデバイスの熱収支に応じて変動し得る。幾つかの実装形態では、炭化タングステン開始層３１０及び炭化タングステン膜３１１の形成は、摂氏約１００度から摂氏約７００度の範囲、又は摂氏約２００度から摂氏約６００度の範囲、又は摂氏約４００度から摂氏約５５０度の範囲、又は摂氏約４５０度の温度で行われる。
［００５３］炭化タングステン膜３１１が形成された後、炭化タングステン膜３１１をパターニングマスクとしてエッチング工程で利用し、階段状の構造のような３次元構造を形成することができる。
［００５４］したがって、半導体デバイスの３次元積層体を製造するための階段状構造を形成するために利用され得る炭化タングステンハードマスク層を形成するための方法が提供される。炭化タングステンハードマスク層は、炭化タングステン開始層及びバルク炭化タングステン膜を含み得る。これらは、下層の基板と炭化タングステンハードマスク層との間の界面において低い表面粗さ及び改善された密着性を有する接合構造を実現する。目標とする強固な膜特性及びエッチング選択性を備えた炭化タングステンハードマスク層を利用することにより、膜スタックにおいて形成される結果的に生じる構造の寸法改良と輪郭制御性を得ることができ、半導体構造の３次元積層の用途においてチップデバイスの電気的性能が向上する。
［００５５］要約すると、本明細書に記載された実装形態は、下層の表面に炭化タングステン開始層を堆積させることにより、酸化物、窒化物、又は剥き出しのケイ素表面に炭化タングステンハードマスク膜を堆積させることを可能にする。炭化タングステン開始層は、その後堆積される炭化タングステン膜よりも遅い堆積速度で堆積される。バルク炭化タングステン膜を堆積する前に炭化タングステン開始層を堆積すると、下層の基板へのバルク炭化タングステン膜の接着性が著しく改善される。さらに、炭化タングステン開始層は、バルク炭化タングステン膜と同じ物質を含むので、同じエッチング化学作用を用いて、炭化タングステン開始層と炭化タングステンバルク膜の両方をエッチングすることができる。したがって、本明細書に記載された炭化タングステン開始層は、炭化タングステン膜を様々な基板又は層（例えば、酸化物（例えば、ＳｉＯ２）、窒化物（例えば、ＳｉＮ）、ａ－Ｓｉ（アモルファスシリコン）、酸化物／窒化物スタック、ケイ素、ポリシリコン）に優れた接着性で堆積することを可能にする。
［００５６］本開示の要素、又は、その例示的態様若しくは実装形態を紹介する場合、冠詞「ａ」、「ａｎ」、「ｔｈｅ」、及び「ｓａｉｄ」は、要素が１つ又は複数存在することを意味することが意図されている。
［００５７］「備える（ｃｏｍｐｒｉｓｉｎｇ）」、「含む（ｉｎｃｌｕｄｉｎｇ）」、及び「有する（ｈａｖｉｎｇ）」という表現は、包括的であるように意図されており、列挙された要素以外に追加の要素があり得ることを意味する。
［００５８］以上の記述は、本開示の実装形態を対象としているが、本開示の基本的な範囲から逸脱しない限り、本開示の他の実装形態及びさらなる実装形態を案出してもよく、本開示の範囲は、下記の特許請求の範囲によって定められる。

Claims (20)

  1. 炭化タングステン膜を形成する方法であって、
    第１の堆積速度で基板のケイ素含有表面に炭化タングステン開始層を形成することと、
    第２の堆積速度で前記炭化タングステン開始層に炭化タングステン膜を形成すること
    を含み、
    前記第２の堆積速度が、前記第１の堆積速度より大きい、方法。
  2. 前記第２の堆積速度対前記第１の堆積速度の比率が、３：１以上である、請求項１に記載の方法。
  3. 前記第２の堆積速度が、３０Å／秒以上であり、前記第１の堆積速度が、１０Å／秒以下である、請求項２に記載の方法。
  4. 前記第２の堆積速度が、３０Å／秒から４０Å／秒の範囲内にあり、前記第１の堆積速度が、５Å／秒から１０Å／秒の範囲内にある、請求項３に記載の方法。
  5. 前記炭化タングステン開始層が、１０Åから２００Åの範囲内の厚さを有する、請求項１に記載の方法。
  6. 前記炭化タングステン膜が、５，０００Å以上の厚さを有する、請求項５に記載の方法。
  7. 前記炭化タングステン開始層を形成することが、２Ｔｏｒｒから１０Ｔｏｒｒの第１の範囲内の第１の圧力で１００ワット以下の第１のＲＦプラズマ出力を含む第１のＰＥＣＶＤ処理において、前記ケイ素含有表面を、ＷＦ６、Ｃ３Ｈ６、及び任意選択的にＨ２を含む第１の反応性ガスに曝露することを含む、請求項６に記載の方法。
  8. 前記第１の反応性ガス内のＣ ３ Ｈ ６ とＷＦ ６ が、２：１以上の比率（Ｃ ３ Ｈ ６ ：ＷＦ ６ ）で存在する、請求項７に記載の方法。
  9. 前記炭化タングステン膜を形成することが、２Ｔｏｒｒから１０Ｔｏｒｒの第２の範囲内の第２の圧力で５００ワット以上の第２のＲＦプラズマ出力を含む第２のＰＥＣＶＤ処理において、前記炭化タングステン開始層を、ＷＦ６、Ｃ３Ｈ６、及び任意選択的にＨ２を含む第２の反応性ガスに曝露することを含む、請求項７に記載の方法。
  10. 前記ケイ素含有表面が、酸化ケイ素、窒化ケイ素、又はこれらの組み合わせを含む、請求項１に記載の方法。
  11. 炭化タングステン膜を形成する方法であって、
    第１の堆積速度で基板のケイ素含有表面に炭化タングステン開始層を形成することであって、２Ｔｏｒｒから１０Ｔｏｒｒの範囲内の第１の圧力で１００ワット以下の第１のＲＦプラズマ出力を含む第１のＰＥＣＶＤ処理において、前記ケイ素含有表面を、ＷＦ６、Ｃ３Ｈ６、及びＨ２を含む第１の反応性ガスに曝露することを含む、炭化タングステン開始層を形成することと、
    第２の堆積速度で前記炭化タングステン開始層に炭化タングステン膜を形成することであって、２Ｔｏｒｒから１０Ｔｏｒｒの範囲内の第２の圧力で５００ワット以上の第２のＲＦプラズマ出力を含む第２のＰＥＣＶＤ処理において、前記炭化タングステン開始層を、ＷＦ６、Ｃ３Ｈ６、及び任意選択的にＨ２を含む第２の反応性ガスに曝露することを含む、炭化タングステン膜を形成することと
    を含み、
    前記第２の堆積速度が、前記第１の堆積速度より大きい、方法。
  12. 前記第２の堆積速度対前記第１の堆積速度の比率が、３：１以上である、請求項１１に記載の方法。
  13. 前記第２の堆積速度が、３０Å／秒以上であり、前記第１の堆積速度が、１０Å／秒以下である、請求項１２に記載の方法。
  14. 前記第２の堆積速度が、３０Å／秒から４０Å／秒の範囲内にあり、前記第１の堆積速度が、５Å／秒から１０Å／秒の範囲内にある、請求項１３に記載の方法。
  15. 前記炭化タングステン開始層が、１０Åから２００Åの範囲内の厚さを有する、請求項１１に記載の方法。
  16. 炭化タングステン膜を形成する方法であって、
    第１の堆積速度で基板のケイ素含有表面に炭化タングステン開始層を形成することであって、２Ｔｏｒｒから１０Ｔｏｒｒの範囲内の第１の圧力で１００ワット以下の第１のＲＦプラズマ出力を含む第１のＰＥＣＶＤ処理において、前記ケイ素含有表面を、ＷＦ６、Ｃ３Ｈ６、及びＨ２を含む第１の反応性ガスに曝露することを含む、炭化タングステン開始層を形成することと、
    第２の堆積速度で前記炭化タングステン開始層に炭化タングステン膜を形成することであって、２Ｔｏｒｒから１０Ｔｏｒｒの範囲内の第２の圧力で５００ワット以上の第２のＲＦプラズマ出力を含む第２のＰＥＣＶＤ処理において、前記炭化タングステン開始層を、ＷＦ６、Ｃ３Ｈ６、及び任意選択的にＨ２を含む第２の反応性ガスに曝露することを含む、炭化タングステン膜を形成することと
    を含み、
    前記第２の堆積速度が、前記第１の堆積速度より大きく、
    前記炭化タングステン開始層が、１０Åから２００Åの範囲内の厚さを有し、
    前記炭化タングステン膜が、５，０００Å以上の厚さを有する、方法。
  17. 前記第１の反応性ガス内のＣ ３ Ｈ ６ とＷＦ ６ が、２：１以上の比率（Ｃ ３ Ｈ ６ ：ＷＦ ６ ）で存在する、請求項１６に記載の方法。
  18. 前記第２の堆積速度対前記第１の堆積速度の比率が、３：１以上である、請求項１７に記載の方法。
  19. 前記第２の堆積速度が、３０Å／秒以上であり、前記第１の堆積速度が、１０Å／秒以下である、請求項１８に記載の方法。
  20. 前記第２の堆積速度が、３０Å／秒から４０Å／秒の範囲内にあり、前記第１の堆積速度が、５Å／秒から１０Å／秒の範囲内にある、請求項１９に記載の方法。
JP2020538727A 2018-01-15 2019-01-03 炭化タングステン膜の接着性及び欠陥を改善する技法 Active JP7282785B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2023081405A JP7471492B2 (ja) 2018-01-15 2023-05-17 炭化タングステン膜の接着性及び欠陥を改善する技法

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US201862617376P 2018-01-15 2018-01-15
US62/617,376 2018-01-15
PCT/US2019/012143 WO2019139809A1 (en) 2018-01-15 2019-01-03 Techniques to improve adhesion and defects for tungsten carbide film

Related Child Applications (1)

Application Number Title Priority Date Filing Date
JP2023081405A Division JP7471492B2 (ja) 2018-01-15 2023-05-17 炭化タングステン膜の接着性及び欠陥を改善する技法

Publications (3)

Publication Number Publication Date
JP2021510934A JP2021510934A (ja) 2021-04-30
JPWO2019139809A5 JPWO2019139809A5 (ja) 2022-01-13
JP7282785B2 true JP7282785B2 (ja) 2023-05-29

Family

ID=67218699

Family Applications (2)

Application Number Title Priority Date Filing Date
JP2020538727A Active JP7282785B2 (ja) 2018-01-15 2019-01-03 炭化タングステン膜の接着性及び欠陥を改善する技法
JP2023081405A Active JP7471492B2 (ja) 2018-01-15 2023-05-17 炭化タングステン膜の接着性及び欠陥を改善する技法

Family Applications After (1)

Application Number Title Priority Date Filing Date
JP2023081405A Active JP7471492B2 (ja) 2018-01-15 2023-05-17 炭化タングステン膜の接着性及び欠陥を改善する技法

Country Status (7)

Country Link
US (1) US11859275B2 (ja)
JP (2) JP7282785B2 (ja)
KR (1) KR102628317B1 (ja)
CN (1) CN111602224A (ja)
SG (1) SG11202006408SA (ja)
TW (1) TWI713961B (ja)
WO (1) WO2019139809A1 (ja)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US12027366B2 (en) * 2019-11-12 2024-07-02 Applied Materials, Inc. Reduced hydrogen deposition processes
WO2024043166A1 (ja) * 2022-08-22 2024-02-29 東京エレクトロン株式会社 プラズマ処理装置及び基板処理システム

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2003512527A (ja) 1999-10-15 2003-04-02 エーエスエム アメリカ インコーポレイテッド 遷移金属炭化物の堆積
JP2016181687A (ja) 2015-03-24 2016-10-13 ラム リサーチ コーポレーションＬａｍ Ｒｅｓｅａｒｃｈ Ｃｏｒｐｏｒａｔｉｏｎ ハードマスクのための金属誘電体膜の蒸着
US20170207087A1 (en) 2016-01-16 2017-07-20 Applied Materials, Inc. PECVD Tungsten Containing Hardmask Films And Methods Of Making
JP2017014615A5 (ja) 2016-05-26 2019-09-05

Family Cites Families (33)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6184375A (ja) * 1984-09-29 1986-04-28 Toho Kinzoku Kk 化学蒸着法
JPH0643243B2 (ja) * 1988-03-10 1994-06-08 セントラル硝子株式会社 タングステンカーバイトの製造方法
JPH03291379A (ja) * 1990-04-10 1991-12-20 Citizen Watch Co Ltd カーボン硬質膜の積層構造
JPH104067A (ja) * 1996-06-14 1998-01-06 Sony Corp 半導体装置の製造方法
US5821169A (en) 1996-08-05 1998-10-13 Sharp Microelectronics Technology,Inc. Hard mask method for transferring a multi-level photoresist pattern
US6162715A (en) 1997-06-30 2000-12-19 Applied Materials, Inc. Method of forming gate electrode connection structure by in situ chemical vapor deposition of tungsten and tungsten nitride
US6198616B1 (en) 1998-04-03 2001-03-06 Applied Materials, Inc. Method and apparatus for supplying a chucking voltage to an electrostatic chuck within a semiconductor wafer processing system
US7198820B2 (en) * 2003-02-06 2007-04-03 Planar Systems, Inc. Deposition of carbon- and transition metal-containing thin films
US8501594B2 (en) 2003-10-10 2013-08-06 Applied Materials, Inc. Methods for forming silicon germanium layers
KR100607323B1 (ko) 2004-07-12 2006-08-01 주식회사 하이닉스반도체 반도체 소자의 금속배선 형성방법
KR100568257B1 (ko) 2004-07-29 2006-04-07 삼성전자주식회사 듀얼 다마신 배선의 제조방법
KR100669107B1 (ko) 2005-07-11 2007-01-16 삼성전자주식회사 마스크 구조물, 이의 제조 방법, 이를 이용한 패턴 형성방법 및 반도체 장치의 콘택 형성 방법
US8110493B1 (en) 2005-12-23 2012-02-07 Novellus Systems, Inc. Pulsed PECVD method for modulating hydrogen content in hard mask
US7728503B2 (en) 2006-03-29 2010-06-01 Ricoh Company, Ltd. Electron emission element, charging device, process cartridge, and image forming apparatus
US7645484B2 (en) * 2006-03-31 2010-01-12 Tokyo Electron Limited Method of forming a metal carbide or metal carbonitride film having improved adhesion
DE102007058356A1 (de) * 2007-06-20 2008-12-24 Systec System- Und Anlagentechnik Gmbh & Co.Kg PVD-Verfahren und PVD-Vorrichtung zur Erzeugung von reibungsarmen, verschleißbeständigen Funktionsschichten und damit hergestellte Beschichtungen
US7659197B1 (en) 2007-09-21 2010-02-09 Novellus Systems, Inc. Selective resputtering of metal seed layers
US9159571B2 (en) 2009-04-16 2015-10-13 Lam Research Corporation Tungsten deposition process using germanium-containing reducing agent
KR101566925B1 (ko) 2010-01-29 2015-11-16 삼성전자주식회사 반도체소자의 제조방법
US8647989B2 (en) 2011-04-15 2014-02-11 United Microelectronics Corp. Method of forming opening on semiconductor substrate
US20140113453A1 (en) * 2012-10-24 2014-04-24 Lam Research Corporation Tungsten carbide coated metal component of a plasma reactor chamber and method of coating
KR102170144B1 (ko) 2013-08-23 2020-10-27 삼성전자주식회사 휨 제어 막을 이용한 반도체 소자 형성 방법 및 관련된 소자
JP5852151B2 (ja) 2014-02-12 2016-02-03 株式会社日立国際電気 半導体装置の製造方法、基板処理装置、プログラム及び記録媒体
US9976211B2 (en) * 2014-04-25 2018-05-22 Applied Materials, Inc. Plasma erosion resistant thin film coating for high temperature application
CN105097704B (zh) 2014-05-04 2018-02-16 中芯国际集成电路制造(上海)有限公司 闪存器件及其形成方法
US9624577B2 (en) * 2014-07-22 2017-04-18 Applied Materials, Inc. Deposition of metal doped amorphous carbon film
US9938616B2 (en) 2014-07-29 2018-04-10 Lam Research Corporation Physical vapor deposition of low-stress nitrogen-doped tungsten films
US10403535B2 (en) 2014-08-15 2019-09-03 Applied Materials, Inc. Method and apparatus of processing wafers with compressive or tensile stress at elevated temperatures in a plasma enhanced chemical vapor deposition system
US9520295B2 (en) 2015-02-03 2016-12-13 Lam Research Corporation Metal doping of amorphous carbon and silicon films used as hardmasks in substrate processing systems
US9754824B2 (en) * 2015-05-27 2017-09-05 Lam Research Corporation Tungsten films having low fluorine content
US10541250B2 (en) 2015-12-29 2020-01-21 Toshiba Memory Corporation Method for manufacturing semiconductor device
US10318378B2 (en) 2016-02-25 2019-06-11 Micron Technology, Inc Redundant array of independent NAND for a three-dimensional memory array
TWI680496B (zh) 2016-09-13 2019-12-21 美商應用材料股份有限公司 高壓縮/拉伸的翹曲晶圓上的厚鎢硬遮罩膜沉積

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2003512527A (ja) 1999-10-15 2003-04-02 エーエスエム アメリカ インコーポレイテッド 遷移金属炭化物の堆積
JP2016181687A (ja) 2015-03-24 2016-10-13 ラム リサーチ コーポレーションＬａｍ Ｒｅｓｅａｒｃｈ Ｃｏｒｐｏｒａｔｉｏｎ ハードマスクのための金属誘電体膜の蒸着
US20170207087A1 (en) 2016-01-16 2017-07-20 Applied Materials, Inc. PECVD Tungsten Containing Hardmask Films And Methods Of Making
JP2017014615A5 (ja) 2016-05-26 2019-09-05

Also Published As

Publication number Publication date
KR20200100859A (ko) 2020-08-26
KR102628317B1 (ko) 2024-01-23
JP2023113700A (ja) 2023-08-16
TWI713961B (zh) 2020-12-21
JP2021510934A (ja) 2021-04-30
TW201932636A (zh) 2019-08-16
CN111602224A (zh) 2020-08-28
US20210108309A1 (en) 2021-04-15
US11859275B2 (en) 2024-01-02
WO2019139809A1 (en) 2019-07-18
JP7471492B2 (ja) 2024-04-19
SG11202006408SA (en) 2020-08-28

Similar Documents

Publication Publication Date Title
CN109643639B (zh) 用于间隔件和硬掩模应用的硼烷介导的从硅烷和烷基硅烷物质脱氢的工艺
CN108140545B (zh) 超高模量与蚀刻选择性的硼-碳硬掩模膜
US6759286B2 (en) Method of fabricating a gate structure of a field effect transistor using a hard mask
US6767824B2 (en) Method of fabricating a gate structure of a field effect transistor using an alpha-carbon mask
JP7229929B2 (ja) ハードマスク応用向けのホウ素がドープされた炭化タングステン
JP7471492B2 (ja) 炭化タングステン膜の接着性及び欠陥を改善する技法
TW200947154A (en) Method of forming thin film pattern for semiconductor device and apparatus for the same
CN112437971A (zh) 低温高品质的介电膜
JP2024096717A (ja) パターニング応用のための高密度炭素膜
TWI827709B (zh) 用於沉積摻雜磷之氮化矽膜的方法
US20050009342A1 (en) Method for etching an organic anti-reflective coating (OARC)
US20230395391A1 (en) Ruthenium carbide for dram capacitor mold patterning
US20220068640A1 (en) Diffusion barriers for germanium

Legal Events

Date Code Title Description
A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20211228

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20211228

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20230131

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20230207

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20230406

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20230418

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20230517

R150 Certificate of patent or registration of utility model

Ref document number: 7282785

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150