JP7278122B2 - チョッパ増幅器 - Google Patents

Description

本開示は、チョッパ増幅器に関する。

車両の自動運転やロボット制御等においては、外部環境の変化をセンサによって取り込む必要がある。近年では、より高精度の制御が求められており、微小なセンサ出力信号を正確に取り出す必要がある。その一方で、通信データ量の増大に起因した通信速度の高速化や通信機器の増加により、発生するノイズは増加傾向にあり、微小なセンサ出力信号を正確に取り出すことが難しくなってきている。

チョッパ増幅器は、そのようなノイズの影響を低減するために広く使用されている。チョッパ増幅器は、ある周波数ｆｃのクロック信号を用いて入力信号を変調し、コーナー周波数ｆｋよりも高い周波数の信号に変換する。コーナー周波数ｆｋとは、ノイズスペクトル密度が周波数に反比例するフリッカノイズ（１／ｆノイズ）と、全周波数域で一定のノイズスペクトル密度を持つホワイトノイズとの境界の周波数である。

クロック周波数ｆｃをコーナー周波数ｆｋよりも高周波に設定することにより、フリッカノイズが小さい周波数域で入力信号を増幅することが可能となる。チョッパ増幅器は、クロック信号を用いて変調した信号を増幅した後に、クロック信号を用いて復調し、元の周波数域に戻した信号に重畳されているクロック周波数ｆｃよりも高周波域のノイズをローパスフィルタで除去することにより、ノイズの影響を低減した信号増幅を実現している。

たとえば特開２００６－２７９３７７公報（特許文献１）には、このようなチョッパ増幅器が開示されている。すなわち、このチョッパ増幅器は、入力信号をクロック信号に従って変調するチョッパ変調回路と、チョッパ変調回路の出力信号を増幅する増幅回路と、増幅回路の出力信号をクロック信号に従って復調するチョッパ復調回路とを備えている。

また、下記の非特許文献１には、チョッパ増幅器の動作原理が開示されるとともに、クロック周波数とノイズスペクトル密度との関係について開示されている。チョッパ増幅器によってノイズスペクトル密度を低減することにより、より微小なセンサ出力信号を正確に取り出すことが可能となる。

特開２００６－２７９３７７公報

CHRISTIAN C.ENZ, "Circuit Techniques for Reducing the Effects of Op-Amp Imperfections: Autozeroing, Correlated Double Sampling, and Chopper Stabilization", PROCEEDINGS OF THE IEEE, VOL.84, NO.11. NOVEMBER 1996

このようなチョッパ増幅器では、クロック周波数ｆｃを上昇させると、ノイズスペクトル密度が低下する一方で、増幅回路のゲインが低下する。クロック周波数ｆｃが増幅回路のユニティゲイン周波数ｆｕに到達すると、増幅回路のゲインが０ｄＢになる。したがって、ノイズスペクトル密度を低減しつつ高いゲインを得るためには、クロック周波数ｆｃをユニティゲイン周波数ｆｕよりも低い範囲内で最適値に設定する必要がある。

ユニティゲイン周波数ｆｕは、増幅回路の入力段のトランスコンダクタンスｇｍに比例して増大するところ、トランスコンダクタンスｇｍは、増幅回路の入力段を構成するトランジスタの製造ばらつきや温度等の外的要因によって変動する。

特開２００６－２７９３７７公報では、増幅回路の入力段のトランスコンダクタンスｇｍの変動については考慮されていないため、トランスコンダクタンスｇｍが変動した場合に、設定されたクロック周波数ｆｃが最適値から外れ、ノイズスペクトル密度が悪化してしまう。

それゆえに、本開示の主たる目的は、増幅回路のユニティゲイン周波数が変動した場合でも、ノイズスペクトル密度の悪化を抑制することが可能なチョッパ増幅器を提供することである。

本開示のチョッパ増幅器は、チョッパ変調回路、増幅回路、チョッパ復調回路、およびクロック発生回路を備える。チョッパ変調回路は、差動入力信号をクロック信号に従って変調する。増幅回路は、チョッパ変調回路の出力信号を増幅する。チョッパ復調回路は、増幅回路の出力信号をクロック信号に従って復調する。クロック発生回路は、増幅回路のユニティゲイン周波数に応じた値の周波数を有するクロック信号を生成する。

上記のチョッパ増幅器では、増幅回路のユニティゲイン周波数に応じた値の周波数を有するクロック信号が生成されるので、増幅回路のユニティゲイン周波数が変動した場合でも、ノイズスペクトル密度の悪化を抑制することができる。

実施の形態１に従うチョッパ増幅器の構成を示す回路ブロック図である。 図１に示すクロック信号の波形を示すタイムチャートである。 図１に示すチョッパ変調回路の構成を示す回路図である。 図３に示すトランスファーゲートの構成を示す回路図である。 図１に示す増幅回路の構成を示す回路図である。 図１に示すチョッパ復調回路の構成を示す回路図である。 図１に示す増幅回路の周波数特性を示す回路図である。 図１に示すクロック発生回路の構成を示す回路図である。 図８に示すＶ－Ｉ変換回路および電流源の構成を示す回路図である。 図８に示す電流補正回路の構成を示す回路図である。 図１０に示すカレントミラー回路の構成を示す回路図である。 実施の形態１の比較例の要部を示す回路ブロック図である。 図１２に示すＶ－Ｉ変換回路および電流源の構成を示す回路図である。 実施の形態１の効果を説明するための図である。 実施の形態２に従うチョッパ増幅器の要部を示す回路ブロック図である。 実施の形態３に従うチョッパ増幅器の要部を示す回路ブロック図である。 図１６に示す増幅回路の構成を示す回路図である。

以下、本開示の実施の形態について、図面を参照しながら詳細に説明する。なお、図中同一又は相当部分には同一符号を付してその説明は繰り返さない。

実施の形態１．
図１は、実施の形態１に従うチョッパ増幅器の構成を示す回路ブロック図である。図１において、このチョッパ増幅器は、チョッパ変調回路１、増幅回路２、チョッパ復調回路３、ローパスフィルタ回路（以下「ＬＰＦ（Low Pass Filter）」と称する。）４、およびクロック発生回路５を備える。

チョッパ変調回路１は、クロック発生回路５から供給されるクロック信号ＣＫ，／ＣＫに従って差動入力信号Ｖ１，Ｖ２を変調し、クロック周波数ｆｃの信号Ｖ３，Ｖ４を生成する。信号Ｖ１は、一定のバイアス電圧ＶＢＰと電圧ΔＶとの和の電圧（ＶＢＰ＋ΔＶ）を有する。信号Ｖ２は、バイアス電圧ＶＢＰと電圧ΔＶとの差の電圧（ＶＢＰ－ΔＶ）を有する。信号Ｖ３は、クロック周波数ｆｃで交互に（ＶＢＰ＋ΔＶ）および（ＶＢＰ－ΔＶ）に切り替わる電圧を有する。信号Ｖ４は、クロック周波数ｆｃで交互に（ＶＢＰ－ΔＶ）および（ＶＢＰ＋ΔＶ）に切り替わる電圧を有する。

図２は、クロック信号ＣＫ，／ＣＫの波形を示すタイムチャートである。図２において、（Ａ）はクロック信号ＣＫの波形を示し、（Ｂ）はクロック信号／ＣＫの波形を示している。クロック信号ＣＫは、一定のクロック周波数ｆｃで交互に「Ｈ」レベルおよび「Ｌ」レベルにされる信号である。クロック信号／ＣＫは、クロック信号ＣＫの反転信号である。

図３は、チョッパ変調回路１の構成を示す回路図である。図３において、チョッパ変調回路１は、入力端子１ａ，１ｂ、出力端子１ｃ，１ｄ、クロック端子１ｅ，１ｆ、およびトランスファーゲートＴＧ１～ＴＧ４（第１の切換回路）を含む。入力端子１ａ，１ｂは、それぞれ差動入力信号Ｖ１，Ｖ２を受ける。出力端子１ｃ，１ｄには、それぞれ信号Ｖ３，Ｖ４が出力される。クロック端子１ｅ，１ｆは、それぞれクロック信号ＣＫ，／ＣＫを受ける。

トランスファーゲートＴＧ１，ＴＧ２の一方端子は、それぞれ入力端子１ａ，１ｂに接続され、それらの他方端子は、それぞれ出力端子１ｃ，１ｄに接続される。トランスファーゲートＴＧ１，ＴＧ２のＰ側ゲート端子は、ともにクロック端子１ｆに接続され、それらのＮ側ゲート端子は、ともにクロック端子１ｅに接続される。

トランスファーゲートＴＧ３，ＴＧ４の一方端子は、それぞれ入力端子１ａ，１ｂに接続され、それらの他方端子は、それぞれ出力端子１ｄ，１ｃに接続される。トランスファーゲートＴＧ３，ＴＧ４のＰ側ゲート端子は、ともにクロック端子１ｅに接続され、それらのＮ側ゲート端子は、ともにクロック端子１ｆに接続される。

クロック信号ＣＫ，／ＣＫがそれぞれ「Ｈ」レベルおよび「Ｌ」レベルである場合には、トランスファーゲートＴＧ１，ＴＧ２がオンするとともにトランスファーゲートＴＧ３，ＴＧ４がオフし、信号Ｖ１，Ｖ２がそれぞれトランスファーゲートＴＧ１，ＴＧ２を介して出力端子１ｃ，１ｄに与えられる。

クロック信号ＣＫ，／ＣＫがそれぞれ「Ｌ」レベルおよび「Ｈ」レベルである場合には、トランスファーゲートＴＧ１，ＴＧ２がオフするとともにトランスファーゲートＴＧ３，ＴＧ４がオンし、信号Ｖ１，Ｖ２がそれぞれトランスファーゲートＴＧ３，ＴＧ４を介して出力端子１ｄ，１ｃに与えられる。出力端子１ｃ，１ｄには、クロック周波数ｆｃの差動信号Ｖ３，Ｖ４が現れる。

図４は、トランスファーゲートＴＧ１の構成を示す回路図である。図４において、トランスファーゲートＴＧ１は、ＰチャネルＭＯＳトランジスタ６およびＮチャネルＭＯＳトランジスタ７を含む。ＰチャネルＭＯＳトランジスタ６のソース、ドレインおよびゲート（Ｐ側ゲート端子）は、入力端子１ａ、出力端子１ｃおよびクロック端子１ｆにそれぞれ接続される。ＮチャネルＭＯＳトランジスタ７のドレイン、ソースおよびゲート（Ｎ側ゲート端子）は、入力端子１ａ、出力端子１ｃおよびクロック端子１ｅにそれぞれ接続される。

クロック信号ＣＫ，／ＣＫがそれぞれ「Ｈ」レベルおよび「Ｌ」レベルである場合には、トランジスタ６，７がともにオンし、トランスファーゲートＴＧ１がオンする。クロック信号ＣＫ，／ＣＫがそれぞれ「Ｌ」レベルおよび「Ｈ」レベルである場合には、トランジスタ６，７がともにオフし、トランスファーゲートＴＧ１がオフする。他のトランスファーゲートＴＧ２～ＴＧ４の各々は、トランスファーゲートＴＧ１と同じ構成である。

なお、トランスファーゲートＴＧ１～ＴＧ４の各々を、ＰチャネルＭＯＳトランジスタのみで置換してもよいし、ＮチャネルＭＯＳトランジスタのみで置換してもよい。

再び図１を参照して、チョッパ変調回路１の出力信号Ｖ３，Ｖ４は、それぞれ増幅回路２の非反転入力端子（＋端子）および反転入力端子（－端子）に与えられる。増幅回路２は、信号Ｖ３，Ｖ４を増幅および反転させて信号Ｖ５，Ｖ６を出力する。

図５は、増幅回路２の構成を示す回路ブロック図である。図５において、この増幅回路２は、非反転入力端子２ａ、反転入力端子２ｂ、反転出力端子２ｃ、非反転出力端子２ｄ、ＰチャネルＭＯＳトランジスタＰ１～Ｐ３、ＮチャネルＭＯＳトランジスタＱ１，Ｑ２、コンデンサ１０、および出力回路１１を含む。

ＰチャネルＭＯＳトランジスタＰ１のソースは電源電圧ＶＤＤを受け、そのドレインはノードＮ１に接続され、そのゲートは参照電圧ＶＲ１を受ける。ＰチャネルＭＯＳトランジスタＰ１は、参照電圧ＶＲ１に応じた値の一定の駆動電流を流す。

ＰチャネルＭＯＳトランジスタＰ２，Ｐ３のソースはともにノードＮ１に接続され、そのゲートはそれぞれ非反転入力端子２ａおよび反転入力端子２ｂに接続され、それらのドレインはそれぞれノードＮ２，Ｎ３に接続される。

ＮチャネルＭＯＳトランジスタＱ１，Ｑ２のドレインはそれぞれノードＮ２，Ｎ３に接続され、それらのゲートはともにノードＮ２に接続され、それらのソースはともに接地電圧ＶＳＳを受ける。ＮチャネルＭＯＳトランジスタＱ１，Ｑ２は、カレントミラー回路を構成する。トランジスタＰ１～Ｐ３，Ｑ１，Ｑ２は、差動増幅回路を構成する。

ＰチャネルＭＯＳトランジスタＰ２には、信号Ｖ３の電圧［（ＶＢＰ＋ΔＶ）または（ＶＢＰ－ΔＶ）］に応じた大きさの電流Ｉ１が流れる。ＰチャネルＭＯＳトランジスタＰ３には、信号Ｖ４の電圧［（ＶＢＰ－ΔＶ）または（ＶＢＰ＋ΔＶ）］に応じた大きさの電流Ｉ２が流れる。ＰチャネルＭＯＳトランジスタＰ２とＮチャネルＭＯＳトランジスタＱ１は直列接続され、ＮチャネルＭＯＳトランジスタＱ１，Ｑ２のゲートは互いに接続されているので、トランジスタＰ２，Ｑ１，Ｑ２には同じ大きさの電流Ｉ１が流れる。

信号Ｖ３の電圧が信号Ｖ４の電圧よりも高い場合には、Ｉ１＜Ｉ２となり、ノードＮ３の電圧が上昇する。信号Ｖ３の電圧と信号Ｖ４の電圧との差が大きいほど電流Ｉ２と電流Ｉ１の差が大きくなり、ノードＮ３の電圧が高くなる。

逆に、信号Ｖ３の電圧が信号Ｖ４の電圧よりも低い場合には、Ｉ１＞Ｉ２となり、ノードＮ３の電圧が下降する。信号Ｖ４の電圧と信号Ｖ３の電圧との差が大きいほど電流Ｉ１と電流Ｉ２の差が大きくなり、ノードＮ３の電圧が低くなる。

ノードＮ３の電圧は、コンデンサ１０を介して出力回路１１の入力端子１１ａに与えられるとともに、出力回路１１の入力端子１１ｂに直接与えられる。コンデンサ１０は、増幅回路２において発振現象が発生することを防止するために設けられている。

出力回路１１は、ノードＮ３の電圧に基づいて差動信号Ｖ５，Ｖ６を生成し、それらの信号Ｖ５，Ｖ６をそれぞれ反転出力端子２ｃおよび非反転出力端子２ｄに出力する。信号Ｖ５，Ｖ６は、それぞれ信号Ｖ３，Ｖ４を増幅および反転させた信号となる。

図１に戻って、チョッパ復調回路３は、クロック発生回路５から供給されるクロック信号ＣＫ，／ＣＫに従って差動入力信号Ｖ５，Ｖ６を復調して信号Ｖ７，Ｖ８を生成する。信号Ｖ５は、クロック周波数ｆｃで交互に（ＶＢＰ－ΔＶＡ）および（ＶＢＰ＋ΔＶＡ）に切り替わる電圧を有する。信号Ｖ６は、クロック周波数ｆｃで交互に（ＶＢＰ＋ΔＶＡ）および（ＶＢＰ－ΔＶＡ）に切り替わる電圧を有する。信号Ｖ７は、一定のバイアス電圧ＶＢＰと電圧ΔＶＡとの和の電圧（ＶＢＰ＋ΔＶＡ）を有する。信号Ｖ８は、バイアス電圧ＶＢＰと電圧ΔＶＡとの差の電圧（ＶＢＰ－ΔＶＡ）を有する。信号Ｖ１，Ｖ２のΔＶは、増幅回路２によって増幅され、信号Ｖ７，Ｖ８においてΔＶＡになっている。ΔＶＡ＞ΔＶである。

図６は、チョッパ復調回路３の構成を示す回路図である。図６において、チョッパ復調回路３は、入力端子３ａ，３ｂ、出力端子３ｃ，３ｄ、クロック端子３ｅ，３ｆ、およびトランスファーゲートＴＧ５～ＴＧ８（第２の切換回路）を含む。入力端子３ａ，３ｂは、それぞれ差動信号Ｖ５，Ｖ６を受ける。出力端子１ｃ，１ｄには、それぞれ信号Ｖ７，Ｖ８が出力される。クロック端子３ｅ，３ｆは、それぞれクロック信号／ＣＫ，ＣＫを受ける。

トランスファーゲートＴＧ５，ＴＧ６の一方端子は、それぞれ入力端子３ａ，３ｂに接続され、それらの他方端子は、それぞれ出力端子３ｄ，３ｃに接続される。トランスファーゲートＴＧ５，ＴＧ６のＰ側ゲート端子は、ともにクロック端子３ｅに接続され、それらのＮ側ゲート端子は、ともにクロック端子３ｆに接続される。

トランスファーゲートＴＧ７，ＴＧ８の一方端子は、それぞれ入力端子３ａ，３ｂに接続され、それらの他方端子は、それぞれ出力端子３ｃ，３ｄに接続される。トランスファーゲートＴＧ７，ＴＧ８のＰ側ゲート端子は、ともにクロック端子３ｆに接続され、それらのＮ側ゲート端子は、ともにクロック端子３ｅに接続される。

クロック信号ＣＫ，／ＣＫがそれぞれ「Ｈ」レベルおよび「Ｌ」レベルである場合には、トランスファーゲートＴＧ５，ＴＧ６がオンするとともにトランスファーゲートＴＧ７，ＴＧ８がオフし、信号Ｖ５，Ｖ６がそれぞれトランスファーゲートＴＧ５，ＴＧ６を介して出力端子３ｄ，３ｃに与えられる。

クロック信号ＣＫ，／ＣＫがそれぞれ「Ｌ」レベルおよび「Ｈ」レベルである場合には、トランスファーゲートＴＧ５，ＴＧ６がオフするとともにトランスファーゲートＴＧ７，ＴＧ８がオンし、信号Ｖ５，Ｖ６がそれぞれトランスファーゲートＴＧ７，ＴＧ８を介して出力端子３ｃ，３ｄに与えられる。出力端子３ｃ，３ｄには、差動出力信号Ｖ７，Ｖ８が現れる。

トランスファーゲートＴＧ５～ＴＧ８の各々は、トランスファーゲートＴＧ１（図４）と同じ構成である。なお、トランスファーゲートＴＧ５～ＴＧ８の各々を、ＰチャネルＭＯＳトランジスタのみで置換してもよいし、ＮチャネルＭＯＳトランジスタのみで置換してもよい。

図１に戻って、ＬＰＦ４は、チョッパ復調回路３の出力信号Ｖ７，Ｖ８のうちのクロック周波数ｆｃよりも低い周波数成分を通過させるとともに、信号Ｖ７（＝ＶＢＰ＋ΔＶＡ）と信号Ｖ８（＝ＶＢＰ－ΔＶＡ）との差の電圧ＶＯ＝２×ΔＶＡを出力する。

また、クロック発生回路５は、増幅回路２の入力段のトランスコンダクタンスｇｍに応じた値の周波数ｆｃを有するクロック信号ＣＫ，／ＣＫを生成する。ここで、増幅回路２の入力段のトランスコンダクタンスｇｍに応じてクロック周波数ｆｃを変化させる理由について説明する。

非特許文献１によれば、チョッパ増幅器で発生するノイズは次式（１）で表わされる。
Ｓ_Ｎｉｎ＝π²γｋＴＲ_Ｎｉｎ（１＋０．８５２５ｆｋ／ｆｃ）／２ …（１）
ここで、Ｓ_Ｎｉｎは入力換算ノイズであり、γはノイズファクタであり、ｋはボルツマン定数であり、Ｔは絶対温度であり、Ｒ_Ｎｉｎは入力雑音等価抵抗値であり、ｆｋはコーナー周波数であり、ｆｃはクロック周波数である。コーナー周波数ｆｋは、１／ｆノイズの周波数特性とホワイトノイズの周波数特性の交点周波数である。

数式（１）によれば、クロック周波数ｆｃを増大させると、入力換算ノイズＳ_Ｎｉｎが低下することが分かる。また、クロック周波数ｆｃがｆｋよりも小さい場合には、チョッパ増幅器によるノイズ低減効果が得られないことも示されている。

また、非特許文献１によれば、チョッパ増幅器のオフセット電圧Ｖ_ＯＳは次式（２）で表わされる。

Ｖ_ＯＳ≒４πｆｃΔｑＲ_ＯＮ（２πｆｃＲ_ＯＮＣ_ｉｎ＋Ｑε_ｔｕｎ） …（２）
ここで、Δｑはチョッパ変調回路１およびチョッパ復調回路３のスイッチ動作（トランスファーゲートＴＧのオンおよびオフ動作）により流入出する電荷量であり、Ｒ_ＯＮはチョッパ変調回路１およびチョッパ復調回路３に含まれるスイッチ（トランスファーゲートＴＧ）の抵抗値であり、Ｃ_ｉｎは差動入力回路の入力端子の容量値であり、Ｑは品質係数であり、ε_ｔｕｎは共振周波数とクロック周波数ｆｃの調整誤差を示している。

数式（２）によれば、クロック周波数ｆｃを増大させると、チョッパ増幅器のオフセット電圧Ｖ_ＯＳも増大することが分かる。したがって、クロック周波数ｆｃを増大させると、ノイズが低減する反面、オフセット電圧Ｖ_ＯＳが増大するので、クロック周波数ｆｃを無制限に増大させることはできないことが分かる。また、これらのことから、クロック周波数ｆｃをコーナー周波数ｆｋに近い値にすることにより、オフセット電圧Ｖ_ＯＳの増大を抑制しながら、発生するノイズ量を抑制できることが分かる。

図７は、増幅回路２の周波数特性を示す図である。図７において、曲線ＦＣ１は、増幅回路２の入力段のトランスコンダクタンスｇｍが定格値ｇｍｃである場合の周波数特性を示す。曲線ＦＣ２は、トランスコンダクタンスｇｍが定格値ｇｍｃよりも大きい場合の周波数特性を示す。曲線ＦＣ３は、トランスコンダクタンスｇｍが定格値ｇｍｃよりも小さい場合の周波数特性を示す。

図７に示すように、低周波域では、増幅回路２は、その回路構成等で決定される有限のゲインＧを有している。一方、高周波域では、増幅回路２を構成する素子の寄生容量等の影響により、周波数の増大に応じて増幅回路２のゲインＧが徐々に低下する。

ゲインが０ｄＢになる周波数は、ユニティゲイン周波数ｆｕと称される。ＣＭＯＳトランジスタを用いた増幅回路２のユニティゲイン周波数ｆｕは、増幅回路２の入力段のトランスコンダクタンスｇｍと位相補償用コンデンサ１０の容量値Ｃｃとによって決定され、ｆｕ＝ｇｍ／２π／Ｃｃとなる。

ここで、ＭＯＳトランジスタのドレイン－ソース電流Ｉｄｓの変化量を∂Ｉｄｓとし、ゲート－ソース間電圧Ｖｇｓの変化量を∂Ｖｇｓとすると、ＭＯＳトランジスタのトランスコンダクタンスｇｍ１は、ｇｍ１＝∂Ｉｄｓ／∂Ｖｇｓとなる。このトランスコンダクタンスｇｍ１は、ＭＯＳトランジスタの製造ばらつきや温度等の外的要因によって変動する。また、ＭＯＳトランジスタのトランスコンダクタンスｇｍ１が変動すると、増幅回路２の入力段のトランスコンダクタンスｇｍも変動し、増幅回路２のゲインＧおよびユニティゲイン周波数ｆｕも変動する。

図７から分かるように、ｇｍ＞ｇｍｃ（定格値）である場合のゲインＧ２およびユニティゲイン周波数ｆｕ２は、ｇｍ＝ｇｍｃである場合のゲインＧ１およびユニティゲイン周波数ｆｕ１よりも大きくなる。また、ｇｍ＜ｇｍｃである場合のゲインＧ３およびユニティゲイン周波数ｆｕ３は、ｇｍ＝ｇｍｃである場合のゲインＧ１およびユニティゲイン周波数ｆｕ１よりも小さくなる。

纏めると、数式（１）から分かるように、クロック周波数ｆｃを上昇させることにより、ノイズスペクトル密度を低下させることができる。また、図７から分かるように、クロック周波数ｆｃを上昇させると増幅回路２のゲインＧが低下し、クロック周波数ｆｃがユニティゲイン周波数ｆｕに到達するとゲインＧが０ｄＢになる。したがって、ノイズスペクトル密度を低減しつつ高いゲインＧを得るためには、クロック周波数ｆｃをユニティゲイン周波数ｆｕよりも低い範囲内で最適値に設定する必要がある。

しかしながら、図７から分かるように、増幅回路２の入力段を構成するトランジスタＰ１～Ｐ３，Ｑ１，Ｑ２の製造ばらつきや温度等の外的要因により、増幅回路２の入力段のトランスコンダクタンスｇｍが変動し、ゲインＧおよびユニティゲイン周波数ｆｕも変動する。そこで、本実施の形態１では、増幅回路２の入力段のトランスコンダクタンスｇｍの変動に応じて、クロック周波数ｆｃを変動させる。

図８は、クロック発生回路５の構成を示す回路ブロック図である。図８において、クロック発生回路５は、Ｖ－Ｉ変換回路２０、電流補正回路２１、電流源２２，２３、スイッチ２４，２５、コンデンサ２６、電圧源２７，２８、比較器２９，３０、ＲＳフリップフロップ（ＲＳ－ＦＦ）３１、およびインバータ３２を含む。

Ｖ－Ｉ変換回路２０は、一定の参照電圧ＶＲ２を受けて一定の直流電圧ＶＰ１，ＶＮ１を生成する。電流補正回路２１は、増幅回路２の入力段を構成するトランジスタＰ１～Ｐ３，Ｑ１，Ｑ２と同じ工程で製造される複数のトランジスタを含み、一定のバイアス電圧ＶＢＰ，ＶＢＮを受け、増幅回路２の入力段に含まれるトランジスタＰ１～Ｐ３，Ｑ１，Ｑ２のトランスコンダクタンスｇｍ１に応じた値の直流電圧ＶＰ２，ＶＮ２を生成する。

電流源２２およびスイッチ２４は、電源電圧ＶＤＤのラインとノードＮ１０との間に接続される。スイッチ２５および電流源２３は、ノードＮ１０と接地電圧ＶＤＤのラインとの間に接続される。コンデンサ２６は、ノードＮ１０と接地電圧ＶＤＤのラインとの間に接続される。

電流源２２は、直流電圧ＶＰ１に応じた値の直流電流Ｉｄ１と、直流電圧ＶＰ２に応じた値の直流電流Ｉｄ２との和の電流ＩＤ＝Ｉｄ１＋Ｉｄ２を流す。電流源２３は、直流電圧ＶＮ１に応じた値の直流電流Ｉｄ１と、直流電圧ＶＮ２に応じた値の直流電流Ｉｄ２との和の電流ＩＤ＝Ｉｄ１＋Ｉｄ２を流す。直流電流Ｉｄ１は、参照電圧ＶＲ２に応じた値の定電流である。直流電流Ｉｄ２は、増幅回路２の入力段に含まれるトランジスタＰ１～Ｐ３，Ｑ１，Ｑ２のトランスコンダクタンスｇｍ１に応じた値の電流である。

スイッチ２４は、ＲＳ－ＦＦ３１の出力信号Ｄが「Ｈ」レベルである場合にオンし、信号Ｄが「Ｌ」レベルである場合にオフする。スイッチ２５は、ＲＳ－ＦＦ３１の反転出力信号ＤＢが「Ｈ」レベルである場合にオンし、信号ＤＢが「Ｌ」レベルである場合にオフする。スイッチ２４がオンすると、電流源２２から供給される電流ＩＤによってコンデンサ２６が充電される。スイッチ２５がオンすると、電流源２３に流れる電流ＩＤによってコンデンサ２６が放電される。

ノードＮ１０の電圧Ｖ１０は、比較器２９の非反転入力端子（＋端子）および比較器３０の反転入力端子（－端子）に与えられる。電圧源２７，２８は、それぞれ参照電圧ＶＲ３，ＶＲ４を生成する。参照電圧ＶＲ３，ＶＲ４は、それぞれ比較器２９の反転入力端子（－端子）および比較器３０の非反転入力端子（＋端子）に与えられる。ＶＲ３＞ＶＲ４である。

比較器２９は、ノードＮ１０の電圧Ｖ１０と参照電圧ＶＲ３との高低を比較し、比較結果を示す信号φ２９を出力する。Ｖ１０＜ＶＲ３である場合には、信号φ２９は「Ｌ」レベルとなる。Ｖ１０＞ＶＲ３である場合には、信号φ２９は「Ｈ」レベルとなる。信号φ２９は、ＲＳ－ＦＦ３１のリセット端子３１ａに与えられる。

比較器３０は、ノードＮ１０の電圧Ｖ１０と参照電圧ＶＲ４との高低を比較し、比較結果を示す信号φ３０を出力する。Ｖ１０＞ＶＲ４である場合には、信号φ３０は「Ｌ」レベルとなる。Ｖ１０＜ＶＲ４である場合には、信号φ３０は「Ｈ」レベルとなる。信号φ３０は、ＲＳ－ＦＦ３１のセット端子３１ｂに与えられる。

ＲＳ－ＦＦ３１は、比較器２９，３０の出力信号φ２９，φ３０に応答して、信号Ｄ，ＤＢをそれぞれ出力端子３１ｃおよび反転出力端子３１ｄに出力する。Ｖ１０＞ＶＲ３である場合には、信号φ２９，φ３０がそれぞれ「Ｈ」レベルおよび「Ｌ」レベルとなり、ＲＳ－ＦＦ３１がリセットされて信号Ｄ，ＤＢはそれぞれ「Ｌ」レベルおよび「Ｈ」レベルになる。

Ｖ１０＜ＶＲ４である場合には、信号φ２９，φ３０がそれぞれ「Ｌ」レベルおよび「Ｈ」レベルとなり、ＲＳ－ＦＦ３１がセットされて信号Ｄ，ＤＢはそれぞれ「Ｈ」レベルおよび「Ｌ」レベルになる。信号ＤＢは、クロック信号ＣＫとして出力される。インバータ３２は、信号ＤＢを反転させてクロック信号／ＣＫを出力する。

ここで、コンデンサ２６の容量値をＣ１とすると、クロック信号ＣＫ，／ＣＫの周波数ｆｃは、ｆｃ＝ＩＤ／［（ＶＲ３－ＶＲ４）×２π×Ｃ１］となる。ＩＤ＝Ｉｄ１＋Ｉｄ２であり、Ｉｄ１は定電流であり、Ｉｄ２は増幅回路２の入力段に含まれるトランジスタＰ１～Ｐ３，Ｑ１，Ｑ２のトランスコンダクタンスｇｍ１に応じた値の電流である。したがって、クロック周波数ｆｃは、増幅回路２の入力段に含まれるトランジスタＰ１～Ｐ３，Ｑ１，Ｑ２のトランスコンダクタンスｇｍ１に応じた値の周波数となる。

図９は、Ｖ－Ｉ変換回路２０および電流源２２，２３の構成を示す回路図である。図９において、Ｖ－Ｉ変換回路２０は、演算増幅回路３５、抵抗素子３６、ＰチャネルＭＯＳトランジスタＰ４，Ｐ５、およびＮチャネルＭＯＳトランジスタＱ３，Ｑ４を含む。

ＰチャネルＭＯＳトランジスタＰ４、ＮチャネルＭＯＳトランジスタＱ３、および抵抗素子３６は、電源電圧ＶＤＤのラインと接地電圧ＶＳＳのラインとの間に直列接続される。演算増幅回路３５の非反転入力端子（＋端子）は一定の参照電圧ＶＲ２を受け、その出力端子はＮチャネルＭＯＳトランジスタＱ３のゲートに接続され、その反転入力端子（－端子）はＮチャネルＭＯＳトランジスタＱ３のソース（ノードＮ１１）に接続される。

ＰチャネルＭＯＳトランジスタＰ５およびＮチャネルＭＯＳトランジスタＱ４は、電源電圧ＶＤＤのラインと接地電圧ＶＳＳのラインとの間に直列接続される。ＰチャネルＭＯＳトランジスタＰ４，Ｐ５のゲートは互いに接続される。トランジスタＰ４，Ｐ５は、カレントミラー回路を構成している。ＮチャネルＭＯＳトランジスタＱ４のゲートおよびドレインは互いに接続される。

演算増幅回路３５は、ノードＮ１１の電圧Ｖ１１が参照電圧ＶＲ２になるようにＮチャネルＭＯＳトランジスタＱ３のゲート電圧を制御する。抵抗素子３６の抵抗値をＲとすると、抵抗素子３６に流れる電流Ｉｄ１は、Ｉｄ１＝Ｒ／Ｖ１１となる。トランジスタＰ４，Ｑ３および抵抗素子３６は直列接続され、トランジスタＰ４，Ｐ５はカレントミラー回路を構成し、トランジスタＰ５，Ｑ４は直列接続されている。

したがって、トランジスタＰ４，Ｐ５のサイズおよび特性が同一である場合には、トランジスタＱ３，Ｐ４，Ｐ５，Ｑ４には同じ値の電流Ｉｄ１が流れる。ＰチャネルＭＯＳトランジスタＰ４，Ｐ５のゲートに現れる電圧は、Ｖ－Ｉ変換回路２０の出力電圧ＶＰ１となる。ＮチャネルＭＯＳトランジスタＱ４のゲートに現れる電圧は、Ｖ－Ｉ変換回路２０の出力電圧ＶＮ１となる。

電流源２２は、ＰチャネルＭＯＳトランジスタＰ６，Ｐ７を含む。ＰチャネルＭＯＳトランジスタＰ６，Ｐ７のソースはともに電流源２２の入力ノード２２ａに接続され、それらのドレインはともに電流源２２の出力ノード２２ｂに接続される。入力ノード２２ａは電源電圧ＶＤＤのラインに接続され、出力ノード２２ｂはスイッチ２４（図８）を介してノードＮ１０に接続される。

ＰチャネルＭＯＳトランジスタＰ６のゲートは、ＰチャネルＭＯＳトランジスタＰ４，Ｐ５のゲートに接続され、直流電圧ＶＰ１を受ける。ＰチャネルＭＯＳトランジスタＰ４～Ｐ６のサイズおよび特性が同じである場合には、ＰチャネルＭＯＳトランジスタＰ４～Ｐ６の各々には一定の直流電流Ｉｄ１が流れる。

電流源２３は、ＮチャネルＭＯＳトランジスタＱ５，Ｑ６を含む。ＮチャネルＭＯＳトランジスタＱ５，Ｑ６のドレインはともに電流源２３の入力ノード２３ａに接続され、それらのソースはともに電流源２３の出力ノード２３ｂに接続される。入力ノード２３ａはスイッチ２５（図８）を介してノードＮ１０に接続され、出力ノード２３ｂは接地電圧ＶＳＳのラインに接続される。

ＮチャネルＭＯＳトランジスタＱ５のゲートは、ＮチャネルＭＯＳトランジスタＱ４のゲートに接続され、直流電圧ＶＮ１を受ける。ＮチャネルＭＯＳトランジスタＱ４，Ｑ５のサイズおよび特性が同じである場合には、ＮチャネルＭＯＳトランジスタＱ４，Ｑ５の各々には一定の直流電流Ｉｄ１が流れる。

図１０は、電流補正回路２１の構成を示す回路ブロック図である。図１０において、電流補正回路２１は、ＰチャネルＭＯＳトランジスタＰ１０～Ｐ１３、ＮチャネルＭＯＳトランジスタＱ１１，Ｑ１２、抵抗素子４１，４２、およびカレントミラー回路４３を含む。

ＰチャネルＭＯＳトランジスタＰ１０，Ｐ１２、ＮチャネルＭＯＳトランジスタＱ１１、および抵抗素子４１は、電源電圧ＶＤＤのラインと接地電圧ＶＳＳのラインとの間に直列接続される。ＰチャネルＭＯＳトランジスタＰ１１，Ｐ１３、ＮチャネルＭＯＳトランジスタＱ１２、および抵抗素子４２は、電源電圧ＶＤＤのラインと接地電圧ＶＳＳのラインとの間に直列接続される。

ＰチャネルＭＯＳトランジスタＰ１０，Ｐ１１のゲートは、互いに接続される。ＰチャネルＭＯＳトランジスタＰ１０，Ｐ１１は、カレントミラー回路を構成する。ＰチャネルＭＯＳトランジスタＰ１２，Ｐ１３のゲートは、一定のバイアス電圧ＶＢＰを受ける。ＮチャネルＭＯＳトランジスタＱ１１，Ｑ１２のゲートは、一定のバイアス電圧ＶＢＮを受ける。抵抗素子４１，４２は、同一の抵抗値を有する。

トランジスタＰ１０，Ｐ１２，Ｑ１１および抵抗素子４１は直列接続され、トランジスタＰ１０，Ｐ１１はカレントミラー回路を構成し、トランジスタＰ１１，Ｐ１３，Ｑ１２および抵抗素子４２は直列接続されている。したがって、仮に、トランジスタＰ１０，Ｐ１２，Ｑ１１のサイズおよび特性がそれぞれトランジスタＰ１１，Ｐ１３，Ｑ１２のサイズおよび特性と同じである場合には、抵抗素子４１に流れる電流Ｉ１１と抵抗素子４２に流れる電流Ｉ１２とは同じ値になり、トランジスタＰ１３，Ｑ１２のドレイン（ノードＮ１０）からカレントミラー回路４３の入力ノード４３ａに流れる電流ＩＯ＝Ｉ１１－Ｉ１２は０Ａとなる。

しかしながら、この電流補正回路２１では、電流ＩＯが設定値ＩＯｒになるように、たとえば、ＮチャネルＭＯＳトランジスタＱ１１のトランスコンダクタンスｇｍ１は、ＮチャネルＭＯＳトランジスタＱ１２のトランスコンダクタンスｇｍ１よりも大きな値に設計されている。

ただし、製造ばらつきや温度変化等により、トランジスタＰ１０～Ｐ１３，Ｑ１１，Ｑ１２のトランスコンダクタンスｇｍ１が設計値よりも大きくなった場合には、電流ＩＯは設定値ＩＯｒよりも大きくなり、逆に、トランスコンダクタンスｇｍ１が設計値よりも小さくなった場合には、電流ＩＯは設定値ＩＯｒよりも小さくなる。

電流補正回路２１のトランジスタＰ１０～Ｐ１３，Ｑ１１，Ｑ１２は、増幅回路２の入力段のトランジスタＰ１～Ｐ３，Ｑ１，Ｑ２と同じ工程で同時に製造される。したがって、製造ばらつきや温度変化等の影響により、増幅回路２の入力段のトランジスタＰ１～Ｐ３，Ｑ１，Ｑ２のｇｍ１が設計値よりも大きくなった場合には、電流補正回路２１のトランジスタＰ１０～Ｐ１３，Ｑ１１，Ｑ１２のｇｍ１も設計値より大きくなり、電流ＩＯは設定値ＩＯｒよりも大きくなる。

逆に、製造ばらつきや温度変化等の影響により、増幅回路２の入力段のトランジスタＰ１～Ｐ３，Ｑ１，Ｑ２のｇｍ１が設計値よりも小さくなった場合には、電流補正回路２１のトランジスタＰ１０～Ｐ１３，Ｑ１１，Ｑ１２のｇｍ１も設計値より小さくなり、電流ＩＯは設定値ＩＯｒよりも小さくなる。すなわち、電流ＩＯは、増幅回路２の入力段のトランジスタＰ１～Ｐ３，Ｑ１，Ｑ２のｇｍ１に応じた値となり、増幅回路２の入力段のトランスコンダクタンスｇｍに応じた値となる。電流ＩＯは、カレントミラー回路４３の入力ノード４３ａに与えられる。

図１１は、カレントミラー回路４３の構成を示す回路図である。図１１において、カレントミラー回路４３は、ＮチャネルＭＯＳトランジスタＱ１３，Ｑ１４およびＰチャネルＭＯＳトランジスタＰ１４を含む。ＮチャネルＭＯＳトランジスタＱ１３のドレインおよびゲートはともに入力ノード４３ａに接続され、そのドレインは接地電圧ＶＳＳのラインに接続される。

ＰチャネルＭＯＳトランジスタＰ１４およびＮチャネルＭＯＳトランジスタＱ１４は、電源電圧ＶＤＤのラインと接地電圧ＶＳＳのラインとの間に直列接続される。ＰチャネルＭＯＳトランジスタＰ１４のゲートおよびドレインは互いに接続される。ＮチャネルＭＯＳトランジスタＱ１４のゲートは、ＮチャネルＭＯＳトランジスタＱ１３のゲートに接続される。

ＮチャネルＭＯＳトランジスタＱ１３，Ｑ１４のゲートは互いに接続され、ＰチャネルＭＯＳトランジスタＰ１４およびＮチャネルＭＯＳトランジスタＱ１４は直列接続されているので、トランジスタＱ１３，Ｑ１４，Ｐ１４には同じ値の電流ＩＯが流れる。トランジスタＰ１４，Ｑ１３のゲート電圧は、それぞれカレントミラー回路４３の出力電圧ＶＮ２，ＶＰ２となる。

電流ＩＯが増大すると、電圧ＶＰ２が下降するとともに電圧ＶＮ２が上昇する。逆に、電流ＩＯが減少すると、電圧ＶＰ２が上昇するとともに電圧ＶＮ２が下降する。電圧ＶＰ２，ＶＮ２は、それぞれトランジスタＰ７，Ｑ６(図９）のゲートに与えられる。トランジスタＰ７，Ｑ６に流れる電流Ｉｄ２は、電流ＩＯに比例した値になる。カレントミラー回路４３としては、たとえばＷａｗｒｙｎのカレントミラー回路が使用される。

次に、図８～図１１で示したクロック発生回路５の動作について説明する。今、ＲＳ－ＦＦ３１がセットされて信号Ｄ，ＤＢがそれぞれ「Ｈ」レベルおよび「Ｌ」レベルにされ、スイッチ２４がオンされるとともにスイッチ２５がオフされているものとする。この場合、電源電圧ＶＤＤのラインから電流源２２およびスイッチ２４を介してコンデンサ２６に電流ＩＤが流れ、コンデンサ２６が充電されてノードＮ１０の電圧Ｖ１０が上昇する。

ノードＮ１０の電圧Ｖ１０が参照電圧ＶＲ４よりも高くなると、比較器３０の出力信号φ３０が「Ｈ」レベルから「Ｌ」レベルに立ち下げられ、さらに、ノードＮ１０の電圧Ｖ１０が参照電圧ＶＲ３よりも高くなると、比較器２９の出力信号φ２９が「Ｌ」レベルから「Ｈ」レベルに立ち上げられる。これにより、ＲＳ－ＦＦ３１がリセットされて信号Ｄ，ＤＢがそれぞれ「Ｌ」レベルおよび「Ｈ」レベルとなり、スイッチ２４がオフされるとともにスイッチ２５がオンされる。

スイッチ２５がオンされると、コンデンサ２６からスイッチ２５および電流源２３を介して接地電圧ＶＳＳのラインに電流ＩＤが流れ、コンデンサ２６が放電されてノードＮ１０の電圧Ｖ１０が下降する。

ノードＮ１０の電圧Ｖ１０が参照電圧ＶＲ３よりも低くなると、比較器２９の出力信号φ２９が「Ｈ」レベルから「Ｌ」レベルに立ち下げられ、さらに、ノードＮ１０の電圧Ｖ１０が参照電圧ＶＲ４よりも低くなると、比較器３０の出力信号φ３０が「Ｌ」レベルから「Ｈ」レベルに立ち上げられる。これにより、ＲＳ－ＦＦ３１がセットされて信号Ｄ，ＤＢがそれぞれ「Ｈ」レベルおよび「Ｌ」レベルとなり、スイッチ２４がオンされるとともにスイッチ２５がオフされ、コンデンサ２６が充電される。

このように、コンデンサ２６の充電と放電が交互に繰り返され、ＲＳ－ＦＦ３１の反転出力信号ＤＢは矩形波のクロック信号ＣＫとなり、インバータ３２によって反転されてクロック信号／ＣＫとなる。クロック周波数ｆｃは、電流源２２，２３に流れる電流ＩＤに応じて変化する。電流源２２，２３に流れる電流ＩＤが増大すると、クロック周波数ｆｃは高くなり、電流源２２，２３に流れる電流ＩＤが減少すると、クロック周波数ｆｃは低くなる。

上述したように、製造ばらつきや温度変化等によって増幅回路２の入力段のトランジスタＰ１～Ｐ３，Ｑ１，Ｑ２のトランスコンダクタンスｇｍ１が設計値よりも大きくなった場合には、ユニティゲイン周波数ｆｕ（図７）が増大するが、電流源２２，２３に流れる電流ＩＤも増大し、クロック周波数ｆｃが高くなる。

逆に、製造ばらつきや温度変化等によって増幅回路２の入力段のトランジスタＰ１～Ｐ３，Ｑ１，Ｑ２のトランスコンダクタンスｇｍ１が設計値よりも小さくなった場合には、ユニティゲイン周波数ｆｕが減少するが、電流源２２，２３に流れる電流ＩＤも減少し、クロック周波数ｆｃが低くなる。したがって、クロック周波数ｆｃをユニティゲイン周波数ｆｕよりも低い範囲内の適切な値に維持することができ、ノイズスペクトル密度の悪化を小さく抑制することができる。

比較例．
図１２は、実施の形態１の比較例の要部を示す回路ブロック図であって、図８と対比される図である。図１２を参照して、比較例が実施の形態１と異なる点は、クロック発生回路５がクロック発生回路４５で置換されている点である。クロック発生回路４５がクロック発生回路５と異なる点は、参照電圧ＶＲ２の代わりに参照電圧ＶＲ５を受け、電流源２２，２３がそれぞれ電流源２２Ａ，２３Ａで置換され、電流補正回路２１が除去されている点である。

Ｖ－Ｉ変換回路２０は、一定の参照電圧ＶＲ５を受けて一定の直流電圧ＶＰ１，ＶＮ１を生成する。電流源２２Ａは、直流電圧ＶＰ１に応じた値の直流電流Ｉｄを流す。電流源２３Ａは、直流電圧ＶＮ１に応じた値の直流電流Ｉｄを流す。

図１３は、Ｖ－Ｉ変換回路２０および電流源２２Ａ，２３Ａの構成を示す回路図であって、図９と対比される図である。図１３を参照して、抵抗素子３６の抵抗値をＲとすると、抵抗素子３６に流れる電流Ｉｄは、Ｉｄ＝ＶＲ５／Ｒとなる。

電流源２２Ａは、電流源２２からＰチャネルＭＯＳトランジスタＰ７を除去したものである。電流源２２ＡのＰチャネルＭＯＳトランジスタＰ６は、一定の電流Ｉｄを流す。電流源２３Ａは、電流源２３からＮチャネルＭＯＳトランジスタＱ６を除去したものである。電流源２３ＡのＮチャネルＭＯＳトランジスタＱ５は、一定の電流Ｉｄを流す。

増幅回路２の入力段のトランジスタＰ１～Ｐ３，Ｑ１，Ｑ２のトランスコンダクタンスｇｍ１が設計値である場合に、電流源２２Ａ，２３Ａに流れる電流Ｉｄと電流源２２，２３に流れる電流ＩＤ（図９）とが等しくなるように、参照電圧ＶＲ５が設定されている。他の構成および動作は、実施の形態１と同じであるので、その説明は繰り返さない。

比較例では、クロック周波数ｆｃは、ｆｃ＝Ｉｄ／［（ＶＲ３－ＶＲ４）×２π×Ｃ１］となり、増幅回路２の入力段のトランジスタＰ１～Ｐ３，Ｑ１，Ｑ２のトランスコンダクタンスｇｍ１と関係なく、一定値となる。

図１４は、実施の形態１の効果を説明するための図である。図１４において、横軸は増幅回路２の入力段のトランスコンダクタンスｇｍを示し、縦軸は周波数を示している。トランスコンダクタンスｇｍが増大すると、増幅回路２のユニティゲイン周波数ｆｕも増大する。

比較例では、トランスコンダクタンスｇｍの増減に関係なく、クロック周波数ｆｃは一定である。したがって、比較例では、トランジスタの製造ばらつきや温度変化等によってトランスコンダクタンスｇｍが変動すると、ユニティゲイン周波数ｆｕとクロック周波数ｆｃの差が最適値からずれ、ノイズスペクトル密度が悪化する。

これに対して本実施の形態１では、トランスコンダクタンスｇｍが増大すると、クロック周波数ｆｃも増大する。したがって、本実施の形態１では、トランジスタの製造ばらつきや温度変化等によってトランスコンダクタンスｇｍが変動した場合でも、ユニティゲイン周波数ｆｕとクロック周波数ｆｃの差の最適値からのズレ量を小さく抑制することができ、ノイズスペクトル密度の悪化を抑制することができる。

なお、本実施の形態１では、一定の参照電流Ｉｄ１と、増幅回路２の入力段のトランスコンダクタンスｇｍに応じた値の補正電流Ｉｄ２との和の電流ＩＤを使用してコンデンサ２６の充電および放電を行なったが、これに限るものではなく、参照電流Ｉｄ１と補正電流Ｉｄ２との差の電流を使用してコンデンサ２６の充電および放電を行なっても構わない。

実施の形態２．
実施の形態１では、クロック周波数ｆｃを高くすると、増幅回路２におけるノイズスペクトル密度を低減することができるが、チョッパ増幅器のオフセット電圧Ｖ_ＯＳが増大するので、クロック周波数ｆｃをコーナー周波数ｆｋと同程度にすることが好ましいと説明した。

しかしながら、チョッパ増幅器の使用目的によっては、ノイズスペクトル密度の低減がオフセット電圧Ｖ_ＯＳの低減よりも優先される場合もあれば、その逆の場合もある。この場合、ノイズスペクトル密度の低減を優先するチョッパ増幅器と、オフセット電圧の低減を優先するチョッパ増幅器とを予め別々に設けておき、使用目的に応じていずれかのチョッパ増幅器を選択することも考えられるが、回路面積の増大を招くという問題がある。この実施の形態２では、この問題の解決が図られる。

図１５は、実施の形態２に従うチョッパ増幅器の要部を示すブロック図である。図１５を参照して、実施の形態２のチョッパ増幅器が実施の形態１のチョッパ増幅器と異なる点は、クロック発生回路５がクロック発生部５０で置換されている点である。

クロック発生部５０は、クロック発生回路５１，５２および選択回路５３を含む。クロック発生回路５１は、たとえばクロック発生回路４５（図１２）と同じ構成であり、参照電圧ＶＲ１１に応じた一定周波数ｆｃ１のクロック信号ＣＫ１，／ＣＫ１を出力する。クロック周波数ｆｃ１は、増幅回路２におけるノイズスペクトル密度を最低にすることが可能な周波数に設定されている。

クロック発生回路５２は、たとえばクロック発生回路４５（図１２）と同じ構成であり、参照電圧ＶＲ１２に応じた一定周波数ｆｃ２のクロック信号ＣＫ２，／ＣＫ２を出力する。クロック周波数ｆｃ２は、チョッパ増幅器のオフセット電圧Ｖ_ＯＳを最低値にすることが可能な周波数に設定されている。ｆｃ２＜ｆｃ１である。ただし、クロック周波数ｆｃ１，ｆｃ２は、増幅回路２のユニティゲイン周波数ｆｕ（図７）よりも小さな値に設定される。

選択回路５３は、選択信号ＳＥに基づいて、クロック信号ＣＫ１，／ＣＫ１とクロック信号ＣＫ２，／ＣＫ２とのうちのいずれかのクロック信号を選択し、選択した方のクロック信号をクロック信号ＣＫ，／ＣＫとしてチョッパ変調回路１およびチョッパ復調回路３の各々に与える。

チョッパ増幅器の使用者は、増幅回路２におけるノイズスペクトル密度を最低にすることを優先したい場合には選択信号ＳＥを「Ｈ」レベルにし、チョッパ増幅器のオフセット電圧を最低値にすることを優先した場合には選択信号ＳＥを「Ｌ」レベルにする。

選択信号ＳＥが「Ｈ」レベルである場合には、クロック信号ＣＫ１，／ＣＫ１がクロック信号ＣＫ，／ＣＫとしてチョッパ変調回路１およびチョッパ復調回路３の各々に与えられる。選択信号ＳＥが「Ｌ」レベルである場合には、クロック信号ＣＫ２，／ＣＫ２がクロック信号ＣＫ，／ＣＫとしてチョッパ変調回路１およびチョッパ復調回路３の各々に与えられる。

以上のように、本実施の形態２では、１つのチョッパ増幅器において、ノイズスペクトル密度を最低にするかオフセット電圧Ｖ_ＯＳを最低にするかを切り換えることができる。したがって、ノイズスペクトル密度を最低にすることが可能なチョッパ増幅器と、オフセット電圧Ｖ_ＯＳを最低にすることが可能なチョッパ増幅器とを別々に設ける場合に比べ、回路面積を小さくすることができる。

なお、この実施の形態２では、クロック発生回路５１，５２の各々が比較例のクロック発生回路４５（図１２）と同様の構成である場合について説明したが、これに限るものではなく、クロック発生回路５１，５２のうちの両方またはいずれか一方が実施の形態１のクロック発生回路５（図８）と同様の構成であっても構わない。

実施の形態３．
図１６は、実施の形態３に従うチョッパ増幅器の要部を示すブロック図であって、図８と対比される図である。図１６を参照して、実施の形態３のチョッパ増幅器が実施の形態１のチョッパ増幅器と異なる点は、クロック発生回路５がクロック発生回路５５で置換されている点である。

クロック発生回路５５がクロック発生回路５と異なる点は、Ｖ－Ｉ変換回路２０およびインバータ３２が除去され、電流源２２，２３がそれぞれＰチャネルＭＯＳトランジスタＰ７およびＮチャネルＭＯＳトランジスタＱ６（図９）で置換され、インバータ５６，５７が追加されている点である。

ＰチャネルＭＯＳトランジスタＰ７のソースは電源電圧ＶＤＤのラインに接続され、そのゲートは電流補正回路２１の出力電圧ＶＰ２を受け、そのドレインはスイッチ２４を介してノードＮ１０に接続される。

ＮチャネルＭＯＳトランジスタＱ６のドレインはスイッチ２５を介してノードＮ１０に接続され、そのゲートは電流補正回路２１の出力電圧ＶＮ２を受け、そのソースは接地電圧ＶＳＳのラインに接続される。

トランジスタＰ７，Ｑ６の各々には、実施の形態１で説明した通り、増幅回路２の増幅回路２の入力段を構成するトランジスタＰ１～Ｐ３，Ｑ１，Ｑ２のトランスコンダクタンスｇｍ１に応じた値の電流Ｉｄ２が流れる。

比較器３０によってＲＳ－ＦＦ３１がセットされ、スイッチ２４がオンされるとともにスイッチ２５がオフされている場合には、電源電圧ＶＤＤのラインからＰチャネルＭＯＳトランジスタＰ７およびスイッチ２４を介してコンデンサ２６に電流Ｉｄ２が流入し、コンデンサ２６が充電されてノードＮ１０の電圧Ｖ１０が上昇する。

電圧Ｖ１０が参照電圧ＶＲ３よりも高くなると、比較器２９によってＲＳ－ＦＦ３１がリセットされ、スイッチ２４がオフされるとともにスイッチ２５がオンされる。これにより、コンデンサ２６からスイッチ２５およびＮチャネルＭＯＳトランジスタＱ６を介して接地電圧ＶＳＳのラインに電流Ｉｄ２が流出し、コンデンサ２６が放電されてノードＮ１０の電圧Ｖ１０が下降する。

インバータ５６は、一定のしきい値電圧Ｖｔｈを有する。しきい値電圧Ｖｔｈは、参照電圧ＶＲ３，ＶＲ４の中間電圧（ＶＲ３＋ＶＲ４）／２に設定されている。ノードＮ１０の電圧Ｖ１０がしきい値電圧Ｖｔｈよりも低い場合には、インバータ５６の出力信号は「Ｈ」レベルになる。ノードＮ１０の電圧Ｖ１０がしきい値電圧Ｖｔｈよりも高い場合には、インバータ５６の出力信号は「Ｌ」レベルになる。インバータ５６の出力信号がクロック信号ＣＫとなる。インバータ５７は、インバータ５６から出力されるクロック信号ＣＫを反転させてクロック信号／ＣＫを出力する。

コンデンサ２６の容量値をＣ１とすると、クロック信号ＣＫ，／ＣＫの周波数ｆｃは、ｆｃ＝Ｉｄ２／［（ＶＲ３－ＶＲ４）×２π×Ｃ１］となる。増幅回路２の入力段を構成するトランジスタＰ１～Ｐ３，Ｑ１，Ｑ２のトランスコンダクタンスｇｍ１に応じて、電流Ｉｄ２が変化し、クロック周波数ｆｃも変化する。

また、図１７は、このチョッパ増幅器に含まれる増幅回路２Ａの構成を示す回路ブロック図であって、図５と対比される図である。図１７を参照して、この増幅回路２Ａが図５の増幅回路２と異なる点は、参照電圧ＶＲ１の代わりに電流補正回路２１の出力電圧ＶＰ２がＰチャネルＭＯＳトランジスタＰ１のゲートに与えられる点である。

ＰチャネルＭＯＳトランジスタＰ１には、増幅回路２の入力段のトランジスタＰ１～Ｐ３，Ｑ１，Ｑ２のトランスコンダクタンスｇｍ１に応じた値の駆動電流Ｉｄ２が流れる。増幅回路２のユニティゲイン周波数ｆｕは、駆動電流Ｉｄ２に応じて変化し、トランスコンダクタンスｇｍ１に応じて変化する。

したがって、本実施の形態３では、クロック周波数ｆｃと増幅回路２のユニティゲイン周波数ｆｕとの両方がトランスコンダクタンスｇｍ１に応じて変化するので、トランジスタの製造ばらつきや温度変化等によるノイズスペクトル密度の悪化を抑制することができる。

また、本実施の形態３では、上記の数式ｆｃ＝Ｉｄ２／［（ＶＲ３－ＶＲ４）×２π×Ｃ１］およびｆｕ＝ｇｍ／２π／Ｃｃから分かるように、クロック周波数ｆｃはクロック発生回路５５内のコンデンサ２６の容量値Ｃ１に反比例し、かつユニティゲイン周波数ｆｕは増幅回路２内の位相補償用コンデンサ１０の容量値Ｃｃに反比例する。したがって、コンデンサの製造ばらつきや温度変化等によるノイズスペクトル密度の悪化を抑制することができる。

今回開示された実施の形態はすべての点で例示であって制限的なものではないと考えられるべきである。本発明の範囲は、上記した実施の形態の説明ではなくて特許請求の範囲によって示され、特許請求の範囲と均等の意味および範囲内でのすべての変更が含まれることが意図される。

１ チョッパ変調回路、２，２Ａ 増幅回路、３ チョッパ復調回路、４ ＬＰＦ、５，４５，５１，５２，５５ クロック発生回路、ＴＧ１～ＴＧ８ トランスファーゲート、６，Ｐ１～Ｐ７，Ｐ１０～Ｐ１４ ＰチャネルＭＯＳトランジスタ、７，Ｑ１～Ｑ５，Ｑ１１～Ｑ１４ ＮチャネルＭＯＳトランジスタ、１０，２６ コンデンサ、１１ 出力回路、２０ Ｖ－Ｉ変換回路、２１ 電流補正回路、２２，２２Ａ，２３，２３Ａ 電流源、２４，２５ スイッチ、２７，２８ 電圧源、２９，３０ 比較器、３１ ＲＳ－ＦＦ、３２，５６，５７ インバータ、３５ 演算増幅回路、３６，４１，４２ 抵抗素子、４３ カレントミラー回路、５０ クロック発生部、５３ 選択回路。

Claims (5)

1. 差動入力信号をクロック信号に従って変調するチョッパ変調回路と、
   前記チョッパ変調回路の出力信号を増幅する増幅回路と、
   前記増幅回路の出力信号を前記クロック信号に従って復調するチョッパ復調回路と、
   前記増幅回路のユニティゲイン周波数に応じた値の周波数を有する前記クロック信号を生成するクロック発生回路とを備え、
   前記クロック発生回路は、
   前記増幅回路の入力段のトランスコンダクタンスが定格値よりも大きい場合は、前記トランスコンダクタンスが前記定格値である場合よりも高い前記ユニティゲイン周波数に応じた前記クロック信号を生成し、
   前記トランスコンダクタンスが前記定格値よりも小さい場合は、前記トランスコンダクタンスが前記定格値である場合よりも低い前記ユニティゲイン周波数に応じた前記クロック信号を生成する、チョッパ増幅器。
2. 前記トランスコンダクタンスは、前記増幅回路の入力段を構成するＭＯＳトランジスタのドレイン－ソース電流の変化量とゲート－ソース間電圧の変化量との比に応じた値である、請求項１に記載のチョッパ増幅器。
3. 前記クロック発生回路は、
   コンデンサと、
   前記増幅回路の入力段のトランスコンダクタンスに応じた大きさの充電電流および放電電流を生成する電流発生回路と、
   前記充電電流を用いて前記コンデンサを充電する充電動作と、前記放電電流を用いて前記コンデンサを放電させる放電動作とを交互に行なう充放電回路と、
   前記充電動作および前記放電動作に同期して前記クロック信号を生成する信号発生回路とを含む、請求項１又は請求項２に記載のチョッパ増幅器。
4. 前記増幅回路の入力段は、第１のトランジスタを含み、
   前記電流発生回路は、
   一定の参照電流を生成する参照電流生成回路と、
   前記第１のトランジスタと同じ工程で製造される第２のトランジスタを有し、前記第２のトランジスタのトランスコンダクタンスに応じた大きさの補正電流を生成する補正電流生成回路と、
   前記参照電流および前記補正電流に基づいて前記充電電流を生成する第１の電流源と、
   前記参照電流および前記補正電流に基づいて前記放電電流を生成する第２の電流源とを含む、請求項３に記載のチョッパ増幅器。
5. 差動入力信号をクロック信号に従って変調するチョッパ変調回路と、
   前記チョッパ変調回路の出力信号を増幅する増幅回路と、
   前記増幅回路の出力信号を前記クロック信号に従って復調するチョッパ復調回路と、
   前記増幅回路のユニティゲイン周波数に応じた値の周波数を有する前記クロック信号を生成するクロック発生回路とを備え、
   前記クロック発生回路は、
   コンデンサと、
   前記増幅回路の入力段のトランスコンダクタンスに応じた大きさの充電電流および放電電流を生成する電流発生回路と、
   前記充電電流を用いて前記コンデンサを充電する充電動作と、前記放電電流を用いて前記コンデンサを放電させる放電動作とを交互に行なう充放電回路と、
   前記充電動作および前記放電動作に同期して前記クロック信号を生成する信号発生回路とを含み、
   前記増幅回路の入力段は、第１のトランジスタを含み、
   前記電流発生回路は、
   一定の参照電流を生成する参照電流生成回路と、
   前記第１のトランジスタと同じ工程で製造される第２のトランジスタを有し、前記第２のトランジスタのトランスコンダクタンスに応じた大きさの補正電流を生成する補正電流生成回路と、
   前記参照電流および前記補正電流に基づいて前記充電電流を生成する第１の電流源と、
   前記参照電流および前記補正電流に基づいて前記放電電流を生成する第２の電流源とを含む、チョッパ増幅器。

Images